KR20230106424A - 픽셀 출력 레벨을 제어하기 위한 이미지 처리 장치 및 그 동작 방법 - Google Patents

픽셀 출력 레벨을 제어하기 위한 이미지 처리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20230106424A
KR20230106424A KR1020220002297A KR20220002297A KR20230106424A KR 20230106424 A KR20230106424 A KR 20230106424A KR 1020220002297 A KR1020220002297 A KR 1020220002297A KR 20220002297 A KR20220002297 A KR 20220002297A KR 20230106424 A KR20230106424 A KR 20230106424A
Authority
KR
South Korea
Prior art keywords
pixel group
row
pixel
turned
selection transistor
Prior art date
Application number
KR1020220002297A
Other languages
English (en)
Inventor
배재영
강선율
설해식
김수용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220002297A priority Critical patent/KR20230106424A/ko
Priority to US17/823,125 priority patent/US20230217129A1/en
Priority to TW111136270A priority patent/TW202329678A/zh
Priority to CN202211658080.0A priority patent/CN116405792A/zh
Publication of KR20230106424A publication Critical patent/KR20230106424A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 개시의 실시 예에 따른 이미지 센서는 제 1 행에 위치하고 제 1 선택 트랜지스터를 포함하는 제 1 픽셀 그룹, 제 2 행에 위치하고 제 2 선택 트랜지스터를 포함하는 제 2 픽셀 그룹, 및 상기 제 1 픽셀 그룹 및 상기 제 2 픽셀 그룹에 모두 연결되는 컬럼 라인을 포함하는 픽셀 어레이를 포함하고, 상기 제 1 픽셀 그룹의 광전 변환 소자에서 생성된 전하가 대응하는 플로팅 확산 영역으로 전송되는 동안에 상기 제 1 선택 트랜지스터를 턴-오프하고, 상기 제 2 선택 트랜지스터를 턴-온하고, 상기 제 2 선택 트랜지스터를 통해 상기 컬럼 라인으로 제 1 전압을 인가하고, 그리고 상기 제 2 픽셀 그룹의 광전 변환 소자가 상기 제 1 픽셀 그룹의 광전 변환 소자보다 먼저 전하를 생성하여 대응하는 플로팅 확산 영역으로 전송한다.

Description

픽셀 출력 레벨을 제어하기 위한 이미지 처리 장치 및 그 동작 방법{IMAGE PROCESSING DEVICE FOR CONTROLLING PIXEL OUTPUT LEVEL AND OPERATING METHOD THEREOF}
본 개시는 전자 장치에 관한 것으로, 좀 더 상세하게는 픽셀 출력 레벨을 제어하기 위한 이미지 처리 장치 및 그 동작 방법에 관한 것이다.
이미지 센서의 종류로서 CCD(Charge Coupled Device) 이미지 센서, CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서(CIS) 등이 있다. CMOS 이미지 센서는 CMOS 트랜지스터들로 구성되는 픽셀들을 포함하며, 각 픽셀에 포함된 광전 변환 소자를 이용하여 빛 에너지를 전기적 신호로 변환시킨다. CMOS 이미지 센서는 각 픽셀에서 발생된 전기적 신호를 이용하여 촬영 이미지에 관한 정보를 획득한다.
특히 최근 CMOS 이미지 센서 분야에서, 고속으로 픽셀을 출력하는 HFR(High Frame Rate) 기술이 요구되고 있다. 이러한 HFR 동작을 구현하기 위하여, 이미지 센서의 상관 이중 샘플링(Correlation Double Sampling; CDS) 및 아날로그-디지털 변환(ADC) 동작에 있어서 컬럼 데이터 라인의 세틀링 시간(settling time)을 감소시키는 것이 중요하다.
본 개시는 픽셀 출력 레벨을 제어하기 위한 이미지 처리 장치 및 그 동작 방법을 제공한다.
본 개시의 실시 예에 따른 이미지 센서는 제 1 행에 위치하고 제 1 선택 트랜지스터를 포함하는 제 1 픽셀 그룹, 제 2 행에 위치하고 제 2 선택 트랜지스터를 포함하는 제 2 픽셀 그룹, 및 상기 제 1 픽셀 그룹 및 상기 제 2 픽셀 그룹에 모두 연결되는 컬럼 라인을 포함하는 픽셀 어레이를 포함하고, 상기 제 1 픽셀 그룹의 광전 변환 소자에서 생성된 전하가 대응하는 플로팅 확산 영역으로 전송되는 동안에 상기 제 1 선택 트랜지스터를 턴-오프하고, 상기 제 2 선택 트랜지스터를 턴-온하고, 상기 제 2 선택 트랜지스터를 통해 상기 컬럼 라인으로 제 1 전압을 인가하고, 그리고 상기 제 2 픽셀 그룹의 광전 변환 소자가 상기 제 1 픽셀 그룹의 광전 변환 소자보다 먼저 전하를 생성하여 대응하는 플로팅 확산 영역으로 전송한다.
본 개시의 실시 예에 따른 이미지 센서는 제 1 행에 위치하고 제 1 선택 트랜지스터를 포함하고 제 1 컬러 필터에 대응하는 제 1 픽셀 그룹, 제 2 행에 위치하고 제 2 선택 트랜지스터를 포함하고 제 2 컬러 필터에 대응하는 제 2 픽셀 그룹, 및 상기 제 1 픽셀 그룹 및 상기 제 2 픽셀 그룹에 모두 연결되는 컬럼 라인을 포함하는 픽셀 어레이, 상기 픽셀 어레이의 각 행을 제어하는 제어 신호들을 생성하여 상기 제 1 픽셀 그룹 및 상기 제 2 픽셀 그룹으로 제공하는 로우 드라이버, 및 상기 로우 드라이버를 제어하는 타이밍 컨트롤러를 포함하되, 상기 제 1 픽셀 그룹 중 제 1 단위 픽셀 그룹은 제 1 플로팅 확산 영역을 공유하고, 상기 제 1 픽셀 그룹 중 제 2 단위 픽셀 그룹은 제 2 플로팅 확산 영역을 공유하고, 그리고 상기 제 1 픽셀 그룹 중 제 3 단위 픽셀 그룹은 제 3 플로팅 확산 영역을 공유하고, 상기 로우 드라이버는 상기 제어 신호들에 기반하여, 상기 제 1 픽셀 그룹의 광전 변환 소자들에서 생성된 전하가 대응하는 플로팅 확산 영역으로 전송되는 동안에 상기 제 1 선택 트랜지스터를 턴-오프하고, 상기 제 2 선택 트랜지스터를 턴-온하고, 상기 제 2 선택 트랜지스터를 통해 상기 컬럼 라인으로 제 1 전압을 인가하고, 상기 제 2 픽셀 그룹의 광전 변환 소자들이 상기 제 1 픽셀 그룹의 광전 변환 소자들보다 먼저 전하를 생성하여 대응하는 플로팅 확산 영역으로 전송하고, 상기 제 2 행의 어드레스는 상기 제 1 행의 어드레스에 기반하여 결정된다.
본 개시의 실시 예에 따른 이미지 센서의 동작 방법은 제 1 행에 위치하는 제 1 픽셀 그룹의 리셋 신호와 램프 신호를 비교하는 단계, 상기 제 1 픽셀 그룹의 제 1 선택 트랜지스터를 턴-오프시키고, 제 2 행에 위치하는 제 2 픽셀 그룹의 제 2 선택 트랜지스터를 턴-온시켜 상기 제 1 픽셀 그룹 및 상기 제 2 픽셀 그룹과 모두 연결되는 컬럼 라인으로 제 1 전압을 인가하는 단계, 상기 제 1 픽셀 그룹의 전송 트랜지스터를 턴-온시키는 단계, 상기 제 1 선택 트랜지스터를 턴-온시키고, 상기 전송 트랜지스터를 턴-오프시킨 후, 상기 제 1 픽셀 그룹으로부터 출력되는 픽셀 신호의 이미지 신호와 상기 램프 신호를 비교하는 단계, 및 상기 제 1 선택 트랜지스터를 턴-오프시키고, 상기 제 2 선택 트랜지스터를 턴-온시켜 상기 컬럼 라인으로 상기 제 1 전압을 인가하는 단계를 포함하되, 상기 제 2 행의 어드레스는 상기 제 1 행의 어드레스에 기반하여 결정된다.
본 개시의 실시 예에 따르면 컬럼 라인들의 전압 레벨이 서로 다른 세틀링 시간을 갖는 것을 방지할 수 있다.
따라서 본 개시의 실시 예에 따르면, 컬럼 라인들 별로 상관 이중 샘플링(CDS)의 정확성이 향상될 수 있고, 이미지 센서의 동적 범위(dynamic range)의 감소를 방지할 수 있다. 또한, 픽셀 신호의 출력 속도도 향상될 수 있다.
도 1은 본 개시의 실시 예에 따른 이미지 처리 블록의 구성의 예를 나타낸다.
도 2는 도 1의 이미지 센서의 구성의 예를 나타낸다.
도 3은 도 2의 이미지 센서의 적층형 구조의 예를 나타낸다.
도 4는 도 2의 픽셀 어레이의 픽셀 그룹들 중 어느 하나의 예를 나타내는 회로도이다.
도 5는 도 2의 픽셀 어레이의 픽셀 그룹들 중 어느 하나의 다른 예를 나타내는 회로도이다.
도 6은 도 2의 픽셀 어레이의 픽셀 그룹들 중 어느 하나의 다른 예를 나타내는 회로도이다.
도 7a는 도 2의 픽셀 어레이 및 액티브 로드 회로를 함께 나타내는 회로도이다.
도 7b는 도 2의 픽셀 어레이, 액티브 로드 회로, 및 라인 분리 회로를 함께 나타내는 회로도이다.
도 8은 도 2의 로우 드라이버의 구성의 예를 나타낸다.
도 9는 도 2의 픽셀 어레이에 의한 픽셀 출력 레벨 제어 동작의 예를 나타낸다.
도 10은 본 개시의 실시 예에 따른 픽셀 출력 레벨 제어 동작을 나타내는 타이밍도의 예이다.
도 11은 본 개시의 실시 예에 따른 픽셀 출력 레벨 제어를 위한 이미지 센서의 동작 방법의 예를 나타내는 흐름도이다.
이하에서, 본 개시의 기술 분야에서 통상의 지식을 가진 자가 본 개시를 용이하게 실시할 수 있을 정도로, 본 개시의 실시 예들이 명확하고 상세하게 기재될 것이다.
상세한 설명에서 사용되는 부 또는 유닛(unit), 모듈(module), 블록(block), ~기(~or, ~er) 등의 용어들을 참조하여 설명되는 구성 요소들 및 도면에 도시된 기능 블록들은 소프트웨어, 또는 하드웨어, 또는 그것들의 조합의 형태로 구현될 수 있다. 예시적으로, 소프트웨어는 기계 코드, 펌웨어, 임베디드 코드, 및 애플리케이션 소프트웨어일 수 있다. 예를 들어, 하드웨어는 전기 회로, 전자 회로, 프로세서, 컴퓨터, 집적 회로, 집적 회로 코어들, 압력 센서, 관성 센서, 멤즈(microelectromechanical system; MEMS), 수동 소자, 또는 그것들의 조합을 포함할 수 있다.
도 1은 본 개시의 실시 예에 따른 이미지 처리 블록(10)의 구성의 예를 나타낸다. 이미지 처리 블록(10)은 스마트폰, 디지털 카메라, 랩톱, 데스크톱과 같은 다양한 전자 장치의 일부로서 구현될 수 있다. 이미지 처리 블록(10)은 렌즈(12), 이미지 센서(14), ISP 프론트 엔드 블록(Image Signal Processor front end block)(16), 및 이미지 신호 프로세서(18)를 포함할 수 있다.
빛은 촬영의 대상이 되는 객체, 풍경 등에 의해 반사될 수 있고, 렌즈(12)는 반사된 빛을 수신할 수 있다. 이미지 센서(14)는 렌즈(12)를 통해 수신되는 빛에 기반하여 전기 신호를 생성할 수 있다. 예를 들어, 이미지 센서(14)는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등으로 구현될 수 있다. 예를 들어, 이미지 센서(14)는 듀얼 픽셀(dual pixel) 구조 또는 테트라셀(tetracell) 구조를 갖는 멀티 픽셀(multi pixel) 이미지 센서일 수 있다.
이미지 센서(14)는 픽셀 어레이를 포함할 수 있다. 픽셀 어레이의 픽셀들은 빛을 전기 신호로 변환하여 픽셀 값들을 생성할 수 있다. 나아가, 이미지 센서(14)는 픽셀 값들에 대해 상관 이중 샘플링(Correlation Double Sampling; CDS)을 수행하기 위한 아날로그 디지털 변환 회로(Analog-to-Digital Converting(ADC) Circuit)를 포함할 수 있다. 이미지 센서(14)의 구성은 도 2를 참조하여 더 상세히 설명된다.
ISP 프론트 엔드 블록(16)은 이미지 센서(14)로부터 출력된 전기 신호에 대해 전처리를 수행하여 이미지 신호 프로세서(18)가 처리하기에 적합한 형태로 가공할 수 있다.
이미지 신호 프로세서(18)는 ISP 프론트 엔드 블록(16)에 의해 가공된 전기 신호를 적절히 처리하여, 촬영된 객체, 풍경 등과 관련된 이미지 데이터를 생성할 수 있다. 이를 위해, 이미지 신호 프로세서(18)는 색 보정(color correction), 자동 백색 보정(auto white balance), 감마 보정(gamma correction), 색 포화 보정(color saturation correction), 불량 픽셀 보정(bad pixel correction), 색도 보정(hue correction)과 같은 다양한 처리를 수행할 수 있다.
도 1은 하나의 렌즈(12), 및 하나의 이미지 센서(14)를 나타낸다. 그러나, 다른 실시 예에서, 이미지 처리 블록(10)은 복수의 렌즈들, 복수의 이미지 센서들, 및 복수의 ISP 프론트 엔드 블록들을 포함할 수 있다. 이 경우, 복수의 렌즈들은 각각 서로 다른 화각을 가질 수 있다. 또한, 복수의 이미지 센서들은 상이한 기능들, 상이한 성능들, 및/또는 상이한 특성들을 가질 수 있고, 상이한 구성의 픽셀 어레이를 포함할 수 있다.
도 2는 도 1의 이미지 센서(14)의 구성의 예를 나타낸다. 이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(120), 액티브 로드 회로(130), 라인 분리 회로(140), 램프 신호 생성기(150), ADC 회로(160), 타이밍 컨트롤러(170), 및 버퍼(180)를 포함할 수 있다.
픽셀 어레이(110)는 행과 열을 따라 매트릭스 형태로 배치된 복수의 픽셀들을 포함할 수 있다. 복수의 픽셀들 각각은 광전 변환 소자를 포함할 수 있다. 예를 들어, 광전 변환 소자는 포토 다이오드, 포토 트랜지스터, 포토 게이트, 또는 핀드 포토 다이오드(pinned photodiode) 등을 포함할 수 있다.
픽셀 어레이(110)는 복수의 픽셀 그룹들(PG)을 포함할 수 있다. 각 픽셀 그룹(PG)은 둘 또는 그 이상의 복수의 픽셀들을 포함할 수 있다. 픽셀 그룹을 구성하는 복수의 픽셀들은 하나의 플로팅 확산 영역(floating diffusion region) 또는 복수의 플로팅 확산 영역들을 공유할 수 있다. 도 2의 픽셀 어레이(110)는 4개의 행들과 4개의 열들(즉, 4Ⅹ4)의 픽셀 그룹들(PG)을 포함하는 것으로 도시되었으나, 본 개시는 이에 한정되지 않는다.
픽셀 그룹(PG)은 동일한 컬러의 픽셀들을 포함할 수 있다. 예를 들어, 픽셀 그룹(PG)은 붉은 스펙트럼 영역의 빛을 전기 신호로 변환시키는 레드 픽셀, 녹색 스펙트럼 영역의 빛을 전기 신호로 변환시키는 그린 픽셀, 또는 파란 스펙트럼 영역의 빛을 전기 신호로 변환시키는 블루 픽셀을 포함할 수 있다. 예를 들어, 픽셀 어레이(110)를 구성하는 픽셀들은 테트라-베이어 패턴(Tetra-Bayer Pattern) 형태로 배치될 수 있다.
픽셀 어레이(110)의 복수의 픽셀들 각각은 외부로부터 수광된 빛의 강도 또는 빛의 양에 따라 컬럼 라인(CL1~CL4)을 따라 픽셀 신호를 출력할 수 있다. 예를 들어, 픽셀 신호는 외부로부터 수광된 빛의 강도 또는 빛의 양에 대응하는 아날로그 신호일 수 있다. 픽셀 신호는 전압 버퍼(예를 들어, 소스 팔로워)를 통과하여 컬럼 라인들(CL1~CL4)과 액티브 로드 회로(130)를 통해 ADC 회로(160)로 제공될 수 있다.
특히, 본 개시의 픽셀 어레이(110)는 픽셀 출력 레벨을 제어하기 위해 로우 드라이버(120) 및 타이밍 컨트롤러(170)의 제어 하에 컬럼 라인들(CL1~CL4)의 전압 레벨을 원하는 전압 레벨로 조정할 수 있다. 예를 들어, 픽셀 신호를 생성하고 있는 픽셀과 연결된 컬럼 라인의 전압 레벨은, 그 픽셀과 인접한 다른 행에 위치하며, 픽셀 신호를 생성하고 있지 않고, 동일한 컬럼 라인에 연결된 다른 픽셀의 동작에 기반하여 원하는 전압 레벨로 조정될 수 있다.
로우 드라이버(120)는 픽셀 어레이(110)의 행을 선택하고 구동할 수 있다. 로우 드라이버(120)는 타이밍 컨트롤러(170)에 의해 생성된 어드레스들을 디코딩하여, 픽셀 어레이(110)의 행을 선택하고 구동하기 위한 제어 신호들을 생성할 수 있다. 예를 들어, 제어 신호들은 픽셀을 선택하기 위한 신호 또는 플로팅 확산 영역을 리셋하기 위한 신호 등을 포함할 수 있다. 로우 드라이버(120)는 어드레스들을 저장하기 위한 래치 회로들과, 제어 신호들을 픽셀 어레이(110)로 제공하기 위한 로직 회로들을 포함할 수 있다.
액티브 로드 회로(130)는 타이밍 컨트롤러(170)의 제어 하에 픽셀 어레이(110)의 픽셀들과 연결된 컬럼 라인들(CL1~CL4) 각각을 인에이블 또는 디스에이블시킬 수 있다. 예를 들어, 액티브 로드 회로(130)는 컬럼 라인들(CL1~CL4) 각각에 연결된 스위치들(예를 들어, 트랜지스터들)을 포함할 수 있다. 예를 들어, 각 스위치는 타이밍 컨트롤러(170)로부터 출력되는 제어 신호에 응답하여 제어될 수 있고, 컬럼 라인들(CL1~CL4)에서 스위치를 통해 접지 단자에 흐르는 전류를 일정하게 유지하는 전류원으로서 동작할 수 있다.
라인 분리 회로(140)는 픽셀 어레이(110)의 컬럼 라인들(CL1~CL4)의 픽셀 출력 레벨을 제어하기 위해 타이밍 컨트롤러(170)의 제어 하에 컬럼 라인들(CL1~CL4)의 전압 레벨을 원하는 전압 레벨로 조정할 수 있다. 한편, 본 개시의 이미지 센서(100)는 도 7a처럼 라인 분리 회로(140)를 포함하지 않을 수 있다. 이 경우, 이미지 센서(100)는 픽셀 어레이(110)의 컬럼 라인들(CL1~CL4)의 전압 레벨을 조정하기 위해 각 픽셀 그룹에 인가되는 제어 신호들을 제어할 수 있다.
다시 말해, 본 개시의 이미지 센서(100)는 라인 분리 회로(140)에 의한 컬럼 라인들(CL1~CL4)의 전압 레벨 조정하는 방법과, 상술한 픽셀 어레이(110)에 의한 컬럼 라인들(CL1~CL4)의 전압 레벨 조정하는 방법(즉, 픽셀 그룹들에 인가되는 제어 신호들을 제어하는 방법)을 선택적으로 수행할 수 있다. 예를 들어, 상술한 두 가지 방법 중 어느 하나를 인에이블할 수 있는 레지스터는 타이밍 컨트롤러(170)에 의해 설정될 수 있다.
램프 신호 생성기(150)는 타이밍 컨트롤러(170)의 제어 하에 램프 신호(RAMP)를 생성할 수 있다. 예를 들어, 램프 신호 생성기(150)는 램프 인에이블 신호와 같은 제어 신호 하에 동작할 수 있다. 램프 인에이블 신호가 활성화되면, 램프 신호 생성기(150)는 미리 정해진 값(예를 들어, 시작 레벨, 종료 레벨, 기울기 등)에 따라 램프 신호(RAMP)를 생성할 수 있다. 다시 말해, 램프 신호(RAMP)는 특정 시간 동안 미리 정해진 기울기에 따라 증가 또는 감소하는 신호일 수 있다. 램프 신호(RAMP)는 ADC 회로(160)로 제공될 수 있다.
ADC 회로(160)는 픽셀 어레이(110)의 복수의 픽셀들로부터 컬럼 라인들(CL1~CL4)과 액티브 로드 회로(130)를 통해 픽셀 신호를 수신할 수 있고, 램프 신호 생성기(150)로부터 램프 신호(RAMP)를 수신할 수 있다. ADC 회로(160)는 수신된 픽셀 신호에 대하여 리셋 신호 및 이미지 신호를 획득하고, 그 차이를 유효한 신호 성분으로 추출하는 상관 이중 샘플링(CDS) 기법에 기반하여 동작할 수 있다. ADC 회로(160)는 복수의 비교기들(COMP) 및 카운터들(CNT)을 포함할 수 있다.
구체적으로, 비교기들(COMP)은 픽셀 신호의 리셋 신호와 램프 신호(RAMP)를 비교하고, 픽셀 신호의 이미지 신호와 램프 신호(RAMP)를 비교하여 상관 이중 샘플링(CDS)을 수행할 수 있다. 카운터들(CNT)은 상관 이중 샘플링이 수행된 신호의 펄스들을 카운팅하여 디지털 신호로서 출력할 수 있다. 도 2의 ADC 회로(160)는 4개의 비교기들(COMP) 및 4개의 카운터들(CNT)을 포함하는 것으로 도시되어 있으나, 본 개시는 이에 한정되지 않는다.
타이밍 컨트롤러(170)는 로우 드라이버(120), 액티브 로드 회로(130), 라인 분리 회로(140), 램프 신호 생성기(150), 및 ADC 회로(160) 각각의 동작 및/또는 타이밍을 제어하기 위한 어드레스, 제어 신호, 및/또는 클럭을 생성할 수 있다. 타이밍 컨트롤러(170)는 컬럼 라인들(CL1~CL4)의 전압 레벨을 조절하는 두 가지 방법 중 어느 하나를 인에이블할 수 있는 레지스터를 포함할 수 있다.
더불어 타이밍 컨트롤러(170)는 픽셀 어레이(110)에 의한 컬럼 라인들(CL1~CL4)의 전압 레벨 조정을 수행하기 위한 어드레스 시프터(171)를 포함할 수 있다. 구체적으로, 어드레스 시프터(171)는 읽기 픽셀 신호를 생성하고 있는 픽셀과 인접한 픽셀의 어드레스를 결정하여 로우 드라이버(120)로 제공할 수 있다.
버퍼(180)는 메모리들(MEM) 및 감지 증폭기(SA)를 포함할 수 있다. 메모리들(MEM)은 ADC 회로(160)의 대응하는 카운터들(CNT)로부터 출력된 디지털 신호를 저장할 수 있다. 감지 증폭기(SA)는 저장된 디지털 신호를 감지 및 증폭할 수 있다. 감지 증폭기(SA)는 증폭된 디지털 신호를 이미지 데이터(IDAT)로서 출력할 수 있고, 이미지 데이터(IDAT)는 도 1의 ISP 프론트 엔드 블록(16)으로 전송될 수 있다.
이미지 센서(100)는 적층형 구조를 가질 수 있다. 도 3은 도 2의 이미지 센서(100)의 적층형 구조의 예를 나타낸다. 도 3을 참조하면, 이미지 센서(100)는 제 1 반도체 기판(SD1), 그리고 제 1 반도체 기판(SD1) 하부의 제 2 반도체 기판(SD2)을 포함하는 적어도 2개 이상의 반도체 기판들이 수직 방향(Z)으로 적층되는 구조를 가질 수 있다. 행 방향(X) 및 열 방향(Y)은 서로 직교하고 반도체 기판의 표면에 평행한 방향들일 수 있다.
제 1 반도체 기판(SD1) 하면의 패드들 및 제 2 반도체 기판(SD2) 상면의 패드들의 위치는 일치하도록 형성될 수 있고, 이를 통해 제 1 반도체 기판(SD1) 및 제 2 반도체 기판(SD2)은 전기적으로 연결될 수 있다. 예를 들어, 제 1 반도체 기판(SD1) 상에는 도 2의 픽셀 어레이(110)가 형성될 수 있고, 제 2 반도체 기판(SD2) 상에는 도 2의 픽셀 어레이(110)를 제외한 나머지 부분들이 형성될 수 있다.
예를 들어, 제 1 반도체 기판(SD1)은 제 2 반도체 기판(SD2)에 형성된 도 2의 로우 드라이버(120)가 포함하는 로직 회로들에서 생성된 제어 신호들을 패드들(미도시)을 통해 수신할 수 있고, 픽셀 어레이(110)의 컬럼 라인들에 대응하는 패드들(미도시)을 통해 제 2 반도체 기판(SD2)으로 픽셀 신호들을 전송할 수 있다.
도 4는 도 2의 픽셀 어레이(110)의 픽셀 그룹(PG)들 중 어느 하나의 예를 나타내는 회로도이다. 예를 들어, 픽셀 그룹(PG)은 픽셀들(PX1, PX2), 광전 변환 소자들(PD1, PD2), 전송 트랜지스터들(Tx1, Tx2), 리셋 트랜지스터(RST), 듀얼 컨버전 트랜지스터(DC), 구동 트랜지스터(Dx), 및 선택 트랜지스터(SEL)를 포함할 수 있다.
도 4의 픽셀 그룹(PG)은 2개의 픽셀들(PX1, PX2)이 각각 광전 변환 소자들(PD1, PD2)을 포함하는 구조를 갖는 것으로 도시되었으나, 본 개시는 이에 한정되지 않으며 픽셀 그룹(PG)은 이하에서 도 5 내지 도 6을 참조하여 설명하는 바와 같이 다른 다양한 구조를 갖도록 구현될 수 있다.
제 1 픽셀(PX1)은 제 1 광전 변환 소자(PD1) 및 제 1 전송 트랜지스터(Tx1)를 포함할 수 있고, 제 2 픽셀(PX2)도 유사한 구성 요소들을 각각 포함할 수 있다. 픽셀들(PX1, PX2) 각각은 리셋 트랜지스터(RST), 듀얼 컨버전 트랜지스터(DC), 구동 트랜지스터(Dx), 및 선택 트랜지스터(SEL)를 공유할 수 있다. 또한, 픽셀들(PX1, PX2) 각각은 제 1 플로팅 확산 영역(FD1)을 공유할 수 있다.
제 1 플로팅 확산 영역(FD1) 또는 제 2 플로팅 확산 영역(FD2)은 입사한 빛의 양에 대응하는 전하들을 축적할 수 있다. 전송 신호들(VT1, VT2)에 의해 전송 트랜지스터들(Tx1, Tx2)이 각각 턴-온되는 동안, 제 1 플로팅 확산 영역(FD1) 또는 제 2 플로팅 확산 영역(FD2)은 광전 변환 소자들(PD1, PD2)로부터 전하들을 제공 받아 축적할 수 있다. 제 1 플로팅 확산 영역(FD1)은 소스 팔로워 증폭기로서 구동되는 구동 트랜지스터(Dx)의 게이트 단과 연결될 수 있으므로, 제 1 플로팅 확산 영역(FD1)에 축적된 전하들에 대응하는 전압이 형성될 수 있다. 예를 들어, 제 1 플로팅 확산 영역(FD1)의 정전 용량은 제 1 커패시턴스(CFD1)로 나타낼 수 있다.
듀얼 컨버전 트랜지스터(DC)는 듀얼 컨버전 신호(VDC)에 의해 구동될 수 있다. 듀얼 컨버전 트랜지스터(DC)가 턴-오프되는 경우 제 1 플로팅 확산 영역(FD1)의 정전 용량은 제 1 커패시턴스(CFD1)에 대응할 수 있다. 일반적인 환경에서 제 1 플로팅 확산 영역(FD1)은 쉽게 포화되지 않으므로, 제 1 플로팅 확산 영역(FD1)의 정전 용량(즉, CFD1)을 늘릴 필요성은 요구되지 않을 수 있고, 듀얼 컨버전 트랜지스터(DC)는 턴-오프될 수 있다.
그러나, 고조도 환경에서 제 1 플로팅 확산 영역(FD1)은 쉽게 포화될 수 있다. 이와 같은 포화를 방지하기 위해 듀얼 컨버전 트랜지스터(DC)는 턴-온될 수 있고, 제 1 플로팅 확산 영역(FD1)은 제 2 플로팅 확산 영역(FD2)과 전기적으로 연결될 수 있으며, 플로팅 확산 영역들(FD1, FD2)의 정전 용량은 제 1 커패시턴스(CFD1)와 제 2 커패시턴스(CFD2)의 합으로 확장될 수 있다.
전송 트랜지스터들(Tx1, Tx2)은 각각 전송 신호들(VT1, VT2)에 의해 구동될 수 있고, 광전 변환 소자들(PD1, PD2)에 의해 생성된 전하들을 제 1 플로팅 확산 영역(FD1) 또는 제 2 플로팅 확산 영역(FD2)으로 전송할 수 있다. 예를 들어, 전송 트랜지스터들(Tx1, Tx2)의 한쪽 단들은 광전 변환 소자들(PD1, PD2)에 각각 연결될 수 있고, 다른 한쪽 단들은 제 1 플로팅 확산 영역(FD1)에 연결될 수 있다.
리셋 트랜지스터(RST)는 리셋 신호(VRST)에 의해 구동될 수 있고, 제 1 플로팅 확산 영역(FD1) 또는 제 2 플로팅 확산 영역(FD2)에 전원 전압(VDD)을 제공할 수 있다. 이로써, 제 1 플로팅 확산 영역(FD1) 또는 제 2 확장된 플로팅 확산 영역(FD2)에 축적된 전하들은 전원 전압(VDD) 단으로 이동할 수 있고, 제 1 플로팅 확산 영역(FD1) 또는 제 2 플로팅 확산 영역(FD2)의 전압은 리셋될 수 있다.
구동 트랜지스터(Dx)는 제 1 플로팅 확산 영역(FD1) 또는 제 2 플로팅 확산 영역(FD2)의 전압을 증폭하여 픽셀 신호(PIX)를 생성할 수 있다. 선택 트랜지스터(SEL)는 선택 신호(VSEL)에 의해 구동될 수 있고, 행 단위로 읽어낼 픽셀을 선택할 수 있다. 선택 트랜지스터(SEL)가 턴-온되는 경우, 픽셀 신호(PIX)는 컬럼 라인(CL)을 통해 도 2의 ADC 회로(160)로 출력될 수 있다.
이와 같이 픽셀 신호(PIX)를 출력하기 위해 픽셀들(PX1, PX2)로부터 구동 트랜지스터(Dx) 및 선택 트랜지스터(SEL)를 통해 제 1 플로팅 확산 영역(FD1) 또는 제 2 플로팅 확산 영역(FD2)에 전송된 전하량에 해당하는 전압을 컬럼 라인에 전송하는 것을 읽기 동작(Readout)이라고 한다. 또한, 픽셀들(PX1, PX2)의 광전 변환 소자(PD1, PD2)들이 외부로부터 입사된 빛에 응답하여 전하를 축적하기 위해 전송 트랜지스터들(Tx1, Tx2)을 턴-온하고 턴-오프하는 과정을 셔터 동작이라고 한다.
한편, 상술한 전송 신호들(VT1, VT2)에 응답하여 전송 트랜지스터들(Tx1, Tx2)이 턴-온되면, 제 1 플로팅 확산 영역(FD1) 또는 제 2 플로팅 확산 영역(FD2)의 전위는 변화할 수 있다. 이로 인해 제 1 플로팅 확산 영역(FD1) 또는 제 2 플로팅 확산 영역(FD2)과, 구동 트랜지스터(Dx)의 게이트 사이에 커플링이 발생할 수 있고, 컬럼 라인(CL)의 전압 레벨에 영향을 미칠 수 있다. 라인 분리 회로(140)가 디스에이블된 경우, 이러한 커플링을 방지하기 위해, 전송 트랜지스터들(Tx1, Tx2)이 턴-온되는 동안 선택 트랜지스터(SEL)는 턴-오프될 수 있다. 선택 트랜지스터(SEL)가 턴-오프되면, 컬럼 라인(CL)은 플로팅 상태가 되어 임의의 전압 레벨을 가질 수 있다.
마찬가지로, 도 4에 도시되지 않은 다른 픽셀 그룹에 연결되는 컬럼 라인들또한 대응하는 선택 트랜지스터가 턴-오프됨에 따라 플로팅 상태가 될 수 있고, 임의의 전압 레벨을 가질 수 있다. 따라서, 픽셀 어레이(110)의 선택 트랜지스터들이 턴-오프되었을 때 컬럼 라인들(예를 들어, 도 2의 컬럼 라인들(CL1~CL4))은 임의의 서로 다른 전압 레벨을 가질 수 있다. 이 경우, 선택 트랜지스터들이 다시 턴-온되었을 때 컬럼 라인들의 전압 레벨은 서로 다른 세틀링 시간(settling time)을 가질 수 있다. 이로 인해 컬럼 라인 별로 상관 이중 샘플링(CDS)의 정확성이 감소할 수 있고, 이미지 센서의 동적 범위(dynamic range)도 감소할 수 있다.
따라서, 선택 트랜지스터를 턴-오프시켰을 때 컬럼 라인들이 서로 다른 전압들을 갖는 것을 방지하기 위해, 본 개시의 이미지 센서(100)는 도 2를 참조하여 설명한 바와 같이 픽셀 어레이(110) 및/또는 라인 분리 회로(140)의 동작을 통해 각 컬럼 라인의 전압 레벨을 원하는 전압 레벨로 조정할 수 있다. 예를 들어, 원하는 전압 레벨은 픽셀 그룹에서 리셋된 플로팅 확산 영역의 전압 레벨에 기반하여 결정될 수 있다. 컬럼 라인의 전압 레벨을 조정하는 동작들은 도 7a, 도 7b, 도 8 내지 도 10을 참조하여 이하에서 더 상세히 설명된다.
도 5는 도 2의 픽셀 어레이(110)의 픽셀 그룹(PG)들 중 어느 하나의 다른 예를 나타내는 회로도이다. 도 5를 참조하면 픽셀 그룹(PG)은 픽셀들(PX1 내지 PX4), 광전 변환 소자들(PD1 내지 PD4), 전송 트랜지스터들(Tx1 내지 Tx4), 리셋 트랜지스터(RST), 듀얼 컨버전 트랜지스터(DC), 구동 트랜지스터(Dx), 및 선택 트랜지스터(SEL)를 포함할 수 있다.
제 1 픽셀(PX1)은 제 1 광전 변환 소자(PD1) 및 제 1 전송 트랜지스터(Tx1)를 포함할 수 있고, 다른 픽셀들(PX2, PX3, PX4)도 유사한 구성 요소들을 각각 포함할 수 있다. 픽셀들(PX1 내지 PX4) 각각은 리셋 트랜지스터(RST), 듀얼 컨버전 트랜지스터(DC), 구동 트랜지스터(Dx), 및 선택 트랜지스터(SEL)를 공유할 수 있다. 또한, 픽셀들(PX1 내지 PX4) 각각은 제 1 플로팅 확산 영역(FD1)을 공유할 수 있다.
듀얼 컨버전 트랜지스터(DC)에 의한 제 1 플로팅 확산 영역(FD1)의 정전 용량의 확장, 전송 트랜지스터들(Tx1 내지 Tx4)의 동작, 리셋 트랜지스터(RST), 구동 트랜지스터(Dx), 선택 트랜지스터(SEL)의 동작, 및 선택 트랜지스터(SEL)의 턴-온, 턴-오프에 따른 컬럼 라인(CL)의 전압 레벨 변화는 도 4를 참조하여 설명한 것과 대체로 유사하므로, 상세한 설명은 생략하기로 한다.
도 6은 도 2의 픽셀 어레이(110)의 픽셀 그룹(PG)들 중 어느 하나의 다른 예를 나타내는 회로도이다. 도 6을 참조하면 픽셀 그룹(PG)은 3개의 단위 픽셀 그룹(UPG)들을 포함할 수 있으며, 각 단위 픽셀 그룹은 3개의 픽셀들(PX1~PX3)을 포함할 수 있다. 제 1 픽셀(PX1)은 제 1 광전 변환 소자(PD1) 및 제 1 전송 트랜지스터(Tx1)를 포함할 수 있고, 다른 픽셀들(PX2, PX3)도 유사한 구성 요소들을 각각 포함할 수 있다. 픽셀들(PX1 내지 PX3) 각각은 리셋 트랜지스터(RST), 듀얼 컨버전 트랜지스터(DC), 구동 트랜지스터(Dx), 및 선택 트랜지스터(SEL)를 공유할 수 있다. 또한, 픽셀들(PX1 내지 PX3) 각각은 제 1 플로팅 확산 영역(FD1)을 공유할 수 있다.
듀얼 컨버전 트랜지스터(DC)에 의한 제 1 플로팅 확산 영역(FD1)의 정전 용량의 확장, 전송 트랜지스터들(Tx1 내지 Tx3)의 동작, 리셋 트랜지스터(RST), 구동 트랜지스터(Dx), 선택 트랜지스터(SEL)의 동작, 및 선택 트랜지스터(SEL)의 턴-온, 턴-오프에 따른 컬럼 라인(CL)의 전압 레벨 변화는 도 4를 참조하여 설명한 것과 대체로 유사하므로, 상세한 설명은 생략하기로 한다.
제 2 플로팅 확산 영역(FD2)은 연결 라인(IL1)을 통하여 인접한 단위 픽셀 그룹(미도시)의 플로팅 확산 영역과 전기적으로 연결될 수 있으며, 이 경우, 제 1 플로팅 확산 영역(FD1)의 정전 용량은 더 확장될 수 있다. 비록 도면에 도시되지는 않았지만, 단위 픽셀 그룹(UPG)은 제 2 플로팅 확산 영역(FD2)을, 인접한 다른 단위 픽셀 그룹의 플로팅 확산 영역과 전기적으로 연결시키기 위한(예를 들어, 듀얼 컨버전 트랜지스터(DC)와 같은) 스위칭 소자를 더 포함할 수 있다.
도 7a는 도 2의 픽셀 어레이(110) 및 액티브 로드 회로(130)를 함께 나타내는 회로도이고, 도 7b는 도 2의 픽셀 어레이(110), 액티브 로드 회로(130), 및 라인 분리 회로(140)를 함께 나타내는 회로도이다.
즉, 도 7a는 도 2의 이미지 센서(100)가 라인 분리 회로(140)를 포함하지 않는 실시 예에 대응할 수 있고, 도 7b는 도 2의 이미지 센서(100)가 라인 분리 회로(140)를 포함하는 실시 예에 대응할 수 있다. 도 3을 참조하면, 픽셀 어레이(110)는 이미지 센서(100)의 제 1 반도체 기판(SD1) 상에 구현될 수 있고, 액티브 로드 회로(130) 및 라인 분리 회로(140)는 제 2 반도체 기판(SD2) 상에 구현될 수 있다.
도 7a 내지 도 7b의 픽셀 어레이(110)는 M개의 행들과 N개의 열들(즉, MⅩN)의 픽셀 그룹들을 포함하는 것으로 가정하며, 예로서 픽셀 그룹들(PG11, PG1N, PGM1, PGMN)이 도시된다. 또한 간략한 도시를 위해, 픽셀 그룹들(PG11~PGMN) 각각은 1개의 광전 변환 소자(PD11~PDMN)와 1개의 전송 트랜지스터(Tx11~TxMN)를 갖는 것으로 가정한다. 그러나 본 개시는 이에 한정되지 않으며, 픽셀 그룹들(PG11~PGMN)은 도 4 내지 도 6에 나타난 픽셀 그룹들 중 어느 하나와 같이 구현될 수도 있다.
픽셀 그룹들(PG11~PGMN)의 구성 및 동작(예를 들어, 플로팅 확산 영역들(FD11~FDMN)의 전하 축적, 리셋 트랜지스터들(RST11~RSTMN), 구동 트랜지스터들(Dx11~DxMN), 및 선택 트랜지스터들(SEL11~SELMN)의 동작)은 도 4 내지 도 6을 참조하여 설명한 것과 동일하므로, 상세한 설명은 생략하기로 한다.
액티브 로드 회로(130)는 픽셀 어레이(110)의 대응하는 각 컬럼 라인(CL1~CLN)에 연결되는 트랜지스터들(TR1~TRN)을 포함할 수 있다. 트랜지스터들(TR1~TRN)은 로드 전압(VLOAD)에 응답하여 턴-온될 수 있고, 전류원으로서 동작할 수 있다. 예를 들어, 로드 전압(VLOAD)은 도 2의 타이밍 컨트롤러(170)의 제어 하에 제공될 수 있다.
구체적으로, 트랜지스터들(TR1~TRN)은 하이 레벨의 로드 전압(VLOAD)에 의해 턴-온되어 전류원으로서 동작할 수 있고 컬럼 라인(CL1)과 연결된 픽셀 그룹들(PG11, PGM1)로부터 출력되는 픽셀 신호는 ADC 회로(160)로 제공될 수 있다. 이 때, 출력되는 픽셀 신호의 레벨은 출력 전압(OUT1)의 레벨과 같을 수 있다.
도 4를 참조하여 설명한 바와 같이, 전송 신호(VT)에 응답하여 전송 트랜지스터들(Tx11~TxMN)이 턴-온되면, 플로팅 확산 영역들(FD11~FDMN)과, 구동 트랜지스터들(Dx11~DxMN)의 게이트 사이에 커플링이 발생하여 컬럼 라인들(CL1~CLN)의 전압 레벨에 영향을 미칠 수 있다. 이러한 커플링을 방지하기 위해, 전송 트랜지스터들(Tx11~TxMN)이 턴-온되는 동안 선택 트랜지스터들(SEL11~SELMN)은 턴-오프될 수 있다.
예를 들어, 선택 트랜지스터(SEL11) 또는 선택 트랜지스터(SELM1)가 턴-오프되면, 컬럼 라인(CL1)은 플로팅 상태가 되어 임의의 전압 레벨(예를 들어, 제 1 전압 레벨)을 가질 수 있다. 마찬가지로, 선택 트랜지스터(SEL1N) 또는 선택 트랜지스터(SELMN)가 턴-오프되면, 컬럼 라인(CLN)은 플로팅 상태가 되어 임의의 전압 레벨(예를 들어, 제 N 전압 레벨)을 가질 수 있다. 이 때, 제 1 전압 레벨과 제 N 전압 레벨은 서로 다를 수 있다. 다시 말해, 선택 트랜지스터들(SEL11~SELMN)이 턴-오프되면, 컬럼 라인들(CL1~CLN)은 임의의 서로 다른 전압 레벨을 가질 수 있다.
한편 픽셀 신호가 ADC 회로(160)로 전송된 이후, 또 다른 행에 위치하는 픽셀 그룹들이 픽셀 신호를 출력하기 위한 프로세싱을 수행하기 위해, 턴-오프되어있던 대응하는 선택 트랜지스터들이 다시 턴-온되어야 한다. 예를 들어, M번째 행의 픽셀 그룹들(PGM1~PGMN)이 픽셀 신호를 출력하기 위한 프로세싱을 수행할 때, 선택 트랜지스터들(SELM1~SELMN)이 다시 턴-온되어야 한다.
선택 트랜지스터들(SELM1~SELMN)이 다시 턴-온될 때 컬럼 라인들(CL1~CLN)의 전압 레벨이 서로 다른 경우, 컬럼 라인들(CL1~CLN)의 전압 레벨은 서로 다른 세틀링 시간을 가질 수 있다. 컬럼 라인들(CL1~CLN)의 전압 레벨이 서로 다른 세틀링 시간을 갖는 경우, 컬럼 라인들(CL1~CLN) 별로 상관 이중 샘플링(CDS)의 정확성이 감소할 수 있고, 이미지 센서의 동적 범위(dynamic range)도 감소할 수 있다.
이를 방지하기 위해, 본 개시의 픽셀 어레이(110)는 컬럼 라인들(CL1~CLN)의 전압 레벨을 원하는 전압 레벨로 조정하여, 선택 트랜지스터들(SELM1~SELMN)이 턴-온되기 전에 컬럼 라인들(CL1~CLN)의 전압 레벨을 동일하게 만들 수 있다. 예를 들어, 컬럼 라인들(CL1~CLN)의 전압 레벨은 출력 전압들(OUT1~OUTN)의 레벨(즉, 픽셀 출력 레벨)에 대응할 수 있다.
예를 들어, 픽셀 신호를 생성하고 있는 행의 픽셀 그룹들(즉, 읽기 동작을 수행하고 있는 픽셀 그룹들)과 연결된 컬럼 라인들의 전압 레벨은, 인접한 다른 행에 위치하고 픽셀 신호를 생성하고 있지 않은(예를 들어, 이미 읽기 동작을 수행한) 다른 픽셀 그룹의 동작에 기반하여 원하는 전압 레벨로 조정될 수 있다. 예를 들어, 픽셀 어레이(110)는 컬럼 라인들(CL1~CLN)의 전압 레벨(즉, 출력 전압들(OUT1~OUTN)의 전압 레벨)을 픽셀 신호를 생성하고 있지 않은 픽셀 그룹들의 리셋된 플로팅 확산 영역의 전압 레벨에 기반하여 조정할 수 있다.
이와 같은 픽셀 어레이(110)의 동작은 로우 드라이버(예를 들어, 도 2의 120) 및 타이밍 컨트롤러(예를 들어, 도 2의 170)의 제어 하에 수행될 수 있다. 이하에서 본 개시의 픽셀 어레이(110)에 의한 픽셀 출력 레벨 제어 동작은 인-픽셀 LDB(in-pixel LDB; IPL) 동작이라고 지칭한다. IPL 동작을 이용하면, 픽셀 어레이(110)가 형성된 반도체 기판 상의 트랜지스터들만을 이용하여 컬럼 라인들의 플로팅을 방지할 수 있다. 이는 도 8 내지 도 10을 참조하여 더 상세히 설명된다.
도 7b의 라인 분리 회로(140)는 상술한 픽셀 어레이(110)의 IPL 동작과 유사하게, 픽셀 출력 레벨 제어 동작을 수행할 수 있다. 예를 들어, 라인 분리 회로(140)는 컬럼 라인들(CL1~CLN)의 전압 레벨을 원하는 전압 레벨로 조정하기 위한 복수의 트랜지스터들(LD1~LDN, LDB1~LDBN)을 포함할 수 있다. 도 3을 참조하여 설명한 바와 같이, 복수의 트랜지스터들(LD1~LDN, LDB1~LDBN)은 픽셀 어레이(110)가 형성된 제 1 반도체 기판(SD1)과는 다른 제 2 반도체 기판(SD2)에 형성될 수 있다.
트랜지스터들(LD1~LDN)은 라인 분리 신호(VLD)에 응답하여 턴-온 또는 턴-오프될 수 있고, 트랜지스터들(LDB1~LDBN)은 반전 라인 분리 신호(VLDB)에 응답하여 턴-온 또는 턴-오프될 수 있다. 예를 들어, 라인 분리 신호(VLD) 및 반전 라인 분리 신호(VLDB)는 도 2의 타이밍 컨트롤러(170)의 제어 하에 제공될 수 있다.
예를 들어, 라인 분리 신호(VLD)와 반전 라인 분리 신호(VLDB)의 전압 레벨은 서로 반대일 수 있다. 즉, 라인 분리 신호(VLD)의 전압 레벨이 하이 레벨일 때 반전 라인 분리 신호(VLDB)의 전압 레벨은 로우 레벨일 수 있고, 반대로 라인 분리 신호(VLD)의 전압 레벨이 로우 레벨일 때 반전 라인 분리 신호(VLDB)의 전압 레벨은 하이 레벨일 수 있다.
예를 들어, 트랜지스터들(LD1~LDN)의 한 쪽 끝은 액티브 로드 회로(130)의 트랜지스터들(TR1~TRN)과 연결될 수 있고, 다른 쪽 끝으로는 접지 전압이 제공될 수 있다. 또한, 트랜지스터들(LDB1~LDBN)의 한 쪽 끝으로는 전원 전압(VDD)이 제공될 수 있고, 다른 쪽 끝은 액티브 로드 회로(130)의 트랜지스터들(TR1~TRN) 및 컬럼 라인들(CL1~CLN)과 연결될 수 있다.
픽셀 어레이(110)의 임의의 행에 위치하는 픽셀 그룹들로부터 출력된 픽셀 신호를 ADC 회로(160)로 전송하는 동안에는 트랜지스터들(LD1~LDN)은 하이 레벨의 라인 분리 신호(VLD)에 응답하여 턴-온될 수 있고, 트랜지스터들(LDB1~LDBN)은 로우 레벨의 반전 라인 분리 신호(VLDB)에 응답하여 턴-오프될 수 있다. 이 경우, 픽셀 신호는 출력 전압(OUT1~OUTN)의 레벨과 같은 크기를 갖고 ADC 회로(160)로 전송될 수 있으며, 별도로 컬럼 라인들(CL1~CLN)의 전압 레벨은 조정되지 않을 수 있다.
라인 분리 회로(140)는 컬럼 라인들(CL1~CLN)의 전압 레벨을 원하는 전압 레벨로 조정하여, 선택 트랜지스터들(SELM1~SELMN)이 턴-온되기 전에 컬럼 라인들(CL1~CLN)의 전압 레벨을 동일하게 만들 수 있다. 예를 들어, 컬럼 라인들(CL1~CLN)의 전압 레벨은 출력 전압들(OUT1~OUTN)의 레벨(즉, 픽셀 출력 레벨)에 대응할 수 있다. 전압 레벨의 조정을 위해, 트랜지스터들(LDB1~LDBN)은 하이 레벨의 반전 라인 분리 신호(VLDB)에 응답하여 턴-온될 수 있다.
턴-온된 트랜지스터들(LDB1~LDBN)은 픽셀 출력을 위한 프로세싱을 수행할 행에 대응하는 픽셀 그룹들의 선택 트랜지스터들이 턴-온되기 전에, 컬럼 라인들(CL1~CLN)의 전압 레벨(예를 들어, 출력 전압들(OUT1~OUTN)의 전압 레벨)을 대응하는 리셋된 플로팅 확산 영역의 전압 레벨에 기반하여 조정할 수 있다. 이 때, 트랜지스터들(LD1~LDN)은 로우 레벨의 라인 분리 신호(VLD)에 응답하여 턴-오프될 수 있다.
이와 같이 라인 분리 회로(140)는 픽셀 어레이(110)의 픽셀 출력 레벨을 제어할 수 있다. 그러나, 도 3을 참조하여 상술한 바와 같이 라인 분리 회로(140)는 제 2 반도체 기판(SD2) 상에 구현될 수 있고, 픽셀 어레이(110)는 제 1 반도체 기판(SD1) 상에 구현될 수 있기 때문에, 반도체 기판의 공정 과정에 따라 라인 분리 회로(140)가 컬럼 라인들(CL1~CLN)의 전압 레벨을 조정하는 기능이 일정하지 않을 수 있다. 또한, 행 별로 픽셀 그룹과 트랜지스터들(LDB1~LDBN) 사이의 거리가 다르기 때문에, 컬럼 라인들(CL1~CLN)의 전압 레벨이, 서로 다른 행에 위치하는 각 픽셀 그룹의 리셋된 플로팅 확산 영역의 전압 레벨에 기반하여 정확하게 조정되기 어려울 수 있다.
반면, 픽셀 어레이(110)의 픽셀 그룹들은 모두 동일한 반도체 기판(예를 들어, 제 1 반도체 기판(SD1)) 상에 구현되어 있기 때문에 반도체 기판의 공정 과정이 컬럼 라인들의 전압 레벨을 조정하는 기능에 영향을 미치지 않을 수 있다. 또한, 픽셀 어레이(110)는 모든 픽셀 그룹들에 대해 일정한 거리만큼 떨어진 행에 위치하는 다른 픽셀 그룹들의 동작에 기반하여 컬럼 라인들의 전압 레벨을 조정하기 때문에, 픽셀 그룹의 위치가 컬럼 라인들의 전압 레벨을 조정하는 기능에 영향을 미치지 않을 수 있다. 이로써, 픽셀 어레이(110)의 IPL 동작은 라인 분리 회로(140)의 일정하지 않을 수 있는 동작을 보완할 수 있다.
도 2를 참조하여 설명한 바와 같이, 본 개시의 이미지 센서(100)는 픽셀 어레이(110) 또는 라인 분리 회로(140)에 의한 픽셀 출력 레벨 제어 동작을 선택적으로 수행할 수 있다. 예를 들어, 도 7a와 같이 라인 분리 회로(140)를 포함하지 않는 실시 예의 경우 픽셀 어레이(110)에 의한 픽셀 출력 레벨 제어 동작만 수행될 수 있다. 반면, 도 7b와 같이 라인 분리 회로(140)를 포함하는 실시 예의 경우 픽셀 어레이(110) 또는 라인 분리 회로(140)에 의한 픽셀 출력 레벨 제어 동작이 선택적으로 수행될 수 있다.
도 8은 도 2의 로우 드라이버(120)의 구성의 예를 나타낸다. 도 2를 참조하여 설명한 바와 같이, 로우 드라이버(120)는 타이밍 컨트롤러(170)의 제어 하에 픽셀 어레이(110)의 행을 선택하고 구동하기 위한 전송 신호(VT), 리셋 신호(VRST), 및 선택 신호(VSEL)를 픽셀 어레이(110)로 제공할 수 있다.
로우 드라이버(120)는 읽기 래치 회로(121), 셔터 래치 회로(122), IPL 래치 회로(123), 전송 로직 회로(124), 리셋 로직 회로(125), 및 선택 로직 회로(126)를 포함할 수 있다. 도 3을 참조하면, 픽셀 어레이(110)는 제 1 반도체 기판(SD1) 상에 구현될 수 있고, 로우 드라이버(120) 및 타이밍 컨트롤러(170)는 제 2 반도체 기판(SD2) 상에 구현될 수 있다.
래치 회로들(121, 122, 123)은 타이밍 컨트롤러(170)로부터 제공되는 제어 신호들에 기반하여 타이밍 컨트롤러(170)에 의해 생성된 어드레스들을 저장할 수 있고, 로직 회로들(124, 125, 126)로 제공할 수 있다. 로직 회로들(124, 125, 126)은 전래치 회로들(121, 122, 123)로부터 제공 받은 어드레스들에 기반하여 픽셀 어레이(110)를 제어할 수 있다.
타이밍 컨트롤러(170)는 수직 디코딩 신호(VDEC)를 생성할 수 있고, 읽기 래치 회로(121) 및 셔터 래치 회로(122)로 전송할 수 있다. 예를 들어, 수직 디코딩 신호(VDEC)는 읽기 래치 회로(121) 및 셔터 래치 회로(122)가 저장할 행 어드레스(즉, 읽기 동작 및 셔터 동작이 수행될 행의 어드레스)를 나타낼 수 있다. 도 4를 참조하여 설명한 바와 같이, 읽기 동작은 픽셀 신호를 출력하기 위해 픽셀들로부터 데이터를 읽어내는(리드아웃하는) 동작이고, 셔터 동작은 픽셀들이 외부로부터 빛을 받아들이기 위해 셔터를 개방하는 동작이다.
그리고, 타이밍 컨트롤러(170)는 생성된 수직 디코딩 신호(VDEC)에 기반하여 IPL 수직 디코딩 신호(VDEC_IPL)를 생성하는 어드레스 시프터(171)를 포함할 수 있다. 구체적으로, 어드레스 시프터(171)는 수직 디코딩 신호(VDEC)에 대응하는 행 어드레스로부터 미리 정해진 일정한 행만큼 시프팅된 행 어드레스를 나타내는 IPL 수직 디코딩 신호(VDEC_IPL)를 생성할 수 있다.
예를 들어, IPL 수직 디코딩 신호(VDEC_IPL)는 IPL 래치 회로(123)가 저장할 행 어드레스(즉, IPL 동작이 수행될 행의 어드레스)를 나타낼 수 있다. 다시 말해, IPL 동작이 수행될 행의 어드레스는 읽기 동작이 수행될 행의 어드레스로부터 일정한 행만큼 시프팅된 어드레스일 수 있다. 예를 들어, IPL 동작이 수행될 픽셀 어레이(110)의 행은 이미 읽기 동작이 완료된 픽셀 어레이(110)의 행들 중 하나일 수 있다.
또한, 타이밍 컨트롤러(170)는 래치 회로들(121, 122, 123)이 어드레스를 저장하고 유지하는 동작을 활성화하는(다시 말해, 제공 받은 어드레스를 저장하고 유지할 것인지 여부를 결정하는) 래치 인에이블 신호들(VDA_RD_EN, VDA_SH_EN, VDA_IPL_EN)을 생성할 수 있다. 즉, 본 개시의 래치 회로들(121, 122, 123)은 활성화된 래치 인에이블 신호들(VDA_RD_EN, VDA_SH_EN, VDA_IPL_EN)을 제공 받지 않으면, 수직 디코딩 신호(VDEC) 또는 IPL 수직 디코딩 신호(VDEC_IPL)를 제공 받더라도, 대응하는 행 어드레스를 저장하지 못할 수 있다.
나아가, 타이밍 컨트롤러(170)는 래치 회로들(121, 122, 123)의 동작을 제어하기 위한 래치 제어 신호(VDA_SET) 및 래치 리셋 신호(VDA_RST)를 생성할 수 있다. 래치 제어 신호(VDA_SET)는 래치 회로들(121, 122, 123) 신호(예를 들어, 수직 디코딩 신호(VDEC) 또는 IPL 수직 디코딩 신호(VDEC_IPL)가 나타내는 행 어드레스)를 저장하고 유지하도록 제어할 수 있고, 래치 리셋 신호(VDA_RST)는 래치 회로들(121, 122, 123)이 초기화되도록 제어할 수 있다.
상술한 바와 같이, 래치 회로들(121, 122, 123)이 래치 제어 신호(VDA_SET)에 응답하여 신호를 저장하고 유지하기 위해서는, 먼저 활성화된 래치 인에이블 신호들(VDA_RD_EN, VDA_SH_EN, VDA_IPL_EN)을 제공 받아야 한다.
읽기 래치 회로(121)는 픽셀 어레이(110)에서 읽기 동작이 수행될 행의 어드레스(이하, 읽기 어드레스라고 지칭함)를 일정 시간 동안 저장하고 유지할 수 있고, 셔터 래치 회로(122)는 픽셀 어레이(110)에서 셔터 동작이 수행될 행의 어드레스(이하, 셔터 어드레스라고 지칭함)를 일정 시간 동안 저장하고 유지할 수 있다. 읽기 래치 회로(121) 및 셔터 래치 회로(122)는 모두 수직 디코딩 신호(VDEC)를 제공 받을 수 있다.
구체적으로, 읽기 래치 회로(121)는 활성화된 읽기 래치 인에이블 신호(VDA_RD_EN) 및 래치 제어 신호(VDA_SET)에 응답하여 수직 디코딩 신호(VDEC)가 나타내는 읽기 어드레스(RDA)를 저장 및 유지할 수 있고, 셔터 래치 회로(122)는 활성화된 셔터 래치 인에이블 신호(VDA_SH_EN) 및 래치 제어 신호(VDA_SET)에 응답하여 수직 디코딩 신호(VDEC)가 나타내는 셔터 어드레스(SHA)를 저장 및 유지할 수 있다.
일정 시간이 지나고 나면 읽기 래치 회로(121) 및 셔터 래치 회로(122)는 래치 리셋 신호(VDA_RST)에 응답하여 초기화될 수 있다. 읽기 래치 회로(121)는 읽기 어드레스(RDA)를 로직 회로들(124, 125, 126)로 전송할 수 있고, 셔터 래치 회로(122)는 셔터 어드레스(SHA)를 전송 로직 회로(124) 및 리셋 로직 회로(125)로 전송할 수 있다.
IPL 래치 회로(123)는 픽셀 어레이(110)에서 IPL 동작이 수행될 행의 어드레스(이하, IPL 어드레스라고 지칭함)를 일정 시간 동안 저장하고 유지할 수 있다. IPL 래치 회로(123)는 IPL 수직 디코딩 신호(VDEC_IPL)를 제공 받을 수 있다. 구체적으로, IPL 래치 회로(123)는 활성화된 IPL 래치 인에이블 신호(VDA_IPL_EN) 및 래치 제어 신호(VDA_SET)에 응답하여 IPL 수직 디코딩 신호(VDEC_IPL)가 나타내는 IPL 어드레스(IPLA)를 저장 및 유지할 수 있다. 일정 시간이 지나고 나면 IPL 래치 회로(123)는 래치 리셋 신호(VDA_RST)에 응답하여 초기화될 수 있다. IPL 래치 회로(123)는 IPL 어드레스(IPLA)를 리셋 로직 회로(125) 및 선택 로직 회로(126)로 전송할 수 있다.
전송 로직 회로(124)는 읽기 어드레스(RDA) 또는 셔터 어드레스(SHA)에 기반하여 읽기 동작 또는 셔터 동작이 수행될 픽셀 어레이(110)의 행에 위치한 픽셀 그룹으로 전송 신호(VT)를 제공할 수 있다. 리셋 로직 회로(125)는 읽기 어드레스(RDA), 셔터 어드레스(SHA), 또는 IPL 어드레스(IPLA)에 기반하여 읽기 동작, 셔터 동작, 또는 IPL 동작이 수행될 행에 위치한 픽셀 그룹으로 리셋 신호(VRST)를 제공할 수 있다. 선택 로직 회로(126)는 읽기 어드레스(RDA) 또는 IPL 어드레스(IPLA)에 기반하여 읽기 동작 또는 IPL 동작이 수행될 행에 위치한 픽셀 그룹으로 선택 신호(VSEL)를 제공할 수 있다.
도 9는 도 2의 픽셀 어레이(110)에 의한 픽셀 출력 레벨 제어 동작의 예를 나타낸다. 도 7a 내지 도 7b와 마찬가지로 간략한 도시를 위해, 픽셀 그룹들(PG11, PGM1) 각각은 1개의 광전 변환 소자(PD11, PDM1)와 1개의 전송 트랜지스터(Tx11, TxM1)를 갖는 것으로 가정한다. 그러나 본 개시는 이에 한정되지 않으며, 픽셀 그룹들(PG11, PGM1)은 도 4 내지 도 6에 나타난 픽셀 그룹들 중 어느 하나와 같이 구현될 수도 있다.
또한 간략한 도시 및 명확한 설명을 위해, 도 9에는 행 별로 하나의 픽셀 그룹(PG11, PGM1)만 나타나 있다. 그리고 도 9에서, 픽셀 그룹(PGM1)에서는 읽기 동작이 수행되고, 픽셀 그룹(PG11)에서는 IPL 동작이 수행된다고 가정한다. 이하 도 9와 함께, 도 8을 참조하여 설명한다.
픽셀 신호를 생성하고 있는(즉, 읽기 동작이 수행되고 있는) 픽셀 그룹(PGM1)과 연결된 컬럼 라인(CL1)의 전압 레벨은, 선택 트랜지스터(SELM1)가 턴-온되기 전에, 그 픽셀 그룹과 인접한 다른 행(예를 들어, 행 1)에 위치하며, 픽셀 신호를 생성하고 있지 않고(즉, 읽기 동작이 이미 완료되었고), 동일한 컬럼 라인(CL1)에 연결된 다른 픽셀 그룹(PG11)의 IPL 동작에 기반하여 원하는 전압 레벨로 조정될 수 있다.
다시 말해, 선택 트랜지스터(SELM1)가 턴-온되기 전에, 컬럼 라인(CL1)의 전압 레벨은 픽셀 그룹(PG11)의 로우 드라이버(120) 및 타이밍 컨트롤러(170)의 제어에 따르는 IPL 동작에 의해 도시되지 않은 다른 컬럼 라인들(예를 들어, 도 7a 내지 도 7b의 CL2~CLN)과 동일하게 조정될 수 있다.
IPL 동작을 수행하는 픽셀 그룹은 이미 읽기 동작이 완료된 픽셀 그룹일 수 있다. 예를 들어, IPL 동작을 수행하는 픽셀 그룹은 읽기 동작이 수행될 픽셀 그룹이 위치한 행(Row_Read)으로부터 일정한 행(K, 예를 들어, K=8, 16, 32, …)만큼 시프팅된 행(Row_IPL)에 위치하는 픽셀 그룹일 수 있다(Row_IPL=Row_Read-K).
읽기 동작이 수행될 픽셀 그룹이 위치한 행(Row_Read)은 수직 디코딩 신호(VDEC)에 기반한 읽기 어드레스(RDA)에 의해 결정될 수 있고, 로직 회로들(124, 125, 126)은 행(Row_Read)에 위치한 픽셀 그룹으로 제어 신호들(VT_RD, VRST_RD, VSEL_RD)을 제공할 수 있다. IPL 동작이 수행될 픽셀 그룹이 위치한 행(Row_IPL)은 IPL 수직 디코딩 신호(VDEC_IPL)에 기반한 IPL 어드레스(IPLA)에 의해 결정될 수 있고, 리셋 로직 회로(125) 및 선택 로직 회로(126)는 행(Row_IPL)에 위치한 픽셀 그룹으로 제어 신호들(VRST_IPL, VSEL_IPL)을 제공할 수 있다.
경우에 따라, 선택 로직 회로(126)로 동일한 행에 대응하는 읽기 어드레스(RDA)와 IPL 어드레스(IPLA)가 동시에 제공될 수도 있다. 이와 같은 경우, 선택 로직 회로(126)는 읽기 동작과 관련된 선택 신호(VSEL_RD)를 먼저 출력하고, 그 후 IPL 동작과 관련된 선택 신호(VSEL_IPL)를 출력하도록 구현될 수 있다.
구체적으로, 읽기 동작이 수행될 픽셀 그룹(PGM1)의 선택 트랜지스터(SELM1)가 로우 레벨의 선택 신호(VSEL_RD)에 응답하여 턴-오프되어있는 동안, IPL 동작이 수행될 픽셀 그룹(PG11)의 선택 트랜지스터(SEL11)는 하이 레벨의 선택 신호(VSEL_IPL)에 응답하여 턴-온될 수 있다. 턴-온된 선택 트랜지스터(SEL11)는 리셋된 플로팅 확산 영역(FD11)의 전압 레벨에 기반하여 컬럼 라인(CL1)의 전압 레벨을 조정할 수 있다. 읽기 동작을 수행할 때와 마찬가지로, 플로팅 확산 영역(FD11)은 리셋 신호(VRST_IPL)에 응답하여 리셋 트랜지스터(RST11)가 턴-온됨으로써 리셋될 수 있다.
그 후, 선택 트랜지스터(SELM1)가 하이 레벨의 선택 신호(VSEL_RD)에 응답하여 턴-온되어있는 동안, 선택 트랜지스터(SEL11)는 로우 레벨의 선택 신호(VSEL_IPL)에 응답하여 턴-오프될 수 있다. 그리고 선택 트랜지스터(SELM1)가 로우 레벨의 선택 신호(VSEL_RD)에 응답하여 다시 턴-오프되면, 선택 트랜지스터(SEL11)는 하이 레벨의 선택 신호(VSEL_IPL)에 응답하여 다시 턴-온될 수 있고, 컬럼 라인(CL1)의 전압 레벨은 다시 리셋된 플로팅 확산 영역(FD11)의 전압 레벨에 기반하여 조정될 수 있다.
다시 말해, 본 개시의 실시 예에 따르면, 읽기 동작이 수행되고 있는 픽셀 그룹의 선택 트랜지스터가 턴-오프된 동안 IPL 동작이 수행되는 픽셀 그룹의 선택 트랜지스터가 턴-온됨으로써 컬럼 라인의 전압 레벨(즉, 픽셀 출력 레벨)이 리셋된 플로팅 확산 영역의 전압 레벨에 기반하여 조정될 수 있다. 이와 같은 방법은 도 7b에서 설명한 라인 분리 회로(140)에 의한 픽셀 출력 레벨 제어 방법을 대체할 수 있고, 컬럼 라인들의 세틀링 시간을 일정하게 조정함으로써 상관 이중 샘플링의 정확성을 향상시킬 수 있으며, 동적 범위의 감소를 방지할 수 있다.
도 10은 본 개시의 실시 예에 따른 픽셀 출력 레벨 제어 동작을 나타내는 타이밍도의 예이다. 도 10의 타이밍도는 도 4와 같이 2개의 픽셀들(PX1, PX2)이 각각 광전 변환 소자들(PD1, PD2)을 포함하는 구조를 갖는 픽셀 그룹의 동작인 것으로 가정한다. 또한 도 9와 유사하게, M행에 위치하는 픽셀 그룹들(PGM1~PGMN)에서 읽기 동작이 수행된다고 가정하고, 1행에 위치하는 픽셀 그룹들(PG11~PG1N)에서 IPL 동작이 수행된다고 가정한다. 이하 도 10과 함께, 도 7a, 도 7b, 및 도 9에 나타난 픽셀 어레이(110)와 관련 동작들을 참조하여 설명한다.
T1 시점 이전에, IPL 동작이 수행되는 픽셀 그룹들(PG11~PG1N)의 리셋 트랜지스터들(RST11~RST1N)이 턴-온될 수 있고, 플로팅 확산 영역들(FD11~FD1N)의 전압이 리셋될 수 있다. T1 시점에서 읽기 동작이 수행되는 픽셀 그룹들(PGM1~PGMN)의 선택 트랜지스터들(SELM1~SELMN)이 하이 레벨의 선택 신호(VSEL_RD)에 응답하여 턴-온될 수 있다.
그리고 T1 시점에, 선택 트랜지스터들(SEL11~SEL1N)은 로우 레벨의 선택 신호(VSEL_IPL)에 응답하여 턴-오프될 수 있다. 픽셀 그룹들(PGM1~PGMN)의 리셋 신호의 디지털 변환을 위하여, T1 시점에 램프 신호(RAMP)에 오프셋이 가해질 수 있고, T2 시점에 램프 신호(RAMP)가 감소할 수 있다.
T3 시점에서 읽기 동작이 수행되는 픽셀 그룹들(PGM1~PGMN)의 선택 트랜지스터들(SELM1~SELMN)은 하이 레벨의 전송 신호(VT_RD)에 의한 커플링을 방지하기 위해 로우 레벨의 선택 신호(VSEL_RD)에 응답하여 턴-오프될 수 있다. 이 때, IPL 동작이 수행되는 픽셀 그룹들(PG11~PG1N)의 선택 트랜지스터들(SEL11~SEL1N)이 하이 레벨의 선택 신호(VSEL_IPL)에 응답하여 턴-온될 수 있고, 대응하는 컬럼 라인들(CL1~CLN)의 전압 레벨을 리셋된 플로팅 확산 영역들(FD11~FD1N)의 전압 레벨에 기반하여 조정할 수 있다.
한편 리셋 신호의 디지털 변환이 끝나면, 픽셀 신호(PIX)의 이미지 신호를 디지털 신호로 변환하기 위하여, T3 시점에 램프 신호(RAMP)에 다시 오프셋이 가해질 수 있다. 또한 T3 시점에서 전송 트랜지스터들(TxM1~TxMN)은 하이 레벨의 전송 신호(VT_RD)에 응답하여 턴-온될 수 있고, 광전 변환 소자들에 의해 생성된 전하들을 플로팅 확산 영역들(FDM1~FDMN)로 전송하기 시작할 수 있다. 예를 들어, T3 시점에서 플로팅 확산 영역들(FDM1~FDMN)로 전송되는 전하들은 도 4의 픽셀 그룹들이 포함하는 2개의 광전 변환 소자들 중 하나에 의해 생성된 전하들일 수 있다.
T4 시점에서 전송 트랜지스터들(TxM1~TxMN)은 로우 레벨의 전송 신호(VT_RD)에 응답하여 다시 턴-오프될 수 있고, 선택 트랜지스터들(SELM1~SELMN)은 하이 레벨의 선택 신호(VSEL_RD)에 응답하여 다시 턴-온될 수 있다. 그리고, T4 시점에서 IPL 동작이 수행되는 픽셀 그룹들(PG11~PG1N)의 선택 트랜지스터들(SEL11~SEL1N)은 로우 레벨의 선택 신호(VSEL_IPL)에 응답하여 다시 턴-오프될 수 있다.
T5 시점에서 이미지 신호의 디지털 변환을 위하여 램프 신호(RAMP)의 레벨이 감소할 수 있다. T5 시점부터 T6 시점까지 픽셀 신호(PIX)의 이미지 신호와 램프 신호(RAMP)가 비교될 수 있다. 이 구간에서 IPL 동작이 수행되는 픽셀 그룹들(PG11~PG1N)의 선택 트랜지스터들(SEL11~SEL1N)은 계속 턴-오프된 상태일 수 있다.
T6 시점에서 픽셀 신호(PIX)의 이미지 신호와 램프 신호(RAMP)의 비교 동작이 완료되면, 읽기 동작이 수행되는 픽셀 그룹들(PGM1~PGMN)의 선택 트랜지스터들(SELM1~SELMN)은 로우 레벨의 선택 신호(VSEL_RD)에 응답하여 다시 턴-오프될 수 있다. 이 때, IPL 동작이 수행되는 픽셀 그룹들(PG11~PG1N)의 선택 트랜지스터들(SEL11~SEL1N)이 하이 레벨의 선택 신호(VSEL_IPL)에 응답하여 다시 턴-온될 수 있고, 대응하는 컬럼 라인들(CL1~CLN)의 전압 레벨을 리셋된 플로팅 확산 영역들(FD11~FD1N)의 전압 레벨에 기반하여 조정할 수 있다.
T3 시점과 마찬가지로, T6 시점에 램프 신호(RAMP)에 다시 오프셋이 가해질 수 있다. 또한 T6 시점에서 전송 트랜지스터들(TxM1~TxMN)은 하이 레벨의 전송 신호(VT_RD)에 응답하여 턴-온될 수 있고, 광전 변환 소자들에 의해 생성된 전하들을 플로팅 확산 영역들(FDM1~FDMN)로 전송하기 시작할 수 있다. 예를 들어, T6 시점에서 플로팅 확산 영역들(FDM1~FDMN)로 전송되는 전하들은 도 4의 픽셀 그룹들이 포함하는 2개의 광전 변환 소자들 모두에 의해 생성된 전하들의 합일 수 있다.
T7 시점부터 T9 시점까지의 동작은 상술한 T4 시점부터 T6 시점까지의 동작과 동일할 수 있다. T7 시점에서 읽기 동작이 수행되는 픽셀 그룹들(PGM1~PGMN)의 전송 트랜지스터들(TxM1~TxMN)은 다시 턴-오프될 수 있고, IPL 동작이 수행되는 픽셀 그룹들(PG11~PG1N)의 선택 트랜지스터들(SEL11~SEL1M)은 로우 레벨의 선택 신호(VSEL_IPL)에 응답하여 다시 턴-오프될 수 있다. T8 시점에서 램프 신호(RAMP)의 레벨이 감소하기 시작할 수 있고, T9 시점에서 비교 동작이 완료될 수 있다.
T9 시점에서 읽기 동작이 수행되는 픽셀 그룹들(PGM1~PGMN)의 선택 트랜지스터들(SELM1~SELMN)은 턴-오프될 수 있다. 리셋 트랜지스터들(RSTM1~RSTMN)은 하이 레벨의 리셋 신호(VRST_RD)에 응답하여 턴-온될 수 있고, 플로팅 확산 영역들(FDM1~FDMN)은 리셋될 수 있다. 도 10을 참조하여, 본 개시의 실시 예에 따른 픽셀 어레이(110)에서의 읽기 동작 및 IPL 동작의 타이밍이 설명되었으나, 본 개시는 이에 한정되지 않으며, 구현 방법에 따라 신호들의 타이밍은 변형될 수 있다.
도 11은 본 개시의 실시 예에 따른 픽셀 출력 레벨 제어를 위한 이미지 센서의 동작 방법의 예를 나타내는 흐름도이다. 이하 도 11과 함께, 도 2, 도 9 및 도 10을 참조하여 설명한다.
단계 S110에서, 이미지 센서(100)는 리셋 신호와 램프 신호(RAMP)를 비교할 수 있다. 단계 S120에서, 이미지 센서(100)는 읽기 동작이 수행되는 픽셀 그룹들(PGM1~PGMN)의 선택 트랜지스터들(SELM1~SELMN)을 턴-오프시키고, IPL 동작이 수행되는 픽셀 그룹들(PG11~PG1N)의 선택 트랜지스터들(SEL11~SELMN)을 턴-온시켜 컬럼 라인들(CL1~CLN)의 전압 레벨을 미리 정해진 전압 레벨로 조정할 수 있다. 예를 들어, 미리 정해진 전압 레벨은 픽셀 그룹들(PG11~PG1N)의 리셋된 플로팅 확산 영역들(FD11~FD1N)의 전압 레벨에 기반하여 결정될 수 있다.
단계 S130에서, 이미지 센서(100)는 읽기 동작이 수행되는 픽셀 그룹들(PGM1~PGMN)의 전송 트랜지스터들(TxM1~TxMN)을 턴-온시킬 수 있다. 단계 S140에서, 이미지 센서(100)는 선택 트랜지스터들(SELM1~SELMN)를 턴-온시키고, 전송 트랜지스터들(TxM1~TxMN)을 턴-오프시킨 후, 픽셀 신호(PIX)의 이미지 신호와 램프 신호(RAMP)를 비교할 수 있다.
단계 S150에서, 이미지 센서(100)는 읽기 동작이 수행되는 픽셀 그룹들(PGM1~PGMN)의 선택 트랜지스터들(SELM1~SELMN)을 다시 턴-오프시키고, IPL 동작이 수행되는 픽셀 그룹들(PG11~PG1N)의 선택 트랜지스터들(SEL11~SEL1N)을 다시 턴-온시켜 컬럼 라인들(CL1~CLN)의 전압 레벨을 미리 정해진 전압 레벨로 조정할 수 있다.
상술된 내용은 본 개시를 실시하기 위한 구체적인 실시 예들이다. 본 개시는 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 개시는 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 개시의 범위는 상술된 실시 예들에 국한되어 정해져서는 안 되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100: 이미지 센서
110: 픽셀 어레이
120: 로우 드라이버
130: 액티브 로드 회로
140: 라인 분리 회로
150: 램프 신호 생성기
160: ADC 회로
170: 타이밍 컨트롤러
171: 어드레스 시프터
180: 버퍼

Claims (10)

  1. 제 1 행에 위치하고 제 1 선택 트랜지스터를 포함하는 제 1 픽셀 그룹, 제 2 행에 위치하고 제 2 선택 트랜지스터를 포함하는 제 2 픽셀 그룹, 및 상기 제 1 픽셀 그룹 및 상기 제 2 픽셀 그룹에 모두 연결되는 컬럼 라인을 포함하는 픽셀 어레이를 포함하고,
    상기 제 1 픽셀 그룹의 광전 변환 소자에서 생성된 전하가 대응하는 플로팅 확산 영역으로 전송되는 동안에 상기 제 1 선택 트랜지스터를 턴-오프하고, 상기 제 2 선택 트랜지스터를 턴-온하고, 상기 제 2 선택 트랜지스터를 통해 상기 컬럼 라인으로 제 1 전압을 인가하고, 그리고
    상기 제 2 픽셀 그룹의 광전 변환 소자가 상기 제 1 픽셀 그룹의 광전 변환 소자보다 먼저 전하를 생성하여 대응하는 플로팅 확산 영역으로 전송하는 이미지 센서.
  2. 제 1 항에 있어서,
    상기 제 1 전압은 상기 제 2 픽셀 그룹의 리셋된 플로팅 확산 영역의 전압 레벨에 기반하여 결정되는 이미지 센서.
  3. 제 1 항에 있어서,
    상기 제 1 선택 트랜지스터가 턴-온될 때 상기 제 2 선택 트랜지스터는 턴-오프되고, 상기 제 1 선택 트랜지스터가 턴-오프될 때 상기 제 2 선택 트랜지스터는 턴-온되고, 상기 제 1 전압은 상기 제 2 선택 트랜지스터를 통해 상기 컬럼 라인으로 인가되는 이미지 센서.
  4. 제 1 항에 있어서,
    상기 제 1 픽셀 그룹 및 상기 제 2 픽셀 그룹 각각은 컬러 필터를 가지고, 2개의 픽셀들을 포함하고,
    상기 2개의 픽셀들은 플로팅 확산 영역을 공유하고, 상기 2개의 픽셀들 각각은 광전 변환 소자를 포함하는 이미지 센서.
  5. 제 4 항에 있어서,
    상기 픽셀 어레이의 각 행을 제어하는 제어 신호들을 생성하여 상기 제 1 픽셀 그룹 및 상기 제 2 픽셀 그룹으로 제공하는 로우 드라이버; 및
    상기 로우 드라이버를 제어하는 타이밍 컨트롤러를 더 포함하되,
    상기 로우 드라이버는 상기 제어 신호들에 기반하여, 상기 제 1 픽셀 그룹의 광전 변환 소자들에서 생성된 전하가 대응하는 플로팅 확산 영역으로 전송되는 동안에 상기 제 1 선택 트랜지스터를 턴-오프하고, 상기 제 2 선택 트랜지스터를 턴-온하고, 상기 제 2 선택 트랜지스터를 통해 상기 컬럼 라인으로 상기 제 1 전압을 인가하고, 그리고
    상기 제 2 행의 어드레스는 상기 제 1 행의 어드레스에 기반하여 결정되는 이미지 센서.
  6. 제 5 항에 있어서,
    상기 제 1 전압은 상기 제 2 픽셀 그룹의 리셋된 플로팅 확산 영역의 전압 레벨에 기반하여 결정되는 이미지 센서.
  7. 제 5 항에 있어서,
    상기 로우 드라이버는:
    상기 타이밍 컨트롤러로부터 상기 제 1 행의 어드레스 신호를 제공 받는 제 1 래치 회로;
    상기 타이밍 컨트롤러로부터 상기 제 2 행의 어드레스를 제공 받는 제 2 래치 회로; 및
    상기 제 1 래치 회로 및 상기 제 2 래치 회로로부터 상기 제 1 행의 어드레스 및 상기 제 2 행의 어드레스를 제공 받아, 상기 픽셀 어레이의 상기 제 1 픽셀 그룹 및 상기 제 2 픽셀 그룹으로 상기 제어 신호들을 전송하는 로직 회로들을 포함하는 이미지 센서.
  8. 제 5 항에 있어서,
    상기 타이밍 컨트롤러는 상기 제 1 행의 어드레스를 시프팅함으로써 상기 제 2 행의 어드레스를 생성하는 어드레스 시프터를 포함하는 이미지 센서.
  9. 제 7 항에 있어서,
    상기 제 1 선택 트랜지스터가 턴-온될 때 상기 제 2 선택 트랜지스터는 턴-오프되고, 상기 제 1 선택 트랜지스터가 턴-오프될 때 상기 제 2 선택 트랜지스터는 턴-온되고, 상기 제 1 전압은 상기 제 2 선택 트랜지스터를 통해 상기 컬럼 라인으로 인가되는 이미지 센서.
  10. 제 1 행에 위치하는 제 1 픽셀 그룹의 리셋 신호와 램프 신호를 비교하는 단계;
    상기 제 1 픽셀 그룹의 제 1 선택 트랜지스터를 턴-오프시키고, 제 2 행에 위치하는 제 2 픽셀 그룹의 제 2 선택 트랜지스터를 턴-온시켜 상기 제 1 픽셀 그룹 및 상기 제 2 픽셀 그룹과 모두 연결되는 컬럼 라인으로 제 1 전압을 인가하는 단계;
    상기 제 1 픽셀 그룹의 전송 트랜지스터를 턴-온시키는 단계;
    상기 제 1 선택 트랜지스터를 턴-온시키고, 상기 전송 트랜지스터를 턴-오프시킨 후, 상기 제 1 픽셀 그룹으로부터 출력되는 픽셀 신호의 이미지 신호와 상기 램프 신호를 비교하는 단계; 및
    상기 제 1 선택 트랜지스터를 턴-오프시키고, 상기 제 2 선택 트랜지스터를 턴-온시켜 상기 컬럼 라인으로 상기 제 1 전압을 인가하는 단계를 포함하되,
    상기 제 2 행의 어드레스는 상기 제 1 행의 어드레스에 기반하여 결정되는 이미지 센서의 동작 방법.
KR1020220002297A 2022-01-06 2022-01-06 픽셀 출력 레벨을 제어하기 위한 이미지 처리 장치 및 그 동작 방법 KR20230106424A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220002297A KR20230106424A (ko) 2022-01-06 2022-01-06 픽셀 출력 레벨을 제어하기 위한 이미지 처리 장치 및 그 동작 방법
US17/823,125 US20230217129A1 (en) 2022-01-06 2022-08-30 Image processing device for controlling pixel output level and operating method thereof
TW111136270A TW202329678A (zh) 2022-01-06 2022-09-26 影像感測器以及其操作方法
CN202211658080.0A CN116405792A (zh) 2022-01-06 2022-12-22 控制像素输出电平的图像处理装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220002297A KR20230106424A (ko) 2022-01-06 2022-01-06 픽셀 출력 레벨을 제어하기 위한 이미지 처리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20230106424A true KR20230106424A (ko) 2023-07-13

Family

ID=86991348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220002297A KR20230106424A (ko) 2022-01-06 2022-01-06 픽셀 출력 레벨을 제어하기 위한 이미지 처리 장치 및 그 동작 방법

Country Status (4)

Country Link
US (1) US20230217129A1 (ko)
KR (1) KR20230106424A (ko)
CN (1) CN116405792A (ko)
TW (1) TW202329678A (ko)

Also Published As

Publication number Publication date
US20230217129A1 (en) 2023-07-06
CN116405792A (zh) 2023-07-07
TW202329678A (zh) 2023-07-16

Similar Documents

Publication Publication Date Title
US9241117B2 (en) Image pickup apparatus
CN110072068B (zh) 图像传感器
KR100965357B1 (ko) 이미저에서의 잡음 감소
CN110072069B (zh) 图像传感器
CN110444550B (zh) 包括额外传输门和额外浮置扩散区域的图像传感器
US7157683B2 (en) Method, apparatus and system providing configurable current source device for image sensors
KR20210066048A (ko) 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법
KR20210037302A (ko) 이미지 센서 및 그 동작 방법
US9118858B2 (en) Image pickup apparatus, image pickup system and driving method of image pickup apparatus
JP5112685B2 (ja) Ｃｍｏｓイメージセンサ
JP4661212B2 (ja) 物理情報取得方法および物理情報取得装置並びに半導体装置
KR20230000673A (ko) 듀얼 컨버전 게인을 이용한 노이즈 감소를 위한 이미지 처리 장치 및 그 동작 방법
CN118102137A (zh) 图像传感器设备及其操作方法
KR20220125887A (ko) 이미지 센서
KR20230106424A (ko) 픽셀 출력 레벨을 제어하기 위한 이미지 처리 장치 및 그 동작 방법
CN115643493A (zh) 图像感测装置及其操作方法
CN115022560A (zh) 图像感测装置
JP5177198B2 (ja) 物理情報取得方法および物理情報取得装置
CN112040159A (zh) 图像感测设备
KR100759869B1 (ko) 수직 스캔 방식 ｃｍｏｓ형 이미지 센서
KR20110138968A (ko) 이미지 센서 로우 디코더
US20240147092A1 (en) Analog-to-digital converting circuits for dual conversion gain operation and operation methods of the same
KR20230071026A (ko) 듀얼 컨버전 게인 동작의 소비 전력 최적화를 위한 아날로그 디지털 변환 회로 및 그것의 동작 방법
US20240365026A1 (en) Image sensor device and operation method thereof
US20230155596A1 (en) Analog-to-digital converting circuit using auto-zero period optimization and operation method thereof