TW202329473A - 電容器結構及其製造方法 - Google Patents
電容器結構及其製造方法 Download PDFInfo
- Publication number
- TW202329473A TW202329473A TW111101253A TW111101253A TW202329473A TW 202329473 A TW202329473 A TW 202329473A TW 111101253 A TW111101253 A TW 111101253A TW 111101253 A TW111101253 A TW 111101253A TW 202329473 A TW202329473 A TW 202329473A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- layer
- dielectric
- dielectric layer
- openings
- Prior art date
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
一種電容器結構,包括基底與電容器。電容器包括第一電極、第二電極與第一介電層。第一電極設置在基底上。第一電極具有貫穿第一電極的多個開口,且第一電極的形狀包括格狀。第二電極設置在第一電極上,且填入多個開口。第一介電層設置在第一電極與第二電極之間。
Description
本發明是有關於一種半導體結構及其製造方法,且特別是有關於一種電容器結構及其製造方法。
電容器為廣泛應用於電子產品中的一種被動元件。然而,隨著半導體元件的積集度不斷地提升,電容器的尺寸也隨著縮小。因此,在電容器的尺寸縮小的情況下,要如何提升單位面積的電容量為目前持續努力的目標。
本發明提供一種電容器結構及其製造方法,其可提升單位面積的電容量。
本發明提出一種電容器結構,包括基底與電容器。電容器包括第一電極、第二電極與第一介電層。第一電極設置在基底上。第一電極具有貫穿第一電極的多個開口,且第一電極的形狀包括格狀。第二電極設置在第一電極上,且填入多個開口。第一介電層設置在第一電極與第二電極之間。
依照本發明的一實施例所述,在上述電容器結構中,第二電極可為單層結構。
依照本發明的一實施例所述,在上述電容器結構中,第二電極可為多層結構。
依照本發明的一實施例所述,在上述電容器結構中,更可包括接墊。接墊設置在第一電極與基底之間。第一電極可電性連接至接墊。
依照本發明的一實施例所述,在上述電容器結構中,更可包括第二介電層。第二介電層設置在基底上。部分電容器可位在第二介電層中。
本發明提出一種電容器結構的製造方法,包括以下步驟。提供基底。在基底上形成電容器。電容器包括第一電極、第二電極與第一介電層。第一電極設置在基底上。第一電極具有貫穿第一電極的多個開口,且第一電極的形狀包括格狀。第二電極設置在第一電極上,且填入多個開口。第一介電層設置在第一電極與第二電極之間。
依照本發明的一實施例所述,在上述電容器結構的製造方法中,第一電極的形成方法可包括以下步驟。在基底上形成第二介電層。在第二介電層中形成格狀開口。格狀開口貫穿第二介電層,而使得第二介電層具有多個介電柱。格狀開口可圍繞多個介電柱。在第二介電層上形成填入格狀開口的電極材料層。電極材料層可覆蓋多個介電柱。移除部分電極材料層,而暴露出多個介電柱,且形成第一電極。
依照本發明的一實施例所述,在上述電容器結構的製造方法中,更可包括以下步驟。移除多個介電柱,而形成貫穿第一電極的多個開口。
依照本發明的一實施例所述,在上述電容器結構的製造方法中,第一介電層與第二電極的形成方法可包括以下步驟。共形地在第一電極上與多個開口中形成介電材料層。在介電材料層上形成電極材料層。電極材料層填入多個開口。對電極材料層與介電材料層進行圖案化,而形成第二電極與第一介電層。
依照本發明的一實施例所述,在上述電容器結構的製造方法中,更可包括以下步驟。在形成第一電極之前,在基底上形成接墊。第一電極可電性連接至接墊。
基於上述,在本發明所提出的電容器結構及其製造方法中,由於第一電極的形狀包括格狀,因此第一電極可具有較大的表面積,藉此可提升單位面積的電容量。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1E為根據本發明的一些實施例的電極的製造流程上視圖。圖2A至圖2H為根據本發明的一些實施例的電容器結構的製造流程剖面圖。圖2A至圖2H是沿著圖1A中的I-I’剖面線的製造流程剖面圖。圖2A至圖2E分別為圖1A至圖1E的剖面圖。在本實施例的上視圖中,省略剖面圖中的部分構件,以清楚說明上視圖中的各構件之間的位置關係。
請參照圖1A與圖2A,提供基底100。基底100可為半導體基底,如矽基底。此外,在圖2A中雖未示出,但在基底100中可具有摻雜區及/或隔離結構等所需的構件,且在基底100上可具有半導體元件(如,電晶體等主動元件)、介電層及/或內連線結構等所需的構件,於此省略其說明。
接著,可在基底100上形成接墊102。接墊102的材料例如是鎢(W)或鋁(Al)等導電材料。接墊102可藉由沉積製程、微影製程與蝕刻來形成。在一些實施例中,更可在接墊102上形成氮化矽保護層(未示出)。
然後,可在基底100上形成介電層104。介電層104可覆蓋接墊102。介電層104的材料例如是氧化矽等介電材料。介電層104的形成方法例如是化學氣相沉積法。
請參照圖1B與圖2B,可在介電層104中形成格狀開口OP1。舉例來說,格狀開口OP1的上視形狀可為格狀(圖1B)。格狀開口OP1貫穿介電層104,而使得介電層104具有多個介電柱104a。介電柱104a的上視形狀可包括圓形、橢圓形或多邊形。格狀開口OP1可圍繞多個介電柱104a。在一些實施例中,格狀開口OP1可暴露出部分接墊102。格狀開口OP1的形成方法例如是對介電層104進行圖案化。在一些實施例中,可藉由微影製程與蝕刻製程(如,乾式蝕刻製程)對介電層104進行圖案化。在另一些實施例中,可利用圖案化硬罩幕層作為罩幕,對介電層104進行乾式蝕刻製程,而對介電層104進行圖案化。此外,在用以形成格狀開口OP1的乾式蝕刻製程中,接墊102可用以作為蝕刻終止層。在一些實施例中,在接墊102上具有氮化矽保護層(未示出)的情況下,更可對氮化矽保護層進行圖案化,而使得格狀開口OP1貫穿氮化矽保護層,且暴露出部分接墊102。
請參照圖1C與圖2C,可在介電層104上形成填入格狀開口OP1的電極材料層106。電極材料層106可覆蓋多個介電柱104a。電極材料層106的材料例如是氮化鈦(TiN)或鎢等導電材料。電極材料層106的形成方法例如是化學氣相沉積法。
請參照圖1D與圖2D,可移除部分電極材料層106,而暴露出多個介電柱104a,且形成電極106a。電極106a可電性連接至接墊102。部分電極106a可位在格狀開口OP1中,亦即部分電極106a可位在介電層104中。由於部分電極106a可位在格狀開口OP1中,藉此可使得電極106a的形狀包括格狀。舉例來說,電極106a的上視形狀可包括格狀(圖1D)。在一些實施例中,部分電極106a可位在介電層104的頂面TS上。此外,位在介電層104中的電極106a與位在介電層104的頂面TS上的電極106a可為一體成型且可彼此連接。部分電極材料層106的移除方法例如是藉由微影製程與蝕刻製程(如,乾式蝕刻製程)對電極材料層106進行圖案化。
請參照圖1E與圖2E,可移除多個介電柱104a,而形成貫穿電極106a的多個開口OP2。在一些實施例中,開口OP2可暴露出部分接墊102。介電柱104a的移除方法例如是濕式蝕刻法。
請參照圖2F,可共形地在電極106a上與多個開口OP2中形成介電材料層108。介電材料層108可為單層結構或多層結構。介電材料層108的材料可為高介電常數(high-k)材料,如氧化鋯(ZrO
2)、氧化鋁(Al
2O
3)、氧化鉿(HfO
2)或其組合。
請參照圖2G,在介電材料層108上形成電極材料層110。電極材料層110填入多個開口OP2。電極材料層110可為單層結構或多層結構。在本實施例中,電極材料層110是以多層結構為例。舉例來說,電極材料層110可包括電極材料層112、電極材料層114與電極材料層116,但本發明並不以此為限。電極材料層112可共形地形成在介電材料層108上。電極材料層112的材料例如是氮化鈦等導電材料。電極材料層112的形成方法例如是化學氣相沉積法。電極材料層114可形成在電極材料層112上,且可填入多個開口OP2。電極材料層114的材料例如是摻雜多晶矽等導電材料。電極材料層114的形成方法例如是化學氣相沉積法。電極材料層116可形成在電極材料層114上。電極材料層116的材料例如是鎢等導電材料。電極材料層116的形成方法例如是化學氣相沉積法或物理氣相沉積法。
請參照圖2H,對電極材料層110與介電材料層108進行圖案化,而形成電極110a與介電層108a。舉例來說,可藉由微影製程與蝕刻製程(如,乾式蝕刻製程)對電極材料層110與介電材料層108進行圖案化。在對電極材料層110所進行的圖案化製程中,可分別對電極材料層116、電極材料層114與電極材料層112進行圖案化,而形成電極116a、電極114a與電極112a。在本實施例中,電極110a可為多層結構。舉例來說,電極110a可包括依序設置在介電層108a上的電極112a、電極114a與電極116a,但本發明並不以此為限。在另一些實施例中,電極110a可為單層結構。
在一些實施例中,可依據需求進一步地對電極106a進行圖案化,而使得電極106a具有所需的圖案。藉由上述方法,可在基底100上形成電容器118。電容器118包括電極106a、電極110a與介電層108a。
以下,藉由圖2H來說明本實施例的電容器結構10。此外,雖然電容器結構10的形成方法是以上述方法為例來進行說明,但本發明並不以此為限。
請參照圖2H,電容器結構10包括基底100與電容器118。電容器118包括電極106a、電極110a與介電層108a。電極106a設置在基底100上。電極106a具有貫穿電極106a的多個開口OP2,且電極106a的形狀包括格狀。舉例來說,電極106a的上視形狀可包括格狀(圖1E)。由於電極106a的形狀包括格狀,因此電極106a可具有較大的表面積,藉此可提升單位面積的電容量。電極110a設置在電極106a上,且填入多個開口OP2。電極110a可為單層結構或多層結構。介電層108a設置在電極106a與電極110a之間。介電層108a可為單層結構或多層結構。
電容器結構10更可包括接墊102。接墊102設置在電極106a與基底100之間。接墊102可用以作為電極106a的著陸墊(landing pad)。電極106a可電性連接至接墊102,因此接墊102可視為電極106a的延伸部。亦即,電極106a的表面積可藉由接墊102來進一步地提升,因此可進一步地提升單位面積的電容量。
電容器結構10更可包括介電層104。介電層104設置在基底100上。部分電容器118可位在介電層104中。在一些實施例中,部分電容器118可位在介電層104的頂面TS上。
另外,電容器結構10中的各構件的詳細內容(如,材料與形成方法等)已於上述實施例進行詳盡地說明,於此不再說明。
基於上述實施例可知,在電容器結構10及其製造方法中,由於電極106a的形狀包括格狀,因此電極106a可具有較大的表面積,藉此可提升單位面積的電容量。
綜上所述,在上述實施例的電容器結構及其製造方法中,由於電容器結構包括格狀電極,因此可提升電極的表面積,進而可提升單位面積的電容量。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:電容器結構
100:基底
102:接墊
104:介電層
104a:介電柱
106, 110, 112, 114, 116:電極材料層
106a, 110a, 112a, 114a, 116a:電極
108:介電材料層
108a:介電層
OP1, OP2:開口
TS:頂面
圖1A至圖1E為根據本發明的一些實施例的電極的製造流程上視圖。
圖2A至圖2H為根據本發明的一些實施例的電容器結構的製造流程剖面圖。
10:電容器結構
100:基底
102:接墊
104:介電層
106a,110a,112a,114a,116a:電極
108a:介電層
OP2:開口
TS:頂面
Claims (10)
- 一種電容器結構,包括: 基底;以及 電容器,包括: 第一電極,設置在所述基底上,其中所述第一電極具有貫穿所述第一電極的多個開口,且所述第一電極的形狀包括格狀; 第二電極,設置在所述第一電極上,且填入多個所述開口;以及 第一介電層,設置在所述第一電極與所述第二電極之間。
- 如請求項1所述的電容器結構,其中所述第二電極包括單層結構。
- 如請求項1所述的電容器結構,其中所述第二電極包括多層結構。
- 如請求項1所述的電容器結構,更包括: 接墊,設置在所述第一電極與所述基底之間,其中所述第一電極電性連接至所述接墊。
- 如請求項1所述的電容器結構,更包括: 第二介電層,設置在所述基底上,其中部分所述電容器位在所述第二介電層中。
- 一種電容器結構的製造方法,包括: 提供基底;以及 在所述基底上形成電容器,其中所述電容器包括: 第一電極,設置在所述基底上,其中所述第一電極具有貫穿所述第一電極的多個開口,且所述第一電極的形狀包括格狀; 第二電極,設置在所述第一電極上,且填入多個所述開口;以及 第一介電層,設置在所述第一電極與所述第二電極之間。
- 如請求項6所述的電容器結構的製造方法,其中所述第一電極的形成方法包括: 在所述基底上形成第二介電層; 在所述第二介電層中形成格狀開口,其中所述格狀開口貫穿所述第二介電層,而使得所述第二介電層具有多個介電柱,其中所述格狀開口圍繞多個所述介電柱; 在所述第二介電層上形成填入所述格狀開口的電極材料層,其中所述電極材料層覆蓋多個所述介電柱;以及 移除部分所述電極材料層,而暴露出多個所述介電柱,且形成所述第一電極。
- 如請求項7所述的電容器結構的製造方法,更包括: 移除多個所述介電柱,而形成貫穿所述第一電極的多個所述開口。
- 如請求項6所述的電容器結構的製造方法,其中所述第一介電層與所述第二電極的形成方法包括: 共形地在所述第一電極上與多個所述開口中形成介電材料層; 在所述介電材料層上形成電極材料層,其中所述電極材料層填入多個所述開口;以及 對所述電極材料層與所述介電材料層進行圖案化,而形成所述第二電極與所述第一介電層。
- 如請求項6所述的電容器結構的製造方法,更包括: 在形成所述第一電極之前,在所述基底上形成接墊,其中所述第一電極電性連接至所述接墊。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111101253A TWI802218B (zh) | 2022-01-12 | 2022-01-12 | 電容器結構及其製造方法 |
CN202210104823.3A CN116487370A (zh) | 2022-01-12 | 2022-01-28 | 电容器结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111101253A TWI802218B (zh) | 2022-01-12 | 2022-01-12 | 電容器結構及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI802218B TWI802218B (zh) | 2023-05-11 |
TW202329473A true TW202329473A (zh) | 2023-07-16 |
Family
ID=87214309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111101253A TWI802218B (zh) | 2022-01-12 | 2022-01-12 | 電容器結構及其製造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116487370A (zh) |
TW (1) | TWI802218B (zh) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113540347B (zh) * | 2020-04-14 | 2024-02-02 | 中国科学院微电子研究所 | 电容器、半导体器件、电子设备及其制造方法 |
-
2022
- 2022-01-12 TW TW111101253A patent/TWI802218B/zh active
- 2022-01-28 CN CN202210104823.3A patent/CN116487370A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TWI802218B (zh) | 2023-05-11 |
CN116487370A (zh) | 2023-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100729360B1 (ko) | 반도체 장치의 커패시터 구조체 및 그 제조 방법 | |
KR100870178B1 (ko) | 엠아이엠 커패시터를 구비하는 반도체 소자들 및 그제조방법들 | |
KR20060050475A (ko) | 반도체장치 및 그 제조방법 | |
TWI802218B (zh) | 電容器結構及其製造方法 | |
US11631734B2 (en) | Vertical capacitor structure having capacitor in cavity, and method for manufacturing the vertical capacitor structure | |
KR20090068793A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
KR100641983B1 (ko) | 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법 | |
KR100988780B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
KR101159112B1 (ko) | 가변 용량 캐패시터 및 그 제조방법 | |
TWI757857B (zh) | 半導體結構及其製造方法 | |
KR100475730B1 (ko) | 가변용량커패시터및그제조방법 | |
TWI832278B (zh) | 半導體結構及其製造方法 | |
TWI814309B (zh) | 半導體結構及其製造方法 | |
TWI782805B (zh) | 電容器結構及其製造方法 | |
KR100718456B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
TWI838397B (zh) | 用於形成包括具有不同介電厚度之兩個電容器的電子產品的方法和相對應的電子產品 | |
KR20060100778A (ko) | 반도체소자의 용량 캐패시터 형성방법 | |
KR0170570B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR20090050701A (ko) | 반도체 소자의 캐패시터 및 그 형성 방법 | |
JP6722513B2 (ja) | 半導体装置の製造方法、及び半導体装置 | |
KR100940112B1 (ko) | 반도체소자의 아날로그 커패시터 제조방법 | |
TW202412274A (zh) | 半導體結構 | |
KR100346451B1 (ko) | 반도체소자의 저장전극 제조방법 | |
KR100816246B1 (ko) | 반도체 소자용 커패시터 및 이의 제조 방법 | |
KR100542496B1 (ko) | 반도체 소자의 제조방법 |