TW202324917A - 可程式增益放大器與增益控制方法 - Google Patents

可程式增益放大器與增益控制方法 Download PDF

Info

Publication number
TW202324917A
TW202324917A TW110145539A TW110145539A TW202324917A TW 202324917 A TW202324917 A TW 202324917A TW 110145539 A TW110145539 A TW 110145539A TW 110145539 A TW110145539 A TW 110145539A TW 202324917 A TW202324917 A TW 202324917A
Authority
TW
Taiwan
Prior art keywords
switch
capacitor
configuration
conduction state
capacitance value
Prior art date
Application number
TW110145539A
Other languages
English (en)
Other versions
TWI801018B (zh
Inventor
陳建文
廖宜慶
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110145539A priority Critical patent/TWI801018B/zh
Priority to US17/817,375 priority patent/US20230179161A1/en
Application granted granted Critical
Publication of TWI801018B publication Critical patent/TWI801018B/zh
Publication of TW202324917A publication Critical patent/TW202324917A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/008—Control by switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

一種可程式化增益放大器用以提供增益予輸入訊號以產生輸出訊號，其包含運算放大器及電容陣列。電容陣列包含第一、第二與第三電容並聯設置並分別依據第一、第二與第三開關選擇性地耦接至運算放大器的輸入端或接地端，其中第一、第二與第三電容分別具有第一、第二與第三電容值，其中第三電容值等於第一電容值加上第二電容值。在第一組態下，第一開關與第二開關操作於第一導通狀態且第三開關操作於第二導通狀態。從第一組態轉換至第二組態時，第三開關操作於第一導通狀態且第一開關與第二開關操作於第二導通狀態。在第一組態與第二組態下所提供的增益值相等。

Description

可程式增益放大器與增益控制方法
本發明是關於一種放大器與增益控制方法，特別是關於一種可程式增益放大器與其增益控制方法。
當可程式增益放大器(programmable gain amplifier，後簡稱PGA)進行增益調整時，因為PGA內部元件的切換會產生不同的擾動影響PGA的穩定度，因此，要如何降低調整增益時的擾動已成為本領域的重要課題。
本發明揭露一種PGA用以提供增益值予輸入訊號以產生輸出訊號，其包含運算放大器及電容陣列。電容陣列包含第一、第二與第三電容並聯設置並分別依據第一、第二與第三開關選擇性地耦接至運算放大器的輸入端或接地端，其中第一、第二與第三電容分別具有第一、第二與第三電容值，其中第三電容值等於第一電容值加上第二電容值。在第一組態下，第一開關與第二開關操作於第一導通狀態且第三開關操作於第二導通狀態。從第一組態轉換至第二組態時，第三開關操作於第一導通狀態且第一開關與第二開關操作於第二導通狀態。在第一組態與第二組態下所提供的增益值相等。
本發明揭露一種增益控制方法，用以提供增益值予輸入訊號以產生輸出訊號。增益控制方法包含以下步驟：藉由電容陣列接收輸入訊號，其中電容陣列耦接至運算放大器的輸入端，包含第一電容、第二電容與第三電容並聯設置並分別依據第一開關、第二開關與第三開關選擇性地耦接至運算放大器的輸入端或接地端，其中第一電容、第二電容與第三電容分別具有第一電容值、第二電容值與第三電容值，其中第三電容值等於第一電容值加上第二電容值；在第一組態下，將第一開關與第二開關操作於第一導通狀態且將第三開關操作於第二導通狀態；從第一組態轉換至第二組態時，將第三開關操作於第一導通狀態且將第一開關與第二開關操作於第二導通狀態，其中在該第一組態與該第二組態下所提供的增益值相等；及依據第二組態，利用運算放大器輸出輸出訊號。
相較於習知技術，本發明的PGA與增益控制方法可使用產生較少擾動的方式來彈性地調整增益值，以增加電路的穩定性。
圖1為依據本發明一些實施例繪示的PGA 10的示意圖。PGA 10用以提供增益值予輸入訊號Sin以產生輸出訊號Sout。PGA 10包含電容陣列A、運算放大器OP、電容CFB與電阻R。
電容陣列A包含電容C1、電容C2、電容C3~電容Cx與其對應的開關S1、開關S2、開關S3~開關Sx，其中x為正整數。在一些實施例中，電容陣列A包含至少三個電容。電容C1~Cx分別包含用以接收輸入訊號Sin的第一端以及與開關S1~1x對應連接的第二端。電容C1~Cx並聯設置並分別依據開關S1~Sx選擇性地耦接至運算放大器OP的輸入端N1或接地端。
電容CFB與電阻R分別跨接於運算放大器OP的輸出端N1與輸出端N2之間。運算放大器OP用以在輸出端N2輸出輸出訊號Sout。
PGA 10的增益值藉由開關S1~Sx的導通方式來控制。其細節說明如下。
電容陣列A中的電容C1~Cx的電容值彼此不完全相同，在某些實施例中，電容C1~Cx的電容值部分相同但部分不相同。在本發明中，依據開關S1~Sx的配置，當電容C1~Cx連接至輸入端N時，該些電容操作為電容陣列A1，以及當電容C1~Cx連接至接地端時，該些電容操作為電容陣列A2。電容陣列A1與電容陣列A2的電容值的總和等於電容陣列A的電容值。換言之，電容陣列A1與電容陣列A2的變化是相依的。以下以電容陣列A包含六個電容為實施例來說明，但本發明不限於此，各種電容的數量皆在發明的範圍之內。
參考圖2。圖2繪示了電容陣列A1與電容陣列A2從組態F1切換至組態F2的實施例的示意圖。電容C1~C6的電容值分別為2.5、5、5、10、20與40單位。電容C4的電容值等於電容C2與電容C3的電容值相加。在一些實施例中，電容C2與電容C3的電容值不相等。上述數值用於表示各電容間電容值的比例，並不限於任一單位，例如上述單位可為1pF、10pF或其他合適單位。
在PGA 10的不同組態下，開關S1~Sx具有不同導通狀態，以控制電容陣列A1與電容陣列A2的電容值。在一些實施例中，電容陣列A1與電容陣列A2的組態以六位元數列B表示，其中數列B的六個位元分別代表電容C1~C6當中的哪些電容操作為電容陣列A1(或電容陣列A2)的一部分。在數列B中，「0」代表特定電容不操作為電容陣列A1(或電容陣列A2)的一部分，「1」代表特定電容操作為電容陣列A1(或電容陣列A2)的一部分。例如，電容陣列A1的數列B為「110000」時，表示電容C1與電容C2操作為電容陣列A1的一部分，使得電容陣列A1在此組態下的總體電容值為電容C1與電容C2的電容值相加。相對地，在電容陣列A1的數列B為「110000」的組態下，電容陣列A2的數列B為「001111」，使得電容陣列A2在此組態下的總體電容值為電容C3~C6的電容值相加。
為了易於理解，當開關S1~Sx切換至將電容C1~Cx與輸入端N1連接時，稱為第一導通狀態；當開關S1~Sx切換至將電容C1~Cx與基地端連接時，稱為第二導通狀態。
請參照圖2，在PGA 10的組態F1下，電容陣列A1的數列B為「011000」，其總體電容值為10(0+5+5+0+0+0=10)單位。在組態F2下，電容陣列A1的數列B為「000100」，其電容值亦為10(0+0+0+10+0+0=10)單位。兩個組態的電容值相同，惟操作為電容陣列A1的電容數由2變為1。
當PGA 10的從組態F1切換至組態F2時，電容C1與電容C2從操作為電容陣列A1的一部分被切換至操作為電容陣列A2的一部分，電容C4從操作為電容陣列A2的一部分被切換至操作為電容陣列A1的一部分，其中開關S2、S3從第一導通狀態切換至第二導通狀態，以及開關S4從第二導通狀態切換至第一導通狀態。在組態F1與組態F2下電容陣列A1的總體電容值不改變。在一些實施例中，從組態F1切換至組態F2的過程稱為「換手」。經換手後的電容陣列A1可有更多的較低檔位(較低電容值)的電容可供後續的切換。因此，即使當電容陣列A1的電容值已經被調整到較大的值時，PGA 10還是可以用較細的解析度來調整增益值。
相對地，電容陣列A2的調整對應電容陣列A1。具體而言，電容C1~C6可被共用為電容陣列A1以及電容陣列A2的一部分，其若不是被操作為電容陣列A1的一部分就是被操作為電容陣列A2的一部分。因此，在PGA 10的組態F1~F2下，電容陣列A2的數列B可分別被表示為「100111」與「111011」，恰與電容陣列A2的數列B呈相反態樣。
在一些實施例中，從PGA 10的組態F1轉換至組態F2時，因為電容陣列A1與電容陣列A2的整體電容值不改變，該轉換亦稱為最少差別轉換(minimum difference transition)。
在一些實施例中，PGA 10在調整增益值時僅切換了兩個開關(變動了兩個電容的耦接狀態)。請參考圖3繪示電容陣列A1與電容陣列A2從PGA 10的組態F3轉換至組態F4的實施例的示意圖。
在PGA 10的組態F3中，電容陣列A1的數列B為「100000」。當電容陣列A1從組態F3被轉換至組態F4時，開關S1從第一導通狀態切換至第二導通狀態，及開關S2從第二導通狀態切換至第一導通狀態，使電容陣列A1的數列B轉換為「010000」。在此轉換中，僅一個開關從第一導通狀態切換至第二導通狀態，且僅一個開關從第二導通狀態切換至第一導通狀態。電容陣列A2的轉換對應電容陣列A1，於此不贅述。
在一些實施例中，從組態F3轉換至組態F4時，因為電容陣列A1僅將兩個開關進行切換，該轉換亦稱為最少切換轉換(minimum switching transition)。一般來說，切換越多數量的開關會造成越大的擾動，使得電路的穩定度受到影響。因此，相較於習知技術，本發明的PGA 10在調整增益值時產生較小的擾動，使得電路較為穩定。
在一些實施例中，PGA 10調整增益值時同時運用最少差別轉換與最少切換轉換。
參考圖4。圖4為依據本發明其他實施例繪示的PGA 10的示意圖。在其他實施例中，PGA 10的電容陣列A還包含補償電容Cn1、補償電容Cn2、開關Sn1與開關Sn2。電容Cn1~Cn2分別包含用以接收輸入訊號Sin的第一端以及與開關Sn1~Sn2對應連接的第二端。電容Cn1~Cn2並聯設置並分別依據開關Sn1~Sn2選擇性地耦接至運算放大器OP的輸入端N1或接地端。
類似於電容C1~Cx，電容Cn1~Cn2依據開關Sn1~Sn2可操作為電容陣列A1或電容陣列A2的一部分，其中開關Sn1~Sn2導通至輸入端N1亦稱為第一導通狀態，以及導通至接地亦稱為第二導通狀態。
補償電容Cn1與補償電容Cn2用以在電容陣列A1改變整體電容值後的一時段內呈現一變動的狀態，並在變動的狀態後再轉變至一穩態，其中該變動的狀態分成三個暫態TT1~TT3操作(如圖5所示)。三個暫態TT1~TT3分別對應至圖5中PGA 10的組態F6的電容陣列A1的第一、第二與第三列的數列B。在第一個暫態TT1中，補償電容Cn1與補償電容Cn2先補償電容陣列A1中因開關S1~Sx切換導通狀態而改變的電容值。接著在第二暫態TT2中，補償電容Cn1與補償電容Cn2逐漸地將補償的電容值消除。最後在第三暫態TT3時，將補償電容Cn1與補償電容Cn2補償的電容值消除完畢。值得注意的是，圖5所示暫態TT1~TT3的數列代表在該暫態中轉換後的結果，操作細節請參考圖5。
在圖5的實施例中，電容陣列A以4個電容C1~C4及補償電容Cn1與補償電容Cn2來說明。但本發明不限於此，各種補償電容的數量皆在發明的範圍之內。例如，補償電容的數量可以為一個或多於兩個。
如圖5所示，電容C1~C4及補償電容Cn1與Cn2分別具有2.5、5、5、10、1.25與1.25單元的電容值。
在組態F5下，開關S2處於第一導通狀態，其餘開關處於第二導通狀態，電容陣列A1具有5(0+5+0+0+0+0=5)單位的電容值。當從組態F5轉換至組態F6時，開關S2從第一導通狀態切換至第二導通狀態，開關S1從第二導通狀態切換至第一導通狀態，其餘開關的導通狀態不變，使電容陣列A1具有2.5(2.5+0+0+0+0+0=2.5)單位的電容值。
從組態F5轉換至組態F6後電容陣列A1因開關S1與開關S2的切換使得總體電容值減少了2.5(5-2.5=2.5)單位，此時進入組態F6的變動狀態F6'(請參考圖6)，補償電容Cn1與補償電容Cn2用以在剛轉換至組態F6後的第一暫態TT1下補償電容陣列A1減少的2.5單位。因此，開關Sn1與開關Sn2由第二導通狀態切換第一導通狀態，使電容陣列A1的電容值增加2.5單位。接著進入第二暫態TT2，將補償的2.5單位逐漸地減少至0。如圖5所示，開關Sn1與開關Sn2在剛切換至第一暫態下TT1由第二導通狀態切換至第一導通狀態，接著在第二暫態TT2下開關Sn2由第一導通狀態切換至第二導通狀態，最後開關Sn1由第一導通狀態切換至第二導通狀態而進入第三暫態TT3。當第三暫態TT3的切換完成之後，即進入組態F6的穩態。電容陣列A1的總體電容值在上述時段內經由三個暫態TT1~TT3的轉換由5單位轉變至3.75單位，最後再轉變至2.5單位。
換言之，補償電容Cn1與補償電容Cn2用以延長電容陣列A1的總體電容值轉換的時間(亦即圖6所示的變動狀態F6'所涵蓋的時間)，使電容陣列A1每一階段電容值的改變降低，從而降低因轉換電容值產生的擾動，提高了PGA 10電路的穩定性。
補償電容Cn1與補償電容Cn2的電容值的和等於電容C1~C4中電容值最小者。在一些實施例中，補償電容Cn1與補償電容Cn2的電容值的和小於電容C1~C4中電容值最小者。在一些實施例中，補償電容Cn1與補償電容Cn2的電容值不相等。
在其他的實施例中，補償電容Cn1與補償電容Cn2的電容值的和大於電容C1~C4中電容值最小者，但小於一閾值，其中該閾值用以指示PGA 10對於其對應的電容值變化為可忽略的。
在一些實施例中，電容陣列A包含超過兩個補償電容，該些補償電容的電容值相等。該些補償電容的電容值為電容C1~Cx中的電容值最小者的m -n倍，其中m、n為大於1的正整數。
綜合圖1~圖5，圖5實施例提供的補償方法可合併上述的最少差別轉換與最少切換轉換。亦即不論電容陣列A1與電容陣列A2的總體電容值有沒有改變，均可以使用圖5實施例提供的補償方法來轉換組態。
上文的敘述簡要地提出了本發明某些實施例之特徵，而使得本發明所屬技術領域具有通常知識者能夠更全面地理解本發明內容的多種態樣。本發明所屬技術領域具有通常知識者當可明瞭，其可輕易地利用本發明內容作為基礎，來設計或更動其他製程與結構，以實現與此處該之實施方式相同的目的和/或達到相同的優點。本發明所屬技術領域具有通常知識者應當明白，這些均等的實施方式仍屬於本發明內容之精神與範圍，且其可進行各種變更、替代與更動，而不會悖離本發明內容之精神與範圍。
10:可程式增益放大器 A:電容陣列 OP:運算放大器 CFB:電容 R:電阻 Sin:輸入訊號 Sout:輸出訊號 C1:電容 C2:電容 C3:電容 C4:電容 C5:電容 C6:電容 Cx:電容 Cn1:補償電容 Cn2:補償電容 S1:開關 S2:開關 S3:開關 S1x:開關 Sn1:開關 Sn2:開關 N1:輸入端 N2:輸出端 F1:組態 F2:組態 F3:組態 F4:組態 F5:組態 F6:組態 F6':變動狀態 B:數列 TT1:暫態 TT2:暫態 TT3:暫態
在閱讀了下文實施方式以及附隨圖式時，能夠最佳地理解本發明的多種態樣。應注意到，依據本領域的標準作業習慣，圖中的各種特徵並未依比例繪製。事實上，為了能夠清楚地進行描述，可能會刻意地放大或縮小某些特徵的尺寸。 圖1為本發明一些實施例中，PGA的示意圖。 圖2為本發明一些實施例中，電容陣列在不同組態轉換的示意圖。 圖3為本發明其他實施例中，電容陣列在不同組態轉換的示意圖。 圖4為本發明其他實施例中，PGA的示意圖。 圖5為本發明其他實施例中，電容陣列在不同組態轉換的示意圖。 圖6為本發明一些實施例中，電容陣列組態變化的時序圖。
10:可程式增益放大器
A:電容陣列
OP:運算放大器
CFB:電容
R:電阻
Sin:輸入訊號
Sout:輸出訊號
C1:電容
C2:電容
C3:電容
Cx:電容
S1:開關
S2:開關
S3:開關
Sx:開關
N1:輸入端
N2:輸出端

Claims (10)

  1. 一種可程式化增益放大器(programmable gain amplifier，PGA)，用以提供一增益值予一輸入訊號以產生一輸出訊號，包含： 一運算放大器，用以輸出該輸出訊號；及 一電容陣列，包含一第一電容、一第二電容與一第三電容並聯設置並分別依據一第一開關、一第二開關與一第三開關選擇性地耦接至該運算放大器的一輸入端或一接地端，其中該第一電容、該第二電容與該第三電容分別具有一第一電容值、一第二電容值與一第三電容值，其中該第三電容值等於該第一電容值加上該第二電容值， 其中在一第一組態下，該第一開關與該第二開關操作於一第一導通狀態且該第三開關操作於一第二導通狀態，及從該第一組態轉換至一第二組態時，該第三開關操作於該第一導通狀態且該第一開關與該第二開關操作於該第二導通狀態，其中在該第一組態與該第二組態下所提供的該增益值相等。
  2. 如請求項1中的PGA，其中當該第一開關、該第二開關及/或該第三開關操作於該第一導通狀態時，該第一開關、該第二開關及/或該第三開關分別對應的該第一電容、該第二電容及/或該第三電容操作為一第一電容陣列，以及 當該第一開關、該第二開關及/或該第三開關操作於該第二導通狀態時，該第一開關、該第二開關及/或該第三開關分別對應的該第一電容、該第二電容及/或該第三電容操作為一第二電容陣列。
  3. 如請求項2中的PGA，其中在一第三組態下，將該第二開關操作於該第一導通狀態且將該第一開關與該第三開關操作於該第二導通狀態， 其中從該第三組態轉換至一第四組態時，將該第三開關操作於該第一導通狀態且將該第一開關與該第二開關操作於該第二導通狀態，及 其中在該第三組態與該第四組態下所提供的該增益值不相等。
  4. 如請求項3中的PGA，其中該電容陣列更包含一第一補償電容依據一第一補償開關選擇性地耦接至該輸入端或該接地端，其中該第一補償電容具有一補償電容值，其中該補償電容值小於等於該第一電容值。
  5. 如請求項4中的PGA，其中在將該第一電容從操作為該第一電容陣列切換至操作為該第二電容陣列後的一第一時段內，該第一補償開關用以在該第一時段內由該第二導通狀態切換至該第一導通狀態再切換至該第二導通狀態，其中在該第一時段內該第二電容與該第三電容操作為該第二電容陣列。
  6. 一種增益控制方法，用以提供一增益值予一輸入訊號以產生一輸出訊號，包含： 藉由一電容陣列接收該輸入訊號，其中該電容陣列耦接至一運算放大器的一輸入端，包含一第一電容、一第二電容與一第三電容並聯設置並分別依據一第一開關、一第二開關與一第三開關選擇性地耦接至該運算放大器的一輸入端或一接地端，其中該第一電容、該第二電容與該第三電容分別具有一第一電容值、一第二電容值與一第三電容值，其中該第三電容值等於該第一電容值加上該第二電容值； 在一第一組態下，將該第一開關與該第二開關操作於一第一導通狀態且將該第三開關操作於一第二導通狀態； 從該第一組態轉換至一第二組態時，將該第三開關操作於該第一導通狀態且將該第一開關與該第二開關操作於該第二導通狀態，其中在該第一組態與該第二組態下所提供的該增益值相等；及 依據該第二組態，利用該運算放大器輸出該輸出訊號。
  7. 如請求項6中的增益控制方法，其中當該第一開關、該第二開關及/或該第三開關操作於該第一導通狀態時，該第一開關、該第二開關及/或該第三開關分別對應的該第一電容、該第二電容及/或該第三電容操作為一第一電容陣列，以及 當該第一開關、該第二開關及/或該第三開關操作於該第二導通狀態時，該第一開關、該第二開關及/或該第三開關分別對應的該第一電容、該第二電容及/或該第三電容操作為一第二電容陣列。
  8. 如請求項7中的增益控制方法，更包含： 在一第三組態下，將該第二開關操作於該第一導通狀態，且將該第一開關與該第三開關操作於該第二導通狀態；及 從該第三組態轉換至一第四組態時，將該第三開關操作於該第一導通狀態，且將該第一開關與該第二開關操作於該第二導通狀態， 其中在該第三組態與該第四組態下所提供的該增益值不相等。
  9. 如請求項8中的增益控制方法，其中該電容陣列更包含一第一補償電容依據一第一補償開關選擇性地耦接至該輸入端或該接地端，其中該第一補償電容具有一補償電容值。
  10. 如請求項9中的增益控制方法，更包含： 從該第三組態轉換至該第四組態時，將該第一補償開關由該第一導通狀態切換至該第二導通狀態再切換至該第一導通狀態。
TW110145539A 2021-12-06 2021-12-06 可程式增益放大器與增益控制方法 TWI801018B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110145539A TWI801018B (zh) 2021-12-06 2021-12-06 可程式增益放大器與增益控制方法
US17/817,375 US20230179161A1 (en) 2021-12-06 2022-08-04 Programable gain amplifier and gain control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110145539A TWI801018B (zh) 2021-12-06 2021-12-06 可程式增益放大器與增益控制方法

Publications (2)

Publication Number Publication Date
TWI801018B TWI801018B (zh) 2023-05-01
TW202324917A true TW202324917A (zh) 2023-06-16

Family

ID=86606994

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110145539A TWI801018B (zh) 2021-12-06 2021-12-06 可程式增益放大器與增益控制方法

Country Status (2)

Country Link
US (1) US20230179161A1 (zh)
TW (1) TWI801018B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW533677B (en) * 2001-11-27 2003-05-21 Pixart Imaging Inc Dynamic compensation technique of switching capacitor circuit
US9692376B2 (en) * 2013-03-15 2017-06-27 David Schie Controlled switched capacitor coefficients
KR102205702B1 (ko) * 2014-07-30 2021-01-21 삼성전자주식회사 이미지 센서 및 이미지 센서를 구동하는 방법, 그리고 이를 이용한 영상 촬영 장치

Also Published As

Publication number Publication date
TWI801018B (zh) 2023-05-01
US20230179161A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
CN106130557B (zh) 一种比较器失调电压自校正电路
KR101283998B1 (ko) 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법
US10432181B2 (en) Data converter and impedance matching control method thereof
CN106953606B (zh) 全差分放大器及应用其的余量增益电路
US20080012634A1 (en) Programmable gain amplifier
KR20180044232A (ko) Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법
KR20170101815A (ko) 스위치드 커패시터 입력 회로 및 스위치드 커패시터 앰프 및 스위치드 커패시터 전압 비교기
US20040169555A1 (en) Differential amplifier circuit with common mode output voltage regulation
CN104716962A (zh) 数模转换器单元和电流舵型数模转换器
CN102314189B (zh) 混合模式输入缓冲器、操作输入缓冲器的方法及集成电路
CN112134565B (zh) 低功耗逐次逼近型模数转换器
CN107171650B (zh) 可变增益放大电路
TW202324917A (zh) 可程式增益放大器與增益控制方法
CN112994665A (zh) 一种带温度补偿的cmos延迟电路
CN111371417B (zh) 积分器电路及其工作时序控制方法和电子装置
CN101789789A (zh) 一种参考电压产生电路
EP4089915A1 (en) Buffer with gain selection
JP2024518859A (ja) シングルエンド差動変換マイクロフォン回路及び電子デバイス
CN116264447A (zh) 可编程增益放大器与增益控制方法
CN107786185A (zh) 相位内插器
TWI457739B (zh) 動態電源控制方法及其相關電路
CN111697936A (zh) 一种低功耗互补型数字可变增益放大器
TWI734544B (zh) 連續逼近暫存式類比數位轉換器與相關的控制方法
CN113708745B (zh) 迟滞窗口精确可调的差分输入迟滞比较器及工作方法
CN112436812A (zh) 一种用于运算放大器的动态尾电流源偏置电路