TW202322405A - 接面位障肖特基二極體 - Google Patents

接面位障肖特基二極體 Download PDF

Info

Publication number
TW202322405A
TW202322405A TW111132598A TW111132598A TW202322405A TW 202322405 A TW202322405 A TW 202322405A TW 111132598 A TW111132598 A TW 111132598A TW 111132598 A TW111132598 A TW 111132598A TW 202322405 A TW202322405 A TW 202322405A
Authority
TW
Taiwan
Prior art keywords
anode electrode
schottky diode
drift layer
junction barrier
trench
Prior art date
Application number
TW111132598A
Other languages
English (en)
Other versions
TWI827223B (zh
Inventor
有馬潤
藤田実
川崎克己
平林潤
Original Assignee
日商Tdk股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Tdk股份有限公司 filed Critical 日商Tdk股份有限公司
Publication of TW202322405A publication Critical patent/TW202322405A/zh
Application granted granted Critical
Publication of TWI827223B publication Critical patent/TWI827223B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明之課題在於於使用氧化鎵的接面位障肖特基二極體,可確保充分的逆向耐壓,且降低導通電阻。 本發明之解決手段為一種接面位障肖特基二極體1,係具備有:由氧化鎵構成的半導體基板20、設置於半導體基板20上且由氧化鎵構成的飄移層30、與飄移層30進行肖特基接觸的陽極電極40、以及與半導體基板20進行歐姆接觸的陰極電極50;其中,飄移層30係具有由導電型與陽極電極40及飄移層30相反之半導體材料80所埋覆的中心溝渠61。中心溝渠61的底面32係未接觸陽極電極40而接觸半導體材料80,且中心溝渠61的側面33之至少其中一部分係與陽極電極40進行肖特基接觸。藉此,不需提高飄移層的雜質濃度,可降低導通電阻。

Description

接面位障肖特基二極體
本發明係關於接面位障肖特基二極體,特別係關於使用氧化鎵的接面位障肖特基二極體。
肖特基能障二極體係利用由金屬與半導體的接合所生成之肖特基能障的整流元件,相較於具有PN接合的普通二極體之下,具有順向電壓低、且切換速度快的特徵。所以,肖特基能障二極體有被使用為電源裝置用開關元件的情形。
當將肖特基能障二極體使用為電源裝置用開關元件時,因為必需確保充分的逆向耐壓,因而有取代矽(Si),改為使用帶隙較大的碳化矽(SiC)、氮化鎵(GaN)、氧化鎵(Ga 2O 3)等。其中,因為氧化鎵的帶隙係4.8~4.9eV的非常大值,且絕緣崩潰電場亦為約8MV/cm的較大值,因而使用氧化鎵的肖特基能障二極體極有望使用為電源裝置用開關元件。使用氧化鎵的肖特基能障二極體例,係有如專利文獻1所記載。
專利文獻1所揭示的接面位障肖特基二極體,係具有將在氧化鎵層上所設置的複數溝渠,利用p型半導體材料埋覆的構造。依此,若在氧化鎵層上設置複數溝渠,且將複數溝渠利用p型半導體材料埋覆,則若施加逆向電壓,位於溝渠間的平台區域成為空乏層,因而飄移層的通道區域被夾止。藉此,可大幅抑制施加逆向電壓時的漏電流。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2019-036593號公報
(發明所欲解決之問題)
然而,專利文獻1所記載的接面位障肖特基二極體,因為陽極電極與飄移層進行肖特基接觸的面積較小,因而有導通電阻變高的問題。雖為了降低導通電阻,只要提高飄移層的雜質濃度便可,但此情況將導致逆向耐壓降低。
緣是,本發明目的在於提供:於使用氧化鎵的接面位障肖特基二極體,可確保充分的逆向耐壓,且降低導通電阻。 (解決問題之技術手段)
本發明的接面位障肖特基二極體,係具備有:由氧化鎵構成的半導體基板、設置於半導體基板上且由氧化鎵構成的飄移層、與飄移層進行肖特基接觸的陽極電極、以及與半導體基板進行歐姆接觸的陰極電極;其中,飄移層係具有由導電型與陽極電極及飄移層相反之半導體材料所埋覆的中心溝渠;中心溝渠的底面係未接觸陽極電極而接觸半導體材料,且中心溝渠的側面之至少其中一部分係與陽極電極進行肖特基接觸。
根據本發明,因為埋覆於中心溝渠中的陽極電極係與中心溝渠側面進行肖特基接觸,因而不需提高飄移層的雜質濃度,可降低導通電阻。
本發明中,陽極電極亦可含有:第1陽極電極,係與飄移層之上面進行肖特基接觸;與第2陽極電極,係與中心溝渠側面進行肖特基接觸,且由不同於第1陽極電極的金屬材料所構成。藉此可輕易製作無孔隙的陽極電極。
本發明中,飄移層亦可更進一步具有包圍中心溝渠的外圍溝渠,外圍溝渠的底面與外圍側面亦可未接觸陽極電極而接觸半導體材料。藉此,當施加逆向電壓時可緩和在外圍溝渠的外圍底部所生成的電場。此情況下,外圍溝渠的內周側面至少其中一部分亦可與陽極電極進行肖特基接觸。藉此,因為擴大進行肖特基接觸的面積,因而可更加降低導通電阻。
本發明中,飄移層亦可更進一步具備有:埋覆了陽極電極且包圍中心溝渠的外圍溝渠,外圍溝渠的內壁亦可由絕緣膜所覆蓋而未接觸陽極電極。藉此,當施加逆向電壓時可緩和在外圍溝渠的外圍底部所生成電場。 (對照先前技術之功效)
依此根據本發明,因為中心溝渠的側面與陽極電極進行肖特基接觸,因而可降低使用氧化鎵的接面位障肖特基二極體之導通電阻。
以下,參照所附圖式,針對本發明較佳實施形態進行詳細說明。
<第1實施形態> 圖1(a)係表示本發明第1實施形態之接面位障肖特基二極體1之構成的示意平面圖。又,圖1(b)所示係沿圖1(a)所示A-A線的概略剖視圖。
如圖1所示,第1實施形態的接面位障肖特基二極體1均具備有由氧化鎵(β-Ga 2O 3)構成的半導體基板20與飄移層30。在半導體基板20與飄移層30中導入n型摻質之矽(Si)或錫(Sn)。摻質濃度係半導體基板20較高於飄移層30,藉此半導體基板20具有n +層的機能,飄移層30具有n -層的機能。
半導體基板20係將使用熔液成長法等所形成的塊晶施行切斷加工者,其厚度係250μm左右。相關半導體基板20的平面尺寸並無特別的限定,一般係配合在元件中流通的電流量再行選擇,若順向的最大電流量為20A左右,則只要俯視下設為2.4mm×2.4mm左右便可。
半導體基板20係具有在安裝時位於上面端的上面21、與為上面21的對向側且在安裝時位於下面端的背面22。在上面21全面形成飄移層30。飄移層30係在半導體基板20的上面21,利用PLD法、MBE法、MOCVD法、HVPE法等,使氧化鎵進行磊晶成長的薄膜。相關飄移層30的膜厚並無特別的限定,一般係配在合元件的逆向耐電壓進行選擇,為能確保600V左右的耐壓時,只要設為例如7μm左右便可。
於飄移層30的上面31形成與飄移層30進行肖特基接觸的陽極電極40。陽極電極40係由例如:白金(Pt)、鈀(Pd)、金(Au)、鎳(Ni)、鉬(Mo)、銅(Cu)等金屬構成。陽極電極40亦可為由不同金屬膜經積層的多層構造,例如:Pt/Au、Pt/Al、Pd/Au、Pd/Al、Pt/Ti/Au、或Pd/Ti/Au。另一方面,於半導體基板20的背面22設有與半導體基板20進行歐姆接觸的陰極電極50。陰極電極50係由例如鈦(Ti)等金屬構成。陰極電極50亦可為由不同金屬膜經積層的多層構造,例如:Ti/Au或Ti/Al。
本實施形態中,在飄移層30中設有中心溝渠61與外圍溝渠62。中心溝渠61與外圍溝渠62均於俯視下設於與陽極電極40重疊的位置處,其內部埋覆與陽極電極40相同的金屬材料與p型半導體材料80。p型半導體材料80係接觸於陽極電極40。p型半導體材料80係可使用例如:Si、GaAs、GaN、SiC、Ge、ZnSe、CdS、InP、SiGe、AlN、BN、AlGaN、NiO、Cu 2O、Ir 2O 3、Ag 2O,其中NiO等p型氧化物因為無氧化的問題,故較佳。中心溝渠61係被屬於飄移層30其中一部分的平台區域M所包夾。外圍溝渠62係呈環狀包圍平台區域M與中心溝渠61。中心溝渠61與外圍溝渠62並不需要完全分離,亦可如圖1(a)所示,中心溝渠61與外圍溝渠62呈連接狀態。中心溝渠61與外圍溝渠62的深度可為相同、亦可為不同。平台區域M係由中心溝渠61與外圍溝渠62劃分出的飄移層30其中一部分,若對陽極電極40與陰極電極50之間施加逆向電壓便成為空乏層。藉此,因為飄移層30的通道區域被夾止,因而大幅抑制施加逆向電壓時的漏電流。
在中心溝渠61與外圍溝渠62的底部埋覆p型半導體材料80,在中心溝渠61與外圍溝渠62的上部埋覆陽極電極40。所以,中心溝渠61與外圍溝渠62的內壁中,相關底面32與側面33的下部接觸於p型半導體材料80,而中心溝渠61與外圍溝渠62的內壁中,側面33的上部接觸於陽極電極40。藉此,因為飄移層30與陽極電極40不僅與飄移層30的上面31進行肖特基接觸,對中心溝渠61與外圍溝渠62的側面33上部亦進行肖特基接觸,因而相較於中心溝渠61與外圍溝渠62全部被p型半導體材料80埋覆的情況下,使導通電阻降低。又,相關飄移層30的摻質濃度,因為可抑制至3×10 16cm -3左右,因而亦可防止逆向耐壓降低。
此處,如圖2(a)所示,當中心溝渠61與外圍溝渠62的底面32呈水平,且位於水平底面32與垂直側面33間的部分係彎曲面34時,相關底面32與彎曲面34必需利用p型半導體材料80覆蓋。又,如圖2(b)所示,當中心溝渠61與外圍溝渠62的底面32全體呈彎曲時,彎曲的底面32全體必需由p型半導體材料80覆蓋。又,如圖2(c)所示,當中心溝渠61與外圍溝渠62的底面32呈水平,且在水平底面32與垂直側面33間存在有直角的角部35時,相關底面32與角部35必需由p型半導體材料80覆蓋。
依此,本實施形態的接面位障肖特基二極體1,因為在中心溝渠61與外圍溝渠62的側面33上部,陽極電極40進行肖特基接觸,因而相較於中心溝渠61與外圍溝渠62全部利用p型半導體材料80埋覆的情況下,較能降低導通電阻。
<第2實施形態> 圖3係表示本發明第2實施形態的接面位障肖特基二極體2之構成的概略剖視圖。
如圖3所示,第2實施形態的接面位障肖特基二極體2不同於第1實施形態的接面位障肖特基二極體1的點在於,中心溝渠61與外圍溝渠62的內壁中,覆蓋底面32與側面33下部的p型半導體材料80膜厚減薄,藉此,在中心溝渠61與外圍溝渠62的底部中亦埋覆著陽極電極40。其餘的基本構成均與第1實施形態的接面位障肖特基二極體1相同,因而對相同要件賦予相同元件符號,並省略重複說明。如本實施形態所例示,p型半導體材料80並不需要埋覆中心溝渠61與外圍溝渠62的底部全體,亦可僅覆蓋其表面而已。
<第3實施形態> 圖4所示係本發明第3實施形態的接面位障肖特基二極體3之構成的概略剖視圖。
如圖4所示,第3實施形態的接面位障肖特基二極體3不同於第1實施形態的接面位障肖特基二極體1的點在於,外圍溝渠62的寬度較中心溝渠61的寬度更加擴大。其餘的基本構成均與第1實施形態的接面位障肖特基二極體1相同,因而對相同要件賦予相同元件符號,並省略重複說明。依此,若擴大外圍溝渠62的寬度,當施加逆向電壓時,可緩和集中於外圍溝渠62底部附近的電場。
<第4實施形態> 圖5係表示本發明第4實施形態的接面位障肖特基二極體4之構成之概略剖視圖。
如圖5所示,第4實施形態的接面位障肖特基二極體4不同於第1實施形態的接面位障肖特基二極體1的點在於,刪除了位於外圍溝渠62外側的飄移層30之處。其餘的基本構成均與第1實施形態的接面位障肖特基二極體1相同,因而對相同要件賦予相同元件符號,並省略重複說明。飄移層30中,因為對位於外圍溝渠62外側的部分處幾乎未流入導通電流,因而如本實施形態所例示,亦可除去位於該部分的飄移層30。
<第5實施形態> 圖6係表示本發明第5實施形態的接面位障肖特基二極體5之之構成概略剖視圖。
如圖6所示,第5實施形態的接面位障肖特基二極體6不同於第1實施形態的接面位障肖特基二極體1的點在於,在位於外圍溝渠62外側的飄移層30上面31與陽極電極40之間設置絕緣膜71。其餘的基本構成均與第1實施形態的接面位障肖特基二極體1相同,因而對相同要件賦予相同元件符號,並省略重複說明。絕緣膜71的材料最好使用SiO 2、Al 2O 3等絕緣耐壓較高的材料。藉此可提高耐壓效果。根據本實施形態,因為利用絕緣膜71可獲得所謂場極板構造,因而可更加緩和對外圍溝渠62底部所施加的電場。
<第6實施形態> 圖7係表示本發明第6實施形態的接面位障肖特基二極體6之構成之概略剖視圖。
如圖7所示,第6實施形態的接面位障肖特基二極體6不同於第1實施形態的接面位障肖特基二極體1的點在於,覆蓋飄移層30上面的陽極電極41、以及埋覆於中心溝渠61與外圍溝渠62中的陽極電極42,係由互異的金屬材料所構成。其餘的基本構成均與第1實施形態的接面位障肖特基二極體1相同,因而對相同要件賦予相同元件符號,並省略重複說明。此種構造係例如利用電解電鍍形成陽極電極42,且利用蒸鍍形成陽極電極41而獲得。根據此種製法,埋覆於中心溝渠61與外圍溝渠62的陽極電極42不易發生孔隙。
<第7實施形態> 圖8(a)係表示本發明第7實施形態的接面位障肖特基二極體7之構成之示意平面圖。又,圖8(b)所示係沿圖8(a)所示A-A線的概略剖視圖。
如圖8所示,第7實施形態的接面位障肖特基二極體7不同於第1實施形態的接面位障肖特基二極體1的點在於,外圍溝渠62之全體均埋覆p型半導體材料80。其餘的基本構成均與第1實施形態的接面位障肖特基二極體1相同,因而對相同要件賦予相同元件符號,並省略重複說明。圖8(a)中,平台區域M的表面中,與飄移層30進行肖特基接觸之面依虛線表示,平台區域M的表面中,被p型半導體材料80覆蓋之面依實線表示。藉此,可更加提高逆向耐壓。
<第8實施形態> 圖9係表示本發明第8實施形態的接面位障肖特基二極體8之構成之概略剖視圖。
如圖9所示,第8實施形態的接面位障肖特基二極體8不同於第7實施形態的接面位障肖特基二極體7的點在於,埋覆於外圍溝渠62中的p型半導體材料80之高度位置,較低於第7實施形態的接面位障肖特基二極體7,藉此,外圍溝渠62的側面33其中一部分與陽極電極40進行肖特基接觸。其餘的基本構成均與第7實施形態的接面位障肖特基二極體7相同,因而對相同要件賦予相同元件符號,並省略重複說明。根據本實施形態,可在提高逆向耐壓情況下,使導通電阻較第7實施形態的接面位障肖特基二極體7更降低。
<第9實施形態> 圖10係表示本發明第9實施形態的接面位障肖特基二極體9之構成之概略剖視圖。
如圖10所示,第9實施形態的接面位障肖特基二極體9不同於第7實施形態的接面位障肖特基二極體7的點在於,於外圍溝渠62的側面33中,接觸內側側面33a的部分係從p型半導體材料80置換為陽極電極40。外圍溝渠62的側面33中,相關外側側面33b係全面覆蓋p型半導體材料80。其餘的基本構成均與第7實施形態的接面位障肖特基二極體7相同,因而對相同要件賦予相同元件符號,並省略重複說明。本實施形態亦可在提高逆向耐壓情況下,使導通電阻較第7實施形態的接面位障肖特基二極體7更降低。
<第10實施形態> 圖11係表示本發明第10實施形態的接面位障肖特基二極體10之構成之概略剖視圖。
如圖11所示,第10實施形態的接面位障肖特基二極體10不同於第7實施形態的接面位障肖特基二極體7的點在於,覆蓋飄移層30上面的陽極電極41、與埋覆於中心溝渠61中的陽極電極42,係由互異金屬材料所構成。其餘的基本構成均與第7實施形態的接面位障肖特基二極體7相同,因而對相同要件賦予相同元件符號,並省略重複說明。此種構造係例如利用電解電鍍形成陽極電極42,且利用蒸鍍形成陽極電極41而獲得。根據此種製法,埋覆於中心溝渠61與外圍溝渠62的陽極電極42不易發生孔隙。
<第11實施形態> 圖12係表示本發明第11實施形態的接面位障肖特基二極體11之構成之概略剖視圖。
如圖12所示,第11實施形態的接面位障肖特基二極體11不同於第7實施形態的接面位障肖特基二極體7的點在於,外圍溝渠62的內壁由絕緣膜70覆蓋,並隔著絕緣膜70由陽極電極40埋覆外圍溝渠62。其餘的基本構成均與第7實施形態的接面位障肖特基二極體7相同,因而對相同要件賦予相同元件符號,並省略重複說明。本實施形態係與第7實施形態同樣地均可更加提高逆向耐壓。絕緣膜70的材料最好使用HfO 2、Al 2O 3等介電常數較高的絕緣材料。藉此可提高耐壓效果。
<第12實施形態> 圖13(a) 係表示本發明第12實施形態的接面位障肖特基二極體12之構成之示意平面圖。又,圖13(b)所示係沿圖13(a)所示A-A線的概略剖視圖。
如圖13所示,第12實施形態的接面位障肖特基二極體12不同於第1實施形態的接面位障肖特基二極體1的點在於,將包圍外圍溝渠62的另一外圍溝渠63設置於飄移層30,該外圍溝渠63全體均由p型半導體材料80埋覆。外圍溝渠63係獨立於外圍溝渠62而設置。其餘的基本構成均與第1實施形態的接面位障肖特基二極體1相同,對相同要件賦予相同元件符號,並省略重複說明。圖13(a)中,平台區域M的表面中,與飄移層30進行肖特基接觸之面依虛線表示,平台區域M的表面中,被p型半導體材料80覆蓋之面依實線表示。依此,若在飄移層30中設置另一外圍溝渠63,且其內部全體均埋覆p型半導體材料80,則當施加逆向電壓時,可緩和集中於中心溝渠61與外圍溝渠62之底部附近的電場。
<第13實施形態> 圖14(a) 係表示本發明第13實施形態的接面位障肖特基二極體13之構成之示意平面圖。又,圖14(b)所示係沿圖14(a)所示A-A線的概略剖視圖。
如圖14所示,第13實施形態的接面位障肖特基二極體13不同於第12實施形態的接面位障肖特基二極體12的點在於,外圍溝渠63的寬度擴大成較大於中心溝渠61與外圍溝渠62的寬度。其餘的基本構成均與第12實施形態的接面位障肖特基二極體12相同,因而對相同要件賦予相同元件符號,並省略重複說明。依此若擴大外圍溝渠63的寬度,當施加逆向電壓時可緩和集中於外圍溝渠63底部附近的電場。
<第14實施形態> 圖15(a) 係表示本發明第14實施形態的接面位障肖特基二極體14之構成之示意平面圖。又,圖15(b)所示係沿圖15(a)所示A-A線的概略剖視圖。
如圖15所示,第14實施形態的接面位障肖特基二極體14不同於第12實施形態的接面位障肖特基二極體12的點在於,外圍溝渠63的內壁覆蓋了由HfO 2等所構成之絕緣膜70,隔著絕緣膜70由陽極電極40埋覆外圍溝渠63。其餘的基本構成均與第12實施形態的接面位障肖特基二極體12相同,因而對相同要件賦予相同元件符號,並省略重複說明。本實施形態亦與第12實施形態同樣地可更加提高逆向耐壓。
<第15實施形態> 圖16係表示本發明第15實施形態的接面位障肖特基二極體15之構成之概略剖視圖。
如圖16所示,第15實施形態的接面位障肖特基二極體15不同於第2實施形態的接面位障肖特基二極體2的點在於,在與飄移層30進行肖特基接觸的陽極電極41為由Cu單層膜或Cu/Al積層膜等所構成,且與p型半導體材料80進行歐姆接觸的陽極電極42為由Ni等所構成。其餘的基本構成均與第2實施形態的接面位障肖特基二極體2相同,因而對相同要件賦予相同元件符號,並省略重複說明。依此,若接觸p型半導體材料80的陽極電極42之材料為使用不同於接觸飄移層30的陽極電極41之材料,可使p型半導體材料80與陽極電極42進行歐姆接觸,能降低接觸電阻。其中一例,在p型半導體材料80為NiO的情況,若使用Ni作為陽極電極42,可使二者進行歐姆接觸。又,在p型半導體材料80為使用由帶隙較寬於NiO的材料所構成之情況,作為陽極電極42最好使用功函數較大於Ni的Pt等金屬。
以上,針對本發明較佳實施形態進行說明,惟本發明並不僅侷限於上述實施形態,在不脫離本發明主旨範圍內均可進行各種變更,當然該等亦涵蓋於本發明範圍內。 [實施例]
<實施例1> 假設具有與圖1所示接面位障肖特基二極體1同樣構造的實施例模擬模型,模擬對陽極電極40與陰極電極50間施加順向電壓時的電阻值。相關半導體基板20的摻質濃度係設為1×10 18cm -3,飄移層30的摻質濃度係設為3×10 16cm -3。飄移層30的厚度設為7μm。又,中心溝渠61與外圍溝渠62的深度均設為3μm。圖1(b)所示截面中,中心溝渠61與外圍溝渠62的寬度、以及飄移層30上面31寬度(平台區域M的寬度),均設為1.5μm。位於中心溝渠61及外圍溝渠62的平坦底面32、與側面33間之彎曲面34的曲率半徑係設為0.2μm。p型半導體材料80係使用NiO。陽極電極40的材料係設為Ni,陰極電極50的材料係設為Ti與Au的積層膜。然後,將接觸中心溝渠61與外圍溝渠62之側面33的陽極電極40之深度T,設為變數施行模擬。
結果示於圖17。如圖17所示,得知接觸中心溝渠61與外圍溝渠62之側面33的陽極電極40深度T越大,則導通電阻越降低。又,相關逆向耐壓係不論深度T為何均為7.8MV/cm。
1~15:接面位障肖特基二極體 20:半導體基板 21:半導體基板上面 22:半導體基板背面 30:飄移層 31:飄移層上面 32:溝渠底面 33:溝渠側面 33a:溝渠內側側面 33b:溝渠外側側面 34:溝渠彎曲面 35:溝渠角部 40~42:陽極電極 50:陰極電極 61:中心溝渠 62,63:外圍溝渠 70,71:絕緣膜 80:半導體材料 M:平台區域
圖1中,圖1(a)係表示本發明第1實施形態之接面位障肖特基二極體1之構成的示意平面圖;又,圖1(b)係沿圖1(a)所示A-A線的概略剖視圖。 圖2(a)至(c)係用於說明中心溝渠61與外圍溝渠62的內壁中,被p型半導體材料80覆蓋的位置的示意剖視圖。 圖3係表示本發明第2實施形態之接面位障肖特基二極體2之構成的概略剖視圖。 圖4係表示本發明第3實施形態之接面位障肖特基二極體3之構成的概略剖視圖。 圖5係表示本發明第4實施形態之接面位障肖特基二極體4之構成的概略剖視圖。 圖6係表示本發明第5實施形態之接面位障肖特基二極體5之構成的概略剖視圖。 圖7係表示本發明第6實施形態之接面位障肖特基二極體6之構成的概略剖視圖。 圖8中,圖8(a)係表示本發明第7實施形態之接面位障肖特基二極體7之構成的示意平面圖;又,圖8(b)係沿圖8(a)所示A-A線的概略剖視圖。 圖9係表示本發明第8實施形態之接面位障肖特基二極體8之構成的概略剖視圖。 圖10係表示本發明第9實施形態之接面位障肖特基二極體9之構成的概略剖視圖。 圖11係表示本發明第10實施形態之接面位障肖特基二極體10之構成的概略剖視圖。 圖12係表示本發明第11實施形態之接面位障肖特基二極體11之構成的概略剖視圖。 圖13中,圖13(a)係表示本發明第12實施形態之接面位障肖特基二極體12之構成的示意平面圖;又,圖13(b)係沿圖13(a)所示A-A線的概略剖視圖。 圖14中,圖14(a)係表示本發明第13實施形態之接面位障肖特基二極體13之構成的示意平面圖;又,圖14(b)係沿圖14(a)所示A-A線的概略剖視圖。 圖15中,圖15(a)係表示本發明第14實施形態之接面位障肖特基二極體14之構成的示意平面圖;又,圖15(b)係沿圖15(a)所示A-A線的概略剖視圖。 圖16係表示本發明第15實施形態之接面位障肖特基二極體15之構成的概略剖視圖。 圖17係表示實施例的模擬結果的圖表。
1:接面位障肖特基二極體
20:半導體基板
21:半導體基板上面
22:半導體基板背面
30:飄移層
31:飄移層上面
32:溝渠底面
33:溝渠側面
40:陽極電極
50:陰極電極
61:中心溝渠
62:外圍溝渠
80:半導體材料
M:平台區域

Claims (5)

  1. 一種接面位障肖特基二極體,係具備有: 半導體基板,其係由氧化鎵構成; 飄移層,其係設置於上述半導體基板上且由氧化鎵構成; 陽極電極,其係與上述飄移層進行肖特基接觸;以及 陰極電極,其係與上述半導體基板進行歐姆接觸; 上述飄移層係具有由導電型與上述陽極電極及上述飄移層相反之半導體材料所埋覆的中心溝渠; 上述中心溝渠的底面係未接觸上述陽極電極而接觸上述半導體材料, 上述中心溝渠的側面之至少其中一部分係與上述陽極電極進行肖特基接觸。
  2. 如請求項1之接面位障肖特基二極體,其中,上述陽極電極係含有: 第1陽極電極,其係與上述飄移層之上面進行肖特基接觸;以及 第2陽極電極,其係與上述中心溝渠的上述側面進行肖特基接觸,且由不同於上述第1陽極電極的金屬材料所構成。
  3. 如請求項1或2之接面位障肖特基二極體,其中,上述飄移層係更進一步具有包圍上述中心溝渠的外圍溝渠, 上述外圍溝渠的底面與外圍側面係未接觸上述陽極電極而接觸上述半導體材料。
  4. 如請求項3之接面位障肖特基二極體,其中,上述外圍溝渠的內周側面之至少其中一部分係與上述陽極電極進行肖特基接觸。
  5. 如請求項1或2之接面位障肖特基二極體,其中,上述飄移層係更進一步具備有:埋覆了上述陽極電極且包圍上述中心溝渠的外圍溝渠, 上述外圍溝渠的內壁係未接觸上述陽極電極而由絕緣膜包覆。
TW111132598A 2021-11-29 2022-08-30 接面位障肖特基二極體 TWI827223B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-193060 2021-11-29
JP2021193060A JP2023079552A (ja) 2021-11-29 2021-11-29 ジャンクションバリアショットキーダイオード

Publications (2)

Publication Number Publication Date
TW202322405A true TW202322405A (zh) 2023-06-01
TWI827223B TWI827223B (zh) 2023-12-21

Family

ID=86539150

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111132598A TWI827223B (zh) 2021-11-29 2022-08-30 接面位障肖特基二極體

Country Status (3)

Country Link
JP (1) JP2023079552A (zh)
TW (1) TWI827223B (zh)
WO (1) WO2023095396A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004053761A1 (de) * 2004-11-08 2006-05-18 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
KR101220568B1 (ko) * 2008-03-17 2013-01-21 미쓰비시덴키 가부시키가이샤 반도체 장치
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
JP2012124268A (ja) * 2010-12-07 2012-06-28 Nippon Inter Electronics Corp 半導体装置
CN102222701A (zh) * 2011-06-23 2011-10-19 哈尔滨工程大学 一种沟槽结构肖特基器件
JP6411258B2 (ja) * 2015-03-19 2018-10-24 新電元工業株式会社 半導体装置
JP6845397B2 (ja) * 2016-04-28 2021-03-17 株式会社タムラ製作所 トレンチmos型ショットキーダイオード
US10944015B2 (en) * 2017-08-24 2021-03-09 Flosfia Inc. Semiconductor device
JP7045008B2 (ja) * 2017-10-26 2022-03-31 Tdk株式会社 ショットキーバリアダイオード
CN110137268A (zh) * 2019-06-21 2019-08-16 派恩杰半导体(杭州)有限公司 一种带有沟槽电极的高压二极管
JP7415537B2 (ja) * 2019-12-18 2024-01-17 Tdk株式会社 ショットキーバリアダイオード

Also Published As

Publication number Publication date
WO2023095396A1 (ja) 2023-06-01
JP2023079552A (ja) 2023-06-08
TWI827223B (zh) 2023-12-21

Similar Documents

Publication Publication Date Title
US10971634B2 (en) Oxide semiconductor device and method of manufacturing oxide semiconductor device
CN111279490B (zh) 肖特基势垒二极管
TWI798402B (zh) 肖特基能障二極體
CN112913035B (zh) 肖特基势垒二极管
CN111095570B (zh) 肖特基势垒二极管
CN112913034B (zh) 肖特基势垒二极管
TWI827223B (zh) 接面位障肖特基二極體
TWI827222B (zh) 肖特基能障二極體
TWI841824B (zh) 肖特基能障二極體
US20240055536A1 (en) Schottky barrier diode
JP7456220B2 (ja) ショットキーバリアダイオード
WO2023181588A1 (ja) ジャンクションバリアショットキーダイオード
WO2023181587A1 (ja) ジャンクションバリアショットキーダイオード