TW202322355A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202322355A
TW202322355A TW111112386A TW111112386A TW202322355A TW 202322355 A TW202322355 A TW 202322355A TW 111112386 A TW111112386 A TW 111112386A TW 111112386 A TW111112386 A TW 111112386A TW 202322355 A TW202322355 A TW 202322355A
Authority
TW
Taiwan
Prior art keywords
cell
bit line
region
lateral surface
layer
Prior art date
Application number
TW111112386A
Other languages
English (en)
Other versions
TWI833189B (zh
Inventor
金東完
朴建熹
朴桐湜
朴晙晳
張志熏
張賢禹
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202322355A publication Critical patent/TW202322355A/zh
Application granted granted Critical
Publication of TWI833189B publication Critical patent/TWI833189B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

揭露了半導體裝置及其製造方法。所述半導體裝置包括：基板，包括周邊塊及單元塊，所述單元塊各自包括單元中心區、單元邊緣區以及單元中間區；以及位元線，在每一單元塊上在第一方向上延伸。所述位元線包括中心位元線、中間位元線以及邊緣位元線。所述位元線具有在第二方向上彼此相對的第一側向表面及第二側向表面。第一側向表面在單元中心區、單元中間區及單元邊緣區上沿第一方向直線延伸。第二側向表面在單元中心區及單元邊緣區上沿第一方向直線延伸，並且第二側向表面在單元中間區上沿與第一方向及第二方向相交的第三方向延伸。

Description

半導體裝置及其製造方法
本發明概念是有關於一種半導體裝置及其製造方法，且更具體而言，是有關於一種包括在單元塊中經圖案化的位元線的半導體裝置及其製造方法。 [相關申請案的交叉參考]
此申請案主張於2021年8月4日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0102347號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
半導體裝置因其尺寸小、具有多功能性及/或製造成本低而在電子工業中為有益的。半導體裝置可涵蓋儲存邏輯資料的半導體記憶體裝置、處理邏輯資料的運算的半導體邏輯裝置以及具有記憶體元件及邏輯元件兩者的混合半導體裝置。
近來，電子產品的高速度及低功耗要求嵌入於電子產品中的半導體裝置應具有高操作速度及/或較低的操作電壓。為滿足上述需求，半導體裝置已經被更加高度地整合。半導體裝置的高度整合可能導致半導體裝置的可靠性降低。然而，隨著電子工業的發展，對半導體裝置的高可靠性的需求已日益增加。因此，已經進行了各種研究來增強半導體裝置的可靠性。
本發明概念的一些實施例提供一種能夠使由半導體裝置的小型化引起的圖案缺陷最小化的半導體裝置。
本發明概念的目的不限於上述內容，且熟習此項技術者藉由閱讀以下說明將清楚地理解上文未提及的其他目的。
根據本發明概念的一些實施例，一種半導體裝置可包括：基板，包括多個單元塊及周邊塊，所述多個單元塊中的每一者包括單元中心區、單元邊緣區以及位於所述單元中心區與所述單元邊緣區之間的單元中間區；以及多條位元線，在所述多個單元塊中的每一者上沿第一方向延伸，所述第一方向平行於所述基板的頂表面。所述位元線可包括位於所述單元中心區上的多條中心位元線、位於所述單元中間區上的多條中間位元線以及位於所述單元邊緣區上的多條邊緣位元線。所述位元線中的每一者可具有在第二方向上彼此相對的第一側向表面及第二側向表面。所述第二方向可平行於所述基板的所述頂表面並與所述第一方向相交。所述第一側向表面可在所述單元中心區、所述單元中間區及所述單元邊緣區上沿所述第一方向直線延伸。所述第二側向表面可在所述單元中心區及所述單元邊緣區中的每一者上沿所述第一方向直線延伸，並且所述第二側向表面可在所述單元中間區上沿與所述第一方向及所述第二方向相交的第三方向延伸。
根據本發明概念的一些實施例，一種半導體裝置的製造方法可包括：製備包括多個單元塊及周邊塊的基板，所述單元塊中的每一者包括單元中心區、單元邊緣區以及位於所述單元中心區與所述單元邊緣區之間的單元中間區；在所述基板上形成位元線層、位元線頂蓋層、下部遮罩層、多個上部遮罩圖案及犧牲層，所述上部遮罩圖案沿平行於所述基板的頂表面的第一方向延伸；在所述犧牲層上形成多個光阻圖案，所述光阻圖案覆蓋所述單元邊緣區及所述單元中間區的與所述單元邊緣區相鄰的一部分；移除所述犧牲層的由所述光阻圖案暴露出的一部分；移除所述光阻圖案；將所述犧牲層形成為多個犧牲圖案；以及使用所述犧牲圖案作為蝕刻遮罩來對所述位元線層進行蝕刻以形成多條位元線。
現在將參照附圖詳細描述本發明概念的一些實施例，以幫助清楚地闡釋本發明概念。
圖1示出方塊圖，所述方塊圖示出根據本發明概念一些實施例的半導體裝置。圖2示出在圖1中繪示的區段P1的平面圖，所述平面圖示出根據本發明概念一些實施例的半導體裝置。圖3示出沿圖2的線A-A’及B-B’截取的剖視圖。
參照圖1，半導體裝置可包括單元塊CB及圍繞單元塊CB中的每一者的周邊塊PB。半導體裝置可為記憶體裝置，並且單元塊CB中的每一者可包括例如記憶體積體電路等單元電路。周邊塊PB可包括操作單元電路所需的各種周邊電路。
周邊塊PB可包括感測放大器電路SA及子字元線驅動器電路SWD。舉例而言，感測放大器電路SA可跨過單元塊CB彼此面向，並且子字元線驅動器電路SWD可跨過單元塊CB彼此面向。周邊塊PB可更包括用於感測放大器驅動的電源及接地驅動器電路。
參照圖1至圖3，可設置包括單元塊CB及周邊塊PB的基板10。基板10可為半導體基板，例如矽基板、鍺基板或矽鍺基板。單元塊CB中的每一者可包括單元中心區CR、單元邊緣區ER以及位於單元中心區CR與單元邊緣區ER之間的單元中間區MR。單元中心區CR、單元中間區MR及單元邊緣區ER可各自構成基板10在每一單元塊CB內的單獨區域。單元中心區CR、單元中間區MR及單元邊緣區ER可沿平行於基板10的頂表面的第一方向D1設置。單元中間區MR可為沿第二方向D2延伸的區域，所述第二方向D2平行於基板10的頂表面並與第一方向D1相交。
單元主動圖案ACT可設置於單元中心區CR、單元中間區MR及單元邊緣區ER上。單元主動圖案ACT可在第一方向D1及第二方向D2上彼此間隔開。單元主動圖案ACT可各自具有平行於基板10的頂表面的條狀，並在與第一方向D1及第二方向D2相交的第三方向D3上延伸。單元主動圖案ACT中的一者的一端可被佈置成與在第二方向D2上和其相鄰的另一單元主動圖案ACT的中心相鄰。單元主動圖案ACT中的每一者可為基板10的沿垂直於基板10的頂表面的第四方向D4突出的突出部分。
裝置隔離層120可設置於單元中心區CR、單元中間區MR及單元邊緣區ER上。裝置隔離層120可設置於基板10中以界定單元主動圖案ACT。裝置隔離層120可包含例如氧化矽、氮化矽及氮氧化矽中的一或多者，或者可由例如氧化矽、氮化矽及氮氧化矽中的一或多者形成。
在單元中心區CR、單元中間區MR及單元邊緣區ER上，字元線WL可延伸跨過單元主動圖案ACT及裝置隔離層120。字元線WL可沿第一方向D1彼此間隔開，同時在第二方向D2上延伸。字元線WL可掩埋在基板10內。字元線WL中的每一者可包括閘極電極。閘極電極可在第二方向D2上延伸，並且可穿透裝置隔離層120及單元主動圖案ACT的上部部分。閘極電極可包含導電材料或者可由導電材料形成。舉例而言，導電材料可包含摻雜半導體材料（摻雜矽、摻雜鍺等）、導電金屬氮化物（氮化鈦、氮化鉭等）、金屬（鎢、鈦、鉭等）以及金屬半導體化合物（矽化鎢、矽化鈷、矽化鈦等）中的一者，或者可由所述材料中的一者形成。
單元主動圖案ACT中可設置有雜質區段。所述雜質區段可包括第一雜質區段110a及第二雜質區段110b。第一雜質區段110a可設置於一對字元線WL之間，所述一對字元線WL相應地延伸跨過單元主動圖案ACT。第二雜質區段110b可設置於單元主動圖案ACT中的每一者的相對邊緣區域上。第一雜質區段110a可包含導電類型與第二雜質區段110b的導電類型相同的雜質。
緩衝圖案305可設置於單元中心區CR、單元中間區MR及單元邊緣區ER上。緩衝圖案305可覆蓋單元主動圖案ACT及裝置隔離層120。緩衝圖案305可包含例如氧化矽、氮化矽及氮氧化矽中的一或多者，或者可由例如氧化矽、氮化矽及氮氧化矽中的一或多者形成。
位元線BL可設置於每一單元塊CB上。位元線BL可在第二方向D2上彼此間隔開，同時沿第一方向D1延伸。位元線BL可各自包括依序堆疊的第一歐姆圖案331及含金屬圖案330。第一歐姆圖案331可包含例如金屬矽化物，或者可由例如金屬矽化物形成。含金屬圖案330可包含金屬（例如，鎢、鈦或鉭），或者可由金屬（例如，鎢、鈦或鉭）形成。
位元線BL可設置於每一單元塊CB的單元中心區CR、單元中間區MR及單元邊緣區ER上。位元線BL可包括位於單元中心區CR上的中心位元線BLc、位於單元中間區MR上的中間位元線BLm、及位於單元邊緣區ER上的邊緣位元線BLe。中心位元線BLc可連接至中間位元線BLm，並且中間位元線BLm可連接至邊緣位元線BLe。邊緣位元線BLe可包括位元線BL的端部。
位元線BL中的每一者可具有在第二方向D2上彼此相對的第一側向表面S1及第二側向表面S2。第一側向表面S1可在單元中心區CR、單元中間區MR及單元邊緣區ER上沿第一方向D1直線延伸（即，在方向上無偏差）。第一側向表面S1可在每一位元線BL的所有部分上直線延伸。第二側向表面S2可在第一方向D1上延伸，並且可在單元中心區CR及單元邊緣區ER中的每一者上直線延伸，同時具有第二側向表面S2在單元中間區MR上變化的輪廓。舉例而言，在單元中間區MR上，第二側向表面S2可在與第一方向D1及第二方向D2相交的方向上延伸。第二側向表面S2可在單元中間區MR與單元中心區CR之間的邊界以及單元中間區MR與單元邊緣區ER之間的邊界處連續延伸。由於第二側向表面S2在單元中間區上的輪廓變化，邊緣位元線BLe在第二方向D2上的寬度不同於中心位元線BLc的寬度。
邊緣位元線BLe在第二方向D2上的寬度wBLe可大於中心位元線BLc的寬度wBLc。中間位元線BLm在第二方向D2上的寬度wBLm可等於或小於邊緣位元線BLe的寬度wBLe。中間位元線BLm在第二方向D2上的寬度wBLm可等於或大於中心位元線BLc的寬度wBLc。中間位元線BLm在第二方向D2上的寬度wBLm可隨著距單元邊緣區ER的距離減小而增加。在單元中間區MR與單元中心區CR之間的邊界處，中間位元線BLm的寬度wBLm與中心位元線BLc的寬度wBLc可相同。在單元中間區MR與單元邊緣區ER之間的邊界處，中間位元線BLm的寬度wBLm與邊緣位元線BLe的寬度wBLe可相同。
位元線BL可包括彼此相鄰的第一位元線BL1、第二位元線BL2及第三位元線BL3。第一位元線BL1可為位元線BL中的任意一者。第二位元線BL2及第三位元線BL3中的每一者可為能夠由第一位元線BL1界定的位元線BL中的一者。第一位元線BL1可夾置於第二位元線BL2與第三位元線BL3之間，且因此可被設置成與第二位元線BL2及第三位元線BL3直接相鄰（即，無任何其他中間位元線）。第一位元線BL1及第二位元線BL2可被設置成允許其第一側向表面S1彼此面向。第一位元線BL1及第三位元線BL3可被設置成允許其第二側向表面S2彼此面向。
位元線BL1、BL2及BL3中的相鄰成對位元線可使其側向輪廓關於平行於第一方向D1的軸對稱。舉例而言，第一位元線BL1與第二位元線BL2可使其側向輪廓關於平行於第一方向D1的軸對稱，並且第一位元線BL1與第三位元線BL3可使其側向輪廓關於平行於第一方向D1的軸對稱。在此種情形中，第二位元線BL2與第三位元線BL3可具有相同的側向輪廓。
單元邊緣區ER上第一位元線BL1的第二側向表面S2與第三位元線BL3的第二側向表面S2之間的距離可小於單元中心區CR上第一位元線BL1的第二側向表面S2與第三位元線BL3的第二側向表面S2之間的距離。在單元邊緣區ER上，第一位元線BL1的第二側向表面S2與第三位元線BL3的第二側向表面S2之間的距離可小於第一位元線BL1的第一側向表面S1與第二位元線BL2的第一側向表面S1之間的距離。
多晶矽圖案310可夾置於位元線BL與緩衝圖案305之間。位元線頂蓋圖案350可設置於相應的位元線BL上。位元線頂蓋圖案350可沿第二方向D2彼此間隔開，同時在位元線BL上沿第一方向D1延伸。
位元線接觸件DC可相應地夾置於位元線BL與第一雜質區段110a之間。位元線BL可經由位元線接觸件DC電性連接至第一雜質區段110a。位元線接觸件DC可包含摻雜雜質的多晶矽或未摻雜雜質的多晶矽，或者可由摻雜雜質的多晶矽或未摻雜雜質的多晶矽形成。
位元線接觸件DC可設置於凹陷部RE中。凹陷部RE可設置於第一雜質區段110a的上部部分及其相鄰的裝置隔離層120的上部部分上。第一掩埋介電圖案314及第二掩埋介電圖案315可填充凹陷部RE的未被佔據的部分。
儲存節點接觸件BC可夾置於位元線BL之間。儲存節點接觸件BC可在第一方向D1及第二方向D2上彼此間隔開。儲存節點接觸件BC可包含摻雜雜質的多晶矽或未摻雜雜質的多晶矽，或者可由摻雜雜質的多晶矽或未摻雜雜質的多晶矽形成。
儲存節點接觸件BC可包括第一接觸件BC1及第二接觸件BC2。在單元邊緣區ER上，儲存節點接觸件BC的第一接觸件BC1可夾置於第一位元線BL1的第一側向表面S1與第二位元線BL2的第一側向表面S1之間。在單元邊緣區ER上，儲存節點接觸件BC的第二接觸件BC2可夾置於第一位元線BL1的第二側向表面S2與第三位元線BL3的第二側向表面S2之間。第二接觸件BC2的寬度w2可小於第一接觸件BC1的寬度w1。
在單元邊緣區ER上，第一接觸件BC1可在第二方向D2上與第二接觸件BC2相鄰。舉例而言，在單元邊緣區ER上沿第二方向D2設置的儲存節點接觸件BC中，奇數編號的儲存節點接觸件BC可為第一接觸件BC1。在此種情形中，在單元邊緣區ER上沿第二方向D2設置的儲存節點接觸件BC中，偶數編號的儲存節點接觸件BC可為第二接觸件BC2。
在單元中心區CR上，第一接觸件BC1可進一步夾置於第一位元線BL1的第一側向表面S1與第二位元線BL2的第一側向表面S1之間以及第一位元線BL1的第二側向表面S2與第三位元線BL3的第二側向表面S2之間。單元邊緣區ER上的第二接觸件BC2的寬度w2可小於單元中心區CR上的第一接觸件BC1的寬度w1。單元邊緣區ER上的第一接觸件BC1的寬度w1可與單元中心區CR上的第一接觸件BC1的寬度w1實質上相同。
位元線間隔件SP可覆蓋多晶矽圖案310的側向表面、位元線BL的側向表面及位元線頂蓋圖案350的側向表面。位元線間隔件SP可相應地夾置於位元線BL與儲存節點接觸件BC之間。
位元線間隔件SP可覆蓋位元線BL中的每一者的第一側向表面S1及第二側向表面S2。位元線間隔件SP中的每一者可具有與和位元線間隔件SP接觸的第一側向表面S1及第二側向表面S2中的一者的輪廓一致的輪廓。舉例而言，與第一側向表面S1接觸的位元線間隔件SP中的一者可在單元中心區CR、單元中間區MR及單元邊緣區ER上沿第一方向D1直線延伸。與第二側向表面S2接觸的位元線間隔件SP中的一者可在第一方向D1上延伸，並且可在單元中心區CR及單元邊緣區ER中的每一者上直線延伸，同時具有與第二側向表面S2接觸的位元線間隔件SP在單元中間區MR上變化的輪廓。舉例而言，在單元中間區MR上，位元線間隔件SP可在與第一方向D1及第二方向D2相交的方向上延伸。
位元線間隔件SP可具有在單元中心區CR、單元中間區MR及單元邊緣區ER上恆定、並且在位元線BL的第一側向表面S1及第二側向表面S2上恆定的寬度。
在單元中心區CR上，在位元線間隔件SP中的直接相鄰的位元線間隔件SP之間可能具有恆定的距離。舉例而言，在單元中心區CR上，第一側向表面S1上彼此面向的位元線間隔件SP之間的距離可與第二側向表面S2上彼此面向的位元線間隔件SP之間的距離實質上相同。
在單元邊緣區ER上，第二側向表面S2上彼此面向的位元線間隔件SP之間的距離可小於第一側向表面S1上彼此面向的位元線間隔件SP之間的距離。單元邊緣區ER上的第二側向表面S2上彼此面向的位元線間隔件SP之間的距離可小於單元中心區CR上的第二側向表面S2上彼此面向的位元線間隔件SP之間的距離。
位元線間隔件SP可包括第一子間隔件321及第二子間隔件325，第一子間隔件321與第二子間隔件325跨過氣隙AG彼此間隔開。第一子間隔件321及第二子間隔件325可各自具有單層式或多層式結構，所述單層式或多層式結構包括選自氮化矽層、氧化矽層及氮氧化矽層中的至少一者。第一子間隔件321與第二子間隔件325可包含相同的材料，或者可由相同的材料形成。第一子間隔件321與第一掩埋介電圖案314可包含相同的材料，或者可由相同的材料形成。片語「氣隙」將被理解為包括空氣或除空氣之外的氣體（例如，在製造期間可能存在的其他大氣氣體或腔室氣體）的間隙（例如，氣袋）。「氣隙」亦可構成其中無氣體或其他材料或實質上無氣體或其他材料的空間。
第二歐姆圖案341可設置於儲存節點接觸件BC中的每一者上。第二歐姆圖案341可包含金屬矽化物，或者可由金屬矽化物形成。擴散終止圖案342可共形地覆蓋第一子間隔件321、第二子間隔件325及位元線頂蓋圖案350。擴散終止圖案342可包含金屬氮化物（例如，氮化鈦或氮化鉭），或者可由金屬氮化物（例如，氮化鈦或氮化鉭）形成。
著陸墊LP可設置於儲存節點接觸件BC上。儲存節點接觸件BC、第二歐姆圖案341、擴散終止圖案342及著陸墊LP可依序堆疊。著陸墊LP可包含含有例如鎢等金屬的材料，或者可由含有例如鎢等金屬的材料形成。
著陸墊LP可包括第一著陸墊LP1及第二著陸墊LP2。第一著陸墊LP1可設置於第一接觸件BC1上，且第二著陸墊LP2可設置於第二接觸件BC2上。第一著陸墊LP1的下部部分的寬度可大於第二著陸墊LP2的下部部分的寬度。第一著陸墊LP1的上部部分的寬度可與第二著陸墊LP2的上部部分的寬度實質上相同。
著陸墊LP的上部部分的寬度可大於儲存節點接觸件BC的上部部分的寬度。著陸墊LP的上部部分可在第二方向D2上自儲存節點接觸件BC移位。著陸墊LP可在第一方向D1及第二方向D2上彼此間隔開。
層間介電圖案400可設置於相鄰的著陸墊LP之間。層間介電圖案400可與位元線頂蓋圖案350的上部部分、位元線間隔件SP的上部部分、著陸墊LP的側向表面以及未被覆蓋以著陸墊LP的擴散終止圖案342接觸。層間介電圖案400可包括例如氧化矽層、氮化矽層及氮氧化矽層中的一或多者，或者可由例如氧化矽層、氮化矽層及氮氧化矽層中的一或多者形成。作為另一選擇，層間介電圖案400可更包括空氣填充空間，所述空氣填充空間在空間上連接至位元線間隔件SP的氣隙AG。
底部電極BE可設置於相應的著陸墊LP上。底部電極BE可包括選自金屬氮化物層（例如，摻雜雜質的多晶矽層或氮化鈦層）及金屬層（例如，鎢層、鋁層或銅層）中的至少一者，或者可由選自金屬氮化物層（例如，摻雜雜質的多晶矽層或氮化鈦層）及金屬層（例如，鎢層、鋁層或銅層）中的至少一者形成。底部電極BE中的每一者可具有圓形柱形狀、中空圓柱形狀或杯形狀。上部支撐圖案SS1可支撐底部電極BE的上部側壁，且下部支撐圖案SS2可支撐底部電極BE的下部側壁。上部支撐圖案SS1及下部支撐圖案SS2可包含介電材料（例如，氮化矽、氧化矽或氮氧化矽），或者可由介電材料（例如，氮化矽、氧化矽或氮氧化矽）形成。
蝕刻終止層420可設置於層間介電圖案400上。蝕刻終止層420的至少一部分可設置於底部電極BE之間。蝕刻終止層420可包含介電材料（例如，氮化矽、氧化矽或氮氧化矽），或者可由介電材料（例如，氮化矽、氧化矽或氮氧化矽）形成。介電層DL可覆蓋底部電極BE的表面以及上部支撐圖案SS1及下部支撐圖案SS2的表面。介電層DL可包括例如選自氧化矽層、氮化矽層、氮氧化矽層及高介電常數（k）介電層（例如，氧化鉿層）中的至少一者，或者可由例如選自氧化矽層、氮化矽層、氮氧化矽層及高介電常數（k）介電層（例如，氧化鉿層）中的至少一者形成。頂部電極TE可設置於介電層DL上，並且可填充底部電極BE之間的空間。頂部電極TE可包括選自摻雜雜質的多晶矽層、摻雜雜質的矽鍺層、例如氮化鈦層等金屬氮化物層以及例如鎢層、鋁層或銅層等金屬層中的至少一者，或者可由選自所述材料中的至少一者形成。底部電極BE、介電層DL及頂部電極TE可構成電容器CA。
圖4、圖6、圖8及圖10示出在圖1中繪示的區段P1的平面圖，所述平面圖示出根據本發明概念一些實施例的半導體裝置的製造方法。圖5、圖7、圖9及圖11分別示出沿圖4、圖6、圖8及圖10的線A-A’及B-B’截取的剖視圖。以下將描述根據本發明概念一些實施例的半導體裝置的製造方法。為使說明簡潔起見，對參照圖1至圖3所做的重複闡釋將不再予以贅述。
參照圖4至圖5，可製備包括圖1的單元塊CB及圖1的周邊塊PB的基板10。單元塊CB中的每一者可包括單元中心區CR、單元邊緣區ER以及位於單元中心區CR與單元邊緣區ER之間的單元中間區MR。
可在單元中心區CR、單元中間區MR及單元邊緣區ER上於基板10中/基板10上形成單元主動圖案ACT及裝置隔離層120。單元主動圖案ACT可沿平行於基板10的頂表面的第一方向D1並沿平行於基板10的頂表面並與第一方向D1相交的第二方向D2彼此間隔開。單元主動圖案ACT可各自具有平行於基板10的頂表面的條狀，並在與第一方向D1及第二方向D2相交的第三方向D3上延伸。裝置隔離層120可設置於基板10中/基板10上，以界定單元主動圖案ACT。
可在單元中心區CR、單元中間區MR及單元邊緣區ER上形成延伸跨過單元主動圖案ACT及裝置隔離層120的字元線WL。字元線WL可沿第一方向D1彼此間隔開，同時在第二方向D2上延伸。字元線WL可掩埋在基板10內。
可於單元主動圖案ACT中形成雜質區段，並且所述雜質區段可包括第一雜質區段110a及第二雜質區段110b。第一雜質區段110a可形成於相應地穿過單元主動圖案ACT的一對字元線WL之間。第二雜質區段110b可形成於單元主動圖案ACT中的每一者的相對邊緣區域上。
可於基板10上形成初步緩衝圖案305p及初步多晶矽圖案310p。形成初步緩衝圖案305p及初步多晶矽圖案310p可包括依序堆疊緩衝層及多晶矽層並形成凹陷部RE。在用於形成凹陷部RE的蝕刻製程中，可將緩衝層及多晶矽層分別形成於初步緩衝圖案305p及初步多晶矽圖案310p中。可藉由對緩衝層、多晶矽層、第一雜質區段110a的上部部分及裝置隔離層120的上部部分進行蝕刻來形成凹陷部RE。凹陷部RE可形成於第一雜質區段110a的上部部分及裝置隔離層120的上部部分上。此後，初步位元線接觸件DCp可填充凹陷部RE。
可於基板10上形成位元線層BLp、位元線頂蓋層350p、下部遮罩層610、上部遮罩圖案621及犧牲層622。
形成位元線層BLp、位元線頂蓋層350p、下部遮罩層610、上部遮罩圖案621及犧牲層622可包括：在初步多晶矽圖案310p及初步位元線接觸件DCp上依序堆疊位元線層BLp、位元線頂蓋層350p、下部遮罩層610、上部遮罩層及第一光阻層，對上部遮罩層進行光刻曝光，沿曝光圖案對上部遮罩層進行蝕刻以形成上部遮罩圖案621，並允許犧牲層622覆蓋上部遮罩圖案621。位元線層BLp、位元線頂蓋層350p、下部遮罩層610、上部遮罩層可藉由物理氣相沈積、化學氣相沈積及原子層沈積中的一或多者來形成。犧牲層622可藉由化學氣相沈積及原子層沈積中的一或多者來形成。
位元線層BLp可包括歐姆層331p及含金屬層330p，並且可具有其中歐姆層331p與含金屬層330p依序堆疊的結構。此後，可於位元線層BLp上形成位元線頂蓋層350p。位元線頂蓋層350p可包含氮化矽。下部遮罩層610可包括非晶碳層（amorphous carbon layer，ACL）。上部遮罩圖案621可包括旋塗硬遮罩（spin-on-hardmask，SOH）層。上部遮罩圖案621可沿第一方向D1延伸，並且可沿第二方向D2彼此間隔開。犧牲層622可包含氧化矽。
犧牲層622可覆蓋上部遮罩圖案621的頂表面、上部遮罩圖案621的側向表面以及下部遮罩層610的由上部遮罩圖案621暴露出的頂表面。上部遮罩圖案621可各自在第二方向D2上具有寬度L1，所述寬度L1大於犧牲層622的覆蓋上部遮罩圖案621的側向表面的部分之間的寬度L2。
參照圖6及圖7，可於犧牲層622上形成光阻圖案630，藉此覆蓋單元邊緣區ER及單元中間區MR的與單元邊緣區ER相鄰的一部分。形成光阻圖案630可包括形成第二光阻層以覆蓋犧牲層622並對第二光阻層進行光刻曝光。曝光可將第二光阻層轉換成光阻圖案630。
可對犧牲層622的被光阻圖案630暴露出的一部分執行移除。對被暴露出的犧牲層622的所述一部分進行移除可包括對被暴露出的犧牲層622進行蝕刻。舉例而言，對犧牲層622的被光阻圖案630暴露出的所述一部分進行移除可包括對被暴露出的犧牲層622的所述一部分進行各向同性蝕刻。被暴露出的犧牲層622可包括位於未被光阻圖案630覆蓋的區域上的犧牲層622。舉例而言，被暴露出的犧牲層622可包括位於單元中心區CR上及與單元中心區CR相鄰的單元中間區MR的一部分上的犧牲層622。
對被暴露出的犧牲層622的所述一部分進行移除可減小部分覆蓋上部遮罩圖案621的被暴露出的犧牲層622的厚度。被暴露出的犧牲層622的厚度可小於位於被光阻圖案630覆蓋的區域上的犧牲層622的厚度。
單元中心區CR上的犧牲層622的厚度可小於單元邊緣區ER上的犧牲層622的厚度。單元中間區MR上的犧牲層622的蝕刻量可隨著距單元中心區CR的距離減小而增加。舉例而言，單元中間區MR上的犧牲層622的厚度可隨著距單元中心區CR的距離減小而減小。
參照圖8及圖9，可移除光阻圖案630。移除光阻圖案630可包括執行灰化製程及/或剝離製程。此後，可將犧牲層622形成為犧牲圖案620。形成犧牲圖案620可包括對犧牲層622的覆蓋下部遮罩層610的頂表面及上部遮罩圖案621的頂表面的一部分進行蝕刻。犧牲圖案620可包括未被蝕刻的犧牲層622。舉例而言，犧牲圖案620可包括覆蓋上部遮罩圖案621的側向表面的犧牲層622。
形成犧牲圖案620可更包括移除藉由對覆蓋上部遮罩圖案621的頂表面的犧牲層622進行蝕刻而暴露出的上部遮罩圖案621。移除上部遮罩圖案621可包括執行灰化製程及/或剝離製程。
犧牲圖案620可設置於單元塊CB的單元中心區CR、單元中間區MR及單元邊緣區ER上。犧牲圖案620可沿第一方向D1延伸，並且可沿第二方向D2彼此間隔開。犧牲圖案620可包括位於單元中心區CR上的中心犧牲圖案BAc、位於單元中間區MR上的中間犧牲圖案BAm以及位於單元邊緣區ER上的邊緣犧牲圖案BAe。中心犧牲圖案BAc可連接至中間犧牲圖案BAm，且中間犧牲圖案BAm可連接至邊緣犧牲圖案BAe。
中心犧牲圖案BAc可由單元中心區CR上的犧牲層622形成。中間犧牲圖案BAm可由單元中間區MR上的犧牲層622形成。邊緣犧牲圖案BAe可由單元邊緣區ER上的犧牲層622形成。因此，單元中心區CR、單元中間區MR及單元邊緣區ER上的犧牲圖案BAc、BAm及BAe可具有與犧牲層622的厚度成比例的寬度wBAc、wBAm及wBAe。
邊緣犧牲圖案BAe的寬度wBAe可大於中心犧牲圖案BAc的寬度wBAc。中間犧牲圖案BAm中的每一者的寬度wBAm可隨著距單元邊緣區ER的距離減小而增加。
中間犧牲圖案BAm可具有與犧牲層622的在圖7的蝕刻製程中部分移除犧牲層622時被暴露出的側向表面對應的側向表面。中間犧牲圖案BAm可具有與犧牲層622的在移除上部遮罩圖案621時被暴露出的側向表面對應的另一側向表面。在單元中間區MR上進行的圖7的蝕刻製程中，中間犧牲圖案BAm可被形成為具有其中一個側向表面與直線狀的另一側向表面之間的距離在第一方向D1上逐漸增加的輪廓。
參照圖10及圖11，可執行蝕刻製程，在所述蝕刻製程中，將犧牲圖案620用作蝕刻遮罩來對位元線層BLp進行蝕刻，從而形成位元線BL。所述蝕刻製程可更形成位元線頂蓋圖案350、多晶矽圖案310及位元線接觸件DC。
位元線BL可包括位於單元中心區CR上的中心位元線BLc、位於單元中間區MR上的中間位元線BLm、及位於單元邊緣區ER上的邊緣位元線BLe。邊緣位元線BLe可各自具有較中心位元線BLc中的每一者的寬度wBLc大的寬度wBLe。中間位元線BLm中的每一者的寬度wBLm可隨著距單元邊緣區ER的距離減小而增加。
位元線BL中的每一者可具有在第二方向D2上彼此相對的第一側向表面S1及第二側向表面S2。第一側向表面S1可在單元中心區CR、單元中間區MR及單元邊緣區ER上沿第一方向D1直線延伸。第二側向表面S2可在第一方向D1上延伸，並且可在單元中心區CR及單元邊緣區ER中的每一者上直線延伸，同時具有第二側向表面S2在單元中間區MR上變化的輪廓。舉例而言，在單元中間區MR上，第二側向表面S2可在與第一方向D1及第二方向D2相交的方向上延伸。第二側向表面S2可在單元中間區MR與單元中心區CR之間的邊界以及單元中間區MR與單元邊緣區ER之間的邊界處連續延伸。
位元線BL可包括彼此相鄰的第一位元線BL1、第二位元線BL2及第三位元線BL3。第一位元線BL1可為位元線BL中的任意一者。第二位元線BL2及第三位元線BL3中的每一者可為能夠由第一位元線BL1界定的位元線BL中的一者。第一位元線BL1可被設置成夾置於第二位元線BL2與第三位元線BL3之間並與第二位元線BL2及第三位元線BL3相鄰。第一位元線BL1及第二位元線BL2可被設置成允許其第一側向表面S1彼此面向。第一位元線BL1及第三位元線BL3可被設置成允許其第二側向表面S2彼此面向。
第一位元線BL1的第二側向表面S2與第三位元線BL3的第二側向表面S2之間的距離在單元邊緣區ER上可小於在單元中心區CR上。在單元邊緣區ER上，第一位元線BL1的第二側向表面S2與第三位元線BL3的第二側向表面S2之間的距離可小於第一位元線BL1的第一側向表面S1與第二位元線BL2的第一側向表面S1之間的距離。
返回參照圖2及圖3，可形成位元線間隔件SP以覆蓋多晶矽圖案310的側向表面、位元線BL的側向表面及位元線頂蓋圖案350的側向表面。可形成位元線間隔件SP，以覆蓋位元線BL的第一側向表面S1及第二側向表面S2。位元線間隔件SP中的每一者可具有與和位元線間隔件SP接觸的第一側向表面S1及第二側向表面S2中的一者的輪廓一致的輪廓。
可形成夾置於位元線BL之間的儲存節點接觸件BC。儲存節點接觸件BC可形成於一對相鄰的位元線BL之間。儲存節點接觸件BC可在第一方向D1及第二方向D2上彼此間隔開。儲存節點接觸件BC中的每一者可電性連接至第二雜質區段110b中的相應一者。在形成儲存節點接觸件BC期間，圖11的初步緩衝圖案305p可被部分蝕刻以形成緩衝圖案305。
可於儲存節點接觸件BC中的每一者上形成第二歐姆圖案341。可形成擴散終止圖案342，以共形地覆蓋第二歐姆圖案341、位元線間隔件SP及位元線頂蓋圖案350。
可於擴散終止圖案342上形成著陸墊LP。著陸墊LP中的每一者可電性連接至儲存節點接觸件BC中的相應一者。著陸墊LP的上部部分可在第二方向D2上自相應的儲存節點接觸件BC移位。
可於相鄰的著陸墊LP之間形成層間介電圖案400。層間介電圖案400可與位元線頂蓋圖案350的上部部分、位元線間隔件SP的上部部分、著陸墊LP的側向表面以及未被著陸墊LP覆蓋的擴散終止圖案342接觸。
可於著陸墊LP上相應地形成底部電極BE。可於層間介電圖案400上形成蝕刻終止層420。可於底部電極BE的上部側壁上形成上部支撐圖案SS1，且可於底部電極BE的下部側壁上形成下部支撐圖案SS2。可形成介電層DL以覆蓋底部電極BE的表面以及上部支撐圖案SS1及下部支撐圖案SS2的表面，並且可於介電層DL上形成頂部電極TE以填充底部電極BE之間的空間。底部電極BE、介電層DL及頂部電極TE可構成電容器CA。
在用於形成位元線BL的蝕刻製程中，當位元線BL被暴露於氧化矽時，位元線BL可能不會被令人滿意地鈍化。因此，位元線BL可被過蝕刻以減小位元線BL的寬度。儘管未示出，但圖1的周邊塊PB上的氧化矽可被暴露於用於形成位元線BL的蝕刻製程，此可導致與周邊塊PB相鄰的邊緣位元線BLe的寬度wBLe減小。由於該些原因，位元線BL的電阻可能增加，並且在位元線BL與經由其將電性訊號傳遞至位元線BL的位元線接觸插塞之間可能產生接觸缺陷。
根據本發明概念，在用於形成位元線BL的蝕刻製程中，可在單元中心區CR及與單元中心區CR相鄰的單元中間區MR上對犧牲層622的一部分進行蝕刻。舉例而言，中心犧牲圖案BAc可由其一部分在單元中心區CR上被蝕刻的犧牲層622形成，且因此中心犧牲圖案BAc中的每一者的寬度wBAc可變得小於邊緣犧牲圖案BAe中的每一者的寬度wBAe。因此，藉由使用中心犧牲圖案BAc作為蝕刻遮罩而形成的中心位元線BLc中的每一者的寬度wBLc可小於藉由使用邊緣犧牲圖案BAe作為蝕刻遮罩而形成的邊緣位元線BLe中的每一者的寬度wBLe。在此種情形中，即使當邊緣位元線BLe被相對過蝕刻時，亦可防止邊緣位元線BLe中的每一者的寬度wBLe減小。因此，半導體裝置可具有改善的電性性質及增加的可靠性。
根據本發明概念，位元線中的每一者在單元塊的單元邊緣區上的寬度可大於在單元塊的單元中心區上的寬度。舉例而言，可使位元線中的每一者的端部處的寬度減少最小化或減小。因此，位元線的電阻可降低，並且可防止在位元線與位元線接觸插塞之間出現接觸缺陷。因此，半導體裝置可具有改善的電性性質及增加的可靠性。此外，可容易地實現在單元邊緣區上對位元線寬度的調整，從而有利於半導體裝置的小型化。
前述說明提供一些實施例來闡釋本發明概念。因此，本發明概念並非僅限於上述實施例，並且此項技術中具有通常知識者將理解，在不背離本發明概念的精神及基本特徵的情況下，可對其作出形式及細節上的變化。
10:基板 110a:第一雜質區段 110b:第二雜質區段 120:裝置隔離層 305:緩衝圖案 305p:初步緩衝圖案 310:多晶矽圖案 310p:初步多晶矽圖案 314:第一掩埋介電圖案 315:第二掩埋介電圖案 321:第一子間隔件 325:第二子間隔件 330:含金屬圖案 330p:含金屬層 331:第一歐姆圖案 331p:歐姆層 341:第二歐姆圖案 342:擴散終止圖案 350:位元線頂蓋圖案 350p:位元線頂蓋層 400:層間介電圖案 420:蝕刻終止層 610:下部遮罩層 620:犧牲圖案 621:上部遮罩圖案 622:犧牲層 630:光阻圖案 A-A’、B-B’:線 ACT:單元主動圖案 AG:氣隙 BAc:中心犧牲圖案/犧牲圖案 BAe:邊緣犧牲圖案/犧牲圖案 BAm:中間犧牲圖案/犧牲圖案 BC:儲存節點接觸件 BC1:第一接觸件 BC2:第二接觸件 BE:底部電極 BL:位元線 BL1:第一位元線/位元線 BL2:第二位元線/位元線 BL3:第三位元線/位元線 BLc:中心位元線 BLe:邊緣位元線 BLm:中間位元線 BLp:位元線層 CA:電容器 CB:單元塊 CR:單元中心區 D1:第一方向 D2:第二方向 D3:第三方向 D4:第四方向 DC:位元線接觸件 DCp:初步位元線接觸件 DL:介電層 ER:單元邊緣區 L1、L2、w1、w2、wBAc、wBAe、wBAm、wBLc、wBLe、wBLm:寬度 LP:著陸墊 LP1:第一著陸墊 LP2:第二著陸墊 MR:單元中間區 P1:區段 PB:周邊塊 RE:凹陷部 S1:第一側向表面 S2:第二側向表面 SA:感測放大器電路 SP:位元線間隔件 SS1:上部支撐圖案 SS2:下部支撐圖案 SWD:子字元線驅動器電路 TE:頂部電極 WL:字元線
圖1示出方塊圖，所述方塊圖示出根據本發明概念一些實施例的半導體裝置。 圖2示出在圖1中繪示的區段P1的平面圖，所述平面圖示出根據本發明概念一些實施例的半導體裝置。 圖3示出沿圖2的線A-A’及B-B’截取的剖視圖。 圖4、圖6、圖8及圖10示出在圖1中繪示的區段P1的平面圖，所述平面圖示出根據本發明概念一些實施例的半導體裝置的製造方法。 圖5、圖7、圖9及圖11分別示出沿圖4、圖6、圖8及圖10的線A-A’及B-B’截取的剖視圖。
A-A’、B-B’:線
ACT:單元主動圖案
BC:儲存節點接觸件
BC1:第一接觸件
BC2:第二接觸件
BL1:第一位元線/位元線
BL2:第二位元線/位元線
BL3:第三位元線/位元線
BLc:中心位元線
BLe:邊緣位元線
BLm:中間位元線
CR:單元中心區
D1:第一方向
D2:第二方向
D3:第三方向
D4:第四方向
DC:位元線接觸件
ER:單元邊緣區
MR:單元中間區
P1:區段
S1:第一側向表面
S2:第二側向表面
SP:位元線間隔件
w1、w2、wBLc、wBLe、wBLm:寬度
WL:字元線

Claims (10)

  1. 一種半導體裝置，包括： 基板，包括多個單元塊及周邊塊，所述多個單元塊中的每一者包括單元中心區、單元邊緣區以及在所述單元中心區與所述單元邊緣區之間的單元中間區；以及 多條位元線，在多個所述單元塊中的每一者上沿第一方向延伸，所述第一方向平行於所述基板的頂表面， 其中所述位元線包括在所述單元中心區上的多條中心位元線、在所述單元中間區上的多條中間位元線以及在所述單元邊緣區上的多條邊緣位元線， 其中所述位元線中的每一者具有在第二方向上彼此相對的第一側向表面及第二側向表面，所述第二方向平行於所述基板的所述頂表面並與所述第一方向相交， 其中所述第一側向表面在所述單元中心區、所述單元中間區及所述單元邊緣區上沿所述第一方向直線地延伸，並且 其中所述第二側向表面在所述單元中心區及所述單元邊緣區中的每一者上沿所述第一方向直線地延伸，並且所述第二側向表面在所述單元中間區上沿與所述第一方向及所述第二方向相交的第三方向延伸。
  2. 如請求項1所述的半導體裝置，其中在所述第二方向上，邊緣位元線的寬度大於中心位元線的寬度。
  3. 如請求項1所述的半導體裝置，其中在所述第二方向上，中間位元線的寬度隨著距所述單元邊緣區的距離減小而增加。
  4. 如請求項1所述的半導體裝置，其中所述位元線的所述第一側向表面在所述位元線的所有部分上具有沿所述第一方向的直線形狀。
  5. 如請求項1所述的半導體裝置，其中所述位元線更包括彼此相鄰的第一位元線、第二位元線及第三位元線， 其中所述第一位元線及所述第二位元線被設置成使所述第一位元線的第一側向表面面向所述第二位元線的第一側向表面，並且 其中所述第一位元線及所述第三位元線被設置成使所述第一位元線的第二側向表面面向所述第三位元線的第二側向表面。
  6. 如請求項5所述的半導體裝置，其中所述第一位元線的所述第二側向表面與所述第三位元線的所述第二側向表面之間的距離在所述單元邊緣區上小於在所述單元中心區上。
  7. 如請求項5所述的半導體裝置，更包括在所述位元線之間的多個儲存節點接觸件， 其中在所述單元邊緣區上，所述儲存節點接觸件中的多個第一接觸件在所述第一位元線的所述第一側向表面與所述第二位元線的所述第一側向表面之間， 其中在所述單元邊緣區上，所述儲存節點接觸件中的多個第二接觸件在所述第一位元線的所述第二側向表面與所述第三位元線的所述第二側向表面之間，並且 其中在所述第二方向上，所述第二接觸件的寬度小於所述第一接觸件的寬度。
  8. 一種半導體裝置的製造方法，所述方法包括： 製備包括多個單元塊及周邊塊的基板，所述單元塊中的每一者包括單元中心區、單元邊緣區以及在所述單元中心區與所述單元邊緣區之間的單元中間區； 在所述基板上形成位元線層、位元線頂蓋層、下部遮罩層、多個上部遮罩圖案及犧牲層，所述上部遮罩圖案沿平行於所述基板的頂表面的第一方向延伸； 在所述犧牲層上形成多個光阻圖案，所述光阻圖案覆蓋所述單元邊緣區及所述單元中間區的與所述單元邊緣區相鄰的一部分； 移除所述犧牲層的由所述光阻圖案暴露出的部分； 移除所述光阻圖案； 將所述犧牲層形成為多個犧牲圖案；以及 使用所述犧牲圖案作為蝕刻遮罩來對所述位元線層進行蝕刻以形成多條位元線。
  9. 如請求項8所述的方法，其中移除所述犧牲層的由所述光阻圖案暴露出的所述部分包括對被暴露出的所述犧牲層的所述部分進行各向同性蝕刻。
  10. 如請求項8所述的方法，其中所述位元線中的每一者具有在所述第二方向上彼此相對的第一側向表面及第二側向表面， 其中所述第一側向表面在所述單元中心區、所述單元中間區及所述單元邊緣區上沿所述第一方向直線地延伸，並且 其中所述第二側向表面在所述單元中心區及所述單元邊緣區中的每一者上沿所述第一方向直線地延伸，並且所述第二側向表面在所述單元中間區上沿與所述第一方向及所述第二方向相交的第三方向延伸。
TW111112386A 2021-08-04 2022-03-31 半導體裝置及其製造方法 TWI833189B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210102347A KR20230021198A (ko) 2021-08-04 2021-08-04 반도체 소자 및 이의 제조방법
KR10-2021-0102347 2021-08-04

Publications (2)

Publication Number Publication Date
TW202322355A true TW202322355A (zh) 2023-06-01
TWI833189B TWI833189B (zh) 2024-02-21

Family

ID=85153481

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111112386A TWI833189B (zh) 2021-08-04 2022-03-31 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20230039149A1 (zh)
KR (1) KR20230021198A (zh)
CN (1) CN116133408A (zh)
TW (1) TWI833189B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101853316B1 (ko) * 2012-03-29 2018-04-30 삼성전자주식회사 반도체 소자
CN104854698A (zh) * 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
KR102046976B1 (ko) * 2012-12-04 2019-12-02 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9761580B1 (en) * 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10347639B1 (en) * 2018-04-19 2019-07-09 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies

Also Published As

Publication number Publication date
KR20230021198A (ko) 2023-02-14
US20230039149A1 (en) 2023-02-09
TWI833189B (zh) 2024-02-21
CN116133408A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
JP3701469B2 (ja) 半導体集積回路装置の製造方法
US8471318B2 (en) Semiconductor device and method for forming using the same
KR100499175B1 (ko) 반도체 장치 및 이의 제조 방법
KR20210116824A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR20040008619A (ko) 반도체소자 제조방법
KR100545865B1 (ko) 반도체 장치 및 그 제조 방법
JP2008311652A (ja) 半導体素子及びその製造方法
KR20210049231A (ko) 반도체 메모리 소자 및 이의 제조 방법
US6924524B2 (en) Integrated circuit memory devices
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
JP2003023108A (ja) 増加されたアラインメントマージンを有する自己整列コンタクトパッドを具備した集積回路デバイス及びその製造方法
TWI814402B (zh) 半導體裝置
US6136646A (en) Method for manufacturing DRAM capacitor
US7145195B2 (en) Semiconductor memory device and method of manufacturing the same
TWI833189B (zh) 半導體裝置及其製造方法
US6864179B2 (en) Semiconductor memory device having COB structure and method of fabricating the same
TWI809795B (zh) 半導體裝置
TWI802997B (zh) 半導體結構及其製造方法
US20230095717A1 (en) Semiconductor device and method of fabricating the same
US20240155832A1 (en) Integrated circuit device
US20230209814A1 (en) Semiconductor device and method of fabricating the same
KR20230013753A (ko) 반도체 장치
KR20070038225A (ko) 반도체 장치의 제조 방법
JP2822974B2 (ja) 半導体記憶装置
KR20210018683A (ko) 지지 패턴을 포함하는 반도체 소자 및 이의 제조 방법