TW202321722A - 偵測結果記錄與輸出裝置 - Google Patents
偵測結果記錄與輸出裝置 Download PDFInfo
- Publication number
- TW202321722A TW202321722A TW110142970A TW110142970A TW202321722A TW 202321722 A TW202321722 A TW 202321722A TW 110142970 A TW110142970 A TW 110142970A TW 110142970 A TW110142970 A TW 110142970A TW 202321722 A TW202321722 A TW 202321722A
- Authority
- TW
- Taiwan
- Prior art keywords
- speed
- circuit
- detection results
- detection result
- detection
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16571—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing AC or DC current with one threshold, e.g. load current, over-current, surge current or fault current
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manipulation Of Pulses (AREA)
- Holo Graphy (AREA)
- Optical Recording Or Reproduction (AREA)
- Recording Measured Values (AREA)
Abstract
一種偵測結果記錄與輸出裝置,位於一積體電路內,能夠分別地以不同速度記錄及輸出高速產生的偵測結果。該裝置包含一感測電路、一判斷電路、一儲存電路與一控制電路。該感測電路偵測一目標電路之特性的變化,並以一第一速度產生複數個偵測結果。該判斷電路接收該複數個偵測結果,並於一第一偵測結果滿足一預設條件時,產生一觸發訊號或改變其準位。該控制電路依據該觸發訊號,以一第二速度將該第一偵測結果以及隨後的(N-1)個偵測結果寫入該儲存電路。在該些偵測結果被寫入該儲存電路後,該控制電路以一第三速度從該儲存電路讀取該些偵測結果,並以一第四速度輸出該些偵測結果。該第二速度等於或低於該第一速度,但高於該第四速度。
Description
本發明是關於偵測結果記錄與輸出裝置,尤其是關於位於積體電路內的偵測結果記錄與輸出裝置。
積體電路(IC)會因運作環境或工作負載的改變而發生電壓變化(IR drop)。使用者可能會想知道IC內的電路的電壓變化趨勢與電壓圖表(voltage profile),以決定如何優化IC的性能。
然而,IC內部的電壓變化的速度非常快(例如:奈秒等級),但IC之輸入輸出介面(IO interface)的速度通常較慢(例如:微秒等級),故使用者很難藉由IC的輸入輸出介面來觀察到IC內部的電壓變化。
本發明的目的之一在於提供一種偵測結果記錄與輸出裝置,該裝置位於一積體電路內,能夠分別地以不同速度記錄及輸出高速產生的偵測結果。
本揭露之偵測結果記錄與輸出裝置的一實施例包含一感測電路、一判斷電路、一儲存電路與一控制電路。該感測電路用來偵測一目標電路之一特性的變化,並依據該特性的變化以一第一速度依序產生複數個偵測結果。該判斷電路用來依序接收該複數個偵測結果,並於該複數個偵測結果的一第一偵測結果滿足一預設條件時,產生一觸發訊號或改變該觸發訊號的準位,其中在該複數個偵測結果中,該第一偵測結果是第一個滿足該預設條件者。該控制電路用來於該第一偵測結果滿足該預設條件時,依據該觸發訊號以一第二速度將該第一偵測結果以及該複數個偵測結果的(N-1)個偵測結果寫入該儲存電路,其中該第一偵測結果與該(N-1)個偵測結果總計為N個偵測結果,該(N-1)個偵測結果接續該第一偵測結果。該控制電路另用來於該N個偵測結果中的M個偵測結果被寫入該儲存電路後,以一第三速度從該儲存電路讀取該N個偵測結果,並以一第四速度輸出該N個偵測結果至該積體電路的一輸出介面。該第二速度等於或低於該第一速度;該第四速度低於該第二速度;該N為大於一的整數;該M為正整數,且等於或小於該N。
有關本發明的特徵、實作與功效,茲配合圖式作較佳實施例詳細說明如下。
本說明書揭露一種偵測結果記錄與輸出裝置,該偵測結果記錄與輸出裝置位於一積體電路(IC)內,能夠分別地以不同速度記錄及輸出高速產生的偵測結果。
圖1顯示本揭露之偵測結果記錄與輸出裝置的一實施例。圖1的偵測結果記錄與輸出裝置100包含一感測電路110、一判斷電路120、一儲存電路130與一控制電路140,其中感測電路110與判斷電路120可選擇性地整合為一感測器,如圖1之虛框所示。
請參閱圖1。感測電路110用來偵測一目標電路10之一特性的變化,並依據該特性的變化以一第一速度依序產生複數個偵測結果S
DET。目標電路10與偵測結果記錄與輸出裝置100都包含於前述IC(未顯示於圖)內,因此偵測結果記錄與輸出裝置100可即時地記錄目標電路10之該特性的變化。於一實作範例中,感測電路110包含一運作速度偵測電路(未顯示於圖),該運作速度偵測電路用來偵測目標電路10的一運作速度,以產生該複數個偵測結果S
DET,該特性的變化是該運作速度的變化;舉例而言,該運作速度偵測電路可見於申請人所申請之申請號16586157的美國專利或申請號17368436的美國專利。於另一實作範例中,感測電路110包含一類比至數位轉換電路(未顯示於圖),該類比至數位轉換電路用來偵測目標電路10的一功率或一電壓,以產生該複數個偵測結果S
DET,該特性的變化是該功率的變化或該電壓的變化。上述運作速度偵測電路與類比至數位轉換電路均可藉由已知/自行開發的技術來實現,其細節不在本揭露的討論範圍內。
請參閱圖1。判斷電路120用來依序接收該複數個偵測結果S
DET,並於該複數個偵測結果S
DET的一第一偵測結果滿足一預設條件時,產生一觸發訊號S
TRIG或改變該觸發訊號S
TRIG的準位,其中在該複數個偵測結果S
DET中,該第一偵測結果是第一個滿足該預設條件者。於一實作範例中,該複數個偵測結果S
DET的每一個為一數位值,該預設條件為一門檻值,判斷電路120用來判斷該數位值是否達到該門檻值,以判斷該複數個偵測結果S
DET的每一個是否滿足該預設條件。舉例而言,該數位值可以是前述申請號16586157的美國專利所述的「被致能之延遲單元的數量」或是前述申請號17368436的美國專利所述的「電路運作速度的餘量」;該數位值也可以是前述類比至數位轉換電路的輸出值;判斷電路120用來判斷該數位值是否等於及/或小於該門檻值,以判斷該複數個偵測結果S
DET的每一個是否滿足該預設條件。
請參閱圖1。儲存電路130的一實施例為記憶體(例如:靜態隨機存取記憶體)。於一實作範例中,儲存電路130最多能儲存N個偵測結果,該N為大於一的整數。於一實作範例中,當儲存電路130儲存M個偵測結果時,控制電路140主動地開始從儲存電路130讀取偵測結果,其中該M為正整數,且不大於該N;舉例而言,控制電路140包含一計數器(未顯示於圖),該計數器用來計數寫入儲存電路130之偵測結果的一總數目,並於該總數目達到該M時,令控制電路140主動地從儲存電路130讀取偵測結果;該計數器也可用來於該總數目達到該N時,令控制電路140停止寫入任何偵測結果至儲存電路130。於一實作範例中,當儲存電路130儲存M個偵測結果時,儲存電路130主動地通知控制電路140,使控制電路140開始從儲存電路130讀取偵測結果。
承上所述。於一實作範例中,該M小於該N,在控制電路140開始讀取偵測結果後,儲存電路130會繼續接收並儲存後續的偵測結果,直至儲存電路130總共儲存N個偵測結果,而控制電路140會從儲存電路130讀取該N個偵測結果。於另一實作範例中,該M等於該N,在儲存電路130總共儲存N個偵測結果後,儲存電路130會停止儲存後續的偵測結果,控制電路140會從儲存電路130讀取該N個偵測結果。
請參閱圖1。控制電路140以前述第一速度依序接收該複數個偵測結果S
DET。控制電路140另用來於前述第一偵測結果滿足該預設條件時,依據前述觸發訊號S
TRIG以一第二速度將該第一偵測結果以及該複數個偵測結果S
DET的(N-1)個偵測結果寫入儲存電路130,其中該第一偵測結果與該(N-1)個偵測結果總計為N個偵測結果S
DET_N,該(N-1)個偵測結果接續該第一偵測結果。控制電路140進一步用來於該N個偵測結果S
DET_N中的M個偵測結果被寫入儲存電路130後,以一第三速度從儲存電路130讀取該N個偵測結果S
DET_N,並以一第四速度輸出該N個偵測結果S
DET_N至前述IC的一輸出介面(例如:該IC的輸入輸出介面(IO interface)或暫存器介面(register interface))(未顯示於圖)。
承上所述。該第一速度反映目標電路10之該特性的變化的速度,因此,該第一速度相當快。該第二速度與該第三速度的每一個為存取儲存電路130的速度,其可等於該第一速度,也可低於該第一速度;舉例而言,該第二/第三速度為該第一速度的K分之一,該K為大於一的整數。該第三速度可等於或不等於該第二速度,這視實施需求而定。該第四速度受限於該輸出介面的速度,因此,該第四速度會低於該第二速度;若該第三速度低於該第二速度,該第四速度可等於或不等於該第三速度。
圖2a顯示偵測結果記錄與輸出裝置100依據時脈以運作的一實施例。如圖2a所示,感測電路110依據一時脈Clk_A輸出該複數個偵測結果S
DET給控制電路140,儲存電路130依據該時脈Clk_A從控制電路140接收該N個偵測結果S
DET_N,控制電路140依據一時脈Clk_A轉傳該N個偵測結果S
DET_N給儲存電路130,另依一時脈Clk_B接收及輸出該N個偵測結果S
DET_N,其中該時脈Clk_B的速度慢於該時脈Clk_A的速度。圖2b顯示偵測結果記錄與輸出裝置100依據時脈以運作的另一實施例,其中控制電路140包含一非同步先進先出緩衝器(Asynchronous FIFO)142。如圖2b所示,非同步先進先出緩衝器142依據一時脈Clk_1從感測電路110接收該複數個偵測結果S
DET,另依據一時脈Clk_2將該N個偵測結果S
DET_N寫入至儲存電路130,控制電路140再依據一時脈CLK_3接收以及輸出該N個偵測結果S
DET_N,其中該時脈Clk_2的速度可等於或是慢於該時脈Clk_1的速度,該時脈Clk_3的速度慢於該時脈Clk_2的速度。由於依據不同時脈以實現不同運作速度的技術以及非同步先進先出緩衝器均為本領域的通常技術,其細節在此省略。
圖3顯示圖1之目標電路10的供應電壓的變化、該複數個偵測結果S
DET(數列:8、8、8、7、4、3、2、4、6、9、11、10、10、8、7、6、7)、該觸發訊號S
TRIG的變化以及該N個偵測結果S
DET_N(數列:7、4、3、2、4、6、9、11、10、10、8、7、6、7,其中N=14)的一範例。如圖3所示,當該供應電壓減少時(例如:當包含目標電路10的系統中有多個電路同時啟動時),該複數個偵測結果S
DET變小;當一偵測結果(亦即:前述第一偵測結果)小於數值8(亦即:前述門檻值)時,該觸發訊號S
TRIG的準位被拉高;當該觸發訊號S
TRIG的準位被拉高,該N個偵測結果S
DET_N開始被讀出及輸出。值得注意的是,根據不同的偵測電路設計,該供應電壓的變化的發生時間與該複數個偵測結果S
DET的產生時間之間可能會有一時間延遲,如圖3的虛線箭頭所示。
請注意,在實施為可能的前提下,本技術領域具有通常知識者可選擇性地實施前述任一實施例中部分或全部技術特徵,或選擇性地實施前述複數個實施例中部分或全部技術特徵的組合,以彈性地實施本發明。
綜上所述,本發明能夠分別地以不同速度記錄及輸出高速產生的偵測結果。。
雖然本發明之實施例如上所述,然而該些實施例並非用來限定本發明,本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化,凡此種種變化均可能屬於本發明所尋求之專利保護範疇,換言之,本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
10:目標電路
100:偵測結果記錄與輸出裝置
110:感測電路
120:判斷電路
130:儲存電路
140:控制電路
142:非同步先進先出緩衝器
S
DET:複數個偵測結果
S
TRIG:觸發訊號
S
DET_N:N個偵測結果
Clk_A、Clk_B:時脈
Clk_1、Clk_2、Clk_3:時脈
[圖1]顯示本揭露之偵測結果記錄與輸出裝置的一實施例;
[圖2a]顯示圖1之偵測結果記錄與輸出裝置依據時脈以運作的一實施例;
[圖2b]顯示圖1之偵測結果記錄與輸出裝置依據時脈以運作的另一實施例;以及
[圖3]顯示圖1之目標電路的供應電壓的變化、該複數個偵測結果、該觸發訊號的變化以及該N個偵測結果的一範例。
10:目標電路
100:偵測結果記錄與輸出裝置
110:感測電路
120:判斷電路
130:儲存電路
140:控制電路
SDET:複數個偵測結果
STRIG:觸發訊號
SDET_N:N個偵測結果
Claims (10)
- 一種偵測結果記錄與輸出裝置,該偵測結果記錄與輸出裝置位於一積體電路內,包含: 一感測電路,用來偵測一目標電路之一特性的變化,並依據該特性的變化以一第一速度依序產生複數個偵測結果; 一判斷電路,用來依序接收該複數個偵測結果,並於該複數個偵測結果的一第一偵測結果滿足一預設條件時,產生一觸發訊號或改變該觸發訊號的準位,其中在該複數個偵測結果中,該第一偵測結果是第一個滿足該預設條件者; 一儲存電路;以及 一控制電路,用來於該第一偵測結果滿足該預設條件時,依據該觸發訊號以一第二速度將該第一偵測結果以及該複數個偵測結果的(N-1)個偵測結果寫入該儲存電路,該第一偵測結果與該(N-1)個偵測結果總計為N個偵測結果,該(N-1)個偵測結果接續該第一偵測結果,該控制電路另用來於該N個偵測結果中的M個偵測結果被寫入該儲存電路後,以一第三速度從該儲存電路讀取該N個偵測結果,並以一第四速度輸出該N個偵測結果至該積體電路的一輸出介面, 其中該第二速度等於或低於該第一速度,該第四速度低於該第二速度,該N為大於一的整數,該M為正整數,且等於或小於該N。
- 如請求項1之偵測結果記錄與輸出裝置,其中該感測電路包含一運作速度偵測電路,該運作速度偵測電路用來偵測該目標電路的一運作速度,該特性的變化是該運作速度的變化。
- 如請求項1之偵測結果記錄與輸出裝置,其中該感測電路包含一類比至數位轉換電路,該類比至數位轉換電路用來偵測該目標電路的一功率或一電壓,該特性的變化是該功率的變化或該電壓的變化。
- 如請求項1之偵測結果記錄與輸出裝置,其中該複數個偵測結果的每一個為一數位值,該預設條件為一門檻值,該判斷電路用來判斷該數位值是否達到該門檻值,以判斷該複數個偵測結果的每一個是否滿足該預設條件。
- 如請求項1之偵測結果記錄與輸出裝置,其中該儲存電路最多能儲存該N個偵測結果。
- 如請求項1之偵測結果記錄與輸出裝置,其中該控制電路包含一計數器,該計數器用來計數寫入該儲存電路之偵測結果的一總數目,並於該總數目達到該M時,令該控制電路讀取並輸出該N個偵測結果。
- 如請求項1之偵測結果記錄與輸出裝置,其中該第二速度為該第一速度的K分之一,該K為大於一的整數。
- 如請求項1之偵測結果記錄與輸出裝置,其中該第二速度等於該第一速度。
- 如請求項1之偵測結果記錄與輸出裝置,其中該第三速度等於或不等於該第二速度。
- 如請求項9之偵測結果記錄與輸出裝置,其中該第三速度低於該第二速度,該第四速度等於或不等於該第三速度。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110142970A TWI798943B (zh) | 2021-11-18 | 2021-11-18 | 偵測結果記錄與輸出裝置 |
US17/987,903 US20230152356A1 (en) | 2021-11-18 | 2022-11-16 | Detection result recording and outputting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110142970A TWI798943B (zh) | 2021-11-18 | 2021-11-18 | 偵測結果記錄與輸出裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI798943B TWI798943B (zh) | 2023-04-11 |
TW202321722A true TW202321722A (zh) | 2023-06-01 |
Family
ID=86324482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110142970A TWI798943B (zh) | 2021-11-18 | 2021-11-18 | 偵測結果記錄與輸出裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230152356A1 (zh) |
TW (1) | TWI798943B (zh) |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5832178A (ja) * | 1981-08-19 | 1983-02-25 | Advantest Corp | Icテスタ |
US6891410B2 (en) * | 2003-07-08 | 2005-05-10 | Ati Technologies, Inc. | Method and apparatus for determining a processing speed of an integrated circuit |
TWI281034B (en) * | 2005-02-25 | 2007-05-11 | Task Technology Inc | Systematic inspection method |
US7620861B2 (en) * | 2007-05-31 | 2009-11-17 | Kingtiger Technology (Canada) Inc. | Method and apparatus for testing integrated circuits by employing test vector patterns that satisfy passband requirements imposed by communication channels |
US8155897B2 (en) * | 2008-12-16 | 2012-04-10 | Advantest Corporation | Test apparatus, transmission system, program, and recording medium |
US8354857B1 (en) * | 2009-02-25 | 2013-01-15 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for speed monitoring |
TWI400455B (zh) * | 2009-09-30 | 2013-07-01 | Mstar Semiconductor Inc | 校準輸出入電路之方法與相關裝置 |
US9117011B2 (en) * | 2013-02-19 | 2015-08-25 | International Business Machines Corporation | Characterization and functional test in a processor or system utilizing critical path monitor to dynamically manage operational timing margin |
KR20150041385A (ko) * | 2013-10-08 | 2015-04-16 | 에스케이하이닉스 주식회사 | 반도체 칩 및 그를 포함하는 반도체 집적회로 |
TWI629493B (zh) * | 2014-10-29 | 2018-07-11 | 南韓商因諾帝歐股份有限公司 | 積體電路晶片測試裝置,方法及系統 |
WO2016068573A1 (ko) * | 2014-10-29 | 2016-05-06 | (주)이노티오 | 칩 테스트 시간 최소화 방법 및 그 장치 |
US10353001B2 (en) * | 2017-06-01 | 2019-07-16 | Seagate Technology Llc | Rapid scan testing of integrated circuit chips |
EP3470854A1 (en) * | 2017-10-12 | 2019-04-17 | Rohde & Schwarz GmbH & Co. KG | Multi probe measurement device, measuring system and method |
TWI707220B (zh) * | 2019-05-23 | 2020-10-11 | 瑞昱半導體股份有限公司 | 電壓控制電路和電壓控制方法 |
TWI722948B (zh) * | 2020-07-28 | 2021-03-21 | 瑞昱半導體股份有限公司 | 偵測電路運作速度之餘量的裝置 |
-
2021
- 2021-11-18 TW TW110142970A patent/TWI798943B/zh active
-
2022
- 2022-11-16 US US17/987,903 patent/US20230152356A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230152356A1 (en) | 2023-05-18 |
TWI798943B (zh) | 2023-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100954730B1 (ko) | 에러 완화를 위한 장치, 방법 및 시스템 | |
US7911857B1 (en) | Preamble detection and postamble closure for a memory interface controller | |
US20060062062A1 (en) | Integrated charge sensing scheme for resistive memories | |
US10665286B2 (en) | Pseudo static random access memory and control method thereof | |
US9298211B2 (en) | Time division multiplexed multiport memory implemented using single-port memory elements | |
JP6869315B2 (ja) | 電子ヒューズ回路及びその動作方法 | |
US20120218834A1 (en) | Semiconductor memory device and method for operating the same | |
KR102123524B1 (ko) | 반도체 장치 | |
JP2020513628A (ja) | クロックゲーティングイネーブルの生成 | |
TWI798943B (zh) | 偵測結果記錄與輸出裝置 | |
US9110796B2 (en) | Apparatus and circuitry for memory-based collection and verification of data integrity information | |
KR20120069731A (ko) | 쿼드 데이터 레이트(qdr) 제어기 및 그의 실현방법 | |
KR20200141173A (ko) | 리드 클럭 생성 회로 및 이를 포함하는 데이터 처리 회로 | |
US6914850B2 (en) | Address buffer having (N/2) stages | |
TWI479503B (zh) | 在多數記憶體組構成的記憶體中存取資料 | |
CN116168757A (zh) | 检测结果记录与输出装置 | |
JP2010040092A (ja) | 半導体集積回路 | |
JP2012027984A (ja) | 半導体メモリ | |
US20080141101A1 (en) | Clock jitter detector | |
KR102127979B1 (ko) | 반도체 장치 | |
US11501826B2 (en) | Memory device having variable impedance memory cells and time-to-transition sensing of data stored therein | |
CN110875068B (zh) | 存储器装置的命令在管线中计数器 | |
TWI796334B (zh) | 半導體裝置、包括半導體裝置的半導體系統以及用於半導體系統的操作方法 | |
TWI556252B (zh) | 記憶體測試系統及其測試方法 | |
JP2781651B2 (ja) | Icメモリ回路 |