TW202320331A - 具有深溝渠之半導體元件及其製程 - Google Patents

具有深溝渠之半導體元件及其製程 Download PDF

Info

Publication number
TW202320331A
TW202320331A TW111125576A TW111125576A TW202320331A TW 202320331 A TW202320331 A TW 202320331A TW 111125576 A TW111125576 A TW 111125576A TW 111125576 A TW111125576 A TW 111125576A TW 202320331 A TW202320331 A TW 202320331A
Authority
TW
Taiwan
Prior art keywords
trench
carbon
semiconductor device
electrode
conductive material
Prior art date
Application number
TW111125576A
Other languages
English (en)
Inventor
都米楚 喬治 斯德魯拉
韓森 艾默里 詹德隆
Original Assignee
美商類比電源轉換有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商類比電源轉換有限責任公司 filed Critical 美商類比電源轉換有限責任公司
Publication of TW202320331A publication Critical patent/TW202320331A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種半導體元件形成為具有深溝渠、設置在深溝渠中的導電材料、以及設置在深溝渠內並將導電材料與深溝渠的表面分隔的介電質。導電材料可以是碳，並且可以經由熱解有機材料（如光阻劑）形成。深溝渠和導電材料可以是半導體元件的主動元件的高電壓終端的部分。導電材料可以是浮動的，或者可以與主動元件的電極連接。

Description

具有深溝渠之半導體元件及其製程
本發明關於一種具有深溝渠之半導體元件及其製造方法。
半導體元件可以用深溝渠來製造。在此所使用的深溝渠是指其底部比半導體中植入物的冶金接面更深的溝渠，其可穿透半導體元件中製造有主動元件之層的大部分或全部，例如磊晶層。在具有磊晶層形成在基板上的元件中，深溝渠也可以部分地穿透基板。這些溝渠可以用介電質填充，如氧化物，或（在低電壓應用中）用未摻雜的多晶矽填充。
深溝渠的其中一個應用是作為半導體元件的主動區的邊緣終端。這些邊緣終端可用於分散元件邊緣的靜電電位，從而提高元件的崩潰電壓。因此，這些邊緣終端也可被稱為高電壓終端。
高電壓終端可包括場板，其形成在金屬層中，與半導體元件的電極耦合，並延伸到深溝渠的一部分上方。為了提供高崩潰電壓（例如，高於1200V），溝渠不僅必須是深的，而且還必須是相對寬的。通常情況下，寬溝渠的寬度至少是溝渠深度的一半。
用既能支持如此高的崩潰電壓又能與半導體的後期處理步驟兼容的材料可靠地填充寬深溝渠可能是困難的，特別是在寬深溝渠的形成和填充後的加工步驟中需要高溫的半導體技術。
本發明的實施例相關於半導體元件及其製程，特別是關於包括深溝渠的半導體元件和用於填充此類深溝渠的處理。
在實施例中，半導體元件包括深溝渠、設置在深溝渠中的導電材料以及設置在深溝渠內並將導電材料與深溝渠的表面分隔的介電質。
在一實施例中，導電材料是碳。
在一實施例中，碳是經由熱解有機材料（例如光阻劑）形成的。
在一實施例中，深溝渠和導電材料操作為半導體元件的主動元件的高電壓終端的部分。
在實施例中，一種製造半導體元件的方法包括在半導體元件中形成溝渠、在溝渠內沉積有機化合物、以及藉由使用熱解將有機化合物轉化為碳，而將有機化合物轉化為碳填充物。
在一實施例中，在將有機化合物轉化為碳之前對其進行薄化。
在一實施例中，溝渠包括設置在溝渠的表面上的一層介電質。該層介電質可以在有機化合物沉積之前形成。
在一實施例中，可在碳填充物上形成介電層。
在一實施例中，有機化合物是光阻劑。
本發明的實施例關於半導體元件中溝渠的填充，例如用於提供高電壓終端的深溝渠。在實施例中，半導體元件中的溝渠用例如光阻劑之有機材料填充，然後藉由熱解將有機材料轉化為碳。
以下連同所附圖式一起提供實施例的詳細描述。本發明的揭示範圍包含不同的替代例、修正以及等效實施例，因此僅由申請專利範圍限制。雖然不同製程的步驟以既定次序呈現，本發明實施例並不需要受限於表示出的次序而實施。在某些實施例中，某些特定操作可以同時執行，或是以不同於所述次序的其他次序執行，或是不需要執行。
下列敘述中提出不同的特定細節。這些細節以具體範例的方式提供以利對本發明之揭露範圍完整的了解，而實施例可以不需要以這些特定細節實施。因此，本發明之具體實施例僅是說明性質，並未企圖達到專用性的或是限制性的。為了清楚說明的目的，與本發明相關的技術領域中已知的技術性內容不會詳細敘述，以便不會不必要地模糊本發明內容。
功率半導體元件需要專用的高電壓終端，以避免在主動區周圍的早期崩潰。然而，用於高電壓終端的結構帶有顯著的寄生電容，其對高頻切換性能產生負面影響，並且根據設計和使用的材料，具有滯後特性，不適合於高頻操作。為了緩解這一問題，發展了深溝渠終端，但代價是填充溝渠的處理複雜性更高。
超級接面技術通常依賴於深溝渠蝕刻和半導體磊晶生長填充。這些技術的重點是將低導通電阻和高阻斷電壓之間的權衡最佳化，特別是，超級接面元件可以打破功率半導體元件的傳統矽極限。然而，這一概念並不適合於高電壓終端，超級接面元件需要特定的高電壓終端設計。
用多晶矽填充的窄溝渠在低電壓矽技術中被廣泛使用。但這種技術對於填充高電壓技術所需的寬溝渠來說不是一個可行的選擇。
用氧化物填充寬的深溝渠可能會有問題，因為在沉積氧化物時可能會形成空隙和裂縫。這使得沉積的氧化物的特性有些不可預測，並使氧化物難以平坦化。
用例如聚醯亞胺或苯並環丁烯（BCB）之其他介電質填充深溝渠可能是不切實際的，因為這些材料在製程的後期步驟中使用的溫度下可能是不穩定的：聚醯亞胺在500℃以上不穩定，BCB在350℃以上不穩定，而在製造如碳化矽（SiC）之高帶隙半導體的一些步驟中需要700至1200℃或甚至更高的溫度。
多晶矽可用於填充溝渠，但不能用於高崩潰電壓的高電壓終端。用於高電壓SiC技術的溝渠必須很寬，以提供足夠的阻斷電壓，而且需要用厚的多晶矽沉積來填充。厚的多晶矽膜並不實際，特別是由於進行多晶矽沉積的設備（管）的磨損。因此，典型的多晶矽厚度小於0.6微米，不足以填充寬的溝渠。此外，多晶矽的高介電常數使其難以設計具有高阻斷電壓的多晶矽填充溝渠。
實施例包括用於半導體元件的高電壓終端，該高電壓終端包括用界面介電層和導電材料填充的深溝渠，以提供具有低寄生電容的高阻斷電壓。在實施例中，導電材料是碳，而碳是經由沉積一層例如光阻劑之有機材料並經由熱解將有機材料轉化為碳而在溝渠中形成的。
在一個實施例中，溝渠的表面被鈍化，在溝渠的表面上形成薄的界面介電層（二氧化矽（SiO 2）），然後沉積厚的界面介電層和導電材料以填充溝渠的剩餘部分。薄的界面介電層可以在下一個處理步驟前保留（襯墊氧化物）或去除（犧牲氧化物）。當用作高電壓終端時，當導電材料被電接地（包括對虛擬地）時，這種結構提供了非常有效的場板效應，並且可以實現高於95%的磊晶能力的阻斷電壓。如果導電層是電浮動的，高電壓終端的寄生電容就會減少，代價是阻斷電壓降低。
最好的結果是用深溝渠來實現；理想上是通過整個磊晶層，但至少要比元件的摻雜結構（如p井）的冶金接面深。大的溝渠寬度也有利於阻斷電壓，並很適合實施例的製程。
為了克服填充深溝渠的困難，根據實施例的製程是基於光阻劑的沉積和隨後經由熱解（加熱）將光阻劑轉化為碳。光阻劑沉積提供了優異的填充（沒有孔或裂縫），並且很容易經由旋轉進行平坦化。光阻劑的蝕刻也是具有優異均勻性的標準製程。
實施例特別適合於SiC技術（其可能具有薄磊晶層和高電壓等級），但也適用於廣泛的其他半導體材料，包括但不限於矽和氮化鎵（GaN）。熱解形成的碳提供了一種導電元素，它填充了整個溝渠，並很好地與溝渠的厚界面介電層的缺陷相適應，防止形成丘陵、凸起和凹谷。此外，在熱解過程中，光阻劑會比相關技術的溝渠填充技術誘發更少的應力。
圖1繪示根據一實施例的半導體元件100。元件100是垂直PIN二極體，但實施例不限於此。
元件100包括基板102，其上形成了磊晶層（以下簡稱磊晶104）。在實施例中，基板102和磊晶可以是寬帶隙半導體，例如SiC，並且可以是n型材料，但實施例不限於此。
在兩個深溝渠108之間的磊晶104中形成摻雜區106。在圖式的PIN二極體中，摻雜區106是p型區，但實施例不限於此。
每一個溝渠108都襯有介電質118，該介電質也在磊晶104和摻雜區106的頂部形成。在實施例中，介電質118包括二氧化矽。
在襯墊每個溝渠108的介電質118內形成碳填充物116。在實施例中，碳填充物116是由有機材料(例如光阻劑)熱解形成的。在圖1的實施例中，碳填充物116是 "浮動 "的，因為其不與元件100的任何主動部分電連接。如以下將會進行解釋，與另一種選擇相比，如此產生了較低的接面電容，其代價是較低的崩潰電壓。
第一電極126在摻雜區106上形成並與之電接觸，並在溝渠108中的碳填充物116的至少部分上延伸。第一電極126提供與垂直PIN二極體的陽極的電連接，該垂直PIN二極體由摻雜區106、摻雜區106下面的磊晶104的部分和基板102組成。
第一電極126可以包括鋁或其他導體，並且可以通過薄金屬層122電連接到摻雜區106，在一個實施例中，該金屬層可以包括矽化鎳。
第一電極126在溝渠108中的碳填充物116上延伸的部分可作為場板操作，以增加元件100的PIN二極體的崩潰電壓。
包括例如銀之導體的第二電極130形成在基板102的底面上，並提供與PIN二極體的陰極的電連接。
在電極126和介電質108上形成鈍化層128。在實施例中，該鈍化層包括矽氮氧化物（SiON）。
圖2繪示根據另一實施例的半導體元件200的剖面圖。該元件200與圖1的元件100不同的是： - 圖2的溝渠108S不像圖1的溝渠108那樣深，並且對應地， - 圖2的碳填充物116S沒有圖1的碳填充物116那麼深。 溝渠108S仍然是深的溝渠，因為其仍然比摻雜區106的底部和磊晶104之間的冶金接面深。
圖3A繪示根據另一實施例的半導體元件300A。元件300A不同於圖1的元件100之處在於：溝渠108中的碳填充物116G被認為是「接地的」，因為其經由第一電極126B電連接到元件300A的PIN二極體的陽極。
與圖1的浮動碳填充物116相比，接地的碳填充物116G以較高的接面電容為代價提供較高的崩潰電壓。
圖3B繪示根據另一實施例的半導體元件300B。該元件300B與圖3A的元件300A不同之處在於：溝渠108V具有傾斜的（而不是垂直的）側壁，並且相應地，溝渠108V中的接地碳填充物116V也具有傾斜的側壁。
儘管圖3B繪示具有接地碳填充物116V和溝渠108V延伸通過磊晶104的整個深度的半導體元件300B，但實施例不限於此，並且具有浮動碳填充物、並未延伸磊晶全部深度的溝渠或兩者的實施例也可以具有傾斜側壁的溝渠。具有傾斜溝渠側壁的實施例可能比具有垂直溝渠側壁的實施例更容易製造，同時仍然提供出色的電氣性能。
圖4A至圖10繪示根據數個實施例形成半導體元件的製程。當用於創建圖4A至圖10所示結構的技術在相關領域中是眾所周知的（例如，在沉積後經由光學微影形成層），為了簡潔起見，省略了對該技術的描述。
圖4A至圖4H繪示根據一實施例的半導體元件製程的步驟。圖1中出現的形式為1xx的元件符號對應於圖4A至圖4H中形式為4xx的元件符號，並且分別對應於基本相同的結構。
圖4A顯示了基板402、磊晶404和摻雜區406。
在圖4B中，溝渠408已經形成通過磊晶404的全部深度，並且少量進入基板404。然而，實施例不限於全部深度的溝渠，在實施例中，溝渠408在進入磊晶406的部分位置停止，如圖2的溝渠108S。在溝渠形成期間，摻雜區406的一部分被移除，使得摻雜區406和磊晶406之間的冶金接面以與溝渠的側壁接觸結束。
在圖4C中，在溝渠408的表面上以及在摻雜區406和磊晶404的頂面上已經形成了薄氧化層410。該薄氧化層410可包括經由熱氧化生長的二氧化矽。
形成薄氧化層410可使溝渠408的表面鈍化，如此可改善元件的漏電電流和崩潰電壓等特性。然而，形成薄氧化層410是選擇性的。
在圖4D中，在溝渠408中並在磊晶404和摻雜區406的頂部形成了較厚的介電層412。在形成薄氧化層410的實施例中，介電層412可以併入薄氧化層410。在實施例中，介電層412可以包括二氧化矽。
在圖4E中，有機材料414，例如光阻劑，已經在介電層412上形成。有機材料414可以經由例如旋轉塗布在元件上形成。
在圖4F中，不在溝渠408中的有機材料414的部分被移除。
在圖4G中，留在溝渠中的有機材料414已經經由熱解轉化為碳填充物416。例如，有機材料414可能是正光阻劑，例如來自Hoechst Celanese, Somerville, NJ的AZ4330，或是負光阻劑，例如來自MicroChemicals GmbH, Ulm, Germany的AZ nLOF 2070，並且可能已經在700℃或更高溫度被熱解以產生碳填充物416。
在圖4H中，在碳填充物416和介電層412上形成額外的介電質以形成介電層418。介電層418可以併入圖4G的介電層412。在實施例中，介電層418可以包括二氧化矽。
圖5A和圖5B繪示在根據一實施例的半導體元件製程中，在圖4A至圖4H所示的步驟之後執行的額外步驟。
在圖5A中，已經形成通過介電層418的第一接觸開口520，以暴露摻雜區406的一部分。
在圖5B，在摻雜區406上的第一接觸開口520的底部已經形成薄導電層522，其可以包括矽化鎳。
圖6A和圖6B繪示在根據一實施例的半導體元件製程中，在圖5A和圖5B所示的步驟之後執行的額外步驟。
在圖6A中，已經形成通過介電層418的第二接觸開口624，以暴露碳填充物416的一部分。
在圖6B中，已經形成第一電極626以提供與摻雜區406和碳填充物416的電連接。在本實施例中，碳填充物416是電接地的，並且對應於圖3A的碳填充物116G或圖3B的碳填充物116V。然後在該元件上形成鈍化層628。
圖7繪示根據另一實施例的半導體元件製程中在圖5A和圖5B所示的步驟之後執行的額外步驟。
在圖7，形成第一電極726以提供與摻雜區406的電連接。在本實施例中，碳填充物416是電浮動的，並且對應於圖1的碳填充物116。然後在該元件上形成了鈍化層728。
圖8A、圖8B和圖8C繪示在根據一實施例的半導體元件製程中，在圖4A至圖4H所示的步驟之後執行的額外步驟。接下來的圖8A、圖8B、圖8C、圖9和圖10顯示了簡化的垂直金屬氧化物半導體場效電晶體（VMOSFET）的製造步驟。圖8A至圖8C中出現的形式為8xx的元件符號對應於圖4A至圖4H中形式為4xx的元件符號，並分別對應於基本相同的結構。
在沉積圖8A所示的介電層418之前，在摻雜區406中形成摻雜源極區826。在摻雜區406是p型材料的實施例中，摻雜源極區826可以是n型材料。
在圖8A中，在磊晶404的主動區上方的介電層418中以及在摻雜區406的部分和摻雜源極區826的部分上方形成了開口832。這裡，摻雜區406對應於VMOSFET的p-體，然而為了清晰起見，沒有顯示本領域中眾所周知的摻雜區406的一些細節。
在圖8B中，在開口832內的主動區中間形成了淺溝渠，並且在淺溝渠中形成了介電層834。
在圖8C中，已經形成了額外的介電層，以創建介電層836，其可以包括介電層418。介電層836的一部分包括閘極介電質，並且閘極電極838已經在介電層836的閘極介電質部分上形成（在一個實施例中，由摻雜的多晶矽形成）。
圖9繪示在根據另一實施例的半導體元件製程中，在圖4A至圖4H和圖8A至圖8C所示的步驟之後執行的額外步驟。
在圖9，已經在介電層836中形成開口，以暴露摻雜區406和摻雜源極區826的部分。在介電層836的開口中暴露的摻雜區406和摻雜源極區826的表面上形成了薄導電層940，並且在一實施例中包括矽化鎳。源極電極942已經形成，以經由薄導電層940提供與摻雜區406和摻雜源極區826的電連接，並且形成為延伸到碳填充物416的至少一部分上方。
因此，圖9顯示了製造具有使用深溝渠中的浮動碳填充物形成的高電壓端點的VMOSFET的製程的中間階段。
圖10繪示根據另一實施例的半導體元件製程中在圖4A至圖4H和圖8A至圖8C所示的步驟之後執行的額外步驟。
在圖10中，已經在介電層836中形成開口，以暴露摻雜區406的部分、摻雜源極區826的部分以及碳填充物416的部分。薄導電層940已經在暴露在介電層836的開口中之摻雜區406和摻雜源極區826的表面上形成，並且在一實施例中包括矽化鎳。已經形成源極電極942，以經由薄導電層940提供與摻雜區406和摻雜源極區826的電連接，以及與碳填充物416的電連接。
相應地，圖10顯示了製造具有在深溝渠中使用接地的碳填充物形成的高壓端點的VMOSFET的過程的中間階段。
圖11繪示根據一實施例的半導體元件1100的剖面圖。在圖11中，形式為11xx的元件符號對應於圖1中形式為1xx的元件符號，並分別表示基本相似的結構。
元件1100包括基板1102，其上形成了磊晶1104。
摻雜區1106形成於深溝渠1108之間的磊晶1104的主動區1112A和1112B（統稱為主動區112）。摻雜區1106對應於n通道VMOSFET的主體區，可以是p型區域，並且相應地可以包括朝向個別主動區1112的中心形成的重摻雜n型源極區1126，以及朝向該主動區1112的周圍區域並與n型摻雜源極區1126相鄰形成的重摻雜p型區1128。
每個溝渠1108內襯有介電質1136，該介電質也在磊晶1104和摻雜區1106的頂部形成，並且可以在閘極電極1138下形成閘極介電質。在實施例中，介電質1136包括二氧化矽。
碳填充物1116在襯墊每個溝渠1108的介電質1136內形成。在實施例中，碳填充物1116是經由有機材料(例如光阻劑)的熱解形成的。圖11的實施例中的碳填充物1116是 "浮動的"，即其不與元件1100的任何主動部分電連接。然而，實施例並不限於浮動的碳填充物。
第一電極1142在摻雜區1126和1128上形成並與之電接觸，並且在溝渠1108中的碳填充物1116的至少部分上延伸。第一電極1142提供與元件1100的VMOSFET的源極區和主體區的電連接。
第一電極1142可以包括鋁，或其他導體，並且與摻雜區1126和1128電連接。在一些實施例中，第一電極1142經由薄導電層（未顯示）與摻雜區1126和1128電連接。
第一電極1142在溝渠1108中的碳填充物1116上延伸的部分可以作為場板操作以增加元件1100的VMOSFET的崩潰電壓。
包括例如銀之導體的第二電極1160形成在基板1102的底面上，並提供與主動區1112中的VMOSFET的汲極的電連接。
在第一電極1142和介電質1136上形成鈍化層1144。在實施例中，鈍化層包括氮氧化矽（SiON）。
圖12繪示根據一實施例的半導體元件1200的剖面圖。圖12的元件1200與圖11的元件1100的不同之處在於進一步包括一個或多個場環1262，該場環設置在介電質1136上，圍繞每個主動區1112並在碳填充物1116上方。場環1262包括導電材料，例如第一電極1142中使用的導電材料，並且每個場環都是導電隔離的(亦即與元件1200的任何主動或導電元件或相互之間不進行電傳導耦合)。場環1262、溝渠1108、浮動碳填充物1116，以及在一些實施例中，第一電極1142的一部分包括元件1200的主動區1112中的VMOSFET的高電壓終端。
圖13繪示根據一個實施例的半導體元件1300的剖面圖。圖13的元件1300與圖11的元件1100的不同之處在於將碳填充物1116導電地連接到第一電極1142。因此，元件1300中的碳填充物1116是接地的，並且為元件1300的主動區1112中的VMOSFET提供高電壓終端和較低的接面電容。
在圖13所示的元件1300中，主動區1112A和1112B的每個中的元件都連接到相同的碳填充物1116，但實施例不限於此。在一實施例中，圖13可以對應於主動區1112A和1112B中的每個VMOSFET是同一個多單元VMOSFET的單元。為了獲得最佳性能，VMOSFET的操作應該是一致的，即每個單元都處於相同的操作狀態。經由溝渠導電填充物將源極綁在一起，提供優異的等電位連接，因此對VMOSFET的性能有利。
在另一實施例中，兩個溝渠取代圖1300中間所示的單個溝渠1108，每個溝渠包括介電質的襯墊和碳填充物，因此，主動區1112A和1112B不被碳填充物導電地耦合在一起。
圖14是圖1的實施例的崩潰電壓圖，其為半導體材料和導電填充物之間的溝渠中的介電層厚度的函數。這些結果是針對共形介電層沉積的，其意旨沉積厚度在溝渠的底部和沿著側壁是相同的。
從圖14中可以看出，崩潰電壓隨著介電層的厚度增加。當在深溝渠中使用接地的碳填充物時，對於介電層厚度超過1.25 μm的情況下，崩潰電壓會比純介電質（二氧化矽）填充物的崩潰電壓高。另一方面，當使用電浮碳填充物時，即使對於厚的介電層而言，崩潰電壓仍然低於純介電質（二氧化矽）填充物的崩潰電壓。
圖15是圖1的實施例的接面電容圖，其為半導體材料和導電填充物之間的溝渠中的介電層厚度的函數。這些結果是針對共形介電層沉積和電浮動碳填充物。
從圖15中可以看出，與僅使用氧化物來填充溝渠相比，襯有介電質並填充有電浮動碳層的溝渠可用於提供接面電容（例如MOSFET汲極至源極電容）實質較低的高電壓終端。特別是，本實施例非常適用於減少快速切換和射頻（RF）應用中的功率損失。
以上已經提供了說明性的實施例，其中深溝渠內襯有例如二氧化矽之介電質，然後填充用熱解形成的碳。此種深溝渠可用於為半導體元件提供高電壓終端，並可改善這些元件的崩潰電壓，減少這些元件的接面電容，或以上之組合。因為生產根據實施例填充的深溝渠比生產僅填充氧化物的深溝渠更容易，所以使得高頻和高電壓半導體元件的製造更容易。
本發明的各方面已經結合作為說明性實例的具體實施例進行了描述，但實施例並不限於圖式中所顯示的或說明書中提及的。在不偏離以下申請專利範圍的範疇的情況下，可以對所揭示的實施例進行許多替代、修改和變化。此處揭示的實施例並不意旨是限制性的。
100:元件 102:基板 104:磊晶 106:摻雜區 108:深溝渠 108S:溝渠 108V:溝渠 116:碳填充物 116G:碳填充物 116S:碳填充物 116V:碳填充物 118:介電質 122薄金屬層 126:第一電極 1262:場環 128:鈍化層 130:第二電極 200:元件 300A:元件 300B:元件 402:基板 404:磊晶 406:摻雜區 408:溝渠 410:薄氧化層 412:介電層 414:有機材料 416:碳填充物 418:介電層 520:第一接觸開口 522:薄導電層 624:第二接觸開口 626:第一電極 628:鈍化層 726:第一電極 728:鈍化層 826:摻雜源極區 832:開口 834:介電層 836:介電層 838:閘極電極 940:薄導電層 942:源極電極 1100:元件 1102:基板 1104:磊晶 1106:摻雜區 1108:深溝渠 1112:主動區 1112A:主動區 1112B:主動區 1116:碳填充物 1126:重摻雜n型源極區 1128:重摻雜p型區 1136:介電質 1142:第一電極 1144:鈍化層 1160:第二電極 1200:元件 1300:元件
圖1繪示根據一實施例的半導體元件。
圖2繪示根據另一實施例的半導體元件。
圖3A繪示根據另一實施例的半導體元件。
圖3B繪示根據另一實施例的半導體元件。
圖4A至圖4H繪示根據一實施例的半導體元件製程的步驟。
圖5A和圖5B繪示在根據一實施例的半導體元件製程中在圖4A至圖4H所示的步驟之後執行的額外步驟。
圖6A和圖6B繪示在根據一實施例的半導體元件製程中在圖5A和圖5B所示的步驟之後執行的額外步驟。
圖7繪示在根據另一實施例的半導體元件製程中在圖5A和圖5B所示的步驟之後執行的額外步驟。
圖8A至圖8C繪示在根據一實施例的半導體元件製程中在圖4A至圖4H所示的步驟之後執行的額外步驟。
圖9繪示在根據另一實施例的半導體元件製程中在圖8A至圖8C所示的步驟之後執行的額外步驟。
圖10繪示在根據另一實施例的半導體元件製程中在圖8A至圖8C所示的步驟之後執行的額外步驟。
圖11繪示根據一實施例的半導體元件的剖面圖。
圖12繪示根據另一實施例的半導體元件的剖面圖。
圖13繪示根據另一實施例的半導體元件的剖面圖。
圖14是根據實施例的元件的崩潰電壓圖。
圖15是根據實施例的元件的接面電容圖。
100:元件
102:基板
104:磊晶
106:摻雜區
108:深溝渠
116:碳填充物
118:介電質
122:薄金屬層
126:第一電極
128:鈍化層
130:第二電極

Claims (21)

  1. 一種半導體元件，包括： 深溝渠； 設置在該深溝渠中的導電材料；以及 設置在深溝渠內並將該導電材料與該深溝渠的表面分隔的介電質。
  2. 如請求項1所述的半導體元件，其中該導電材料為碳。
  3. 如請求項1所述的半導體元件，其中導電材料是導電隔離的。
  4. 如請求項3的半導體元件，進一步包括：設置在該導電材料的至少一部分上的第一電極。
  5. 如請求項4的半導體元件，其中該第一電極是導電隔離的。
  6. 如請求項4的半導體元件，其中該第一電極與該半導體元件的主動元件的電極導電地耦合。
  7. 如請求項4的半導體元件，其中該第一電極、該深溝渠和該導電材料包括該半導體元件的主動元件的高電壓終端。
  8. 如請求項1所述的半導體元件，進一步包括： 主動元件；以及 導電電極，被配置為將該主動元件與該導電材料導電地耦合。
  9. 如請求項8的半導體元件，其中該主動元件包括二極體、場效電晶體（FET）、絕緣閘雙極電晶體（IGBT）、雙極性接面電晶體（BJT）、閘流電晶體或其組合。
  10. 如請求項1的半導體元件，進一步包括： 磊晶層； 設置在該磊晶層中的摻雜區；以及 位於該磊晶層與該摻雜區底部的接面處的冶金接面， 其中該深溝渠被設置在該磊晶層中，並且 其中該深溝渠從該磊晶層的頂面穿透該磊晶層至比冶金接面更深處。
  11. 一種製造半導體元件的方法，該方法包括： 在該半導體元件中形成溝渠； 在該溝渠內沉積有機化合物；以及 經由使用熱解將該有機化合物轉化為碳，而將該有機化合物轉化為碳填充物。
  12. 如請求項11的方法，進一步包括： 在利用熱解將該有機化合物轉化為碳之前，對該有機化合物進行薄化。
  13. 如請求項11的方法，進一步包括：在該溝渠內沉積該有機化合物之前，在該溝渠的表面形成一層介電質。
  14. 如請求項11的方法，進一步包括：在該碳填充物上形成介電層。
  15. 如請求項14的方法，進一步包括：在該介電層上和該碳填充物上形成導電電極。
  16. 如請求項15的方法，其中該導電電極與該碳填充物導電地耦合。
  17. 如請求項15的方法，進一步包括： 在該半導體元件中形成主動元件， 其中，該導電電極與該主動元件導電地耦合。
  18. 如請求項11的方法，其中該有機化合物是光阻劑。
  19. 如請求項18的方法，其中該光阻劑是使用旋轉塗布進行沉積。
  20. 如請求項11的方法，進一步包括： 在該半導體元件中形成摻雜區， 其中，該溝渠比該摻雜區的最深部分更深。
  21. 如請求項11的方法，進一步包括： 在利用熱解將該有機化合物轉化為碳填充物後，在攝氏700度或更高的溫度處理該半導體元件。
TW111125576A 2021-07-13 2022-07-07 具有深溝渠之半導體元件及其製程 TW202320331A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/374,734 US20230021169A1 (en) 2021-07-13 2021-07-13 Semiconductor device with deep trench and manufacturing process thereof
US17/374,734 2021-07-13

Publications (1)

Publication Number Publication Date
TW202320331A true TW202320331A (zh) 2023-05-16

Family

ID=84891022

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111125576A TW202320331A (zh) 2021-07-13 2022-07-07 具有深溝渠之半導體元件及其製程

Country Status (3)

Country Link
US (1) US20230021169A1 (zh)
TW (1) TW202320331A (zh)
WO (1) WO2023287601A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376893B1 (en) * 1997-12-13 2002-04-23 Hyundai Electronics Industries Co., Ltd. Trench isolation structure and fabrication method thereof
DE102006004218B3 (de) * 2006-01-30 2007-08-16 Infineon Technologies Ag Elektromechanische Speicher-Einrichtung und Verfahren zum Herstellen einer elektromechanischen Speicher-Einrichtung
US9396997B2 (en) * 2010-12-10 2016-07-19 Infineon Technologies Ag Method for producing a semiconductor component with insulated semiconductor mesas
KR101840903B1 (ko) * 2011-07-07 2018-03-21 에이비비 슈바이쯔 아게 절연 게이트 바이폴라 트랜지스터
US10132768B2 (en) * 2013-08-30 2018-11-20 Sk Innovation Co., Ltd. Gas sensor and method for manufacturing same
CN204011430U (zh) * 2014-06-09 2014-12-10 英飞凌科技股份有限公司 半导体器件
US9590033B1 (en) * 2015-11-20 2017-03-07 Ixys Corporation Trench separation diffusion for high voltage device
US10774450B2 (en) * 2016-02-24 2020-09-15 Tingying Zeng Method to massively manufacture carbon fibers through graphene composites and the use thereof
US10570010B1 (en) * 2016-06-17 2020-02-25 National Technology & Engineering Solutions Of Sandia, Llc Fabrication of multilayered carbon MEMS devices
CN106024866B (zh) * 2016-07-25 2019-03-29 电子科技大学 一种功率半导体器件的沟槽型终端结构
US9741570B1 (en) * 2016-07-29 2017-08-22 Infineon Technologies Austria Ag Method of manufacturing a reverse-blocking IGBT
US20200317870A1 (en) * 2019-04-04 2020-10-08 Lawrence Livermore National Security, Llc Curable polymer resins for 3d-printable hierarchical nanoporous foams and aerogels

Also Published As

Publication number Publication date
US20230021169A1 (en) 2023-01-19
WO2023287601A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
TWI467662B (zh) 在基於溝槽的碳化矽功率裝置中的分裂柵結構
TWI518803B (zh) 用於負載開關和直流－直流器件的高密度ｍｏｓｆｅｔ的器件結構及其制備方法
TWI509809B (zh) 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法
US7385248B2 (en) Shielded gate field effect transistor with improved inter-poly dielectric
US10847659B2 (en) Termination structure for insulated gate semiconductor device and method
US7494876B1 (en) Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same
US11289596B2 (en) Split gate power device and its method of fabrication
US9276075B2 (en) Semiconductor device having vertical MOSFET structure that utilizes a trench-type gate electrode and method of producing the same
US20220320295A1 (en) Sic mosfet structures with asymmetric trench oxide
US8017494B2 (en) Termination trench structure for mosgated device and process for its manufacture
TW201338168A (zh) 電晶體及其製造方法
US10923604B2 (en) Termination structure for insulated gate semiconductor device and method
JP5233158B2 (ja) 炭化珪素半導体装置
US20170250258A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN216413051U (zh) 半导体设备
TW202320331A (zh) 具有深溝渠之半導體元件及其製程
US20220181504A1 (en) Semiconductor device and production method for semiconductor device
US11901406B2 (en) Semiconductor high-voltage termination with deep trench and floating field rings
JP2021044517A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
TWM583123U (zh) 溝槽式閘極寬能隙裝置
US20230268432A1 (en) Manufacturing method of a semiconductor device
CN108701694B (zh) 高压碳化硅肖特基二极管倒装芯片阵列
JP2023045864A (ja) 半導体装置及び半導体装置の製造方法
KR101640570B1 (ko) 실리콘 카바이드 트렌치 게이트형 전력 모스 소자 및 그 제조방법
CN109888010A (zh) 具有P型屏蔽层的AlGaN/GaN异质结垂直型场效应晶体管及其制作方法