TW202316087A - 雪崩光電二極體陣列 - Google Patents

雪崩光電二極體陣列 Download PDF

Info

Publication number
TW202316087A
TW202316087A TW111122142A TW111122142A TW202316087A TW 202316087 A TW202316087 A TW 202316087A TW 111122142 A TW111122142 A TW 111122142A TW 111122142 A TW111122142 A TW 111122142A TW 202316087 A TW202316087 A TW 202316087A
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor layer
layer
aforementioned
viewed
Prior art date
Application number
TW111122142A
Other languages
English (en)
Inventor
園部弘典
Original Assignee
日商濱松赫德尼古斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商濱松赫德尼古斯股份有限公司 filed Critical 日商濱松赫德尼古斯股份有限公司
Publication of TW202316087A publication Critical patent/TW202316087A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

於本發明之APD陣列1中，複數個APD 15包含：第一半導體層21、複數個第二半導體層22、及倍增層40。第一半導體層21設置於較半導體區域20靠近第二面12側。複數個第二半導體層22沿著第一面11排列。倍增層40係設置於半導體區域20內，且在與第一面11正交之方向上設置於複數個第二半導體層22與第一半導體層21之間。倍增層40之第三半導體層23與第四半導體層24各者，係於自與第一面11正交之方向觀察時，以與複數個第二半導體層22重疊之方式連續設置。第三半導體層23設置於較第四半導體層24靠近第一面11側。

Description

雪崩光電二極體陣列
本發明係關於一種雪崩光電二極體陣列。
業已知悉雪崩光電二極體陣列(例如，專利文獻1)。雪崩光電二極體陣列例如具有複數個雪崩光電二極體。於專利文獻1之雪崩光電二極體陣列中，在半導體基板中排列有複數個雪崩光電二極體。 [先前技術文獻] [專利文獻]
專利文獻1：日本特表2019-530215號公報
[發明所欲解決之問題]
於使用雪崩光電二極體陣列之光檢測裝置中，在彼此相鄰之雪崩光電二極體之間存在無法檢測光之死區。專利文獻1之光檢測裝置具備微透鏡陣列，構成為使如無微透鏡陣列則向死區入射之光藉由微透鏡而折射且導引至可檢測之區域。藉此，實質上可將受光範圍擴大。
然而，於使用微透鏡陣列之構成中，相應於微透鏡陣列之程度，而成本變高，製造製程之步驟數變多。因此，於如此之構成中，不易削減成本及製造製程之步驟數。進而，於使用微透鏡陣列之構成中，相對於透過微透鏡之電磁波及電子射線等粒子線，不期望死區之削減效果。因此，期待一種一面為削減微透鏡陣列等之構件之簡單之構成，一面可削減死區，且可實現所期望之電磁波或粒子線之檢測之雪崩光電二極體陣列。
本發明之一態樣之目的在於提供一種藉由簡單之構成，可削減死區，且可實現所期望之電磁波或粒子線之檢測之雪崩光電二極體陣列。 [解決問題之技術手段]
本發明之一態樣之雪崩光電二極體陣列具備半導體基板。半導體基板具有彼此對向之第一面及第二面。半導體基板包含設置於第一面側之第一導電型之半導體區域。半導體基板具有複數個雪崩光電二極體。複數個雪崩光電二極體沿著第一面排列。複數個雪崩光電二極體包含：第一導電型之第一半導體層、第二導電型之複數個第二半導體層、及倍增層。第一半導體層設置於較半導體區域靠近第二面側。複數個第二半導體層沿著第一面排列。各第二半導體層於自與第一面正交之方向觀察時由半導體區域包圍。倍增層設置於半導體區域內，且在與第一面正交之方向上設置於複數個第二半導體層與第一半導體層之間。於自與第一面正交之方向觀察時，複數個第二半導體層、及倍增層設置於第一半導體層所位處之範圍內。倍增層包含彼此對向之第二導電型之第三半導體層與第二導電型之第四半導體層。第三半導體層設置於較第四半導體層靠近第一面側。第三半導體層與第四半導體層各者於自與第一面正交之方向觀察時，以與複數個第二半導體層重疊之方式連續設置。
於上述一態樣中，複數個雪崩光電二極體包含：第一導電型之第一半導體層、第二導電型之複數個第二半導體層、及倍增層。倍增層之第三半導體層與第四半導體層各者於自與第一面正交之方向觀察時，以與複數個第二半導體層重疊之方式連續設置。該情形下，藉由檢測對象之電磁波或粒子線之入射而產生之載子藉由以與複數個第二半導體層重疊之方式連續設置之倍增層而倍增。於倍增層中經倍增之載子自各第二半導體層輸出。根據該構成，可削減死區。由於除了複數個第二半導體層之外，另設置倍增層，故抑制各第二半導體層中之電場之集中。因此，於各第二半導體層中亦抑制邊緣崩潰。因此，於無微透鏡陣列等之簡單之構成中，削減死區，可檢測所期望之電磁波或粒子線。根據該構成，可將感度層構成為較寬廣。因此，尤其是可實現需要較寬廣之感度層之電磁波或粒子線之檢測。
於上述一態樣中，第一半導體層之雜質濃度及第四半導體層之雜質濃度可較半導體區域之雜質濃度為高。第一半導體層之雜質濃度可較第四半導體層之雜質濃度為高。各第二半導體層之雜質濃度可較第三半導體層之雜質濃度為高。
於上述一態樣中，在與第一面正交之方向上，第一半導體層與第四半導體層之最短距離可大於複數個第二半導體層與第三半導體層之最短距離。該情形下，將第一半導體層與第四半導體層之間之感度層確保為較寬廣。因此，需要較寬廣之感度層之電磁波或粒子線之檢測精度可提高。
於上述一態樣中，第三半導體層之雜質濃度較第四半導體層之雜質濃度為高。該情形下，於動作時，第一半導體層與第四半導體層之間之電場強度大於第一面與第三半導體層之間之電場強度。因此，於第一半導體層與第四半導體層之間，確保產生之載子之移動速度，可實現高速應答。可進一步抑制複數個第二半導體層與倍增層之間之邊緣崩潰。
於上述一態樣中，在將與第一面正交之方向上之距第一面之任意位置設為“x”，將任意位置“x”之第三半導體層之雜質濃度設為“f(x)”，將任意位置“x”之第四半導體層之雜質濃度設為“g(x)”，將與第一面正交之方向上之第三半導體層之厚度設為“L α”，將與第一面正交之方向上之第四半導體層之厚度設為“L β”，將與第一面正交之方向上之第一面與第三半導體層之最短距離設為“A”，將與第一面正交之方向上之第一面與第四半導體層之最短距離設為“B”時，可滿足式(1)。 [數1]
Figure 02_image001
該情形下，於第一半導體層與第四半導體層之間，確保產生之載子之移動速度，可實現高速應答。可於複數個第二半導體層與倍增之間進一步抑制邊緣崩潰。
於上述一態樣中，半導體基板可包含第二導電型之第五半導體層，該第二導電型之第五半導體層於自與第一面正交之方向觀察時，包圍複數個第二半導體層排列之區域之整體。於自與第一面正交之方向觀察時，第三半導體層與第五半導體層可於至少一部分處相互重疊。該情形下，可進一步減小各第二半導體層中之增益之不均。進而，可抑制於檢測對象範圍外產生之載子向第二半導體層移動。
於上述一態樣中，自與第一面正交之方向觀察，各第二半導體層之緣部可由接合終端延長區域覆蓋。覆蓋各第二半導體層之接合終端延長區域可為具有較第二半導體層之雜質濃度為低之雜質濃度之第二導電型之半導體區域。該情形下，可進一步抑制各第二半導體層中之邊緣崩潰。
於上述一態樣中，各第二半導體層中面向半導體區域之部分可由接合終端延長區域覆蓋。該情形下，可進一步抑制各第二半導體層中之邊緣崩潰。
於上述一態樣中，覆蓋各第二半導體層之接合終端延長區域可與倍增層隔開。該情形下，各第二半導體層與倍增層之間之電場強度可變得更均一。
於上述一態樣中，在自與第一面正交之方向觀察時，第五半導體層之緣可由接合終端延長區域覆蓋。覆蓋第五半導體層之接合終端延長區域可為具有較第五半導體層之雜質濃度為低之雜質濃度之第二導電型之半導體區域。該情形下，可抑制第五半導體層中之邊緣崩潰。
於上述一態樣中，半導體基板可包含第一導電型之第六半導體層。第六半導體層於自與第一面正交之方向觀察時，可設置於複數個第二半導體層中彼此相鄰之第二半導體層之間。第六半導體層之雜質濃度可較半導體區域之雜質濃度為高。該情形下，可抑制彼此相鄰之第二半導體層間之載子之移動。
於上述一態樣中，在與第一面正交之方向上，第六半導體層之厚度可小於各第二半導體層之厚度。該情形下，可抑制第六半導體層與第三半導體層之間之邊緣崩潰。
於上述一態樣中，半導體基板可含有矽。第二導電型可為N型。
於上述一態樣中，半導體基板可含有磷化銦。第二導電型可為P型。
於上述一態樣中，倍增層在與第一面正交之方向上，可設置於與第一面相隔10 μm以下之範圍。該情形下，可具有較容易形成之構成。
於上述一態樣中，於沿著第一面之方向，各第二半導體層之寬度可大於10 μm。該情形下，可確保進行檢測之各像素之尺寸。
於上述一態樣中，在自與第一面正交之方向觀察時，倍增層可包含彼此對向之一對緣部。複數個第二半導體層可於一對緣部之對向方向排列3個以上。於自與第一面正交之方向觀察時，在上述對向方向，複數個第二半導體層可位於一對緣部之間。該情形下，可進一步抑制各第二半導體層中之增益之不均。
於上述一態樣中，在自與第一面正交之方向觀察時，於複數個第二半導體層中，各第二半導體層與倍增層重疊之區域之面積可互為相等。該情形下，可進一步抑制各第二半導體層中之增益之不均。
於上述一態樣中，在自與第一面正交之方向觀察時，倍增層之緣部可與遮蔽構件重疊。該情形下，可抑制產生檢測對象區域外之載子。
於上述一態樣中，各雪崩光電二極體可為自第一面入射檢測光之正面入射型、或自第二面入射檢測光之背面入射型。
於上述一態樣中，在自與第一面正交之方向觀察時，各第二半導體層中與倍增層重疊之部分可呈現沿著第一面之方向延伸之矩形形狀。
於上述一態樣中，在自與第一面正交之方向觀察時，各第二半導體層之寬度可大於彼此相鄰之第二半導體層間之最短距離。該情形下，來自第二半導體層之電力線之方向一致，容易將產生之載子誘導至第二半導體層。 [發明之效果]
本發明之一態樣可提供一種藉由簡單之構成，可削減死區，且可實現所期望之電磁波或粒子線之檢測之雪崩光電二極體陣列。
以下，參照附圖，詳細地說明本發明之實施形態。此外，於說明中，對同一要素或具有同一功能之要素，使用同一符號，且省略重複之說明。
首先，參照圖1至圖4，說明本實施形態之雪崩光電二極體陣列之構成。以下，將「雪崩光電二極體」稱為「APD」。圖1係本實施形態之APD陣列之概略俯視圖。圖2係APD陣列之剖視圖。圖3係APD陣列之俯視圖。圖4係APD陣列之部分放大圖。X軸、Y軸、及Z軸彼此正交。方向D1與Z軸方向一致。方向D2與方向D1正交，且平行於XY軸平面。以下，亦將方向D1稱為「Z軸方向」。
APD陣列1被用於電磁波或粒子線之檢測。APD陣列1例如可被用作LiDAR(Light Detection and Ranging，光達)用之光檢測器。APD陣列1例如亦可被用作高能量粒子之檢測器。APD陣列1尤其是被用於需要較寬廣之感度層之電磁波或粒子線之檢測。例如，由APD陣列1檢測之電磁波包含具有600 nm～1200 nm之波長之電磁波、或X射線。由APD陣列1檢測之粒子線例如包含電子射線等高能量粒子線。以下，亦將X射線及高能量粒子線總稱為「高能量線」。於本實施形態中，APD陣列1為正面入射型。
如圖1及圖2所示，APD陣列1具備半導體基板10。如圖2所示，半導體基板10具有彼此對向之第一面11及第二面12。
半導體基板10具有複數個APD 15。複數個APD 15沿著第一面11排列。如圖3所示，APD陣列1包含檢測對象區域DA。APD陣列1輸出與入射至檢測對象區域DA之電磁波或粒子相應之檢測信號。各APD 15以線性模式動作。
於本實施形態中，各APD 15為自第一面11入射檢測光之正面入射型。亦即，於本實施形態中，第一面11相當於入射面。Z軸與第一面11正交。X軸及Y軸沿著第一面11延伸。
如圖2所示，半導體基板10包含設置於第一面11側之半導體區域20。半導體區域20為第一導電型。於本實施形態中，半導體區域20形成第一面11之一部分。半導體基板10進一步包含第一半導體層21、複數個第二半導體層22、及倍增層40。複數個APD 15包含設置於半導體基板10內之第一半導體層21、複數個第二半導體層22、及倍增層40。第一半導體層21為第一導電型。複數個第二半導體層22為第二導電型。
第一半導體層21設置於較半導體區域20靠近第二面12側。第一半導體層21沿著第二面12設置。於本實施形態中，第一半導體層21形成第二面12。第一半導體層21於半導體基板10內與半導體區域20相接。於自Z軸方向觀察時，複數個第二半導體層22、及倍增層40設置於第一半導體層21所位處之範圍內。於本實施形態中，第一半導體層21相當於陽極。
複數個第二半導體層22沿著第一面11排列。各第二半導體層22形成第一面11之一部分。各第二半導體層22於自Z軸方向觀察時由半導體區域20包圍。於本實施形態中，各第二半導體層22於形成第一面11之面以外之面中與半導體區域20相接。於自Z軸方向觀察時，於彼此相鄰之第二半導體層22之間設置有半導體區域20。各第二半導體層22相當於輸出各APD 15之檢測信號之通道層。
如圖1所示，於自Z軸方向觀察時，各第二半導體層22中與倍增層40重疊之部分例如呈現於X軸方向延伸之矩形形狀。於本說明書中，「重疊」不限定於彼此之輪廓一致之情形，包含在彼此之至少一部分中重疊之情形。於自Z軸方向觀察時，各第二半導體層22中與檢測對象區域DA重疊之部分例如呈現於X軸方向延伸之矩形形狀。於本說明書中，「矩形形狀」亦包含將角變圓之形狀。於自Z軸方向觀察時，各第二半導體層22之寬度W1大於彼此相鄰之第二半導體層22間之最短距離L1。於自Z軸方向觀察時，各第二半導體層22之寬度W1例如大於10 μm。第二半導體層22之寬度W1例如為沿著X軸方向之方向之長度。
倍增層40將載子倍增。倍增層40設置於半導體區域20內。倍增層40於Z軸方向設置於複數個第二半導體層22與第一半導體層21之間。倍增層40例如於Z軸方向設置於與第一面11相隔10 μm以下之範圍。倍增層40於Z軸方向可設置於與第一面11相隔1 μm以上10 μm以下之範圍。
倍增層40例如呈矩形形狀。倍增層40於例如X軸方向延伸。於自Z軸方向觀察時，倍增層40包含：於X軸方向彼此對向之一對緣部41a、41b、及於Y軸方向彼此對向之緣部41c、41d。
於在正面入射型之APD陣列1中，複數個第二半導體層22矩陣狀二維排列之情形下，複數個第二半導體層22以於列方向或行方向成為2行以下之方式排列。於本實施形態中，如圖1所示，複數個第二半導體層22於Y軸方向排列成2列以下。複數個第二半導體層22於X軸方向排列3個以上。複數個第二半導體層22之排列為2列以下3行以上。於圖1所示之構成中，複數個第二半導體層22排列成2列4行。
於自Z軸方向觀察時，在X軸方向，複數個第二半導體層22位於一對緣部41a、41b之間。換言之，於自Z軸方向觀察時，倍增層40之一對緣部41a、41b位於較複數個第二半導體層22中於X軸方向位於最外側之第二半導體層44之緣部44a更靠外側。於複數個第二半導體層22之排列為2列以下3行以上之情形下，倍增層40自Z軸方向觀察配置為跨及複數個第二半導體層22。
該情形下，於複數個第二半導體層22中，自Z軸方向觀察，各第二半導體層22與倍增層40重疊之區域之面積互為相等。「相等」包含製造公差。檢測對象區域DA位於倍增層40所位處之範圍內。於自Z軸方向觀察時，各第二半導體層22較倍增層40之緣部41c、41d更於Y軸方向延伸。
如圖2所示，倍增層40包含彼此對向之第三半導體層23及第四半導體層24。第三半導體層23設置於較第四半導體層24靠近第一面11側。第四半導體層24設置於較第三半導體層23靠近第二面12側。第三半導體層23為第二導電型。第四半導體層24為第一導電型。
於本實施形態中，倍增層40進一步包含位於第三半導體層23與第四半導體層24之間之半導體區域20。第三半導體層23與第四半導體層24隔著半導體區域20對向，而相互隔開。作為本實施形態之變化例，倍增層40可不包含半導體區域20。於該變化例中，第三半導體層23與第四半導體層24相互連接。
倍增層40於自Z軸方向觀察時，以與複數個第二半導體層22重疊之方式連續設置。換言之，於自Z軸方向觀察時，由倍增層40之緣部41a、41b、41c、41d包圍之單一區域與複數個第二半導體層22重疊。倍增層40中所含之第三半導體層23與第四半導體層24各者於自Z軸方向觀察時設置為與複數個第二半導體層22重疊。倍增層40中所含之第三半導體層23與第四半導體層24各者連續設置。第三半導體層23與第四半導體層24於自Z軸方向觀察時設置為相互重疊。1個第三半導體層23與1個第四半導體層24之兩者，於Z軸方向上與複數個第二半導體層22對向。
於本實施形態中，在自Z軸方向觀察時，倍增層40之緣部41a、41b、41c、41d係與第三半導體層23之緣部一致。於自Z軸方向觀察時，倍增層40之緣部41a、41b、41c、41d係與第四半導體層24之緣部一致。於本實施形態中，各第二半導體層22係於自Z軸方向觀察時包含不與倍增層40重疊之部分。例如，於自Z軸方向觀察時，倍增層40與複數個第二半導體層22重疊之區域之面積，為倍增層40所位處之區域之面積與80%以上。
半導體基板10進一步包含第五半導體層25。第五半導體層25於自Z軸方向觀察時，包圍複數個第二半導體層22排列之區域之整體。第五半導體層25形成第一面11之一部分。第五半導體層25由半導體區域20包圍。第五半導體層25係於形成第一面11之面以外之面上與半導體區域20相接。第五半導體層25為第二導電型。
於自Z軸向觀察時，倍增層40與第五半導體層25於至少一部分處相互重疊。於自Z軸向觀察時，第三半導體層23與第五半導體層25於至少一部分處相互重疊。第五半導體層25相當於吸收於檢測對象區域DA外產生之載子之吸收層。
半導體基板10進一步包含複數個第六半導體層26。各第六半導體層26為第一導電型。複數個第六半導體層26排列於第一面11。各第六半導體層26形成第一面11之一部分。各第六半導體層26被半導體區域20包圍。於本實施形態中，各第六半導體層26於形成第一面11之面以外之面上與半導體區域20相接。各第六半導體層26係於自Z軸方向觀察時設置於彼此相鄰之複數個第二半導體層22之間。各第六半導體層26將彼此相鄰之第二半導體層22間分離，相當於抑制載子之移動之分離件。
各第六半導體層26自Z軸方向觀察與第三半導體層23重疊。於Z軸方向，各第六半導體層26之厚度小於各第二半導體層22之厚度。各第六半導體層26與第三半導體層23相互隔開。例如，於Z軸方向，各第六半導體層26與第三半導體層23之最短距離例如為1 μm以上。於各第六半導體層26與第三半導體層23之間設置有半導體區域20。於沿著第一面11之方向，各第六半導體層之寬度為例如8 μm以下。
半導體基板10進一步包含半導體電極層45。半導體電極層45於自Z軸方向觀察時包含複數個第二半導體層22排列之區域之整體、及第五半導體層25之整體。半導體電極層45形成第一面11之一部分。半導體電極層45由半導體區域20包圍。半導體電極層45於形成第一面11之面以外之面中與半導體區域20相接。半導體電極層45為第一導電型。於自Z軸向觀察時，倍增層40與半導體電極層45不重疊。半導體電極層45與第一半導體層21電性連接。
半導體基板10例如包含矽半導體。該情形下，半導體基板10含有矽。該情形下，第一導電型為P型，第二導電型為N型。於半導體基板10中，於P型之半導體層即第一半導體層21及第四半導體層24，例如摻雜III族元素，作為雜質。P型之雜質例如含有選自硼、鎵、及銦之至少1種。於N型之半導體層即第二半導體層22及第三半導體層23例如摻雜V族元素，作為雜質。N型之雜質例如含有選自磷、砷、及銻之至少1種。
雜質之摻雜例如藉由離子注入或熱擴散而進行。於本實施形態中，複數個第二半導體層22、第三半導體層23、第四半導體層24、第五半導體層25、及半導體電極層45係藉由利用離子注入進行之雜質之摻雜而形成。
作為本實施形態之變化例，半導體基板10例如可包含化合物半導體。該情形下，半導體基板10可含有磷化銦。第一導電型為N型，第二導電型為P型。於半導體基板10中，於N型之半導體層例如摻雜IV族或VI族元素，作為雜質。N型之雜質例如含有選自矽、錫、硫磺、硒、及碲之至少1種。於P型之半導體層例如摻雜II族元素，作為雜質。P型之雜質例如含有選自鈹、及鋅之至少1種。
於半導體區域20、第一半導體層21、第二半導體層22、第三半導體層23、第四半導體層24、第五半導體層25、及半導體電極層45各者中摻雜之雜質之量例如滿足藉由雜質濃度而表示之以下之關係。第一半導體層21之雜質濃度及第四半導體層24之雜質濃度例如為半導體區域20之雜質濃度以上，更佳為較半導體區域20之雜質濃度為高。第一半導體層21之雜質濃度例如為第四半導體層24之雜質濃度以上，更佳為較第四半導體層24之雜質濃度為高。各第二半導體層22之雜質濃度例如為第三半導體層23之雜質濃度以上，更佳為較第三半導體層23之雜質濃度為高。第三半導體層23之雜質濃度例如為第四半導體層24之雜質濃度以上，更佳為較第四半導體層24之雜質濃度為高。第六半導體層26之雜質濃度為半導體區域20之雜質濃度以上，更佳為較半導體區域20之雜質濃度為高。第五半導體層25之雜質濃度例如與各第二半導體層22同等。半導體電極層45之雜質濃度例如與第一半導體層21同等。「雜質濃度」意指每單位體積之經摻雜之雜質之量。雜質濃度亦被稱為電荷載子濃度、或多數載子濃度。
作為本實施形態之變化例，於半導體區域20、第一半導體層21、第二半導體層22、第三半導體層23、第四半導體層24、第五半導體層25、及半導體電極層45各者中摻雜之雜質之量可藉由Z軸方向之雜質量之合計而非雜質濃度來比較。Z軸方向之雜質量之合計例如藉由對Z軸方向上之距第一面11之任意位置之雜質濃度於Z軸方向上進行線積分而求得。進行線積分之區間長度例如為對象之區域之Z軸方向上之厚度。以下，將藉由該線積分而求得之值稱為「雜質積分量」。
例如，於將Z軸方向上之距第一面11之任意位置設為“x”，將任意位置“x”之第三半導體層23之雜質濃度設為“f(x)”，將任意位置“x”之第四半導體層24之雜質濃度設為“g(x)”，將Z軸方向上之第三半導體層23之厚度設為“L α”，將Z軸方向上之第四半導體層24之厚度設為“L β”，將Z軸方向上之第一面11與第三半導體層23之最短距離設為“A”，將Z軸方向上之第一面11與第四半導體層24之最短距離設為“B”時，滿足以下之式(2)。 [數2]
Figure 02_image003
亦即，第三半導體層23之雜質積分量例如為第四半導體層24之雜質積分量以上。更佳為，第三半導體層23之雜質積分量例如大於第四半導體層24之雜質積分量。
於半導體區域20、第一半導體層21、第二半導體層22、第三半導體層23、第四半導體層24、第五半導體層25、及半導體電極層45各者中摻雜之雜質之量就上述雜質積分量滿足以下之關係。第一半導體層21之雜質積分量及第四半導體層24之雜質積分量例如為半導體區域20之雜質積分量以上，更佳為大於半導體區域20之雜質積分量。第一半導體層21之雜質積分量例如為第四半導體層24之雜質積分量以上，更佳為大於第四半導體層24之雜質積分量。各第二半導體層22之雜質積分量例如為第三半導體層23之雜質積分量以上，更佳為大於第三半導體層23之雜質積分量。第六半導體層26之雜質積分量例如為半導體區域20之雜質積分量以上，更佳為大於半導體區域20之雜質積分量。第五半導體層25之雜質積分量例如與各第二半導體層22同等。半導體電極層45之雜質積分量例如大於第一半導體層21。
於本實施形態中，如圖1及圖3所示，APD陣列1進一步具備複數個金屬層30、31、32、及複數個墊電極33、34、35。複數個金屬層30、31、32、及複數個墊電極33、34、35均設置於第一面11上。
複數個金屬層30於自Z軸方向觀察時覆蓋複數個第二半導體層22之一部分。複數個金屬層30相互隔開。複數個金屬層30與互不相同之第二半導體層22相接。各金屬層30對相接之第二半導體層22賦予電位。
金屬層31於自Z軸方向觀察時包圍複數個第二半導體層22。如圖2所示，於自Z軸方向觀察時，金屬層31與第五半導體層25重疊。金屬層31沿著第五半導體層25連續設置。金屬層31例如與第五半導體層25相接。例如，可經由金屬層31對第五半導體層25賦予電位。該情形下，第五半導體層25可進一步吸收於檢測對象區域DA中產生之載子。
如圖1所示，金屬層31於自Z軸方向觀察時與倍增層40之緣部41a、41b重疊。倍增層40之緣部41a、41b係由金屬層31予以遮光。金屬層31相當於抑制檢測對象之電磁波向倍增層40之緣部41a、41b、41c、41d入射之遮蔽構件。
金屬層32於自Z軸方向觀察時包圍金屬層31及複數個第二半導體層22。於自Z軸方向觀察時，金屬層32與半導體電極層45重疊。金屬層32沿著半導體電極層45連續設置。金屬層32與半導體電極層45相接。半導體電極層45經由金屬層32被賦予電位。
複數個墊電極33分別連接於金屬層30。複數個墊電極33分別經由金屬層30電性連接於各第二半導體層22。如圖3所示，各墊電極33設置於第一面11上，經由複數個金屬層30中對應之金屬層30與複數個第二半導體層22中對應之第二半導體層22相接。各墊電極33相當於輸出來自各第二半導體層22之檢測信號之輸出端子。於自Z軸方向觀察時，各墊電極33設置於不與倍增層40重疊之範圍。複數個墊電極33排列於X軸方向，連接於互不相同之第二半導體層22。於本實施形態中，各墊電極33相當於APD陣列1之陰極。
複數個墊電極34連接於金屬層31。於本實施形態中，各墊電極34相當於APD陣列1之陰極。複數個墊電極35連接於金屬層32。於本實施形態中，墊電極35、金屬層32、半導體電極層45、及第一半導體層21相當於APD陣列1之陽極。
如圖2所示，各APD 15包含：形成於半導體基板10內之分支層51、電場緩和層52、高電場層53、電場控制層54、及感度層55。分支層51、電場緩和層52、高電場層53、電場控制層54、及感度層55自第一面11向第二面12依序排列。
分支層51包含第二半導體層22及半導體區域20。分支層51位於自第一面11至第一面11側之半導體區域20與第三半導體層23之邊界B1之區域。作為本實施形態之變化例，第二半導體層22可與第三半導體層23相接。該情形下，分支層51包含第二半導體層22，邊界B1係第二半導體層22與第三半導體層23之邊界。
電場緩和層52、高電場層53、及電場控制層54相當於倍增層40。換言之，於本實施形態中，倍增層40包含電場緩和層52、高電場層53、及電場控制層54。電場緩和層52緩和分支層51中之電場強度。電場緩和層52包含第三半導體層23。電場緩和層52位於自邊界B1至第二面12側之半導體區域20與第三半導體層23之邊界B2之區域。
高電場層53係於動作時被賦予較其他半導體層為高之電場強度之層。高電場層53相當於在較其他半導體層為高之電場強度下將載子倍增之載子倍增層。高電場層53包含半導體區域20。高電場層53位於自邊界B2至半導體區域20與第四半導體層24之邊界B3之區域。
電場控制層54控制高電場層53中之電場強度。電場控制層54包含第四半導體層24。電場控制層54位於自邊界B3至第二面12側之半導體區域20與第四半導體層24之邊界B4之區域。
倍增層40位於自邊界B1至邊界B4之區域。作為本實施形態之變化例，於在第三半導體層23與第四半導體層24之間不設置半導體區域20之情形下，倍增層40不包含半導體區域20。該情形下，高電場層53相當於第三半導體層23與第四半導體層24之邊界。
感度層55包含半導體區域20。感度層55位於自邊界B4至半導體區域20與第一半導體層21之邊界B5之區域。於Z軸方向，第一半導體層21與第四半導體層24之最短距離L11大於複數個第二半導體層22與第三半導體層23之最短距離L12。因此，於Z軸方向，感度層55之厚度大於複數個第二半導體層22與第三半導體層23之最短距離L12。於Z軸方向，感度層55之厚度可大於分支層51之厚度。於Z軸方向，感度層55之厚度可大於分支層51之厚度與倍增層40之厚度之合計。感度層55之厚度例如為10 μm以上1000 μm以下。感度層55之厚度可為20 μm以上80 μm以下。
於電子或粒子入射至感度層55時，於感度層55中產生載子。於感度層55中產生之載子移動至倍增層40。於感度層55中產生之載子之移動速度依存於感度層55中之電場強度。於倍增層40中，載子被倍增。於倍增層40中經倍增之載子移動至分支層51。移動至分支層51之載子自各第二半導體層22輸出。
其次，參照圖5，針對本實施形態之變化例之APD陣列進行說明。圖5係本實施形態之變化例之APD陣列1A之剖視圖。本變化例大致與上述之實施形態及變化例類似或相同。APD陣列1A就包含半導體基板10A取代半導體基板10之點，與上述之實施形態不同。以下，主要說明與上述之實施形態之不同點。
如圖5所示，半導體基板10A包含複數個接合終端延長區域(JTE：Junction Termination Extension)27。各第二半導體層22係由接合終端延長區域27覆蓋。於自Z軸方向觀察時，各第二半導體層22之緣部22b係由接合終端延長區域27覆蓋。於本變化例中，各第二半導體層22與半導體區域20相互隔開。於各第二半導體層22與半導體區域20之間設置有接合終端延長區域27。各第二半導體層22於形成第一面11之面以外之面中與接合終端延長區域27相接。換言之，各第二半導體層22中面向半導體區域20之部分與接合終端延長區域27相接。
第五半導體層25係由接合終端延長區域27覆蓋。於自Z軸方向觀察時，第五半導體層25之緣部25b係由接合終端延長區域27覆蓋。於本變化例中，第五半導體層25與半導體區域20相互隔開。於第五半導體層25與半導體區域20之間設置有接合終端延長區域27。第五半導體層25於形成第一面11之面以外之面中與接合終端延長區域27相接。換言之，第五半導體層25中面向半導體區域20之部分與接合終端延長區域27相接。
於本變化例中，各接合終端延長區域27與第三半導體層23相互隔開。於各接合終端延長區域27與第三半導體層23之間設置有半導體區域20。作為本變化例之進一步之變化例，各接合終端延長區域27與第三半導體層23可相接。
作為本變化例之進一步之變化例，複數個接合終端延長區域27可為連續之1個區域。該情形下，例如，藉由1個接合終端延長區域27，覆蓋複數個第二半導體層22及第五半導體層25。
各接合終端延長區域27為第二導電型之半導體區域。接合終端延長區域27之雜質濃度低於第二半導體層22之雜質濃度。接合終端延長區域27之雜質積分量例如小於第二半導體層22之雜質積分量。
其次，參照圖6，針對本實施形態之變化例之APD陣列進行說明。圖6係本實施形態之變化例之APD陣列1B之剖視圖。本變化例大致與上述之實施形態及變化例類似或相同。APD陣列1B就包含半導體基板10B取代半導體基板10A之點，與圖5所示之構成不同。以下，主要說明與圖5所示之構成之不同點。
如圖6所示，半導體基板10B就包含複數個接合終端延長區域27C取代複數個接合終端延長區域27之點，與半導體基板10A不同。於自Z軸方向觀察時，各第二半導體層22之緣部22b係由接合終端延長區域27C覆蓋。於各第二半導體層22之緣部22b與半導體區域20之間設置有接合終端延長區域27C。各第二半導體層22於緣22b以外之部分中與半導體區域20相接。例如，各第二半導體層22中與第一面11對向之面22a之至少一部分與半導體區域20相接。各第二半導體層22之緣部22b包含各第二半導體層22中與第一面11對向之面22a之緣部。
於自Z軸方向觀察時，第五半導體層25之緣部25b係由接合終端延長區域27C覆蓋。於第五半導體層25之緣部25b與半導體區域20之間設置有接合終端延長區域27C。第五半導體層25之緣部25b以外之部分與半導體區域20相接。例如，第五半導體層25中與第一面11對向之面25a之至少一部分與半導體區域20相接。第五半導體層25之緣部25b包含第五半導體層25中與第一面11對向之面25a之緣部。
於本變化例中，於第五半導體層25之緣部25b中之第二半導體層22側之緣部25b設置接合終端延長區域27C，於半導體電極層45側之緣部25b未設置接合終端延長區域27C。於本變化例之變化例中，可於第五半導體層25中在第二半導體層22側之緣部25b與半導體電極層45側之緣部25b之兩者設置接合終端延長區域27C。
於本變化例中，各接合終端延長區域27C與第三半導體層23相互隔開。於各接合終端延長區域27C與第三半導體層23之間設置有半導體區域20。作為本變化例之進一步之變化例，各接合終端延長區域27C與第三半導體層23可相接。
各接合終端延長區域27C為第二導電型之半導體區域。接合終端延長區域27C之雜質濃度低於第二半導體層22之雜質濃度。接合終端延長區域27C之雜質積分量例如小於第二半導體層22之雜質積分量。
其次，參照圖7，針對本實施形態之變化例之APD陣列進行說明。圖7係本實施形態之變化例之APD陣列1C之概略俯視圖。本變化例大致與上述之實施形態及變化例類似或相同。本變化例就複數個第二半導體層22與倍增層40之位置關係，與上述之實施形態不同。以下，主要說明與上述之實施形態之不同點。
於APD陣列1C之半導體基板10C中，複數個第二半導體層22排列成1列，於X軸方向排列3個以上。換言之，於APD陣列1C中，複數個第二半導體層22之排列成2列以下3行以上。於APD陣列1C中，複數個第二半導體層22排列成1列8行。
於APD陣列1C中，倍增層40亦呈矩形形狀。倍增層40於X軸方向延伸。於自Z軸方向觀察時，在X軸方向，複數個第二半導體層22位於一對緣部41a、41b之間。換言之，於自Z軸方向觀察時，倍增層40之一對緣部41a、41b位於較複數個第二半導體層22中於X軸方向位於最外側之第二半導體層44之緣部44a更靠外側。進一步換言之，於自Z軸方向觀察時，倍增層40配置為跨及複數個第二半導體層22。該情形下，於自Z軸方向觀察時，在複數個第二半導體層22中，各第二半導體層22與倍增層40重疊之區域之面積互為相等。於自Z軸方向觀察時，各第二半導體層22較倍增層40之緣部41c、41d更於Y軸方向延伸。於自Z軸向觀察時，倍增層40與第五半導體層25於至少一部分處相互重疊。
其次，參照圖8(a)及圖8(b)，針對本實施形態之變化例之APD陣列進行說明。圖8(a)係本實施形態之變化例之APD陣列1D之概略俯視圖。圖8(b)係本實施形態之變化例之APD陣列1E之概略俯視圖。本變化例大致與上述之實施形態及變化例類似或相同。本變化例就複數個第二半導體層22與倍增層40之位置關係，與上述之實施形態不同。以下，主要說明與圖8(a)及圖8(b)所示之構成之不同點。
於APD陣列1D中，複數個第二半導體層22排列成1列2行。換言之，於APD陣列1D中，複數個第二半導體層22之排列為2列以下未達3行。
於APD陣列1D中，倍增層40呈矩形形狀。倍增層40於X軸方向延伸。於APD陣列1D中，在自Z軸方向觀察時，倍增層40係由第五半導體層25包圍。於自Z軸向觀察時，倍增層40與第五半導體層25不重疊。該情形下，於自Z軸方向觀察時，在複數個第二半導體層22中，各第二半導體層22與倍增層40重疊之區域之面積互為相等。於自Z軸方向觀察時，各第二半導體層22較倍增層40之緣部41a、41b、41c、41d更於X軸方向及Y軸方向延伸。
於APD陣列1E中，複數個第二半導體層22排列成2列2行。換言之，於APD陣列1E中，複數個第二半導體層22之排列為2列以下未達3行。
於APD陣列1E中，倍增層40呈矩形形狀。倍增層40於X軸方向延伸。於APD陣列1E中，在自Z軸方向觀察時，倍增層40係被第五半導體層25包圍。於自Z軸向觀察時，倍增層40與第五半導體層25不重疊。該情形下，於自Z軸方向觀察時，在複數個第二半導體層22中，各第二半導體層22與倍增層40重疊之區域之面積互為相等。於自Z軸方向觀察時，各第二半導體層22較倍增層40之緣部41a、41b、41c、41d於X軸方向及Y軸方向延伸。
其次，參照圖9，針對本實施形態之變化例之APD陣列進行說明。圖9係本實施形態之變化例之APD陣列1F之剖視圖。本變化例大致與上述之實施形態及變化例類似或相同。本變化例就APD陣列為背面入射型之點，與上述之實施形態不同。以下，主要說明與上述之實施形態所示之構成之不同點。
於APD陣列1F中，各APD 15為自第二面12入射檢測光之背面入射型。於本變化例中，第二面12相當於入射面。Z軸與第一面11正交。APD陣列1F具備半導體基板10F。半導體基板10F具有圖5所示之APD陣列1之半導體基板10上下反轉之構成。APD陣列1F可具有半導體基板10A、10B、10C、10D、10E上下反轉之構成，來作為半導體基板10F。
於Z軸方向，半導體基板10F之第一半導體層21之厚度小於半導體基板10之第一半導體層21之厚度。僅此點，半導體基板10F與半導體基板10不同。例如，半導體基板10F係藉由去除半導體基板10之第一半導體層21之一部分而形成。例如，半導體基板10F係藉由在Z軸方向研削半導體基板10A之第一半導體層21而形成。
APD陣列1F除了半導體基板10F以外，亦具備例如矽氧化膜91、遮光膜92、複數個墊電極93、複數個凸塊電極94、鈍化層95、樹脂層96、焊料97、及控制基板98。半導體基板10F之第二面12係由矽氧化膜91覆蓋。半導體基板10F之第二面12可由矽氮化膜取代矽氧化膜91而覆蓋。
於本變化例中，矽氧化膜91係由遮光膜92覆蓋。遮光膜92將檢測對象之電磁波或粒子線以外之電磁波等截斷。遮光膜92之材料可相應於檢測對象之電磁波或粒子線而選擇。遮光膜92之材料例如含有鋁。遮光膜92供檢測對象之高能量線透過，將可見光截斷。其結果，高能量線之檢測精度提高。於檢測對象為可見光之情形下，APD陣列1F可不包含遮光膜92。
複數個墊電極93分別設置於半導體基板10F之第一面11上。各墊電極93與半導體基板10F之第一面11相接。複數個墊電極93分別配置為與半導體電極層45、第二半導體層22、及第五半導體層25之任一者相接。
複數個凸塊電極94分別設置於對應之墊電極93上。凸塊電極94之材料例如為鎳或金。APD陣列1F可為直接接合，取代凸塊電極94。直接接合例如為Cu-Cu直接接合。
鈍化層95覆蓋半導體基板10F之第一面11及墊電極93，但各墊電極93與凸塊電極94相接之部分除外。鈍化層95之材料例如含有氮化矽。焊料97將控制基板98與凸塊電極94電性連接。樹脂層96以覆蓋凸塊電極94及焊料97之方式設置於控制基板98。
控制基板98經由焊料97、凸塊電極94、及墊電極93電性連接於半導體基板10F。控制基板98經由墊電極93對半導體電極層45、第二半導體層22、及第五半導體層25賦予電位。控制基板98自APD陣列1F之各APD 15取得檢測信號並進行處理。控制基板98包含讀出來自各APD 15之檢測信號之讀出電路。控制基板98例如包含ASIC(Application Specific Integrated Circuit，特定應用積體電路)或PCB(Printed Circuit Board，印刷電路板)基板。
其次，參照圖10，針對本實施形態之變化例之APD陣列進行說明。圖10係本實施形態之變化例之APD陣列1G之概略俯視圖。本變化例大致與上述之實施形態及變化例類似或相同。本變化例就複數個第二半導體層22與倍增層40之位置關係與APD陣列1F不同。以下，主要說明與APD陣列1F之不同點。
於APD陣列為背面入射型之情形下，複數個第二半導體層22可以於列方向及行方向成為3行以上之方式矩陣狀二維排列。參照圖10，針對該情形之APD陣列之構成進行說明。
於APD陣列1G中，複數個第二半導體層22排列成9列7行。因此，於APD陣列1G中，複數個第二半導體層22以於列方向及行方向中成為3行以上之方式矩陣狀二維排列。
於APD陣列1G中，倍增層40亦呈矩形形狀。於自Z軸方向觀察時，倍增層40之緣部41a、41b、41c、41d包含：於X軸方向彼此對向之一對緣部41a、41b、及於Y軸方向彼此對向之緣部41c、41d。
於APD陣列1G中，在自Z軸方向觀察時，於X軸方向，複數個第二半導體層22位於一對緣部41a、41b之間。於Y軸方向，複數個第二半導體層22位於一對緣部41c、41d之間。換言之，複數個第二半導體層22於自Z軸方向觀察時配置於倍增層40所位處之範圍內。進一步換言之，於自Z軸方向觀察時，倍增層40之緣部41a、41b、41c、41d全部位於較複數個第二半導體層22中位於最外側之第二半導體層44之緣部44a更靠外側。進一步換言之，於自Z軸方向觀察時，倍增層40配置為跨及複數個第二半導體層22。該情形下，亦於自Z軸方向觀察時，在複數個第二半導體層22中，各第二半導體層22與倍增層40重疊之區域之面積互為相等。於自Z軸向觀察時，倍增層40與第五半導體層25於至少一部分處相互重疊。於自Z軸方向觀察時，APD陣列1G之倍增層40之緣部41a、41b、41c、41d於全周與第五半導體層25重疊。
如以上所說明般，於APD陣列1、1A、1B、1C、1D、1E、1F、1G中，複數個APD 15包含：第一導電型之第一半導體層21、第二導電型之複數個第二半導體層22、及倍增層40。倍增層40之第三半導體層23與第四半導體層24各者於自Z軸方向觀察時以與複數個第二半導體層22重疊之方式連續設置。該情形下，藉由檢測對象之電磁波或粒子線之入射而產生之載子藉由以與複數個第二半導體層22重疊之方式連續設置之倍增層40而倍增。於倍增層40中經倍增之載子自各第二半導體層22輸出。根據該構成，可削減死區。因此，於無微透鏡陣列等之簡單之構成中，削減死區，可檢測所期望之電磁波或粒子線。根據該構成，可將感度層構成為較寬廣。因此，尤其是可實現需要較寬廣之感度層之電磁波或高能量線之檢測。
圖11(a)及圖11(b)係顯示比較例之半導體層之構成之概略圖。如圖11(a)所示，於就每一APD 115，藉由第二導電型之第二半導體層22與第一導電型之半導體層140形成倍增層之情形下，於APD 115間就增益產生不均。如圖11(b)所示，於對於互不相同之第二導電型之第二半導體層22形成1個第一導電型之半導體層140之情形下，認為在包含互不相同之第二半導體層22之APD 115之間，增益變得均一。然而，於圖11(b)所示之構成中，由於在第二半導體層22與半導體層140之間形成高電場層53，故電場集中於各第二半導體層22之緣部22b，於各第二半導體層22與半導體層140之間產生邊緣崩潰。
於APD陣列1、1A、1B、1C、1D、1E、1F、1G中，由於除了複數個第二半導體層22之外另設置倍增層40，故高電場層53與第二半導體層22相互隔開。因此，抑制各第二半導體層22中之電場之集中，於各第二半導體層22中亦抑制邊緣崩潰。
於APD陣列1、1A、1B、1C、1D、1E、1F、1G中，倍增層40以與複數個第二半導體層22重疊之方式連續設置。根據該構成，亦可抑制各APD 15中之增益之不均。圖12及圖13顯示APD陣列1之評估結果。於該評估中，以通過排列於X軸方向之4個第二半導體層22之方式，於X軸方向掃掠雷射光。
圖12顯示與雷射光之照射位置相應之對應於各第二半導體層22之APD 15之輸出。於圖12中，橫軸表示雷射之照射位置，縱軸表示輸出之電流值。信號S1至信號S2分別表示自與各第二半導體層22對應之APD 15之輸出。
圖13顯示與雷射光之照射位置相應之APD陣列1之整體之輸出。於圖13中，橫軸表示雷射之照射位置，縱軸表示輸出之電流值。信號S5分別表示自各APD 15之輸出之合計。如此，確認根據APD陣列1，抑制各APD 15間之增益之不均，以均一之增益動作。
於APD陣列1、1A、1B、1C、1D、1E、1F、1G中，在Z軸方向，第一半導體層21與第四半導體層24之最短距離L11大於複數個第二半導體層22與第三半導體層23之最短距離L12。該情形下，第一半導體層21與第四半導體層24之間與感度層55確保為較寬廣。因此，需要較寬廣之感度層55之電磁波或粒子線之檢測精度可提高。例如，具有較6000 nm為長之波長之近紅外線、具有較紫外線為短之波長之X射線、及高能量粒子線容易通過半導體基板。若確保較寬廣之感度層55，則具有600 nm～1200 nm之波長之電磁波、及X射線等高能量線之檢測精度亦可提高。
圖14係顯示各半導體層間中之電場之概略圖。各箭頭表示電力線。各第二半導體層22之面22a與邊界B1之間之電場E1之電場強度只要為將於倍增層40中經倍增之載子分支及誘導之電場強度即可。電場E1之電場強度、亦即分支層51中之電場強度例如為10 1～10 2V/cm。於電場E1之電場強度超過10 3V/cm時，有產生邊緣崩潰之虞。邊界B5與邊界B2之間之電場E2之電場強度只要為將產生之載子充分加速(漂移)之電場強度即可。為了確保應答性，電場E2之電場強度、亦即感度層55之電場強度例如為10 2～10 4V/cm左右。邊界B3與邊界B4之間之電場E3之電場強度只要為將流入之載子倍增之電場強度即可。電場E3之電場強度、亦即高電場層53之電場強度例如為10 5～10 6V/cm左右。
於APD陣列1、1A、1B、1C、1D、1E、1F、1G中，第三半導體層23之雜質濃度較第四半導體層之雜質濃度為高。該情形下，於動作時，第一半導體層21與第四半導體層24之間之電場E3之電場強度大於第一面11與第三半導體層23之間之電場E1之電場強度。圖15係顯示半導體基板中之電場強度之示意圖。上述之電場E1、E2、E3之關係依存於第三半導體層23之雜質濃度、及第四半導體層之雜質濃度。若第三半導體層23之雜質濃度較第四半導體層之雜質濃度為高，則可成為電場E3＞電場E2＞電場E1之關係。因此，於第一半導體層21與第四半導體層24之間，確保產生之載子之移動速度，可實現高速應答。可進一步抑制複數個第二半導體層22與倍增層40之間之邊緣崩潰。
於APD陣列1、1A、1B、1C、1D、1E、1F、1G中，滿足式(3)。 [數3]
Figure 02_image005
“x”係Z軸方向上之距自第一面11之任意位置。“f(x)”係任意位置“x”之第三半導體層23之雜質濃度。“g(x)”係任意位置“x”之第四半導體層24之雜質濃度。“L α”係Z軸方向上之第三半導體層23之厚度。“L β”係Z軸方向上之第四半導體層24之厚度。“A”係Z軸方向上之第一面11與第三半導體層23之最短距離。“B”係Z軸方向上之第一面11與第四半導體層24之最短距離。上述之電場E1、E2、E3之關係依存於第三半導體層23之雜質積分量、及第四半導體層之雜質積分量。若第三半導體層23之雜質積分量較第四半導體層之雜質積分量為高，則可成為電場E3＞電場E2＞電場E1之關係。該情形下，於第一半導體層21與第四半導體層24之間，確保產生之載子之移動速度，可實現高速應答。可於複數個第二半導體層22與倍增層40之間，進一步抑制邊緣崩潰。
半導體基板10、10A、10B、10C、10D、10E、10F、10G於自Z軸方向觀察時，包含包圍複數個第二半導體層22排列之區域之整體之第二導電型之第五半導體層25。於自Z軸方向觀察時，第三半導體層23與第五半導體層25於至少一部分處相互重疊。該情形下，可進一步降低各第二半導體層22中之增益之不均。進而，可抑制於檢測對象區域DA外產生之載子向第二半導體層22移動。
於APD陣列1A、1B中，自Z軸方向觀察，各第二半導體層22之緣部22b係由接合終端延長區域27、27C覆蓋。覆蓋各第二半導體層22之接合終端延長區域27、27C係具有較第二半導體層22之雜質濃度為低之雜質濃度之第二導電型之半導體區域20。該情形下，可進一步抑制各第二半導體層22中之邊緣崩潰。
於APD陣列1A中，各第二半導體層22中面向半導體區域20之部分係由接合終端延長區域27覆蓋。該情形下，可進一步抑制各第二半導體層22中之邊緣崩潰。
於APD陣列1A、1B中，覆蓋各第二半導體層22之接合終端延長區域27與倍增層40隔開。該情形下，各第二半導體層22與倍增層40之間之電場強度可變得更均一。
於APD陣列1A、1B中，在自Z軸方向觀察時，第五半導體層25之緣部25b係由接合終端延長區域27、27C覆蓋。覆蓋第五半導體層25之接合終端延長區域27、27C係具有較第五半導體層25之雜質濃度為低之雜質濃度之第二導電型之半導體區域。該情形下，可抑制第五半導體層25中之邊緣崩潰。
半導體基板10、10A、10B、10C、10D、10E、10F、10G包含第一導電型之第六半導體層26。第六半導體層26於自Z軸方向觀察時設置於複數個第二半導體層22中彼此相鄰之第二半導體層22之間。第六半導體層26之雜質濃度較半導體區域20之雜質濃度為高。該情形下，可抑制彼此相鄰之第二半導體層22間之載子之移動。
於Z軸方向，第六半導體層26之厚度可小於各第二半導體層22之厚度。該情形下，可抑制第六半導體層26與第三半導體層23之間之邊緣崩潰。
半導體基板10、10A、10B、10C、10D、10E、10F、10G含有矽。第二導電型為N型。於含有矽之半導體基板中，電子容易較電洞倍增20倍左右。因此，藉由對於N型之第二半導體層22設置倍增層40，而倍增率可提高。
半導體基板10、10A、10B、10C、10D、10E、10F、10G可含有磷化銦。該情形下，第二導電型可為P型。於含有磷化銦之半導體基板中，電洞較電子更易倍增。因此，藉由對於P型之第二半導體層22設置倍增層40，而倍增率可提高。
於APD陣列1、1A、1B、1C、1D、1E、1F、1G中，倍增層40於Z軸方向設置於與第一面11相隔10 μm以下之範圍。該情形下，具有較容易形成之構成。尤其是，於藉由離子注入來形成倍增層40之情形下可較容易地形成。
於APD陣列1、1A、1B、1C、1D、1E、1F、1G中，在沿著第一面11之方向，各第二半導體層22之寬度W1大於10 μm。該情形下，可確保進行檢測之各像素之尺寸。
於APD陣列1、1A、1B、1C中，在自Z軸方向觀察時，倍增層40包含彼此對向之一對緣部41a、41b。複數個第二半導體層22於一對緣部41a、41b之對向方向排列3個以上。於自Z軸方向觀察時，在上述對向方向，複數個第二半導體層22位於一對緣部41a、41b之間。該情形下，可進一步抑制各第二半導體層22中之增益之不均。
於APD陣列1、1A、1B、1C、1D、1E、1F、1G中，在自Z軸方向觀察時，於複數個第二半導體層22中，各第二半導體層22與倍增層40重疊之區域之面積互為相等。該情形下，可進一步抑制各第二半導體層22中之增益之不均。
於APD陣列1、1A、1B、1C、1D、1E中，在自Z軸方向觀察時，倍增層40之緣部41a、41b、41c、41d與作為遮蔽構件之金屬層31重疊。該情形下，可抑制產生檢測對象區域DA外之載子。
於APD陣列1、1A、1B、1C、1D、1E、1F、1G中，在自Z軸方向觀察時，各第二半導體層22之寬度W1大於彼此相鄰之第二半導體層22間之最短距離L1。該情形下，來自第二半導體層22之電力線之方向一致，容易將產生之載子誘導至第二半導體層22。
以上，針對本發明之實施形態及變化例進行了說明，但本發明未必係限定於上述之實施形態者，可在不脫離其主旨之範圍內進行各種變更。
例如，於半導體基板10、10A、10B、10C、10D、10E、10F、10G中，可包含其他分離件，取代複數個第六半導體層26。例如，可形成淺溝渠隔離(STI：Shallow Trench Isolation)或LOCOS(LOCal Oxidation of Silicon，矽局部氧化)構造。該情形下，STI或LOCOS構造形成於各第六半導體層26之位置。然而，該情形下，半導體基板之表面變得不平坦。較使用形成複數個第六半導體層26之構造之情形、及使用STI或LOCOS構造之情形，倍增層40中之電場強度之均一性可進一步提高。於在形成倍增層40之後形成STI或LOCOS構造之情形下，較在形成倍增層40之前形成STI或LOCOS構造之情形，倍增層40中電場強度之均一性更提高。
1,1A,1B,1C,1D,1E,1F,1G:APD陣列 10,10A,10B,10C,10D,10E,10F,10G:半導體基板 11:第一面 12:第二面 15,115:APD 20:半導體區域 21:第一半導體層 22:第二半導體層 22a,25a:面 22b,25b,41a,41b,41c,41d:緣部 23:第三半導體層 24:第四半導體層 25:第五半導體層 26:第六半導體層 27,27C:接合終端延長區域 30,31,32:金屬層 33,34,35:墊電極 40:倍增層 44:第二半導體層 44a:緣部 45:半導體電極層 51:分支層 52:電場緩和層 53:高電場層 54:電場控制層 55:感度層 91:矽氧化膜 92:遮光膜 93:墊電極 94:凸塊電極 95:鈍化層 96:樹脂層 97:焊料 98:控制基板 140:半導體層 B1,B2,B3,B4,B5:邊界 D1,D2:方向 DA:檢測對象區域 E1,E2,E3:電場 L1,L11,L12:最短距離 S1,S2,S5:信號 W1:寬度 X,Y,Z:軸
圖1係本實施形態之雪崩光電二極體陣列之概略俯視圖。 圖2係雪崩光電二極體陣列之剖視圖。 圖3係雪崩光電二極體陣列之俯視圖。 圖4係雪崩光電二極體陣列之部分放大圖。 圖5係本實施形態之變化例之雪崩光電二極體陣列之剖視圖。 圖6係本實施形態之變化例之雪崩光電二極體陣列之剖視圖。 圖7係作為本實施形態之變化例之雪崩光電二極體陣列之概略平面。 圖8(a)及(b)係作為本實施形態之變化例之雪崩光電二極體陣列之概略平面。 圖9係本實施形態之變化例之雪崩光電二極體陣列之剖視圖。 圖10係作為本實施形態之變化例之雪崩光電二極體陣列之概略平面。 圖11(a)及(b)係顯示比較例之半導體層之構成之概略圖。 圖12係顯示APD陣列之評估結果之圖。 圖13係顯示APD陣列之評估結果之圖。 圖14係顯示各半導體層間之電場之概略圖。 圖15係顯示半導體基板中之電場強度之示意圖。
1:APD陣列
10:半導體基板
11:第一面
12:第二面
15:APD
20:半導體區域
21:第一半導體層
22:第二半導體層
22a,25a:面
23:第三半導體層
24:第四半導體層
25:第五半導體層
26:第六半導體層
31,32:金屬層
40:倍增層
45:半導體電極層
51:分支層
52:電場緩和層
53:高電場層
54:電場控制層
55:感度層
B1,B2,B3,B4,B5:邊界
D1,D2:方向
L11,L12:最短距離

Claims (22)

  1. 一種雪崩光電二極體陣列，其 包含半導體基板，該半導體基板具有彼此對向之第一面及第二面，且包含設置於前述第一面側之第一導電型之半導體區域；且 前述半導體基板包含沿著前述第一面排列之複數個雪崩光電二極體； 前述複數個雪崩光電二極體係包含： 第一導電型之第一半導體層，其設置於較前述半導體區域靠近前述第二面側； 第二導電型之複數個第二半導體層，其等沿著前述第一面排列，且於自與前述第一面正交之方向觀察時各自被前述半導體區域包圍；及 倍增層，其設置於前述半導體區域內，且在與前述第一面正交之方向上設置於前述複數個第二半導體層與前述第一半導體層之間； 於自與前述第一面正交之方向觀察時，前述複數個第二半導體層、及前述倍增層，係設置於前述第一半導體層所位處之範圍內； 前述倍增層包含彼此對向之第二導電型之第三半導體層及第一導電型之第四半導體層； 前述第三半導體層設置於較前述第四半導體層靠前述第一面側； 前述第三半導體層與前述第四半導體層各者，於自與前述第一面正交之方向觀察時，以與前述複數個第二半導體層重疊之方式連續設置。
  2. 如請求項1之雪崩光電二極體陣列，其中 前述第一半導體層之雜質濃度及第四半導體層之雜質濃度，較前述半導體區域之雜質濃度為高；且 前述第一半導體層之雜質濃度，較前述第四半導體層之雜質濃度為高； 各前述第二半導體層之雜質濃度，較前述第三半導體層之雜質濃度為高。
  3. 如請求項1或2之雪崩光電二極體陣列，其中 在與前述第一面正交之方向上，前述第一半導體層與前述第四半導體層之最短距離，大於前述複數個第二半導體層與前述第三半導體層之最短距離。
  4. 如請求項1至3中任一項之雪崩光電二極體陣列，其中 前述第三半導體層之雜質濃度，較前述第四半導體層之雜質濃度為高。
  5. 如請求項1至4中任一項之雪崩光電二極體陣列，其中 於將與前述第一面正交之方向上之距前述第一面之任意位置設為“x”，將前述任意位置“x”之前述第三半導體層之雜質濃度設為“f(x)”，將前述任意位置“x”之前述第四半導體層之雜質濃度設為“g(x)”，將與前述第一面正交之方向上之前述第三半導體層之厚度設為“L α”，將與前述第一面正交之方向上之前述第四半導體層之厚度設為“L β”，將與前述第一面正交之方向上之前述第一面與前述第三半導體層之最短距離設為“A”，將與前述第一面正交之方向上之前述第一面與前述第四半導體層之最短距離設為“B”時， 滿足[數1]
    Figure 03_image007
    。
  6. 如請求項1至5中任一項之雪崩光電二極體陣列，其中 前述半導體基板於自與前述第一面正交之方向觀察時，包含包圍前述複數個第二半導體層排列之區域之整體之第二導電型之第五半導體層；且 於自與前述第一面正交之方向觀察時，前述第三半導體層與前述第五半導體層於至少一部分處相互重疊。
  7. 如請求項1至6中任一項之雪崩光電二極體陣列，其中 自與前述第一面正交之方向觀察，各前述第二半導體層之緣部係由接合終端延長區域覆蓋；且 覆蓋各前述第二半導體層之前述接合終端延長區域，係具有較前述第二半導體層之雜質濃度為低之雜質濃度之第二導電型之半導體區域。
  8. 如請求項7之雪崩光電二極體陣列，其中 各前述第二半導體層中面向前述半導體區域之部分，係由前述接合終端延長區域覆蓋。
  9. 如請求項7或8之雪崩光電二極體陣列，其中 覆蓋各前述第二半導體層之前述接合終端延長區域，係與前述倍增層隔開。
  10. 如請求項6之雪崩光電二極體陣列，其中 於自與前述第一面正交之方向觀察時，前述第五半導體層之緣部係由接合終端延長區域覆蓋；且 覆蓋前述第五半導體層之前述接合終端延長區域，係具有較前述第五半導體層之雜質濃度為低之雜質濃度之第二導電型之半導體區域。
  11. 如請求項1至10中任一項之雪崩光電二極體陣列，其中 前述半導體基板包含第一導電型之第六半導體層，該第一導電型之第六半導體層於自與前述第一面正交之方向觀察時，設置於前述複數個第二半導體層中彼此相鄰之前述第二半導體層之間；且 前述第六半導體層之雜質濃度，較前述半導體區域之雜質濃度為高。
  12. 如請求項11之雪崩光電二極體陣列，其中 在與前述第一面正交之方向上，前述第六半導體層之厚度小於各前述第二半導體層之厚度。
  13. 如請求項1至12中任一項之雪崩光電二極體陣列，其中 前述半導體基板含有矽；且 前述第二導電型為N型。
  14. 如請求項1至12中任一項之雪崩光電二極體陣列，其中 前述半導體基板含有磷化銦；且 前述第二導電型為P型。
  15. 如請求項1至14中任一項之雪崩光電二極體陣列，其中 前述倍增層在與前述第一面正交之方向上，設置於與前述第一面相隔10 μm以下之範圍。
  16. 如請求項1至15中任一項之雪崩光電二極體陣列，其中 於沿著前述第一面之方向上，各前述第二半導體層之寬度大於10 μm。
  17. 如請求項1至16中任一項之雪崩光電二極體陣列，其中 於自與前述第一面正交之方向觀察時，前述倍增層包含彼此對向之一對緣部；且 前述複數個第二半導體層係於前述一對緣部之對向方向排列3個以上； 於自與前述第一面正交之方向觀察時，在前述對向方向上，前述複數個第二半導體層位於前述一對緣部之間。
  18. 如請求項1至17中任一項之雪崩光電二極體陣列，其中 於自與前述第一面正交之方向觀察時，在前述複數個第二半導體層中，各前述第二半導體層與前述倍增層重疊之區域之面積互為相等。
  19. 如請求項1至18中任一項之雪崩光電二極體陣列，其中 於自與前述第一面正交之方向觀察時，前述倍增層之緣部與遮蔽構件重疊。
  20. 如請求項1至19中任一項之雪崩光電二極體陣列，其中 各前述雪崩光電二極體為自前述第一面入射檢測光之正面入射型、或自前述第二面入射檢測光之背面入射型。
  21. 如請求項1至20中任一項之雪崩光電二極體陣列，其中 於自與前述第一面正交之方向觀察時，各前述第二半導體層中與前述倍增層重疊之部分係呈現沿著前述第一面之方向延伸之矩形形狀。
  22. 如請求項1至21中任一項之雪崩光電二極體陣列，其中 於自與前述第一面正交之方向觀察時，各前述第二半導體層之寬度，大於彼此相鄰之前述第二半導體層間之最短距離。
TW111122142A 2021-06-23 2022-06-15 雪崩光電二極體陣列 TW202316087A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021103881A JP2023002986A (ja) 2021-06-23 2021-06-23 アバランシェフォトダイオードアレイ
JP2021-103881 2021-06-23

Publications (1)

Publication Number Publication Date
TW202316087A true TW202316087A (zh) 2023-04-16

Family

ID=84543900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111122142A TW202316087A (zh) 2021-06-23 2022-06-15 雪崩光電二極體陣列

Country Status (5)

Country Link
EP (1) EP4354503A1 (zh)
JP (1) JP2023002986A (zh)
CN (1) CN117546297A (zh)
TW (1) TW202316087A (zh)
WO (1) WO2022270301A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923614B2 (en) * 2014-07-25 2021-02-16 Panasonic Intellectual Property Management Co., Ltd. Photodiode, photodiode array, and solid-state imaging device
EP3475987A4 (en) * 2016-06-21 2020-01-01 Shenzhen Xpectvision Technology Co., Ltd. IMAGE SENSOR BASED ON AVALANCHE PHOTODIODS
EP3516692B1 (en) 2016-09-23 2022-02-16 Apple Inc. Stacked backside illuminated spad array
JP7174932B2 (ja) * 2018-03-23 2022-11-18 パナソニックＩｐマネジメント株式会社 固体撮像素子
WO2020121851A1 (ja) * 2018-12-12 2020-06-18 浜松ホトニクス株式会社 光検出装置
JP7471817B2 (ja) * 2019-12-27 2024-04-22 浜松ホトニクス株式会社 増倍型イメージセンサ

Also Published As

Publication number Publication date
WO2022270301A1 (ja) 2022-12-29
JP2023002986A (ja) 2023-01-11
CN117546297A (zh) 2024-02-09
EP4354503A1 (en) 2024-04-17

Similar Documents

Publication Publication Date Title
US11791359B2 (en) Light detecting element and method of manufacturing same
JP5185205B2 (ja) 半導体光検出素子
JP5829224B2 (ja) Ｍｏｓイメージセンサ
JP5726434B2 (ja) 半導体光検出素子
KR100670828B1 (ko) 적외선 레이저 레이다의 영상 신호를 검출하기 위한 광검출기 및 그 제조방법
JP2014003083A (ja) フォトダイオードアレイ
US9093349B2 (en) Solid-state imaging apparatus
TWI750161B (zh) 電光感測器晶片總成及其形成方法
US20220013550A1 (en) Photodetector
TW202316087A (zh) 雪崩光電二極體陣列
JP4602287B2 (ja) フォトダイオードアレイ
CN111697015B (zh) 固体摄像装置
WO2016132616A1 (ja) 赤外線検出装置
US7045761B2 (en) Self-pixelating focal plane array with electronic output
US11996419B2 (en) Light detector, light detection system, lidar device, mobile body, and vehicle
US20220223631A1 (en) Light detector, light detection system, lidar device, mobile body, and vehicle
WO2023149284A1 (ja) 光検出器
JP2007299806A (ja) 固体撮像装置及びその製造方法