CN117546297A - 雪崩光电二极管阵列 - Google Patents

雪崩光电二极管阵列 Download PDF

Info

Publication number
CN117546297A
CN117546297A CN202280044326.7A CN202280044326A CN117546297A CN 117546297 A CN117546297 A CN 117546297A CN 202280044326 A CN202280044326 A CN 202280044326A CN 117546297 A CN117546297 A CN 117546297A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor layer
layer
viewed
photodiode array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280044326.7A
Other languages
English (en)
Inventor
园部弘典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN117546297A publication Critical patent/CN117546297A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03042—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

在本发明的APD阵列(1)中，多个APD(15)包含：第一半导体层(21)、多个第二半导体层(22)、及倍增层(40)。第一半导体层(21)设置于较半导体区域(20)更靠第二面(12)侧。多个第二半导体层(22)沿着第一面(11)排列。倍增层(40)设置于半导体区域(20)内，且在与第一面(11)正交的方向上设置于多个第二半导体层(22)与第一半导体层(21)之间。倍增层(40)的第三半导体层(23)与第四半导体层(24)的各自在从与第一面(11)正交的方向观察时，以与多个第二半导体层(22)重叠的方式连续设置。第三半导体层(23)设置于较第四半导体层(24)更靠第一面(11)侧。

Description

雪崩光电二极管阵列
技术领域
本发明涉及一种雪崩光电二极管阵列。
背景技术
已知有雪崩光电二极管阵列(例如，专利文献1)。雪崩光电二极管阵列例如具有多个雪崩光电二极管。在专利文献1的雪崩光电二极管阵列中，在半导体基板中排列有多个雪崩光电二极管。
现有技术文献
专利文献：
专利文献1：日本特表2019-530215号公报
发明内容
发明想要解决的技术问题
在使用雪崩光电二极管阵列的光检测装置中，在彼此相邻的雪崩光电二极管之间存在无法检测光的死区。专利文献1的光检测装置具备微透镜阵列，构成为如果没有微透镜阵列则使入射向死区的光经由微透镜而折射并导引至可检测的区域。由此，实质上可扩大受光范围。
然而，在使用微透镜阵列的构成中，相应于微透镜阵列的量而成本变高，制造过程的工序数变多。因此，在这样的构成中，不易削减成本及制造过程的工序数。进一步，在使用微透镜阵列的构成中，相对于透过微透镜的电磁波及电子束等粒子束，不希望死区的削减效果。因此，期待一种一面是削减微透镜阵列等的构件的简单的构成，一面又可削减死区，并且可以实现所期望的电磁波或粒子束的检测的雪崩光电二极管阵列。
本发明的一个方式的目的在于提供一种通过简单的构成，可削减死区并且能够实现所期望的电磁波或粒子束的检测的雪崩光电二极管阵列。
解决技术问题的手段
本发明的一个方式的雪崩光电二极管阵列具备半导体基板。半导体基板具有彼此相对的第一面和第二面。半导体基板包含设置于第一面侧的第一导电型的半导体区域。半导体基板具有多个雪崩光电二极管。多个雪崩光电二极管沿着第一面排列。多个雪崩光电二极管包含：第一导电型的第一半导体层、第二导电型的多个第二半导体层、及倍增层。第一半导体层设置于较半导体区域更靠第二面侧。多个第二半导体层沿着第一面排列。各第二半导体层在从与第一面正交的方向观察时由半导体区域包围。倍增层设置于半导体区域内，且在与第一面正交的方向上设置于多个第二半导体层与第一半导体层之间。在从与第一面正交的方向观察时，多个第二半导体层、及倍增层设置于第一半导体层所在的范围内。倍增层包含彼此相对的第二导电型的第三半导体层与第二导电型的第四半导体层。第三半导体层设置于较第四半导体层更靠第一面侧。第三半导体层与第四半导体层的各自在从与第一面正交的方向观察时，以与多个第二半导体层重叠的方式连续设置。
在上述一个方式中，多个雪崩光电二极管包含：第一导电型的第一半导体层、第二导电型的多个第二半导体层、及倍增层。倍增层的第三半导体层与第四半导体层的各自在从与第一面正交的方向观察时，以与多个第二半导体层重叠的方式连续设置。在该情况下，通过检测对象的电磁波或粒子束的入射而产生的载流子被以与多个第二半导体层重叠的方式连续设置的倍增层倍增。在倍增层中经倍增的载流子从各第二半导体层输出。根据该构成，可削减死区。由于在多个第二半导体层之外另外设置有倍增层，因此各第二半导体层中的电场的集中被抑制。因此，在各第二半导体层中边缘击穿也被抑制。因此，可在无微透镜阵列等的简单的构成中，削减死区，能检测所期望的电磁波或粒子束。根据该构成，可将敏感层构成地较宽。因此，尤其是能够实现需要较宽的敏感层的电磁波或粒子束的检测。
在上述一个方式中，第一半导体层的杂质浓度及第四半导体层的杂质浓度可比半导体区域的杂质浓度高。第一半导体层的杂质浓度可比第四半导体层的杂质浓度高。各第二半导体层的杂质浓度可比第三半导体层的杂质浓度高。
在上述一个方式中，在与第一面正交的方向上，第一半导体层与第四半导体层的最短距离可大于多个第二半导体层与第三半导体层的最短距离。在该情况下，可确保第一半导体层与第四半导体层之间的敏感层较宽。因此，可提高需要较宽的敏感层的电磁波或粒子束的检测精度。
在上述一个方式中，第三半导体层的杂质浓度比第四半导体层的杂质浓度高。在该情况下，在动作时，第一半导体层与第四半导体层之间的电场强度大于第一面与第三半导体层之间的电场强度。因此，在第一半导体层与第四半导体层之间，可确保产生的载流子的移动速度，可实现高速应答。可进一步抑制多个第二半导体层与倍增层之间的边缘击穿。
在上述一个方式中，在将与第一面正交的方向上的距第一面的任意位置设为“x”，将任意位置“x”的第三半导体层的杂质浓度设为“f(x)”，将任意位置“x”的第四半导体层的杂质浓度设为“g(x)”，将与第一面正交的方向上的第三半导体层的厚度设为“Lα”，将与第一面正交的方向上的第四半导体层的厚度设为“Lβ”，将与第一面正交的方向上的第一面与第三半导体层的最短距离设为“A”，将与第一面正交的方向上的第一面与第四半导体层的最短距离设为“B”时，可满足式(1)。
在该情况下，在第一半导体层与第四半导体层之间，可确保产生的载流子的移动速度，能实现高速应答。可在多个第二半导体层与倍增之间进一步抑制边缘击穿。
在上述一个方式中，半导体基板可包含第二导电型的第五半导体层，该第二导电型的第五半导体层在从与第一面正交的方向观察时，包围多个第二半导体层排列的区域的整体。在从与第一面正交的方向观察时，第三半导体层与第五半导体层可在至少一部分处相互重叠。在该情况下，可进一步减小各第二半导体层中的增益的不均。进一步，可抑制在检测对象范围外产生的载流子向第二半导体层移动。
在上述一个方式中，从与第一面正交的方向观察，各第二半导体层的缘部可由接合终端延长区域覆盖。覆盖各第二半导体层的接合终端延长区域可为具有比第二半导体层的杂质浓度低的杂质浓度的第二导电型的半导体区域。在该情况下，可进一步抑制各第二半导体层中的边缘击穿。
在上述一个方式中，各第二半导体层中面向半导体区域的部分可由接合终端延长区域覆盖。该情况下，可进一步抑制各第二半导体层中的边缘击穿。
在上述一个方式中，覆盖各第二半导体层的接合终端延长区域可与倍增层隔开。该情况下，各第二半导体层与倍增层之间的电场强度可变得更均一。
在上述一个方式中，在从与第一面正交的方向观察时，第五半导体层的缘部可被接合终端延长区域覆盖。覆盖第五半导体层的接合终端延长区域可为具有比第五半导体层的杂质浓度低的杂质浓度的第二导电型的半导体区域。该情况下，可抑制第五半导体层中的边缘击穿。
在上述一个方式中，半导体基板可包含第一导电型的第六半导体层。第六半导体层在从与第一面正交的方向观察时，可设置于多个第二半导体层中彼此相邻的第二半导体层之间。第六半导体层的杂质浓度可比半导体区域的杂质浓度高。在该情况下，可抑制彼此相邻的第二半导体层间的载流子的移动。
在上述一个方式中，在与第一面正交的方向上，第六半导体层的厚度可小于各第二半导体层的厚度。在该情况下，可抑制第六半导体层与第三半导体层之间的边缘击穿。
在上述一个方式中，半导体基板可含有硅。第二导电型可为N型。
在上述一个方式中，半导体基板可含有磷化铟。第二导电型可为P型。
在上述一个方式中，倍增层在与第一面正交的方向上，可设置于距第一面10μm以下的范围。在该情况下，可具有较容易形成的构成。
在上述一个方式中，在沿着第一面的方向上，各第二半导体层的宽度可大于10μm。在该情况下，可确保进行检测的各像素的尺寸。
在上述一个方式中，在从与第一面正交的方向观察时，倍增层可包含彼此相对的一对缘部。多个第二半导体层可在一对缘部的相对方向上排列3个以上。在从与第一面正交的方向观察时，在上述相对方向上，多个第二半导体层可位于一对缘部之间。在该情况下，可进一步抑制各第二半导体层中的增益的不均。
在上述一个方式中，在从与第一面正交的方向观察时，在多个第二半导体层中，各第二半导体层与倍增层重叠的区域的面积可互为相等。在该情况下，可进一步抑制各第二半导体层中的增益的不均。
在上述一个方式中，在从与第一面正交的方向观察时，倍增层的缘部可与遮蔽构件重叠。在该情况下，可抑制产生检测对象区域外的载流子。
在上述一个方式中，各雪崩光电二极管可为从第一面入射检测光的表面入射型、或从第二面入射检测光的背面入射型。
在上述一个方式中，在从与第一面正交的方向观察时，各第二半导体层中与倍增层重叠的部分可呈沿着第一面的方向延伸的矩形形状。
在上述一个方式中，在从与第一面正交的方向观察时，各第二半导体层的宽度可大于彼此相邻的第二半导体层间的最短距离。该情况下，来自第二半导体层的电力线的方向一致，容易将产生的载流子诱导至第二半导体层。
发明的效果
本发明的一个方式可提供一种通过简单的构成，可削减死区，并且可实现所期望的电磁波或粒子束的检测的雪崩光电二极管阵列。
附图说明
图1是本实施方式的雪崩光电二极管阵列的大致俯视图。
图2是雪崩光电二极管阵列的截面图。
图3是雪崩光电二极管阵列的俯视图。
图4是雪崩光电二极管阵列的部分放大图。
图5是本实施方式的变形例的雪崩光电二极管阵列的截面图。
图6是本实施方式的变形例的雪崩光电二极管阵列的截面图。
图7是作为本实施方式的变形例的雪崩光电二极管阵列的大致平面。
图8的(a)及(b)是作为本实施方式的变形例的雪崩光电二极管阵列的大致平面。
图9是本实施方式的变形例的雪崩光电二极管阵列的截面图。
图10是作为本实施方式的变形例的雪崩光电二极管阵列的大致平面。
图11的(a)及(b)是显示比较例的半导体层的构成的大致图。
图12是显示APD阵列的评价结果的图。
图13是显示APD阵列的评价结果的图。
图14是显示各半导体层间的电场的大致图。
图15是显示半导体基板中的电场强度的示意图。
符号说明
1、1A、1B、1C、1D、1E、1F、1G：APD阵列
10、10A、10B、10C、10D、10E、10F、10G：半导体基板
11：第一面
12：第二面
20：半导体区域
21：第一半导体层
22：第二半导体层
22b、25b、41a、41b、41c、41d：缘部
23：第三半导体层
24：第四半导体层
25：第五半导体层
26：第六半导体层
27、27C：接合终端延长区域
40：倍增层
15：APD
L1、L11、L12：最短距离
W1：宽度
具体实施方式
以下，参照附图，详细地说明本发明的实施方式。此外，在说明中，对同一要素或具有同一功能的要素使用同一符号，并省略重复的说明。
首先，参照图1至图4，说明本实施方式的雪崩光电二极管阵列的构成。以下，将“雪崩光电二极管”称为“APD”。图1是本实施方式的APD阵列的大致俯视图。图2是APD阵列的截面图。图3是APD阵列的俯视图。图4是APD阵列的部分放大图。X轴、Y轴、及Z轴彼此正交。方向D1与Z轴方向一致。方向D2与方向D1正交，且平行于XY轴平面。以下，也将方向D1称为“Z轴方向”。
APD阵列1用于电磁波或粒子束的检测。APD阵列1例如可被用作LiDAR(LightDetection and Ranging，激光雷达)用的光检测器。APD阵列1例如也可被用作高能量粒子的检测器。APD阵列1尤其是可被用于需要较宽广的敏感层的电磁波或粒子束的检测。例如，由APD阵列1检测的电磁波包含具有600nm～1200nm的波长的电磁波、或X射线。由APD阵列1检测的粒子束例如包含电子束等高能量粒子束。以下，也将X射线及高能量粒子束总称为“高能量线”。在本实施方式中，APD阵列1为表面入射型。
如图1及图2所示，APD阵列1具备半导体基板10。如图2所示，半导体基板10具有彼此相对的第一面11及第二面12。
半导体基板10具有多个APD15。多个APD15沿着第一面11排列。如图3所示，APD阵列1包含检测对象区域DA。APD阵列1输出与入射至检测对象区域DA的电磁波或粒子相应的检测信号。各APD15以线性模式动作。
在本实施方式中，各APD15为从第一面11入射检测光的表面入射型。也即，在本实施方式中，第一面11相当于入射面。Z轴与第一面11正交。X轴及Y轴沿着第一面11延伸。
如图2所示，半导体基板10包含设置于第一面11侧的半导体区域20。半导体区域20为第一导电型。在本实施方式中，半导体区域20形成第一面11的一部分。半导体基板10进一步包含第一半导体层21、多个第二半导体层22、及倍增层40。多个APD15包含设置于半导体基板10内的第一半导体层21、多个第二半导体层22、及倍增层40。第一半导体层21为第一导电型。多个第二半导体层22为第二导电型。
第一半导体层21设置于较半导体区域20更靠第二面12侧。第一半导体层21沿着第二面12设置。在本实施方式中，第一半导体层21形成第二面12。第一半导体层21在半导体基板10内与半导体区域20相接。在从Z轴方向观察时，多个第二半导体层22、及倍增层40设置于第一半导体层21所在的范围内。在本实施方式中，第一半导体层21相当于阳极。
多个第二半导体层22沿着第一面11排列。各第二半导体层22形成第一面11的一部分。各第二半导体层22在从Z轴方向观察时被半导体区域20包围。在本实施方式中，各第二半导体层22在形成第一面11的面以外的面中与半导体区域20相接。在从Z轴方向观察时，在彼此相邻的第二半导体层22之间设置有半导体区域20。各第二半导体层22相当于输出各APD15的检测信号的通道层。
如图1所示，在从Z轴方向观察时，各第二半导体层22中与倍增层40重叠的部分例如呈在X轴方向上延伸的矩形形状。在本说明书中，“重叠”不限定于彼此的轮廓一致的情况，包括在彼此的至少一部分重叠的情况。在从Z轴方向观察时，各第二半导体层22中与检测对象区域DA重叠的部分例如呈在X轴方向上延伸的矩形形状。在本说明书中，“矩形形状”也包含将角弄圆的形状。在从Z轴方向观察时，各第二半导体层22的宽度W1大于彼此相邻的第二半导体层22间的最短距离L1。在从Z轴方向观察时，各第二半导体层22的宽度W1例如大于10μm。第二半导体层22的宽度W1例如是沿着X轴方向的方向的长度。
倍增层40将载流子倍增。倍增层40设置于半导体区域20内。倍增层40在Z轴方向上设置于多个第二半导体层22与第一半导体层21之间。倍增层40例如在Z轴方向上设置于与第一面11相距10μm以下的范围。倍增层40在Z轴方向上可设置于与第一面11相距1μm以上10μm以下的范围。
倍增层40例如呈矩形形状。倍增层40在例如X轴方向上延伸。在从Z轴方向观察时，倍增层40包含：在X轴方向上彼此相对的一对缘部41a、41b、及在Y轴方向上彼此相对的缘部41c、41d。
在表面入射型的APD阵列1中，多个第二半导体层22以矩阵状二维排列的情况下，多个第二半导体层22以在行方向或列方向上成为2列以下的方式排列。在本实施方式中，如图1所示，多个第二半导体层22在Y轴方向上排列成2行以下。多个第二半导体层22在X轴方向上排列3个以上。多个第二半导体层22的排列为2行以下3列以上。在图1所示的构成中，多个第二半导体层22排列成2行4列。
在从Z轴方向观察时，在X轴方向上，多个第二半导体层22位于一对缘部41a、41b之间。换而言之，在从Z轴方向观察时，倍增层40的一对缘部41a、41b位于较多个第二半导体层22中在X轴方向上位于最外侧的第二半导体层44的缘部44a更靠外侧。在多个第二半导体层22的排列为2行以下3列以上的情况下，倍增层40以从Z轴方向观察跨及多个第二半导体层22的方式配置。
该情况下，在多个第二半导体层22中，从Z轴方向观察，各第二半导体层22与倍增层40重叠的区域的面积互为相等。“相等”包含制造公差。检测对象区域DA位于倍增层40所在的范围内。在从Z轴方向观察时，各第二半导体层22比倍增层40的缘部41c、41d在Y轴方向上延伸更远。
如图2所示，倍增层40包含彼此相对的第三半导体层23及第四半导体层24。第三半导体层23设置于较第四半导体层24更靠第一面11侧。第四半导体层24设置于较第三半导体层23更靠第二面12侧。第三半导体层23为第二导电型。第四半导体层24为第一导电型。
在本实施方式中，倍增层40进一步包含位于第三半导体层23与第四半导体层24之间的半导体区域20。第三半导体层23与第四半导体层24夹着半导体区域20相对，并相互隔开。作为本实施方式的变形例，倍增层40可不包含半导体区域20。在该变形例中，第三半导体层23与第四半导体层24相互连接。
倍增层40在从Z轴方向观察时，以与多个第二半导体层22重叠的方式连续设置。换而言之，在从Z轴方向观察时，由倍增层40的缘部41a、41b、41c、41d包围的单一区域与多个第二半导体层22重叠。倍增层40中所含的第三半导体层23与第四半导体层24的各自在从Z轴方向观察时设置为与多个第二半导体层22重叠。倍增层40中所含的第三半导体层23与第四半导体层24的各自连续设置。第三半导体层23与第四半导体层24在从Z轴方向观察时设置为相互重叠。1个第三半导体层23与1个第四半导体层24的两者在Z轴方向上与多个第二半导体层22相对。
在本实施方式中，在从Z轴方向观察时，倍增层40的缘部41a、41b、41c、41d与第三半导体层23的缘部一致。在从Z轴方向观察时，倍增层40的缘部41a、41b、41c、41d与第四半导体层24的缘部一致。在本实施方式中，各第二半导体层22在从Z轴方向观察时包含不与倍增层40重叠的部分。例如，在从Z轴方向观察时，倍增层40与多个第二半导体层22重叠的区域的面积，为倍增层40所在的区域的面积的80％以上。
半导体基板10进一步包含第五半导体层25。第五半导体层25在从Z轴方向观察时，包围排列有多个第二半导体层22的区域的整体。第五半导体层25形成第一面11的一部分。第五半导体层25被半导体区域20包围。第五半导体层25在形成第一面11的面以外的面上与半导体区域20相接。第五半导体层25为第二导电型。
在从Z轴向观察时，倍增层40与第五半导体层25在至少一部分处相互重叠。在从Z轴向观察时，第三半导体层23与第五半导体层25在至少一部分处相互重叠。第五半导体层25相当于吸收在检测对象区域DA外产生的载流子的吸收层。
半导体基板10进一步包含多个第六半导体层26。各第六半导体层26为第一导电型。多个第六半导体层26排列于第一面11。各第六半导体层26形成第一面11的一部分。各第六半导体层26被半导体区域20包围。在本实施方式中，各第六半导体层26在形成第一面11的面以外的面上与半导体区域20相接。各第六半导体层26在从Z轴方向观察时设置于彼此相邻的多个第二半导体层22之间。各第六半导体层26将彼此相邻的第二半导体层22间分离，相当于抑制载流子的移动的隔离件。
各第六半导体层26从Z轴方向观察与第三半导体层23重叠。在Z轴方向上，各第六半导体层26的厚度小于各第二半导体层22的厚度。各第六半导体层26与第三半导体层23相互隔开。例如，在Z轴方向，各第六半导体层26与第三半导体层23的最短距离例如为1μm以上。在各第六半导体层26与第三半导体层23之间设置有半导体区域20。在沿着第一面11的方向上，各第六半导体层的宽度例如为8μm以下。
半导体基板10进一步包含半导体电极层45。半导体电极层45在从Z轴方向观察时包含排列有多个第二半导体层22的区域的整体、及第五半导体层25的整体。半导体电极层45形成第一面11的一部分。半导体电极层45被半导体区域20包围。半导体电极层45在形成第一面11的面以外的面中与半导体区域20相接。半导体电极层45为第一导电型。在从Z轴向观察时，倍增层40与半导体电极层45不重叠。半导体电极层45与第一半导体层21电连接。
半导体基板10例如包含硅半导体。该情况下，半导体基板10含有硅。该情况下，第一导电型为P型，第二导电型为N型。在半导体基板10中，在P型的半导体层即第一半导体层21及第四半导体层24，例如掺杂有III族元素作为杂质。P型的杂质例如含有选自硼、镓、及铟中的至少1种。在N型的半导体层即第二半导体层22及第三半导体层23例如掺杂有V族元素作为杂质。N型的杂质例如含有选自磷、砷、及锑中的至少1种。
杂质的掺杂例如通过离子注入或热扩散而进行。在本实施方式中，多个第二半导体层22、第三半导体层23、第四半导体层24、第五半导体层25、及半导体电极层45通过利用离子注入进行的杂质的掺杂而形成。
作为本实施方式的变形例，半导体基板10例如可由化合物半导体构成。在该情况下，半导体基板10可含有磷化铟。第一导电型为N型，第二导电型为P型。在半导体基板10中，在N型的半导体层例如掺杂有IV族或VI族元素作为杂质。N型的杂质例如含有选自硅、锡、硫、硒、及碲的至少1种。在P型的半导体层例如掺杂有II族元素作为杂质。P型的杂质例如含有选自铍、及锌中的至少1种。
在半导体区域20、第一半导体层21、第二半导体层22、第三半导体层23、第四半导体层24、第五半导体层25、及半导体电极层45的各者中掺杂的杂质的量例如满足由杂质浓度表示的以下的关系。第一半导体层21的杂质浓度及第四半导体层24的杂质浓度例如为半导体区域20的杂质浓度以上，更优选为比半导体区域20的杂质浓度高。第一半导体层21的杂质浓度例如为第四半导体层24的杂质浓度以上，更优选为比第四半导体层24的杂质浓度高。各第二半导体层22的杂质浓度例如为第三半导体层23的杂质浓度以上，更优选为比第三半导体层23的杂质浓度高。第三半导体层23的杂质浓度例如为第四半导体层24的杂质浓度以上，更优选为比第四半导体层24的杂质浓度高。第六半导体层26的杂质浓度为半导体区域20的杂质浓度以上，更优选为比半导体区域20的杂质浓度高。第五半导体层25的杂质浓度例如与各第二半导体层22同等。半导体电极层45的杂质浓度例如与第一半导体层21同等。“杂质浓度”是指每单位体积的经掺杂的杂质的量。杂质浓度也被称为电荷载流子浓度、或多数载流子浓度。
作为本实施方式的变形例，在半导体区域20、第一半导体层21、第二半导体层22、第三半导体层23、第四半导体层24、第五半导体层25、及半导体电极层45的各自中掺杂的杂质的量可通过Z轴方向的杂质量的合计而非杂质浓度来比较。Z轴方向的杂质量的合计例如通过对Z轴方向上的距第一面11的任意位置处的杂质浓度在Z轴方向上进行线积分而求得。进行线积分的区间长度例如为对象的区域的Z轴方向上的厚度。以下，将通过该线积分而求得的值称为“杂质积分量”。
例如，在将Z轴方向上的距第一面11的任意位置设为“x”，将任意位置“x”处的第三半导体层23的杂质浓度设为“f(x)”，将任意位置“x”处的第四半导体层24的杂质浓度设为“g(x)”，将Z轴方向上的第三半导体层23的厚度设为“Lα”，将Z轴方向上的第四半导体层24的厚度设为“Lβ”，将Z轴方向上的第一面11与第三半导体层23的最短距离设为“A”，将Z轴方向上的第一面11与第四半导体层24的最短距离设为“B”时，满足以下的式(2)。
即，第三半导体层23的杂质积分量例如为第四半导体层24的杂质积分量以上。更优选为，第三半导体层23的杂质积分量例如大于第四半导体层24的杂质积分量。
在半导体区域20、第一半导体层21、第二半导体层22、第三半导体层23、第四半导体层24、第五半导体层25、及半导体电极层45的各者中掺杂的杂质的量在上述杂质积分量上满足以下的关系。第一半导体层21的杂质积分量及第四半导体层24的杂质积分量例如为半导体区域20的杂质积分量以上，更优选为大于半导体区域20的杂质积分量。第一半导体层21的杂质积分量例如为第四半导体层24的杂质积分量以上，更优选为大于第四半导体层24的杂质积分量。各第二半导体层22的杂质积分量例如为第三半导体层23的杂质积分量以上，更优选为大于第三半导体层23的杂质积分量。第六半导体层26的杂质积分量例如为半导体区域20的杂质积分量以上，更优选为大于半导体区域20的杂质积分量。第五半导体层25的杂质积分量例如与各第二半导体层22同等。半导体电极层45的杂质积分量例如大于第一半导体层21。
在本实施方式中，如图1及图3所示，APD阵列1进一步具备多个金属层30、31、32、及多个焊盘电极33、34、35。多个金属层30、31、32、及多个焊盘电极33、34、35均设置于第一面11上。
多个金属层30在从Z轴方向观察时覆盖多个第二半导体层22的一部分。多个金属层30相互隔开。多个金属层30与互不相同的第二半导体层22相接。各金属层30对相接的第二半导体层22赋予电位。
金属层31在从Z轴方向观察时包围多个第二半导体层22。如图2所示，在从Z轴方向观察时，金属层31与第五半导体层25重叠。金属层31沿着第五半导体层25连续设置。金属层31例如与第五半导体层25相接。例如，可经由金属层31对第五半导体层25赋予电位。该情况下，第五半导体层25可进一步吸收在检测对象区域DA中产生的载流子。
如图1所示，金属层31在从Z轴方向观察时与倍增层40的缘部41a、41b重叠。倍增层40的缘部41a、41b被金属层31予以遮光。金属层31相当于抑制检测对象的电磁波向倍增层40的缘部41a、41b、41c、41d入射的遮蔽构件。
金属层32在从Z轴方向观察时包围金属层31及多个第二半导体层22。在从Z轴方向观察时，金属层32与半导体电极层45重叠。金属层32沿着半导体电极层45连续设置。金属层32与半导体电极层45相接。半导体电极层45经由金属层32而被赋予电位。
多个焊盘电极33分别连接于金属层30。多个焊盘电极33分别经由金属层30电连接于各第二半导体层22。如图3所示，各焊盘电极33设置于第一面11上，经由多个金属层30中对应的金属层30而与多个第二半导体层22中对应的第二半导体层22相接。各焊盘电极33相当于输出来自各第二半导体层22的检测信号的输出端子。在从Z轴方向观察时，各焊盘电极33设置于不与倍增层40重叠的范围。多个焊盘电极33排列于X轴方向，连接于互不相同的第二半导体层22。在本实施方式中，各焊盘电极33相当于APD阵列1的阴极。
多个焊盘电极34连接于金属层31。在本实施方式中，各焊盘电极34相当在APD阵列1的阴极。多个焊盘电极35连接于金属层32。在本实施方式中，焊盘电极35、金属层32、半导体电极层45、及第一半导体层21相当于APD阵列1的阳极。
如图2所示，各APD15包含：形成于半导体基板10内的分支层51、电场缓和层52、高电场层53、电场控制层54、及敏感层55。分支层51、电场缓和层52、高电场层53、电场控制层54、及敏感层55从第一面11向第二面12依序排列。
分支层51由第二半导体层22及半导体区域20构成。分支层51位于从第一面11至第一面11侧的半导体区域20与第三半导体层23的边界B1的区域。作为本实施方式的变形例，第二半导体层22可与第三半导体层23相接。在该情况下，分支层51由第二半导体层22构成，边界B1是第二半导体层22与第三半导体层23的边界。
电场缓和层52、高电场层53、及电场控制层54相当于倍增层40。换而言之，在本实施方式中，倍增层40包含电场缓和层52、高电场层53、及电场控制层54。电场缓和层52缓和分支层51中的电场强度。电场缓和层52由第三半导体层23构成。电场缓和层52位于自边界B1至第二面12侧的半导体区域20与第三半导体层23的边界B2的区域。
高电场层53是在动作时被赋予比其它半导体层高的电场强度的层。高电场层53相当于在比其它半导体层高的电场强度下将载流子倍增的载流子倍增层。高电场层53由半导体区域20构成。高电场层53位于自边界B2至半导体区域20与第四半导体层24的边界B3的区域。
电场控制层54控制高电场层53中的电场强度。电场控制层54由第四半导体层24构成。电场控制层54位于自边界B3至第二面12侧的半导体区域20与第四半导体层24的边界B4的区域。
倍增层40位于自边界B1至边界B4的区域。作为本实施方式的变形例，在不在第三半导体层23与第四半导体层24之间设置半导体区域20的情况下，倍增层40不包含半导体区域20。该情况下，高电场层53相当于第三半导体层23与第四半导体层24的边界。
敏感层55由半导体区域20构成。敏感层55位于自边界B4至半导体区域20与第一半导体层21的边界B5的区域。在Z轴方向上，第一半导体层21与第四半导体层24的最短距离L11大于多个第二半导体层22与第三半导体层23的最短距离L12。因此，在Z轴方向，敏感层55的厚度大于多个第二半导体层22与第三半导体层23的最短距离L12。在Z轴方向，敏感层55的厚度可大于分支层51的厚度。在Z轴方向，敏感层55的厚度可大于分支层51的厚度与倍增层40的厚度的合计。敏感层55的厚度例如为10μm以上1000μm以下。敏感层55的厚度可为20μm以上80μm以下。
在电子或粒子入射至敏感层55时，在敏感层55中产生载流子。在敏感层55中产生的载流子移动至倍增层40。在敏感层55中产生的载流子的移动速度依存于敏感层55中的电场强度。在倍增层40中，载流子被倍增。在倍增层40中经倍增的载流子移动至分支层51。移动至分支层51的载流子从各第二半导体层22输出。
其次，参照图5，针对本实施方式的变形例中的APD阵列进行说明。图5是本实施方式的变形例的APD阵列1A的截面图。本变形例大致与上述的实施方式及变形例类似或相同。APD阵列1A包含半导体基板10A来替代半导体基板10，在这一点上与上述的实施方式不同。以下，主要说明与上述的实施方式的不同点。
如图5所示，半导体基板10A包含多个接合终端延长区域(JTE：JunctionTermination Extension)27。各第二半导体层22被接合终端延长区域27覆盖。在从Z轴方向观察时，各第二半导体层22的缘部22b被接合终端延长区域27覆盖。在本变形例中，各第二半导体层22与半导体区域20相互隔开。在各第二半导体层22与半导体区域20之间设置有接合终端延长区域27。各第二半导体层22在形成第一面11的面以外的面中与接合终端延长区域27相接。换而言之，各第二半导体层22中面向半导体区域20的部分与接合终端延长区域27相接。
第五半导体层25被接合终端延长区域27覆盖。在从Z轴方向观察时，第五半导体层25的缘部25b被接合终端延长区域27覆盖。在本变形例中，第五半导体层25与半导体区域20相互隔开。在第五半导体层25与半导体区域20之间设置有接合终端延长区域27。第五半导体层25在形成第一面11的面以外的面中与接合终端延长区域27相接。换而言之，第五半导体层25中面向半导体区域20的部分与接合终端延长区域27相接。
在本变形例中，各接合终端延长区域27与第三半导体层23相互隔开。在各接合终端延长区域27与第三半导体层23之间设置有半导体区域20。作为本变形例的进一步的变形例，各接合终端延长区域27可与第三半导体层23相接。
作为本变形例的进一步的变形例，多个接合终端延长区域27可为连续的1个区域。在该情况下，例如，经由1个接合终端延长区域27，覆盖多个第二半导体层22及第五半导体层25。
各接合终端延长区域27为第二导电型的半导体区域。接合终端延长区域27的杂质浓度低于第二半导体层22的杂质浓度。接合终端延长区域27的杂质积分量例如小于第二半导体层22的杂质积分量。
接下来，参照图6，针对本实施方式的变形例的APD阵列进行说明。图6是本实施方式的变形例的APD阵列1B的截面图。本变形例大致与上述的实施方式及变形例类似或相同。APD阵列1B包含半导体基板10B来替代半导体基板10A，在这一点上，与图5所示的结构不同。以下，主要说明与图5所示的结构的不同点。
如图6所示，半导体基板10B包含多个接合终端延长区域27C来替代多个接合终端延长区域27，在这一点上与半导体基板10A不同。在从Z轴方向观察时，各第二半导体层22的缘部22b被接合终端延长区域27C覆盖。在各第二半导体层22的缘部22b与半导体区域20之间设置有接合终端延长区域27C。各第二半导体层22在缘22b以外的部分中与半导体区域20相接。例如，各第二半导体层22中与第一面11相对的面22a的至少一部分与半导体区域20相接。各第二半导体层22的缘部22b包含各第二半导体层22中与第一面11相对的面22a的缘部。
在从Z轴方向观察时，第五半导体层25的缘部25b被接合终端延长区域27C覆盖。在第五半导体层25的缘部25b与半导体区域20之间设置有接合终端延长区域27C。第五半导体层25的缘部25b以外的部分与半导体区域20相接。例如，第五半导体层25中与第一面11相对的面25a的至少一部分与半导体区域20相接。第五半导体层25的缘部25b包含第五半导体层25中与第一面11相对的面25a的缘部。
在本变形例中，在第五半导体层25的缘部25b中的第二半导体层22侧的缘部25b设置接合终端延长区域27C，在半导体电极层45侧的缘部25b未设置接合终端延长区域27C。在本变形例的变形例中，可在第五半导体层25中在第二半导体层22侧的缘部25b与半导体电极层45侧的缘部25b的两者设置接合终端延长区域27C。
在本变形例中，各接合终端延长区域27C与第三半导体层23相互隔开。在各接合终端延长区域27C与第三半导体层23之间设置有半导体区域20。作为本变形例的进一步的变形例，各接合终端延长区域27C与第三半导体层23可以相接。
各接合终端延长区域27C为第二导电型的半导体区域。接合终端延长区域27C的杂质浓度低于第二半导体层22的杂质浓度。接合终端延长区域27C的杂质积分量例如小于第二半导体层22的杂质积分量。
接下来，参照图7，针对本实施方式的变形例的APD阵列进行说明。图7是本实施方式的变形例的APD阵列1C的大致俯视图。本变形例大致与上述的实施方式及变形例类似或相同。本变形例在多个第二半导体层22与倍增层40的位置关系上与上述的实施方式不同。以下，主要说明与上述的实施方式的不同点。
在APD阵列1C的半导体基板10C中，多个第二半导体层22排列成1行，在X轴方向排列3个以上。换而言之，在APD阵列1C中，多个第二半导体层22的排列为2行以下3列以上。在APD阵列1C中，多个第二半导体层22排列成1行8列。
在APD阵列1C中，倍增层40也呈矩形形状。倍增层40在X轴方向上延伸。在从Z轴方向观察时，在X轴方向，多个第二半导体层22位于一对缘部41a、41b之间。换而言之，在从Z轴方向观察时，倍增层40的一对缘部41a、41b位于较多个第二半导体层22中在X轴方向上位于最外侧的第二半导体层44的缘部44a更靠外侧。进一步换而言之，在从Z轴方向观察时，倍增层40配置为跨及多个第二半导体层22。在该情况下，在从Z轴方向观察时，在多个第二半导体层22中，各第二半导体层22与倍增层40重叠的区域的面积互为相等。在从Z轴方向观察时，各第二半导体层22比倍增层40的缘部41c、41d在Y轴方向延伸更远。在从Z轴向观察时，倍增层40与第五半导体层25在至少一部分处相互重叠。
接下来，参照图8的(a)及图8的(b)，针对本实施方式的变形例的APD阵列进行说明。图8的(a)是本实施方式的变形例的APD阵列1D的大致俯视图。图8的(b)是本实施方式的变形例的APD阵列1E的大致俯视图。本变形例大致与上述的实施方式及变形例类似或相同。本变形例在多个第二半导体层22与倍增层40的位置关系上，与上述的实施方式不同。以下，主要说明与图8的(a)及图8的(b)所示的结构的不同点。
在APD阵列1D中，多个第二半导体层22排列成1行2列。换而言之，在APD阵列1D中，多个第二半导体层22的排列为2行以下未达3列。
在APD阵列1D中，倍增层40呈矩形形状。倍增层40在X轴方向上延伸。在APD阵列1D中，在从Z轴方向观察时，倍增层40被第五半导体层25包围。在从Z轴向观察时，倍增层40与第五半导体层25不重叠。在该情况下，在从Z轴方向观察时，在多个第二半导体层22中，各第二半导体层22与倍增层40重叠的区域的面积互为相等。在从Z轴方向观察时，各第二半导体层22比倍增层40的缘部41a、41b、41c、41d在X轴方向及Y轴方向上延伸更远。
在APD阵列1E中，多个第二半导体层22排列成2列2行。换而言之，在APD阵列1E中，多个第二半导体层22的排列为2行以下未达3列。
在APD阵列1E中，倍增层40呈矩形形状。倍增层40在X轴方向上延伸。在APD阵列1E中，在从Z轴方向观察时，倍增层40被第五半导体层25包围。在从Z轴向观察时，倍增层40与第五半导体层25不重叠。该情况下，在从Z轴方向观察时，在多个第二半导体层22中，各第二半导体层22与倍增层40重叠的区域的面积互为相等。在从Z轴方向观察时，各第二半导体层22较倍增层40的缘部41a、41b、41c、41d在X轴方向及Y轴方向上延伸更远。
接下来，参照图9，针对本实施方式的变形例的APD阵列进行说明。图9是本实施方式的变形例的APD阵列1F的截面图。本变形例大致与上述的实施方式及变形例类似或相同。本变形例的APD阵列为背面入射型，在这一点上，与上述的实施方式不同。以下，主要说明与上述的实施方式所示的结构的不同点。
在APD阵列1F中，各APD15为从第二面12入射检测光的背面入射型。在本变形例中，第二面12相当于入射面。Z轴与第一面11正交。APD阵列1F具备半导体基板10F。半导体基板10F具有图5所示的APD阵列1的半导体基板10上下反转的结构。APD阵列1F可具有半导体基板10A、10B、10C、10D、10E上下反转的结构，来作为半导体基板10F。
在Z轴方向，半导体基板10F的第一半导体层21的厚度小于半导体基板10的第一半导体层21的厚度。仅在这一点上，半导体基板10F与半导体基板10不同。例如，半导体基板10F通过去除半导体基板10的第一半导体层21的一部分而形成。例如，半导体基板10F通过在Z轴方向磨削半导体基板10A的第一半导体层21而形成。
APD阵列1F除了半导体基板10F以外，还具备例如硅氧化膜91、遮光膜92、多个焊盘电极93、多个凸块电极94、钝化层95、树脂层96、焊料97、及控制基板98。半导体基板10F的第二面12被硅氧化膜91覆盖。半导体基板10F的第二面12可代替硅氧化膜91而被硅氮化膜覆盖。
在本变形例中，硅氧化膜91被遮光膜92覆盖。遮光膜92将检测对象的电磁波或粒子束以外的电磁波等截断。遮光膜92的材料可根据检测对象的电磁波或粒子束而选择。遮光膜92的材料例如含有铝。遮光膜92透过检测对象的高能量线，并遮断可见光。其结果，高能量线的检测精度提高。在检测对象为可见光的情况下，APD阵列1F可不包含遮光膜92。
多个焊盘电极93分别设置于半导体基板10F的第一面11上。各焊盘电极93与半导体基板10F的第一面11相接。多个焊盘电极93分别配置为与半导体电极层45、第二半导体层22、及第五半导体层25的任一者相接。
多个凸块电极94分别设置于对应的焊盘电极93上。凸块电极94的材料例如为镍或金。APD阵列1F可为直接接合来替代凸块电极94。直接接合例如为Cu-Cu直接接合。
钝化层95覆盖半导体基板10F的第一面11及焊盘电极93，但各焊盘电极93与凸块电极94相接的部分除外。钝化层95的材料例如含有氮化硅。焊料97将控制基板98与凸块电极94电连接。树脂层96以覆盖凸块电极94及焊料97的方式设置于控制基板98。
控制基板98通过焊料97、凸块电极94、及焊盘电极93而电连接于半导体基板10F。控制基板98经由焊盘电极93对半导体电极层45、第二半导体层22、及第五半导体层25赋予电位。控制基板98从APD阵列1F的各APD15获取检测信号并进行处理。控制基板98包含读取来自各APD15的检测信号的读取电路。控制基板98例如包含ASIC(Application SpecificIntegrated Circuit，专用集成电路)或PCB(Printed Circuit Board，印刷电路板)基板。
接下来，参照图10，针对本实施方式的变形例的APD阵列进行说明。图10是本实施方式的变形例的APD阵列1G的大致俯视图。本变形例大致与上述的实施方式及变形例类似或相同。本变形例在多个第二半导体层22与倍增层40的位置关系上与APD阵列1F不同。以下，主要说明与APD阵列1F的不同点。
在APD阵列为背面入射型的情况下，多个第二半导体层22可以以在行方向及列方向上成为3列以上的方式以矩阵状二维排列。参照图10，针对该情况下的APD阵列的结构进行说明。
在APD阵列1G中，多个第二半导体层22排列成9行7列。因此，在APD阵列1G中，多个第二半导体层22以在行方向及列方向上成为3列以上的方式以矩阵状二维排列。
在APD阵列1G中，倍增层40也呈矩形形状。在从Z轴方向观察时，倍增层40的缘部41a、41b、41c、41d包含：在X轴方向彼此相对的一对缘部41a、41b、及在Y轴方向彼此相对的缘部41c、41d。
在APD阵列1G中，在从Z轴方向观察时，在X轴方向上，多个第二半导体层22位于一对缘部41a、41b之间。在Y轴方向上，多个第二半导体层22位于一对缘部41c、41d之间。换而言之，多个第二半导体层22在从Z轴方向观察时配置于倍增层40所在的范围内。进一步换而言之，在从Z轴方向观察时，倍增层40的缘部41a、41b、41c、41d全部位于较多个第二半导体层22中位于最外侧的第二半导体层44的缘部44a更靠外侧。进一步换而言之，在从Z轴方向观察时，倍增层40配置为跨及多个第二半导体层22。在该情况下，也在从Z轴方向观察时，在多个第二半导体层22中，各第二半导体层22与倍增层40重叠的区域的面积互为相等。在从Z轴向观察时，倍增层40与第五半导体层25在至少一部分处相互重叠。在从Z轴方向观察时，APD阵列1G的倍增层40的缘部41a、41b、41c、41d在整周与第五半导体层25重叠。
如以上所说明的，在APD阵列1、1A、1B、1C、1D、1E、1F、1G中，多个APD15包含：第一导电型的第一半导体层21、第二导电型的多个第二半导体层22、及倍增层40。倍增层40的第三半导体层23与第四半导体层24的各自在从Z轴方向观察时以与多个第二半导体层22重叠的方式连续设置。在该情况下，通过检测对象的电磁波或粒子束的入射而产生的载流子通过以与多个第二半导体层22重叠的方式连续设置而成的倍增层40倍增。在倍增层40中经倍增的载流子从各第二半导体层22输出。根据该结构，可削减死区。因此，在无微透镜阵列等的简单的构成中，可削减死区，能够检测所期望的电磁波或粒子束。根据该结构，敏感层可较宽地构成。因此，尤其是可实现需要较宽的敏感层的电磁波或高能量线的检测。
图11的(a)及图11的(b)是显示比较例的半导体层的结构的大致图。如图11的(a)所示，在对于每一APD115，经由第二导电型的第二半导体层22与第一导电型的半导体层140形成倍增层的情况下，在APD115间增益产生不均。如图11的(b)所示，在相对于互不相同的第二导电型的第二半导体层22形成1个第一导电型的半导体层140的情况下，认为在包含互不相同的第二半导体层22的APD115之间，增益变得均一。然而，在图11(b)所示的构成中，由于在第二半导体层22与半导体层140之间形成高电场层53，因此电场集中于各第二半导体层22的缘部22b，在各第二半导体层22与半导体层140之间产生边缘击穿。
在APD阵列1、1A、1B、1C、1D、1E、1F、1G中，由于在多个第二半导体层22之外另外设置有倍增层40，因此高电场层53与第二半导体层22相互隔开。因此，抑制各第二半导体层22中的电场的集中，在各第二半导体层22中边缘击穿也被抑制。
在APD阵列1、1A、1B、1C、1D、1E、1F、1G中，倍增层40以与多个第二半导体层22重叠的方式连续设置。根据该结构，也可抑制各APD15中的增益的不均。图12及图13显示APD阵列1的评价结果。在该评价中，以通过排列于X轴方向的4个第二半导体层22的方式，在X轴方向扫描激光。
图12显示与激光的照射位置相应的对应于各第二半导体层22的APD15的输出。在图12中，横轴表示激光的照射位置，纵轴表示输出的电流值。信号S1至信号S2分别表示从与各第二半导体层22对应的APD15的输出。
图13显示与激光的照射位置相应的APD阵列1的整体的输出。在图13中，横轴表示激光的照射位置，纵轴表示输出的电流值。信号S5分别表示从各APD15的输出的合计。这样，确认了根据APD阵列1，能抑制各APD15间的增益的不均，并以均一的增益动作。
在APD阵列1、1A、1B、1C、1D、1E、1F、1G中，在Z轴方向，第一半导体层21与第四半导体层24的最短距离L11大于多个第二半导体层22与第三半导体层23的最短距离L12。在该情况下，可确保位于第一半导体层21与第四半导体层24之间的敏感层55较宽。因此，需要较宽的敏感层55的电磁波或粒子束的检测精度可提高。例如，具有比6000nm长的波长的近红外线、具有比紫外线短的波长的X射线、及高能量粒子束容易通过半导体基板。若能确保较宽的敏感层55，则具有600nm～1200nm的波长的电磁波、及X射线等高能量线的检测精度也可提高。
图14是显示各半导体层间的电场的大致图。各箭头表示电力线。各第二半导体层22的面22a与边界B1之间的电场E1的电场强度只要是将在倍增层40中经倍增的载流子分支及诱导的电场强度即可。电场E1的电场强度、也即分支层51中的电场强度例如为101～102V/cm。当电场E1的电场强度超过103V/cm时，有产生边缘击穿的可能性。边界B5与边界B2之间的电场E2的电场强度只要为将产生的载流子充分加速(漂移)的电场强度即可。为了确保应答性，电场E2的电场强度、也即敏感层55的电场强度例如为102～104V/cm左右。边界B3与边界B4之间的电场E3的电场强度只要为将流入的载流子倍增的电场强度即可。电场E3的电场强度、也即高电场层53的电场强度例如为105～106V/cm左右。
在APD阵列1、1A、1B、1C、1D、1E、1F、1G中，第三半导体层23的杂质浓度比第四半导体层的杂质浓度高。在该情况下，在动作时，第一半导体层21与第四半导体层24之间的电场E3的电场强度大于第一面11与第三半导体层23之间的电场E1的电场强度。图15是显示半导体基板中的电场强度的示意图。上述的电场E1、E2、E3的关系依存于第三半导体层23的杂质浓度、及第四半导体层的杂质浓度。若第三半导体层23的杂质浓度比第四半导体层的杂质浓度高，则可成为电场E3＞电场E2＞电场E1的关系。因此，在第一半导体层21与第四半导体层24之间，可确保产生的载流子的移动速度，能实现高速应答。可进一步抑制多个第二半导体层22与倍增层40之间的边缘击穿。
在APD阵列1、1A、1B、1C、1D、1E、1F、1G中，满足式(3)。
“x”是Z轴方向上的距第一面11的任意位置。“f(x)”是任意位置“x”处的第三半导体层23的杂质浓度。“g(x)”是任意位置“x”处的第四半导体层24的杂质浓度。“Lα”是Z轴方向上的第三半导体层23的厚度。“Lβ”是Z轴方向上的第四半导体层24的厚度。“A”是Z轴方向上的第一面11与第三半导体层23的最短距离。“B”是Z轴方向上的第一面11与第四半导体层24的最短距离。上述的电场E1、E2、E3的关系依存于第三半导体层23的杂质积分量、及第四半导体层的杂质积分量。若第三半导体层23的杂质积分量比第四半导体层的杂质积分量高，则可成为电场E3＞电场E2＞电场E1的关系。在该情况下，在第一半导体层21与第四半导体层24之间，可确保产生的载流子的移动速度，并可实现高速应答。可在多个第二半导体层22与倍增层40之间，进一步抑制边缘击穿。
半导体基板10、10A、10B、10C、10D、10E、10F、10G在从Z轴方向观察时，包含包围多个第二半导体层22排列的区域的整体的第二导电型的第五半导体层25。在从Z轴方向观察时，第三半导体层23与第五半导体层25在至少一部分处相互重叠。在该情况下，可进一步降低各第二半导体层22中的增益的不均。进一步，可抑制在检测对象区域DA外产生的载流子向第二半导体层22移动。
在APD阵列1A、1B中，从Z轴方向观察，各第二半导体层22的缘部22b被接合终端延长区域27、27C覆盖。覆盖各第二半导体层22的接合终端延长区域27、27C是具有比第二半导体层22的杂质浓度低的杂质浓度的第二导电型的半导体区域20。在该情况下，可进一步抑制各第二半导体层22中的边缘击穿。
在APD阵列1A中，各第二半导体层22中面向半导体区域20的部分被接合终端延长区域27覆盖。在该情况下，可进一步抑制各第二半导体层22中的边缘击穿。
在APD阵列1A、1B中，覆盖各第二半导体层22的接合终端延长区域27与倍增层40隔开。该情况下，各第二半导体层22与倍增层40之间的电场强度可变得更均一。
在APD阵列1A、1B中，在从Z轴方向观察时，第五半导体层25的缘部25b被接合终端延长区域27、27C覆盖。覆盖第五半导体层25的接合终端延长区域27、27C是具有比第五半导体层25的杂质浓度低的杂质浓度的第二导电型的半导体区域。在该情况下，可抑制第五半导体层25中的边缘击穿。
半导体基板10、10A、10B、10C、10D、10E、10F、10G包含第一导电型的第六半导体层26。第六半导体层26在从Z轴方向观察时设置于多个第二半导体层22中彼此相邻的第二半导体层22之间。第六半导体层26的杂质浓度比半导体区域20的杂质浓度高。在该情况下，可抑制彼此相邻的第二半导体层22间的载流子的移动。
在Z轴方向上，第六半导体层26的厚度可小于各第二半导体层22的厚度。在该情况下，可抑制第六半导体层26与第三半导体层23之间的边缘击穿。
半导体基板10、10A、10B、10C、10D、10E、10F、10G含有硅。第二导电型为N型。在含有硅的半导体基板中，电子比空穴容易倍增20倍左右。因此，通过相对于N型的第二半导体层22设置倍增层40，从而倍增率可提高。
半导体基板10、10A、10B、10C、10D、10E、10F、10G可含有磷化铟。在该情况下，第二导电型可为P型。在含有磷化铟的半导体基板中，空穴比电子更容易倍增。因此，通过相对于P型的第二半导体层22设置倍增层40，从而倍增率可提高。
在APD阵列1、1A、1B、1C、1D、1E、1F、1G中，倍增层40在Z轴方向上设置于与第一面11相隔10μm以下的范围。在该情况下，具有较容易形成的结构。特别地，在通过离子注入来形成倍增层40的情况下可比较容易地形成。
在APD阵列1、1A、1B、1C、1D、1E、1F、1G中，在沿着第一面11的方向，各第二半导体层22的宽度W1大于10μm。在该情况下，可确保进行检测的各像素的尺寸。
在APD阵列1、1A、1B、1C中，在从Z轴方向观察时，倍增层40包含彼此相对的一对缘部41a、41b。多个第二半导体层22在一对缘部41a、41b的相对方向上排列3个以上。在从Z轴方向观察时，在上述相对方向上，多个第二半导体层22位于一对缘部41a、41b之间。在该情况下，可进一步抑制各第二半导体层22中的增益的不均。
在APD阵列1、1A、1B、1C、1D、1E、1F、1G中，在从Z轴方向观察时，在多个第二半导体层22中，各第二半导体层22与倍增层40重叠的区域的面积互为相等。该情况下，可进一步抑制各第二半导体层22中的增益的不均。
在APD阵列1、1A、1B、1C、1D、1E中，在从Z轴方向观察时，倍增层40的缘部41a、41b、41c、41d与作为遮蔽构件的金属层31重叠。在该情况下，可抑制检测对象区域DA外的载流子的产生。
在APD阵列1、1A、1B、1C、1D、1E、1F、1G中，在从Z轴方向观察时，各第二半导体层22的宽度W1大于彼此相邻的第二半导体层22间的最短距离L1。在该情况下，来自第二半导体层22的电力线的方向一致，容易将产生的载流子诱导至第二半导体层22。
以上，针对本发明的实施方式及变形例进行了说明，但本发明未必限定于上述的实施方式，可在不脱离其主旨的范围内进行各种变更。
例如，在半导体基板10、10A、10B、10C、10D、10E、10F、10G中，可包含其它隔离件来替代多个第六半导体层26。例如，可形成浅沟道隔离(STI：Shallow Trench Isolation)或LOCOS(Local Oxidation of Silicon，硅的局部氧化)结构。该情况下，STI或LOCOS结构形成于各第六半导体层26的位置。然而，在该情况下，半导体基板的表面变得不平坦。相比于使用形成多个第六半导体层26的结构的情况、及使用STI或LOCOS结构的情况，倍增层40中的电场强度的均一性可进一步提高。在形成倍增层40之后形成STI或LOCOS结构的情况下，相比于在形成倍增层40之前形成STI或LOCOS结构的情况，倍增层40中电场强度的均一性更加提高。

Claims (22)

1.一种雪崩光电二极管阵列，其中，
具备半导体基板，该半导体基板具有彼此相对的第一面和第二面，且包含设置于所述第一面侧的第一导电型的半导体区域，
所述半导体基板具有沿着所述第一面排列的多个雪崩光电二极管，
所述多个雪崩光电二极管包含：
第一导电型的第一半导体层，其设置于较所述半导体区域更靠所述第二面侧；
第二导电型的多个第二半导体层，其沿着所述第一面排列，且在从与所述第一面正交的方向观察时各自被所述半导体区域包围；及
倍增层，其设置于所述半导体区域内，且在与所述第一面正交的方向上设置于所述多个第二半导体层与所述第一半导体层之间，
在从与所述第一面正交的方向观察时，所述多个第二半导体层及所述倍增层设置于所述第一半导体层所在的范围内，
所述倍增层包含彼此相对的第二导电型的第三半导体层及第一导电型的第四半导体层，
所述第三半导体层设置于较所述第四半导体层更靠所述第一面侧，
所述第三半导体层与所述第四半导体层的各自，在从与所述第一面正交的方向观察时，以与所述多个第二半导体层重叠的方式连续设置。
2.如权利要求1所述的雪崩光电二极管阵列，其中，
所述第一半导体层的杂质浓度及第四半导体层的杂质浓度比所述半导体区域的杂质浓度高，
所述第一半导体层的杂质浓度比所述第四半导体层的杂质浓度高，
各所述第二半导体层的杂质浓度比所述第三半导体层的杂质浓度高。
3.如权利要求1或2所述的雪崩光电二极管阵列，其中，
在与所述第一面正交的方向上，所述第一半导体层与所述第四半导体层的最短距离，大于所述多个第二半导体层与所述第三半导体层的最短距离。
4.如权利要求1至3中任一项所述的雪崩光电二极管阵列，其中，
所述第三半导体层的杂质浓度比所述第四半导体层的杂质浓度高。
5.如权利要求1至4中任一项所述的雪崩光电二极管阵列，其中，
在将与所述第一面正交的方向上的距所述第一面的任意位置设为“x”，将所述任意位置“x”处的所述第三半导体层的杂质浓度设为“f(x)”，将所述任意位置“x”处的所述第四半导体层的杂质浓度设为“g(x)”，将与所述第一面正交的方向上的所述第三半导体层的厚度设为“Lα”，将与所述第一面正交的方向上的所述第四半导体层的厚度设为“Lβ”，将与所述第一面正交的方向上的所述第一面与所述第三半导体层的最短距离设为“A”，并将与所述第一面正交的方向上的所述第一面与所述第四半导体层的最短距离设为“B”时，
满足：
6.如权利要求1至5中任一项所述的雪崩光电二极管阵列，其中，
所述半导体基板在从与所述第一面正交的方向观察时，包含包围排列有所述多个第二半导体层的区域的整体的第二导电型的第五半导体层，
在从与所述第一面正交的方向观察时，所述第三半导体层与所述第五半导体层在至少一部分处相互重叠。
7.如权利要求1至6中任一项所述的雪崩光电二极管阵列，其中，
从与所述第一面正交的方向观察，各所述第二半导体层的缘部被接合终端延长区域覆盖，
覆盖各所述第二半导体层的所述接合终端延长区域是具有比所述第二半导体层的杂质浓度低的杂质浓度的第二导电型的半导体区域。
8.如权利要求7所述的雪崩光电二极管阵列，其中，
各所述第二半导体层中面向所述半导体区域的部分被所述接合终端延长区域覆盖。
9.如权利要求7或8所述的雪崩光电二极管阵列，其中，
覆盖各所述第二半导体层的所述接合终端延长区域与所述倍增层隔开。
10.如权利要求6所述的雪崩光电二极管阵列，其中，
在从与所述第一面正交的方向观察时，所述第五半导体层的缘部被接合终端延长区域覆盖，
覆盖所述第五半导体层的所述接合终端延长区域是具有比所述第五半导体层的杂质浓度低的杂质浓度的第二导电型的半导体区域。
11.如权利要求1至10中任一项所述的雪崩光电二极管阵列，其中，
所述半导体基板包含第一导电型的第六半导体层，该第一导电型的第六半导体层在从与所述第一面正交的方向观察时，设置于所述多个第二半导体层中彼此相邻的所述第二半导体层之间，
所述第六半导体层的杂质浓度比所述半导体区域的杂质浓度高。
12.如权利要求11所述的雪崩光电二极管阵列，其中，
在与所述第一面正交的方向上，所述第六半导体层的厚度小于各所述第二半导体层的厚度。
13.如权利要求1至12中任一项所述的雪崩光电二极管阵列，其中，
所述半导体基板含有硅，且
所述第二导电型为N型。
14.如权利要求1至12中任一项所述的雪崩光电二极管阵列，其中，
所述半导体基板含有磷化铟，且
所述第二导电型为P型。
15.如权利要求1至14中任一项所述的雪崩光电二极管阵列，其中，
所述倍增层在与所述第一面正交的方向上设置于与所述第一面相距10μm以下的范围。
16.如权利要求1至15中任一项所述的雪崩光电二极管阵列，其中，
在沿着所述第一面的方向上，各所述第二半导体层的宽度大于10μm。
17.如权利要求1至16中任一项所述的雪崩光电二极管阵列，其中，
在从与所述第一面正交的方向观察时，所述倍增层包含彼此相对的一对缘部，
所述多个第二半导体层在所述一对缘部的相对方向上排列3个以上，
在从与所述第一面正交的方向观察时，在所述相对方向上，所述多个第二半导体层位于所述一对缘部之间。
18.如权利要求1至17中任一项所述的雪崩光电二极管阵列，其中，
在从与所述第一面正交的方向观察时，在所述多个第二半导体层中，各所述第二半导体层与所述倍增层重叠的区域的面积互为相等。
19.如权利要求1至18中任一项所述的雪崩光电二极管阵列，其中，
在从与所述第一面正交的方向观察时，所述倍增层的缘部与遮蔽构件重叠。
20.如权利要求1至19中任一项所述的雪崩光电二极管阵列，其中，
各所述雪崩光电二极管为从所述第一面入射检测光的表面入射型、或从所述第二面入射检测光的背面入射型。
21.如权利要求1至20中任一项所述的雪崩光电二极管阵列，其中，
在从与所述第一面正交的方向观察时，各所述第二半导体层中与所述倍增层重叠的部分呈沿着所述第一面的方向延伸的矩形形状。
22.如权利要求1至21中任一项所述的雪崩光电二极管阵列，其中，
在从与所述第一面正交的方向观察时，各所述第二半导体层的宽度大于彼此相邻的所述第二半导体层间的最短距离。
CN202280044326.7A 2021-06-23 2022-06-07 雪崩光电二极管阵列 Pending CN117546297A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021103881A JP2023002986A (ja) 2021-06-23 2021-06-23 アバランシェフォトダイオードアレイ
JP2021-103881 2021-06-23
PCT/JP2022/023014 WO2022270301A1 (ja) 2021-06-23 2022-06-07 アバランシェフォトダイオードアレイ

Publications (1)

Publication Number Publication Date
CN117546297A true CN117546297A (zh) 2024-02-09

Family

ID=84543900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280044326.7A Pending CN117546297A (zh) 2021-06-23 2022-06-07 雪崩光电二极管阵列

Country Status (6)

Country Link
US (1) US20240234616A1 (zh)
EP (1) EP4354503A1 (zh)
JP (1) JP2023002986A (zh)
CN (1) CN117546297A (zh)
TW (1) TW202316087A (zh)
WO (1) WO2022270301A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537614B (zh) * 2014-07-25 2018-06-12 松下知识产权经营株式会社 光电二极管、光电二极管阵列、以及固体摄像元件
CN112018142B (zh) * 2016-06-21 2024-09-06 深圳帧观德芯科技有限公司 基于雪崩光电二极管的图像感测器
CN111682039B (zh) 2016-09-23 2021-08-03 苹果公司 堆叠式背面照明spad阵列
JP7174932B2 (ja) * 2018-03-23 2022-11-18 パナソニックＩｐマネジメント株式会社 固体撮像素子
US12113088B2 (en) * 2018-12-12 2024-10-08 Hamamatsu Photonics K.K. Light detection device
JP7471817B2 (ja) * 2019-12-27 2024-04-22 浜松ホトニクス株式会社 増倍型イメージセンサ

Also Published As

Publication number Publication date
EP4354503A1 (en) 2024-04-17
JP2023002986A (ja) 2023-01-11
TW202316087A (zh) 2023-04-16
WO2022270301A1 (ja) 2022-12-29
US20240234616A1 (en) 2024-07-11

Similar Documents

Publication Publication Date Title
JP5185205B2 (ja) 半導体光検出素子
JP5405512B2 (ja) 半導体光検出素子及び放射線検出装置
US11791359B2 (en) Light detecting element and method of manufacturing same
JP5829224B2 (ja) Ｍｏｓイメージセンサ
CN113167638B (zh) 光检测装置
CN109313072B (zh) 光检测单元、光检测装置及光检测单元的制造方法
WO2011129149A1 (ja) 半導体光検出素子
KR100670828B1 (ko) 적외선 레이저 레이다의 영상 신호를 검출하기 위한 광검출기 및 그 제조방법
EP2092563B1 (en) Semiconductor photodetector and radiation detecting apparatus
WO2021131758A1 (ja) 半導体光検出素子
CN117546297A (zh) 雪崩光电二极管阵列
US20220013550A1 (en) Photodetector
US11996419B2 (en) Light detector, light detection system, lidar device, mobile body, and vehicle
WO2024219040A1 (ja) 半導体光位置検出器、及び、半導体光位置検出器アレイ
CN117913115A (zh) 一种正照式硅基雪崩二极管阵列结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination