TW202314786A - 多層結構及其製造方法 - Google Patents

多層結構及其製造方法 Download PDF

Info

Publication number
TW202314786A
TW202314786A TW111100395A TW111100395A TW202314786A TW 202314786 A TW202314786 A TW 202314786A TW 111100395 A TW111100395 A TW 111100395A TW 111100395 A TW111100395 A TW 111100395A TW 202314786 A TW202314786 A TW 202314786A
Authority
TW
Taiwan
Prior art keywords
film layer
test
test marker
layer
marker
Prior art date
Application number
TW111100395A
Other languages
English (en)
Other versions
TWI792837B (zh
Inventor
陳良祿
樊光明
楊家麟
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Application granted granted Critical
Publication of TWI792837B publication Critical patent/TWI792837B/zh
Publication of TW202314786A publication Critical patent/TW202314786A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Structure Of Printed Boards (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Laminated Bodies (AREA)
  • Hybrid Cells (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)

Abstract

提供一種設置於支撐體上的多層結構及其製造方法。多層結構的製造方法包括：形成第一膜層與第一測試標記物於支撐體上。其中第一測試標記物具有第一預定長度。測量第一測試標記物在俯視圖中的第一投影長度。根據第一預定長度及第一投影長度來計算第一膜層的第一翹曲程度。

Description

多層結構及其製造方法
本揭露係關於一種多層結構及其製造方法，特別是關於設置於支撐體上並且其內設置有測試標記物(test mark)的多層結構及其製造方法。
一般而言，電子裝置內可包括多層結構，例如導電層、絕緣層及/或其他功能層。由於各層之間在諸如熱膨脹係數等特性上存在差異，而使得各層在堆疊時容易產生翹曲(warpage)。然而，目前人工使用厚薄規進行測量翹曲的方式仍有改進空間。
鑒於前述問題，本揭露藉由設置具有預定長度的測試標記物(test mark)在第一膜層上，再測量測試標記物在俯視圖中的投影長度，並根據預定長度與投影長度來計算測試標記物設置處的翹曲程度。因此，能夠依照使用者的需求，在合適的位置上設置測試標記物，以縮短測試時間、提升精準度及/或避免多層結構在測量時損傷的可能性。
根據一些實施例，提供於支撐體上形成多層結構的製造方法。前述多層結構的製造方法包括：形成第一膜層與第一測試標記物於支撐體上。其中第一測試標記物具有第一預定長度。測量第一測試標記物在俯視圖中的第一投影長度。根據第一預定長度及第一投影長度來計算第一膜層的第一翹曲程度。
根據一些實施例，提供設置於支撐體上的多層結構。前述多層結構包括：第一膜層、第一測試標記物、第二膜層以及第二測試標記物。第一膜層與第一測試標記物設置在支撐體上。第二膜層與第二測試標記物設置在第一膜層上。其中，第一膜層與第二膜層中的一者為導電層，且第一膜層與第二膜層中的另一者為絕緣層。
本揭露的多層結構可應用於多種類型的電子裝置，為讓本揭露的部件及優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。
以下揭露提供了不同的實施例或範例，用於實施所提供的多層結構的不同部件。各部件與其配置的具體範例描述如下，以簡化本揭露實施例。當然，這些僅僅是範例，並非用以限定本揭露。舉例而言，敘述中若提及第一部件形成在第二部件上，可能包括第一部件與第二部件直接接觸的實施例，也可能包括額外的部件形成在第一部件與第二部件之間，使得第一部件與第二部件不直接接觸的實施例。
以下描述實施例的一些變化。在不同圖式和說明的實施例中，相似的元件符號被用來標明相似的元件。可以理解的是，在方法的前、中、後可以提供額外的操作，且一些敘述的操作可為了該方法的其他實施例被取代或刪除。此外，本揭露實施例可能在不同的範例中重複元件符號及/或字符。如此重複是為了簡明和清楚，而非用以表示所討論的不同實施例及/或形態之間的關係。
在本揭露一些實施例中，關於接合的用語例如「連接」及其類似用語，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。關於接合的用語亦可包括兩個結構都可移動，或者兩個結構都固定的情況。
另外，本說明書或申請專利範圍中提及的「第一」、「第二」及其類似用語僅用以命名不同的元件或區別不同實施例或範圍，而並非用來限制元件數量上的上限或下限，也並非用以限定元件的製造順序或設置順序。
在本文中，各個方向不限於直角坐標系中的三個軸，諸如：X軸、Y軸及Z軸，且可以在更廣泛的意義上進行解釋。舉例而言，X軸、Y軸及Z軸可彼此垂直，或者可表示彼此不垂直的不同方向。
雖然本揭露的多層結構以運用於電子裝置中的半導體封裝結構為例進行說明，但本揭露並不限於此。在一些實施例中，本揭露的多層結構可包括運用於其他電子裝置如顯示裝置、天線裝置、感測裝置、發光裝置、觸控感測裝置之中，但不以此為限。例如在一些實施例中，本揭露的包括測試標記物的多層結構可應用於任何需要進行翹曲測量(warpage measurement)的製程中，例如應用於印刷電路板(print circuit board，PCB)、扇出型晶圓級封裝(fan-out wafer level package，FOWLP)、扇出型面板級封裝(fan-out panel level package，FOPLP)或其類似製程，但不限於此。本揭露的測試標記物可在任意製程階段中設置，以進行翹曲測量。
請參照第1圖與第2圖。第1圖及第2圖是根據不同製程所形成之半導體封裝半成品示意圖，在半導體的封裝製程中，會將半導體晶片與具有多層結構的重佈線層(re-distribution layer，RDL)連接。依據順序的不同，半導體的封裝製程可以大致區分成晶片優先(chip first)及重佈線層優先(RDL first)兩種方式。如第1圖所示，在晶片優先的製程中，晶片800會先設置在基板900上方，並在其周圍加入封裝材料802以封裝晶片800。在基板900與晶片800之間可設置一離型層902，使得晶片800可以較容易的與基板900分離。在第1圖所示的實施例中，晶片800、封裝材料802、基板900與離型層902可形成一支撐體(supporting entity)100，並且於支撐體100上繼續形成包含圖案化線路與絕緣層的多層結構1，並且在多層結構1上方設置錫球804。而如第2圖所示，在重佈線層優先的製程中，會先在基板900與離型層902上方形成包含圖案化線路與絕緣層的多層結構1，其中離型層902介於基板900與多層結構1之間，並且基板900與離型層902形成一支撐體100。在完成多層結構1之後，再於多層結構1的上方設置晶片800與封裝材料802。如前面所述，在形成多層結構1時，由於各層之間在諸如熱膨脹係數等特性上存在差異，而使得各層在堆疊時容易產生翹曲。以下將說明應用多層結構中所包含的測試標記物進行翹曲測量的方法。
參照第3圖至第5圖，其分別是根據本揭露的一些實施例，繪示在各個階段製造多層結構1的立體示意圖、剖面示意圖及俯視示意圖。其中，第5圖為第3圖的俯視示意圖，且第4圖是根據第5圖中的線段AB所擷取的剖面示意圖。
如第3圖所示，提供如前面所述的支撐體100，並形成第一膜層(layer)200於支撐體100上。在一些實施例中，第一膜層200直接形成於支撐體100上。在一些實施例中，支撐體100上可設置第一膜層200與諸如第一測試標記物211的測試標記物。
在一些實施例中，第一膜層200可為導電層或絕緣層。在一些實施例中，導電層可包括導電材料。在一些實施例中，前述導電材料可包括金屬、金屬氮化物、半導體材料或其組合、或其他任何合適的導電材料，但不限於此。在一些實施例中，導電材料可包括金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、氮化鈦(TiN)、氮化鉭(TaN)、矽化鎳(NiSi)、矽化鈷(CoSi)、碳化鉭(TaC)、矽氮化鉭(TaSiN)、碳氮化鉭(TaCN)、鋁化鈦(TiAl)、鋁氮化鈦(TiAlN)、多晶矽、多晶鍺、其類似物或其組合。在一些實施例中，導電層可藉由例如化學氣相沉積法(chemical vapor deposition，CVD)、濺鍍(sputtering)、電阻加熱蒸鍍法、電子束蒸鍍法、或其它合適的沉積製程形成於支撐體100上。在一些實施例中，第一膜層200可為諸如圖案化線路(patterned wiring)層的導電層。
在一些實施例中，絕緣層可包括氧化物、氮化物、氮氧化物、聚合物、高介電常數的介電材料、其類似物或其組合。在一些實施例中，聚合物可包括聚醯亞胺(polyimide)、聚碳酸酯(polycarbonate，PC)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)或其類似物。在一些實施例中，絕緣層可為感光型聚醯亞胺(photosensitive polyimide，PSPI)。在一些實施例中，絕緣層可藉由例如旋轉塗佈或其他合適的製程來形成於支撐體100上。
在一些實施例中，多層結構1可具有第一膜層200與對應第一膜層200的第一測試標記物(例如第3圖中的第一測試標記物211)。更具體的說，第一測試標記物211可鄰近第一膜層200設置，並且與第一膜層200同層。在一些實施例中，第一膜層200與第一測試標記物211可由相同或不同的材料形成。例如，在一些實施例中，可先形成一膜層於支撐體100上，然後對該膜層進行圖案化製程，以形成第一膜層200，並同時形成第一測試標記物211與第一膜層200相鄰。而在另外一些實施例中，可先對設置於支撐體100上的膜層進行第一次圖案化製程以形成第一膜層200後，再接著進行第二道圖案化製程以形成第一測試標記物211。此時，第一膜層200與第一測試標記物211可為相同材料。在另一些實施例中，在使第一膜層200具有可作為圖案化線路的圖案之後，可額外以不同於第一膜層200的材料形成第一測試標記物211。
在一些實施例中，第一膜層200與第一測試標記物211之間具有間隔，以使第一膜層200與第一測試標記物211彼此分離。在一些實施例中，第一測試標記物211可設置於第一膜層200的周邊區域，如第5圖所示，第一測試標記物211的位置可對應於支撐體100的邊緣位置。而在一些實施例中，第一測試標記物211可設置於第一膜層200較靠近中心的區域中。
請繼續參考第3圖，在一些實施例中，支撐體100上可設置單一個第一測試標記物211或複數個第一測試標記物211到214。在一些實施例中，第一測試標記物211到214可設置於第一膜層200的周邊區域。在一些實施例中，第一測試標記物211可在其延伸方向(例如Y軸方向)上具有預定長度L1。更具體的說，第一測試標記物211的預定長度L1可為第一測試標記物211在其延伸方向上的實際長度。預定長度L1可由設計圖中的設計值獲得，但預定長度L1的獲得方式並不限於此。另外，當有複數個第一測試標記物211到214時，第一測試標記物211到214個別的延伸方向以及預定長度可為相同或不同。如第3圖所示，在一些實施例中，第一測試標記物211與另一第一測試標記物212的延伸方向可為不同。在一些實施例中，第一測試標記物211及第一測試標記物213沿著Y軸方向延伸，且第一測試標記物211及第一測試標記物213可在X軸方向上彼此分離或至少部分重疊。在一些實施例中，第一測試標記物212及第一測試標記物214沿著X軸方向延伸，且第一測試標記物212及第一測試標記物214可在Y軸方向上彼此分離或至少部分重疊。
如第4圖所示，第一膜層200可設置於支撐體100上，而第一測試標記物211可與第一膜層200對應。在一些實施例中，第一測試標記物211與第一膜層200之間具有間隔，且前述間隔可貫穿第一膜層200，以暴露支撐體100的頂表面。
如第5圖所示，支撐體100的頂表面被第一膜層200及第一測試標記物211到214覆蓋，而一部分可從第一膜層200及第一測試標記物211到214之間的間隔處露出。
請參照第6圖。第6圖是根據本揭露的一些實施例，繪示多層結構的製造方法中的測量步驟的示意圖。在一些實施例中，在設置第一測試標記物211於支撐體100上之後，可藉由測量儀器MI測量第一測試標記物211在俯視圖中的投影長度L2。接著，可根據第一測試標記物211的預定長度L1及投影長度L2來計算第一膜層200的翹曲程度。
為了簡要說明，以下以第一測試標記物211作為計算翹曲程度的範例，但本揭露不限於此。在本揭露中，諸如第一測試標記物211及後續形成的第二測試標記物等的每一個測試標記物皆可用於計算翹曲程度。再者，為了便於說明，在第6圖中，將支撐體100以線段顯示。然而，支撐體100實質上具有一厚度。
如第6圖所示，在一些實施例中，第一測試標記物211設置在支撐體100上，且第一測試標記物211具有一預定長度L1。在第6圖中，顯示了第一膜層(未繪示)與第一測試標記物211形成於支撐體100上之後並產生了翹曲角度θ的情況。接著，使用測量儀器MI(例如光學檢測裝置)來測量第一測試標記物211在俯視圖中的投影長度L2。也就是說，投影長度L2可為預定長度L1投影到XY平面後的長度。
在一些實施例中，測量儀器MI可包括自動光學檢測(Automated Optical Inspection)裝置，但不限於此。在一些實施例中，測量儀器MI可包括攝影機。藉由測量儀器MI在Z軸方向上對著設置於支撐體100上的多層結構拍照，來獲得在Z軸方向觀察的俯視圖的影像。然後，藉由俯視圖的影像，測量第一測試標記物211的投影長度L2。亦即，俯視圖的影像中的第一測試標記物211的長度實質上等同於第一測試標記物211的投影長度L2。
接續上述，在獲得第一測試標記物211的預定長度L1及投影長度L2之後，藉由如下式(1)計算翹曲的角度θ。其中，翹曲的角度θ可反映翹曲程度。當翹曲的角度θ越大，翹曲程度越大。
Figure 02_image001
…式(1)
例如，當第一測試標記物211的預定長度L1為500µm，且第一測試標記物211的投影長度L2為460µm時，將預定長度L1及投影長度L2代入式(1)，可得知翹曲的角度θ為大約23度。
需特別說明的是，若使用第一測試標記物211的預定長度L1及投影長度L2來獲得翹曲的角度θ，所獲得的角度θ相當於該測量區域以一假想轉軸AX為軸心時，從XY平面向上(Z方向)翹曲的角度。該假想轉軸AX的延伸方向(例如X方向)可平行於支撐體100表面且可垂直於第一測試標記物211的延伸方向(例如Y方向)。換句話說，第一測試標記物211的延伸方向可與假想轉軸AX的延伸方向垂直。例如，在上述例子中計算所得的23度，可視為在支撐體100上方形成第一膜層200與第一測試標記物211而成為一個整體結構後，該結構於該測量區域中的部分以假想轉軸AX為軸心時所量得的翹曲角度。
由上述可知，可藉由測量第一測試標記物211的長度或寬度，或者藉由設置複數個第一測試標記物，來計算在支撐體100上方形成多層結構的過程中，在不同位置處沿著不同方向的翹曲程度。
而在另一些實施例中，第一測試標記物211在不同方向上可具有預定寬度(未繪示)及投影寬度(未繪示)，且亦可藉由將預定寬度及投影寬度代入式(1)中，來獲得該不同方向上的翹曲的角度。
在又一實施例中，前述預定長度L1亦可為任意兩個測試標記物之間的距離，且前述投影長度L2可為在俯視圖的影像中的任意兩個測試標記物之間的距離。換句話說，預定長度L1及投影長度L2可以分別為任意兩個測試標記物之間距離的設計值與從俯視圖上實際量得的距離，而不限制於單一個測試標記物的長度。例如，在一些實施例中，預定長度L1可為第一測試標記物211的一端點與另一第一測試標記物212的一端點之間距離的設計值。投影長度L2可為在俯視圖的影像中的第一測試標記物211的前述端點與另一第一測試標記物212的前述端點之間實際量得的距離。
參照第7圖至第9圖，分別是根據本揭露的一些實施例，繪示在各個階段製造多層結構的立體示意圖、剖面示意圖及俯視示意圖。其中，第9圖為第7圖的俯視示意圖，且第8圖是根據第9圖中的線段AB所擷取的剖面示意圖。
如第7圖所示，形成第二膜層300於第一膜層200上。在一些實施例中，第二膜層300直接形成於第一膜層200上。在一些實施例中，第二膜層300與第一膜層200直接接觸。在一些實施例中，毯覆式地形成第二膜層300於第一膜層200上，接著對第二膜層300進行諸如化學機械研磨的平坦化製程，但不限於此。
在一些實施例中，第二膜層300可為導電層或絕緣層。更具體的說，在一些實施例中，第一膜層200及第二膜層300中的一者為導電層，且第一膜層200及第二膜層300中的另一者為絕緣層。例如，在一些實施例中，第一膜層200為導電層，第二膜層300為絕緣層。而在另一些實施例中，第一膜層200為絕緣層，第二膜層300為導電層。在一些實施例中，導電層可為圖案化線路層。換句話說，第一膜層200及第二膜層300中為導電層的一者可為圖案化線路層。
為使便於理解，以第一膜層200為導電層，且第二膜層300為絕緣層作為範例進行說明。在一些實施例中，第一膜層200包括銅或其他適合的導電金屬，且第二膜層300包括感光型聚醯亞胺或其他適合的絕緣層。
如第7圖所示，在一些實施例中，第二測試標記物311可對應第二膜層300。更具體的說，第二測試標記物311可與第二膜層300同層，且第二測試標記物311可鄰近第二膜層300。在一些實施例中，第二膜層300與第二測試標記物311可由相同或不同的材料形成。其形成方式可與前述第一膜層200與第一測試標記物211相同或相似，故在此不再贅述。如第7圖所示，在此多層結構1可包含第一膜層200、第一測試標記物211到214、第二膜層300、第二測試標記物311到314。
請繼續參考第7圖，在一些實施例中，第二測試標記物311的配置方式可與第一測試標記物211相同或不同。在一些實施例中，可設置單一個第二測試標記物311或複數個第二測試標記物311到314。由於其設置方式可與前述第一測試標記物211相同或相似，在此不再贅述。
請參考第7圖到第9圖。在一些實施例中，第二測試標記物311、312、313及314與第一測試標記物211、212、213及214在Z軸方向上不重疊。也就是說，在一些實施例中，從俯視圖來看，第二測試標記物311、312、313及314在支撐體100上的投影可與第一測試標記物211、212、213及214在支撐體100上的投影不重疊。但本揭露並不限於此，在一些實施例中，第二測試標記物311、312、313及314在支撐體100上的投影可與第一測試標記物211、212、213及214在支撐體100上的投影至少部分重疊。
如第8圖所示，第二膜層300可設置於第一膜層200上，且第二測試標記物311也可設置在設置於第一膜層200上。在一些實施例中，第二測試標記物311與第二膜層300之間具有間隔，且暴露第一膜層200的頂表面。由於在形成第二測試標記物311之前，可對於第二膜層300執行平坦化製程，因此能夠減少因第一測試標記物211與第一膜層200之間的間隔造成第二膜層300起伏不平的狀況。另外，第二測試標記物311與第一測試標記物211在Z軸方向可重疊或不重疊。但當第二測試標記物311與第一測試標記物211在Z軸方向上不重疊時，可降低測量時的雜訊，來提升測量的精準度。
如第9圖所示，第一膜層200的頂表面可於第二膜層300及第二測試標記物311到314的間隔暴露。類似地，在形成第二測試標記物311之後，可藉由測量儀器MI在Z軸方向上對著包含第二膜層300、第一膜層200與支撐體100的結構拍照，來獲得俯視圖的影像。
然後，藉由俯視圖的影像，測量第二測試標記物311的投影長度。所以，可同樣地藉由前述式(1)來計算獲得對應於第二測試標記物311的第二膜層300的位置處的翹曲的角度。計算後所得的翹曲角度可反映出第二膜層300的翹曲程度。更具體的說，由於第二膜層300、第一膜層200與支撐體100的結合，計算後所得的翹曲角度可反映出在形成第二膜層300與第二測試標記物311後，支撐體100、第一膜層200與第二膜層300所形成的整體結構在第二測試標記物311所在位置的翹曲程度。須說明的是，由於材料與製程的差異，每當形成新的膜層後，整個支撐體100與多層結構1的翹曲程度可能隨著改變，因此在一些實施例中，測量第一測試標記物211後計算所得到的翹曲的角度θ與測量第二測試標記物311後計算所得到的翹曲的角度可為相同或不同。換句話說，對應於第一測試標記物211的設置位置處的第一膜層200的翹曲程度與對應於第二測試標記物311的設置位置處的第二膜層300的翹曲程度可為相同或不同。需說明的是，當需要持續觀察支撐體100上某一特定位置在每一階段製程後的翹曲狀況，可以將每一膜層所對應的測試標記物(例如對應第一膜層200的第一測試標記物211，以及對應第二膜層300的第二測試標記物311)的位置做特別的安排，使各層的測試標記物在支撐體100上的投影盡量接近甚至重疊該特定位置。另外，藉由觀察翹曲程度的變化，可以了解每一膜層對整體翹曲程度的影響。因此，可根據各膜層上的測試標記物來測量形成不同膜層後對於支撐體100與多層結構1所產生的影響。
在一些實施例中，可進一步執行補償製程以減少多層結構1的翹曲程度。在一些實施例中，補償製程可為加熱製程或形成反向翹曲膜層(該膜層的翹曲趨勢會與多層結構1的翹曲方向不同)，但不限於此。
參照第10圖至第12圖，其分別是根據本揭露的一些實施例，繪示在各個階段製造多層結構1的立體示意圖、剖面示意圖及俯視示意圖。其中，第12圖為第10圖的俯視示意圖，且第11圖是根據第12圖中的線段AB所擷取的剖面示意圖。
為使便於理解，以導電層與絕緣層彼此交錯堆疊作為多層結構1的範例。其中，第一膜層200A、200B、200C、200D、200E為導電層，且第二膜層300、第三膜層400、第四膜層500、第五膜層600為絕緣層，然而本揭露不限於此。
如第10圖所示，在一些實施例中，設置於支撐體100上方的多層結構1可包含第一膜層200A、第二膜層300、第一膜層200B、第三膜層400、第一膜層200C、第四膜層500、第一膜層200D、第五膜層600及第一膜層200E，以及對應第一膜層200A的第一測試標記物211A到214A、對應第一膜層200B的211B到214B、對應第一膜層200C的211C到214C、對應第一膜層200D的211D到214D及對應第一膜層200E的211E到214E、對應第二膜層300的第二測試標記物311到314、對應第三膜層400的第三測試標記物411到414、對應第四膜層500的第四測試標記物511到514及對應第五膜層600的第五測試標記物611到614。在一些實施例中，各層中的各測試標記物可在Z軸方向上不重疊，但本揭露不限於此。
在一些實施例中，可形成接點700在第一膜層200E上，以使多層結構1與其他部件電性連接。在一些實施例中，接點700可包括金屬、金屬氮化物、半導體材料或其組合、或其他任何合適的導電材料。在一些實施例中，接點700可藉由例如化學氣相沉積法、濺鍍、電阻加熱蒸鍍法、電子束蒸鍍法、或其它合適的沉積製程形成於第一膜層200E上。
如第11圖所示，類似於第8圖，第一測試標記物211E與第一膜層200E之間具有間隔，且前述開口可貫穿第一膜層200E，以暴露第五膜層600的頂表面。在一些實施例中，可進一步形成封裝層、保護層或其他功能層於第一膜層200E上。
如第12圖所示，第五膜層600的頂表面藉由第一膜層200E及第一測試標記物211E到214E之間的間隔暴露。
參照第13圖，其是根據本揭露的一些實施例所繪示的多層結構的俯視示意圖。
如第13圖所示，在一些實施例中，一第一測試標記物可與另一第一測試標記物部分重疊。例如，在第一膜層200中沿著Y軸方向延伸的第一測試標記物211A與在第一膜層200中沿著X軸方向延伸的另一第一測試標記物212Z可在Z軸方向上部分重疊。換句話說，在同一膜層中的第一測試標記物可彼此在Z軸方向上部分重疊。因此，可藉由在多層結構1的角隅處的測試標記物來進一步計算該角隅處的翹曲程度。例如在一些實施例中，由於第一測試標記物211A沿著Y軸延伸，由前述的量測與計算方式可知，根據第一測試標記物211A的量測結果，可計算該量測位置上對應一沿著X軸方向延伸的假想軸心的翹曲角度，而另一第一測試標記物212Z沿著X軸延伸，因此根據第一測試標記物212Z的量測結果，可計算該量測位置上對應一沿著Y軸方向延伸的另一假想軸心的翹曲角度。
在另一些實施例中，第一測試標記物211A可為直線型、圓弧形、圓形、橢圓形、十字型、L型、左右顛倒的L型、上下顛倒的L型、米字型、井字型、三角形、矩形、多邊形或其他合適的形狀。如前面所述，可藉由在多層結構中設置具有特定形狀的第一測試標記物211A，來進一步計算對應於特定形狀處的翹曲程度。
參照第14圖，其是根據本揭露的一些實施例所繪示的多層結構的俯視示意圖。其中，第14圖顯示包括第一膜層200及支撐體100的多層結構。
如第14圖所示，在一些實施例中，支撐體100包括周邊區域R1及中心區域R2。在一些實施例中，周邊區域R1環繞中心區域R2。在一些實施例中，圖案化線路設置於中心區域R2中，且不設置於周邊區域R1中。另外，可設置複數個晶片於中心區域R2中，以便於後續將多層結構進行諸如扇出型面板級封裝的封裝製程，但本揭露不限於此。
在一些實施例中，第一膜層200包括第一測試標記物211-1、211-2、212-1、212-2、213-1、213-2、214-1及214-2。在一些實施例中，第一測試標記物211-1、212-1、213-1及214-1設置在周邊區域R1中。在一些實施例中，第一測試標記物211-2、212-2、213-2及214-2設置在中心區域R2中，且不與圖案化線路連接。換句話說，在中心區域R2中未設置圖案化線路的位置處，可設置第一測試標記物211-2、212-2、213-2及214-2。
在一些實施例中，第一測試標記物211-1與另一第一測試標記物211-2的延伸方向相同。在一些實施例中，第一測試標記物211-1與另一第一測試標記物211-2彼此對齊，但不限於此。藉由將第一測試標記物211-2設置於中心區域R2，可將測量翹曲的範圍從周邊區域R1延伸至中心區域R2，進而更全面地觀察整個多層結構的翹曲狀況。
綜上所述，本揭露藉由設置具有預定長度的測試標記物於膜層上，並搭配光學檢測裝置來測量投影長度，而根據預定長度與投影長度來計算翹曲的角度。因此，本揭露可減少人工測量的時間、提升測量的精準程度、及/或減少對於多層結構的損害。另外，由於本揭露能夠依據使用者的需求設置各種測試標記物，因此能夠廣泛地用於各種多層結構中，且能夠地圖式地獲得多層結構的翹曲程度。換句話說，能夠隨著測試標記物的設置位置，來獲得多層結構中的相應位置的翹曲程度。
再者，本揭露能夠逐個膜層地獲得各膜層的翹曲程度，因此能夠有效地得知設置不同膜層時對於底下的膜層產生的影響，進而達到控制多層結構的良率、促進多層結構的改良及/或提升可靠性的效果。此外，本揭露能夠簡易地相容於既有的製程中，因此能夠減少製程成本。
另一方面，藉由將測試標記物同時設置在周邊區域與中心區域中，可更全面地測量多層結構的翹曲程度。
雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露一些實施例之揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露一些實施例使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。各實施例間特徵只要不違背發明精神或相衝突，均可任意混合搭配使用。
以上概述數個實施例，以便在本揭露所屬技術領域中具有通常知識者可以更理解本揭露實施例的觀點。在本揭露所屬技術領域中具有通常知識者應該理解，他們能以本揭露實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本揭露所屬技術領域中具有通常知識者也應該理解到，此類等效的製程和結構並無悖離本揭露的精神與範圍，且他們能在不違背本揭露之精神和範圍之下，做各式各樣的改變、取代和替換。
1:多層結構 100:支撐體 200,200A,200B,200C,200D,200E:第一膜層 211,211-1,211-2,211A,211B,211C,211D,211E,212,212-1,212-2,212A,212B,212C,212D,212E,212Z,213,213-1,213-2,213A,213B,213C,213D,213E,214,214-1,214-2,214A,214B,214C,214D,214E:第一測試標記物 300:第二膜層 311,312,313,314:第二測試標記物 400:第三膜層 411,412,413,414:第三測試標記物 500:第四膜層 511,512,513,514:第四測試標記物 600:第五膜層 611,612,613,614:第五測試標記物 700:接腳 800:晶片 802:封裝材料 804:錫球 900:基板 902:離型層 AX:假想轉軸 MI:測量儀器 L1:預定長度 L2:投影長度 θ:角度 R1:周邊區域 R2:中心區域
藉由以下的詳述配合所附圖式，能夠更加理解本揭露實施例的觀點。值得注意的是，根據工業上的標準慣例，一些部件(feature)可能沒有按照比例繪製。事實上，為了能清楚地討論，不同部件的尺寸可能被增加或減少。 第1圖及第2圖是本揭露中根據不同製程所形成之半導體封裝半成品的結構示意圖。 第3圖至第5圖分別是根據本揭露的一些實施例，繪示在各個階段製造多層結構的立體示意圖、剖面示意圖及俯視示意圖。 第6圖是根據本揭露的一些實施例，繪示多層結構的製造方法中的測量步驟的示意圖。 第7圖至第9圖分別是根據本揭露的一些實施例，繪示在各個階段製造多層結構的立體示意圖、剖面示意圖及俯視示意圖。 第10圖至第12圖分別是根據本揭露的一些實施例，繪示在各個階段製造多層結構的立體示意圖、剖面示意圖及俯視示意圖。 第13圖及第14圖是根據本揭露的一些實施例，繪示多層結構的俯視示意圖。
100:支撐體
211:第一測試標記物
AX:假想轉軸
MI:測量儀器
L1:預訂長度
L2:投影長度
θ:角度

Claims (11)

  1. 一種於一支撐體上形成多層結構的製造方法，包括： 形成一第一膜層與一第一測試標記物於該支撐體上，其中該第一測試標記物具有一第一預定長度； 測量該第一測試標記物在俯視圖中的一第一投影長度；以及 根據該第一預定長度及該第一投影長度來計算該第一膜層的一第一翹曲程度。
  2. 如請求項1所述的製造方法，更包括： 形成一第二膜層與一第二測試標記物於該第一膜層上，其中該第二測試標記物具有一第二預定長度。
  3. 如請求項2所述的製造方法，更包括： 測量該第二測試標記物在俯視圖中的一第二投影長度；以及 根據該第二預定長度及該第二投影長度來計算該第二膜層的一第二翹曲程度。
  4. 如請求項3所述的製造方法，其中該第一翹曲程度與該第二翹曲程度不同。
  5. 如請求項2所述的製造方法，其中該第一膜層與該第二膜層中的一者為導電層，且該第一膜層與該第二膜層中的另一者為絕緣層。
  6. 一種設置於一支撐體上的多層結構，包括： 一第一膜層，設置在該支撐體上； 一第一測試標記物，設置在該支撐體上； 一第二膜層，設置在該第一膜層上；以及 一第二測試標記物，設置在該第一膜層上； 其中，該第一膜層與該第二膜層中的一者為導電層，且該第一膜層與該第二膜層中的另一者為絕緣層。
  7. 如請求項6所述的多層結構，其中該第一測試標記物具有一預定長度，該第一測試標記物在俯視圖中有一投影長度，且該預定長度與該投影長度不同。
  8. 如請求項6所述的多層結構，更包括另一第一測試標記物設置在該支撐體與該第二膜層之間，且該第一測試標記物的一延伸方向與該另一第一測試標記物的一延伸方向不同。
  9. 如請求項8所述的多層結構，其中該第一測試標記物與該另一第一測試標記物部分重疊。
  10. 如請求項6所述的多層結構，其中在俯視圖中，該第一測試標記物與該第二測試標記物至少部分重疊。
  11. 如請求項6所述的多層結構，其中在俯視圖中，該第一測試標記物與該第二測試標記物不重疊。
TW111100395A 2021-09-16 2022-01-05 多層結構及其製造方法 TWI792837B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111085457.3 2021-09-16
CN202111085457.3A CN115831786A (zh) 2021-09-16 2021-09-16 多层结构及其制造方法

Publications (2)

Publication Number Publication Date
TWI792837B TWI792837B (zh) 2023-02-11
TW202314786A true TW202314786A (zh) 2023-04-01

Family

ID=85478858

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100395A TWI792837B (zh) 2021-09-16 2022-01-05 多層結構及其製造方法

Country Status (3)

Country Link
US (1) US20230085198A1 (zh)
CN (1) CN115831786A (zh)
TW (1) TWI792837B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5224011B2 (ja) * 2011-04-15 2013-07-03 東洋紡株式会社 積層体とその製造方法及びそれを用いたデバイス構造体の製造方法
TWI610806B (zh) * 2012-08-08 2018-01-11 ３Ｍ新設資產公司 障壁膜，製造該障壁膜之方法，及包含該障壁膜之物件

Also Published As

Publication number Publication date
US20230085198A1 (en) 2023-03-16
CN115831786A (zh) 2023-03-21
TWI792837B (zh) 2023-02-11

Similar Documents

Publication Publication Date Title
CN1788203A (zh) 探测设备中的校准特征
TW512220B (en) Image processing method and device
KR20160031121A (ko) 반도체 패키지 및 그 제조방법
JP4896963B2 (ja) ウエハ状計測装置及びその製造方法
US20220077108A1 (en) Shift control method in manufacture of semiconductor device
JP2008218565A (ja) 半導体装置、ならびに外観検査方法および外観検査装置
JP6300301B2 (ja) 半導体装置および半導体装置の製造方法
US20210320038A1 (en) Semiconductor device package
US9564382B2 (en) Test structure for determining overlay accuracy in semiconductor devices using resistance measurement
CN112201645A (zh) 套刻标识、晶圆的套刻误差测量方法及晶圆的堆叠方法
TWI792837B (zh) 多層結構及其製造方法
CN102740590A (zh) 陶瓷基板及其制造方法
TW202017119A (zh) 半導體裝置封裝及其製造方法
US20050206899A1 (en) Manufacturing method for semiconductor device and determination method for position of semiconductor element
JP6110113B2 (ja) 多層配線基板、及びその製造方法
US20180096903A1 (en) Fan-out panel level package and method of fabricating the same
WO2020016636A1 (en) Thermal sensor for monitoring pcb soldering temperature and respective pcb, manufacturing and monitoring method thereof
JP2003258396A (ja) 電子デバイス及びその製造方法、半導体装置並びに電子機器
US10366813B2 (en) High-precision additive formation of electrical resistors
TW531776B (en) Metal pad structure suitable for connection pad and inspection pad
JP6744402B2 (ja) センサ基板およびセンサ装置
JP7279354B2 (ja) 半導体素子及び半導体素子の識別方法
US20070052114A1 (en) Alignment checking structure and process using thereof
US20240006332A1 (en) Fiducial marks for verifying alignment accuracy of bonded integrated circuit dies
JP2921129B2 (ja) 撮像装置の校正方法