CN115831786A - 多层结构及其制造方法 - Google Patents

多层结构及其制造方法 Download PDF

Info

Publication number
CN115831786A
CN115831786A CN202111085457.3A CN202111085457A CN115831786A CN 115831786 A CN115831786 A CN 115831786A CN 202111085457 A CN202111085457 A CN 202111085457A CN 115831786 A CN115831786 A CN 115831786A
Authority
CN
China
Prior art keywords
layer
test
test marker
film
marker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111085457.3A
Other languages
English (en)
Inventor
陈良禄
樊光明
杨家麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202111085457.3A priority Critical patent/CN115831786A/zh
Priority to US17/529,549 priority patent/US20230085198A1/en
Priority to TW111100395A priority patent/TWI792837B/zh
Publication of CN115831786A publication Critical patent/CN115831786A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Laminated Bodies (AREA)
  • Hybrid Cells (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

提供一种设置于支撑体上的多层结构及其制造方法。多层结构的制造方法包括：形成第一膜层与第一测试标记物于支撑体上。其中第一测试标记物具有第一预定长度。测量第一测试标记物在俯视图中的第一投影长度。根据第一预定长度及第一投影长度来计算第一膜层的第一翘曲程度。

Description

多层结构及其制造方法
技术领域
本公开是关于一种多层结构及其制造方法，特别是关于设置于支撑体上并且其内设置有测试标记物(test mark)的多层结构及其制造方法。
背景技术
一般而言，电子装置内可包括多层结构，例如导电层、绝缘层及/或其他功能层。由于各层之间在诸如热膨胀系数等特性上存在差异，而使得各层在堆栈时容易产生翘曲(warpage)。然而，目前人工使用厚薄规进行测量翘曲的方式仍有改进空间。
发明内容
鉴于前述问题，本公开借由设置具有预定长度的测试标记物(test mark)在第一膜层上，再测量测试标记物在俯视图中的投影长度，并根据预定长度与投影长度来计算测试标记物设置处的翘曲程度。因此，能够依照使用者的需求，在合适的位置上设置测试标记物，以缩短测试时间、提升精准度及/或避免多层结构在测量时损伤的可能性。
根据一些实施例，提供于支撑体上形成多层结构的制造方法。前述多层结构的制造方法包括：形成第一膜层与第一测试标记物于支撑体上。其中第一测试标记物具有第一预定长度。测量第一测试标记物在俯视图中的第一投影长度。根据第一预定长度及第一投影长度来计算第一膜层的第一翘曲程度。
根据一些实施例，提供设置于支撑体上的多层结构。前述多层结构包括：第一膜层、第一测试标记物、第二膜层以及第二测试标记物。第一膜层与第一测试标记物设置在支撑体上。第二膜层与第二测试标记物设置在第一膜层上。其中，第一膜层与第二膜层中的一者为导电层，且第一膜层与第二膜层中的另一者为绝缘层。
本公开的多层结构可应用于多种类型的电子装置，为让本公开的部件及优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，值得注意的是，根据工业上的标准惯例，一些部件(feature)可能没有按照比例绘制。事实上，为了能清楚地讨论，不同部件的尺寸可能被增加或减少。其中：
图1及图2是本公开中根据不同制程所形成的半导体封装半成品的结构示意图；
图3至图5分别是根据本公开的一些实施例，示出在各个阶段制造多层结构的立体示意图、剖面示意图及俯视示意图；
图6是根据本公开的一些实施例，示出多层结构的制造方法中的测量步骤的示意图；
图7至图9分别是根据本公开的一些实施例，示出在各个阶段制造多层结构的立体示意图、剖面示意图及俯视示意图；
图10至图12分别是根据本公开的一些实施例，示出在各个阶段制造多层结构的立体示意图、剖面示意图及俯视示意图；
图13及图14是根据本公开的一些实施例，示出多层结构的俯视示意图。
符号说明
1:多层结构
100:支撑体
200,200A,200B,200C,200D,200E:第一膜层
211,211-1,211-2,211A,211B,211C,211D,211E,212,212-1,212-2,212A,212B,212C,212D,212E,212Z,213,213-1,213-2,213A,213B,213C,213D,213E,214,214-1,214-2,214A,214B,214C,214D,214E:第一测试标记物
300:第二膜层
311,312,313,314:第二测试标记物
400:第三膜层
411,412,413,414:第三测试标记物
500:第四膜层
511,512,513,514:第四测试标记物
600:第五膜层
611,612,613,614:第五测试标记物
700:接脚
800:芯片
802:封装材料
804:锡球
900:基板
902:离型层
AX:假想转轴
MI:测量仪器
L1:预定长度
L2:投影长度
θ:角度
R1:周边区域
R2:中心区域
具体实施方式
以下公开提供了不同的实施例或范例，用于实施所提供的多层结构的不同部件。各部件与其配置的具体范例描述如下，以简化本公开实施例。当然，这些仅仅是范例，并非用以限定本公开。举例而言，叙述中若提及第一部件形成在第二部件上，可能包括第一部件与第二部件直接接触的实施例，也可能包括额外的部件形成在第一部件与第二部件之间，使得第一部件与第二部件不直接接触的实施例。
以下描述实施例的一些变化。在不同附图和说明的实施例中，相似的组件符号被用来标明相似的组件。可以理解的是，在方法的前、中、后可以提供额外的操作，且一些叙述的操作可为了该方法的其他实施例被取代或删除。此外，本公开实施例可能在不同的范例中重复组件符号及/或字符。如此重复是为了简明和清楚，而非用以表示所讨论的不同实施例及/或形态之间的关系。
在本公开一些实施例中，关于接合的用语例如「连接」及其类似用语，除非特别定义，否则可指两个结构是直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。关于接合的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。
另外，本说明书或权利要求书中提及的「第一」、「第二」及其类似用语仅用以命名不同的组件或区别不同实施例或范围，而并非用来限制组件数量上的上限或下限，也并非用以限定组件的制造顺序或设置顺序。
在本文中，各个方向不限于直角坐标系中的三个轴，诸如：X轴、Y轴及Z轴，且可以在更广泛的意义上进行解释。举例而言，X轴、Y轴及Z轴可彼此垂直，或者可表示彼此不垂直的不同方向。
虽然本公开的多层结构以运用于电子装置中的半导体封装结构为例进行说明，但本公开并不限于此。在一些实施例中，本公开的多层结构可包括运用于其他电子装置如显示设备、天线装置、感测装置、发光装置、触控感测装置之中，但不以此为限。例如在一些实施例中，本公开的包括测试标记物的多层结构可应用于任何需要进行翘曲测量(warpagemeasurement)的制程中，例如应用于印刷电路板(print circuit board，PCB)、扇出型晶圆级封装(fan-out wafer level package，FOWLP)、扇出型面板级封装(fan-out panellevel package，FOPLP)或其类似制程，但不限于此。本公开的测试标记物可在任意制程阶段中设置，以进行翘曲测量。
请参照图1与图2。图1及图2是根据不同制程所形成的半导体封装半成品示意图，在半导体的封装制程中，会将半导体芯片与具有多层结构的重布线层(re-distributionlayer，RDL)连接。依据顺序的不同，半导体的封装制程可以大致区分成芯片优先(chipfirst)及重布线层优先(RDL first)两种方式。如图1所示，在芯片优先的制程中，芯片800会先设置在基板900上方，并在其周围加入封装材料802以封装芯片800。在基板900与芯片800之间可设置一离型层902，使得芯片800可以较容易的与基板900分离。在图1所示的实施例中，芯片800、封装材料802、基板900与离型层902可形成一支撑体(supporting entity)100，并且于支撑体100上继续形成包含图案化线路与绝缘层的多层结构1，并且在多层结构1上方设置锡球804。而如图2所示，在重布线层优先的制程中，会先在基板900与离型层902上方形成包含图案化线路与绝缘层的多层结构1，其中离型层902介于基板900与多层结构1之间，并且基板900与离型层902形成一支撑体100。在完成多层结构1之后，再于多层结构1的上方设置芯片800与封装材料802。如前面所述，在形成多层结构1时，由于各层之间在诸如热膨胀系数等特性上存在差异，而使得各层在堆栈时容易产生翘曲。以下将说明应用多层结构中所包含的测试标记物进行翘曲测量的方法。
参照图3至图5，其分别是根据本公开的一些实施例，示出在各个阶段制造多层结构1的立体示意图、剖面示意图及俯视示意图。其中，图5为图3的俯视示意图，且图4是根据图5中的线段AB所撷取的剖面示意图。
如图3所示，提供如前面所述的支撑体100，并形成第一膜层(layer)200于支撑体100上。在一些实施例中，第一膜层200直接形成于支撑体100上。在一些实施例中，支撑体100上可设置第一膜层200与诸如第一测试标记物211的测试标记物。
在一些实施例中，第一膜层200可为导电层或绝缘层。在一些实施例中，导电层可包括导电材料。在一些实施例中，前述导电材料可包括金属、金属氮化物、半导体材料或其组合、或其他任何合适的导电材料，但不限于此。在一些实施例中，导电材料可包括金(Au)、镍(Ni)、铂(Pt)、钯(Pd)、铱(Ir)、钛(Ti)、铬(Cr)、钨(W)、铝(Al)、铜(Cu)、氮化钛(TiN)、氮化钽(TaN)、硅化镍(NiSi)、硅化钴(CoSi)、碳化钽(TaC)、硅氮化钽(TaSiN)、碳氮化钽(TaCN)、铝化钛(TiAl)、铝氮化钛(TiAlN)、多晶硅、多晶锗、其类似物或其组合。在一些实施例中，导电层可借由例如化学气相沉积法(chemical vapor deposition，CVD)、溅镀(sputtering)、电阻加热蒸镀法、电子束蒸镀法、或其它合适的沉积制程形成于支撑体100上。在一些实施例中，第一膜层200可为诸如图案化线路(patterned wiring)层的导电层。
在一些实施例中，绝缘层可包括氧化物、氮化物、氮氧化物、聚合物、高介电常数的介电材料、其类似物或其组合。在一些实施例中，聚合物可包括聚酰亚胺(polyimide)、聚碳酸酯(polycarbonate，PC)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)或其类似物。在一些实施例中，绝缘层可为感光型聚酰亚胺(photosensitive polyimide，PSPI)。在一些实施例中，绝缘层可借由例如旋转涂布或其他合适的制程来形成于支撑体100上。
在一些实施例中，多层结构1可具有第一膜层200与对应第一膜层200的第一测试标记物(例如图3中的第一测试标记物211)。更具体的说，第一测试标记物211可邻近第一膜层200设置，并且与第一膜层200同层。在一些实施例中，第一膜层200与第一测试标记物211可由相同或不同的材料形成。例如，在一些实施例中，可先形成一膜层于支撑体100上，然后对该膜层进行图案化制程，以形成第一膜层200，并同时形成第一测试标记物211与第一膜层200相邻。而在另外一些实施例中，可先对设置于支撑体100上的膜层进行第一次图案化制程以形成第一膜层200后，再接着进行第二道图案化制程以形成第一测试标记物211。此时，第一膜层200与第一测试标记物211可为相同材料。在另一些实施例中，在使第一膜层200具有可作为图案化线路的图案之后，可额外以不同于第一膜层200的材料形成第一测试标记物211。
在一些实施例中，第一膜层200与第一测试标记物211之间具有间隔，以使第一膜层200与第一测试标记物211彼此分离。在一些实施例中，第一测试标记物211可设置于第一膜层200的周边区域，如图5所示，第一测试标记物211的位置可对应于支撑体100的边缘位置。而在一些实施例中，第一测试标记物211可设置于第一膜层200较靠近中心的区域中。
请继续参考图3，在一些实施例中，支撑体100上可设置单一个第一测试标记物211或多个第一测试标记物211到214。在一些实施例中，第一测试标记物211到214可设置于第一膜层200的周边区域。在一些实施例中，第一测试标记物211可在其延伸方向(例如Y轴方向)上具有预定长度L1。更具体的说，第一测试标记物211的预定长度L1可为第一测试标记物211在其延伸方向上的实际长度。预定长度L1可由设计图中的设计值获得，但预定长度L1的获得方式并不限于此。另外，当有多个第一测试标记物211到214时，第一测试标记物211到214个别的的延伸方向以及预定长度可为相同或不同。如图3所示，在一些实施例中，第一测试标记物211与另一第一测试标记物212的延伸方向可为不同。在一些实施例中，第一测试标记物211及第一测试标记物213沿着Y轴方向延伸，且第一测试标记物211及第一测试标记物213可在X轴方向上彼此分离或至少部分重叠。在一些实施例中，第一测试标记物212及第一测试标记物214沿着X轴方向延伸，且第一测试标记物212及第一测试标记物214可在Y轴方向上彼此分离或至少部分重叠。
如图4所示，第一膜层200可设置于支撑体100上，而第一测试标记物211可与第一膜层200对应。在一些实施例中，第一测试标记物211与第一膜层200之间具有间隔，且前述间隔可贯穿第一膜层200，以暴露支撑体100的顶表面。
如图5所示，支撑体100的顶表面被第一膜层200及第一测试标记物211到214覆盖，而一部分可从第一膜层200及第一测试标记物211到214之间的间隔处露出。
请参照图6。图6是根据本公开的一些实施例，示出多层结构的制造方法中的测量步骤的示意图。在一些实施例中，在设置第一测试标记物211于支撑体100上之后，可通过测量仪器MI测量第一测试标记物211在俯视图中的投影长度L2。接着，可根据第一测试标记物211的预定长度L1及投影长度L2来计算第一膜层200的翘曲程度。
为了简要说明，以下以第一测试标记物211作为计算翘曲程度的范例，但本公开不限于此。在本公开中，诸如第一测试标记物211及后续形成的第二测试标记物等的每一个测试标记物皆可用于计算翘曲程度。再者，为了便于说明，在图6中，将支撑体100以线段显示。然而，支撑体100实质上具有一厚度。
如图6所示，在一些实施例中，第一测试标记物211设置在支撑体100上，且第一测试标记物211具有一预定长度L1。在图6中，显示了第一膜层(未示出)与第一测试标记物211形成于支撑体100上之后并产生了翘曲角度θ的情况。接着，使用测量仪器MI(例如光学检测装置)来测量第一测试标记物211在俯视图中的投影长度L2。也就是说，投影长度L2可为预定长度L1投影到XY平面后的长度。
在一些实施例中，测量仪器MI可包括自动光学检测(Automated OpticalInspection)装置，但不限于此。在一些实施例中，测量仪器MI可包括摄影机。借由测量仪器MI在Z轴方向上对着设置于支撑体100上的多层结构拍照，来获得在Z轴方向观察的俯视图的影像。然后，借由俯视图的影像，测量第一测试标记物211的投影长度L2。亦即，俯视图的影像中的第一测试标记物211的长度实质上等同于第一测试标记物211的投影长度L2。
接续上述，在获得第一测试标记物211的预定长度L1及投影长度L2之后，借由如下式(1)计算翘曲的角度θ。其中，翘曲的角度θ可反映翘曲程度。当翘曲的角度θ越大，翘曲程度越大。
θ＝cos-1(L2/L1)…式(1)
例如，当第一测试标记物211的预定长度L1为500um，且第一测试标记物211的投影长度L2为460um时，将预定长度L1及投影长度L2代入式(1)，可得知翘曲的角度θ为大约23度。
需特别说明的是，若使用第一测试标记物211的预定长度L1及投影长度L2来获得翘曲的角度θ，所获得的角度θ相当于该测量区域以一假想转轴AX为轴心时，从XY平面向上(Z方向)翘曲的角度。该假想转轴AX的延伸方向(例如X方向)可平行于支撑体100表面且可垂直于第一测试标记物211的延伸方向(例如Y方向)。换句话说，第一测试标记物211的延伸方向可与假想转轴AX的延伸方向垂直。例如，在上述例子中计算所得的23度，可视为在支撑体100上方形成第一膜层200与第一测试标记物211而成为一个整体结构后，该结构于该测量区域中的部分以假想转轴AX为轴心时所量得的翘曲角度。
由上述可知，可借由测量第一测试标记物211的长度或宽度，或者借由设置多个第一测试标记物，来计算在支撑体100上方形成多层结构的过程中，在不同位置处沿着不同方向的翘曲程度。
而在另一些实施例中，第一测试标记物211在不同方向上可具有预定宽度(未示出)及投影宽度(未示出)，且亦可借由将预定宽度及投影宽度代入式(1)中，来获得该不同方向上的翘曲的角度。
在又一实施例中，前述预定长度L1亦可为任意两个测试标记物之间的距离，且前述投影长度L2可为在俯视图的影像中的任意两个测试标记物之间的距离。换句话说，预定长度L1及投影长度L2可以分别为任意两个测试标记物之间距离的设计值与从俯视图上实际量得的距离，而不限制于单一个测试标记物的长度。例如，在一些实施例中，预定长度L1可为第一测试标记物211的一端点与另一第一测试标记物212的一端点之间距离的设计值。投影长度L2可为在俯视图的影像中的第一测试标记物211的前述端点与另一第一测试标记物212的前述端点之间实际量得的距离。
参照图7至图9，分别是根据本公开的一些实施例，示出在各个阶段制造多层结构的立体示意图、剖面示意图及俯视示意图。其中，图9为图7的俯视示意图，且图8是根据图9中的线段AB所撷取的剖面示意图。
如图7所示，形成第二膜层300于第一膜层200上。在一些实施例中，第二膜层300直接形成于第一膜层200上。在一些实施例中，第二膜层300与第一膜层200直接接触。在一些实施例中，毯覆式地形成第二膜层300于第一膜层200上，接着对第二膜层300进行诸如化学机械研磨的平坦化制程，但不限于此。
在一些实施例中，第二膜层300可为导电层或绝缘层。更具体的说，在一些实施例中，第一膜层200及第二膜层300中的一者为导电层，且第一膜层200及第二膜层300中的另一者为绝缘层。例如，在一些实施例中，第一膜层200为导电层，第二膜层300为绝缘层。而在另一些实施例中，第一膜层200为绝缘层，第二膜层300为导电层。在一些实施例中，导电层可为图案化线路层。换句话说，第一膜层200及第二膜层300中为导电层的一者可为图案化线路层。
为使便于理解，以第一膜层200为导电层，且第二膜层300为绝缘层作为范例进行说明。在一些实施例中，第一膜层200包括铜或其他适合的导电金属，且第二膜层300包括感光型聚酰亚胺或其他适合的绝缘层。
如图7所示，在一些实施例中，第二测试标记物311可对应第二膜层300。更具体的说，第二测试标记物311可与第二膜层300同层，且第二测试标记物311可邻近第二膜层300。在一些实施例中，第二膜层300与第二测试标记物311可由相同或不同的材料形成。其形成方式可与前述第一膜层200与第一测试标记物211相同或相似，故在此不再赘述。如图7所示，在此多层结构1可包含第一膜层200、第一测试标记物211到214、第二膜层300、第二测试标记物311到314。
请继续参考图7，在一些实施例中，第二测试标记物311的配置方式可与第一测试标记物211相同或不同。在一些实施例中，可设置单一个第二测试标记物311或多个第二测试标记物311到314。由于其设置方式可与前述第一测试标记物211相同或相似，在此不再赘述。
请参考图7到图9。在一些实施例中，第二测试标记物311、312、313及314与第一测试标记物211、212、213及214在Z轴方向上不重叠。也就是说，在一些实施例中，从俯视图来看，第二测试标记物311、312、313及314在支撑体100上的投影可与第一测试标记物211、212、213及214在支撑体100上的投影不重叠。但本公开并不限于此，在一些实施例中，第二测试标记物311、312、313及314在支撑体100上的投影可与第一测试标记物211、212、213及214在支撑体100上的投影至少部分重叠。
如图8所示，第二膜层300可设置于第一膜层200上，且第二测试标记物311也可设置在设置于第一膜层200上。在一些实施例中，第二测试标记物311与第二膜层300之间具有间隔，且暴露第一膜层200的顶表面。由于在形成第二测试标记物311之前，可对于第二膜层300执行平坦化制程，因此能够减少因第一测试标记物211与第一膜层200之间的间隔造成第二膜层300起伏不平的状况。另外，第二测试标记物311与第一测试标记物211在Z轴方向可重叠或不重叠。但当第二测试标记物311与第一测试标记物211在Z轴方向上不重叠时，可降低测量时的噪声，来提升测量的精准度。
如图9所示，第一膜层200的顶表面可于第二膜层300及第二测试标记物311到314的间隔暴露。类似地，在形成第二测试标记物311之后，可借由测量仪器MI在Z轴方向上对着包含第二膜层300、第一膜层200与支撑体100的结构拍照，来获得俯视图的影像。
然后，借由俯视图的影像，测量第二测试标记物311的投影长度。所以，可同样地借由前述式(1)来计算获得对应于第二测试标记物311的第二膜层300的位置处的翘曲的角度。计算后所得的翘曲角度可反映出第二膜层300的翘曲程度。更具体的说，由于第二膜层300、第一膜层200与支撑体100的结合，计算后所得的翘曲角度可反映出在形成第二膜层300与第二测试标记物311后，支撑体100、第一膜层200与第二膜层300所形成的整体结构在第二测试标记物311所在位置的翘曲程度。须说明的是，由于材料与制程的差异，每当形成新的膜层后，整个支撑体100与多层结构1的翘曲程度可能随着改变，因此在一些实施例中，测量第一测试标记物211后计算所得到的翘曲的角度θ与测量第二测试标记物311后计算所得到的翘曲的角度可为相同或不同。换句话说，对应于第一测试标记物211的设置位置处的第一膜层200的翘曲程度与对应于第二测试标记物311的设置位置处的第二膜层300的翘曲程度可为相同或不同。需说明的是，当需要持续观察支撑体100上某一特定位置在每一阶段制程后的翘曲状况，可以将每一膜层所对应的测试标记物(例如对应第一膜层200的第一测试标记物211，以及对应第二膜层300的第二测试标记物311)的位置做特别的安排，使各层的测试标记物在支撑体100上的投影尽量接近甚至重叠该特定位置。另外，借由观察翘曲程度的变化，可以了解每一膜层对整体翘曲程度的影响。因此，可根据各膜层上的测试标记物来测量形成不同膜层后对于支撑体100与多层结构1所产生的影响。
在一些实施例中，可进一步执行补偿制程以减少多层结构1的翘曲程度。在一些实施例中，补偿制程可为加热制程或形成反向翘曲膜层(该膜层的翘曲趋势会与多层结构1的翘曲方向不同)，但不限于此。
参照图10至图12，其分别是根据本公开的一些实施例，示出在各个阶段制造多层结构1的立体示意图、剖面示意图及俯视示意图。其中，图12为图10的俯视示意图，且图11是根据图12中的线段AB所撷取的剖面示意图。
为使便于理解，以导电层与绝缘层彼此交错堆栈作为多层结构1的范例。其中，第一膜层200A、200B、200C、200D、200E为导电层，且第二膜层300、第三膜层400、第四膜层500、第五膜层600为绝缘层，然而本公开不限于此。
如图10所示，在一些实施例中，设置于支撑体100上方的多层结构1可包含第一膜层200A、第二膜层300、第一膜层200B、第三膜层400、第一膜层200C、第四膜层500、第一膜层200D、第五膜层600及第一膜层200E，以及对应第一膜层200A的第一测试标记物211A到214A、对应第一膜层200B的211B到214B、对应第一膜层200C的211C到214C、对应第一膜层200D的211D到214D及对应第一膜层200E的211E到214E、对应第二膜层300的第二测试标记物311到314、对应第三膜层400的第三测试标记物411到414、对应第四膜层500的第四测试标记物511到514及对应第五膜层600的第五测试标记物611到614。在一些实施例中，各层中的各测试标记物可在Z轴方向上不重叠，但本公开不限于此。
在一些实施例中，可形成接点700在第一膜层200E上，以使多层结构1与其他部件电性连接。在一些实施例中，接点700可包括金属、金属氮化物、半导体材料或其组合、或其他任何合适的导电材料。在一些实施例中，接点700可借由例如化学气相沉积法、溅镀、电阻加热蒸镀法、电子束蒸镀法、或其它合适的沉积制程形成于第一膜层200E上。
如图11所示，类似于图8，第一测试标记物211E与第一膜层200E之间具有间隔，且前述开口可贯穿第一膜层200E，以暴露第五膜层600的顶表面。在一些实施例中，可进一步形成封装层、保护层或其他功能层于第一膜层200E上。
如图12所示，第五膜层600的顶表面借由第一膜层200E及第一测试标记物211E到214E之间的间隔暴露。
参照图13，其是根据本公开的一些实施例所示出的多层结构的俯视示意图。
如图13所示，在一些实施例中，一第一测试标记物可与另一第一测试标记物部分重叠。例如，在第一膜层200中沿着Y轴方向延伸的第一测试标记物211A与在第一膜层200中沿着X轴方向延伸的另一第一测试标记物212Z可在Z轴方向上部分重叠。换句话说，在同一膜层中的第一测试标记物可彼此在Z轴方向上部分重叠。因此，可借由在多层结构1的角隅处的测试标记物来进一步计算该角隅处的翘曲程度。例如在一些实施例中，由于第一测试标记物211A沿着Y轴延伸，由前述的量测与计算方式可知，根据第一测试标记物211A的量测结果，可计算该量测位置上对应一沿着X轴方向延伸的假想轴心的翘曲角度，而另一第一测试标记物212Z沿着X轴延伸，因此根据第一测试标记物212Z的量测结果，可计算该量测位置上对应一沿着Y轴方向延伸的另一假想轴心的翘曲角度。
在另一些实施例中，第一测试标记物211A可为直线型、圆弧形、圆形、椭圆形、十字型、L型、左右颠倒的L型、上下颠倒的L型、米字型、井字型、三角形、矩形、多边形或其他合适的形状。如前面所述，可借由在多层结构中设置具有特定形状的第一测试标记物211A，来进一步计算对应于特定形状处的翘曲程度。
参照图14，其是根据本公开的一些实施例所示出的多层结构的俯视示意图。其中，图14显示包括第一膜层200及支撑体100的多层结构。
如图14所示，在一些实施例中，支撑体100包括周边区域R1及中心区域R2。在一些实施例中，周边区域R1环绕中心区域R2。在一些实施例中，图案化线路设置于中心区域R2中，且不设置于周边区域R1中。另外，可设置多个芯片于中心区域R2中，以便于后续将多层结构进行诸如扇出型面板级封装的封装制程，但本公开不限于此。
在一些实施例中，第一膜层200包括第一测试标记物211-1、211-2、212-1、212-2、213-1、213-2、214-1及214-2。在一些实施例中，第一测试标记物211-1、212-1、213-1及214-1设置在周边区域R1中。在一些实施例中，第一测试标记物211-2、212-2、213-2及214-2设置在中心区域R2中，且不与图案化线路连接。换句话说，在中心区域R2中未设置图案化线路的位置处，可设置第一测试标记物211-2、212-2、213-2及214-2。
在一些实施例中，第一测试标记物211-1与另一第一测试标记物211-2的延伸方向相同。在一些实施例中，第一测试标记物211-1与另一第一测试标记物211-2彼此对齐，但不限于此。通过将第一测试标记物211-2设置于中心区域R2，可将测量翘曲的范围从周边区域R1延伸至中心区域R2，进而更全面地观察整个多层结构的翘曲状况。
综上所述，本公开借由设置具有预定长度的测试标记物于膜层上，并搭配光学检测装置来测量投影长度，而根据预定长度与投影长度来计算翘曲的角度。因此，本公开可减少人工测量的时间、提升测量的精准程度、及/或减少对于多层结构的损害。另外，由于本公开能够依据使用者的需求设置各种测试标记物，因此能够广泛地用于各种多层结构中，且能够地附图地获得多层结构的翘曲程度。换句话说，能够随着测试标记物的设置位置，来获得多层结构中的相应位置的翘曲程度。
再者，本公开能够逐个膜层地获得各膜层的翘曲程度，因此能够有效地得知设置不同膜层时对于底下的膜层产生的影响，进而达到控制多层结构的良率、促进多层结构的改良及/或提升可靠性的效果。此外，本公开能够简易地兼容于既有的制程中，因此能够减少制程成本。
另一方面，借由将测试标记物同时设置在周边区域与中心区域中，可更全面地测量多层结构的翘曲程度。
虽然本公开的实施例及其优点已公开如上，但应该了解的是，本领域技术人员，在不脱离本公开的精神和范围内，当可作更动、替代与润饰。此外，本公开的保护范围并未局限于说明书内所述特定实施例中的制程、机器、制造、物质组成、装置、方法及步骤，本领域技术人员可从本公开一些实施例的揭示内容中理解现行或未来所发展出的制程、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本公开一些实施例使用。因此，本公开的保护范围包括上述制程、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本公开的保护范围也包括各个权利要求及实施例的组合。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
以上概述数个实施例，以便公开本领域技术人员可以更理解本公开实施例的观点。本领域技术人员应该理解，他们能以本公开实施例为基础，设计或修改其他制程和结构，以达到与在此介绍的实施例相同的目的及/或优势。本领域技术人员也应该理解到，此类等效的制程和结构并无悖离本公开的精神与范围，且他们能在不违背本公开的精神和范围之下，做各式各样的改变、取代和替换。

Claims (11)

1.一种于一支撑体上形成多层结构的制造方法，其特征在于，包括：
形成一第一膜层与一第一测试标记物于该支撑体上，其中该第一测试标记物具有一第一预定长度；
测量该第一测试标记物在俯视图中的一第一投影长度；以及
根据该第一预定长度及该第一投影长度来计算该第一膜层的一第一翘曲程度。
2.如权利要求1所述的制造方法，其特征在于，更包括：
形成一第二膜层与一第二测试标记物于该第一膜层上，其中该第二测试标记物具有一第二预定长度。
3.如权利要求2所述的制造方法，其特征在于，更包括：
测量该第二测试标记物在俯视图中的一第二投影长度；以及
根据该第二预定长度及该第二投影长度来计算该第二膜层的一第二翘曲程度。
4.如权利要求3所述的制造方法，其特征在于，该第一翘曲程度与该第二翘曲程度不同。
5.如权利要求2所述的制造方法，其特征在于，该第一膜层与该第二膜层中的一者为导电层，且该第一膜层与该第二膜层中的另一者为绝缘层。
6.一种设置于一支撑体上的多层结构，其特征在于，包括：
一第一膜层，设置在该支撑体上；
一第一测试标记物，设置在该支撑体上；
一第二膜层，设置在该第一膜层上；以及
一第二测试标记物，设置在该第一膜层上；
其中，该第一膜层与该第二膜层中的一者为导电层，且该第一膜层与该第二膜层中的另一者为绝缘层。
7.如权利要求6所述的多层结构，其特征在于，该第一测试标记物具有一预定长度，该第一测试标记物在俯视图中有一投影长度，且该预定长度与该投影长度不同。
8.如权利要求6所述的多层结构，更包含另一第一测试标记物设置在该支撑体与该第二膜层之间，且该第一测试标记物的一延伸方向与该另一第一测试标记物的一延伸方向不同。
9.如权利要求8所述的多层结构，其特征在于，该第一测试标记物与该另一第一测试标记物部分重叠。
10.如权利要求6所述的多层结构，其特征在于，在俯视图中，该第一测试标记物与该第二测试标记物至少部分重叠。
11.如权利要求6所述的多层结构，其特征在于，在俯视图中，该第一测试标记物与该第二测试标记物不重叠。
CN202111085457.3A 2021-09-16 2021-09-16 多层结构及其制造方法 Pending CN115831786A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111085457.3A CN115831786A (zh) 2021-09-16 2021-09-16 多层结构及其制造方法
US17/529,549 US20230085198A1 (en) 2021-09-16 2021-11-18 Multi-layered structure and method for manufacturing the same
TW111100395A TWI792837B (zh) 2021-09-16 2022-01-05 多層結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111085457.3A CN115831786A (zh) 2021-09-16 2021-09-16 多层结构及其制造方法

Publications (1)

Publication Number Publication Date
CN115831786A true CN115831786A (zh) 2023-03-21

Family

ID=85478858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111085457.3A Pending CN115831786A (zh) 2021-09-16 2021-09-16 多层结构及其制造方法

Country Status (3)

Country Link
US (1) US20230085198A1 (zh)
CN (1) CN115831786A (zh)
TW (1) TWI792837B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8980409B2 (en) * 2011-04-15 2015-03-17 Toyobo Co., Ltd. Laminate, method for producing same, and method for producing device structure using same
TWI610806B (zh) * 2012-08-08 2018-01-11 ３Ｍ新設資產公司 障壁膜，製造該障壁膜之方法，及包含該障壁膜之物件

Also Published As

Publication number Publication date
US20230085198A1 (en) 2023-03-16
TWI792837B (zh) 2023-02-11
TW202314786A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
US6507204B1 (en) Semiconductor testing equipment with probe formed on a cantilever of a substrate
CN100466243C (zh) 半导体装置及其制造方法
TWI236723B (en) Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device
US7663250B2 (en) Wafer level package and manufacturing method thereof
JP5027529B2 (ja) 半導体装置、ならびに外観検査方法
US20160064357A1 (en) Semiconductor device and method of fabricating the same
JP2008504559A (ja) パターン化された導電層を有する基板
US20150255373A1 (en) Method of manufacturing a semiconductor device and semiconductor integrated circuit wafer
US20210320038A1 (en) Semiconductor device package
TWI402932B (zh) 具有多軸載台之半導體元件測試裝置
JP2008530772A (ja) 半導体基板処理方法及び装置
US20220077108A1 (en) Shift control method in manufacture of semiconductor device
US9564382B2 (en) Test structure for determining overlay accuracy in semiconductor devices using resistance measurement
JP6110113B2 (ja) 多層配線基板、及びその製造方法
US6465898B1 (en) Bonding alignment mark for bonds over active circuits
US7700383B2 (en) Manufacturing method for semiconductor device and determination method for position of semiconductor element
US20100052711A1 (en) Probe card and manufacturing method of the same
US20180096903A1 (en) Fan-out panel level package and method of fabricating the same
CN115831786A (zh) 多层结构及其制造方法
TW531776B (en) Metal pad structure suitable for connection pad and inspection pad
US20200303268A1 (en) Semiconductor device including residual test pattern
US8482002B2 (en) Semiconductor device including bonding pads and semiconductor package including the semiconductor device
Oswald et al. 2.5 D packaging solution-from concept to platform qualification
US11908785B2 (en) Semiconductor device and methods of manufacturing semiconductor device
KR20100002873A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination