TW202314578A - 半導體結構及其製備方法 - Google Patents

半導體結構及其製備方法 Download PDF

Info

Publication number
TW202314578A
TW202314578A TW111131544A TW111131544A TW202314578A TW 202314578 A TW202314578 A TW 202314578A TW 111131544 A TW111131544 A TW 111131544A TW 111131544 A TW111131544 A TW 111131544A TW 202314578 A TW202314578 A TW 202314578A
Authority
TW
Taiwan
Prior art keywords
storage
contact
lead
transistor
preset pattern
Prior art date
Application number
TW111131544A
Other languages
English (en)
Inventor
王曉光
定桂 曾
李輝輝
鄧傑芳
曹堪宇
Original Assignee
大陸商長鑫存儲技術有限公司
北京超弦存儲器研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長鑫存儲技術有限公司, 北京超弦存儲器研究院 filed Critical 大陸商長鑫存儲技術有限公司
Publication of TW202314578A publication Critical patent/TW202314578A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Abstract

本發明涉及一種半導體結構及其製備方法，包括：基底，具有第一表面；若干存儲元件，位於基底的第一表面上，存儲元件按第一預設圖形排布；若干存儲接觸結構，與存儲元件一一對應，且存儲接觸結構的底部與存儲元件的頂部相接觸，存儲接觸結構的頂部按第二預設圖形排布；其中，存儲接觸結構的底部和存儲接觸結構的頂部相對設置。通過該設置使得按照第一預設圖形排布的存儲元件上可以形成按照第二預設圖形排布的器件結構，消除存儲元件的排布形狀對存儲元件上形成的器件結構的排布或形狀的影響，達到降低製程難度，降低生產成本的目的。

Description

半導體結構及其製備方法
本申請涉及積體電路技術領域，特別是涉及一種半導體結構及其製備方法。
非揮發性記憶體具有高速讀寫、低功耗、抗輻射以及數據保存時間長等特點，對於可靠性要求高的領域，例如國防、航天航空等具有不可取代的地位。
隨著半導體技術的發展，對非揮發性記憶體的容量要求越來越高，為了提高非揮發性記憶體的容量，需要密集地佈置存儲元件。但是，密集排布的存儲元件限制了位元線結構的形狀，增加了非揮發性記憶體的生產成本和製程難度，如何降低非揮發性記憶體的生產成本和製程難度成為亟需解決的問題。
本申請實施例提供了一種半導體結構及其製備方法，可以優化非揮發性記憶體的製備流程，達到降低非揮發性記憶體的生產成本和製程難度的目的。
一種半導體結構，包括： 基底，具有第一表面； 若干存儲元件，位於基底的第一表面上，存儲元件按第一預設圖形排布； 若干存儲接觸結構，與存儲元件一一對應，且存儲接觸結構的底部與存儲元件的頂部相接觸，存儲接觸結構的頂部按第二預設圖形排布； 其中，存儲接觸結構的底部和存儲接觸結構的頂部相對設置。
在其中一個實施例中，第一預設圖形包括正六邊形，各存儲元件位於正六邊形的頂點位置和中心位置。
在其中一個實施例中，存儲接觸結構的底部按第一預設圖形排布。
在其中一個實施例中，第二預設圖形包括多行多列排佈陣列。
在其中一個實施例中，半導體結構還包括： 若干位元線結構，任一位元線結構與位於同一列的存儲接觸結構的頂部相接觸，位元線結構為直線。
在其中一個實施例中，半導體結構還包括： 若干電晶體，位於基底與存儲元件之間，電晶體與存儲元件一一對應，電晶體按第二預設圖形排布； 若干電晶體接觸結構，位於電晶體與存儲元件之間，分別與電晶體、存儲元件相接觸，且電晶體接觸結構的頂部按第一預設圖形排布。
在其中一個實施例中，電晶體接觸結構的底部按第二預設圖形排布； 其中，電晶體接觸結構的底部和電晶體接觸結構的頂部相對設置。
在其中一個實施例中，電晶體接觸結構包括： 第一引出結構，第一引出結構的底部與電晶體相接觸； 第二引出結構，第二引出結構的底部與第一引出結構的頂部相接觸，第二引出結構的頂部為電晶體接觸結構的頂部； 其中，第一引出結構的底部和第一引出結構的頂部相對設置，第二引出結構的底部和第二引出結構的頂部相對設置。
在其中一個實施例中，第二引出結構的底部的面積不小於第一引出結構的頂部的面積。
在其中一個實施例中，存儲元件包括鐵電存儲元件、磁阻存儲元件、阻變存儲元件或相變存儲元件。
一種半導體結構的製備方法，包括： 提供基底，基底具有第一表面； 於基底的第一表面上形成若干存儲元件，存儲元件按第一預設圖形排布； 於各存儲元件的頂部分別形成存儲接觸結構，存儲接觸結構的頂部按第二預設圖形排布。
在其中一個實施例中，第一預設圖形包括正六邊形，各存儲元件位於正六邊形的頂點位置和中心位置。
在其中一個實施例中，存儲接觸結構的底部與存儲元件的頂部相接觸，存儲接觸結構的底部按第一預設圖形排布； 其中，存儲接觸結構的底部與存儲接觸結構的頂部相對設置。
在其中一個實施例中，第二預設圖形包括多行多列排佈陣列。
在其中一個實施例中，半導體結構的製備方法還包括： 於存儲接觸結構的頂部形成若干位元線結構，任一位元線結構與位於同一列的存儲接觸結構的頂部相接觸，位元線結構為直線。
在其中一個實施例中，於基底的第一表面上形成若干存儲元件之前還包括： 於基底的第一表面形成若干電晶體，電晶體與存儲元件一一對應，電晶體按第二預設圖形排布； 於各電晶體上分別形成電晶體接觸結構，電晶體接觸結構分別與電晶體、存儲元件相接觸，且電晶體接觸結構的頂部按第一預設圖形排布。
在其中一個實施例中，電晶體接觸結構的底部按第二預設圖形排布； 其中，電晶體接觸結構的底部和電晶體接觸結構的頂部相對設置。
在其中一個實施例中，電晶體接觸結構包括第一引出結構和第二引出結構，於各電晶體上分別形成電晶體接觸結構的步驟包括： 於各電晶體上分別形成第一引出結構，第一引出結構的底部與電晶體相接觸； 於第一引出結構的頂部形成第二引出結構，第二引出結構的頂部與存儲元件的底部相接觸； 其中，第一引出結構的底部和第一引出結構的頂部相對設置。
在其中一個實施例中，第二引出結構的底部的面積不小於第一引出結構的頂部的面積；
其中，第二引出結構的底部和第二引出結構的頂部相對設置。
在其中一個實施例中，第一引出結構的底部按第二預設圖形排布，第二引出結構的頂部按第一預設圖形排布。
上述半導體結構，包括若干存儲元件，位於基底的第一表面上，存儲元件按照第一預設圖形排布，若干存儲接觸結構，與存儲元件一一對應，且存儲接觸結構的底部與存儲元件的頂部相接觸，存儲接觸結構的頂部按第二預設圖形排布，通過該設置使得按照第一預設圖形排布的存儲元件上可以形成按照第二預設圖形排布的器件結構，消除存儲元件的排布形狀對存儲元件上形成的器件結構的排布或形狀的影響，達到降低製程難度，降低生產成本的目的。
上述半導體結構的製備方法，包括提供具有第一表面的基底，於基底的第一表面形成若干按照第一預設圖形排布的存儲元件，於各存儲元件的頂部分別形成存儲接觸結構，存儲接觸結構的頂部按第二預設圖形排布。通過該設置使得按照第一預設圖形排布的存儲元件上可以形成按照第二預設圖形排布的器件結構，消除存儲元件的排布形狀對存儲元件上形成的器件結構的排布或形狀的影響，達到降低製程難度，降低生產成本的目的。
為了便於理解本申請，下面將參照相關附圖對本申請進行更全面的描述。附圖中給出了本申請的實施例。但是，本申請可以以許多不同的形式來實現，並不限於本文所描述的實施例。相反地，提供這些實施例的目的是使本申請的公開內容更加透徹全面。
除非另有定義，本文所使用的所有的技術和科學術語與屬於本發明所屬技術領域具有通常知識者通常理解的含義相同。本文中在本申請的說明書中所使用的術語只是為了描述具體的實施例的目的，不是旨在於限制本申請。
應當明白，當元件或層被稱為「在...上」、「與...相鄰」、「連接到 」或「耦合到 」其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為「直接在...上 」、「與...直接相鄰 」、「直接連接到 」或「直接耦合到 」其它元件或層時，則不存在居間的元件或層。應當明白，儘管可使用術語第一、 第二、第三等描述各種元件、部件、區、層、摻雜類型和/或部分，這些元件、部件、區、層、摻雜類型和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層、摻雜類型或部分與另一個元件、部件、區、層、摻雜類型或部分。因此，在不脫離本發明教導之下，下面討論的第一元件、部件、區、層、摻雜類型或部分可表示為第二元件、部件、區、層或部分；舉例來說，可以將第一摻雜類型成為第二摻雜類型，且類似地，可以將第二摻雜類型成為第一摻雜類型；第一摻雜類型與第二摻雜類型為不同的摻雜類型，譬如，第一摻雜類型可以為P型且第二摻雜類型可以為N型，或第一摻雜類型可以為N型且第二摻雜類型可以為P型。
空間關係術語例如「在...下 」、「在...下面 」、「下面的 」、「在...之下 」、「在...之上 」、「上面的 」等，在這裡可以用於描述圖中所示的一個元件或特徵與其它元件或特徵的關係。應當明白，除了圖中所示的取向以外，空間關係術語還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，描述為「在其它元件下面 」或「在其之下 」或「在其下 」元件或特徵將取向為在其它元件或特徵「上 」。因此，示例性術語「在...下面 」和「在...下 」可包括上和下兩個取向。此外，器件也可以包括另外地取向（譬如，旋轉90度或其它取向)，並且在此使用的空間描述語相應地被解釋。
在此使用時，單數形式的「一」、「一個」和「所述/該」也可以包括複數形式，除非上下文清楚指出另外的方式。還應當理解的是，術語「包括/包含」或「具有」等指定所陳述的特徵、整體、步驟、操作、組件、部分或它們的組合的存在，但是不排除存在或添加一個或更多個其他特徵、整體、步驟、操作、組件、部分或它們的組合的可能性。同時，在本說明書中，術語「和/或」包括相關所列項目的任何及所有組合。
MRAM（磁性隨機記憶體）為非揮發性記憶體，MRAM中存儲單元的存儲元件包括上電極、下電極及位於上電極與下電極之間的磁性材料，通過在目標存儲元件的上電極和下電極之間傳遞電流，向存儲單元中寫入數據，流經存儲元件的電流產生磁場，該磁場可以以特定概率導致向非目標存儲元件的錯誤寫入，錯誤寫入的概率依賴於存儲元件的矯頑磁性（對外部磁場的耐受性）和磁場的大小，而磁場的大小與目標存儲元件和受影響的非目標存儲元件之間的距離的倒數成比例。
為了在提高MRAM中存儲元件的積體度的同時保證寫入數據的準確性，MRAM中的存儲元件的排布及其對存儲元件上方器件結構的形狀或位置的影響，決定了MRAM的生產成本及製程難度。
圖1為一實施例中半導體結構的剖面示意圖，參見圖1，在本實施例中提供一種半導體結構，包括：基底100、若干存儲元件102、和若干存儲接觸結構104；基底100具有第一表面；存儲元件102位於基底100的第一表面上，存儲元件102按第一預設圖形排布，即各存儲元件102在基底100的第一表面上按照第一預設圖形排布。存儲接觸結構104位於存儲元件102上，與基底100上的存儲元件102一一對應，並且存儲接觸結構104的底部與存儲元件102的頂部相接觸，存儲接觸結構104的頂部按第二預設圖形排布，即存儲元件102上的存儲接觸結構104的頂部按照第二預設圖形排布，第二預設圖形與第一預設圖形分別為不同的圖形；其中，存儲接觸結構104的底部和存儲接觸結構104的頂部相對設置，即存儲接觸結構104的底部和存儲接觸結構104的頂部平行設置。
上述半導體結構，包括若干存儲元件102，位於基底100的第一表面上，存儲元件102按照第一預設圖形排布，若干存儲接觸結構104，與存儲元件102一一對應，且存儲接觸結構104的底部與存儲元件102的頂部相接觸，存儲接觸結構104的頂部按第二預設圖形排布，通過該設置使得按照第一預設圖形排布的存儲元件102上可以形成按照第二預設圖形排布的器件結構，消除存儲元件102的排布形狀對存儲元件102上形成的器件結構的排布或形狀的影響，達到降低製程難度，降低生產成本的目的。
圖2為一實施例中形成存儲元件102之後半導體結構中存儲元件的俯視示意圖，如圖2所示，在其中一個實施例中，第一預設圖形包括正六邊形，各存儲元件102位於正六邊形的頂點位置和中心位置。
在其中一個實施例中，存儲接觸結構104的底部按第一預設圖形排布。
在其中一個實施例中，存儲接觸結構104的底部的面積大於存儲元件102的頂部的面積。在其他實施例中，存儲接觸結構104的底部的面積小於或等於存儲元件102的頂部的面積，通過該設置可以在滿足存儲接觸結構104與存儲元件102密切接觸的同時避免形成存儲接觸結構104過程中損傷存儲元件102。
在其中一個實施例中，存儲接觸結構104的材料包括多晶矽、金屬、導電性金屬氮化物、導電性金屬氧化物和金屬矽化物中的一種或多種，其中，金屬可以是鎢（W）、鎳（Ni）或鈦（Ti）；導電性金屬氮化物包括氮化鈦（TiN）；導電性金屬氧化物包括氧化銥（I rO 2）；金屬矽化物包括矽化鈦（TiSi）。
圖3為一實施例中半導體結構的俯視示意圖，如圖3所示，在其中一個實施例中，第二預設圖形包括多行多列排佈陣列。
繼續參考圖1，在其中一個實施例中，半導體結構還包括：若干位元線結構106，任一位元線結構106與位於同一列的存儲接觸結構104的頂部相接觸，位元線結構106為直線。示例性的，位元線結構106沿X方向的長度不小於存儲接觸結構104的頂部沿X方向的長度，X方向與位元線結構106的延伸方向相交。
繼續參考圖1，在其中一個實施例中，半導體結構還包括：若干電晶體108和若干電晶體接觸結構110；電晶體108位於基底100與存儲元件102之間，電晶體108與存儲元件102一一對應，電晶體接觸結構110位於電晶體108與存儲元件102之間，分別與電晶體108、存儲元件102相接觸，且電晶體接觸結構110的頂部按第一預設圖形排布。
在其中一個實施例中，電晶體108按第三預設圖形排布。可以理解的是，第三預設圖形包括第一預設圖形、第二預設圖形排布。在實際應用中，可以根據需要設置電晶體108的排布形狀。示例性的，當電晶體108按第一預設圖形排布時，電晶體108與存儲元件102的排布相同。當電晶體108按第二預設圖形排布時，電晶體108與存儲接觸結構104的排布相同。
在其中一個實施例中，電晶體接觸結構110的底部按第三預設圖形排布，電晶體接觸結構110的底部和電晶體接觸結構110的頂部相對設置，其中，第三預設圖形包括第一預設圖形、第二預設圖形排布。
在其中一個實施例中，電晶體接觸結構110的頂部的面積大於存儲元件102底部的面積。在其他實施例中，電晶體接觸結構110的頂部的面積小於或等於存儲元件102底部的面積，該設置可以消除製程偏差對電晶體接觸結構110與存儲元件102之間接觸電阻的影響。
繼續參考圖1，在其中一個實施例中，電晶體接觸結構110包括：第一引出結構202和第二引出結構204；第一引出結構202的底部與電晶體108相接觸，用於引出電晶體108；示例性的，第一引出結構202的底部與電晶體108的汲極連接，用於引出電晶體108的汲極，典型的，第一引出結構202的底部的面積等於電晶體108的汲極的面積；第二引出結構204的底部與第一引出結構202的頂部相接觸，其中，第一引出結構202的底部和第一引出結構202的頂部相對設置，第二引出結構204的底部和第二引出結構204的頂部相對設置，第一引出結構202的底部為電晶體接觸結構110的底部，第二引出結構204的頂部為電晶體接觸結構110的頂部。此時，第一引出結構202的底部按第三預設圖形排布，第二引出結構204的頂部按第一預設圖形排布，例如第一引出結構202的底部按第二預設圖形排布，第二引出結構204的頂部按第一預設圖形排布；或者第一引出結構202的底部和第二引出結構204的頂部均按照第一預設圖形排布。
在其中一個實施例中，第二引出結構204的底部的面積不小於第一引出結構202的頂部的面積。
在其中一個實施例中，第一引出結構202靠近第二引出結構204底部的部分為梯形結構。
在其中一個實施例中，第一引出結構202、第二引出結構204的材料包括多晶矽、金屬、導電性金屬氮化物、導電性金屬氧化物和金屬矽化物中的一種或多種，其中，金屬可以是鎢（W）、鎳（Ni）或鈦（Ti）；導電性金屬氮化物包括氮化鈦（TiN）；導電性金屬氧化物包括氧化銥（IrO 2）；金屬矽化物包括矽化鈦（TiSi）。示例性的，存儲接觸結構104、第一引出結構202和第二引出結構204中至少有一個結構的材料與其他不同，例如，第一引出結構202的材料與存儲接觸結構104、第二引出結構204的材料不同。在實際應用中，也可以根據需要選取相同的材料製備存儲接觸結構104、第一引出結構202和第二引出結構204。
在其中一個實施例中，存儲元件102包括鐵電存儲元件、磁阻存儲元件、電阻式存儲元件或相變存儲元件。
圖4為一實施例中存儲元件102的剖面示意圖。如圖4所示，在本實施例中，存儲元件102為磁阻存儲元件，存儲元件102包括：固定層206、非磁性隔離層208和自由層210，固定層206位於存儲元件102的底部，即固定層206與電晶體接觸結構110連接，具有預設方向的磁場，與自由層210相比，固定層206的膜層較厚、磁性較強，磁矩不易反轉，示例性的，固定層206的材料包括CoFe、CoFeB，典型的固定層206是由多層薄膜構成的疊層結構，該疊層結構自下而上依次包括種子層（seed layer）、[Co(x)/Pt(y)] m疊層、Ru or Ir金屬層、[Co(x)/Pt(y)] m疊層、Ta金屬層、CoFeB金屬層；非磁性隔離層208位於自由層210與固定層206之間，用於隔離固定層206和自由層210，示例性的，非磁性隔離層208的材料包括MgO、Al 2O 3；自由層210選用軟鐵磁材料，具有比較低的矯頑力、高的磁導率和對低磁場的高敏感性，自由層210的磁性較弱、磁矩容易反轉，示例性的，自由層210的材料包括CoFe、NiFe、NiFeCo、CoFeB。
磁阻存儲元件為電流控制元器件，通過電流流過存儲元件102來控制自由層210的磁化方向，當自由層210的磁化方向與固定層206的磁化方向一致時，存儲元件102處於低阻值狀態，存儲元件102存儲數據為“0”，當自由層210的磁化方向與固定層206的磁化方向相反時，存儲元件102處於高阻值狀態，存儲元件102存儲數據為“1”。
繼續參考圖4，在其中一個實施例中，存儲元件102還包括底部電極212，底部電極212位於電晶體接觸結構110的上表面。可以理解的是，在有些實施例中，第二引出結構204同時作為存儲元件102的底部電極212。
繼續參考圖4，在其中一個實施例中，存儲元件102還包括頂部電極214，頂部電極214位於自由層210的上表面。可以理解的是，在有些實施例中，存儲接觸結構104同時作為存儲元件102的頂部電極214。
繼續參考圖4，在其他實施例中，存儲元件102還包括保護層216，覆蓋在固定層206的側壁，且沿固定層206的側壁延伸覆蓋在自由層210的側壁。示例性的，保護層216的材料為氮化矽。
繼續參考圖1，在其中一個實施例中，半導體結構還包括：若干字線結構112和若干全域源極線114，字線結構112與電晶體108的閘極連接，全域源極線114與電晶體108的源極連接。
圖5為一實施例中半導體結構的製備方法的流程示意圖，如圖1、5所示，本申請還提供一種半導體結構的製備方法，包括： S102，提供基底，基底具有第一表面。 S104，於基底的第一表面上形成若干按第一預設圖形排布的存儲元件。
如圖1所示，在基底100的第一表面上形成若干個存儲元件102，各存儲元件102按第一預設圖形排布在基底100的第一表面上。
S106，於各存儲元件的頂部分別形成頂部按第二預設圖形排布的存儲接觸結構。 具體的，在各存儲元件102上分別形成存儲接觸結構104，存儲接觸結構104的底部與存儲元件102的頂部相接觸，存儲接觸結構104的頂部按第二預設圖形排布，第二預設圖形與第一預設圖形分別為不同的圖形；其中，存儲接觸結構104的底部和存儲接觸結構104的頂部相對設置，即存儲接觸結構104的底部和存儲接觸結構104的頂部平行設置。
上述半導體結構的製備方法，包括提供具有第一表面的基底100，於基底100的第一表面形成若干按照第一預設圖形排布的存儲元件102，於各存儲元件102的頂部分別形成存儲接觸結構104，存儲接觸結構104的頂部按第二預設圖形排布。通過該設置使得按照第一預設圖形排布的存儲元件102上可以形成按照第二預設圖形排布的器件結構，消除存儲元件102的排布形狀對存儲元件102上形成的器件結構的排布或形狀的影響，達到降低製程難度，降低生產成本的目的。
如圖2所示，在其中一個實施例中，第一預設圖形包括正六邊形，各存儲元件102位於正六邊形的頂點位置和中心位置。
在其中一個實施例中，存儲接觸結構104的底部與存儲元件102的頂部相接觸，存儲接觸結構104的底部按第一預設圖形排布。
在其中一個實施例中，存儲接觸結構104的底部的面積大於存儲元件102的頂部的面積。在其他實施例中，存儲接觸結構104的底部的面積小於或等於存儲元件102的頂部的面積，通過該設置可以在滿足存儲接觸結構104與存儲元件102密切接觸的同時避免形成存儲接觸結構104過程中損傷存儲元件102。
在其中一個實施例中，存儲接觸結構104的材料包括多晶矽、金屬、導電性金屬氮化物、導電性金屬氧化物和金屬矽化物中的一種或多種，其中，金屬可以是鎢（W）、鎳（Ni）或鈦（Ti）；導電性金屬氮化物包括氮化鈦（TiN）；導電性金屬氧化物包括氧化銥（IrO 2）；金屬矽化物包括矽化鈦（TiSi）。
如圖3所示，在其中一個實施例中，第二預設圖形包括多行多列排佈陣列。
繼續參考圖1，在其中一個實施例中，半導體結構的製備方法還包括： 於存儲接觸結構104的頂部形成若干位元線結構106，任一位元線結構106與位於同一列的存儲接觸結構104的頂部相接觸，位元線結構106為直線。示例性的，位元線結構106沿X方向的長度不小於存儲接觸結構104的頂部沿X方向的長度，X方向與位元線結構106的延伸方向相交。
圖6為另一實施例中半導體結構的製備方法的流程示意圖，如圖1、圖6所示，在其中一個實施例中，步驟S104之前還包括： S202，於基底的第一表面形成若干電晶體。
具體的，在基底100的第一表面形成若干電晶體108，電晶體108與存儲元件102一一對應。在其中一個實施例中，電晶體108按第三預設圖形排布。可以理解的是，第三預設圖形包括第一預設圖形、第二預設圖形排布。在實際應用中，可以根據需要設置電晶體108的排布形狀。示例性的，當電晶體108按第一預設圖形排布時，電晶體108與存儲元件102的排布相同。當電晶體108按第二預設圖形排布時，電晶體108與存儲接觸結構104的排布相同。
S204，於各電晶體上分別形成頂部按第一預設圖形排布的電晶體接觸結構。 具體的，在各電晶體108上分別形成電晶體接觸結構110，電晶體接觸結構110分別與電晶體108、存儲元件102相接觸，且電晶體接觸結構110的頂部按第一預設圖形排布。
在其中一個實施例中，電晶體接觸結構110的底部按第三預設圖形排布，電晶體接觸結構110的底部和電晶體接觸結構110的頂部相對設置，其中，第三預設圖形包括第一預設圖形、第二預設圖形排布。
在其中一個實施例中，電晶體接觸結構110的頂部的面積大於存儲元件102底部的面積。在其他實施例中，電晶體接觸結構110的頂部的面積小於或等於存儲元件102底部的面積，該設置可以消除製程偏差對電晶體接觸結構110與存儲元件102之間接觸電阻的影響。
圖7為一實施例中於各電晶體上分別形成電晶體接觸結構的流程示意圖，如圖1、圖7所示，在其中一個實施例中，電晶體接觸結構110包括第一引出結構202和第二引出結構204，步驟S204包括： S302，於各電晶體108上分別形成第一引出結構202，第一引出結構202的底部與電晶體108相接觸。
具體的，第一引出結構202的底部與電晶體108相接觸，用於引出電晶體108；示例性的，第一引出結構202的底部與電晶體108的汲極連接，用於引出電晶體108的汲極，典型的，第一引出結構202的底部的面積等於電晶體108的汲極的面積。
S304，於第一引出結構的頂部形成第二引出結構，第二引出結構的頂部與存儲元件的底部相接觸。 具體的，第一引出結構202的底部為電晶體接觸結構110的底部，第二引出結構204的頂部為電晶體接觸結構110的頂部。此時，第一引出結構202的底部按第三預設圖形排布，第二引出結構204的頂部按第一預設圖形排布，例如第一引出結構202的底部按第二預設圖形排布，第二引出結構204的頂部按第一預設圖形排布；或者第一引出結構202的底部和第二引出結構204的頂部均按照第一預設圖形排布。
圖8為一實施例中形成電晶體接觸遮罩層後半導體結構的剖面示意圖，圖9為圖8對應的一實施例中形成電晶體接觸結構之後半導體結構的剖面示意圖。
如圖8、圖9所示，第一步，在形成有電晶體108的基底100上依次形成第一接觸結構302、第一導電薄膜304和電晶體接觸遮罩層306，其中，第一接觸結構302與電晶體108的汲極連接，相鄰第一接觸結構302之間填充有上表面與第一接觸結構302上表面相齊平的第一介質層308，第一導電薄膜304位於第一接觸結構302的上表面，電晶體接觸遮罩層306位於第一導電薄膜304上，定義出電晶體接觸結構110的形狀和位置。第二步，首先以電晶體接觸遮罩層306為遮罩通過蝕刻製程去除部分第一導電薄膜304、部分第一接觸結構302及部分第一介質層308，得到由剩餘第一接觸結構302構成的第一引出結構202，剩餘第一導電薄膜304構成的第二引出結構204；可以理解的是，在某些實施例中，通過蝕刻製程僅去除未被電晶體接觸遮罩層306覆蓋的第一導電薄膜304和第一接觸結構302，形成第二引出結構204和第一引出結構202。其次，在相鄰第二引出結構204之間填充上表面與第二引出結構204上表面相齊平的第二介質層310。
在其中一個實施例中，第二引出結構204的底部的面積不小於第一引出結構202的頂部的面積；其中，第二引出結構204的底部和第二引出結構204的頂部相對設置。
在其中一個實施例中，第一引出結構202靠近第二引出結構204底部的部分為梯形結構。
在其中一個實施例中，第一引出結構202、第二引出結構204的材料包括多晶矽、金屬、導電性金屬氮化物、導電性金屬氧化物和金屬矽化物中的一種或多種，其中，金屬可以是鎢（W）、鎳（Ni）或鈦（Ti）；導電性金屬氮化物包括氮化鈦（TiN）；導電性金屬氧化物包括氧化銥（IrO 2）；金屬矽化物包括矽化鈦（TiSi）。示例性的，存儲接觸結構104、第一引出結構202和第二引出結構204中至少有一個結構的材料與其他不同，例如，第一引出結構202的材料與存儲接觸結構104、第二引出結構204的材料不同。在實際應用中，也可以根據需要選取相同的材料製備存儲接觸結構104、第一引出結構202和第二引出結構204。
在其中一個實施例中，存儲元件102包括鐵電存儲元件、磁阻存儲元件、電阻式存儲元件或相變存儲元件。
在其中一個實施例中，第一引出結構202的底部按第二預設圖形排布，第二引出結構204的頂部按第一預設圖形排布。
圖10為圖9對應的一實施例中形成存儲元件之後半導體結構的剖面示意圖；圖11為圖10對應的一實施例中形成位元線遮罩層後半導體結構的剖面示意圖；圖12為圖11對應的一實施例中形成位元線結構之後半導體結構的剖面示意圖。如圖10、圖11、圖12所示，第三步，在各第二引出結構204上形成存儲元件102，以存儲元件102為磁阻存儲元件來說，形成存儲元件102的步驟如下，首先通過常見的沉積製程，例如物理氣相沉積製程在第二引出結構204上表面形成固定層結構，示例性的，固定層結構由多層薄膜構成的疊層結構，包括自第二引出結構204上表面依次形成的種子層（seed layer）、[Co(x)/Pt(y)] m疊層、Ru or Ir金屬層、[Co(x)/Pt(y)] m疊層、Ta金屬層、CoFeB金屬層；其次，在固定層結構的上表面依次形成非磁性隔離結構和自由層結構，示例性的，非磁性隔離結構的材料包括MgO、Al 2O 3，自由層結構的材料包括CoFe、NiFe、NiFeCo、CoFeB ；再次，進行熱退火製程，並通過光刻蝕刻製程去除多餘的自由層結構、非磁性隔離結構和固定層結構，得到由剩餘自由層結構構成的自由層210、剩餘非磁性隔離結構構成的非磁性隔離層208和剩餘固定層結構構成的固定層206；典型的，固定層206的底部的面積等於第二引出結構204的頂部的面積。然後在固定層206、非磁性隔離層208和自由層210的側壁形成保護結構，例如氮化矽結構，所述保護結構沿自由層210的側壁延伸覆蓋在自由層210的上表面。再次，在基底100上形成第三介質結構，第三介質結構填充在相鄰自由層210之間，且第三介質結構的上表面高於保護結構的上表面。再次，通過光蝕刻製程去除自由層210正上方的保護結構及第三介質結構，得到位於自由層210上方的存儲接觸溝槽312、由剩餘保護結構構成的保護層216以及由剩餘第三介質結構構成的第三介質層314。第四步，在存儲接觸溝槽312中填充形成上表面與第三介質層314的上表面相齊平的存儲接觸層316。第五步，在第三介質層314的上表面形成位元線結構層318。第六步，在位元線結構層上形成位元線遮罩層320，位元線遮罩層320定義位元線結構106、存儲接觸結構104的形狀和位置，在其他實施例中，在第五步之前包括在第三介質層314的上表面形成用於定義存儲接觸結構104的形狀和位置的存儲遮罩層之後，通過光蝕刻製程蝕刻去除部分存儲接觸層316，得到由剩餘存儲接觸層316構成的存儲接觸結構104，此時的位元線遮罩層320僅用於定義位元線結構106的形狀和位置。第七步，以位元線遮罩層320為遮罩通過蝕刻製程去除部分位元線結構層、部分存儲接觸層316、部分第三介質層314，得到由剩餘位元線結構層構成的位元線結構106、由剩餘存儲接觸層316構成的存儲接觸結構104。第八步，在相鄰位線結構106之間填充形成上表面與位元線接觸結構相齊平的第四介質層322。示例性的，第一介質層308、第二介質層310、第三介質層314和第四介質層322的材料包括二氧化矽、氮氧化矽、氮化矽。
這裡參考作為本發明的理想實施例（和中間結構)的示意圖的橫截面圖來描述發明的實施例，這樣可以預期由於例如製造技術和/或容差導致的所示形狀的變化。因此，本發明的實施例不應當局限於在此所示的區的特定形狀，而是包括由於例如製造技術導致的形狀偏差。例如，顯示為矩形的注入區在其邊緣通常具有圓的或彎曲特徵和/或注入濃度梯度，而不是從注入區到非注入區的二元改變。同樣，通過注入形成的埋藏區可導致該埋藏區和注入進行時所經過的表面之間的區中的一些注入。因此，圖中顯示的區實質上是示意性的，它們的形狀並不表示器件的區的實際形狀，且並不限定本發明的範圍。
在本說明書的描述中，參考術語「有些實施例」、「其他實施例」、「理想實施例」等的描述意指結合該實施例或示例描述的具體特徵、結構、材料或者特徵包含於本發明的至少一個實施例或示例中。在本說明書中，對上述術語的示意性描述不一定指的是相同的實施例或示例。
以上所述實施例的各技術特徵可以進行任意的組合，為使描述簡潔，未對上述實施例各個技術特徵所有可能的組合都進行描述，然而，只要這些技術特徵的組合不存在矛盾，都應當認為是本說明書記載的範圍。
以上所述實施例僅表達了本申請的幾種實施方式，其描述較為具體和詳細，但並不能因此而理解為對申請專利範圍的限制。應當指出的是，對於本發明所屬技術領域具有通常知識者來說，在不脫離本申請構思的前提下，還可以做出若干變形和改進，這些都屬於本申請的保護範圍。因此，本申請專利的保護範圍應以所附請求項為準。
100:基底 102:存儲元件 104:存儲接觸結構 106:位元線結構 108:電晶體 110:電晶體接觸結構 112:字線結構 114:全域源極線 202:第一引出結構 204:第二引出結構 206:固定層 208:非磁性隔離層 210:自由層 212:底部電極 214:頂部電極 216:保護層 302:第一接觸結構 304:第一導電薄膜 306:電晶體接觸遮罩層 308:第一介質層 310:第二介質層 312:存儲接觸溝槽 314:第三介質層 316:存儲接觸層 318:位元線結構層 320:位元線遮罩層 322:第四介質層 S102、S104、S106、S202、S204、S302、S304:步驟
為了更清楚地說明本申請實施例或傳統技術中的技術方案，下面將對實施例或傳統技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實施例，對於本發明所屬技術領域具有通常知識者，在不付出進步性勞動的前提下，還可以根據這些附圖獲得其他的附圖。 圖1為一實施例中半導體結構的剖面示意圖； 圖2為一實施例中形成存儲元件之後半導體結構中存儲元件的俯視示意圖； 圖3為一實施例中半導體結構的俯視示意圖； 圖4為一實施例中存儲元件的剖面示意圖； 圖5為一實施例中半導體結構的製備方法的流程示意圖； 圖6為另一實施例中半導體結構的製備方法的流程示意圖； 圖7為一實施例中於各電晶體上分別形成電晶體接觸結構的流程示意圖； 圖8為一實施例中形成電晶體接觸遮罩層後半導體結構的剖面示意圖； 圖9為圖8對應的一實施例中形成電晶體接觸結構之後半導體結構的剖面示意圖； 圖10為圖9對應的一實施例中形成存儲元件之後半導體結構的剖面示意圖； 圖11為圖10對應的一實施例中形成位元線遮罩層後半導體結構的剖面示意圖； 圖12為圖11對應的一實施例中形成位元線結構之後半導體結構的剖面示意圖。
100:基底
102:存儲元件
104:存儲接觸結構
106:位元線結構
108:電晶體
110:電晶體接觸結構
112:字線結構
114:全域源極線
202:第一引出結構
204:第二引出結構

Claims (14)

  1. 一種半導體結構，其中包括： 基底，具有第一表面； 若干存儲元件，位於所述基底的第一表面上，所述存儲元件按第一預設圖形排布； 若干存儲接觸結構，與所述存儲元件一一對應，且所述存儲接觸結構的底部與所述存儲元件的頂部相接觸，所述存儲接觸結構的頂部按第二預設圖形排布； 其中，所述存儲接觸結構的底部和所述存儲接觸結構的頂部相對設置。
  2. 如請求項1所述的半導體結構，其中所述第一預設圖形包括正六邊形，各所述存儲元件位於所述正六邊形的頂點位置和中心位置。
  3. 如請求項1所述的半導體結構，其中所述存儲接觸結構的底部按所述第一預設圖形排布。
  4. 如請求項1所述的半導體結構，其中所述第二預設圖形包括多行多列排佈陣列。
  5. 如請求項4所述的半導體結構，其中還包括： 若干位元線結構，任一所述位元線結構與位於同一列的所述存儲接觸結構的頂部相接觸，所述位元線結構為直線。
  6. 如請求項1所述的半導體結構，其中還包括： 若干電晶體，位於所述基底與所述存儲元件之間，所述電晶體與所述存儲元件一一對應，所述電晶體按所述第二預設圖形排布； 若干電晶體接觸結構，位於所述電晶體與所述存儲元件之間，分別與所述電晶體、所述存儲元件相接觸，且所述電晶體接觸結構的頂部按所述第一預設圖形排布。
  7. 如請求項6所述的半導體結構，其中所述電晶體接觸結構的底部按所述第二預設圖形排布； 其中，所述電晶體接觸結構的底部和所述電晶體接觸結構的頂部相對設置。
  8. 如請求項6所述的半導體結構，其中所述電晶體接觸結構包括： 第一引出結構，所述第一引出結構的底部與所述電晶體相接觸； 第二引出結構，所述第二引出結構的底部與所述第一引出結構的頂部相接觸，所述第二引出結構的頂部為所述電晶體接觸結構的頂部； 其中，所述第一引出結構的底部和所述第一引出結構的頂部相對設置，所述第二引出結構的底部和所述第二引出結構的頂部相對設置。
  9. 如請求項8所述的半導體結構，其中所述第二引出結構的底部的面積不小於所述第一引出結構的頂部的面積。
  10. 如請求項1所述的半導體結構，其中所述存儲元件包括鐵電存儲元件、磁阻存儲元件、阻變存儲元件或相變存儲元件。
  11. 一種半導體結構的製備方法，包括： 提供基底，所述基底具有第一表面； 於所述基底的第一表面上形成若干存儲元件，所述存儲元件按第一預設圖形排布；及 於各所述存儲元件的頂部分別形成存儲接觸結構，所述存儲接觸結構的頂部按第二預設圖形排布。
  12. 如請求項11所述的製備方法，其中所述第二預設圖形包括多行多列排佈陣列；其中還包括： 於所述存儲接觸結構的頂部形成若干位元線結構，任一所述位元線結構與位於同一列的所述存儲接觸結構的頂部相接觸，所述位元線結構為直線。
  13. 如請求項11所述的製備方法，其中所述於所述基底的第一表面上形成若干存儲元件之前還包括： 於所述基底的第一表面形成若干電晶體，所述電晶體與所述存儲元件一一對應，所述電晶體按所述第二預設圖形排布； 於各所述電晶體上分別形成電晶體接觸結構，所述電晶體接觸結構分別與所述電晶體、所述存儲元件相接觸，且所述電晶體接觸結構的頂部按所述第一預設圖形排布。
  14. 如請求項13所述的製備方法，其中所述電晶體接觸結構包括第一引出結構和第二引出結構，所述於各所述電晶體上分別形成電晶體接觸結構的步驟包括： 於各所述電晶體上分別形成第一引出結構，所述第一引出結構的底部與所述電晶體相接觸； 於所述第一引出結構的頂部形成第二引出結構，所述第二引出結構的頂部與所述存儲元件的底部相接觸； 其中，所述第一引出結構的底部和所述第一引出結構的頂部相對設置。
TW111131544A 2021-09-28 2022-08-22 半導體結構及其製備方法 TW202314578A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111144928.3 2021-09-28
CN202111144928.3A CN115884600A (zh) 2021-09-28 2021-09-28 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
TW202314578A true TW202314578A (zh) 2023-04-01

Family

ID=85763584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111131544A TW202314578A (zh) 2021-09-28 2022-08-22 半導體結構及其製備方法

Country Status (3)

Country Link
CN (1) CN115884600A (zh)
TW (1) TW202314578A (zh)
WO (1) WO2023050715A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567300B1 (en) * 2002-02-22 2003-05-20 Infineon Technologies, Ag Narrow contact design for magnetic random access memory (MRAM) arrays
JP4847743B2 (ja) * 2005-11-28 2011-12-28 エルピーダメモリ株式会社 不揮発性メモリ素子
KR101209003B1 (ko) * 2010-10-14 2012-12-06 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
CN105448927B (zh) * 2014-09-26 2018-07-06 旺宏电子股份有限公司 三维半导体元件
US9899399B2 (en) * 2015-10-30 2018-02-20 Sandisk Technologies Llc 3D NAND device with five-folded memory stack structure configuration
CN112582372A (zh) * 2019-09-30 2021-03-30 长鑫存储技术有限公司 Dram阵列版图及dram存储器

Also Published As

Publication number Publication date
WO2023050715A1 (zh) 2023-04-06
CN115884600A (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
JP4945592B2 (ja) 半導体記憶装置
KR101659106B1 (ko) Ｓｔｔ-ｍｒａｍ 셀 구조들
US6657270B2 (en) Magnetic random access memory using bipolar junction transistor, and method for fabricating the same
US8884389B2 (en) Magnetoresistive element and method of manufacturing the same
US9620565B2 (en) Semiconductor memory device
US6664579B2 (en) Magnetic random access memory using bipolar junction transistor
US10090459B2 (en) Magnetoresistive element
JP5571142B2 (ja) 磁気メモリ
TW567607B (en) Magnetic memory apparatus using SOI substrate and its manufacturing method
JP5609652B2 (ja) 磁気トンネル接合素子、その製造方法、及びｍｒａｍ
TWI569485B (zh) 磁阻元件
US11430498B2 (en) Magnetoresistance effect element, magnetic memory array, magnetic memory device, and write method for magnetoresistance effect element
KR20180027709A (ko) 반도체 메모리 장치
US20060228853A1 (en) Memory devices including spacers on sidewalls of memory storage elements and related methods
JP5752831B2 (ja) 磁気メモリ
WO2023050715A1 (zh) 半导体结构及其制备方法
US20230094859A1 (en) Semiconductor structure and manufacturing method thereof
KR20170045080A (ko) 자기 메모리 장치
US20160072052A1 (en) Magnetoresistive element and method of manufacturing the same
US20210020215A1 (en) Magnetic tunneling junction element with a composite capping layer and magnetoresistive random access memory device using the same
JP2014033076A (ja) 磁気抵抗効果素子
KR20030073371A (ko) 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램및 그 형성방법
US20150069548A1 (en) Magnetoresistive element