CN112582372A - Dram阵列版图及dram存储器 - Google Patents

Abstract

本发明实施例提供一种DRAM阵列版图及DRAM存储器。DRAM阵列版图包括平行排列沿第一方向延伸的字线图形，平行排列沿第二方向延伸的位线图形，第一方向与第二方向不平行；第一存储单元接触垫图形和第二存储单元接触垫图形，第一存储单元接触垫图形和第二存储单元接触垫图形分别位于位线图形的两侧，第一存储单元接触垫图形和第二存储单元接触垫图形分别与字线图形具有部分重合区；平行排列沿第三方向延伸的有源区图形，有源区图形的两端分别与第一存储单元接触垫图形和第二存储单元接触垫图形具有部分重合区。本发明提供的DRAM阵列版图设计，在相同存储单元面积下具有更大的字线间距，能更好地适用于下一代存储器制造技术。

Description

DRAM阵列版图及DRAM存储器

技术领域

本发明实施例涉及半导体领域，特别涉及一种DRAM阵列版图及DRAM存储器。

背景技术

现有的动态随机存取存储器(Dynamic Random Access Memory，DRAM)中，包含大量的存储单元，其中一个存储单元由一个电容接触一个晶体管构成，用于存储一个字节的信息。相较于存储单元面积为8F²的DRAM版图设计，6F²的设计由于具备更高的晶体管密度，被业界广泛采用。其中3×2的版图设计相较2×3的版图设计具有更好的字线缩减性，以及更高的阵列边缘利用率等优点，成为目前业界的主流设计。

然而，目前的6F²阵列设计中，字线间距小于位线间距，字线间距较小，因而在下一代半导体制造技术中，字线承载着更高的驱动电压以及更复杂的结果，率先达到半导体制程的瓶颈。

发明内容

本发明实施例解决的技术问题为提供一种DRAM阵列版图，解决现有技术6F²设计中，无法满足DRAM存储器下一代制造技术的需求的问题。

为解决上述问题，本发明实施例提供一种DRAM阵列版图，包括：平行排列并沿第一方向延伸的字线图形；平行排列并沿第二方向延伸的位线图形，第一方向与第二方向不平行；第一存储单元接触垫图形和第二存储单元接触垫图形，第一存储单元接触垫图形和第二存储单元接触垫图形分别位于位线图形的两侧，第一存储单元接触垫图形和第二存储单元接触垫图形分别与字线图形具有部分重合区；平行排列并沿第三方向延伸的有源区图形，有源区图形的两端分别与第一存储单元接触垫图形和第二存储单元接触垫图形具有部分重合区。

与现有技术相比，本发明实施例提供的技术方案具有以下优点：存储单元接触垫图形与字线图形具有重合区，存储单元接触垫之间的间距增大，从而避免了存储单元之间的短路；并且，在相同的存储单元面积下，由于存储单元接触垫图形与字线图形具有重合区排列，字线间距大于位线间距，因此，相邻字线间距变大，字线间距可缩减性更好，因而可以满足下一代存储器制造技术的需求，实现更高的存储单元堆积密度。

另外，第一存储单元接触垫图形的中心与相邻第二存储单元接触垫图形的中心的连线与第二方向形成小于或等于90度的夹角θ，第三方向与第二方向的夹角β为tan^-1(sinθ/3)度。如此，可以优化DRAM阵列的空间布局，实现紧凑的结构设计，更好的利用DRAM内的空间，进而实现更高的存储单元堆积密度。

另外，夹角θ为58度～62度，夹角β为15.78度～16.4度；优选的，夹角θ为60度，夹角β为16.1度。在此DRAM阵列设计下，DRAM阵列具有紧凑的布局结构，可以更好的利用阵列空间，实现更高的存储单元堆积密度，且相较现有的DRAM紧凑结构设计，字线间距提高～15.4％，具有更好的缩减性。

另外，相邻所述位线图形的间距和相邻所述字线图形的间距之间的比值为0.85～0.88；优选的，比值为

如此，可以充分利用阵列空间，实现更紧凑的结构设计，进而提升存储单元的堆积密度。

本发明实施例提供一种DRAM存储器，包括：半导体衬底，半导体衬底具有相互平行的第一平面和第二平面；位于所述第一平面上平行排列并沿第一方向延伸的字线；位于所述第二平面上平行排列并沿第二方向延伸的位线，第一方向和第二方向不平行；位于半导体衬底上的第一存储单元接触垫和第二存储单元接触垫，第一存储单元接触垫和第二存储单元接触垫的正投影分别位于位线正投影的两侧，第一存储单元接触垫和第二存储单元接触垫的正投影分别与字线的正投影具有部分重合区；位于半导体衬底上平行排列并沿第三方向延伸的有源区，有源区的正投影分别与第一存储单元接触垫和第二存储单元接触垫的正投影具有部分重合区。

与现有技术相比，本发明实施例提供的技术方案具有以下优点：在相同存储单元堆积密度下，DRAM存储器具有更大的存储单元接触垫间距，避免了存储单元之间的短路，且在相同存储单元面积下，字线间距更大，具有更好的可缩减性，可以满足下一代存储器制造技术的需求。

另外，位线两侧具有介质层，介质层的材料为低介电常数材料。采用低介电常数的介质层作为位线的隔离结构，避免由于位线间距减小而导致的位线之间的寄生电容。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1及图2为本发明一实施例提供的一种DRAM阵列版图的示意图；

图3及图4为本发明另一实施例提供的一种DRAM存储器的结构示意图。

具体实施方式

由背景技术可知，现有技术中的DRAM存储器阵列普遍采用6F²的存储单元设计，在现有的主流版图设计中，存储单元接触垫图形沿字线延伸方向偏移，并与位线具有重合区，存储单元之间的间距与相邻位线之间的间距相等。在一种DRAM设计中，有源区延伸方向和位线延伸方向之间的夹角为21.05度，字线间距与位线间距的比值为

在此设计下，相邻字线之间的间距小于相邻位线之间的间距，由于字线承载着更高的驱动电压，因而在下一代更高存储单元堆积密度的制造技术中率先达到制程瓶颈。

为解决上问题，本发明实施提供一种DRAM阵列版图，包括：平行排列并沿第一方向延伸的字线图形；平行排列并沿第二方向延伸的位线图形，第一方向与第二方向不平行；第一存储单元接触垫图形和第二存储单元接触垫图形，第一存储单元接触垫图形和第二存储单元接触垫图形分别位于位线图形的两侧，第一存储单元接触垫图形和第二存储单元接触垫图形分别与字线图形具有部分重合区；平行排列并沿第三方向延伸的有源区图形，有源区图形的两端分别与第一存储单元接触垫图形和第二存储单元接触垫图形具有部分重合区。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。

图1及图2是本发明一实施例提供的一种DRAM阵列版图的示意图，图2是图1中重复单元的示意图。

参考图1，DRAM阵列版图包括平行排列的字线101，字线101沿第一方向a方向延伸，还包括平行排列的位线102，位线102沿第二方向b方向延伸，a方向和b方向不平行。

字线图形用于定义DRAM存储器中字线在半导体衬底(未标识)上的位置，位线图形用于定义DRAM存储器中位线在半导体衬底上的位置，字线图形和位线图形的延伸方向不平行，如图1中所示，字线图形101和位线图形102的延伸方向为垂直关系，在其他实施例中，字线图形101的延伸方向和位线图形102的延伸方向还可以是具有一定角度的夹角。

继续参考图1，还包括第一存储单元接触垫图形103和第二存储单元接触垫图形104，第一存储单元接触垫图形103和第二存储单元接触垫图形104分别位于位线图形102的两侧，第一存储单元接触垫图形103和第二存储单元接触垫图形104分别与字线图形101具有部分重合区。

存储单元接触垫图形用于定义存储单元中电容和有源区的接触垫的位置。存储单元接触垫图形包括第一存储单元接触垫图形103和第二存储单元接触垫图形104。参考图2，第一存储单元插塞图形103和第二存储单元插塞图形104分别位于位线图形102的两侧，第一存储单元插塞图形103和第二存储单元插塞图形104分别和字线图形101具有部分重合区。存储单元接触垫图形和字线图形具有重合区的情形并不限定于图1或图2中所示。

继续参考图1和图2，还包括平行排列并沿第三方向延伸的有源区图形106，有源区图形106沿c方向延伸，两端分别与第一存储单元接触垫图形103和第二存储单元接触垫图形104具有部分重合区。

DRAM阵列版图为最小重复单元的重复，故图1中仅对最小重复单元中的图形进行标识，本领域技术人员可以理解的是，图1中未标识但具有相同位置的图形归属于同一类型的图形。

值得注意的是，在有源区图形106和存储单元接触垫图形之间还包括存储单元接触孔图形105，存储单元接触孔图形105用于定义有源区106和电容的接触位置。

另外，为了优化DRAM阵列的空间布局，实现紧凑的结构设计，更高密度的存储单元堆积，第一存储单元接触垫图形中心和第二存储接触单元接触插塞中心的连线和位线延伸方向形成小于或等于90度的夹角θ，第三方向和第二方向之间的夹角β为tan^-1(sinθ/3)度。

参考图2，在DRAM阵列版图的最小重复单元中，第一存储单元接触垫图形103的中心，和第二存储单元接触垫图形104的中心的连线与位线图形102延伸方向具有小于或等于90度夹角θ，可以理解的是，相邻位线图形102之间的第一存储单元接触垫图形中心的连线与位线图形102延伸方向平行，因此，夹角θ等于第一存储单元接触垫图形中心和第二存储单元接触垫图形中心的连线，与相邻两个第一存储单元插塞图形中心的连线形成的小于或等于90度的夹角。

有源区106延第三方向c方向延伸，c方向和位线102的延伸方向b方向具有小于或等于90度夹角β，在形成紧凑的布局结构中，夹角β和夹角θ之间满足几何关系夹角：β等于tan^-1(sinθ/3)度。

值得注意的是，为了优化DRAM阵列内的空间布局，提升阵列空间的利用率，在合理的结构设计下实现存储单元的高密度堆积，在本实施例提供的一种紧凑结构设计中，夹角θ为58～62度，夹角β为15.78～16.4度。例如夹角θ为60度，夹角β为16.1度。

参考图2，第一存储单元接触垫图形103中心和第二存储单元接触垫图形104中心的连线，和位线图形102延伸方向之间的夹角θ为60度，此时，相邻三个存储单元接触垫图形中心的连线构成等边三角形，有源区图形106延伸方向c方向和位线102延伸方向b方向之间的小于或等于90度夹角β为16.1度，夹角θ和夹角β之间满足几何关系tanβ＝sinθ/3。

相对于现有的DRAM阵列设计中，有源区图形延伸方向和位线图形延伸方向夹角为21.05度，在相同存储单元面积下，本发明实施例提供的夹角β为16.1度的DRAM阵列设计中，字线间距提升15.4％，因而具有更好的缩减性。

值得注意的是，为了充分利用半导体衬底上的空间，进而提升存储单元的堆积密度，在本发明提供的一种紧凑布局设计中，相邻位线图形的间距和相邻字线图形的间距之间的比值为0.85～0.88，例如比值为

参考图2，相邻位线图形102的间距X和相邻字线图形101的间距Y的比值为0.85～0.88，例如比值为

与现有技术相比，本发明实施例提供的技术方案具有以下优点：存储单元接触插垫图形与字线具有重合区，形成存储单元接触垫沿位线方向进行偏移的布局结构，使得在相同存储单元面积下，存储单元接触垫图形之间的间距更大，从而避免了存储单元之间的短路。与此同时，相对现有的DRAM阵列设计，本发明实施例提供的DRAM阵列布局设计中，字线间距更大，可以更好地适应下一代更高存储单元堆积密度的存储器制造技术。

相应的，本发明另一实施例提供一种DRAM存储器，包括：半导体衬底，半导体衬底具有相互平行的第一平面和第二平面；位于所述第一平面上平行排列并沿第一方向延伸的字线；位于所述第二平面上平行排列并沿第二方向延伸的位线，第一方向和第二方向不平行；位于半导体衬底上的第一存储单元接触垫和第二存储单元接触垫，第一存储单元接触垫和第二存储单元接触垫的正投影分别位于位线正投影的两侧，第一存储单元接触垫和第二存储单元接触垫的正投影分别与字线的正投影具有部分重合区；位于半导体衬底上平行排列并沿第三方向延伸的有源区，有源区的正投影分别与第一存储单元接触垫和第二存储单元接触垫的正投影具有部分重合区。

参考图3，DRAM存储器包括半导体衬底(图3中未标识)，半导体衬底上具有相互平行的第一平面和第二平面，在第一平面上具有平行排列的字线201，字线201沿第一方向a方向延伸。位于第二平面上平行排列的位线202，位线202沿第二方向b方向延伸。第一方向和第二方向不平行，也即a方向和b方向具有夹角。如图3中所示a方向和b方向互相垂直，但不限定为垂直。

继续参考图3，DRAM存储器还包括位于半导体衬底上的第一存储单元接触垫203和第二存储单元接触垫204，在DRAM存储器的正投影中，第一存储单元接触垫203和第二存储单元接触垫204位于位线202的两侧，第一存储单元接触垫203和第二存储单元接触垫204与字线201分别具有重合区。

继续参考图3，DRAM存储器还包括位于半导体衬底上平行排列并沿第三方向c方向延伸的有源区206，有源区206的正投影分别和第一存储单元接触垫203和第二存储单元接触垫204的正投影具有部分重合区。

可以理解的是，由于DRAM阵列为最小重复单元的重复，以最小重复单元经过简单的复制变换可以得到最终的DRAM阵列结构。由于本实施例提供的DRAM存储器是通过本发明一实施例提供的DRAM阵列版图所制造的，为了便于对结构的描述，因此，在DRAM存储器的正投影上，可以参考图2。

参考图2，在一个最小重复单元中，第一存储单元接触垫203和第二存储单元接触垫204的正投影图形分别位于位线正投影图形的两侧，并分别和字线201的正投影图形具有部分重合区，重合区的大小并不限定于图2中所示。

参考图2，有源区206的正投影图形的两端，分别和位于位线202两侧并位于不同字线上的第一存储单元接触垫203的正投影图形及第二存储单元接触垫204的正投影图形具有重合区。可以理解的是，存储单元的面积不同时，有源区的长度不同，因此，有源区在正投影中连接的第一存储单元接触垫和第二存储单元接触垫的位置相应的可以发生变化，有源区的延伸方向同时发生改变。

有源区206的正投影图形的大小与DRAM存储器的存储单元面积相关，本实施例提供的DRAM存储器的存储单元面积为6F²，但不限定为6F²。

可以理解的是，在有源区和存储单元接触垫之间还包括存储单元接触孔205，用于连接有源区和存储单元接触垫。

另外，为了优化DRAM阵列的空间布局，实现紧凑的结构设计，在相同面积下实现更高密度的存储单元堆积，在DRAM存储器的正投影中，存储单元接触垫正投影图形和有源区正投影图形在位置关系上满足一定的几何关系。第一存储单元接触垫的正投影的中心与相邻第二存储单元接触垫的正投影的中心的连线与第二方向形成小于或等于90度的夹角θ，第三方向与第二方向的夹角β为tan^-1(sinθ/3)度。

参考图2，位于位线202正投影图形两侧，并位于同一字线201上的第一存储单元接触垫203的正投影图形和第二存储单元接触垫204的正投影图形中心的连线，和位线202的延伸方向b方向之间具有夹角θ，由于位于相邻位线202正投影图形间的存储单元接触垫正投影图形中心的连线，和位线202的延伸方向b方向平行，因此，图2中夹角θ标示为第一存储单元接触垫203正投影图形和第二存储单元接触垫204正投影图形中心的连线，与第一存储单元接触垫203正投影图形和相邻第一存储单元接触垫正投影图形中心的连线构成的小于或等于90度的夹角。

继续参考图2，有源区206的正投影图形的延伸方向和位线202的延伸方向形成的小于或等于90度的夹角β，夹角β和夹角θ之间满足关系tan^-1(sinθ/3)。

值得注意的是，为了优化DRAM阵列内的空间布局，提升阵列空间的利用率，在合理的结构设计下实现存储单元的高密度堆积，在本发明实施例提供的一种DRAM存储器中，夹角θ为58～62度，夹角β为15.78～16.4度。例如夹角θ为60度，夹角β为16.1度。

相对于现有的DRAM存储器中有源区延伸方向和位线延伸方向夹角为21.05度的设计，在相同存储单元面积下，本发明实施例提供的一种DRAM存储器，夹角β为16.1度，字线间距提升15.4％，因而具有更好的缩减性。

另外，为了充分利用半导体衬底上的空间，提高存储单元的堆积密度，相邻位线的间距和相邻字线的间距之间的比值为0.85～0.88，例如比值为

参考图2，在正投影方向，相邻位线202之间的间距X和相邻字线201之间的间距Y的比值为0.85～0.88，例如比值为

在本发明提供的DRAM存储器中，位线间距更小，因此，为了减少位线之间产生不必要的寄生电容，位线两侧具有介质层，介质层的材料为低介电常数材料。

参考图4，图4为沿图3中AA1方向的剖面结构图，位线202两侧具有介质层207，介质层207为低介电常数材料。

本实施例提供的DRAM存储器，在相同存储单元堆积密度下，具有更大的存储单元接触垫间距，避免了存储单元之间的短路。且在相同存储单元面积下，字线间距更大，具有更好的可缩减性，可以满足下一代存储器制造技术的需求。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (10)

1.一种DRAM阵列版图，其特征在于，包括：

平行排列并沿第一方向延伸的字线图形；

平行排列并沿第二方向延伸的位线图形，所述第一方向与所述第二方向不平行；

第一存储单元接触垫图形和第二存储单元接触垫图形，所述第一存储单元接触垫图形和所述第二存储单元接触垫图形分别位于所述位线图形的两侧，所述第一存储单元接触垫图形和所述第二存储单元接触垫图形分别与所述字线图形具有部分重合区；

平行排列并沿第三方向延伸的有源区图形，所述有源区图形的两端分别与所述第一存储单元接触垫图形和所述第二存储单元接触垫图形具有部分重合区。

2.根据权利要求1所述的DRAM阵列版图，其特征在于，所述第一存储单元接触垫图形的中心与相邻所述第二存储单元接触垫图形的中心的连线与所述第二方向具有小于或等于90度的夹角θ，所述第三方向与所述第二方向的夹角β为tan^-1(sinθ/3)度。

3.根据权利要求2所述的DRAM阵列版图，其特征在于，所述夹角θ为58度～62度，所述夹角β为15.78度～16.4度；优选的，所述夹角θ为60度，所述夹角β为16.1度。

4.根据权利要求1所述的DRAM阵列版图，其特征在于，相邻所述位线图形的间距和相邻所述字线图形的间距之间的比值为0.85～0.88；优选的，比值为

5.一种DRAM存储器，其特征在于，包括：

半导体衬底，所述半导体衬底具有相互平行的第一平面和第二平面；

位于所述第一平面上平行排列并沿第一方向延伸的字线；

位于所述第二平面上平行排列并沿第二方向延伸的位线，所述第一方向和所述第二方向不平行；

位于所述半导体衬底上的第一存储单元接触垫和第二存储单元接触垫，所述第一存储单元接触垫和所述第二存储单元接触垫的正投影分别位于所述位线的正投影的两侧，所述第一存储单元接触垫和所述第二存储单元接触垫的正投影分别与所述字线的正投影具有部分重合区；

位于半导体衬底上平行排列并沿第三方向延伸的有源区，所述有源区的正投影分别与所述第一存储单元接触垫和所述第二存储单元接触垫的正投影具有部分重合区。

6.根据权利要求5所述的DRAM存储器，其特征在于，所述第一存储单元接触垫的正投影的中心与相邻所述第二存储单元接触垫的正投影的中心的连线与所述第二方向形成小于或等于90度的夹角θ，所述第三方向与所述第二方向的夹角β为tan^-1(sinθ/3)度。

7.根据权利要求6所述的DRAM存储器，其特征在于，所述夹角θ为58度～62度，所述夹角β为15.78度～16.4度；优选的，所述夹角θ为60度，所述夹角β为16.1度。

8.根据权利要求5所述的DRAM存储器，其特征在于，其特征在于，相邻所述位线的间距和相邻所述字线的间距之间的比值为0.85～0.88；优选的，比值为

9.根据权利要求5所述的DRAM存储器，其特征在于，所述位线两侧具有介质层，所述介质层的材料为低介电常数材料。

10.根据权利要求5所述的DRAM存储器，其特征在于，还包括存储单元，所述存储单元的面积为6F²。

Images