TW202306033A - 用於形成導電通孔之方法，及相關之裝置及系統 - Google Patents

用於形成導電通孔之方法，及相關之裝置及系統 Download PDF

Info

Publication number
TW202306033A
TW202306033A TW111109532A TW111109532A TW202306033A TW 202306033 A TW202306033 A TW 202306033A TW 111109532 A TW111109532 A TW 111109532A TW 111109532 A TW111109532 A TW 111109532A TW 202306033 A TW202306033 A TW 202306033A
Authority
TW
Taiwan
Prior art keywords
conductive
layer
conductive material
insulating material
opening
Prior art date
Application number
TW111109532A
Other languages
English (en)
Inventor
川普提 Ｄ 伽韋
大衛 Ａ 凱利
艾倫 Ｍ 洛威
拉達奎許納 寇緹
戴維 Ｓ 普拉特
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202306033A publication Critical patent/TW202306033A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明係有關用於形成導電通孔之方法及相關裝置及系統。本說明書揭示製造半導體裝置之方法及相關之系統及裝置。在一些實施例中，一種製造一半導體裝置之方法包括至少部分地在一導電特徵上方之一絕緣材料中形成一開口。該方法可進一步包括形成至少部分地在界定該開口之該絕緣材料的一側壁附近延伸之非導電材料之一環。該方法可進一步包括移除該環之一部分以在該導電特徵上方形成一開口，且接著將一導電材料沈積至該環中之該開口中以形成電耦接至該導電特徵之一導電通孔。

Description

用於形成導電通孔之方法，及相關之裝置及系統
本發明技術大體上係關於半導體裝置及用於製造半導體裝置之方法，且更特定言之，係關於用於在半導體裝置中形成導電通孔之方法。
記憶體裝置廣泛地用於儲存與諸如電腦、無線通信裝置、相機、數位顯示器等各種電子裝置相關之資訊。藉由程式化記憶體單元之不同狀態來儲存資訊。存在各種類型之記憶體裝置，諸如非揮發性記憶體裝置(例如，NAND快閃記憶體裝置)及揮發性記憶體裝置(例如，動態RAM (DRAM)、同步動態RAM (SDRAM)等)。
改良記憶體裝置通常可包括增大記憶體單元密度、提高讀取/寫入速度或以其他方式減少操作時延、提高可靠性、增加資料保持、降低功率消耗或減少製造成本等。減少製造成本之一種方法為改良製造製程以提高成功製造之裝置之裕度。製造商可藉由實施例如增大製造步驟之一致性或公差(例如，材料之移除或沈積)、提高製造規模等製程來提高製造裕度。
在一個態樣中，本發明係關於一種製造一半導體裝置之方法，該方法包含：移除一絕緣材料之一部分以至少部分地在一導電特徵上方界定一開口，其中該絕緣材料包括至少部分地界定該開口之一側壁；形成至少部分地覆蓋該側壁之一非導電材料層；移除該非導電材料層之一部分以在該導電特徵上方形成一開口；以及將一導電材料沈積至該非導電材料層中之該開口中，以形成電耦接至該導電特徵之一導電通孔。
在另一個態樣中，本發明係關於一種製造一半導體裝置之方法，該方法包含：移除一絕緣材料之一部分以至少部分地在一第一導電特徵及一第二導電特徵上方界定一開口，其中該絕緣材料包括至少部分地界定該開口之一側壁；形成至少部分地覆蓋該側壁之一非導電材料層；移除該非導電材料層之一第一部分以在該第一導電特徵上方形成一第一開口；移除該非導電材料層之一第二部分以在該第二導電特徵上方形成一第二開口；將一導電材料沈積至該第一開口中以形成電耦接至該第一導電特徵之一第一導電通孔；以及將該導電材料沈積至該第二開口中以形成電耦接至該第二導電特徵之一第二導電通孔。
在另一個態樣中，本發明係關於一種半導體裝置，其包含：一第一層，其包括一導電特徵；以及一第二層，其處於該第一層上方，其中該第二層包括：一導電材料之通孔，其電連接至該導電特徵；一非導電材料層，其中該非導電材料層包括延伸遠離該通孔之一第一部分及延伸遠離該通孔之一第二部分，且其中該通孔橫向處於該非導電材料層之該第一部分與該第二部分之間；以及絕緣材料，其處於該非導電材料層周圍，其中該絕緣材料不同於非導電材料。
本發明技術之實施例包括製造諸如記憶體裝置的半導體裝置之方法以及相關之裝置及系統。在下文所描述之若干實施例中，例如，製造半導體裝置之方法包括至少部分地在第一導電特徵及第二導電特徵上方之電絕緣材料中形成開口(例如，溝槽)。第一及第二導電特徵可為金屬線，諸如記憶體裝置之字線及/或位元線。電絕緣材料可包括至少部分地界定開口之側壁。方法可進一步包括在絕緣材料之側壁上/附近形成非導電材料之環。在一些實施例中，環可具有大體直線形狀。方法可進一步包括移除環之第一部分以在第一導電特徵上方形成第一開口，以及移除環之第二部分以在第二導電特徵上方形成第二開口。最終，導電材料可沈積至第一及第二開口中以分別在第一及第二導電特徵上形成第一及第二導電通孔。
在本發明技術之一些態樣中，導電通孔部分可按與用於形成導電通孔之習知技術相比較低之成本及/或較高之裕度形成。舉例而言，形成在絕緣材料中之開口可明顯大於(例如，具有較低縱橫比)隨後形成之導電通孔。因此，與蝕刻對應於形成於其中之導電通孔的後續尺寸之高縱橫比孔的習知方法相比，開口可經由較不精確且因此更可靠且成本更低之蝕刻或其他製程形成。此外，形成環允許環之第一及第二部分(其可具有對應於後續形成之導電通孔之尺寸的尺寸)使用選擇性蝕刻製程而精確地移除。
本文中揭示許多具體細節以提供本發明技術之實施例的詳盡且有用之描述。然而，熟習此項技術者將理解，技術可具有額外實施例，且技術可在沒有下文參考圖1A至圖5所描述之實施例之若干細節的情況下實踐。舉例而言，已經省略此項技術中眾所周知之記憶體裝置的一些細節以免模糊本發明技術。一般而言，應理解，除了本文揭示之彼等具體實施例之外的各種其他裝置及系統可在本發明技術之範疇內。
如本文所使用，術語「豎直」、「橫向」、「上部」、「下部」、「上方」及「下方」可以鑒於圖中展示之定向而指半導體裝置中之特徵的相對方向或位置。舉例而言，「上部」或「最上部」可指比另一特徵更接近於頁面之頂部而定位的特徵。然而，此等術語應廣泛地理解為包括具有其他定向之半導體裝置，該等定向諸如倒置或傾斜定向，其中頂部/底部、上面/下面、上方/下方、向上/向下以及左側/右側可取決於定向而互換。
熟習此項技術者將認識到，本文所描述之方法的合適階段可在晶圓級或在晶粒級執行。因此，取決於其使用情境，術語「基板」可指晶圓級基板或單分之晶粒級基板。此外，除非情境另有指示，否則可使用習知之半導體製造技術來形成本文所揭示之結構。舉例而言，材料可使用化學氣相沈積、物理氣相沈積、原子層沈積、旋塗及/或其他合適之技術來沈積。類似地，舉例而言，可使用電漿蝕刻、濕式蝕刻、化學機械平坦化或其他合適之技術來移除材料。熟習此項技術者亦將理解，技術可具有額外實施例，且技術可在沒有下文參考圖1A至圖5所描述之實施例之若干細節的情況下實踐。
圖1A至圖1G為根據本發明技術之實施例的說明製造半導體裝置100 (例如，記憶體裝置)之方法中的各個階段之放大的部分示意性俯視圖。圖2A至圖2G為根據本發明技術之實施例的分別沿著圖1A至圖1G中展示之線2A-2A至2G-2G截取的半導體裝置100之放大的側視截面圖。一般而言，半導體裝置100可製造為例如離散裝置或製造為較大晶圓或面板之部分。在晶圓級或面板級製造中，較大結構在經單分以形成多個獨立結構之前形成。為便於說明及理解，圖1A至圖2G說明單個半導體裝置100之一部分之製造。然而，熟習此項技術者將容易地理解，半導體裝置100之製造可縮放至晶圓及/或面板級，亦即，包括更多組件以便能夠單分成兩個或更多個半導體裝置，同時包括類似特徵且使用如本文所描述之類似製程。
圖1A及圖2A說明形成以下各項之後的半導體裝置100：(i)第一層102，其包括第一絕緣材料112及第一導電特徵122 (例如，第一金屬化物層)；(ii)第二層104，其處於第一層102上方且包括第二絕緣材料114及電耦接/連接至第一導電特徵122中之對應導電特徵的導電通孔124；(iii)第三層106，其處於第二層104上方且包括第三絕緣材料116及電耦接/連接至導電通孔124中之對應導電通孔的第二導電特徵126 (例如，分別包括第二導電特徵126a至126e中之單獨標識的第一至第五導電特徵之第二金屬化物層)；以及(iv)第四層108，其處於第三層106上方且包括第四絕緣材料118。第二導電特徵126在圖1A至圖1G中全部或部分地被遮蔽，且因此至少部分地示意性地展示。
第一至第四絕緣材料112至118 (統稱為「絕緣材料112至118」)可包含一或多個電絕緣材料，諸如鈍化材料、介電材料、氧化物(例如，氧化矽)及/或正矽酸四乙酯(TEOS)，且絕緣材料112至118可以相同或不同。在一些實施例中，第四絕緣材料118包含TEOS且具有介於約2000至5000埃(例如，約3500埃)之間之厚度。第一至第四層102至108 (統稱為「層102至108」)之厚度可以相同或不同。第一導電特徵122、導電通孔124及第二導電特徵126可包含諸如鎢之金屬、金屬合金及/或含有導電金屬之材料，且可具有相同或不同之尺寸(例如，寬度、直徑)及/或配置。在一些實施例中，第一導電特徵122包含銅且第二導電特徵126包含鎢。
第一導電特徵122可電耦接至可形成在基板中/上(圖中未示)之一或多個電路元件(例如，導線、跡線、互連件、電晶體；圖中未示)。電路元件可包括例如記憶體電路(例如，動態隨機記憶體(DRAM)或其他類型之記憶體電路)、控制器電路(例如，DRAM控制器電路)、邏輯電路及/或其他電路。在一些實施例中，第一導電特徵122電耦接至一或多個互補金屬氧化物半導體(CMOS)電路。
第二導電特徵126可為延伸穿過第三層106/沿著其延伸之金屬線、觸點、跡線等。在一些實施例中，例如，第二導電特徵126可為電耦接至一個記憶體元件(圖中未示)之字線及/或位元線。如在圖1A中最易看出，第二導電特徵126可具有不同平面形狀及/或尺寸。在所說明之實施例中，例如，第二導電特徵126中之每一者具有矩形形狀。然而，在所說明之實施例中，第二導電特徵中之第一者126a及第二者126b具有相同尺寸，而第二導電特徵中之第三者126c、第二導電特徵中之第四者126d、第二導電特徵中之第五者126e等具有不同尺寸。在所說明之實施例中，第二導電特徵126一般按行配置。在其他實施例中，第二導電特徵126可具有不同形狀(例如，圓形、直線、多邊形、不規則)、不同大小，及/或可以不同方式配置(例如，在較多或較少行中、不規則地、成網格狀、彼此較接近地或較遠地間隔開)。
圖1B及圖2B說明在形成穿過第四層108之第四絕緣材料118的開口130 (例如，包括單獨標識之第一開口130a)以在開口130中之每一者中暴露第二導電特徵126中之兩個或更多個的一部分之後的半導體裝置100。舉例而言，第二導電特徵中之第一導電特徵126a之一部分及第二導電特徵中之第二導電特徵126b之一部分暴露於第一開口130a中。可使用光刻、蝕刻、衝壓、切碎、掩蔽及/或其他合適之製程來移除第四絕緣材料118之部分以形成開口130。在一些實施例中，在形成開口130之前，一或多個額外層132 (在圖2B中示意性地展示)可視情況形成在第四層108上方。額外層132可包含一或多個抗蝕劑、抗反射塗層(ARC)、背側抗反射塗層(BARC)、碳及/或光刻領域中已知之其他合適之層。在所說明之實施例中，第二導電特徵126中之相鄰導電特徵之一部分暴露於開口130中之對應開口中。在其他實施例中，一些或所有開口130可形成在以下各項上方：(i)第二導電特徵126中之單個導電特徵之全部或一部分；(ii)第二導電特徵126中之一或多者的整個佔用面積(例如，面積、平面形狀)；(iii)第二導電特徵126之較多或較少佔用面積；(iv)第二導電特徵126中之多於兩個導電特徵；及/或(v)第二導電特徵126中之非相鄰導電特徵。
參考圖2B，在一些實施例中，第四絕緣材料118包括在開口130中之每一者處/界定開口130中之每一者之大體豎直側壁134。在其他實施例中，側壁134可為成角度/傾斜的(例如，相對於第三層106之上部表面)，如圖2B中之虛線所展示且由附圖標記134'標識。在此類實施例中，開口130可具有錐形形狀，包括例如在朝著第三層106之方向上減小之截面尺寸(例如，半徑、直徑、面積)。
圖1C及圖2C說明在第三層106上方之第四絕緣材料118上方及開口130中形成/沈積(i)非導電襯墊136之後的半導體裝置100。非導電襯墊136可包含氮化物、氧化物或其他合適之非導電材料。參考圖2C，非導電襯墊136可在開口130中之每一者中包括：(i)豎直部分138，其沿著開口130之側壁134形成；以及(ii)第一水平部分137，其形成在暴露於開口130中之第三層106上方(例如，在第二導電觸點126及第三絕緣材料116之暴露於開口130中之部分上方)。在一些實施例中，非導電襯墊136可進一步包括在第四絕緣材料118 (例如，第四絕緣材料118之上部表面)上方延伸的第二水平部分139。如在下文詳細描述，非導電襯墊136之豎直部分138之部分可選擇性地移除(例如，蝕刻)且填充以形成電耦接至第三層106中之第二導電特徵126的獨立導電通孔。因此，可基於導電通孔之所需最終尺寸(例如，厚度)而選擇非導電襯墊136之厚度T。在一些實施例中，厚度T可小於100奈米、小於10奈米、小於5奈米、小於1奈米或大於100奈米。此外，為了促進非導電襯墊136之選擇性移除，在一些實施例中，非導電襯墊136可以由不同於第四絕緣材料118之材料的材料形成。
圖1D及圖2D說明在非導電襯墊136上方在開口130中沈積第五絕緣材料140之後的半導體裝置100。圖1D及圖2D進一步說明移除以下各項之後的半導體裝置：(i)非導電襯墊136之第二水平部分139 (圖2C)，以僅保留開口130中之豎直部分138及第一水平部分137；以及(ii)沈積在第四絕緣材料118上方(例如，在非導電襯墊136之第二水平部分139上方)之第五絕緣材料140的任何部分。在一些實施例中，可使用光刻、衝壓、電漿蝕刻、濕式蝕刻及/或其他合適之製程來移除第二水平部分139及其上之第五絕緣材料140中的任一者。第五絕緣材料140可包含氧化物、光阻材料、基於碳之自旋材料及/或另一電絕緣材料。在一些實施例中，第五絕緣材料140為組態成在後續下游加工步驟期間移除之犧牲材料(例如，底層)。在其他實施例中，第五絕緣材料140組態成在製造之後保持在半導體裝置100中，且因此可為例如與第四絕緣材料118相同之材料。第五絕緣材料140可經由旋塗製程或另一合適之沈積製程而沈積。
如在圖1D中最易看出，移除非導電襯墊136之第二水平部分139可分離/斷連開口130中之每一者中的非導電襯墊136，使得非導電襯墊136之豎直部分138 (圖2D)形成/界定沿著/在開口130中之對應開口之側壁134附近延伸的多個環150。參考形成在第一開口130a中之環150，環150可各自包括通孔部分152 (例如，第一或豎直側或邊緣部分；單獨標識為第一通孔部分152a及第二通孔部分152b)，其各自至少部分地定位在第二導電特徵126中之對應導電特徵上方。特定言之，第一通孔部分152a可至少部分地定位在第二導電特徵中之第一者126a上方，且第二通孔部分152b可至少部分地定位在第二導電特徵中之第二者126b上方。環150可進一步包括在通孔部分152之間延伸且連接通孔部分152之連接部分154 (例如，第二或水平側或邊緣部分)。在所說明之實施例中，環150具有由相對通孔部分152及相對連接部分154形成之大體矩形形狀。在其他實施例中，環150可具有藉由例如開口130之形狀及尺寸決定之其他形狀(例如，圓形、多邊形、方形、不規則)。
圖1E及圖2E說明在半導體裝置100之上部表面上方形成遮罩160 (例如，由第四絕緣材料118、第五絕緣材料140及/或非導電襯墊136形成)之後的半導體裝置100。遮罩160可為光阻劑或合適之光刻遮罩。在所說明之實施例中，遮罩160包括定位於環150中之對應環上之多個開口162 (包括單獨標識之第一開口162a及第二開口162b)。更特定言之，在一些實施例中，開口162中之每一者可定位於環150之通孔部分152中的對應通孔部分上。舉例而言，在所說明之實施例中，第一開口162a定位於第一通孔部分152a之一部分上，且第二開口162b定位於第二通孔部分152b之一部分上。開口162可至少部分地疊加於第二導電特徵126中之對應導電特徵上方。舉例而言，第一開口162a疊加於(例如，豎直對齊於)第二導電特徵中之第一者126b上方，且第二開口162b疊加於第二導電特徵中之第二者126b上方。在一些實施例中，開口162可具有大於非導電襯墊136之厚度T (圖2C)之尺寸(例如，圖2E中所展示之寬度W)，使得第四絕緣層118之一部分及/或第五絕緣材料140之一部分暴露於開口162中的每一者中。在其他實施例中，開口162可具有不同尺寸，及/或可相對於環150以不同方式定位。舉例而言，開口162中之一者或大於兩者可定位於環150中之每一者上，開口162可具有彼此不同之大小及/或形狀等。
圖1F及圖2F說明在以下各項之後的半導體裝置100：(i)移除定位於遮罩160中之開口162 (圖1E及圖2E)下方之非導電襯墊136；以及(ii)移除遮罩160。在一些實施例中，可使用合適之乾式蝕刻製程、濕式蝕刻製程及/或其他合適之材料剝蝕製程來移除非導電襯墊136，該合適之材料剝蝕製程僅選擇性地移除暴露於開口162中之非導電襯墊136，而不例如大體上移除暴露於開口162中之第四絕緣材料118或第五絕緣材料140之任何部分。在所說明之實施例中，在移除製程之後，半導體裝置100包括第二導電特徵126中之對應導電特徵上方的形成在環150 (例如，在第四絕緣材料118與第五絕緣材料140之間)中之開口170 (例如，狹槽、通孔；包括單獨標識之第一開口170a及第二開口170b)。舉例而言，第一開口170a形成在第二導電特徵中之第一導電特徵126a上方，且第二開口170b形成在第二導電特徵中之第二導電特徵126b上方。在一些實施例中，第一開口170a可沿著環150與第二開口170b相對。舉例而言，在所說明之實施例中，第一開口170a形成在第一通孔部分152a (圖1E)中，且第二開口170b形成在與第一通孔部分152a相對之第二通孔部分152b (圖1E)中。
圖1G及圖2G說明在開口170 (圖1F及圖2F)中形成/沈積導電材料172以在第二導電特徵126上形成導電通孔174 (包括單獨標識之第一導電通孔174a及第二導電通孔174b)之後的半導體裝置100。導電材料172可包含金屬，諸如鎢、銅、銀、鋁、金屬合金、含有導電金屬之材料等，且電耦接至暴露於開口170中之第二導電特徵126之部分。在一些實施例中，導電材料172可經由濺鍍、化學氣相沈積、物理氣相沈積、原子層沈積、旋塗、電鍍、無電鍍覆及/或另一合適之沈積技術來沈積。在一些實施例中，可首先將晶種材料(圖中未示；例如氮化鈦(TiN))沈積於開口170中，且接著可使用例如伯赫減少(Birch reduction)方法在晶種層上生長導電材料172。
在所說明之實施例中，導電通孔174嵌入於非導電襯墊136之環150中/沿著其嵌入。亦即，環150及導電通孔174可共同延伸，環150之部分可自導電通孔174延伸/在導電通孔之間延伸等。此外，第四絕緣材料118定位在由環150及導電通孔174界定之周邊周圍/外部。此外，在所說明之實施例中，非導電襯墊136之第一水平部分137 (圖2G)保持在第三層106上方且在導電通孔174之間延伸。導電通孔174藉由非導電襯墊136、第四絕緣材料118及/或第五絕緣材料140電分離。
在一些實施例中，半導體裝置100可在導電材料172之沈積之後平坦化。在一些實施例中，金屬化物層(圖中未示)可後續形成在第四層108上方。金屬化物層可包括例如金屬線(例如，字線及/或位元線)，或電耦接至由導電材料172形成之導電通孔中之對應導電通孔的其他導電特徵。
在本發明技術之一些態樣中，導電通孔174可按與用於形成導電通孔之習知技術相比較低之成本及/或較高之裕度由第四層108形成。舉例而言，一起參考圖1A至圖2G，開口130明顯大於後續形成之導電通孔174。亦即，開口130的縱橫比小於後續形成之導電通孔174的縱橫比。因此，與蝕刻對應於形成於其中之導電通孔之後續尺寸的高縱橫比孔之習知方法相比，開口130可利用較不精確且因此更可靠且成本更低之蝕刻或其他製程形成。此外，沈積非導電襯墊136允許使用比開口170直接形成在第四絕緣材料118中之情況更精確之選擇性蝕刻製程來形成開口170 (其對應於後續形成之導電通孔174之尺寸)。在本發明技術之額外態樣中，導電通孔174之厚度T可精確地控制且經由用於沈積非導電襯墊136之沈積技術而任意地小。
在其他實施例中，根據本發明技術之方法可用於在導電觸點或線上方之絕緣材料中形成的開口中形成任何數目之導電通孔。舉例而言，繼續一起參考圖1A至圖2G，可自第三層106省略第二導電特徵中之第二導電特徵126b，且製造製程可類似於形成第一開口130a、沈積非導電襯墊136等等而進行。然而，在省略第二導電特徵中之第二導電特徵126b的情況下，僅需要在非導電襯墊136中形成第一開口170a且可省略第二開口170b。因此，第一導電通孔174a可形成為具有相同高縱橫比，且具有與上文所描述相同之優點，而不需要在第二導電特徵126中之相鄰或鄰近導電特徵(諸如第二導電特徵中之第二導電特徵126b)上方同步形成導電通孔。
類似地，開口130中之一或多者可在第四絕緣材料118中形成在暴露於開口130中之第二導電特徵126中的多於兩者上方。在一些此類實施例中，環150之連接部分154中之一或兩者可形成在暴露於開口130中之第二導電特徵126中的對應一或多者上方。接著，非導電襯墊136中之開口170可基於底層第二導電特徵126之配置而選擇性地形成在通孔部分152及/或連接部分154及沈積於其中之導電材料172中，以形成導電通孔174。
圖3A至圖3C為根據本發明技術之額外實施例的說明製造半導體裝置300 (例如，記憶體裝置)之方法中之各個階段之放大的部分示意性俯視圖。圖4A至圖4C為根據本發明技術之實施例的分別沿著圖3A至圖3C中展示之線4A-4A至4C-4C截取的半導體裝置100之放大的側視截面圖。一般而言，半導體裝置300可以類似方式製造且包括與上文參考圖1A至圖2G詳細描述之半導體裝置100類似的組件。舉例而言，在一些實施例中，半導體裝置300之製造可相同地進行至圖1C及圖2C中展示之半導體裝置100的階段。
然而，如圖3A及圖4A中所展示，在將非導電襯墊136沈積於第三層106上方之後，方法可包括移除非導電襯墊136之第一水平部分137及第二水平部分139 (圖2C)，同時保留非導電襯墊136之豎直部分138。在一些實施例中，可使用光刻、衝壓、電漿蝕刻、濕式蝕刻及/或其他合適之製程來移除第一水平部分137及第二水平部分139。在一些實施例中，可使用直式衝壓製程來移除第一水平部分137及第二水平部分139。如在圖4A中最易看出，在移除第一水平部分137及第二水平部分139之後，非導電襯墊136之豎直部分138形成/界定開口130中之對應開口內之多個環150。並且，在移除第一水平部分137之情況下，第二導電特徵126可部分暴露於開口130內。舉例而言，第二導電特徵中之第一導電特徵126a及第二導電特徵126b暴露於第一開口130a內。
圖3A及圖4A進一步說明在半導體裝置300之上部表面(例如，由非導電襯墊136及/或第四絕緣材料118界定)之平坦化之後的半導體裝置300。平坦化可確保豎直部分138自第三層106延伸至與第四絕緣材料118相同或大體上相同之高度。在一些實施例中，平坦化步驟可省略，可併入至用於移除非導電襯墊136之第一水平部分137及第二水平部分139之移除製程中，或可在稍後製造階段(例如，在下文參考圖3B及圖4B詳細描述的階段之後)實施。
圖3B及圖4B說明在將第五絕緣材料140沈積在環150之間之第三層106上方的開口130 (圖3A及圖4A)中之後的半導體裝置300。相比於上文詳細描述之半導體裝置100，如在圖4B中最易看出，第五絕緣材料140可直接接觸包括第二導電特徵126及第三絕緣材料116之第三層106。
圖3C及圖4C說明在以下各項之後的半導體裝置300：(i)選擇性地移除環150之部分；且接著(ii)在第二導電特徵126中之對應導電特徵上方且電連接至對應導電特徵之環150的移除部分中形成導電通孔174。此等階段可與上文參考圖1E至圖2G詳細描述之製造階段大體類似或相同地進行，包括例如(i)在半導體裝置300之上部表面上方形成遮罩；(ii)移除定位於遮罩中之開口下方之非導電襯墊136；(iii)移除遮罩；以及(iv)形成/沈積導電材料172以形成導電通孔174，其中選擇性地移除非導電襯墊136。相比於上文參考圖1A至圖2G詳細描述之半導體裝置100，第五絕緣材料140 (而非非導電襯墊136之第一水平部分137 (圖2G))在環150之中心中以及導電通孔174中之相鄰導電通孔之間直接接觸第三層106。
上文參考圖1A至圖4C詳細描述之半導體裝置100及/或併有半導體裝置100及/或半導體裝置300之封裝可併入至無數較大及/或較複雜的系統中之任一者中，系統之代表性實例為圖5中示意性地展示之系統590。系統590可包括處理器592、記憶體594 (例如，SRAM、DRAM、快閃及/或其他記憶體裝置)、輸入/輸出裝置596及/或其他子系統或組件598。上文參考圖1A至圖4C描述之記憶體裝置及/或封裝可包括在圖5中展示之元件中之任一者中。所得系統590可組態成執行多種合適之計算、處理、儲存、感測、成像及/或其他功能中之任一者。因此，系統590之代表性實例包括但不限於：電腦及/或其他資料處理器，諸如台式電腦、膝上型電腦、網際網路器具、手持式裝置(例如掌上型電腦、可穿戴式電腦、蜂窩或移動電話、個人數位助理、音樂播放器等)、平板電腦、多處理器系統、基於處理器之或可程式化之消費型電子裝置、網路電腦以及微型電腦。系統590之額外代表性實例包括燈、相機、交通工具等。關於此等及其他實例，系統590可容納於單個單元中或例如藉由通信網路分佈於多個互連單元上。相應地，系統590之組件可包括本端及/或遠端記憶體儲存裝置及多種合適之電腦可讀媒體中之任一者。
綜上所述，應瞭解，本文中已經出於說明之目之描述了技術之具體實施例，但可以在不偏離本發明之情況下進行各種修改。因此，除受到隨附申請專利範圍之限制外，本發明不受限制。此外，在特定實施例之上下文中描述之新技術的某些態樣亦可在其他實施例中組合或移除。此外，儘管已經在彼等實施例之上下文中描述了與新技術之某些實施例相關的優點，但其他實施例亦可以顯示此類優點，且並非所有之實施例均要顯示此類優點以落入技術之範疇內。因此，本發明及相關之技術可以涵蓋未明確地在本文中展示或描述之其他實施例。
2A-2A~2G-2G:線 4A-4A~4C-4C:線 100:半導體裝置 102:第一層 104:第二層 106:第三層 108:第四層 112:第一絕緣材料 114:第二絕緣材料 116:第三絕緣材料 118:第四絕緣材料 122:第一導電特徵 124:導電通孔 126:第二導電特徵 126a:第二導電特徵 126b:第二導電特徵 126c:第二導電特徵 126d:第二導電特徵 126e:第二導電特徵 130:開口 130a:第一開口 132:額外層 134:側壁 134':側壁 136:非導電襯墊 137:第一水平部分 138:豎直部分 139:第二水平部分 140:第五絕緣材料 150:環 152:通孔部分 152a:第一通孔部分 152b:第二通孔部分 154:連接部分 160:遮罩 162:開口 162a:第一開口 162b:第二開口 170:開口 170a:第一開口 170b:第二開口 172:導電材料 174:導電通孔 174a:第一導電通孔 174b:第二導電通孔 300:半導體裝置 590:系統 592:處理器 594:記憶體 596:輸入/輸出裝置 598:其他子系統或組件 T:厚度 W:寬度
參考附圖可以更易理解本發明技術之許多態樣。圖式中之組件不一定按比例。實際上，重點在於清楚地說明本發明技術之原理。
圖1A至圖1G為根據本發明技術之實施例的說明製造半導體裝置之方法中之各個階段之放大的部分示意性俯視圖。
圖2A至圖2G為根據本發明技術之實施例的分別沿著圖1A至圖1G中展示之線2A-2A至2G-2G截取的圖1A至圖1G之半導體裝置之放大的側視截面圖。
圖3A至圖3C為根據本發明技術之額外實施例的說明製造半導體裝置之方法中之各個階段之放大的部分示意性俯視圖。
圖4A至圖4C為根據本發明技術之實施例的分別沿著圖3A至圖3C中展示之線4A-4A至4C-4C截取的圖3A至圖3C之半導體裝置之放大的側視截面圖。
圖5為根據本發明技術之實施例的包括半導體裝置之系統之示意圖。
106:第三層
126a:第二導電特徵
126b:第二導電特徵
140:第五絕緣材料
172:導電材料
174a:第一導電通孔
174b:第二導電通孔
300:半導體裝置

Claims (20)

  1. 一種製造一半導體裝置之方法，該方法包含： 移除一絕緣材料之一部分以至少部分地在一導電特徵上方界定一開口，其中該絕緣材料包括至少部分地界定該開口之一側壁； 形成至少部分地覆蓋該側壁之一非導電材料層； 移除該非導電材料層之一部分以在該導電特徵上方形成一開口；以及 將一導電材料沈積至該非導電材料層中之該開口中，以形成電耦接至該導電特徵之一導電通孔。
  2. 如請求項1之方法，其中移除該非導電材料層之該部分包括： 在該絕緣材料及該非導電材料層上方形成一遮罩，使得該遮罩包括在該非導電材料層之該部分上方之一開口；以及 蝕刻暴露於該遮罩中之該開口中的該非導電材料層之該部分。
  3. 如請求項2之方法，其中該形成該遮罩進一步包括形成該遮罩以使得該遮罩中之該開口定位於該絕緣材料之一部分上方，且其中蝕刻該非導電材料層之該部分包括選擇性地蝕刻暴露於該開口中之該非導電材料層的該部分，而不蝕刻暴露於該開口中之該絕緣材料。
  4. 如請求項1之方法，其中該絕緣材料為一第一絕緣材料，其中該導電特徵定位於一第二絕緣材料之一層中，且其中形成該非導電材料層包括在(a)該第一絕緣材料之該側壁及(b)該第二絕緣材料之該層上方將該非導電材料沈積在該開口中。
  5. 如請求項4之方法，其中該方法進一步包括在移除該非導電材料層之該部分之前自該第二絕緣材料之該層上方移除該非導電材料。
  6. 如請求項1之方法，其中形成該非導電材料層包括將該非導電材料層形成為具有一大體直線截面形狀。
  7. 如請求項1之方法，其中該絕緣材料為一第一絕緣材料，且其中該方法進一步包含在將該非導電材料層形成在該開口中之後將一第二絕緣材料沈積至該開口中。
  8. 如請求項1之方法，其中該絕緣材料及該非導電材料不同。
  9. 如請求項1之方法，其中該導電特徵為延伸穿過一絕緣材料且電耦接至一記憶體元件的一導電線。
  10. 一種製造一半導體裝置之方法，該方法包含： 移除一絕緣材料之一部分以至少部分地在一第一導電特徵及一第二導電特徵上方界定一開口，其中該絕緣材料包括至少部分地界定該開口之一側壁； 形成至少部分地覆蓋該側壁之一非導電材料層； 移除該非導電材料層之一第一部分以在該第一導電特徵上方形成一第一開口； 移除該非導電材料層之一第二部分以在該第二導電特徵上方形成一第二開口； 將一導電材料沈積至該第一開口中以形成電耦接至該第一導電特徵之一第一導電通孔；以及 將該導電材料沈積至該第二開口中以形成電耦接至該第二導電特徵之一第二導電通孔。
  11. 如請求項10之方法，其中該非導電材料層之該第一部分與該非導電材料層之該第二部分相對。
  12. 如請求項10之方法，其中形成該非導電材料層包括將該非導電材料層形成為具有一大體直線截面形狀，該大體直線截面形狀具有相對之第一側及相對之第二側。
  13. 如請求項12之方法，其中該非導電材料層之該第一部分為該等第一側中之一者的一部分，且其中該非導電材料層之該第二部分為該等第一側中之另一者的一部分。
  14. 如請求項10之方法，其中該絕緣材料為一第一絕緣材料，且其中形成該非導電材料層包括： 在(a)該側壁及(b)其中具有該第一導電特徵及該第二導電特徵之一第二絕緣層上方之該開口中沈積該非導電材料；以及 自該絕緣層上方移除該非導電材料。
  15. 一種半導體裝置，其包含： 一第一層，其包括一導電特徵；以及 一第二層，其處於該第一層上方，其中該第二層包括： 一導電材料之通孔，其電連接至該導電特徵； 一非導電材料層，其中該非導電材料層包括延伸遠離該通孔之一第一部分及延伸遠離該通孔之一第二部分，且其中該通孔橫向處於該非導電材料層之該第一部分與該第二部分之間；以及 絕緣材料，其處於該非導電材料層周圍，其中該絕緣材料不同於非導電材料。
  16. 如請求項15之半導體裝置，其中該非導電材料層具有一大體直線形狀。
  17. 如請求項15之半導體裝置，其中該導電特徵為一第一導電特徵，其中該通孔為一第一通孔，其中該第一層進一步包括一第二導電特徵，其中該第二層進一步包括定位於該第二導電特徵上方且電連接至該第二導電特徵的該導電材料之一第二通孔，且其中該非導電材料層在該第一導電特徵與該第二導電特徵之間延伸。
  18. 如請求項17之半導體裝置，其中該第一通孔沿著該非導電材料層與該第二通孔相對地定位。
  19. 如請求項17之半導體裝置，其中該非導電材料層具有一環狀形狀。
  20. 如請求項15之半導體裝置，其中該絕緣材料為一第一絕緣材料，其中該第一層包括一第二絕緣材料，且其中該非導電材料層在該第二絕緣材料及該導電特徵之一部分兩者上方延伸。
TW111109532A 2021-04-14 2022-03-16 用於形成導電通孔之方法，及相關之裝置及系統 TW202306033A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/230,833 US11574842B2 (en) 2021-04-14 2021-04-14 Methods for forming conductive vias, and associated devices and systems
US17/230,833 2021-04-14

Publications (1)

Publication Number Publication Date
TW202306033A true TW202306033A (zh) 2023-02-01

Family

ID=83575252

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111109532A TW202306033A (zh) 2021-04-14 2022-03-16 用於形成導電通孔之方法，及相關之裝置及系統

Country Status (3)

Country Link
US (2) US11574842B2 (zh)
CN (1) CN115206873A (zh)
TW (1) TW202306033A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515204B2 (en) 2020-12-29 2022-11-29 Micron Technology, Inc. Methods for forming conductive vias, and associated devices and systems

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
JP2003060031A (ja) 2001-08-14 2003-02-28 Oki Electric Ind Co Ltd 半導体装置及びその製造方法。
KR100940360B1 (ko) 2007-01-24 2010-02-04 주식회사 하이닉스반도체 기울어진 스토리지노드콘택을 구비한 반도체 소자 및 그의제조 방법
US8227708B2 (en) 2009-12-14 2012-07-24 Qualcomm Incorporated Via structure integrated in electronic substrate
US8415238B2 (en) 2010-01-14 2013-04-09 International Business Machines Corporation Three dimensional integration and methods of through silicon via creation
KR101932660B1 (ko) 2012-09-12 2018-12-26 삼성전자 주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
US10170358B2 (en) 2015-06-04 2019-01-01 International Business Machines Corporation Reducing contact resistance in vias for copper interconnects
JP6502205B2 (ja) 2015-08-07 2019-04-17 日本特殊陶業株式会社 多層配線基板およびその製造方法
KR102144933B1 (ko) 2017-08-04 2020-08-18 주식회사 네패스 칩 패키지 및 그 제조방법
US10515912B2 (en) 2017-09-24 2019-12-24 Intel Corporation Integrated circuit packages
US10283548B1 (en) 2017-11-08 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS sensors and methods of forming the same
US11183454B2 (en) 2018-11-30 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Functional component within interconnect structure of semiconductor device and method of forming same

Also Published As

Publication number Publication date
US20230163030A1 (en) 2023-05-25
US20220336277A1 (en) 2022-10-20
CN115206873A (zh) 2022-10-18
US11574842B2 (en) 2023-02-07

Similar Documents

Publication Publication Date Title
JP7192121B2 (ja) ３次元メモリデバイスにおける階段構造の形成
TWI674665B (zh) 半導體結構暨其形成方法
US9087885B2 (en) Method of fabricating semiconductor devices having through-silicon via (TSV) structures
JP6244474B2 (ja) スルー基板ビアおよび前側構造を製造するためのデバイス、システムおよび方法
US20240258167A1 (en) Methods for forming conductive vias, and associated devices and systems
CN113013092B (zh) 半导体结构的形成方法及半导体结构
US20230163030A1 (en) Methods for forming conductive vias, and associated devices and systems
US20220068702A1 (en) Methods for forming memory devices, and associated devices and systems
WO2021238696A1 (zh) 字线引出结构及其制备方法
JP4425707B2 (ja) 半導体装置およびその製造方法
US11362033B2 (en) Semiconductor structure and method for fabricating the same
US11889772B2 (en) Methods for forming memory devices, and associated devices and systems
US20230129196A1 (en) Semiconductor device and method of fabricating the same
TW202320273A (zh) 半導體結構
US11538811B2 (en) Dynamic random access memory and method of manufacturing the same
TW202322200A (zh) 半導體結構
US8993439B2 (en) Method of manufacturing a semiconductor device
US20180012835A1 (en) Semiconductor device and method for manufacturing the same
CN112397441A (zh) 半导体结构及其形成方法
WO2021238781A1 (zh) 位线引出结构及其制备方法
TWI752377B (zh) 半導體元件及其製造方法
CN112951986A (zh) 半导体元件及其制造方法