TW202320273A - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TW202320273A
TW202320273A TW111114803A TW111114803A TW202320273A TW 202320273 A TW202320273 A TW 202320273A TW 111114803 A TW111114803 A TW 111114803A TW 111114803 A TW111114803 A TW 111114803A TW 202320273 A TW202320273 A TW 202320273A
Authority
TW
Taiwan
Prior art keywords
layer
conductive structure
liner
graphene
tool
Prior art date
Application number
TW111114803A
Other languages
English (en)
Inventor
金書正
張志毅
紀志堅
蔡明興
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202320273A publication Critical patent/TW202320273A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

石墨烯襯墊沉積於至少一襯墊材料(如阻障層、釕襯墊、及/或鈷襯墊)與銅導電結構之間，以減少至少一襯墊材料與銅導電結構之間的界面表面散射。碳為主的襯墊可額外或替代地減少至少一襯墊材料與銅導電結構之間的界面接點電阻。碳為主的蓋層可額外或替代地沉積於銅導電結構上的金屬蓋層上，以減少金屬蓋層與額外銅導電結構(沉積於金屬蓋層上)之間的界面表面散射。

Description

半導體結構
本發明實施例關於半導體結構，更特別關於含石墨烯層與至少一襯墊材料(如阻障層、釕襯墊、及/或鈷襯墊)的雙層襯墊以與銅導電結構相鄰。
一些電子裝置如處理器、記憶體裝置、或另一種電子裝置，包括中段製程區以連接前段製程區中的電晶體至後段製程區。後段製程區或中斷製程區可包括介電層與通孔插塞形成於介電層中。插塞可包括一或多種金屬以用於電性連接。
此處所述的一些實施方式提供半導體結構。半導體結構包括銅導電結構，形成於介電層之中與至少一蝕刻停止層之下。半導體結構亦包括雙層襯墊與銅導電結構相鄰，其中雙層襯墊包括石墨烯的第一層以與銅導電結構相鄰，以及第二層以與第一層相鄰並位於銅導電結構與銅導電結構之下的第一導電結構之間的界面。
此處所述的一些實施方式提供半導體結構的形成方法。方法包括形成凹陷於第一導電結構之上的介電層中。方法更包括形成至少一襯墊材料於凹陷的側壁與下表面上。方法包括形成第一石墨烯層於至少一襯墊材料上。方法更包括形成銅導電結構於凹陷中。方法包括形成鈷層於銅導電結構的上表面上。方法更包括形成第二石墨烯層於鈷層上。
此處所述的一些實施例提供一種半導體結構。半導體結構包括銅導電結構，形成於介電層中並位於至少一蝕刻停止層之下。半導體結構更包括至少一襯墊材料，與銅導電結構的側壁相鄰並位於銅導電結構與銅導電結構之下的第一導電結構之間的界面。半導體結構包括雙層蓋層，位於銅導電結構與銅導電結構之上的第二導電結構之間的界面，其中雙層蓋層包括第一層以與銅導電結構相鄰，以及石墨烯的第二層以與第一層相鄰並位於銅導電結構與第二導電結構之間的界面。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間相對用語如「在…下方」、「下方」、「較低的」、「上方」、「較高的」、或類似用詞，用於描述圖式中一些元件或結構與另一元件或結構之間的關係。這些空間相對用語包括使用中或操作中的裝置之不同方向，以及圖式中所描述的方向。當裝置轉向不同方向時(旋轉90度或其他方向)，則使用的空間相對形容詞也將依轉向後的方向來解釋。
在一些例子中，中段製程區可電性連接電子裝置的前段製程區中的半導體結構至電子裝置的後段製程區。後段製程區可電性連接中段製程區的接點插塞至內連連或其他導電結構(比如金屬化層，亦可視作線路或通孔)。金屬化層(如銅、鈷、釕、或另一金屬)可彼此接觸(或接觸接點插塞)於金屬界面。
銅通常用於後段製程的金屬化層與通孔(或用於中段製程的接點插塞)，因為銅的接點電阻與片電阻小於其他導電材料如鋁的接點電阻與片電阻。較低電阻可提供較低的電阻/電容時間常數，使訊號穿過電子裝置的速度較快。然而銅易具有高擴散(或電遷移)率，其可能造成銅原子擴散至周圍的介電材料中。擴散會增加後段製程的金屬化層與通孔的電阻(或中段製程的接點插塞的電阻)，其可能降低電子裝置的電性效能。此外，擴散會造成銅原子遷移至其他中段製程的層狀物及/或前段製程的層狀物，造成半導體裝置失效並降低製造良率。
綜上所述，可沉積阻障層(如氮化鈦、氮化鉭、及/或另一種阻障層)以阻止擴散。然而阻障層沉積於金屬界面時會增加接點電阻，其可能再次降低電子裝置的電性效能。因此可沉積金屬襯墊(如鈷、釕、或上述之組合)以取代阻障層或與較薄的阻障層組合，以減少接點電阻。然而金屬層與銅的界面會造成表面散射。增加表面散射會減少電子裝置的電性效能。
此處所述的一些實施方式提供含石墨烯的雙層襯墊以與銅導電結構相鄰。石墨烯因此可減少雙層襯墊的至少一金屬與銅導電結構之間的界面表面散射。雙層襯墊可額外或替代地包含阻障層於銅導電結構與周圍的介電層之間。綜上所述，一些實施方式的石墨烯可因此減少阻障層與銅導電結構之間的界面接點電阻。
此處所述的一些實施方式可額外或替代地提供雙層蓋層，其包括石墨烯形成於銅導電結構上。因此石墨烯可降低雙層蓋層的金屬與沉積於蓋層上的額外銅導電結構之間的界面表面散射。
圖1係一例中，可實施此處所述的系統及/或方法於其中的環境100的圖式。環境100的例子包括半導體製程工具，其可用於形成半導體結構與裝置如此處所述的導電結構。
如圖1所示，環境100可包括多個半導體製程工具102至114，以及晶圓或晶粒的傳輸工具116。多個半導體製程工具102至114可包括沉積工具102、曝光工具104、顯影工具106、蝕刻工具108、平坦化工具110、電鍍工具112、離子佈植工具114、及/或另一半導體製程工具。環境100中包含的工具可包含於半導體清潔室、半導體代工廠、半導體處理及/或製造設備、或另一位置中。
沉積工具102為半導體製程工具，其包含半導體製程腔室與可沉積多種材料至基板上的一或多個裝置。在一些實施方式中，沉積工具102包括旋轉塗佈工具，其可沉積光阻層於基板如晶圓上。在一些實施方式中，沉積工具102包括化學氣相沉積工具如電漿輔助化學氣相沉積工具、高密度電漿化學氣相沉積工具、次壓化學氣相沉積工具、原子層沉積工具、電漿輔助原子層沉積工具、或另一化學氣相沉積工具。在一些實施方式中，沉積工具102包括物理氣相沉積工具如濺鍍工具或另一種物理氣相沉積工具。在一些實施方式中，環境100的例子包括多種沉積工具102。
曝光工具104為半導體製程工具，其可由射線源如紫外光源(如深紫外光源、極紫外光源、及/或類似物)、X光源、電子束源、及/或另一種曝光工具照射光阻層。逛光工具104可由射線源照射光阻層，以自光罩轉移圖案至光阻層。圖案可包括形成一或多個半導體裝置所用的一或多個半導體裝置層圖案、形成半導體裝置的一或多個結構所用的一或多個半導體裝置層圖案、形成半導體裝置的一或多個裝置所用的圖案、石刻半導體裝置的多種部分所用的圖案、及/或類似物。在一些實施方式中，曝光工具104包括掃描機、步進機、或類似種類的曝光工具。
顯影工具為半導體製程工具，其可顯影曝光至射線源的光阻層，以顯影自曝光工具104轉移至光阻層的圖案。在一些實施方式中，顯影工具106可移除光阻層的未曝光部分以顯影圖案。在一些實施方式中，顯影工具106可移除光阻層的曝光部分以顯影圖案。在一些實施方式中，顯影工具106可採用化學顯影劑溶解光阻層的曝光部分或未曝光部分以顯影圖案。
蝕刻工具108為半導體製程工具，其可蝕刻基板、晶圓、或半導體裝置的多種材料。舉例來說，蝕刻工具108可包括濕蝕刻工具、乾蝕刻工具、及/或另一種蝕刻工具。在一些實施方式中，蝕刻工具108包括腔室以填入蝕刻劑，且基板可置入腔室一段特定時間，以移除特定量的基板的一或多個部分。在一些實施方式中，蝕刻工具108可採用電漿蝕刻或電漿輔助蝕刻以蝕刻基板的一或多個部分，其可採用離子化氣體以等向或方向性地蝕刻一或多個部分。
平坦化工具110為半導體製程工具，其可研磨或平坦化晶圓或半導體裝置的多種層狀物。舉例來說，平坦化工具110可包括化學機械研磨工具及/或另一種平坦化工具，其可研磨或平坦化沉積或電鍍的材料的層狀物或表面。平坦化工具110可由化學力與機械力的組合(比如化學蝕刻與自由磨料研磨)，研磨或平坦化半導體裝置的表面。平坦化工具110可採用磨料與腐蝕性化學研磨液，搭配研磨墊與維持環(其直徑通常大於半導體裝置)。研磨墊與半導體裝置可由動態研磨頭壓在一起並以維持環維持。動態研磨頭可沿著不同旋轉軸旋轉，以移除材料並齊平半導體裝置的任何不規則形貌，使半導體裝置平滑或平坦。
電鍍工具112為可電鍍一或多種金屬至基板(如晶圓、半導體裝置、及/或類似物)或其部分的半導體製程工具。舉例來說，電鍍工具112可包括銅電鍍裝置、鋁電鍍裝置、鎳電鍍裝置、錫電鍍裝置、化合物材料或合金(比如錫銀、錫鉛、及/或類似物)的電鍍裝置、及/或一或多種其他導電材料、金屬、及/或類似種類的材料的電鍍裝置。
離子佈植工具114為半導體製程工具，其可佈植離子至基板中。離子佈植工具114可自源材料如氣體或固體產生離子於電弧腔室中。可提供源材料至電弧腔室中，並使電弧電壓放電於陰極與電極之間，以產生含有源材料離子的電漿。一或多個萃取電極可用於自電弧腔室中的電漿萃取離子，並加速離子以形成離子束。離子束可導向基板，使離子佈植至基板的表面之下。
晶圓或晶粒傳輸工具116包括傳輸晶圓及/或晶粒於半導體製程工具102至114之間，及/或自其他位置(比如晶圓棚架、儲存室、或另一位置)傳輸或傳輸至其他位置所用的移動式機器人、機器手臂、輕軌或軌道車、高架起重搬運車、自動材料處理系統、及/或另一種工具。在一些實施方式中，晶圓或晶粒傳輸工具116為程式化的工具(以在特定路徑中運輸)及/或自動或半自動地操作。
圖1所示的工具數目與配置提供一或多種例子。實際上，可具有額外工具、較少工具、不同工具、或配置不同於圖1所示的工具。此外，可由單一工具實施圖1所示的兩個或更多工具的功能，或由多個分布的工具實施圖1所示的單一工具的功能。環境100的一組工具(比如一或多種工具)可額外或替代地進行環境100的另一組工具所進行的一或多種功能。
圖2係此處所述的裝置200的例子的部分圖式。裝置200包括記憶體裝置、邏輯裝置、處理器、輸入/輸出裝置、或含有一或多個電晶體的另一種半導體裝置。
裝置200包括一或多個堆疊的層狀物，比如介電層206、蝕刻停止層208、介電層210、蝕刻停止層212、介電層214、蝕刻停止層216、介電層218、蝕刻停止層220、介電層222、蝕刻停止層224、與介電層226。介電層206、210、214、218、222、及226用於電性隔離裝置200的多種結構。介電層206、210、214、218、222、及226包括氮化矽、氧化物(如氧化矽及/或另一氧化物材料)、及/或另一種介電材料。蝕刻停止層208、212、216、220、及224包括的材料層設置以選擇性蝕刻或裝置200的多種部分(或包含其中的層狀物)或保護多種部分免於蝕刻，以形成裝置200中所含的一或多個結構。
如圖2所示，裝置200包括多個磊晶區228成長及/或形成於基板202的鰭狀結構204之上及/或周圍。磊晶區228的形成方法可為磊晶成長。在一些實施方式中，磊晶區228形成於鰭狀結構204中的凹陷部分之中。凹陷部分的形成方法可為鰭狀結構204的應變源極汲極蝕刻及/或另一種蝕刻步驟。磊晶區228可作為裝置200中所含的電晶體的源極或汲極區。
磊晶區228可電性連接至裝置200中所含的電晶體的金屬源極或汲極接點230，金屬源極或汲極230包括鈷、釕、及/或另一導電或金屬材料。電晶體可進一步包括閘極232，其組成可為多晶矽材料、金屬(如鎢或其他金屬)、及/或另一種導電材料。在一些實施方式中，閘極232可包括多層的材料，比如多層的金屬、含有至少一多晶矽層與至少一金屬層的多層、或其他例子。一或多個側壁間隔物可電性隔離金屬的源極或汲極接點230與閘極232，其可包括間隔物234位於金屬的源極或汲極接點230的每一側上，以及間隔物236位於閘極232的每一側上。間隔物234及236包括氧化矽、氮化矽、碳氧化矽、碳氮氧化矽、及/或另一合適材料。在一些實施方式中，可自源極或汲極接點230的側壁省略間隔物234。
如圖2所示，金屬的源極或汲極接點230與閘極232電性連接至一或多種內連線。內連線可電性連接裝置200的電晶體，及/或電性連接電晶體至裝置200的其他區域及/或構件。在一些實施方式中，內連線可電性連接電晶體至裝置200的後段製程區。
金屬的源極或汲極接點230電性連接至源極或汲極內連線238 (比如源極或汲極通孔)。一或多個閘極232電性連接至閘極內連線240 (比如閘極通孔)。內連線238及240包括導電材料如鎢、鈷、釕、銅、及/或另一種導電材料。在一些實施方式中，閘極232經由閘極接點242電線連接至閘極內連線240，以減少閘極232與閘極內連線240之間的接點電阻。閘極接點242包括鎢、鈷、釕、鈦、鋁、銅、金、或導電材料的其他例子。
如圖2所示，內連線238及240電性連接至多個中段製程與後段製程的層狀物，其各自包括一或多個金屬化層及/或通孔。舉例來說，內連線238及240可電性連接至第零金屬層的金屬化層，其包括導電結構244及246。第零金屬層的金屬化層電性連接至第零通孔層的通孔層，其包括通孔如導電結構248與通孔250。第零通孔層的通孔層電性連接至第一金屬層的金屬化層，其包括導電結構252及254。在一些實施方式中，裝置200的後段製程的層狀物可包括額外的金屬化層及/或通孔，以連接裝置200至封裝。
如上所述，圖2提供例子。其他例子可不同於圖2所示的例子。
圖3係此處所述的半導體結構300的例子的圖式。半導體結構300包括具有石墨烯襯墊302與石墨烯蓋層304的導電結構248 (亦可視作通孔)。可搭配或不搭配石墨烯蓋層304實施石墨烯襯墊302。類似地，可搭配或不搭配石墨烯襯墊302實施石墨烯蓋層304。此處所述的用語「石墨烯」可指單一的碳原子的二維片狀物，或數個碳原子的二維片狀物堆疊在一起。在一些實施方式中，石墨烯襯墊302包括不超過七個碳原子的二維片狀物，且厚度不大於20 Å。舉例來說，石墨烯襯墊302可包括三個、四個、五個、或六個碳原子的二維片狀物。
如圖3所示，導電結構248可連接導電結構244 (如第零金屬層的金屬化層)至導電結構252 (如第一金屬層的金屬化層)。雖然說明中採用石墨烯蓋層及/或石墨烯襯墊於導電結構248中，其亦可類似地在第零層金屬層的金屬化層(比如導電結構244)及/或較高的金屬化層(比如第一金屬層的金屬化層如導電結構252)中採用石墨烯蓋層及/或石墨烯襯墊。類似地，雖然說明中採用石墨烯蓋層及/或石墨烯襯墊於源極或汲極接點230上的導電結構248中，其亦可類似地採用石墨烯蓋層及/或石墨烯襯墊於閘極接點242上的導電結構(比如其他例子的導電結構240、導電結構246、通孔250、及/或導電結構254)中。
如圖3所示，導電結構244可形成於介電層218中。舉例來說，介電層218可包括碳氧化矽。雖然未圖示，導電結構244可接觸蝕刻停止層216之下的介電層214中的內連線238。蝕刻停止層216可包括氧化鋁、氮化鋁、氮化矽、氮氧化矽、氮氧化鋁、及/或氧化矽。在一些實施方式中，蝕刻停止層216可包括多個蝕刻停止層堆疊在一起，以提供停止蝕刻的功用。
如圖3所示，導電結構可形成於蝕刻停止層220上的介電層222中。介電層222可包括碳氧化矽，而蝕刻停止層220可包括氧化鋁、氮化鋁、氮化矽、氮氧化矽、氮氧化鋁、及/或氧化矽。在一些實施方式中，蝕刻停止層220可包括多個蝕刻停止層堆疊在一起，以提供停止蝕刻的功能。
在一些實施例中，導電結構248形成於凹陷(如圖4A至4M及/或圖6A至6L所示的凹陷402，及/或圖5A至5I所示的凹陷502或504)中。凹陷側壁形成的角度可近似84度至近似90度。角度為至少84度可使導電結構248維持較窄的寬度，且可更快的傳導電流。角度不大於90度可用於形成材料於凹陷側壁上。綜上所述，凹陷頂部的寬度與凹陷底部的寬度之間的比例可近似1.03至近似1.2。
如圖3所示，導電結構248可與石墨烯襯墊302相鄰。石墨烯襯墊302的厚度可近似2 Å至近似10 Å。厚度為至少2 Å可減少銅的導電結構248與一或多個襯墊材料(比如鈷襯墊306、釕襯墊308、及/或阻障層310，如下詳述)之間的表面散射。如此一來，可改善導電結構248的電性效能。厚度不大於10 Å可避免石墨烯襯墊302明顯增加導電結構248與導電結構244之間的接點電阻。
在一些實施方式中，石墨烯襯墊302與鈷襯墊306相鄰。鈷襯墊306可減少導電結構248的片電阻。鈷襯墊306的厚度與石墨烯襯墊302的厚度之間的比例可近似2至近似20。比例為至少2可確保石墨烯襯墊302薄到不明顯增加導電結構248與導電結構244之間的接點電阻，及/或鈷襯墊306的厚度足以減少導電結構248的片電阻。比例不大於20，以確保石墨烯襯墊302的厚度足以減少銅的導電結構248與一或多個襯墊材料之間的表面散射，及/或鈷襯墊306夠薄以避免自鈷襯墊306擴散許多鈷原子。舉例來說，鈷襯墊306的厚度可近似5 Å至近似25 Å。
可視情況省略鈷襯墊306，如圖6A至6I所示。省略鈷襯墊306可使銅的導電結構248所占的凹陷體積更多，其可減少導電結構248的電阻。此外，省略鈷襯墊306可避免鈷原子擴散。
石墨烯襯墊302可額外或替代地與釕襯墊308相鄰。在採用鈷襯墊306的實施方式中，釕襯墊308有助於避免自鈷襯墊306擴散鈷原子至其他層。在不採用鈷襯墊306的實施方式中，釕襯墊308可減少導電結構248的表面散射。釕襯墊308的厚度與石墨烯襯墊302的厚度之間的比例可近似2至近似20。比例為至少2可確保石墨烯襯墊302薄到不明顯增加導電結構248與導電結構244之間的接點電阻，及/或釕襯墊308的厚度足以避免鈷擴散或減少電結構248的表面散射。比例不大於20可確保石墨烯襯墊302的厚度足以減少銅的導電結構248與一或多種襯墊材料之間的表面散射，及/或釕襯墊308薄到不明顯增加導電結構248的片電阻。舉例來說，釕襯墊308的厚度可近似5 Å至近似25 Å。
可視情況省略釕襯墊308，比如在採用阻障層310時。省略釕襯墊308可使銅的導電結構248所占據的凹陷體積更多，其可減少導電結構248的電阻。此外，省略釕襯墊308可減少導電結構248的片電阻。在其他實施例中，釕襯墊308可搭配阻障層310，或取代阻障層310。
在其他例子中，石墨烯襯墊302可額外或替代地與阻障層310相鄰。阻障層310可包括鉭、氮化鉭、氧化鉭、氮化鉭鈦、及/或氮化鈦。阻障層310有助於避免銅原子自導電結構248擴散至其他層。阻障層310的厚度與石墨烯襯墊302的厚度之間的比例可近似2至近似20。比例為至少2可確保石墨烯襯墊302薄到不明顯增加導電結構248與導電結構244之間的接點電阻，及/或阻障層310的厚度足以避免銅擴散。比例不大於20可確保石墨烯襯墊302的厚度足以減少銅的導電結構248與一或多個襯墊材料之間的表面散射，及/或阻障層310薄到不明顯增加導電結構248與導電結構244之間的接點電阻。舉例來說，阻障層310的厚度可近似5 Å至近似20 Å。
在一些實施方式中，阻障層310可摻雜釕。舉例來說，在省略釕襯墊308時可摻雜釕至阻障層310。綜上所述，阻障層310可至少部分地進行釕襯墊308於此處所述的功能。
可視情況省略阻障層310，比如分開使用釕襯墊308與阻障層310時(而非結合使用釕襯墊308與阻障層310)。省略阻障層310可減少導電結構248與導電結構244之間的接點電阻。
綜上所述，導電結構248包括雙層襯墊，其具有石墨烯襯墊302與一或多個鈷襯墊306、釕襯墊308、及/或阻障層310。
包括導電結構248、石墨烯襯墊302、鈷襯墊306、釕襯墊308、及/或阻障層310的溝槽，其深度可近似等於介電層222的厚度。深度與蝕刻停止層224的厚度之間的比例可近似2至近似4。比例為至少2可確保銅的導電結構248所占的凹陷體積足以降低導電結構248的電阻，及/或蝕刻停止層224不會過厚以避免導電結構252穿過蝕刻停止層224。比例不大於4可節省導電結構248所用的銅體積，及/或確保蝕刻停止層224不會薄到無法停止蝕刻穿過蝕刻停止層224至介電層222中。舉例來說，深度可近似200 Å至近似300 Å，而蝕刻停止層224的厚度可近似80 Å至近似120 Å。
如圖3所示，導電結構248可在鈷蓋層312下方，使導電結構248與導電結構252經由鈷蓋層312電性交界。鈷蓋層312可避免銅自導電結構248擴散。鈷蓋層312的厚度與阻障層310的厚度(或釕襯墊308的厚度或鈷襯墊306的厚度)之間的比例，可近似0.2至近似1.4。比例為至少0.2可確保鈷蓋層312的厚度足以避免銅擴散，及/或阻障層310不會過厚而明顯增加導電結構248與導電結構244之間的接點電阻。比例不大於1.4可確保避免自鈷蓋層312擴散許多鈷原子，及/或阻障層310的厚度足以避免銅擴散。舉例來說，鈷蓋層312的厚度可近似5 Å至35 Å。
雖然此處以鈷作說明，但亦可額外採用釕或改用釕取代鈷作為蓋層。釕比鈷更能改善銅的流動，但亦比鈷更增加導電結構248的片電阻。此外，釕不像鈷一樣地擴散。
如圖3所示，鈷蓋層312可與石墨烯蓋層304相鄰。石墨烯蓋層304可避免鈷原子擴散，並減少鈷蓋層312與導電結構252之間的表面散射。鈷蓋層312的厚度與石墨烯蓋層304的厚度之間的比例，可為近似2至近似20。比例為至少2可確保石墨烯蓋層304薄到不明顯增加導電結構248與導電結構252之間的接點電阻，及/或鈷蓋層312的厚度足以避免銅自導電結構248擴散。比例不超過20可確保石墨烯蓋層304的厚度足以減少銅的導電結構252與鈷蓋層312之間的表面散射，及/或避免自鈷蓋層312擴散許多鈷原子。舉例來說，石墨烯蓋層304的厚度可近似2Å至近似10 Å。
此外，導電結構248包括雙層蓋層，其具有石墨烯蓋層304與鈷蓋層312及/或釕蓋層。
石墨烯蓋層304可額外採用石墨烯襯墊302，或以石墨烯襯墊302取代石墨烯蓋層304。只採用石墨烯襯墊302或石墨烯蓋層304，可節省形成導電結構248所消耗的時間與材料。
導電結構248可電性連接至蝕刻停止層224上的介電層226之中的導電結構252。介電層226可包括碳氧化矽，而蝕刻停止層224可包括氧化鋁、氮化鋁、氮化矽、氮氧化矽、氮氧化鋁、及/或氧化矽。在一些實施方式中，蝕刻停止層224包括多個蝕刻停止層堆疊在一起以提供停止蝕刻的功能。
如上所述，圖3提供例子。其他例子可不同於圖3所述的例子。
圖4A至4M係此處所述的實施方式400的例子的圖式。實施方式400的製程例子可用於形成具有石墨烯襯墊302與石墨烯蓋層304的導電結構248。石墨烯襯墊302與石墨烯蓋層304可減少接點電阻，其可增加含有導電結構248的電子裝置的電性效能。此外，石墨烯襯墊302可使導電結構248的形成方法更對稱而減少導電結構248的表面散射，而石墨烯蓋層304可使導電結構252的形成方法更對稱而減少導電結構252的表面散射。
雖然說明石墨烯襯墊302與石墨烯蓋層304的組合，但可採用石墨烯襯墊302而不採用石墨烯蓋層304，或採用石墨烯蓋層304而不採用石墨烯襯墊302。只採用石墨烯襯墊302或石墨烯蓋層304，可減少形成導電結構248時消耗的時間與材料。
如圖4A所示，可一起進行形成導電結構248的製程例子與中段製程。在一些實施方式中，中段製程包括形成導電結構244於蝕刻停止層216之上的介電層218中。
蝕刻停止層220可形成於介電層218與導電結構244上。沉積工具102可由化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術沉積蝕刻停止層220。在沉積蝕刻停止層220之後，可由平坦化工具110平坦化蝕刻停止層220。
介電層222可形成於蝕刻停止層220上。舉例來說，沉積工具102可由化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術沉積介電層222。在沉積介電層222之後，可由平坦化工具110平坦化介電層222。
如圖4A所示，可蝕刻介電層222以形成開口(如凹陷402)，以至少部分地露出導電結構244。舉例來說，沉積工具102可形成光阻層於介電層222 (或介電層222上的蝕刻停止層如蝕刻停止層224)上，曝光工具104可由射線源照射光組層以圖案化光阻層，顯影工具106可顯影並移除光阻層的部分而露出圖案，而蝕刻工具108可蝕刻介電層222的部分以形成凹陷402。在一些實施方式，在蝕刻工具108蝕刻凹陷402之後，光阻移除工具可移除光阻層的其餘部分(比如採用化學剝除、電漿灰化、及/或另一技術)。
如圖4B所示，阻障層310可形成於導電結構244的露出表面與凹陷402的側壁上。沉積工具102可由化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術沉積阻障層310。在圖4B所示的實施方式中，阻障層310亦沉積於介電層222上。在一些實施方式中，沉積工具102沉積阻障層310的時間可為近似1分鐘至近似10分鐘。沉積時間至少1分鐘可確保阻障層310的厚度足以避免自導電結構248擴散銅。沉積時間不大於10分鐘可確保阻障層310不會過厚而明顯增加導電結構244與導電結構248之間的接點電阻。
如圖4C所示，釕襯墊308可形成於阻障層310上。沉積工具102可由化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術沉積釕襯墊308。在圖4C所示的一些實施方式中，釕襯墊308亦沉積於介電層222上。在一些實施方式中，沉積工具102沉積釕襯墊308的時間可為近似1分鐘至近似10分鐘。沉積時間至少1分鐘可確保釕襯墊308的厚度足以避免導電結構248的表面散射。沉積時間不大於10分鐘可確保釕襯墊308不會過厚而明顯增加導電結構248的片電阻。在實施方式400中，釕襯墊308可與阻障層310搭配使用。在其他實施方式中，採用釕襯墊308而不採用阻障層310，以進一步降低導電結構244與導電結構248之間的接點電阻。在其他實施方式中，可採用阻障層310而不採用釕襯墊308，以進一步減少導電結構248的片電阻。在這些實施方式中，阻障層310可摻雜釕以減少導電結構248的表面散射。舉例來說，離子佈植工具114可摻雜釕離子至阻障層310。
如圖4D所示，鈷襯墊306可形成於釕襯墊308上。沉積工具102沉積鈷襯墊306的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。在圖4D所示的一些實施方式中，鈷襯墊306亦沉積於介電層222上。在一些實施方式中，沉積工具102沉積鈷襯墊306的時間可近似1分鐘至近似10分鐘。至少1分鐘可確保鈷襯墊306的厚度足以減少導電結構248的片電阻。不大於10分鐘可確保鈷襯墊306的厚度不足以造成太多鈷原子擴散。在實施方式400中，鈷襯墊306可搭配釕襯墊308使用。在其他實施方式中，採用鈷襯墊306而不採用釕襯墊308 (因此沉積於阻障層310上)，以進一步減少導電結構248的片電阻。在其他實施方式中，可省略鈷襯墊306以避免鈷原子擴散。
如圖4E所示，石墨烯襯墊302可形成於鈷襯墊306上。沉積工具102沉積石墨烯襯墊302的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一寵沉積技術。在圖4E所示的一些實施方式中，石墨烯襯墊302亦沉積於介電層222上。在一些實施方式中，石墨烯襯墊302相關的沉積時間與阻障層310、釕襯墊308、或鈷襯墊306相關的沉積時間之間的比例可近似1至近似2。比例為至少1可確保石墨烯襯墊302的厚度族以減少導電結構244的表面散射。比例不大於2可確保石墨烯襯墊302的厚度不足以明顯增加導電結構244與導電結構248之間的接點電阻。舉例來說，沉積工具102沉積石墨烯襯墊302的時間可近似4分鐘至近似18分鐘。
綜上所述，雙層襯墊的第一層包含石墨烯襯墊302，而第二層包括鈷襯墊306與阻障層310。
如圖4F所示，導電結構248可形成於凹陷402之中與石墨烯襯墊302之上。沉積銅的導電結構248的方法可為沉積工具102 (採用化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術)，電鍍工具112 (採用電鍍步驟)、或上述之組合。如圖4F所示的一些實施方式，銅流動於介電層222上並流入凹陷402。如此處所述，石墨烯襯墊302可改善銅流入凹陷402的現象，以減少導電結構248的表面散射。
如圖4G所示，可平坦化導電結構248。在沉積導電結構248之後，平坦化工具110可平坦化導電結構248。此外，平坦化時可移除阻障層310、釕襯墊308、及/或鈷襯墊306沉積於介電層222上的部分。
在一些實施方式中，平坦化工具110採用化學機械研磨，其可因碟化而形成凹陷404於導電結構248中。綜上所述，圖4H顯示鈷蓋層312可形成於凹陷404之中與導電結構248的上表面之上。綜上所述，鈷蓋層312的下表面可延伸低於介電層222的上表面。如圖6G至6L所示，鈷蓋層312的上表面可額外或替代地延伸高於介電層222的上表面。舉例來說，阻障層310、釕襯墊308、與鈷襯墊306的不同組合，可能造成導電結構248的碟化量不同，使鈷蓋層312至少部分地延伸高於介電層222的上表面，及/或至少部分地延伸低於介電層222的上表面。在實施方式400中，蓋層312為鈷。在其他實施方式中，蓋層312可包含釕鈷合金以減少自蓋層312遷移的鈷原子。在其他實施方式中，蓋層312包括釕而無鈷，以進一步減少自蓋層312遷移的鈷原子。
在一些實施方式中，可採用有機前驅物以選擇性地沉積鈷蓋層312於導電結構248而非介電層222上。綜上所述，清潔工具可採用電漿以自導電結構248及/或介電層222移除有機前驅物。
如圖4I所示，石墨烯蓋層304可形成於鈷蓋層312上。沉積工具102沉積石墨烯蓋層304的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。在一些實施方式中，石墨烯蓋層304相關的沉積時間與阻障層310、釕襯墊308、或鈷襯墊306相關的沉積時間之間的比例可近似1至近似2。比例為至少1可確保石墨烯蓋層304的厚度足以減少導電結構252與鈷蓋層312之間的表面散射。
比例不大於2可確保石墨烯蓋層304不會厚到明顯增加導電結構248與導電結構252之間的接點電阻。舉例來說，沉積工具102沉積石墨烯蓋層304的時間可近似4分鐘至近似18分鐘。
在一些實施方式中，石墨烯蓋層304可採用碳氫化合物為主的前驅物以選擇性地沉積於鈷蓋層312而非介電層222上。此外，介電層222可包括碳氫化合物的殘留物，其可為沉積石墨烯蓋層304的副產品。
綜上所述，雙層蓋層的第一層包括石墨烯蓋層304，而第二層包括鈷蓋層312。
如圖4J所示，蝕刻停止層224可形成於介電層222與導電結構248上。沉積工具102沉積蝕刻停止層224的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。在沉積蝕刻停止層224之後，平坦化工具110可平坦化蝕刻停止層224。
此外，介電層226可形成於蝕刻停止層224上。舉例來說，沉積工具102沉積介電層226的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。在沉積介電層226之後，平坦化工具110可平坦化介電層226。
如圖4K所示，可蝕刻介電層226以形成開口(如凹陷406)而至少部分地露出石墨烯蓋層304。舉例來說，沉積工具102可形成光阻層於介電層226 (或介電層226上的蝕刻停止層上)，曝光工具104可曝光光阻層至射線源以圖案化光阻層，顯影工具106可顯影並移除光阻層的部分而露出圖案，而蝕刻工具108可蝕刻介電層226的部分以形成凹陷406。一些實施方式在蝕刻工具108蝕刻凹陷406之後，光阻移除工具可採用化學剝除機、電漿灰化機、及/或另一技術移除光阻層的保留部分。
如圖4L所示，導電結構252可形成於凹陷406之中與石墨烯蓋層304之上。沉積銅的導電結構252的方法可為沉積工具102 (採用化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術)、電鍍工具112 (採用電鍍步驟)、或上述之組合。在圖4L所示的一些實施方式中，銅流動於介電層226上並流入凹陷406。如此處所述，石墨烯蓋層304可減少導電結構252與鈷蓋層312之間的表面散射。
如圖4M所示，可平坦化導電結構252。在沉積導電結構252之後，平坦化工具110可平坦化導電結構252。
雖然說明導電結構248的形成方法，其可類似地用於形成第零金屬層的金屬化層(如導電結構244)及/或較高的金屬化層(比如第一金屬層的金屬化層如導電結構252)。類似地，雖然說明形成導電結構248於源極或汲極接點230上，其可類似地用於形成導電結構(比如其他例子中的導電結構240、導電結構246、通孔250、及/或導電結構254)於閘極接點242上。
藉由採用圖4A至4M所述的技術，阻障層310、釕襯墊308、及/或鈷襯墊306可避免銅自導電結構248擴散而減少導電結構248的電阻，而石墨烯襯墊302可減少導電結構248的表面散射。類似地，鈷蓋層312可避免銅自導電結構248擴散而減少導電結構248的電阻，而石墨烯蓋層304可減少鈷蓋層312與導電結構252之間的表面散射。
如上所述，圖4A至4M提供一或多個例子。其他例子可不同於圖4A至4M所示的例子。舉例來說，一些實施方式可省略一或多個阻障層310、釕襯墊308、或鈷襯墊306。可額外或替代地實施石墨烯襯墊302而不實施石墨烯蓋層304，或者實施石墨烯蓋層304而不實施石墨烯襯墊302。
圖5A至5I係此處所述的實施方式500的例子的圖式。實施方式500的例子可與實施方式400的例子類似，但其為雙鑲嵌製程而非單鑲嵌製程。
綜上所述，實施方式500的例子可為具有石墨烯襯墊302與石墨烯蓋層304的導電結構248的形成製程例子。石墨烯襯墊302與石墨烯蓋層304可減少接點電阻，以增加含有導電結構248的電子裝置的電性效能。此外，石墨烯襯墊302可使導電結構248的沉積更對稱而減少導電結構248的表面散射，而石墨烯蓋層304可使導電結構252的沉積更對稱而減少導電結構252的表面散射。
雖然說明均採用石墨烯襯墊302與石墨烯蓋層304，但可採用石墨烯襯墊302而不採用石墨烯蓋層304，或採用石墨烯蓋層304而不採用石墨烯襯墊302。只採用石墨烯襯墊302或石墨烯蓋層304，可減少形成導電結構248時消耗的時間與材料。
如圖5A所示，可一起進行形成導電結構248的製程例子與中段製程。在一些實施方式中，中段製程包括形成導電結構244於蝕刻停止層216上的介電層218中。
蝕刻停止層220可形成於介電層218與導電結構244上。沉積工具102沉積蝕刻停止層220的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。沉積蝕刻停止層220之後，平坦化工具110可平坦化蝕刻停止層220。介電層222可形成於蝕刻停止層220上。舉例來說，沉積工具102沉積介電層222的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。在沉積介電層222之後，平坦化工具110可平坦化介電層222。類似地，蝕刻停止層224可形成於介電層222上，而介電層226可形成於蝕刻停止層224上。
如圖5A所示，可蝕刻介電層226以形成開口(如凹陷502)。舉例來說，沉積工具102可形成光阻層於介電層226 (或介電層226上的蝕刻停止層)上，曝光工具104可曝光光阻層至射線源以圖案化光阻層，顯影工具106可顯影並移除光阻層的部分而露出圖案，而蝕刻工具108可蝕刻介電層226的部分以形成凹陷502。一些實施方式在蝕刻工具108蝕刻凹陷502之後，光阻移除工具可採用化學剝除機、電漿灰化機、及/或另一技術移除光阻層的保留部分。
如圖5B所示，可進一步蝕刻介電層222及226以擴大凹陷502至介電層222中而至少部分地露出導電結構244，並形成較寬的開口於介電層226中(如凹陷504)。舉例來說，沉積工具102可形成光阻層於介電層222及226 (或介電層222及226上的蝕刻停止層)上，曝光工具104可曝光光阻層至射線源以圖案化光阻層，顯影工具106可顯影並移除光阻層的部分而露出圖案，而蝕刻工具108可蝕刻介電層222及226的部分以擴大凹陷502並露出凹陷504。一些實施方式在擴大凹陷502與蝕刻凹陷504之後，光阻移除工具可採用化學剝除機、電漿灰化機、及/或另一種技術移除光阻層的保留部分。
如圖5C所示，阻障層310可形成於導電結構244的露出表面與凹陷502及504的側壁上。沉積工具102沉積阻障層310的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。在圖5C所示的一些實施方式中，阻障層310亦沉積於介電層226上。在一些實施方式中(如圖4B所示)，沉積工具102沉積阻障層310的時間可近似1分鐘至近似10分鐘。
如圖5D所示，釕襯墊308可形成於阻障層310上。沉積工具102沉積釕襯墊308的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。在圖5D所示的一些實施方式中，釕襯墊308亦沉積於介電層226上。在一些實施例中(如圖4C所示)，沉積工具102沉積釕襯墊308的時間可近似1分鐘至近似10分鐘。在實施方式500中，可採用釕襯墊308搭配阻障層310。在其他實施例中，採用釕襯墊308而不採用阻障層310，以進一步減少導電結構244與導電結構248之間的接點電阻。在其他實施方式中，採用阻障層310而不採用釕襯墊308，以進一步減少導電結構248的片電阻。在這些實施例中，阻障層310可摻雜釕以減少導電結構248的表面散射。舉例來說，離子佈植工具114可摻雜釕離子至阻障層310。
如圖5E所示，鈷襯墊306可形成於釕襯墊308上。沉積工具102沉積阻障層310的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。在圖5E所示的一些實施方式中，鈷襯墊306亦沉積於介電層226上。在一些實施方式中(如圖4D所示)，沉積工具102沉積鈷襯墊306的時間可近似1分鐘至近似10分鐘。在實施方式500中，鈷襯墊306可搭配釕襯墊308使用。在其他實施方式中，採用鈷襯墊306而不採用釕襯墊308 (因此鈷襯墊306沉積於阻障層310上)，以進一步減少導電結構248的片電阻。在其他實施方式中，可省略鈷襯墊306以避免鈷原子擴散。
如圖5F所示，石墨烯襯墊302可形成於鈷襯墊306上。沉積工具102沉積石墨烯襯墊302的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。在圖5F所示的一些實施方式中，石墨烯襯墊302亦沉積於介電層226上。在一些實施例中(如圖4E所示)，石墨烯襯墊302相關的沉積時間與阻障層310、釕襯墊308、或鈷襯墊306相關的沉積時間之間的比例可近似1至近似2。舉例來說，沉積工具102沉積石墨烯襯墊302的時間可近似4分鐘至近似18分鐘。
綜上所述，雙層襯墊的第一層包括石墨烯襯墊302，而第二層包括鈷襯墊306、釕襯墊308、與阻障層310。
如圖5F所示，導電結構248可形成於凹陷502及504之中，以及石墨烯襯墊302之上。沉積銅的導電結構248可為沉積工具102 (採用化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術)、電鍍工具112 (採用電鍍步驟)、或上述之組合。在圖5F所示的一些實施方式中，銅流動於介電層226之上並流入凹陷502及504。如此處所述，石墨烯襯墊302可改善銅流入凹陷502及504的效果，以減少導電結構248的表面散射。
如圖5G所示，可平坦化導電結構248。在沉積導電結構248之後，平坦化工具110可平坦化導電結構248。此外，平坦化時可移除阻障層310、釕襯墊308、及/或鈷襯墊306沉積於介電層226上的部分。
在一些實施方式中，平坦化工具110採用化學機械研磨，其因碟化而形成凹陷於導電結構248中。綜上所述，可形成鈷蓋層312於凹陷中與導電結構248的上表面上，如圖5H所示。綜上所述，鈷蓋層312的下表面延伸低於介電層226的上表面。如圖6G至6L所示，鈷蓋層312的上表面可額外或替代地延伸高於介電層226的上表面。舉例來說，阻障層310、釕襯墊308、與鈷襯墊306的不同組合造成導電結構248的碟化量不同，使鈷蓋層312可至少部分地延伸高於介電層226的上表面及/或至少部分地延伸低於介電層226的上表面。在實施方式500中，蓋層312為鈷。在其他實施方式中，蓋層312包括釕鈷合金以減少自蓋層312遷移的鈷原子。在其他實施方式中，蓋層312包括釕而無鈷以進一步減少自蓋層312遷移的鈷原子。
在一些實施方式中，可採用有機前驅物以選擇性沉積鈷蓋層312於導電結構248而非介電層226上。綜上所述，清潔工具可採用電漿自導電結構248及/或介電層226移除有機前驅物。
如圖5I所示，石墨烯蓋層304可形成於鈷蓋層312上。沉積工具102沉積石墨烯蓋層304的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。在一些實施方式中(如圖4I所示)，石墨烯蓋層304相關的沉積時間與阻障層310、釕襯墊308、或鈷襯墊306相關的沉積時間之間的比例，可近似1至近似2。舉例來說，沉積工具102沉積石墨烯蓋層304的時間可近似4分鐘至近似18分鐘。
在一些實施方式中，可採用碳氫化合物為主的前驅物以選擇性地沉積石墨烯蓋層304於鈷蓋層312而非介電層226上。綜上所述，介電層226可包括碳氫化合物的殘留物，其為沉積石墨烯蓋層304的副產物。在一些實施方式中，額外的後段製程的導電結構可形成於石墨烯蓋層304上 (與圖4J至4M所示的上述內容類似)。
綜上所述，雙層蓋層的第一層包括石墨烯蓋層304，而第二層包括鈷蓋層312。
雖然說明導電結構248的形成方法，但可類似地用於形成第零金屬層的金屬化層(比如導電結構244)及/或較高的金屬化層(比如第一金屬層的金屬化層如導電結構252)。類似地，雖然說明源極或汲極接點230上的導電結構248的形成方法，但可類似地用於形成閘極接點242上的導電結構(比如其他例子的導電結構240、導電結構246、通孔250、及/或導電結構254)。
採用圖5A至5I所述的技術，阻障層310、釕襯墊308、及/或鈷襯墊306可避免銅自導電結構248擴散而減少導電結構248的電阻，且石墨烯襯墊302可減少導電結構248的表面散射。類似地，鈷蓋層312可避免銅自導電結構248擴散而減少導電結構248的電阻，且石墨烯蓋層304可減少鈷蓋層312與形成其上的後段製程的導電結構之間的表面散射。
如上所述，圖5A至5I提供一或多個例子。其他例子可不同於圖5A至5I所述的例子。舉例來說，一些實施方式可省略一或多個阻障層310、釕襯墊308、或鈷襯墊306。可額外或替代地實施石墨烯襯墊302而不實施石墨烯蓋304，或實施石墨烯蓋304而不實施石墨烯襯墊302。
圖6A至6L係此處所述的實施方式600的例子。實施方式600的例子可與實施方式400的例子類似，但省略鈷襯墊306而鈷蓋層312延伸高於介電層222的上表面。
綜上所述，實施方式600的例子可為具有石墨烯襯墊302與石墨烯蓋層304的導電結構248所用的形成製程例子。石墨烯襯墊302與石墨烯蓋層304可減少接點電阻，以增加具有導電結構248的電子裝置的電性效能。此外，石墨烯襯墊302可使導電結構的沉積更對稱而減少導電結構248的表面散射，而石墨烯蓋層304可使導電結構252的沉積更對稱而減少導電結構252的表面散射。
雖然說明中採用石墨烯襯墊302與石墨烯蓋層304，但可採用石墨烯襯墊302而不採用石墨烯蓋層304，或採用石墨烯蓋層304而不採用石墨烯襯墊302。只採用石墨烯襯墊302或石墨烯蓋層304，可減少形成導電結構248時消耗的時間與材料。
如圖6A所示，可一起進行形成導電結構248的製程例子與中段製程。在一些實施方式中，中段製程可形成導電結構244於蝕刻停止層216之上的介電層218中。
蝕刻停止層220可形成於介電層218與導電結構244上。沉積工具102沉積蝕刻停止層220的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。沉積蝕刻停止層220之後，平坦化工具110可平坦化蝕刻停止層220。
介電層222可形成於蝕刻停止層220上。舉例來說，沉積工具102沉積介電層222的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。沉積介電層222之後，平坦化工具110可平坦化介電層222。
如圖6A所示，可蝕刻介電層218以形成開口(如凹陷402)，以至少部分地露出導電結構244。舉例來說，沉積工具102可形成光阻層於介電層222 (或介電層222上的蝕刻停止層如蝕刻停止層224)上，曝光工具104可由射線源曝光光阻層以圖案化光阻層，顯影工具106可顯影並移除光阻層的部分而露出圖案，而蝕刻工具108可蝕刻介電層222的部分以形成凹陷402。在一些實施方式中，在蝕刻工具108蝕刻凹陷402之後，光阻移除工具可移除光阻層的其餘部分(比如採用化學剝除機、電漿灰化機、及/或另一技術)。
如圖6B所示，阻障層310可形成於導電結構244的露出表面與凹陷402的側壁上。沉積工具102沉積阻障層310的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。在圖6B所示的一些實施方式中，阻障層310亦可沉積於介電層222上。在一些實施方式中(如圖4B所示)，沉積工具102沉積阻障層的時間近似1分鐘至近似10分鐘。
如圖6C所示，釕襯墊308可形成於阻障層310上。沉積工具102沉積釕襯墊308的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。在圖6C所示的一些實施方式中，釕襯墊308亦沉積於介電層222上。在一些實施方式中(如圖4C所示)，沉積工具102沉積釕襯墊308的時間可近似1分鐘至近似10分鐘。在實施方式600中，釕襯墊308可搭配阻障層310使用。在其他實施方式中，可採用釕襯墊308而不採用阻障層310，以進一步減少導電結構244與導電結構248之間的接點電阻。在其他實施方式中，採用阻障層310而不採用釕襯墊308，以進一步減少導電結構248的片電阻。在這些實施方式中，阻障層310可摻雜釕以減少導電結構248的表面散射。舉例來說，離子佈植工具114可摻雜釕離子至阻障層310。
如圖6D所示，石墨烯襯墊302可形成於釕襯墊308上。沉積工具102沉積石墨烯襯墊302的方法可為化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術。在圖6D所示的一些實施方式中，石墨烯襯墊302亦沉積於介電層222上。在一些實施方式中(如圖4E所示)，石墨烯襯墊302相關的沉積時間與阻障層310或釕襯墊308的相關沉積時間之間的比例可近似1至近似2。舉例來說，沉積工具102沉積石墨烯襯墊302的時間可近似4分鐘至近似18分鐘。
綜上所述，雙層襯墊的第一層包括石墨烯襯墊302，而第二層包括釕襯墊308與阻障層310。
如圖6E所示，導電結構248可形成於凹陷402之中與石墨烯襯墊302之上。銅的導電結構248的方法可為沉積工具102 (採用化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術)、電鍍工具112 (採用電鍍步驟)、或上述之組合。如圖6E所示的一些實施方式，銅流動於介電層222上並流入凹陷402。如此處所述，石墨烯襯墊302可改善銅流入凹陷402的效果，以減少導電結構248的表面散射。
如圖6F所示，可平坦化導電結構248。在沉積導電結構248之後，平坦化工具110可平坦化導電結構248。此外，平坦化時可移除介電層222上的阻障層310及/或釕襯墊308的部分。
如圖6G所示，鈷蓋層312可形成於導電結構248的上表面上。在實施方式600中，鈷蓋層312的上表面延伸高於介電層222的上表面。如圖4H所示，鈷蓋層312的下表面可額外或替代地延伸至低於介電層222的上表面。在實施方式600中，蓋層312為鈷。在其他實施方式中，蓋層312包括釕-鈷合金，以減少自蓋層312遷移的鈷原子。在其他實施方式中，蓋層312包括釕而無鈷，以進一步減少自蓋層312遷移的鈷原子。
在一些實施例中，可採用有機前驅物以選擇性沉積鈷蓋層312於導電結構248而非介電層222上。綜上所述，清潔工具可採用電漿以自導電結構248及/或介電層222移除有機前驅物。
如圖6H所示，石墨烯蓋層304可形成於鈷蓋層312上。沉積工具102可由化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術沉積石墨烯蓋層304。在圖4I所示的一些實施方式中，石墨烯蓋層304相關的沉積時間以及阻障層310、釕襯墊308、或鈷襯墊306相關的沉積時間的比例，可近似1至近似2。舉例來說，沉積工具102沉積石墨烯蓋層304的時間近似4分鐘至近似18分鐘。
在一些實施方式中，可採用碳氫化物為主的前驅物以選擇性沉積石墨烯蓋層304於鈷蓋層312而非介電層222上。綜上所述，介電層222可包括碳氫化物的殘留物，其維沉積石墨烯蓋層304的副產物。
綜上所述，雙層蓋層的第一層包括石墨烯蓋層304，而第二層包括鈷蓋層312。
如圖6I所示，可形成蝕刻停止層224於介電層222與導電結構248上。沉積工具102可由化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術沉積蝕刻停止層224。在沉積蝕刻停止層224之後，平坦化工具110可平坦化蝕刻停止層224。
此外，介電層226可形成於蝕刻停止層224上。舉例來說，沉積工具102可由化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術沉積介電層226。在沉積介電層226之後，平坦化工具110可平坦化介電層226。
如圖6J所示，可蝕刻介電層226以形成開口(如凹陷406)，以至少部分地露出石墨烯蓋層304。舉例來說，沉積工具102可形成光阻層於介電層226 (或介電層226上的蝕刻停止層)上，曝光工具104可曝光光阻層至射線源以圖案化光阻層，顯影工具106可顯影並移除光阻層的部分而露出圖案，而蝕刻工具108可蝕刻介電層226的部分而形成凹陷406。一些實施方式在蝕刻工具108蝕刻凹陷406之後，光阻移除工具可採用化學剝除機、電漿灰化機、及/或另一技術移除光阻層的保留部分。
如圖6K所示，導電結構252可形成於凹陷406中與石墨烯蓋層304上。沉積銅的導電結構252的方法可為可為沉積工具102 (採用化學氣相沉積技術、物理氣相沉積技術、原子層沉積技術、或另一種沉積技術)、電鍍工具112 (採用無電鍍步驟)、或上述之組合。在圖6K所示的一些實施方式中，銅流動於介電層226上並流入凹陷406。如此處所述，石墨烯蓋層304可減少導電結構252與鈷蓋層312之間的表面散射。
如圖6L所示，可平坦化導電結構252。在沉積導電結構252之後，平坦化工具110可平坦化導電結構252。
雖然此處所述的內容為形成導電結構248，沉積步驟亦可用於形成第零金屬化層(如導電結構244)及/或較高的金屬化層(如第一金屬化層，比如導電結構252)。類似地，雖然說明中的導電結構248形成於源極或汲極接點230上，其亦可用於形成導電結構(比如其他例子的導電結構240、導電結構246、通孔250、及/或導電結構254)於閘極接點242上。
藉由圖6A至6L所述的技術，阻障層310與釕襯墊308可避免銅自導電結構248擴散以減少導電結構248的電阻，而石墨烯襯墊302可減少導電結構248的表面散射。類似地，鈷蓋層312可避免銅自導電結構248擴散以減少導電結構248的電阻，而石墨烯蓋層304可減少鈷蓋層312與導電結構252之間的表面散射。
如上所述，圖6A至6L提供一或多個例子。其他例子可不同於圖6A至6L所述的例子。舉例來說，一些實施方式可省略阻障層310或釕襯墊308。可額外或替代地實施石墨烯襯墊302而不實施石墨烯蓋層304，或實施石墨烯蓋層304而不實施石墨烯襯墊302。
圖7係裝置700的構件例子的圖式。在一些實施方式中，一或多個半導體製程工具102至104及/或晶圓或晶粒傳輸工具116可包括一或多個裝置700及/或裝置700的一或多個構件。如圖7所示，裝置700可包括匯流排710、處理器720、記憶體730、輸入構件740、輸出構件750、與通訊構件760。
匯流排710包括一或多個構件，其可使裝置700的構件有線及/或無線通訊。匯流排710可耦接圖7的兩個或更多構件，且耦接方式可為操作耦接、通訊耦接、電子耦接、及/或電性耦接。處理器720包括中央處理器、圖形處理器、微處理器、控制器、微控制器、數位訊號處理器、可現場程式化閘極陣列、特用積體電路、及/或另一種處理構件。可在硬體或硬體與軟體的結合中實施處理器720。在一些實施方式中，處理器720包括一或多個處理器，其可程式化以進行此處所述的一或多個步驟或製程。
記憶體730包括揮發及/或非揮發記憶體。舉例來說，記憶體730可包括隨機存取記憶體、唯讀記憶體、硬碟、及/或其他種類的記憶體(如快閃記憶體、磁性記憶體、及/或光學記憶體)。記憶體730可包括內置記憶體(如隨機存取記憶體、唯讀記憶體、或硬碟)及/或可移動記憶體(如經由通用序列匯流排連線而移動)。記憶體730可為非暫態電腦可讀取媒體。記憶體730可儲存與裝置700的操作相關的資料、指令、及/或軟體(如一或多種軟體應用)。在一些實施方式中，記憶體730包括一或多個記憶體，其經由匯流排710耦接至一或多個處理器(如處理器720)。
輸入構件740可使裝置700接收輸入，比如使用者輸入及/或感測到的輸入。舉例來說，輸入構件740可包括觸控螢幕、鍵盤、鍵板、滑鼠、按鈕、麥克風、開關、感測器、全球定位系統感測器、加速計、陀螺儀、及/或致動器。輸出構件750可使裝置700提供輸出，比如經由螢幕、喇叭、及/或發光二極體輸出。通訊構件760使裝置700可經由有線連線及/或無線連線與其他裝置通訊。舉例來說，通訊構件760可包括接收器、發射器、收發器、數據機、網路介面卡、及/或天線。
裝置700可進行此處所述的一或多個步驟或製程。舉例來說，非暫態的電腦可讀媒體(如記憶體730)可儲存處理器720所執行的一組指令(如一或多個指令或碼)。處理器720可執行一組指令，以進行此處所述的一或多個步驟或製程。在一些實施方式中，一或多個處理器720執行一組指令，造成一或多個處理器720及/或裝置700進行此處所述的一或多個步驟或製程。在一些實施方式中，硬體電路可取代指令或與指令結合，以進行此處所述的一或多個步驟或製程。可額外或替代地設置處理器720，以進行此處所述的一或多個步驟或製程。因此此處所述的實施方法不限於硬體電路與軟體的任何特定組合。
圖7所示的構件數目與配置僅為舉例。裝置700可包括額外構件、較少構件、不同構件、或與圖7所示的配置不同的構件。可額外或替代地由裝置700的一組構件(比如一或多個構件)，進行裝置700的另一組構件所進行的一或多種功能。
圖8係一例的製程800之流程圖，其關於形成石墨烯層及/或蓋層以減少表面散射及/或接點電阻。在一些實施方式中，可由一或多個半導體製程工具(如一或多個半導體製程工具102至114)進行圖8的一或多個製程步驟。可額外或替代地由裝置700的一或多個構件如處理器720、記憶體730、輸入構件740、輸出構件750、及/或通訊構件760進行圖8的一或多個製程步驟。
如圖8所示，製程800可形成凹陷於第一導電結構上的介電層中(步驟810)。舉例來說，一或多個半導體製程工具102至114可形成凹陷402於導電結構244上的介電層222中，如此處所述。
如圖8所示，製程800可形成至少一襯墊材料於凹陷的側壁與下表面上(步驟820)。舉例來說，一或多個半導體製程工具102至114可形成至少一襯墊材料如釕襯墊308及/或阻障層310於凹陷402的側壁與下表面上，如此處所述。
如圖8所示，製程800可形成第一石墨烯層於至少一襯墊材料上(步驟830)。舉例來說，一或多個半導體製程工具102至114可形成第一石墨烯層如石墨烯襯墊302於至少一襯墊材料如釕襯墊308及/或阻障層310上，如此處所述。
如圖8所示，製程800可形成銅導電結構於凹陷中(步驟840)。舉例來說，一或多個半導體製程工具102至114可形成銅導電結構248於凹陷402中，如此處所述。
如圖8所示，製程800可形成鈷層於銅導電結構的上表面上(步驟850)。舉例來說，一或多個半導體製程工具102至114可形成鈷蓋層312於銅導電結構248的上表面上，如此處所述。
如圖8所示，製程800可形成第二石墨烯層於鈷層上(步驟860)。舉例來說，一或多個半導體製程工具102至114可形成第二石墨烯層如石墨烯蓋層304於鈷蓋層312上，如此處所述。
製程800可包括額外實施方式，比如任何單一的實施方式或任何下述實施方式的組合，及/或與此處所述的一或多種其他製程相關。
在第一實施方式中，採用有機前驅物選擇性沉積鈷蓋層312，且製程800在沉積鈷蓋層312之後進一步採用電漿移除有機前驅物。
在第二實施方式中(可單獨實施或與第一實施方式結合)，可採用含碳氫化合物的前驅物選擇性沉積第二石墨烯層如石墨烯蓋層304。
在第三實施方式中(可單獨實施或與第一實施方式及第二實施方式的一或多者結合)，製程800在形成鈷層之前進一步平坦化銅導電結構248。
在第四實施方式中(可單獨實施或與第一實施方式至第三實施方式的一或多者結合)，沉積第一石墨烯層的相關時間與沉積至少一釕襯墊308及/或阻障層310的相關時間之間的比例可近似1至近似2。
在第五實施方式中(可單獨實施或與第一實施方式至第四實施方式的一或多者結合)，形成至少一襯墊材料的步驟包括形成含氮化物的第一層如釕襯墊308，與形成含釕的第二層如阻障層310。
在第六實施方式中(可單獨實施或與第一實施方式至第四實施方式的一或多者結合)，形成至少一襯墊材料的步驟包括形成含氮化物的層狀物，並以釕摻雜氮化物層。
雖然圖8顯示製程800的一些步驟，但一些實施方式的製程800可包括額外步驟、較少步驟、不同步驟、或與圖8的順序不同的步驟。可額外或替代地平行進行製程800的兩個或更多步驟。
此方式可形成含石墨烯層與至少一襯墊材料(如阻障層、釕襯墊、及/或鈷襯墊)的雙層襯墊而與銅導電結構相鄰，以降低至少一襯墊材料與銅導電結構之間的界面表面散射。石墨烯可額外或替代地降低至少一襯墊材料與銅導電結構之間的界面接點電阻。可額外(或替代地)形成石墨烯層與金屬層的雙層蓋層於銅導電結構上，以減少金屬層與沉積於金屬層上的額外銅導電結構之間的界面表面散射。
如上所述，此處所述的一些實施方式提供半導體結構。半導體結構包括銅導電結構，形成於介電層之中與至少一蝕刻停止層之下。半導體結構亦包括雙層襯墊與銅導電結構相鄰，其中雙層襯墊包括石墨烯的第一層以與銅導電結構相鄰，以及第二層以與第一層相鄰並位於銅導電結構與銅導電結構之下的第一導電結構之間的界面。
在一些實施例中，石墨烯的第一層包括不大於七個碳原子的二維片狀物，且厚度不大於20 Å。
在一些實施例中，第二層包括釕、氮化物、或上述之組合。
在一些實施例中，第二層包括摻雜釕的氮化物。
在一些實施例中，半導體結構更包括鈷襯墊以與第二層相鄰。
在一些實施例中，第二層的厚度與石墨烯的第一層的厚度之間的比例近似2至近似20。
在一些實施例中，半導體結構更包括石墨烯的額外層位於銅導電結構與銅導電結構之上的第二導電結構之間的界面。
在一些實施例中，半導體結構更包括鈷蓋層位於銅導電結構與銅導電結構之上的第二導電結構之間的界面，其中鈷層的上表面延伸高於介電層的上表面。
在一些實施例中，半導體結構更包括鈷蓋層位於銅導電結構與銅導電結構上的第二導電結構之間的界面，其中鈷層的下表面延伸低於介電層的上表面。
如上詳述，此處所述的一些實施方式提供半導體結構的形成方法。方法包括形成凹陷於第一導電結構之上的介電層中。方法更包括形成至少一襯墊材料於凹陷的側壁與下表面上。方法包括形成第一石墨烯層於至少一襯墊材料上。方法更包括形成銅導電結構於凹陷中。方法包括形成鈷層於銅導電結構的上表面上。方法更包括形成第二石墨烯層於鈷層上。
在一些實施例中，採用有機前驅物以選擇性地沉積鈷層，且方法更包括在沉積鈷層之後採用電漿移除有機前驅物。
在一些實施例中，採用含氫氧化物的前驅物以選擇性地沉積第二石墨烯層。
在一些實施例中，方法更包括在形成鈷層之前平坦化銅導電結構。
在一些實施例中，第一石墨烯層相關的沉積時間與至少一襯墊材料相關的沉積時間之間的比例近似1至近似2。
在一些實施例中，形成至少一襯墊材料的步驟包括：形成含氮化物的第一層；以及形成含釕的第二層。
在一些實施例中，形成至少一襯墊材料的步驟包括：形成含氮化物的第一層；以及摻雜釕至氮化物層。
如上詳述，此處所述的一些實施例提供一種半導體結構。半導體結構包括銅導電結構，形成於介電層中並位於至少一蝕刻停止層之下。半導體結構更包括至少一襯墊材料，與銅導電結構的側壁相鄰並位於銅導電結構與銅導電結構之下的第一導電結構之間的界面。半導體結構包括雙層蓋層，位於銅導電結構與銅導電結構之上的第二導電結構之間的界面，其中雙層蓋層包括第一層以與銅導電結構相鄰，以及石墨烯的第二層以與第一層相鄰並位於銅導電結構與第二導電結構之間的界面。
在一些實施例中，第一層的厚度與至少一襯墊材料的厚度之間的比例近似0.2至近似1.4。
在一些實施例中，介電層的厚度與至少一蝕刻停止層的厚度之間的比例近似2至近似4。
在一些實施例中，半導體結構更包括石墨烯的額外層以與銅導電結構相鄰。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
100:環境 102,104,106,108,110,112,114:工具 116:晶圓或晶粒傳輸工具 200,700:裝置 202:基板 204:鰭狀結構 206,210,214,218,222,226:介電層 208,212,216,220,224:蝕刻停止層 228:磊晶區 230:源極或汲極接點 232:閘極 234,236:間隔物 238,240:內連線 240,244,246,248,252,254:導電結構 242:閘極接點 250:通孔 300:半導體結構 302:石墨烯襯墊 304:石墨烯蓋層 306:鈷襯墊 308:釕襯墊 310:阻障層 312:蓋層 400,500,600:實施方式 402,404,406,502,504:凹陷 710:匯流排 720:處理器 730:記憶體 740:輸入構件 750:輸出構件 760:通訊構件 800:製程 810,820,830,840,850,860:步驟
圖1係一例中，可實施處所述的系統及/或方法於其中的環境的圖式。 圖2係一例中，此處所述的半導體結構的圖式。 圖3係一例中，此處所述的導電結構的圖式。 圖4A至4M係一例中，此處所述的實施方式的圖式。 圖5A至5I係一例中，此處所述的實施方式的圖式。 圖6A至6L係一例中，此處所述的實施方式的圖式。 圖7係一例中，此處所述的圖1的一或多個裝置的構件的圖式。 圖8係一例中，形成此處所述的半導體結構的相關製程的流程圖。
218,222:介電層
216,220:蝕刻停止層
244,248:導電結構
302:石墨烯襯墊
308:釕襯墊
310:阻障層
600:實施方式

Claims (1)

  1. 一種半導體結構，包括： 一銅導電結構，形成於一介電層之中與至少一蝕刻停止層之下；以及 一雙層襯墊，與該銅導電結構相鄰，其中該雙層襯墊包括石墨烯的一第一層以與該銅導電結構相鄰，以及一第二層以與該第一層相鄰並位於該銅導電結構與該銅導電結構之下的一第一導電結構之間的界面。
TW111114803A 2021-11-12 2022-04-19 半導體結構 TW202320273A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163263959P 2021-11-12 2021-11-12
US63/263,959 2021-11-12
US17/647,624 2022-01-11
US17/647,624 US20230154850A1 (en) 2021-11-12 2022-01-11 Graphene liners and caps for semiconductor structures

Publications (1)

Publication Number Publication Date
TW202320273A true TW202320273A (zh) 2023-05-16

Family

ID=86324081

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114803A TW202320273A (zh) 2021-11-12 2022-04-19 半導體結構

Country Status (2)

Country Link
US (1) US20230154850A1 (zh)
TW (1) TW202320273A (zh)

Also Published As

Publication number Publication date
US20230154850A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US7291556B2 (en) Method for forming small features in microelectronic devices using sacrificial layers
CN105097664A (zh) 器件和用于减小金属的接触电阻的方法
US11257673B2 (en) Dual spacer metal patterning
US20230361040A1 (en) Ruthenium oxide film and ruthenium liner for low-resistance copper interconnects in a device
CN218333793U (zh) 半导体结构及半导体装置
CN111916391A (zh) 半导体结构及其形成方法
CN112490180A (zh) 半导体结构及其形成方法
TW202320273A (zh) 半導體結構
TW202306033A (zh) 用於形成導電通孔之方法，及相關之裝置及系統
US20180012835A1 (en) Semiconductor device and method for manufacturing the same
TW202236568A (zh) 半導體裝置
WO2022146557A1 (en) Methods for forming conductive vias, and associated devices and systems
US20240112987A1 (en) Semiconductor device and methods of manufacturing
TW202322200A (zh) 半導體結構
US20220352018A1 (en) Carbon-based liner to reduce contact resistance
US20230008239A1 (en) Barrier layer for an interconnect structure
US20230282513A1 (en) Semiconductor structure formation
TWI802378B (zh) 半導體裝置及其形成方法
US20230299002A1 (en) Semiconductor devices and methods of formation
TW202416809A (zh) 記憶體裝置
US20230137108A1 (en) Semiconductor interconnect structures and methods of formation
US20230326958A1 (en) Metal-insulator-metal capacitor and methods of manufacturing
US20230343637A1 (en) Semiconductor device and methods of formation
US20230395429A1 (en) Conductive structures and methods of forming the same
US20240074137A1 (en) Capacitorless dynamic random access memory and methods of formation