TW202305793A - 記憶體裝置及操作該記憶體裝置的方法 - Google Patents

記憶體裝置及操作該記憶體裝置的方法 Download PDF

Info

Publication number
TW202305793A
TW202305793A TW111123689A TW111123689A TW202305793A TW 202305793 A TW202305793 A TW 202305793A TW 111123689 A TW111123689 A TW 111123689A TW 111123689 A TW111123689 A TW 111123689A TW 202305793 A TW202305793 A TW 202305793A
Authority
TW
Taiwan
Prior art keywords
voltage
read
memory
word line
voltages
Prior art date
Application number
TW111123689A
Other languages
English (en)
Inventor
金在雄
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW202305793A publication Critical patent/TW202305793A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一種記憶體裝置包括：多個記憶體單元；周邊電路，其被配置為執行從連接到被選字線的記憶體單元讀取數據的讀取操作；以及讀取操作控制器，其被配置為向被選字線施加多個讀取電壓，在向被選字線施加多個讀取電壓當中的用於確定具有高於基準電壓的閾值電壓的記憶體單元的編程狀態的第一讀取電壓的同時向未選字線施加第一通過電壓，以及在向被選字線施加多個讀取電壓當中的用於確定具有低於基準電壓的閾值電壓的記憶體單元的編程狀態的第二讀取電壓的同時向未選字線施加高於第一通過電壓的第二通過電壓。

Description

記憶體裝置及操作該記憶體裝置的方法
本揭示內容涉及電子裝置，並且更具體地，涉及記憶體裝置及操作該記憶體裝置的方法。 相關申請案的交叉引用
本申請案主張於2021年7月15日在韓國知識產權局提交的韓國專利申請案號10-2021-0093055的優先權，該韓國專利申請案的全部公開內容通過引用併入本文中。
儲存裝置是在諸如計算機或智慧電話之類的主機裝置的控制下存儲數據的裝置。儲存裝置可以包括存儲數據的記憶體裝置和控制記憶體裝置的記憶體控制器。記憶體裝置可以分類為揮發性記憶體裝置和非揮發性記憶體裝置。
揮發性記憶體裝置可以是僅在供電時存儲數據並且在斷電時丟失所存儲的數據的裝置。揮發性記憶體裝置可以包括靜態隨機存取記憶體（SRAM）、動態隨機存取記憶體（DRAM）等。
非揮發性記憶體裝置是即使斷電也不會丟失數據的裝置。非揮發性記憶體裝置包括唯讀記憶體（ROM）、可編程ROM（PROM）、電可編程ROM（EPROM）、電可擦可編程ROM（EEPROM）、快閃記憶體等。
根據本揭示內容的實施方式，一種記憶體裝置可以包括：多個記憶體單元，其連接到多條字線；周邊電路，其被配置為執行從多個記憶體單元當中的記憶體單元讀取數據的讀取操作，所述記憶體單元連接到多條字線當中的被選字線；以及讀取操作控制器，其被配置為控制周邊電路，以向被選字線施加多個讀取電壓，在向被選字線施加多個讀取電壓當中的用於確定具有高於基準電壓的閾值電壓的記憶體單元的編程狀態的第一讀取電壓的同時向多條字線當中的除了被選字線之外的未選字線施加第一通過電壓，以及在向被選字線施加多個讀取電壓當中的用於確定具有低於基準電壓的閾值電壓的記憶體單元的編程狀態的第二讀取電壓的同時向未選字線施加高於第一通過電壓的第二通過電壓。
根據本揭示內容的實施方式，一種操作記憶體裝置的方法可以包括：向被選字線施加多個讀取電壓當中的第一讀取電壓；向未選字線施加第一通過電壓；向被選字線施加多個讀取電壓當中的與第一讀取電壓不同的第二讀取電壓；以及向未選字線施加高於第一通過電壓的第二通過電壓。
根據本揭示內容的實施方式，一種操作記憶體裝置的方法可以包括：向被選字線施加多個讀取電壓中的任何一個；在向被選字線施加多個讀取電壓當中的用於確定具有高於基準電壓的閾值電壓的記憶體單元的編程狀態的第一讀取電壓的同時向未選字線施加第一通過電壓；以及在向被選字線施加多個讀取電壓當中的用於確定具有低於基準電壓的閾值電壓的記憶體單元的編程狀態的第二讀取電壓的同時向未選字線施加高於第一通過電壓的第二通過電壓。
根據本說明書或本申請案中揭示的概念的實施方式的具體結構或功能描述僅是為了描述根據本揭示內容的概念的實施方式而例示。根據本揭示內容的概念的實施方式可以以各種形式來實施並且不應被解釋為限於在本說明書或本申請案中描述的實施方式。
應當理解，儘管在本文中可以使用術語第一、第二、第三等來描述各種元件，但是這些元件不應受這些術語的限制。這些術語僅用於將一個元件與另一個元件區分開，而不用於唯一地限定元件本身或表示特定順序。
本揭示內容的實施方式提供了能夠改進讀取擾動的記憶體裝置及操作該記憶體裝置的方法。
根據實施方式，提供了能夠改進讀取擾動的記憶體裝置及操作該記憶體裝置的方法。
圖1是例示了根據本揭示內容的實施方式的儲存裝置的圖。
參照圖1，儲存裝置50可以包括記憶體裝置100和控制該記憶體裝置的操作的記憶體控制器200。儲存裝置50可以是在諸如蜂窩電話、智慧電話、MP3播放器、膝上型計算機、臺式計算機、遊戲機、TV、平板PC或車載信息娛樂系統之類的主機300的控制下存儲數據的裝置。
根據作為與主機300的通信方法的主機介面，儲存裝置50可以被製造為各種類型的儲存裝置之一。例如，儲存裝置50可以被配置為諸如以下各種類型的儲存裝置中的任何一種：SSD；MMC、eMMC、RS-MMC和微型MMC形式的多媒體卡；SD、迷你SD和微型SD形式的安全數位卡；通用串列匯流排（USB）儲存裝置；通用快閃儲存（UFS）裝置；個人計算機記憶卡國際協會（PCMCIA）卡型儲存裝置；周邊組件互連（PCI）卡型儲存裝置；PCI-快速（PCI-E）卡型儲存裝置；緊湊型快閃記憶體（CF）卡；智慧媒體卡和記憶棒。
儲存裝置50可以被製造為各種類型的封裝件中的任何一種。例如，儲存裝置50可以被製造為諸如以下各種類型的封裝類型中的任何一種：封裝體疊層（POP）、系統級封裝（SIP）、晶片上系統（SOC）、多晶片封裝（MCP）、板上晶片（COB）、晶圓級製造封裝（WFP）和晶圓級堆疊封裝（WSP）。
記憶體裝置100可以存儲數據。記憶體裝置100在記憶體控制器200的控制下操作。記憶體裝置100可以包括記憶體單元陣列（未示出），該記憶體單元陣列包括存儲數據的多個記憶體單元。
記憶體單元中的每一個可以配置為存儲一個數據位元的單級單元（SLC）、存儲兩個數據位元的多級單元（MLC）、存儲三個數據位元的三級單元（TLC）或能夠存儲四個數據位元的四級單元（QLC）。
記憶體單元陣列（未示出）可以包括多個存儲塊。每個存儲塊可以包括多個記憶體單元。一個存儲塊可以包括多個頁。在實施方式中，頁可以是用於將數據存儲在記憶體裝置100中或讀取記憶體裝置100中所存儲的數據的單位。存儲塊可以是用於擦除數據的單位。
在實施方式中，記憶體裝置100可以是雙倍數據速率同步動態隨機存取記憶體（DDR SDRAM）、低功率雙倍數據速率4（LPDDR4）SDRAM、圖形雙倍數據速率（GDDR）SDRAM、低功率DDR（LPDDR）、Rambus動態隨機存取記憶體（RDRAM）、NAND快閃記憶體、垂直NAND快閃記憶體、NOR快閃記憶體、電阻式隨機存取記憶體（RRAM）、相變隨機存取記憶體（PRAM）、磁阻隨機存取記憶體（MRAM）、鐵電隨機存取記憶體（FRAM）、自旋轉移力矩隨機存取記憶體（STT-RAM）等。在本說明書中，為了便於描述，假設記憶體裝置100是NAND快閃記憶體。
記憶體裝置100被配置為從記憶體控制器200接收命令CMD和位址ADDR，並且存取記憶體單元陣列中由位址所選擇的區域。記憶體裝置100可以對由位址ADDR所選擇的區域執行由命令CMD所指示的操作。例如，記憶體裝置100可以執行寫入操作（編程操作）、讀取操作和擦除操作。在編程操作期間，記憶體裝置100可以將數據編程到由位址ADDR所選擇的區域。在讀取操作期間，記憶體裝置100可以從由位址ADDR所選擇的區域讀取數據。在擦除操作期間，記憶體裝置100可以擦除在由位址ADDR所選擇的區域中所存儲的數據。
在實施方式中，記憶體裝置100可以包括讀取操作控制器131。
讀取操作控制器131可以控制記憶體裝置100的讀取操作。
例如，讀取操作控制器131可以控制記憶體裝置100向被選字線施加多個讀取電壓。另外，讀取操作控制器131可以控制記憶體裝置100在向被選字線施加讀取電壓的同時向未選字線施加通過電壓。
此外，在以三維結構形成的存儲塊中，由於記憶體單元在Z方向上沿垂直通道堆疊，以便增加記憶體裝置100的整合度，因此需要減小記憶體單元之間的空間。在以三維結構形成的存儲塊中，由於記憶體單元可以形成在與字線接觸的垂直通道中，所以記憶體裝置100的整合度可以隨著彼此間隔開的字線之間的距離減小而增加。然而，當字線之間的距離減小時，由於記憶體單元之間的距離同時減小，因此在讀取操作期間在記憶體單元之間可能出現干擾現象。在這種情況下，記憶體單元的閾值電壓分佈可能劣化。因此，記憶體裝置100可以通過在讀取操作期間增加向未選字線施加的通過電壓來改進由於干擾現象而引起的劣化。然而，當施加到未選字線的通過電壓增加時，出現讀取擾動現象。
因此，根據本揭示內容的實施方式，可以通過根據施加到被選字線的讀取電壓向未選字線施加多個通過電壓中的任何一個，來改進讀取擾動現象。
記憶體控制器200可以控制儲存裝置50的整體操作。
當電源被施加到儲存裝置50時，記憶體控制器200可以執行韌體（FW）。當記憶體裝置100是快閃記憶體裝置時，韌體（FW）可以包括控制與主機300的通信的主機介面層（HIL）。記憶體控制器200可以包括控制主機300與記憶體裝置100之間的通信的快閃記憶體轉換層（FTL）、以及控制與記憶體裝置100的通信的快閃記憶體介面層（FIL）。
在實施方式中，記憶體控制器200可以從主機300接收數據和邏輯塊位址（LBA），並且可以將LBA轉換為物理塊位址（PBA），該PBA指示記憶體裝置100中所包括的數據將要被存儲於其中的記憶體單元的位址。在本說明書中，LBA和“邏輯位址”或“邏輯的位址”可以用作相同的含義。在本說明書中，PBA和“物理位址”可以用作相同的含義。
記憶體控制器200可以根據主機300的請求，來控制記憶體裝置100執行編程操作、讀取操作、擦除操作等。在編程操作期間，記憶體控制器200可以向記憶體裝置100提供寫入命令、PBA和數據。在讀取操作期間，記憶體控制器200可以向記憶體裝置100提供讀取命令和PBA。在擦除操作期間，記憶體控制器200可以向記憶體裝置100提供擦除命令和PBA。
在實施方式中，記憶體控制器200可以經由通道連接到記憶體裝置100。例如，記憶體控制器200可以通過經由通道向記憶體裝置100提供命令和位址來控制記憶體裝置100執行編程操作、讀取操作、擦除操作等。
在實施方式中，記憶體控制器200可以與來自主機300的請求無關地，獨立地生成命令、位址和數據，並且將該命令、位址和數據發送到記憶體裝置100。例如，記憶體控制器200可以向記憶體裝置100提供用於執行伴隨執行損耗平衡、讀取回收、廢料收集等的讀取操作和編程操作的命令、位址和數據。
在實施方式中，記憶體控制器200可以控制至少兩個或更多個記憶體裝置100。在這種情況下，記憶體控制器200可以根據交織方法來控制記憶體裝置100以提高操作性能。交織方法可以是控制至少兩個記憶體裝置100的操作以彼此重疊的方法。
主機300可以使用諸如以下各種通信方法中的至少一種與儲存裝置50通信：通用串列匯流排（USB）、串列AT附件（SATA）、串列附接SCSI（SAS）、高速晶片間（HSIC）、小型計算機系統介面（SCSI）、周邊組件互連（PCI）、PCI-快速（PCIe）、快速非揮發性記憶體（NVMe）、通用快閃儲存件（UFS）、安全數位（SD）、多媒體卡（MMC）、嵌入式MMC（eMMC）、雙列直插式記憶體模組（DIMM）、帶暫存器的DIMM（RDIMM）和減載DIMM（LRDIMM）。
圖2是例示了圖1的記憶體裝置100的圖。
參照圖2，記憶體裝置100可以包括記憶體單元陣列110、周邊電路120和控制邏輯130。控制邏輯130可以實現為硬體、軟體、或者硬體和軟體的組合。例如，控制邏輯130可以是根據算法操作的控制邏輯電路和/或執行控制邏輯代碼的處理器。
記憶體單元陣列110包括多個存儲塊BLK1至BLKz。多個存儲塊BLK1至BLKz通過列線RL連接到列解碼器121。多個存儲塊BLK1至BLKz可以通過位元線BL1至BLm連接到頁緩衝器組123。多個存儲塊BLK1至BLKz中的每一個包括多個記憶體單元。作為實施方式，多個記憶體單元是非揮發性記憶體單元。連接到相同字線的記憶體單元可以被定義為一頁。因此，一個存儲塊可以包括多個頁。
列線RL可以包括至少一條源極選擇線、多條字線和至少一條汲極選擇線。
記憶體單元陣列110中所包括的每個記憶體單元可以被配置為存儲一個數據位元的SLC、存儲兩個數據位元的MLC、存儲三個數據位元的TLC或者存儲四個數據位元的QLC。
周邊電路120可以被配置為在控制邏輯130的控制下對記憶體單元陣列110的被選區域執行編程操作、讀取操作或擦除操作。周邊電路120可以驅動記憶體單元陣列110。例如，周邊電路120可以在控制邏輯130的控制下向列線RL和位元線BL1至BLm施加各種操作電壓或者使所施加的電壓放電。
周邊電路120可以包括列解碼器121、電壓產生器122、頁緩衝器組123、行解碼器124和輸入/輸出電路125。
列解碼器121通過列線RL連接到記憶體單元陣列110。列線RL可以包括至少一條源極選擇線、多條字線和至少一條汲極選擇線。在實施方式中，字線可以包括正常字線和虛設字線。在實施方式中，列線RL可以進一步包括管式選擇線。
列解碼器121被配置為響應於控制邏輯130的控制而操作。列解碼器121從控制邏輯130接收列位址RADD。
列解碼器121被配置為對從控制邏輯130接收的列位址RADD進行解碼。列解碼器121根據經解碼的位址來選擇存儲塊BLK1至BLKz當中的至少一個存儲塊。另外，列解碼器121可以根據經解碼的位址來選擇被選存儲塊的至少一條字線，以向所述至少一條字線WL施加由電壓產生器122所生成的電壓。
例如，在編程操作期間，列解碼器121可以向被選字線施加編程電壓，並且向未選字線施加位準低於編程電壓的編程通過電壓。在編程驗證操作期間，列解碼器121可以向被選字線施加驗證電壓，並且向未選字線施加高於驗證電壓的驗證通過電壓。在讀取操作期間，列解碼器121可以向被選字線施加讀取電壓，並且向未選字線施加高於讀取電壓的讀取通過電壓。
在實施方式中，以存儲塊為單位執行記憶體裝置100的擦除操作。在擦除操作期間，列解碼器121可以根據經解碼的位址來選擇一個存儲塊。在擦除操作期間，列解碼器121可以向連接到被選存儲塊的字線施加接地電壓。
電壓產生器122響應於控制邏輯130的控制而操作。電壓產生器122被配置為使用提供給記憶體裝置100的外部電源電壓來生成多個電壓。具體地，電壓產生器122可以響應於操作信號OPSIG而生成用於編程操作、讀取操作和擦除操作的各種操作電壓Vop。例如，電壓產生器122可以響應於控制邏輯130的控制而生成編程電壓、驗證電壓、通過電壓、讀取電壓、擦除電壓等。
作為實施方式，電壓產生器122可以通過調整外部電源電壓來生成內部電源電壓。由電壓產生器122生成的內部電源電壓用作記憶體裝置100的操作電壓。
作為實施方式，電壓產生器122可以使用外部電源電壓或內部電源電壓來生成多個電壓。
例如，電壓產生器122可以包括接收內部電源電壓的多個泵浦電容器，並且可以響應於控制邏輯130的控制而選擇性地激活多個泵浦電容器以生成多個電壓。
所生成的多個電壓可以通過列解碼器121被供應到記憶體單元陣列110。
頁緩衝器組123包括第一頁緩衝器PB1至第m頁緩衝器PBm。第一頁緩衝器PB1至第m頁緩衝器PBm分別通過第一位元線BL1至第m位元線BLm連接到記憶體單元陣列110。第一頁緩衝器PB1至第m頁緩衝器PBm響應於控制邏輯130的控制而操作。具體地，第一頁緩衝器PB1至第m頁緩衝器PBm可以響應於頁緩衝器控制信號PBSIGNALS而操作。例如，在讀取操作或驗證操作期間，第一頁緩衝器PB1至第m頁緩衝器PBm可以臨時存儲通過第一位元線BL1至第m位元線BLm接收的數據，或者可以感測位元線BL1至BLm的電壓或電流。
具體地，在編程操作期間，當編程脈衝被施加到被選字線時，第一頁緩衝器PB1至第m頁緩衝器PBm可以通過第一位元線BL1至第m位元線BLm向被選記憶體單元傳送通過輸入/輸出電路125接收到的數據DATA。根據所傳送的數據DATA對被選頁的記憶體單元進行編程。與施加有編程允許電壓（例如，接地電壓）的位元線連接的記憶體單元可以具有增加的閾值電壓。與施加有編程禁止電壓（例如，電源電壓）的位元線連接的記憶體單元的閾值電壓可以被保持。在編程驗證操作期間，第一頁緩衝器PB1至第m頁緩衝器PBm通過第一位元線BL1至第m位元線BLm從被選記憶體單元讀取頁數據。
在讀取操作期間，第一頁緩衝器PB1至第m頁緩衝器PBm通過第一位元線BL1至第m位元線BLm從被選頁的記憶體單元讀取數據DATA，並且在行解碼器124的控制下，將所讀取的數據DATA輸出到輸入/輸出電路125。
在擦除操作期間，第一頁緩衝器PB1至第m頁緩衝器PBm可以使第一位元線BL1至第m位元線BLm浮置。
行解碼器124可以響應於行位址CADD而在輸入/輸出電路125和頁緩衝器組123之間傳送數據。例如，行解碼器124可以通過數據線DL與第一頁緩衝器PB1至第m頁緩衝器PBm交換數據，或者可以通過行線CL與輸入/輸出電路125交換數據。
輸入/輸出電路125可以向控制邏輯130傳送從參照圖1描述的記憶體控制器200接收的命令CMD和位址ADDR，或者可以與行解碼器124交換數據DATA。
在讀取操作或驗證操作期間，感測電路126可以響應於允許位元信號VRYBIT而生成基準電流，並且將從頁緩衝器組123接收的感測電壓VPB與由基準電流產生的基準電壓進行比較以輸出通過信號PASS或失敗信號FAIL。
控制邏輯130可以響應於命令CMD和位址ADDR而輸出操作信號OPSIG、列位址RADD、頁緩衝器控制信號PBSIGNALS和允許位元VRYBIT，以控制周邊電路120。另外，控制邏輯130可以響應於通過信號PASS或失敗信號FAIL而確定驗證操作是通過還是失敗。
在實施方式中，控制邏輯130可以包括參照圖1描述的讀取操作控制器131。
讀取操作控制器131可以控制周邊電路120執行讀取操作。例如，讀取操作控制器131可以控制周邊電路向被選字線施加多個讀取電壓。此時，多個讀取電壓可以是用於區分基於閾值電壓劃分的多個編程狀態的讀取電壓。
在實施方式中，讀取操作控制器131可以控制周邊電路120以根據施加到被選字線的讀取電壓向未選字線施加多個通過電壓中的任何一個通過電壓。
例如，讀取操作控制器131可以控制周邊電路120以在向被選字線施加多個讀取電壓中的第一讀取電壓的同時向未選字線施加第一通過電壓。此時，第一讀取電壓可以是用於確定具有高於基準電壓的閾值電壓的記憶體單元的編程狀態的讀取電壓。
另外，讀取操作控制器131可以控制周邊電路120以在向被選字線施加多個讀取電壓當中的第二讀取電壓的同時向未選字線施加高於第一通過電壓的第二通過電壓。此時，第二讀取電壓可以是用於確定具有低於基準電壓的閾值電壓的記憶體單元的編程狀態的讀取電壓。在這種情況下，第一讀取電壓可以高於第二讀取電壓。
在實施方式中，基準電壓可以是成為用於將多個編程狀態劃分為兩個組的基準的電壓。例如，基準電壓可以是用於將多個編程狀態劃分為高編程狀態和低編程狀態的電壓。此時，高編程狀態可以是具有高於基準電壓的閾值電壓的編程狀態。低編程狀態可以是具有低於基準電壓的閾值電壓的編程狀態。
在實施方式中，基準電壓可以是多個讀取電壓當中的具有中間幅度的讀取電壓。中間幅度可以是大於多個讀取電壓當中的最小值且小於多個讀取電壓當中的最大值的值。例如，當多個讀取電壓包括5V、10V和15V時，則中間幅度可以是10V。在另一實施方式中，基準電壓可以是多個讀取電壓當中具有最小幅度的讀取電壓。然而，與上述示例不同，基準電壓可以根據實施方式以各種方式設置。
圖3是例示了圖2的記憶體單元陣列的實施方式的圖。
參照圖3，記憶體單元陣列110包括多個存儲塊BLK1至BLKz。每個存儲塊可以具有三維結構。每個存儲塊包括堆疊在基板上的多個記憶體單元。這樣的多個記憶體單元沿著+X方向、+Y方向和+Z方向佈置。參照圖4和圖5描述每個存儲塊的結構。
圖4是例示了圖3的存儲塊BLK1至BLKz當中的任意一個存儲塊BLKa的電路圖。
參照圖4，存儲塊BLKa包括多個記憶體單元串CS11至CS1m和CS21至CS2m。作為實施方式，多個記憶體單元串CS11至CS1m和CS21至CS2m中的每一個可以形成為“U”形狀。在存儲塊BLKa中，沿列方向（即，+X方向）佈置m個記憶體單元串。在圖4中，沿行方向（即，+Y方向）佈置兩個記憶體單元串。然而，這是為了便於描述，並且可以理解的是，可以沿行方向佈置三個或更多個記憶體單元串。
多個記憶體單元串CS11至CS1m和CS21至CS2m中的每一個包括至少一個源極選擇電晶體SST、第一記憶體單元MC1至第n記憶體單元MCn、管式電晶體PT和至少一個汲極選擇電晶體DST。
選擇電晶體SST和DST以及記憶體單元MC1至MCn中的每一個可以具有相似的結構。作為實施方式，選擇電晶體SST和DST以及記憶體單元MC1至MCn中的每一個可以包括通道層、隧穿絕緣膜、電荷儲存膜和阻擋絕緣膜。作為實施方式，可以在每個記憶體單元串中設置用於提供通道層的柱。作為實施方式，可以在每個記憶體單元串中設置用於提供通道層、隧穿絕緣膜、電荷儲存膜和阻擋絕緣膜中的至少一個的柱。
每個記憶體單元串的源極選擇電晶體SST連接在公共源極線CSL與記憶體單元MC1至MCp之間。
作為實施方式，佈置在同一列中的記憶體單元串的源極選擇電晶體連接到在列方向上延伸的源極選擇線，並且佈置在不同列中的記憶體單元串的源極選擇電晶體連接到不同的源極選擇線。在圖4中，第一列的記憶體單元串CS11至CS1m的源極選擇電晶體連接至第一源極選擇線SSL1。第二列的記憶體單元串CS21至CS2m的源極選擇電晶體連接至第二源極選擇線SSL2。
作為另一實施方式，記憶體單元串CS11至CS1m和CS21至CS2m的源極選擇電晶體可以共同連接至一條源極選擇線。
每個記憶體單元串的第一記憶體單元MC1至第n記憶體單元MCn連接在源極選擇電晶體SST和汲極選擇電晶體DST之間。
第一記憶體單元MC1至第n記憶體單元MCn可以被劃分為第一記憶體單元MC1至第p記憶體單元MCp和第（p+1）記憶體單元MCp+1至第n記憶體單元MCn。第一記憶體單元MC1至第p記憶體單元MCp在與+Z方向相反的方向上依次佈置，並且串聯連接在源極選擇電晶體SST和管式電晶體PT之間。第（p+1）記憶體單元MCp+1至第n記憶體單元MCn在+Z方向上依次佈置，並且串聯連接在管式電晶體PT和汲極選擇電晶體DST之間。第一記憶體單元MC1至第p記憶體單元MCp和第（p+1）記憶體單元MCp+1至第n記憶體單元MCn通過管式電晶體PT彼此連接。每個記憶體單元串的第一記憶體單元MC1至第n記憶體單元MCn的閘極分別連接至第一字線WL1至第n字線WLn。
每個記憶體單元串的管式電晶體PT的閘極連接到管式線PL。
每個記憶體單元串的汲極選擇電晶體DST連接在相應位元線與記憶體單元MCp+1至MCn之間。沿列方向佈置的記憶體單元串的汲極選擇電晶體DST連接到在列方向上延伸的汲極選擇線。第一列的記憶體單元串CS11至CS1m的汲極選擇電晶體連接至第一汲極選擇線DSL1。第二列的記憶體單元串CS21至CS2m的汲極選擇電晶體連接至第二汲極選擇線DSL2。
沿行方向佈置的單元串連接至在行方向延伸的位元線。在圖4中，第一行的記憶體單元串CS11和CS21連接到第一位元線BL1。第m行的記憶體單元串CS1m和CS2m連接到第m位元線BLm。
在列方向上佈置的記憶體單元串中的連接到同一字線的記憶體單元構成一頁。例如，在第一列的記憶體單元串CS11至CS1m當中的連接至第一字線WL1的記憶體單元構成一頁。在第二列的記憶體單元串CS21至CS2m當中的連接至第一字線WL1的記憶體單元構成另一頁。可以通過選擇汲極選擇線DSL1和DSL2中的任一條來選擇沿一個列方向佈置的記憶體單元串。可以通過選擇字線WL1至WLn中的任何一條來選擇被選記憶體單元串中的一頁。
作為另一實施方式，可以提供偶數位元線和奇數位元線來代替第一位元線BL1至第m位元線BLm。另外，在列方向上佈置的記憶體單元串CS11至CS1m或CS21至SC2m當中的偶數編號的記憶體單元串可以分別連接至偶數位元線，並且在列方向上佈置的記憶體單元串CS11至CS1m或CS21至CS2m當中的奇數編號的記憶體單元串可以分別連接到奇數位元線。
作為實施方式，第一記憶體單元MC1至第n記憶體單元MCn中的至少一個可以用作虛設記憶體單元。例如，提供至少一個虛設記憶體單元以減小源極選擇電晶體SST與記憶體單元MC1至MCp之間的電場。另選地，提供至少一個虛設記憶體單元以減小汲極選擇電晶體DST與記憶體單元MCp+1至MCn之間的電場。隨著提供的虛設記憶體單元越多，提高了對存儲塊BLKa的操作可靠性，但是存儲塊BLKa的尺寸增加。隨著提供的記憶體單元越少，可以減小存儲塊BLKa的尺寸，但是對存儲塊BLKa的操作可靠性會降低。
為了有效地控制至少一個虛設記憶體單元，每個虛設記憶體單元可以具有所需的閾值電壓。在對存儲塊BLKa的擦除操作之前或之後，可以對全部或部分虛設記憶體單元執行編程操作。當在執行編程操作之後執行擦除操作時，通過控制施加到與各個虛設記憶體單元連接的虛設字線的電壓，可以使虛設記憶體單元具有所需的閾值電壓。
圖5是例示了圖3的存儲塊BLK1至BLKz中的任意一個存儲塊BLKb的另一實施方式的電路圖。
參照圖5，存儲塊BLKb包括多個記憶體單元串CS11′至CS1m′和CS21′至CS2m′。多個記憶體單元串CS11′至CS1m′和CS21′至CS2m′中的每一個沿+Z方向延伸。多個記憶體單元串CS11′至CS1m′和CS21′至CS2m′中的每一個包括堆疊在存儲塊BLKb下面的基板（未示出）上的至少一個源極選擇電晶體SST、第一記憶體單元MC1至第n記憶體單元MCn、以及至少一個汲極選擇電晶體DST。
每個記憶體單元串的源極選擇電晶體SST連接在公共源極線CSL與記憶體單元MC1至MCn之間。佈置在相同列中的記憶體單元串的源極選擇電晶體連接到相同的源極選擇線。佈置在第一列中的記憶體單元串CS11′至CS1m′的源極選擇電晶體連接到第一源極選擇線SSL1。佈置在第二列中的記憶體單元串CS21′至CS2m′的源極選擇電晶體連接到第二源極選擇線SSL2。作為另一實施方式，記憶體單元串CS11′至CS1m′和CS21′至CS2m′的源極選擇電晶體可以共同連接至一條源極選擇線。
每個記憶體單元串的第一記憶體單元MC1至第n記憶體單元MCn串聯連接在源極選擇電晶體SST和汲極選擇電晶體DST之間。第一記憶體單元MC1至第n記憶體單元MCn的閘極分別連接至第一字線WL1至第n字線WLn。
每個記憶體單元串的汲極選擇電晶體DST連接在相應位元線與記憶體單元MC1至MCn之間。沿列方向佈置的記憶體單元串的汲極選擇電晶體連接至在列方向上延伸的汲極選擇線。第一列的記憶體單元串CS11′至CS1m′的汲極選擇電晶體連接到第一汲極選擇線DSL1。第二列的記憶體單元串CS21′至CS2m′的汲極選擇電晶體連接到第二汲極選擇線DSL2。
結果，除了從每個記憶體單元串中排除管式電晶體PT之外，圖5的存儲塊BLKb具有與圖4的存儲塊BLKa的等效電路類似的等效電路。
作為另一實施方式，可以提供偶數位元線和奇數位元線來代替第一位元線BL1至第m位元線BLm。另外，在列方向上佈置的記憶體單元串CS11′至CS1m′或CS21′至CS2m′中的偶數編號的記憶體單元串可以連接到偶數位元線，並且在列方向上佈置的記憶體單元串CS11′至CS1m′或CS21′至CS2m′中的奇數編號的記憶體單元串可以分別連接至奇數位元線。
作為實施方式，第一記憶體單元MC1至第n記憶體單元MCn中的至少一個可以用作虛設記憶體單元。例如，提供至少一個虛設記憶體單元以減小源極選擇電晶體SST與記憶體單元MC1至MCn之間的電場。另選地，提供至少一個虛設記憶體單元以減小汲極選擇電晶體DST與記憶體單元MC1至MCn之間的電場。隨著提供的虛設記憶體單元越多，提高了對存儲塊BLKb的操作可靠性，但是存儲塊BLKb的尺寸增加。隨著提供的記憶體單元越少，可以減小存儲塊BLKb的尺寸，但是對存儲塊BLKb的操作可靠性會降低。
為了有效地控制至少一個虛設記憶體單元，每個虛設記憶體單元可以具有所需的閾值電壓。在對存儲塊BLKb的擦除操作之前或之後，可以對全部或部分虛設記憶體單元執行編程操作。當在執行編程操作之後執行擦除操作時，通過控制施加到與各個虛設記憶體單元連接的虛設字線的電壓，可以使虛設記憶體單元具有所需的閾值電壓。
圖6是例示了記憶體單元的閾值電壓分佈的圖。
在本揭示內容的實施方式中，作為示例來描述以TLC方法編程的記憶體單元的閾值電壓分佈。
參照圖6，水平軸表示記憶體單元的閾值電壓，並且垂直軸表示記憶體單元的數量。
作為連接到被選字線的記憶體單元的被選記憶體單元在被執行編程操作之前可以具有對應於擦除狀態E的閾值電壓分佈。
當記憶體單元存儲對應於三位元的數據時，記憶體單元可以被編程為具有與擦除狀態E、第一編程狀態P1、第二編程狀態P2、第三編程狀態P3、第四編程狀態P4、第五編程狀態P5、第六編程狀態P6和第七編程狀態P7中的任何一個狀態對應的閾值電壓。
擦除狀態E可以對應於數據“111”，第一編程狀態P1可以對應於數據“011”，第二編程狀態P2可以對應於數據“001”，第三編程狀態P3可以對應於數據“000”，第四編程狀態P4可以對應於數據“010”，第五編程狀態P5可以對應於數據“110”，第六編程狀態P6可以對應於數據“100”，並且第七編程狀態P7可以對應於數據“101”。然而，與每個編程狀態相對應的數據僅是示例並且可以以各種方式修改。
連接到一條字線的記憶體單元可以被定義為一個物理頁，並且包括在一個物理頁中的記憶體單元可以存儲第一邏輯頁數據至第三邏輯頁數據。例如，第一邏輯頁數據可以是存儲在最低有效位元（LSB）頁LSB_P中的數據，第二邏輯頁數據可以是存儲在中央有效位元（CSB）頁CSB_P中的數據，並且第三邏輯頁數據可以是存儲在最高有效位元（MSB）頁MSB_P中的數據。
當編程操作結束時，被選記憶體單元可以具有與擦除狀態E、第一編程狀態P1、第二編程狀態P2、第三編程狀態P3、第四編程狀態P4、第五編程狀態P5、第六編程狀態P6和第七編程狀態P7中的任何一個狀態對應的閾值電壓。記憶體裝置100可以通過使用第一讀取電壓Vr1至第七讀取電壓Vr7執行讀取操作來讀取被選記憶體單元中存儲的數據。
第一讀取電壓Vr1可以是區分擦除狀態E和第一編程狀態P1的讀取電壓，第二讀取電壓Vr2可以是區分第一編程狀態P1和第二編程狀態P2的讀取電壓，第三讀取電壓Vr3可以是區分第二編程狀態P2和第三編程狀態P3的讀取電壓，第四讀取電壓Vr4可以是區分第三編程狀態P3和第四編程狀態P4的讀取電壓，第五讀取電壓Vr5可以是區分第四編程狀態P4和第五編程狀態P5的讀取電壓，第六讀取電壓Vr6可以是區分第五編程狀態P5和第六編程狀態P6的讀取電壓，並且第七讀取電壓Vr7可以是區分第六編程狀態P6和第七編程狀態P7的讀取電壓。
圖7是例示了讀取擾動現象的波形圖。
參照圖7，時段T0至時段T2可以是通道預充電時段。
在時段T0，可以向被選字線Selected WL、被選汲極選擇線Selected DSL和被選源極選擇線Selected SSL施加導通電壓Vturn_on。此外，可以向未選字線Unselected WL施加第一通過電壓Vpass1。因此，被選存儲塊的源極選擇電晶體、多個記憶體單元和汲極選擇電晶體可以導通。此外，被選存儲塊的通道可以電連接到接地電壓位準的源極線，因此可以去除被選存儲塊的通道中的熱電洞。
另外，感測節點預充電信號SA_PRECH_N可以具有高位準，頁緩衝器感測信號PB_SENSE可以具有低位準，感測信號SA_SENSE可以具有低位準，以及子設置信號SSET可以具有低位準。
在時段T1，作為實施方式，可以向被選字線Selected WL施加接地電壓。作為另一實施方式，可以向被選字線施加不同於接地電壓的電壓。
時段T2至時段T5可以是讀取操作時段。
在時段T2，可以向被選字線施加多個讀取電壓Vr1至Vr7中的任何一個。在被選汲極選擇線Selected DSL和被選源極選擇線Selected SSL處可以保持導通電壓Vturn_on。另外，在未選字線Unselected WL處可以保持第一通過電壓Vpass1。
另外，感測節點預充電信號SA_PRECH_N可以改變為低位準，頁緩衝器感測信號PB_SENSE可以改變為高位準，並且感測信號SA_SENSE可以改變為高位準。因此，可以從連接到被選字線Selected WL的被選記憶體單元感測電流。
在時段T3，感測信號SA_SENSE可以改變為低位準，並且子設置信號SSET可以改變為高位準。因此，從被選記憶體單元讀取的數據可以存儲在鎖存器中。
在時段T4，可以向被選字線Selected WL施加平衡電壓Veq。平衡電壓Veq可以具有與第一通過電壓Vpass1相同的電位位準。因此，被選字線Selected WL和未選字線Unselected WL可以在相同的電位位準進行放電，並且可以在相同的放電時間期間放電，並且可以被放電到相同的位準。
另外，子設置信號SSET可以改變為低位準。
在時段T5，可以使被選字線Selected WL和未選字線Unselected WL放電。
此外，在讀取操作期間在未選字線Unselected WL處可以保持第一通過電壓Vpass1。然而，隨著字線之間的距離變窄，可能出現由於相鄰字線的閾值電壓變化而導致被選字線的閾值電壓增加的干擾現象。在這種情況下，在讀取操作期間可以向未選字線Unselected WL施加高於第一通過電壓Vpass1的第二通過電壓Vpass2。也就是說，通過增加向未選字線Unselected WL施加的通過電壓，可以改進字線之間的干擾現象。然而，當施加到未選字線Unselected WL的通過電壓增加時，出現讀取擾動現象。
圖8是例示了根據編程狀態的干擾現象的圖。
參照圖8，水平軸表示記憶體單元的編程狀態，並且垂直軸表示當用於確定編程狀態的讀取電壓施加到被選字線時干擾的大小。
如上所述，隨著字線之間的距離減小，字線之間可能出現干擾現象。
此時，隨著對應於編程狀態的閾值電壓降低，干擾的大小可以增大。例如，根據第一編程狀態P1至第三編程狀態P3的干擾的大小大於根據第四編程狀態P4至第七編程狀態P7的干擾的大小。在這種情況下，需要能夠改進根據第一編程狀態P1至第三編程狀態P3的干擾的方法。
例如，基準電壓可以是多個讀取電壓Vr1至Vr7當中的具有中間幅度的第四讀取電壓Vr4。此時，低編程狀態可以是具有低於第四讀取電壓Vr4的閾值電壓的編程狀態。也就是說，低編程狀態可以是第一編程狀態P1至第三編程狀態P3。另外，高編程狀態可以是具有高於第四讀取電壓Vr4的閾值電壓的編程狀態。也就是說，高編程狀態可以是第四編程狀態P4至第七編程狀態P7。
因此，根據本揭示內容的實施方式，當用於確定低編程狀態的讀取電壓被施加到被選字線時，可以增加施加到未選字線的通過電壓的幅度，從而改進讀取干擾。
圖9是例示了根據本揭示內容的實施方式的讀取操作的示例的波形圖。
圖9的讀取操作可以是用於讀取LSB頁中所存儲的數據的操作。
參照圖9，在時段T0，讀取操作控制器131可以控制周邊電路120向被選字線Selected WL施加導通電壓Vturn_on。
另外，讀取操作控制器131可以控制周邊電路120向未選字線Unselected WL施加第一通過電壓Vpass1。
在時段T1，作為實施方式，可以向被選字線Selected WL施加接地電壓。作為另一實施方式，可以向被選字線施加不同於接地電壓的電壓。
在時段T2，讀取操作控制器131可以控制周邊電路120向被選字線Selected WL施加第七讀取電壓Vr7。此時，第七讀取電壓Vr7可以是用於確定具有高於作為基準電壓的第四讀取電壓Vr4的閾值電壓的第七編程狀態P7的讀取電壓。
此時，施加至未選字線Unselected WL的第一通過電壓Vpass1可以保持。
在時段T3，讀取操作控制器131可以控制周邊電路120向被選字線Selected WL施加第三讀取電壓Vr3。此時，第三讀取電壓Vr3可以是用於確定具有低於作為基準電壓的第四讀取電壓Vr4的閾值電壓的第三編程狀態P3的讀取電壓。
此時，讀取操作控制器131可以控制周邊電路120向未選字線Unselected WL施加高於第一通過電壓Vpass1的第二通過電壓Vpass2。
在時段T4，讀取操作控制器131可以控制周邊電路120向被選字線Selected WL施加平衡電壓Veq。
在時段T5，讀取操作控制器131可以控制周邊電路120使被選字線Selected WL和未選字線Unselected WL放電。
圖10是例示了根據本揭示內容的實施方式的讀取操作的另一示例的波形圖。
圖10的讀取操作可以是用於讀取CSB頁中所存儲的數據的操作。
參照圖10，在時段T0，讀取操作控制器131可以控制周邊電路120向被選字線Selected WL施加導通電壓Vturn_on。
另外，讀取操作控制器131可以控制周邊電路120向未選字線Unselected WL施加第一通過電壓Vpass1。
在時段T1，作為實施方式，可以向被選字線Selected WL施加接地電壓。作為另一實施方式，可以向被選字線施加不同於接地電壓的電壓。
在時段T2，讀取操作控制器131可以控制周邊電路120向被選字線Selected WL施加第六讀取電壓Vr6。此時，第六讀取電壓Vr6可以是用於確定具有高於作為基準電壓的第四讀取電壓Vr4的閾值電壓的第六編程狀態P6的讀取電壓。
此時，施加至未選字線Unselected WL的第一通過電壓Vpass1可以保持。
在時段T3，讀取操作控制器131可以控制周邊電路120向被選字線Selected WL施加第四讀取電壓Vr4。此時，第四讀取電壓Vr4可以是用於確定具有高於作為基準電壓的第四讀取電壓Vr4的閾值電壓的第四編程狀態P4的讀取電壓。
此時，施加至未選字線Unselected WL的第一通過電壓Vpass1可以保持。
在時段T4，讀取操作控制器131可以控制周邊電路120向被選字線Selected WL施加第二讀取電壓Vr2。此時，第二讀取電壓Vr2可以是用於確定具有低於作為基準電壓的第四讀取電壓Vr4的閾值電壓的第二編程狀態P2的讀取電壓。
此時，讀取操作控制器131可以控制周邊電路120向未選字線Unselected WL施加高於第一通過電壓Vpass1的第二通過電壓Vpass2。
在時段T5，讀取操作控制器131可以控制周邊電路120向被選字線Selected WL施加平衡電壓Veq。
在時段T6，讀取操作控制器131可以控制周邊電路120使被選字線Selected WL和未選字線Unselected WL進行放電。
圖11是例示了根據本揭示內容的實施方式的讀取操作的又一示例的波形圖。
圖11的讀取操作可以是用於讀取MSB頁中所存儲的數據的操作。
參照圖11，在時段T0，讀取操作控制器131可以控制周邊電路120向被選字線Selected WL施加導通電壓Vturn_on。
此外，讀取操作控制器131可以控制周邊電路120向未選字線Unselected WL施加第一通過電壓Vpass1。
在時段T1，作為實施方式，可以向被選字線Selected WL施加接地電壓。作為另一實施方式，可以向被選字線施加不同於接地電壓的電壓。
在時段T2，讀取操作控制器131可以控制周邊電路120向被選字線Selected WL施加第五讀取電壓Vr5。此時，第五讀取電壓Vr5可以是用於確定具有高於作為基準電壓的第四讀取電壓Vr4的閾值電壓的第五編程狀態P5的讀取電壓。
此時，施加至未選字線Unselected WL的第一通過電壓Vpass1可以保持。
在時段T3，讀取操作控制器131可以控制周邊電路120向被選字線Selected WL施加第一讀取電壓Vr1。此時，第一讀取電壓Vr1可以是用於確定具有低於作為基準電壓的第四讀取電壓Vr4的閾值電壓的第一編程狀態P1的讀取電壓。
此時，讀取操作控制器131可以控制周邊電路120向未選字線Unselected WL施加高於第一通過電壓Vpass1的第二通過電壓Vpass2。
在時段T4，讀取操作控制器131可以控制周邊電路120向被選字線Selected WL施加平衡電壓Veq。
在時段T5，讀取操作控制器131可以控制周邊電路120使被選字線Selected WL和未選字線Unselected WL進行放電。
圖12是例示了根據本揭示內容的實施方式的讀取操作控制器131的圖。
圖12的讀取操作控制器131可以表示圖1和圖2的讀取操作控制器131。
參照圖12，讀取操作控制器131可以包括讀取電壓控制信號產生器131a和字線控制器131b。
讀取電壓控制信號產生器131a可以生成讀取電壓控制信號，該讀取電壓控制信號指示生成用於讀取操作的多個電壓。讀取電壓控制信號可以被發送給電壓產生器122，並且電壓產生器122可以根據讀取電壓控制信號生成多個讀取電壓、第一通過電壓、第二通過電壓等。
字線控制器131b可以控制施加至多條字線的電壓。
例如，字線控制器131b可以控制周邊電路120向被選字線施加多個讀取電壓中的任何一個。另外，字線控制器131b可以控制周邊電路120，以在向被選字線施加第一讀取電壓的同時向未選字線施加第一通過電壓。另外，字線控制器131b可以控制周邊電路120，以在向被選字線施加第二讀取電壓的同時向未選字線施加第二通過電壓。
圖13是例示了根據本揭示內容的實施方式的操作記憶體裝置的方法的流程圖。
例如，圖13所示的方法可以由圖12所示的讀取操作控制器131來執行。
參照圖13，在步驟S1301中，讀取操作控制器131可以向被選字線施加第一讀取電壓。此時，第一讀取電壓可以是多個讀取電壓當中的用於確定具有高於基準電壓的閾值電壓的記憶體單元的編程狀態的讀取電壓。
在步驟S1303中，讀取操作控制器131可以向未選字線施加第一通過電壓。
在步驟S1305中，讀取操作控制器131可以向被選字線施加第二讀取電壓。此時，第二讀取電壓可以是多個讀取電壓當中的用於確定具有低於基準電壓的閾值電壓的記憶體單元的編程狀態的讀取電壓。
在步驟S1307中，讀取操作控制器131可以向未選字線施加高於第一通過電壓的第二通過電壓。
圖14是例示了圖1的記憶體控制器的圖。
參照圖1和圖14，記憶體控制器200可以包括處理器210、RAM 220、錯誤校正電路230、ROM 240、主機介面250和快閃記憶體介面260。
處理器210可以控制記憶體控制器200的整體操作。RAM 220可以用作記憶體控制器200的緩衝器記憶體、高速緩存記憶體、操作記憶體等。
錯誤校正電路230可以執行錯誤校正。錯誤校正電路230可以基於要通過快閃記憶體介面260寫入記憶體裝置100的數據來執行錯誤校正編碼（ECC編碼）。錯誤校正編碼的數據可以通過快閃記憶體介面260傳送到記憶體裝置100。錯誤校正電路230可以對通過快閃記憶體介面260從記憶體裝置100接收的數據執行錯誤校正解碼（ECC解碼）。例如，錯誤校正電路230可以作為快閃記憶體介面260的組件而包括於快閃記憶體介面260中。
ROM 240可以存儲記憶體控制器200以韌體形式操作所需的各種信息。
記憶體控制器200可以通過主機介面250與外部裝置（例如，主機300、應用處理器等）通信。
記憶體控制器200可以通過快閃記憶體介面260與記憶體裝置100通信。記憶體控制器200可以向記憶體裝置100發送命令、位址、控制信號等，並通過快閃記憶體介面260接收數據。例如，快閃記憶體介面260可以包括NAND介面。
圖15是例示了應用根據本揭示內容的實施方式的儲存裝置的記憶卡系統的方塊圖。
參照圖15，記憶卡系統2000包括記憶體控制器2100、記憶體裝置2200和連接器2300。
記憶體控制器2100連接到記憶體裝置2200。記憶體控制器2100被配置為存取記憶體裝置2200。例如，記憶體控制器2100可以被配置為控制記憶體裝置2200的讀取操作、寫入操作、擦除操作和後臺操作。記憶體控制器2100被配置為提供記憶體裝置2200和主機之間的介面。記憶體控制器2100被配置為驅動用於控制記憶體裝置2200的韌體。記憶體控制器2100可以與參照圖1描述的記憶體控制器200等同地實現。記憶體裝置2200可以與參照圖1描述的記憶體裝置100等同地實現。
例如，記憶體控制器2100可以包括諸如隨機存取記憶體（RAM）、處理器、主機介面、記憶體介面和錯誤校正器之類的組件。
記憶體控制器2100可以通過連接器2300與外部裝置通信。記憶體控制器2100可以根據特定通信標準與外部裝置（例如，主機）通信。例如，記憶體控制器2100被配置為通過諸如以下各種通信標準中的至少一種與外部裝置通信：通用串列匯流排（USB）、多媒體卡（MMC）、嵌入式MMC（eMMC）、周邊組件互連（PCI）、PCI-快速（PCI-E）、高級技術附件（ATA）、串列ATA、平行ATA、小型計算機系統介面（SCSI）、增強型小型磁盤介面（ESDI）、整合式驅動電子器件（IDE）、火線（FireWire）、通用快閃儲存件（UFS）、Wi-Fi、藍牙和NVMe。例如，連接器2300可以按照上述各種通信標準中的至少一種定義。
例如，記憶體裝置2200可以由諸如以下各種非揮發性記憶體元件構成：電可擦除可編程ROM（EEPROM）、NAND快閃記憶體、NOR快閃記憶體、相變RAM（PRAM）、電阻RAM（ReRAM）、鐵電RAM（FRAM）和自旋轉移力矩磁RAM（STT-MRAM）。
記憶體控制器2100和記憶體裝置2200可以整合到一個半導體裝置中以配置記憶卡。例如，記憶體控制器2100和記憶體裝置2200可以整合到一個半導體裝置中，以配置諸如以下的記憶卡：PC卡（個人計算機記憶卡國際協會（PCMCIA））、緊湊型快閃記憶體卡（CF）、智慧媒體卡（SM或SMC）、記憶棒、多媒體卡（MMC、RS-MMC、微型MMC或eMMC）、SD卡（SD、迷你SD、微型SD或SDHC）和通用快閃儲存件（UFS）。
圖16是例示了應用根據本揭示內容的實施方式的儲存裝置的固態驅動器（SSD）系統的方塊圖。
參照圖16，SSD系統3000包括主機3100和SSD 3200。SSD 3200通過信號連接器3001與主機3100交換信號，並通過電源連接器3002接收電源。SSD 3200包括SSD控制器3210、多個快閃記憶體3221至322n、輔助電源裝置3230和緩衝器記憶體3240。
根據本揭示內容的實施方式，SSD控制器3210可以執行參照圖1描述的記憶體控制器200的功能。
SSD控制器3210可以響應於從主機3100接收到的信號而控制多個快閃記憶體3221至322n。例如，信號可以是基於主機3100和SSD 3200之間的介面的信號。例如，信號可以是按照諸如以下介面中的至少一種而定義的信號：通用串列匯流排（USB）、多媒體卡（MMC）、嵌入式MMC（eMMC）、周邊組件互連（PCI）、PCI快速（PCI-E）、高級技術附件（ATA）、串列ATA、平行ATA、小型計算機系統介面（SCSI）、增強型小型磁盤介面（ESDI）、整合式驅動電子器件（IDE）、火線（FireWire）、通用快閃儲存件（UFS）、Wi-Fi、藍牙和NVMe。
輔助電源裝置3230通過電源連接器3002連接到主機3100。輔助電源裝置3230可以從主機3100接收電源並且可以對電源充電。當來自主機3100的電源供應不平穩時，輔助電源裝置3230可以為SSD 3200提供電源。例如，輔助電源裝置3230可以位於SSD 3200中或者可以位於SSD 3200外部。例如，輔助電源裝置3230可以位於主板上並且可以向SSD 3200提供輔助電源。
緩衝器記憶體3240作為SSD 3200的緩衝器記憶體而操作。例如，緩衝器記憶體3240可以臨時存儲從主機3100接收的數據或從多個快閃記憶體3221至322n接收到的數據，或者可以臨時存儲快閃記憶體3221至322n的元數據（例如，映射表）。緩衝器記憶體3240可以包括諸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM之類的揮發性記憶體，或者諸如FRAM、ReRAM、STT-MRAM和PRAM之類的非揮發性記憶體。
圖17是例示了應用根據本揭示內容的實施方式的儲存裝置的使用者系統的方塊圖。
參照圖17，使用者系統4000包括應用處理器4100、記憶體模組4200、網路模組4300、儲存模組4400和使用者介面4500。
應用處理器4100可以驅動使用者系統4000中所包括的組件、操作系統（OS）、使用者程序等。例如，應用處理器4100可以包括控制使用者系統4000中所包括的組件的控制器、介面、圖形引擎等。應用處理器4100可以被提供為晶片上系統（SoC）。
記憶體模組4200可以用作使用者系統4000的主記憶體、操作記憶體、緩衝器記憶體或高速緩衝記憶體。記憶體模組4200可以包括諸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、LPDDR SDARM、LPDDR2 SDRAM和LPDDR3 SDRAM之類的揮發性隨機存取記憶體，或者諸如PRAM、ReRAM、MRAM和FRAM之類的非揮發性隨機存取記憶體。例如，應用處理器4100和記憶體模組4200可以基於封裝體疊層（POP）而封裝並且被提供為一個半導體封裝件。
網路模組4300可以與外部裝置通信。例如，網路模組4300可以支持諸如以下的無線通信：碼分多重存取（code division multiple access，CDMA）、全球移動通信系統（global system for mobile communications，GSM）、寬帶CDMA（WCDMA）、CDMA-2000、時分多重存取（time division multiple access，TDMA）、長期演進、Wimax、WLAN、UWB、藍牙和Wi-Fi。例如，網路模組4300可以被包括在應用處理器4100中。
儲存模組4400可以存儲數據。例如，儲存模組4400可以存儲從應用處理器4100接收的數據。另選地，儲存模組4400可以向應用處理器4100發送儲存模組4400中所存儲的數據。例如，儲存模組4400可以被實現為諸如相變RAM（PRAM）、磁RAM（MRAM）、電阻RAM（RRAM）、NAND快閃記憶體、NOR快閃記憶體和三維NAND快閃記憶體之類的非揮發性半導體記憶體元件。例如，儲存模組4400可以被提供為使用者系統4000的諸如記憶卡的可移除儲存裝置（可移除驅動器）以及外部驅動器。
例如，儲存模組4400可以包括多個非揮發性記憶體裝置，並且多個非揮發性記憶體裝置可以與參照圖1描述的記憶體裝置100等同地操作。儲存模組4400可以與參照圖1描述的儲存裝置50等同地操作。
使用者介面4500可以包括用於向應用處理器4100輸入數據或指示的介面或者用於向外部裝置輸出數據的介面。例如，使用者介面4500可以包括諸如以下的使用者輸入介面：鍵盤、小鍵盤、按鈕、觸控面板、觸控螢幕、觸控板、觸控球、相機、麥克風、陀螺儀感測器、振動感測器和壓電元件。使用者介面4500可以包括諸如以下的使用者輸出介面：液晶顯示器（LCD）、有機發光二極體（OLED）顯示裝置、主動矩陣OLED（AMOLED）顯示裝置、LED、揚聲器和監視器。
50:儲存裝置 100:記憶體裝置 110:記憶體單元陣列 120:周邊電路 121:列解碼器 122:電壓產生器 123:頁緩衝器組 124:行解碼器 125:輸入/輸出電路 126:感測電路 130:控制邏輯 131:讀取操作控制器 131a:讀取電壓控制信號產生器 131b:字線控制器 200:記憶體控制器 210:處理器 220:RAM 230:錯誤校正電路 240:ROM 250:主機介面 260:快閃記憶體介面 300:主機 2000:記憶卡系統 2100:記憶體控制器 2200:記憶體裝置 2300:連接器 3000:SSD系統 3001:信號連接器 3002:電源連接器 3100:主機 3200:SSD 3210:SSD控制器 3221:快閃記憶體 3222:快閃記憶體 322n:快閃記憶體 3230:輔助電源裝置 3240:緩衝器記憶體 4000:使用者系統 4100:應用處理器 4200:記憶體模組 4300:網路模組 4400:儲存模組 4500:使用者介面 S1301:步驟 S1303:步驟 S1305:步驟 S1307:步驟 ADDR:位址 BL1~BLm:位元線 BLKa、BLKb、BLK1~BLKz:存儲塊 CADD:行位址 CL:行線 CMD:命令 CS11~CS1m:記憶體單元串 CS11′~CS1m′:記憶體單元串 CS21~CS2m:記憶體單元串 CS21′~CS2m′:記憶體單元串 CSB_P:中央有效位元頁 CSL:公共源極線 DATA:數據 DL:數據線 DSL1:第一汲極選擇線 DSL2:第二汲極選擇線 DST:汲極選擇電晶體 / 選擇電晶體 E:擦除狀態 LSB_P:最低有效位元頁 MC1~MCn:記憶體單元 MSB_P:最高有效位元頁 OPSIG:操作信號 P1:第一編程狀態 P2:第二編程狀態 P3:第三編程狀態 P4:第四編程狀態 P5:第五編程狀態 P6:第六編程狀態 P7:第七編程狀態 PB_SENSE:頁緩衝器感測信號 PB1~PBm:頁緩衝器 PBSIGNALS:頁緩衝器控制信號 PL:管式線 PT:管式電晶體 RADD:列位址 RL:列線 SA_PRECH_N:感測節點預充電信號 SA_SENSE:感測信號 SSET:子設置信號 SSL1:第一源極選擇線 SSL2:第二源極選擇線 SST:源極選擇電晶體 / 選擇電晶體 T0:時段 T1:時段 T2:時段 T3:時段 T4:時段 T5:時段 Veq:平衡電壓 Vop:操作電壓 Vpass1:第一通過電壓 Vpass2:第二通過電壓 VPB:感測電壓 Vr1:第一讀取電壓 Vr2:第二讀取電壓 Vr3:第三讀取電壓 Vr4:第四讀取電壓 Vr5:第五讀取電壓 Vr6:第六讀取電壓 Vr7:第七讀取電壓 VRYBIT:允許位元信號 Vturn_on:導通電壓 WL、WL1~WLn:字線
[圖1]是例示了根據本揭示內容的實施方式的儲存裝置的圖。
[圖2]是例示了圖1的記憶體裝置的圖。
[圖3]是例示了圖2的記憶體單元陣列的實施方式的圖。
[圖4]是例示了圖3的存儲塊當中的任一存儲塊的電路圖。
[圖5]是例示了圖3的存儲塊當中的任一存儲塊的另一實施方式的電路圖。
[圖6]是例示了記憶體單元的閾值電壓分佈的圖。
[圖7]是例示了讀取擾動現象的波形圖。
[圖8]是例示了根據編程狀態的干擾現象的圖。
[圖9]是例示了根據本揭示內容的實施方式的讀取操作的示例的波形圖。
[圖10]是例示了根據本揭示內容的實施方式的讀取操作的另一示例的波形圖。
[圖11]是例示了根據本揭示內容的實施方式的讀取操作的又一示例的波形圖。
[圖12]是例示了根據本揭示內容的實施方式的讀取操作控制器的圖。
[圖13]是例示了根據本揭示內容的實施方式的操作記憶體裝置的方法的流程圖。
[圖14]是例示了圖1的記憶體控制器的圖。
[圖15]是例示了應用根據本揭示內容的實施方式的儲存裝置的記憶卡系統的方塊圖。
[圖16]是例示了應用根據本揭示內容的實施方式的儲存裝置的固態驅動器（solid state drive，SSD）系統的方塊圖。
[圖17]是例示了應用根據本揭示內容的實施方式的儲存裝置的使用者系統的方塊圖。
T0:時段
T1:時段
T2:時段
T3:時段
T4:時段
T5:時段
Veq:平衡電壓
Vpass1:第一通過電壓
Vpass2:第二通過電壓
Vr3:第三讀取電壓
Vr7:第七讀取電壓
Vturn_on:導通電壓
WL:字線

Claims (19)

  1. 一種記憶體裝置，該記憶體裝置包括：  多個記憶體單元，所述多個記憶體單元連接到多條字線； 周邊電路，該周邊電路執行從所述多個記憶體單元當中的記憶體單元讀取數據的讀取操作，其中，所述記憶體單元連接到所述多條字線當中的被選字線；以及 讀取操作控制器，該讀取操作控制器控制所述周邊電路向所述被選字線施加多個讀取電壓，在向所述被選字線施加所述多個讀取電壓當中的用於確定具有高於基準電壓的閾值電壓的記憶體單元的編程狀態的多個第一讀取電壓的同時向所述多條字線當中的除了所述被選字線之外的未選字線施加第一通過電壓，以及在向所述被選字線施加所述多個讀取電壓當中的用於確定具有低於所述基準電壓的閾值電壓的記憶體單元的編程狀態的多個第二讀取電壓的同時向所述未選字線施加高於所述第一通過電壓的第二通過電壓。
  2. 根據請求項1所述的記憶體裝置，其中，所述多個讀取電壓是用於區分基於所述閾值電壓劃分的多個編程狀態的讀取電壓。
  3. 根據請求項2所述的記憶體裝置，其中，所述基準電壓是所述多個讀取電壓當中的具有中間幅度的讀取電壓。
  4. 根據請求項1所述的記憶體裝置，其中，所述多個第一讀取電壓高於所述多個第二讀取電壓。
  5. 根據請求項1所述的記憶體裝置，其中，所述讀取操作控制器控制所述周邊電路，以在向所述被選字線施加所述多個第一讀取電壓中的至少一個之後，向所述被選字線施加所述多個第二讀取電壓中的至少一個。
  6. 根據請求項1所述的記憶體裝置，其中，所述讀取操作控制器在使連接到所述多條字線的記憶體串的通道初始化之後向所述被選字線施加所述多個讀取電壓。
  7. 根據請求項1所述的記憶體裝置，其中，所述讀取操作控制器在向所述被選字線施加所述多個讀取電壓之後，向所述被選字線施加平衡電壓。
  8. 根據請求項7所述的記憶體裝置，其中，所述讀取操作控制器在向所述被選字線施加所述平衡電壓之後使所述多條字線放電。
  9. 根據請求項1所述的記憶體裝置，其中，所述讀取操作控制器包括： 讀取電壓控制信號產生器，該讀取電壓控制信號產生器生成讀取電壓控制信號，該讀取電壓控制信號指示生成用於所述讀取操作的多個電壓；以及 字線控制器，該字線控制器控制施加至所述多條字線的電壓。
  10. 一種操作記憶體裝置的方法，該方法包括以下步驟： 向被選字線施加多個讀取電壓當中的第一讀取電壓； 向未選字線施加第一通過電壓； 向所述被選字線施加所述多個讀取電壓當中的與所述第一讀取電壓不同的第二讀取電壓；以及 向所述未選字線施加高於所述第一通過電壓的第二通過電壓。
  11. 根據請求項10所述的方法，其中，所述多個讀取電壓是用於區分基於閾值電壓劃分的多個編程狀態的讀取電壓。
  12. 根據請求項11所述的方法，其中，所述第一讀取電壓是所述多個讀取電壓當中的用於確定具有高於基準電壓的閾值電壓的記憶體單元的編程狀態的讀取電壓，並且 所述第二讀取電壓是所述多個讀取電壓當中的用於確定具有低於所述基準電壓的閾值電壓的記憶體單元的編程狀態的讀取電壓。
  13. 根據請求項12所述的方法，其中，所述基準電壓是所述多個讀取電壓當中的具有中間幅度的讀取電壓。
  14. 根據請求項10所述的方法，其中，所述第一讀取電壓高於所述第二讀取電壓。
  15. 根據請求項10所述的方法，該方法還包括以下步驟： 在向所述被選字線施加所述第一讀取電壓之前，使連接到所述被選字線和所述未選字線的記憶體串的通道初始化。
  16. 根據請求項10所述的方法，該方法還包括以下步驟： 在向所述未選字線施加所述第二通過電壓之後，向所述被選字線施加平衡電壓；以及 在向所述被選字線施加所述平衡電壓之後使多條字線放電。
  17. 一種操作記憶體裝置的方法，該方法包括以下步驟： 向被選字線施加多個讀取電壓中的任何一個； 在向所述被選字線施加所述多個讀取電壓當中的用於確定具有高於基準電壓的閾值電壓的記憶體單元的編程狀態的第一讀取電壓的同時向未選字線施加第一通過電壓；以及 在向所述被選字線施加所述多個讀取電壓當中的用於確定具有低於所述基準電壓的閾值電壓的記憶體單元的編程狀態的第二讀取電壓的同時向所述未選字線施加高於所述第一通過電壓的第二通過電壓。
  18. 根據請求項17所述的方法，其中，所述基準電壓是所述多個讀取電壓當中的具有中間幅度的讀取電壓。
  19. 根據請求項17所述的方法，其中，所述第一讀取電壓高於所述第二讀取電壓。
TW111123689A 2021-07-15 2022-06-24 記憶體裝置及操作該記憶體裝置的方法 TW202305793A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0093055 2021-07-15
KR1020210093055A KR20230012334A (ko) 2021-07-15 2021-07-15 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
TW202305793A true TW202305793A (zh) 2023-02-01

Family

ID=84547055

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111123689A TW202305793A (zh) 2021-07-15 2022-06-24 記憶體裝置及操作該記憶體裝置的方法

Country Status (5)

Country Link
US (1) US20230018605A1 (zh)
KR (1) KR20230012334A (zh)
CN (1) CN115620784A (zh)
DE (1) DE102022205956A1 (zh)
TW (1) TW202305793A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391356B1 (ko) * 2007-12-26 2014-05-02 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 동작 방법
KR20120098080A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 불휘발성 메모리 장치와 이를 포함하는 메모리 시스템
US9761313B2 (en) * 2015-04-09 2017-09-12 SK Hynix Inc. Non-volatile semiconductor memory device with multiple pass voltage and improved verification and programming operating method thereof
KR20160136675A (ko) * 2015-05-20 2016-11-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102533016B1 (ko) * 2016-07-28 2023-05-17 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102634418B1 (ko) * 2016-12-07 2024-02-06 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
DE102022205956A1 (de) 2023-01-19
KR20230012334A (ko) 2023-01-26
US20230018605A1 (en) 2023-01-19
CN115620784A (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
CN111258793B (zh) 存储器控制器及其操作方法
CN111105829A (zh) 存储器控制器及其操作方法
KR20190123544A (ko) 저장 장치 및 그 동작 방법
CN112825260B (zh) 存储器装置及其操作方法
TW202125268A (zh) 儲存裝置及其操作方法
KR20210089385A (ko) 메모리 장치 및 그 동작 방법
CN115705893A (zh) 用于执行读取操作的存储器装置及其操作方法
KR20200136173A (ko) 메모리 장치 및 그 동작 방법
CN114121104A (zh) 存储器设备及其操作方法
US11404100B2 (en) Memory device and method of operating the same
KR20220020732A (ko) 메모리 장치 및 그 동작 방법
CN113299332A (zh) 存储器控制器及其操作方法
KR102556276B1 (ko) 저장 장치 및 그 동작 방법
US11996155B2 (en) Memory device and method of operating the same
JP2023108588A (ja) メモリ装置及びその動作方法
CN113889167A (zh) 存储器装置及其操作方法
CN114496045A (zh) 存储器设备和操作存储器设备的方法
CN113971975A (zh) 存储器装置及其操作方法
TW202305793A (zh) 記憶體裝置及操作該記憶體裝置的方法
CN114089910B (zh) 储存装置及储存装置的操作方法
CN111190535B (zh) 存储装置及其操作方法
US20230395169A1 (en) Memory device and method of operating the same
KR102724055B1 (ko) 메모리 장치 및 그 동작 방법
KR20230168889A (ko) 메모리 장치 및 그것의 동작 방법
TW202207232A (zh) 記憶體裝置和包括其之儲存裝置