TW202303899A - 包括整合裝置和耦合整合裝置的頂側的橋的封裝 - Google Patents

包括整合裝置和耦合整合裝置的頂側的橋的封裝 Download PDF

Info

Publication number
TW202303899A
TW202303899A TW111119074A TW111119074A TW202303899A TW 202303899 A TW202303899 A TW 202303899A TW 111119074 A TW111119074 A TW 111119074A TW 111119074 A TW111119074 A TW 111119074A TW 202303899 A TW202303899 A TW 202303899A
Authority
TW
Taiwan
Prior art keywords
die
bridge
integrated device
coupled
substrate
Prior art date
Application number
TW111119074A
Other languages
English (en)
Inventor
巴拉尼 查瓦
阿比那許 羅伊
史丹利承哲 宋
鐘海 金
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202303899A publication Critical patent/TW202303899A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一種封裝，包括基板、耦合到該基板的第一整合裝置、耦合到該基板的第二整合裝置、第一橋以及第二橋。該第一橋耦合到該第一整合裝置和該第二整合裝置。該第一橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第一電路徑。該第一橋耦合到該第一整合裝置的頂部和該第二整合裝置的頂部。該第二橋耦合到該第一整合裝置和該第二整合裝置。該第二橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第二電路徑。

Description

包括整合裝置和耦合整合裝置的頂側的橋的封裝
本專利申請案主張於2021年6月24日在美國專利局提交的非臨時申請案第17/357,811號的優先權和權益，該申請案的全部內容經由援引如同整體在下文全面闡述那樣且出於所有適用目的而被納入於此。
各種特徵係關於包括整合裝置的封裝。
封裝可包括基板和若干整合裝置。整合裝置可經由基板彼此通訊。亦即，電輸入和輸出訊號可經由基板在整合裝置之間行進。封裝的效能可以與這些電訊號可在整合裝置之間行進的速度及/或整合裝置之間的訊號完整性拘束。一直存在提供效能更好的封裝的需求。
各種特徵涉及包括整合裝置的封裝。
一個實例提供了一種封裝，包括基板、耦合到該基板的第一整合裝置、耦合到該基板的第二整合裝置、第一橋以及第二橋。該第一橋耦合到該第一整合裝置和該第二整合裝置。該第一橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第一電路徑。該第一橋耦合到該第一整合裝置的頂部和該第二整合裝置的頂部。該第二橋耦合到該第一整合裝置和該第二整合裝置。該第二橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第二電路徑。
另一實例提供了一種裝備，包括基板、耦合到該基板的第一整合裝置、耦合到該基板的第二整合裝置、第一橋互連裝置、以及第二橋互連裝置。該第一橋互連裝置耦合到該第一整合裝置和該第二整合裝置。該第一橋互連裝置被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第一電路徑。該第一橋互連裝置耦合到該第一整合裝置的頂部和該第二整合裝置的頂部。該第二橋互連裝置耦合到該第一整合裝置和該第二整合裝置。該第二橋互連裝置被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第二電路徑。
另一實例提供了一種用於製造封裝的方法。該方法提供基板。該方法將第一整合裝置耦合到該基板。該方法將第二整合裝置耦合到該基板。該方法將第一橋耦合到該第一整合裝置和該第二整合裝置。該第一橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第一電路徑。該第一橋耦合到該第一整合裝置的頂部和該第二整合裝置的頂部。該方法將第二橋耦合到該第一整合裝置和該第二整合裝置。該第二橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第二電路徑。
在以下描述中，提供了具體細節以提供對本案的各個態樣的透徹理解。然而，本發明所屬領域中具有通常知識者將理解，沒有這些具體細節亦可以實踐這些態樣。例如，電路可能用方塊圖示出以避免使這些態樣湮沒在不必要的細節中。在其他實例中，公知的電路、結構和技術可能不被詳細示出以免湮沒本案的這些態樣。
本案描述了一種封裝，包括基板、耦合到該基板的第一整合裝置、耦合到該基板的第二整合裝置、第一橋以及第二橋。該第一橋耦合到該第一整合裝置和該第二整合裝置。該第一橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第一電路徑。該第一橋耦合到該第一整合裝置的頂部和該第二整合裝置的頂部。該第二橋耦合到該第一整合裝置和該第二整合裝置。該第二橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第二電路徑。該第二橋可至少部分地位於該基板中。該第二橋可位於該基板上方。該第一整合裝置可包括一或多個晶粒。該第二整合裝置可包括一或多個晶粒。該封裝可以為整合裝置之間的輸入/輸出訊號提供更好的訊號完整性，從而得到效能更好的封裝。 包括耦合到整合裝置的橋的示例性封裝
圖1圖示了封裝100的剖面輪廓視圖，該封裝100包括基板102、整合裝置105（例如，第一整合裝置）、整合裝置107（例如，第二整合裝置）、橋110、以及橋130。封裝100經由複數個焊料互連124耦合到板106。板106可包括印刷電路板（PCB）。
基板102包括至少一個介電層120和複數個互連122。不同的基板可具有不同數目的金屬層。不同實現可將不同的基板用於基板102。基板102可包括嵌入式跡線基板（ETS）、層壓基板、無芯基板及/或有芯基板。基板202可以使用不同的製程來製造，包括ETS製程、半加成製程（SAP）及/或改良型半加成製程（mSAP）。
橋130可至少部分地位於基板102中。在一些實現中，橋130可位於基板102的腔中。橋130可被嵌入在基板102中。橋130可以是第二橋。橋130可包括至少一個橋互連132。如下文將進一步描述的，橋130可包括橋晶粒及/或橋結構。橋130可以是第二橋互連裝置。在一些實現中，橋130可位於基板102上方。在一些實現中，橋130不位於基板102中。
整合裝置105經由複數個焊料互連154耦合到基板102。整合裝置105亦經由複數個焊料互連154中的至少一個焊料互連154a耦合到橋130。整合裝置107經由複數個焊料互連174耦合到基板102。整合裝置107亦經由複數個焊料互連174中的至少一個焊料互連174a耦合到橋130。橋130可被配置成在整合裝置105與整合裝置107之間提供至少一條第二電路徑。例如，整合裝置105與整合裝置107之間的該至少一條第二電路徑可包括至少一個焊料互連154a、至少一個橋互連132及/或至少一個焊料互連174a。
橋110可經由至少一個焊料互連125耦合到整合裝置105的頂部。橋110亦可經由至少一個焊料互連127耦合到整合裝置107的頂部。橋110可以是第一橋。橋110可包括至少一個橋互連112。如下文將進一步描述的，橋110可包括橋晶粒及/或橋結構。橋110可以是第一橋互連裝置。橋110可被配置成在整合裝置105與整合裝置107之間提供至少一條第一電路徑。例如，整合裝置105與整合裝置107之間的該至少一條第一電路徑可包括至少一個焊料互連125、至少一個橋互連112及/或至少一個焊料互連127。在一些實現中，整合裝置105與整合裝置107之間的一或多個輸入/輸出（I/O）訊號可被配置成行進穿過橋110（例如，被配置成行進穿過至少一個焊料互連125、至少一個橋互連112、以及至少一個焊料互連127）。在一些實現中，行進穿過橋110的輸入/輸出訊號可具有更好的訊號完整性，這是因為路徑位於更遠離被配置為用於其他電流（例如，功率）的電路徑的互連。在一些實現中，橋110在整合裝置105與整合裝置107之間提供短的電路徑，從而提供改善的封裝效能。在一些實現中，橋110釋放至基板的焊料互連以使其用於功率及/或接地，從而改善功率分配網路（PDN）效能。在一些實現中，整合裝置105與整合裝置107之間的訊號可被配置成行進穿過整合裝置105的背側及/或整合裝置107的背側。在一些實現中，整合裝置105的頂部可包括整合裝置105的背側。在一些實現中，整合裝置107的頂部可包括整合裝置107的背側。整合裝置的背側可以是整合裝置的包括基板（例如，矽）的一側。整合裝置的前側可以是與整合裝置的背側相對的一側。
圖2圖示了封裝200的剖面輪廓視圖，該封裝200包括基板102、整合裝置105（例如，第一整合裝置）、整合裝置107（例如，第二整合裝置）、橋110、以及橋130。封裝200類似於封裝100。然而，橋110和橋130可經由複數個焊柱互連耦合到整合裝置105和整合裝置107。
整合裝置105經由複數個焊柱互連254和複數個焊料互連154耦合到基板102。整合裝置105經由至少一個焊柱互連254a和至少一個焊料互連154a耦合到橋130。整合裝置107經由複數個焊柱互連274和複數個焊料互連174耦合到基板102。整合裝置107經由至少一個焊柱互連274a和至少一個焊料互連174a耦合到橋130。整合裝置105與整合裝置107之間的至少一條第二電路徑可包括至少一個焊柱互連254a、至少一個焊料互連154a、（橋130的）至少一個橋互連132、至少一個焊柱互連274a、及/或至少一個焊料互連174a。
橋110經由至少一個焊柱互連225和至少一個焊料互連125耦合到整合裝置105的頂部。橋110經由至少一個焊柱互連227和至少一個焊料互連127耦合到整合裝置107的頂部。整合裝置105與整合裝置107之間的至少一條第一電路徑可至少包括至少一個焊料互連125、一個焊柱互連225、（橋110的）至少一個橋互連112、至少一個焊柱互連227、及/或至少一個焊料互連127。
如下文將進一步描述的，整合裝置105可包括一或多個整合裝置（例如，晶粒）。類似地，整合裝置107可包括一或多個整合裝置（例如，晶粒）。
圖3圖示了封裝300的剖面輪廓視圖，該封裝300包括基板102、整合裝置305（例如，第一整合裝置）、整合裝置307（例如，第二整合裝置）、橋110、以及橋130。
整合裝置305可以是包括第一晶粒351、第二晶粒353和包封層356的封裝。第一晶粒351及/或第二晶粒353可以是整合裝置的實例。第二晶粒353可經由複數個焊料互連354耦合到第一晶粒351。第一晶粒351可位於第二晶粒353之上（例如，上方）。包封層356可位於第一晶粒351與第二晶粒353之間。在一些實現中，包封層356可至少部分地包封第一晶粒351及/或第二晶粒353。整合裝置305經由複數個焊料互連154耦合到基板102和橋130。
如下文將進一步描述的，第一晶粒351和第二晶粒353可在整合裝置305中在不同方向對準和定位。第一晶粒351可包括前側和背側。第二晶粒353亦可包括前側和背側。在一些實現中，第一晶粒351的前側可面向第二晶粒353的前側。在一些實現中，第二晶粒353的前側可面向第一晶粒351的背側。在一些實現中，第二晶粒353的背側可面向第一晶粒351的前側。晶粒的背側可以是晶粒的包括晶粒基板（例如，矽）的一側。晶粒的前側可以是與晶粒的背側相對的一側。
整合裝置307可以是包括第三晶粒371、第四晶粒373和包封層376的封裝。第三晶粒371及/或第四晶粒373可以是整合裝置的實例。第四晶粒373可經由複數個焊料互連374耦合到第三晶粒371。第三晶粒371可位於第四晶粒373之上（例如，上方）。包封層376可位於第三晶粒371與第四晶粒373之間。在一些實現中，包封層376可至少部分地包封第三晶粒371及/或第四晶粒373。整合裝置307經由複數個焊料互連174耦合到基板102和橋130。包封層（例如，356、376）可以包括模塑件、樹脂及/或環氧樹脂。包封層（例如，356、376）可以是包封裝置。
如下文將進一步描述的，第三晶粒371和第四晶粒373可以在整合裝置307中在不同方向對準和定位。第三晶粒371可包括前側和背側。第四晶粒373亦可包括前側和背側。在一些實現中，第三晶粒371的前側可面向第四晶粒373的前側。在一些實現中，第四晶粒373的前側可面向第三晶粒371的背側。在一些實現中，第四晶粒373的背側可面向第三晶粒371的前側。
不同實現可以不同地將晶粒定位在封裝300中。在一些實現中，第一晶粒351的背側及/或第三晶粒371的背側可面向橋110。在一些實現中，第一晶粒351的前側及/或第三晶粒371的前側可面向橋110。在一些實現中，第二晶粒353的背側及/或第四晶粒373的背側可面向橋130及/或基板102。在一些實現中，第二晶粒353的前側及/或第四晶粒373的前側可面向橋130及/或基板102。
橋110經由至少一個焊料互連125耦合到第一晶粒351。橋110經由至少一個焊料互連127耦合到第三晶粒371。第一晶粒351可被配置成經由橋110電耦合到第三晶粒371。第一晶粒351與第三晶粒371之間的至少一條第一電路徑（例如，用於輸入/輸出訊號）可包括至少一個焊料互連125、至少一個橋互連112、及/或至少一個焊料互連127。橋110由於不必行進穿過第二晶粒353、基板102、橋130及/或第四晶粒373而在第一晶粒353與第三晶粒371之間提供較短的電路徑。
橋130經由至少一個焊料互連154a耦合到第二晶粒353。橋130經由至少一個焊料互連174a耦合到第四晶粒373。第二晶粒353可被配置成經由橋130電耦合到第四晶粒373。第二晶粒353與第四晶粒373之間的至少一條第二電路徑（例如，用於輸入/輸出訊號）可包括至少一個焊料互連154a、至少一個橋互連132、及/或至少一個焊料互連174a。
在一些實現中，至整合裝置305的功率（包括至第一晶粒351及/或第二晶粒353的功率）可經由基板102（例如，複數個互連122）和至少一個焊料互連154來提供。在一些實現中，至第一晶粒351的功率可經由基板102（例如，複數個互連122）、至少一個焊料互連154、第二晶粒353和至少一個焊料互連354來提供。在一些實現中，至整合裝置307的功率（包括至第三晶粒371及/或第四晶粒373的功率）可經由基板102（例如，複數個互連122）和至少一個焊料互連174來提供。在一些實現中，至第三晶粒371的功率可經由基板102（例如，複數個互連122）、至少一個焊料互連174、第四晶粒373和至少一個焊料互連374來提供。注意，整合裝置305可包括多於兩個堆疊式晶粒。類似地，整合裝置307可包括多於兩個堆疊式晶粒。
圖4圖示了封裝300的實現的剖面輪廓視圖。如圖4中所示，第一晶粒351耦合到第二晶粒353以使得第一晶粒351的前側面向第二晶粒353的前側。晶粒的背側可以是包括晶粒基板（例如，矽）的一側。晶粒的前側可以是與晶粒的背側相對的一側。第一晶粒351包括複數個貫穿基板通孔（TSV）451。複數個TSV 451可位於第一晶粒351的背側。第二晶粒353包括複數個貫穿基板通孔（TSV）453。複數個TSV 453可位於第二晶粒353的背側。
類似地，第三晶粒371耦合到第四晶粒373以使得第三晶粒371的前側面向第四晶粒373的前側。第三晶粒371包括複數個貫穿基板通孔（TSV）471。複數個TSV 471可位於第三晶粒371的背側。第四晶粒373包括複數個貫穿基板通孔（TSV）473。複數個TSV 473可位於第四晶粒373的背側。
在一些實現中，第一晶粒351的背側和第三晶粒371的背側可面向橋110。在一些實現中，第一晶粒351的前側和第三晶粒371的前側可面向基板102及/或橋130。在一些實現中，至少一個電流（例如，輸入/輸出訊號）可在第一晶粒351與第三晶粒371之間行進穿過複數個TSV 451、至少一個焊料互連125、至少一個橋互連112、至少一個焊料互連127、以及複數個TSV 471。
在一些實現中，至少一個電流（例如，輸入/輸出訊號）可在第二晶粒353與第四晶粒373之間行進穿過複數個TSV 453、至少一個焊料互連154a、至少一個橋互連132、至少一個焊料互連174a、以及複數個TSV 473。
在一些實現中，第一晶粒351和第二晶粒353可各自被配置成電耦合到基板102。在一些實現中，第一晶粒351與基板102之間的至少一個電流（例如，功率）可行進穿過複數個焊料互連154、複數個TSV 453、第二晶粒353和複數個焊料互連354。在一些實現中，第二晶粒353與基板102之間的至少一個電流（例如，功率）可行進穿過複數個焊料互連154和複數個TSV 453。
在一些實現中，第三晶粒371和第四晶粒373可各自被配置成電耦合到基板102。在一些實現中，第三晶粒371與基板102之間的至少一個電流（例如，功率）可行進穿過複數個焊料互連174、複數個TSV 473、第四晶粒373和複數個焊料互連354。在一些實現中，第四晶粒373與基板102之間的至少一個電流（例如，功率）可行進穿過複數個焊料互連174和複數個TSV 473。
圖4圖示了可以如何實現堆疊式晶粒的一個實例。然而，如上面提到的，晶粒可以在不同方向上佈置並且可包括不同數目的晶粒。本案圖示並描述了橋130至少部分地位於（例如，嵌入）基板102中。然而，在一些實現中，橋130可位於基板102之上。例如，橋130可位於整合裝置與基板102之間。由此，在一些實現中，橋130不位於基板102中。
圖3和4圖示了其中第一整合裝置（例如，305）包括兩個晶粒並且第二整合裝置（307）包括兩個晶粒的封裝的實例。然而，封裝可包括整合裝置的其他配置和組合。例如，第一整合裝置可包括一個晶粒並且第二整合裝置可包括兩個晶粒。在另一實例中，第一整合裝置可包括兩個晶粒並且第二整合裝置可包括三個或更多個晶粒。在一些實現中，封裝可包括第一整合裝置、第二整合裝置、第三整合裝置和第四整合裝置，這些整合裝置皆耦合到基板。橋可以耦合到第一整合裝置和第二整合裝置的頂部。另一橋可以耦合到第三整合裝置和第四整合裝置的頂部。整合裝置的頂部可包括整合裝置的背離基板的一側。
整合裝置（例如，105、107、305、307）可包括晶粒（例如，半導體裸晶粒）。整合裝置可以包括晶片、晶片組、射頻（RF）裝置、被動裝置、濾波器、電容器、電感器、天線、發射器、接收器、基於GaAs的整合裝置、面聲波（SAW）濾波器、體聲波（BAW）濾波器、發光二極體（LED）整合裝置、基於矽（Si）的整合裝置、基於碳化矽（SiC）的整合裝置、處理器、記憶體、功率管理器整合裝置及/或其組合。整合裝置（例如，105、107、305、307）可包括至少一個電子電路（例如，第一電子電路、第二電子電路等……）。
圖5圖示了橋500的視圖。橋500可以是橋晶粒。橋500可以是被動橋晶粒。橋500可表示本案中的橋110及/或橋130。橋500可以是橋互連裝置。橋500包括晶粒基板510（例如，橋晶粒基板）、至少一個橋互連512、鈍化層520、複數個凸塊下互連514、以及複數個焊料互連530。晶粒基板510可包括矽（Si）。至少一個橋互連512可耦合到複數個凸塊下互連514。在一些實現中，至少一個橋互連512可包括多行橋互連。複數個焊料互連530可耦合到複數個凸塊下互連514。注意，複數個凸塊下互連514可被視為用於橋500的橋互連的一部分。由此，橋互連亦可以指橋的至少一個凸塊下互連。橋500被配置成允許一或多個電流（例如，輸入/輸出訊號）行進穿過凸塊下互連514a、至少一個橋互連512和凸塊下互連514b。
圖6圖示了橋600的視圖。橋600可以是橋結構及/或橋基板。橋600可表示本案中的橋110及/或橋130。橋600可以是橋互連裝置。橋600包括至少一個介電層610、至少一個橋互連612和複數個焊料互連530。至少一個橋互連612包括橋互連612a（例如，橋通孔、橋焊盤）、橋互連612c（例如，橋跡線）和橋互連612b（例如，橋通孔、橋焊盤）。橋600被配置成允許一或多個電流（例如，輸入/輸出訊號）行進穿過橋互連612a、橋互連612c和橋互連612b。在一些實現中，存在若干行橋互連612a、橋互連612c和橋互連612b。
圖7和8圖示了兩個整合裝置之間的示例性訊號完整性的圖形。圖7圖示了兩個整合裝置之間的訊號完整性的示例性圖形700，其中訊號行進穿過非橋連接。圖8圖示了兩個整合裝置之間的訊號完整性的示例性圖形800，其中訊號行進穿過耦合到整合裝置的頂部的橋。圖形700圖示了眼圖開口710。圖形800圖示了眼圖開口810。眼圖開口810大於眼圖開口710，這可指示行進穿過橋的訊號可具有更好的訊號完整性，包括相對於可能不行進穿過橋的訊號而言具有較少串擾、改進的差分插入損耗、改進的隊內偏斜、及/或改進的模式轉換的訊號。訊號完整性的這些改進可以是由於整合裝置之間較短的佈線距離、及/或整合裝置的功率和接地凸塊的更大可用性。亦即，整合裝置與基板之間通常將用於訊號路由的凸塊及/或焊料互連可被替代地用於功率和接地，這可最終幫助改進整合裝置和封裝的功率分配網路（PDN）效能。
已經描述了各種封裝，現在將在下文描述用於製造封裝的工序。 用於製造包括耦合到整合裝置的橋的封裝的示例性工序
圖9A–9C圖示了用於提供或製造包括耦合到整合裝置的橋的封裝的示例性工序。在一些實現中，圖9A–9C的工序可被用於提供或製造圖3的封裝300、或本案中所描述的任何封裝。
應當注意，圖9A–9C的工序可以組合一或多個階段以簡化及/或闡明用於提供或製造封裝的工序。在一些實現中，各製程的次序可被改變或修改。在一些實現中，這些製程中的一者或多者可被替代或替換，而不會背離本案的精神。不同實現可不同地製造封裝。
如圖9A中所示，階段1圖示了在提供基板102之後的狀態。基板102可以由供應商製造或提供。基板102包括至少一個介電層120和複數個互連122。基板102可包括不同數目的金屬層。基板102可包括層壓基板、有芯基板及/或無芯基板（例如，ETS）。以下至少在圖11A–11C中進一步描述製造基板的實例。
階段2圖示了在基板102中形成腔930之後的狀態。不同實現可以不同地形成腔930。在一些實現中，可使用鐳射製程（例如，鐳射消融）來形成腔930。不同的實現可具有含不同大小、形狀和深度的腔。注意，當在圖9A的階段1提供基板102時，可能已經在基板102中形成腔930。
如圖9B中所示，階段3圖示了在將橋130至少部分地置於基板102的腔930中之後的狀態。在一些實現中，可使用黏合劑（未圖示）來將橋130放置並耦合到基板102。橋130包括至少一個橋互連132。橋130可包括橋500或橋600。注意，可在製程的不同階段期間提供橋130。例如，可在將橋130耦合到基板102之前將橋130耦合到整合裝置。在一些實現中，可在已將整合裝置耦合到基板102之後將橋130耦合到整合裝置。
階段4圖示了在將整合裝置305和整合裝置307耦合到基板102之後的狀態。整合裝置305經由複數個焊料互連154耦合到基板102。整合裝置305亦經由複數個焊料互連154耦合到基板130。整合裝置307經由複數個焊料互連174耦合到基板102。整合裝置307亦經由複數個焊料互連174耦合到橋130。如階段4中所示，整合裝置305包括第一晶粒351和第二晶粒353。類似地，整合裝置307包括第三晶粒371和第四晶粒373。可使用焊料回流製程來將整合裝置305和整合裝置307耦合到基板102和橋130。注意，在一些實現中，複數個焊柱互連（如圖2中所描述的）可被用於將整合裝置305和整合裝置307耦合到基板102和橋130。由此，在一些實現中，將整合裝置305和整合裝置307耦合到基板102亦可包括將整合裝置305和整合裝置307耦合到橋130。然而，在一些實現中，整合裝置305和整合裝置307可在不同工序期間耦合到橋130。例如，橋130可耦合到整合裝置305和整合裝置307，並且隨後經耦合的整合裝置305、整合裝置307、橋130可耦合到基板102。在另一實例中，橋130可在整合裝置305和整合裝置307已耦合到基板102之後耦合到整合裝置305和整合裝置307。例如，基板102中可存在延伸穿過基板102的腔。整合裝置305和整合裝置307可耦合到基板102，並且橋130可經由延伸穿過基板102的腔耦合到整合裝置305和整合裝置307。
如圖9C中所示，階段5圖示了在將橋110耦合到整合裝置305的頂部和整合裝置307的頂部之後的狀態。橋110可經由至少一個焊料互連125耦合到整合裝置305。橋110可經由至少一個焊料互連127耦合到整合裝置307。可使用焊料回流製程來將橋110耦合到整合裝置305和整合裝置307。注意，在一些實現中，複數個焊柱互連（如圖2中所描述的）可被用於將橋110耦合到整合裝置305和整合裝置307。
階段6圖示了複數個焊料互連124耦合到基板102的底表面的狀態。可使用焊料回流製程來將複數個焊料互連124耦合到基板102。複數個焊料互連124可以耦合到複數個互連122中的焊盤互連。階段6可圖示封裝300。 用於製造包括耦合到整合裝置的橋的封裝的方法的示例性流程圖
在一些實現中，製造封裝包括若干製程。圖10圖示了用於提供或製造包括耦合到整合裝置的橋的封裝的方法1000的示例性流程圖。在一些實現中，圖10的方法1000可被用來提供或製造圖3的封裝300。然而，圖10的方法1000可被用來製造本案中的任何封裝。
應當注意，圖10的方法可以組合一或多個製程以便簡化及/或闡明用於提供或製造封裝的方法。在一些實現中，各製程的次序可被改變或修改。
該方法（在1005）提供基板（例如，102）。基板102可包括至少一個介電層120和複數個互連122。基板102可包括不同數目的金屬層。基板102可包括層壓基板、有芯基板及/或無芯基板（例如，ETS）。基板可以由供應商提供或被製造。以下至少在圖11A–11C中進一步描述製造基板的實例。圖9A的階段1圖示並描述了提供基板的實例。
該方法（在1010）在該基板（例如，102）中形成腔（例如，930）。不同實現可以不同地形成腔930。在一些實現中，可使用鐳射製程（例如，鐳射消融）來形成腔930。不同的實現可具有含不同大小、形狀和深度的腔。在一些實現中，腔930可延伸穿過整個基板102。注意，當（在1005）提供基板102時，可能已經在基板102中形成腔930。圖9A的階段2圖示並描述了在基板中形成的腔的實例。
該方法（在1015）將橋（例如，130）放置並耦合在基板102的腔930中。橋130可至少部分地被置於腔930中。在一些實現中，可使用黏合劑（未圖示）來將橋130放置並耦合到基板102的腔930。橋130包括至少一個橋互連132。橋130可包括橋500或橋600。注意，橋130可以不同地耦合到基板102。在一些實現中，橋130可以在耦合到基板102之前或在被定位到基板102之上前耦合到整合裝置。圖9C的階段3圖示並描述了至少部分地被置於基板的腔中的橋的實例。
該方法（在1020）將複數個整合裝置（例如，105、107、305、307）耦合到基板102和橋130。該複數個整合裝置可經由複數個焊料互連（例如，154、174）及/或複數個焊柱互連（例如，254、274）耦合到基板102和橋130。可使用焊料回流製程來將整合裝置（例如，105、107、305、307）耦合到基板102和橋130。在一些實現中，橋130可在整合裝置耦合到基板102之前耦合到整合裝置。注意，在一些實現中，複數個焊柱互連（如圖2中所描述的）可被用於將整合裝置耦合到基板102和橋130。圖9B的階段4圖示並描述了將整合裝置耦合到基板和橋的實例。
該方法（在1025）將橋（例如，110）耦合到複數個整合裝置的頂部。例如，橋110可耦合到整合裝置305的頂部和整合裝置307的頂部。橋110可經由至少一個焊料互連125耦合到整合裝置305。橋110可經由至少一個焊料互連127耦合到整合裝置307。可使用焊料回流製程來將橋110耦合到整合裝置305和整合裝置307。注意，在一些實現中，複數個焊柱互連（如圖2中所描述的）可被用於將橋110耦合到整合裝置305和整合裝置307。圖9C的階段5圖示並描述了將橋耦合到整合裝置的實例。
該方法（在1030）將複數個焊料互連（例如，124）耦合到基板（例如，102）的底表面。可使用焊料回流製程來將複數個焊料互連124耦合到基板102。複數個焊料互連124可耦合到基板102的複數個互連122中的焊盤互連。圖9C的階段6圖示並描述了耦合到基板的焊料互連的實例。 用於製造基板的示例性工序
在一些實現中，製造基板包括若干製程。圖11A–11C圖示了用於提供或製造基板的示例性工序。在一些實現中，圖11A–11C的工序可被用來提供或製造圖2的基板202及/或基板204。然而，圖11A–11C的製程可被用來製造本案中所描述的任何基板。在一些實現中，圖11A–11C的製程的至少一些態樣可被用於製造橋600。
應當注意，圖11A–11C的工序可以組合一或多個階段以簡化及/或闡明用於提供或製造基板的工序。在一些實現中，各製程的次序可被改變或修改。在一些實現中，一或多個製程可被替代或置換，而不會脫離本案的範疇。
如圖11A中所示，階段1圖示了在提供載體1100並且在該載體1100之上形成金屬層之後的狀態。該金屬層可被圖案化以形成互連1102。可使用鍍敷製程和蝕刻製程來形成該金屬層和互連。在一些實現中，載體1100可以提供有金屬層，該金屬層被圖案化以形成互連1102。
階段2圖示了在載體1100和互連1102之上形成介電層1120之後的狀態。可使用沉積及/或層壓製程來形成介電層1120。介電層1120可包括聚醯亞胺。然而，不同實現可以將不同材料用於介電層。
階段3圖示了在介電層1120中形成複數個腔1110之後的狀態。可使用蝕刻製程（例如，光刻製程）或鐳射製程來形成該複數個腔1110。
階段4圖示了在介電層1120中和之上（包括在複數個腔1110中和之上）形成互連1112之後的狀態。例如，可以形成通孔、焊盤及/或跡線。可使用鍍敷製程來形成這些互連。
階段5圖示了在介電層1120之上形成另一介電層1122之後的狀態。可使用沉積及/或層壓製程來形成介電層1122。介電層1122可以是與介電層1120相同的材料。然而，不同實現可以將不同材料用於介電層。
如圖11B中所示，階段6圖示了在介電層1122中形成複數個腔1130之後的狀態。可使用蝕刻製程或鐳射製程來形成腔1130。
階段7圖示了在介電層1122中和之上（包括在複數個腔1130中和之上）形成互連1144之後的狀態。例如，可以形成通孔、焊盤及/或跡線。可使用鍍敷製程來形成這些互連。
階段8圖示了在介電層1122之上形成另一介電層1124之後的狀態。可使用沉積及/或層壓製程來形成介電層1124。介電層1124可以是與介電層1120相同的材料。然而，不同實現可以將不同材料用於介電層。
階段9圖示了在介電層1124中形成複數個腔1140之後的狀態。可使用蝕刻製程或鐳射製程來形成腔1140。
如圖11C中所示，階段10圖示了在介電層1124中和之上（包括在複數個腔1140中和之上）形成互連1116之後的狀態。例如，可以形成通孔、焊盤及/或跡線。可使用鍍敷製程來形成這些互連。
互連1102、1112、1114及/或1116中的一些或全部可以定義基板102的複數個互連122。介電層1120、1122、1124可以由至少一個介電層120表示。
階段11圖示了從介電層1150解耦（例如，移除、磨掉）載體1100從而留下包括至少一個介電層120和複數個互連122的基板102之後的狀態。
階段12圖示了在基板102之上形成第一阻焊層1160和第二阻焊層1162之後的狀態。可使用沉積製程來形成第一阻焊層1160和第二阻焊層1162。在一些實現中，在至少一個介電層1150之上可以不形成或形成一個阻焊層。
不同實現可使用不同製程來形成（諸）金屬層。在一些實現中，化學氣相沉積（CVD）製程及/或實體氣相沉積（PVD）製程用於形成（諸）金屬層。例如，可使用濺鍍製程、噴塗製程、及/或鍍敷製程來形成（諸）金屬層。 用於製造基板的方法的示例性流程圖
在一些實現中，製造基板包括若干製程。圖12圖示了用於提供或製造基板的方法1200的示例性流程圖。在一些實現中，圖12的方法1200可被用來提供或製造圖1–4的（諸）基板。例如，圖12的方法1200可被用來製造基板102。
應當注意，圖12的方法可以組合一或多個製程以便簡化及/或闡明用於提供或製造基板的方法。在一些實現中，各製程的次序可被改變或修改。
該方法（在1205）提供載體1100。不同實現可將不同材料用於載體。載體可包括基板、玻璃、石英及/或載體帶。圖11A的階段1圖示並描述了所提供的載體的實例。
該方法（在1210）在載體1100之上形成金屬層。該金屬層可被圖案化以形成互連。可使用鍍敷製程來形成該金屬層和互連。在一些實現中，載體可以包括金屬層。在載體之上的金屬層可被圖案化以形成互連（例如，1102）。圖11A的階段1圖示並描述了在載體之上形成金屬層和互連的實例。
該方法（在1215）在載體1100和互連1102之上形成介電層1120。可使用沉積及/或層壓製程來形成介電層。介電層1120可包括聚醯亞胺。形成介電層亦可包括在介電層1120中形成複數個腔（例如，1110）。可使用蝕刻製程（例如，光刻）或鐳射製程來形成該複數個腔。圖11A的階段2–3圖示並描述了形成介電層並且在該介電層中形成腔的實例。
該方法（在1220）在該介電層中和之上形成互連。例如，可在介電層1120中和之上形成互連1112。可使用鍍敷製程來形成這些互連。形成互連可以包括在介電層之上及/或中提供圖案化金屬層。形成互連亦可包括在介電層的腔中形成互連。圖11A的階段4圖示並描述了在介電層中和之上形成互連的實例。
該方法（在1225）在介電層1120和這些互連之上形成介電層1122。可使用沉積及/或層壓製程來形成介電層。介電層1122可包括聚醯亞胺。形成介電層亦可包括在介電層1122中形成複數個腔（例如，1130）。可使用蝕刻製程或鐳射製程來形成該複數個腔。圖11A–11B的階段5–6圖示並描述了形成介電層並且在該介電層中形成腔的實例。
該方法（在1230）在該介電層中及/或之上形成互連。例如，可以形成互連1114。可使用鍍敷製程來形成這些互連。形成互連可以包括在介電層之上和中提供圖案化金屬層。形成互連亦可包括在介電層的腔中形成互連。圖11B的階段7圖示並描述了在介電層中和之上形成互連的實例。
該方法可以形成（諸）附加介電層和附加互連，如在1225和1230所描述的。圖11B–11C的階段8–10圖示並描述了形成附加介電層和在介電層中和之上形成互連的實例。
一旦形成所有介電層和附加互連，該方法就可從介電層120解耦（例如，移除、磨掉）該載體（例如，1100），從而留下該基板。在一些實現中，該方法可在該基板之上形成阻焊層（例如，1160、1162）。
不同實現可使用不同製程來形成（諸）金屬層。在一些實現中，化學氣相沉積（CVD）製程及/或實體氣相沉積（PVD）製程用於形成（諸）金屬層。例如，可使用濺鍍製程、噴塗製程、及/或鍍敷製程來形成（諸）金屬層。 示例性電子設備
圖13圖示了可整合有前述裝置、整合裝置、積體電路（IC）封裝、積體電路（IC）裝置、半導體裝置、積體電路、晶粒、中介體、封裝、層疊封裝（PoP）、系統級封裝（SiP）、或片上系統（SoC）中的任一者的各種電子設備。例如，行動電話設備1302、膝上型電腦設備1304、固定位置終端設備1306、可穿戴設備1308、或機動交通工具1310可包括如本文所描述的裝置1300。裝置1300可以是例如本文所描述的裝置及/或積體電路（IC）封裝中的任一者。圖13中所圖示的設備1302、1304、1306和1308、以及交通工具1310僅僅是示例性的。其他電子設備亦能以裝置1300為特徵，此類電子設備包括但不限於包括以下各項的設備（例如，電子設備）群：行動設備、掌上型個人通訊系統（PCS）單元、可攜式資料單元（諸如個人數位助理）、啟用全球定位系統（GPS）的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單元（諸如儀錶讀取裝備）、通訊設備、智慧型電話、平板電腦、電腦、可穿戴設備（例如，手錶、眼鏡）、物聯網路（IoT）設備、伺服器、路由器、機動交通工具中實現的電子設備、或者儲存或檢索資料或電腦指令的任何其他設備，或者其任何組合。
圖1–6、9A–9C、10、11A–11C及/或12–13中所圖示的各部件、程序、特徵、及/或功能中的一者或多者可以被重新安排及/或組合成單個部件、程序、特徵或功能，或者在若干部件、程序或功能中實施。亦可添加附加部件、部件、程序、及/或功能而不會脫離本案。亦應當注意，圖1–6、9A–9C、10、11A–11C及/或12–13及其在本案中的對應描述不限於晶粒及/或IC。在一些實現中，圖1–6、9A–9C、10、11A–11C及/或12–13及其對應描述可被用來製造、建立、提供、及/或生產裝置及/或整合裝置。在一些實現中，裝置可包括晶粒、整合裝置、整合被動裝置（IPD）、晶粒封裝、積體電路（IC）裝置、裝置封裝、積體電路（IC）封裝、晶片、半導體裝置、層疊封裝（PoP）裝置、散熱裝置及/或中介體。
注意，本案中的附圖可以表示各種部件、部件、物件、裝置、封裝、整合裝置、積體電路、及/或電晶體的實際表示及/或概念表示。在一些實例中，附圖可以不是按比例的。在一些實例中，為了清楚起見，並未圖示所有部件及/或部件。在一些實例中，附圖中的各個部件及/或部件的定位、位置、大小、及/或形狀可以是示例性的。在一些實現中，附圖中的各個部件及/或部件可以是可任選的。
措辭「示例性」在本文中用於表示「用作實例、例子、或圖示」。本文中描述為「示例性」的任何實現或態樣不必被解釋為優於或勝過本案的其他態樣。同樣，術語「態樣」不要求本案的所有態樣皆包括所論述的特徵、優點或操作模式。術語「耦合」在本文中用於指兩個物件之間的直接或間接耦合（例如，機械耦合）。例如，若物件A實體地接觸物件B，且物件B接觸物件C，則物件A和C仍可被認為是彼此耦合的——即便它們並非彼此直接實體接觸。將部件A耦合到部件B可表示部件A耦合到部件B、及/或部件B耦合到部件A。術語「電耦合」可表示兩個物件直接或間接耦合在一起，以使得電流（例如，訊號、功率、接地）可以在兩個物件之間傳遞。電耦合的兩個物件在這兩個物件之間可以有或者可以沒有電流傳遞。術語「第一」、「第二」、「第三」和「第四」（及/或高於第四的任何事物）的使用是任意的。所描述的任何部件可以是第一部件、第二部件、第三部件或第四部件。例如，被稱為第二部件的部件可以是第一部件、第二部件、第三部件或第四部件。術語「包封」意指物件可以部分地包封或完全包封另一物件。術語「頂部」和「底部」是任意的。位於頂部的部件可以處在位於底部的部件之上。頂部部件可被視為底部部件，反之亦然。如本案所描述的，位於第二部件「之上」的第一部件可意味著第一部件位於第二部件上方或下方，這取決於底部或頂部被如何任意定義。在另一實例中，第一部件可位於第二部件的第一表面之上（例如，上方），而第三部件可位於第二部件的第二表面之上（例如，下方），其中第二表面與第一表面相對。進一步注意，如在本案中在一個部件位於另一部件之上的上下文中所使用的術語「之上」可被用來表示部件在另一部件上及/或在另一部件中（例如，在部件的表面上或被嵌入在部件中）。由此，例如，第一部件在第二部件之上可表示：（1）第一部件在第二部件之上，但是不直接接觸第二部件；（2）第一部件在第二部件上（例如，在第二部件的表面上）；及/或（3）第一部件在第二部件中（例如，嵌入在第二部件中）。位於第二部件「中」的第一部件可以部分地位於第二部件中或者完全位於第二部件中。如本案中所使用的術語「約‘值X’」或「大致為值X」意味著在‘值X’的百分之十以內。例如，約1或大致為1的值將意味著在0.9−1.1範圍中的值。
在一些實現中，互連是裝置或封裝中允許或促成兩個點、部件及/或部件之間的電連接的部件或部件。在一些實現中，互連可包括跡線、通孔、焊盤、焊柱、重分佈金屬層、及/或凸塊下金屬化（UBM）層。互連可包括一或多個金屬組分（例如，晶種層+金屬層）。在一些實現中，互連是可被配置成為訊號（例如，資料訊號、接地或電源）提供電路徑的導電材料。互連可以是電路的一部分。互連可包括不止一個部件或部件。互連可以由一或多個互連來定義。不同實現可使用相似或不同的製程來形成互連。在一些實現中，化學氣相沉積（CVD）製程及/或實體氣相沉積（PVD）製程用於形成互連。例如，可使用濺射製程、噴塗、及/或鍍敷製程來形成互連。
亦應注意，本文中所包含的各種揭示可以作為被圖示為流程圖、流程圖、結構圖或方塊圖的程序來描述。儘管流程圖可以將操作描述為順序程序，但很多操作可以並行地或併發地執行。另外，可以重新排列操作的次序。程序在其操作完成時終止。
以下提供了本案的各態樣的概覽：
態樣1：一種封裝，包括：基板；耦合到該基板的第一整合裝置；耦合到該基板的第二整合裝置；耦合到該第一整合裝置和該第二整合裝置的第一橋；其中該第一橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第一電路徑，並且其中該第一橋耦合到該第一整合裝置的頂部和該第二整合裝置的頂部；及耦合到該第一整合裝置和該第二整合裝置的第二橋，其中該第二橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第二電路徑。
態樣2：如態樣1之封裝，其中該至少一條第一電路徑包括該第一整合裝置的背側和該第二整合裝置的背側。
態樣3：如態樣1至2之封裝，其中該第一整合裝置包括：第一晶粒；及耦合到該第一晶粒的第二晶粒。
態樣4：如態樣3之封裝，其中該第二整合裝置包括：第三晶粒；及耦合到該第三晶粒的第四晶粒。
態樣5：如態樣4之封裝，其中該第一晶粒位於該第二晶粒之上，其中該第二晶粒耦合到該基板，其中該第三晶粒位於該第四晶粒之上，並且其中該第四晶粒耦合到該基板。
態樣6：如態樣4之封裝，其中該第一晶粒被配置成經由該第一橋電耦合到該第三晶粒。
態樣7：如態樣4至6之封裝，其中該第一整合裝置包括第一包封層，並且其中該第二整合裝置包括第二包封層。
態樣8：如態樣3至7之封裝，其中該第一晶粒的前側面向該第二晶粒的前側。
態樣9：如態樣3至7之封裝，其中該第一晶粒的前側面向該第二晶粒的背側。
態樣10：如態樣3至7之封裝，其中該第一晶粒的背側面向該第二晶粒的前側。
態樣11：如態樣1至10之封裝，其中該第一橋包括橋晶粒，該橋晶粒包括：晶粒基板；及至少一個橋互連。
態樣12：如態樣1至10之封裝，其中該第一橋包括橋結構，該橋結構包括：至少一個介電層；及至少一個橋互連。
態樣13：如態樣1至12之封裝，其中該第一橋被配置成在該第一整合裝置與該第二整合裝置之間為輸入/輸出（I/O）訊號提供至少一條第一電路徑。
態樣14：如態樣1至13之封裝，其中該第二橋被配置成在該第一整合裝置與該第二整合裝置之間為輸入/輸出（I/O）訊號提供至少一條第二電路徑。
態樣15：如態樣1至2之封裝，其中該第一整合裝置包括：第一晶粒；及耦合到該第一晶粒的第二晶粒，其中該第二整合裝置包括：第三晶粒；及耦合到該第三晶粒的第四晶粒，並且其中該第一橋被配置成在該第一晶粒與該第三晶粒之間為輸入/輸出（I/O）訊號提供至少一條第一電路徑，並且其中該第二橋被配置成在該第二晶粒與該第四晶粒之間為輸入/輸出（I/O）訊號提供至少一條第二電路徑。
態樣16：如態樣1至15之封裝，其中該第二橋至少部分地位於該基板中。
態樣17：一種裝備，包括：基板；耦合到該基板的第一整合裝置；耦合到該基板的第二整合裝置；耦合到該第一整合裝置和該第二整合裝置的第一橋互連裝置，其中該第一橋互連裝置被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第一電路徑，並且其中該第一橋互連裝置耦合到該第一整合裝置的頂部和該第二整合裝置的頂部；及耦合到該第一整合裝置和該第二整合裝置的第二橋互連裝置，其中該第二橋互連裝置被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第二電路徑。
態樣18：如態樣17之裝備，其中該第一整合裝置包括：第一晶粒；及耦合到該第一晶粒的第二晶粒。
態樣19：如態樣18之裝備，其中該第二整合裝置包括：第三晶粒；及耦合到該第三晶粒的第四晶粒。
態樣20：如態樣18至19之裝備，其中該第一晶粒的前側面向該第二晶粒的前側。
態樣21：如態樣18至19之裝備，其中該第一晶粒的前側面向該第二晶粒的背側。
態樣22：如態樣18至19之裝備，其中該第一晶粒的背側面向該第二晶粒的前側。
態樣23：如態樣17至22之裝備，其中該第一橋互連裝置包括橋晶粒，該橋晶粒包括：晶粒基板；及至少一個橋互連。
態樣24：如態樣17至22之裝備，其中該第一橋互連裝置包括橋結構，該橋結構包括：至少一個介電層；及至少一個橋互連。
態樣25：如態樣17至24之裝備，其中該裝備包括從包括以下各項的群中選擇的電子設備：音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴設備、膝上型電腦、伺服器、物聯網路（IoT）設備、以及機動交通工具中的設備。
態樣26：一種用於製造封裝的方法，包括：提供基板；將第一整合裝置耦合到該基板；將第二整合裝置耦合到該基板；將第一橋耦合到該第一整合裝置和該第二整合裝置；其中該第一橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第一電路徑，並且其中該第一橋耦合到該第一整合裝置的頂部和該第二整合裝置的頂部；及將第二橋耦合到該第一整合裝置和該第二整合裝置，其中該第二橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第二電路徑。
態樣27：如態樣26之方法，其中將該第二橋耦合到該第一整合裝置和該第二整合裝置是在該第一整合裝置和該第二整合裝置耦合到該基板時執行的。
態樣28：如態樣26至27之方法，其中該至少一條第一電路徑包括該第一整合裝置的背側和該第二整合裝置的背側。
態樣29：如態樣26至28之方法，其中該第一整合裝置包括：第一晶粒；耦合到該第一晶粒的第二晶粒；第三晶粒；及耦合到該第三晶粒的第四晶粒。
態樣30：如態樣29之方法，其中該第一晶粒被配置成經由該第一橋電耦合到該第三晶粒。
本文中所描述的本案的各種特徵可實現於不同系統中而不會脫離本案。應當注意，本案的以上各態樣僅是實例，且不應被解釋成限定本案。對本案的各態樣的描述意欲是說明性的，而非限定所附請求項的範疇。由此，本案的教導可以現成地應用於其他類型的裝置，並且許多替換、修改和變形對於本發明所屬領域中具有通常知識者將是顯而易見的。
100:封裝 102:基板 105:整合裝置 106:板 107:整合裝置 110:橋 112:互連 120:介電層 122:互連 124:焊料互連 125:焊料互連 127:焊料互連 130:橋 132:橋互連 154:焊料互連 154a:焊料互連 174:焊料互連 174a:焊料互連 200:封裝 225:焊柱互連 227:焊柱互連 254:焊柱互連 254a:焊柱互連 274:焊柱互連 274a:焊柱互連 300:封裝 305:整合裝置 307:整合裝置 351:第一晶粒 353:第二晶粒 354:焊料互連 356:包封層 371:第三晶粒 373:第四晶粒 374:焊料互連 376:包封層 451:貫穿基板通孔（TSV） 453:貫穿基板通孔（TSV） 471:貫穿基板通孔（TSV） 473:貫穿基板通孔（TSV） 500:橋 510:晶粒基板 512:橋互連 514:凸塊下互連 514a:凸塊下互連 514b:凸塊下互連 520:鈍化層 530:焊料互連 600:橋 610:介電層 612:橋互連 612a:橋互連 612b:橋互連 612c:橋互連 700:圖形 710:眼圖開口 800:圖形 810:眼圖開口 930:腔 1000:方法 1005:方塊 1010:方塊 1015:方塊 1020:方塊 1025:方塊 1030:方塊 1100:載體 1102:互連 1110:腔 1112:互連 1114:互連 1116:互連 1120:介電層 1122:介電層 1124:介電層 1140:腔 1160:第一阻焊層 1162:第二阻焊層 1200:方法 1205:方塊 1210:方塊 1215:方塊 1220:方塊 1225:方塊 1230:方塊 1300:裝置 1302:行動電話設備 1304:膝上型電腦設備 1306:固定位置終端設備 1308:可穿戴設備 1310:機動交通工具
在結合附圖理解下文闡述的詳細描述時，各種特徵、本質和優點會變得明顯，在附圖中，相像的部件符號貫穿始終作相應標識。
圖1圖示了包括耦合到整合裝置的橋的封裝的剖面輪廓視圖。
圖2圖示了包括耦合到整合裝置的橋的另一封裝的剖面輪廓視圖。
圖3圖示了包括耦合到整合裝置的橋的另一封裝的剖面輪廓視圖。
圖4圖示了包括耦合到堆疊式晶粒的橋的另一封裝的剖面輪廓視圖。
圖5圖示了橋晶粒的剖面輪廓視圖。
圖6圖示了橋結構的剖面輪廓視圖。
圖7圖示了在使用非橋連接的整合裝置之間的訊號的訊號完整性的示例性圖形。
圖8圖示了在使用橋連接的整合裝置之間的訊號的訊號完整性的示例性圖形。
圖9A–9C圖示了用於製造包括耦合到整合裝置的橋的封裝的示例性工序。
圖10圖示了用於製造包括耦合到整合裝置的橋的封裝的方法的示例性流程圖。
圖11A–11C圖示了用於製造基板的示例性工序。
圖12圖示了用於製造基板的方法的示例性流程圖。
圖13圖示了可以整合本文中所描述的晶粒、電子電路、整合裝置、整合被動裝置（IPD）、被動部件、封裝、及/或裝置封裝的各種電子設備。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:封裝
102:基板
105:整合裝置
106:板
107:整合裝置
110:橋
112:互連
120:介電層
122:互連
124:焊料互連
125:焊料互連
127:焊料互連
130:橋
132:橋互連
154:焊料互連
154a:焊料互連
174:焊料互連
174a:焊料互連

Claims (30)

  1. 一種封裝，包括： 一基板； 耦合到該基板的一第一整合裝置； 耦合到該基板的一第二整合裝置； 耦合到該第一整合裝置和該第二整合裝置的一第一橋， 其中該第一橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第一電路徑，並且 其中該第一橋耦合到該第一整合裝置的一頂部和該第二整合裝置的一頂部；及 耦合到該第一整合裝置和該第二整合裝置的一第二橋，其中該第二橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第二電路徑。
  2. 如請求項1之封裝，其中該至少一條第一電路徑包括該第一整合裝置的一背側和該第二整合裝置的一背側。
  3. 如請求項1之封裝，其中該第一整合裝置包括： 一第一晶粒；及 耦合到該第一晶粒的一第二晶粒。
  4. 如請求項3之封裝，其中該第二整合裝置包括： 一第三晶粒；及 耦合到該第三晶粒的一第四晶粒。
  5. 如請求項4之封裝， 其中該第一晶粒位於該第二晶粒之上， 其中該第二晶粒耦合到該基板， 其中該第三晶粒位於該第四晶粒之上，並且 其中該第四晶粒耦合到該基板。
  6. 如請求項4之封裝，其中該第一晶粒被配置成經由該第一橋電耦合到該第三晶粒。
  7. 如請求項4之封裝， 其中該第一整合裝置包括一第一包封層，並且 其中該第二整合裝置包括一第二包封層。
  8. 如請求項3之封裝，其中該第一晶粒的前側面向該第二晶粒的一前側。
  9. 如請求項3之封裝，其中該第一晶粒的一前側面向該第二晶粒的一背側。
  10. 如請求項3之封裝，其中該第一晶粒的一背側面向該第二晶粒的一前側。
  11. 如請求項1之封裝，其中該第一橋包括一橋晶粒，該橋晶粒包括： 一晶粒基板；及 至少一個橋互連。
  12. 如請求項1之封裝，其中該第一橋包括一橋結構，該橋結構包括： 至少一個介電層；及 至少一個橋互連。
  13. 如請求項1之封裝，其中該第一橋被配置成在該第一整合裝置與該第二整合裝置之間為輸入/輸出（I/O）訊號提供至少一條第一電路徑。
  14. 如請求項1之封裝，其中該第二橋被配置成在該第一整合裝置與該第二整合裝置之間為輸入/輸出（I/O）訊號提供至少一條第二電路徑。
  15. 如請求項1之封裝， 其中該第一整合裝置包括： 一第一晶粒；及 耦合到該第一晶粒的一第二晶粒， 其中該第二整合裝置包括： 一第三晶粒；及 耦合到該第三晶粒的一第四晶粒，並且 其中該第一橋被配置成在該第一晶粒與該第三晶粒之間為輸入/輸出（I/O）訊號提供至少一條第一電路徑，並且 其中該第二橋被配置成在該第二晶粒與該第四晶粒之間為輸入/輸出（I/O）訊號提供至少一條第二電路徑。
  16. 如請求項1之封裝，其中該第二橋至少部分地位於該基板中。
  17. 一種裝備，包括： 一基板； 耦合到該基板的一第一整合裝置； 耦合到該基板的一第二整合裝置； 耦合到該第一整合裝置和該第二整合裝置的一第一橋互連裝置， 其中該第一橋互連裝置被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第一電路徑，並且 其中該第一橋互連裝置耦合到該第一整合裝置的一頂部和該第二整合裝置的一頂部；及 耦合到該第一整合裝置和該第二整合裝置的一第二橋互連裝置，其中該第二橋互連裝置被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第二電路徑。
  18. 如請求項17之裝備，其中該第一整合裝置包括： 一第一晶粒；及 耦合到該第一晶粒的一第二晶粒。
  19. 如請求項18之裝備，其中該第二整合裝置包括： 一第三晶粒；及 耦合到該第三晶粒的一第四晶粒。
  20. 如請求項18之裝備，其中該第一晶粒的一前側面向該第二晶粒的一前側。
  21. 如請求項18之裝備，其中該第一晶粒的一前側面向該第二晶粒的一背側。
  22. 如請求項18之裝備，其中該第一晶粒的一背側面向該第二晶粒的一前側。
  23. 如請求項17之裝備，其中該第一橋互連裝置包括一橋晶粒，該橋晶粒包括： 一晶粒基板；及 至少一個橋互連。
  24. 如請求項17之裝備，其中該第一橋互連裝置包括一橋結構，該橋結構包括： 至少一個介電層；及 至少一個橋互連。
  25. 如請求項17之裝備，其中該裝備包括從包括以下各項的一群中選擇的一電子設備：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一膝上型電腦、一伺服器、一物聯網路（IoT）設備、以及一機動交通工具中的一設備。
  26. 一種用於製造封裝的方法，包括以下步驟： 提供一基板； 將一第一整合裝置耦合到該基板； 將一第二整合裝置耦合到該基板； 將一第一橋耦合到該第一整合裝置和該第二整合裝置， 其中該第一橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第一電路徑，並且 其中該第一橋耦合到該第一整合裝置的一頂部和該第二整合裝置的一頂部；及 將一第二橋耦合到該第一整合裝置和該第二整合裝置，其中該第二橋被配置成在該第一整合裝置與該第二整合裝置之間提供至少一條第二電路徑。
  27. 如請求項26之方法，其中將該第二橋耦合到該第一整合裝置和該第二整合裝置是在該第一整合裝置和該第二整合裝置耦合到該基板時執行的。
  28. 如請求項26之方法，其中該至少一條第一電路徑包括該第一整合裝置的一背側和該第二整合裝置的一背側。
  29. 如請求項26之方法，其中該第一整合裝置包括： 一第一晶粒； 耦合到該第一晶粒的一第二晶粒； 一第三晶粒；及 耦合到該第三晶粒的一第四晶粒。
  30. 如請求項29之方法，其中該第一晶粒被配置成經由該第一橋電耦合到該第三晶粒。
TW111119074A 2021-06-24 2022-05-23 包括整合裝置和耦合整合裝置的頂側的橋的封裝 TW202303899A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/357,811 US11830819B2 (en) 2021-06-24 2021-06-24 Package comprising integrated devices and bridge coupling top sides of integrated devices
US17/357,811 2021-06-24

Publications (1)

Publication Number Publication Date
TW202303899A true TW202303899A (zh) 2023-01-16

Family

ID=82492622

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111119074A TW202303899A (zh) 2021-06-24 2022-05-23 包括整合裝置和耦合整合裝置的頂側的橋的封裝

Country Status (8)

Country Link
US (2) US11830819B2 (zh)
EP (1) EP4360131A1 (zh)
JP (1) JP2024523238A (zh)
KR (1) KR20240025525A (zh)
CN (1) CN117413358A (zh)
BR (1) BR112023025604A2 (zh)
TW (1) TW202303899A (zh)
WO (1) WO2022271376A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI835546B (zh) * 2023-02-03 2024-03-11 福懋科技股份有限公司 半導體封裝

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838337B2 (en) 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US20140131854A1 (en) 2012-11-13 2014-05-15 Lsi Corporation Multi-chip module connection by way of bridging blocks
US10192810B2 (en) * 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
US10991635B2 (en) 2019-07-20 2021-04-27 International Business Machines Corporation Multiple chip bridge connector
US11133263B2 (en) 2019-09-17 2021-09-28 Intel Corporation High-density interconnects for integrated circuit packages
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
US11315902B2 (en) * 2020-02-12 2022-04-26 International Business Machines Corporation High bandwidth multichip module
US11450612B2 (en) * 2020-07-09 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI835546B (zh) * 2023-02-03 2024-03-11 福懋科技股份有限公司 半導體封裝

Also Published As

Publication number Publication date
US20220415808A1 (en) 2022-12-29
EP4360131A1 (en) 2024-05-01
WO2022271376A1 (en) 2022-12-29
KR20240025525A (ko) 2024-02-27
US11830819B2 (en) 2023-11-28
US20240055356A1 (en) 2024-02-15
CN117413358A (zh) 2024-01-16
BR112023025604A2 (pt) 2024-02-20
JP2024523238A (ja) 2024-06-28

Similar Documents

Publication Publication Date Title
US11502049B2 (en) Package comprising multi-level vertically stacked redistribution portions
KR102558895B1 (ko) 패키지들의 콘택-콘택 커플링을 포함하는 디바이스
TW202232694A (zh) 具有包括與基板的表面對準的表面互連的基板的封裝
TW202139416A (zh) 被配置作為位於板腔之上的遮罩件的貼片基板
US20210175178A1 (en) Package comprising a double-sided redistribution portion
TW202236543A (zh) 包括基板和高密度互連整合裝置的封裝
TW202201687A (zh) 包含基板與耦接至基板的高密度互連結構之封裝
TW202203407A (zh) 包括具有在阻焊層之上的互連佈線的基板的封裝
TW202240831A (zh) 用於功率分配網路（ｐｄｎ）效能提升的在基板之間包括被動元件的封裝
TW202238870A (zh) 具有包括層疊焊盤互連的基板的封裝
TW202243179A (zh) 包括基板和配置成用於對角佈線的互連裝置的封裝
US20240055356A1 (en) Package comprising integrated devices and bridge coupling top sides of integrated devices
TW202230677A (zh) 包括嵌入阻焊層中的互連的基板
TW202249194A (zh) 包括經由橋耦合的整合裝置的封裝
TW202316618A (zh) 包括基板和多電容整合被動裝置的封裝
TW202203376A (zh) 包括嵌入在核心層中的高密度互連部分的基板
TW202205562A (zh) 包括被配置為散熱器的引線鍵合的封裝
TW202301597A (zh) 包括經由金屬化層耦合的各整合裝置的封裝
US20240363513A1 (en) Package comprising a package substrate that includes an encapsulated portion with interconnection portion blocks
TW202341376A (zh) 包括具有懸垂的堆疊式整合元件的封裝
TW202315032A (zh) 包括具有耦接到跡線互連的通孔互連的基板的封裝
TW202347656A (zh) 包括位於金屬化部分之間的互連晶粒的封裝
TW202318583A (zh) 包括具有高密度互連的基板的封裝
TW202234633A (zh) 具有包括周邊互連的基板的封裝
TW202347655A (zh) 包括位於襯底之間的互連晶粒的封裝