TW202301944A - 靜電抑制器及其製作方法 - Google Patents

靜電抑制器及其製作方法 Download PDF

Info

Publication number
TW202301944A
TW202301944A TW110123785A TW110123785A TW202301944A TW 202301944 A TW202301944 A TW 202301944A TW 110123785 A TW110123785 A TW 110123785A TW 110123785 A TW110123785 A TW 110123785A TW 202301944 A TW202301944 A TW 202301944A
Authority
TW
Taiwan
Prior art keywords
printed circuit
circuit board
internal electrodes
combination
insulating frame
Prior art date
Application number
TW110123785A
Other languages
English (en)
Other versions
TWI774450B (zh
Inventor
連清宏
許鴻宗
徐至賢
邱承賢
黃興材
Original Assignee
立昌先進科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立昌先進科技股份有限公司 filed Critical 立昌先進科技股份有限公司
Priority to TW110123785A priority Critical patent/TWI774450B/zh
Priority to CN202110784666.0A priority patent/CN115529813A/zh
Priority to EP21189796.2A priority patent/EP4110029A1/en
Priority to US17/396,803 priority patent/US20220418095A1/en
Priority to JP2021131952A priority patent/JP2023004794A/ja
Priority to KR1020210114754A priority patent/KR20230000895A/ko
Application granted granted Critical
Publication of TWI774450B publication Critical patent/TWI774450B/zh
Publication of TW202301944A publication Critical patent/TW202301944A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067Devices for protecting against damage from electrostatic discharge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/0259Electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262Arrangements for regulating voltages or for using plural voltages
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0066Constructional details of transient suppressor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0145Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/10886Other details
    • H05K2201/10909Materials of terminal, e.g. of leads or electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018Presence of a frame in a printed circuit or printed circuit assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Elimination Of Static Electricity (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Reverberation, Karaoke And Other Acoustics (AREA)

Abstract

靜電抑制器及其製作方法。靜電抑制器至少包含二個印刷電路板、一個絕緣框、二個端電極與至少二個內電極。絕緣框位於二個印刷電路板之間,形成內部有一個空腔的主結構。每一個印刷電路板面對空腔的表面上都具有相互分離的至少一個內電極。兩個端電極分別位於主結構的不同表面,並且分別地電性連接到不同的內電極。絕緣框可以是中間挖空的印刷電路板也或是用印刷方式處理絕緣材料而形成的框架。在此製作方法,可以調整絕緣框的厚度來調整不同印刷電路板的相對距離,進而調整靜電抑制器的崩潰電壓。

Description

靜電抑制器及其製作方法
本發明係有關於一種靜電抑制器及其製作方法,特別是有關於可以透過調整位於二個印刷電路板之間的絕緣框的厚度來調整位於二個印刷電路板相對表面上之同內電極之間崩潰電壓值的一種靜電抑制器及其製作方法。
靜電抑制器(ESD suppressor,ElectroStatic Discharge suppressor)普遍地被應用來保護積體電路,免於工作環境中難免的雜訊、突波(surge)與高電壓訊號等等的傷害。如圖1A所示,靜電抑制器101與其要保護的積體電路102彼此之間是相互並聯但是一起串聯至電路103,而且靜電抑制器101的二端分別電性連接到電路103與電位零點104。如圖1B所示,靜電抑制器101的基本架構是在主結構1011內部具有相互分離的二個內電極1012,而在主結構1011的相對二端外側有二個端電極1013,不同的端電極1013一方面分別電性連接至不同的內電極1012也另一方面可以分別連接到電路103與電位零點104。顯然地,不同內電極1012 之間的崩潰電壓值大小就決定了抵達至某一個內電極1012的電訊號需要有多大的電壓才能抵達相互分離的另一個內電極1012,從而使得二個端電極間可以電性導通。顯然地,當來自電路103的訊號的電壓並未超過靜電抑制器101的崩潰電壓時,靜電抑制器101內部的電容阻止訊號通過靜電抑制器101而使得訊號進入積體電路102。相對地,當來自電路103的訊號的電壓超過靜電抑制器101的崩潰電壓時,靜電抑制器101內部的電容無法阻止訊號通過靜電抑制器101而抵達電位零點104,從而保護積體電路102免於此訊號的影響。
隨著近年來的種種發展,像是積體電路的工作電壓從早期的5伏特逐漸降低到1伏特上下,像是近年來流行的將記憶體與邏輯電路一併封裝,像是積體電路工作環境中難免的電源雜訊(supply noise)、襯底雜訊(substrate noise)與串擾(crosstalk),又像是日漸普及的穿戴式裝置、行動裝置與觸控面板等等中來自外界環境的靜電與雜訊,不只積體電路被出現在電路上的異常訊號給損壞的機率越來越大,而且積體電路要怎樣與周邊電路元件(如靜電抑制器與被動元件)一起被整合佈局也越來越困難。因此,具有較大崩潰電壓的靜電抑制器,具有較快反應速率的靜電抑制器又或者是占用電路板面積較少的靜電抑制器,都是越來越有市場價值。
綜上所述,有需要發展新的靜電抑制器及其製作方法,以期能滿足對於靜電抑制器的種種需求。
本發明提出的靜電抑制器的基本架構如下。兩個印刷電路板分別位於一個絕緣框的相對兩側,從而形成內部有空腔的主結構。在任一個印刷電路板之面對另一個印刷電路板的表面上,存在曝露到此空腔的一或多個內電極,並且不同內電極彼此之間是相互分離的。主結構的表面存在相互分離的二個端電極,不同的端電極分別地電性連接不同的一或多個內電極。另外,兩個端電極還可以分別地電性連接到電路與電位零點。
顯然地,由於相對導體之間的崩潰電壓值既反比例於相對導體間的相互距離而又正比例於相對導體的面積總和,因此絕緣框的厚度以及曝露到空腔中的多數內電極的空間配置方式,就是決定本發明所提出靜電抑制器之崩潰電壓的關鍵因素,亦即是可以視需要的靜電抑制器崩潰電壓來進行調整的主要變數。
在本發明中,絕緣框只需要符合兩個條件,其他都是可以視實際需要而調整的。首先,可以與相鄰二個印刷電路板共同圍繞一個空腔,藉以讓分別位於這二個印刷電路板上的不同內電極在彼此間電壓差距夠大時在這個空腔進行尖端放電。其次,可以絕緣,不論曝露到空腔中的各個內電極彼此間是否發生放電,都可以讓這些電極與靜電抑制器外 部彼此電性絕緣。
舉例來說,絕緣框可以是中間挖空的印刷電路板,如此方式至少有下列優點,首先挖空印刷電路板以及將二個印刷電路板分別放置在被挖空印刷電路板之相對兩側的製程簡單,其次印刷電路板的成本並不昂貴,特別是並不需要使用高溫製程,可以降低對於印刷電路板、內電極與端電極等等的負面影響。
舉例來說,絕緣框可以是用印刷方式處理絕緣材料所印刷而成的框架,如此方式至少有下列優點,首先將絕緣材料印刷成為一個框架的製程是習知的技術,其次可以用印刷方式處理的絕緣材料已經有許多現有商業化絕緣材料可以選擇,特別是並不需要使用高溫製程,頂多大約攝氏一百度到攝氏二百度上下即可以,可以降低對於印刷電路板、絕緣框、內電極與端電極等等的負面影響。除此之外,由於印刷絕緣材料的製程中,可以輕易地透過調整所使用印模的厚度來調整被填入印模之孔洞中的絕緣材料的厚度,亦即可以輕易地調整絕緣框的厚度。
舉例來說,在第一表面與第二表面上所分別具有的一或多個內電極中,每一個內電極的面積、形狀與位置都會影響到曝露到空腔中的所有內電極之間的崩潰電壓。特別是,在垂直於第一表面或第二表面的方向上,位於第一表面上的一或多內電極與位於第二表面上的一或多內電極彼此之 間往往是至少部份地相互重疊,如此可以更有效率地增加這二個印刷電路板之間的電容,進而允許靜電抑制器可以具有更大的崩潰電壓。
除此之外,由於使用兩個印刷電路板來與絕緣框共同形成具有空腔的主結構,藉由選擇所使用的印刷電路板,可以有效地降低寄生電容所造成的負面影響,使得如此靜電抑制器的崩潰電壓基本上只取決於空腔兩側各內電極之間的崩潰電壓。舉例來說,印刷電路板可以是具有低介電係數的印刷電路板,像是在某些測試中發現可以將電容降低到0.2皮法的介電係數不大於6的印刷電路板,或甚至在某些測試中發現可以將電容降低到0.05皮法的介電係數不大於4.4的印刷電路板。舉例來說,當綜合考量降低寄生電容以及維持印刷電路的結構強度與電性絕緣等等的需求,甚至可以使用介電係數係介於1.5到3.5之間的印刷電路板。也就是說,本發明並不需要多限制印刷電路板的具體細節。由於印刷電路板的基本架構是將金屬線路形成在基板,任一個印刷電路板的基板都可以是玻璃纖維板、電木板、塑膠板或是陶瓷基板,或甚至說不論是電木板、酚醛棉紙、環氧樹脂與棉紙的組合、環氧樹脂與玻璃布的組合、聚酯與毛面玻璃的組合、玻璃布與環氧樹脂的組合、棉紙與阻燃環氧樹脂的組合、棉紙與非阻燃環氧樹脂的組合、鐵氟龍、金屬、氧化鋁、氮化鋁以及碳化矽都可以被用作任一個印刷電路板的基板。
本發明提出的靜電抑制器製作方法的基本流程如下。首先在第一印刷電路板的第一表面上與第二印刷電路板的第二表面上分別形成需要的一或多個內電極,然後在第一印刷電路板的第一表面上形成一絕緣框並且讓至少一或多個內電極並未被絕緣框所覆蓋,最後將第二印刷電路板覆蓋在絕緣框上並且讓第二表面上至少一或多內電極也並未被絕緣框所覆蓋,藉以讓第一印刷電路板、絕緣框與第二印刷電路板共同圍繞一個空腔並且讓第一表面上與第二表面上都至少有一個內電極曝露到此空腔。
在此製作方法中,將絕緣框形成在第一印刷電路板之第一表面上的方式並不需要限制。舉例來說,可以是先將一印刷電路板的中間部份挖掉而形成一個框狀結構,然後再此部份挖空的印刷電路板放在第一表面上而形成需要的絕緣框。舉例來說,可以是先將一印刷電路板放在第一表面上,然後再將此印刷電路板的中間部份挖掉而形成需要的絕緣框。舉例來說,可以使用印刷製程處理絕緣材料,而直接在第一印刷電路板的第一表面上形成絕緣框。像是,先將具有至少一孔洞的印模(像是鋼模)放在第一表面上,並使得所有孔洞的位置對應到要讓絕緣框位於第一表面上的位置,然後將以絕緣材料做成的漿料倒在鋼模上,接著以刮刀推動漿料而使得所有孔洞都為漿料所填滿,最後再將鋼模移開便可以得到用絕緣材料所形成的絕緣框。
顯然地,在分別在第一表面與第二表面上形成一或多個內電極時,可以視需要調整各個內電極的面積、形狀與位置,進而調整最後曝露到空腔中的各個內電極之間的崩潰電壓。特別是,藉由調整在垂直於第一表面或第二表面的方向上,位於第一表面上的一或多內電極與位於第二表面上的一或多內電極彼此之間的重疊面積,可以更有效率地調整二個印刷電路板間的電容,進而更有效率地調整個靜電抑制器的崩潰電壓。
顯然地,在形成絕緣框在某個印刷電路板時,還可以調整絕緣框的厚度,藉以調整在將另一個印刷電路板放置在絕緣框另一側之後,兩個印刷電路板之間的距離。舉例來說,取決於絕緣框是如何形成,或可以是使用具有不同厚度的不同印刷電路板,也或可以是調整所使用之具有孔洞之模板的厚度,甚至也或可以在將二個印刷電路板分別放置在絕緣框相對兩側的過程中,調整施加在絕緣框的壓力及/或調整施加壓力於絕緣框的時間,來進一步調整絕緣框的厚度。藉此,可以根據靜電抑制器所需要的崩潰電壓,調整絕緣框的厚度,進而調整分別位於第一印刷電路板上的一或多內電極與位於第二印刷電路板上的一或多內電極之間的崩潰電壓值。
內電極與端電極的位置、輪廓與製作方式,並不需要多做限制,而可以使用任何現有的或未來會出現的技術。唯一的限制是在第一印刷電路板的第一表面上以及在第二印刷電路板 的第二表面上,都有一或多個內電極曝露在此空腔中。舉例來說,可以是第一印刷電路板與第二印刷電路板都只有一個內電極曝露至此空腔,使得在來自外界電路的某電訊號的電壓夠大時(像是大到可以克服二個印刷電路板之間的崩潰電壓時),此電訊號可以依序經過某端電極、位於第一印刷電路板上的內電極、空腔、位於第二印刷電路板上的內電極、另一端電極而可以抵達電位零點。舉例來說,可以是第一印刷電路板與第二印刷電路板分別有一個與二個內電極曝露至此空腔,使得在來自外界電路的某電訊號的電壓夠大時(像是大到可以克服二個印刷電路板之間的崩潰電壓時),此電訊號可以依序經過某端電極、位於第一印刷電路板上的一內電極、空腔、位於第二印刷電路板上的內電極、空腔、位於第二印刷電路板的另一內電極、另一端電極而可以抵達電位零點。舉例來說,可以是第一印刷電路板與第二印刷電路板都有至少二個內電極曝露至此空腔,使得在來自外界電路的某電訊號的電壓夠大時(像是大到可以克服二個印刷電路板之間的崩潰電壓時),此電訊號在依序經過某端電極與位於第一印刷電路板上的一內電極後,來會在空腔兩側的不同印刷電路板上的不同內電極間跳躍,直到抵達位於第二印刷電路板的連接到另一端電極的另一內電極後才被引導往電位零點。舉例來說,可以是第一印刷電路板有二或多個內電極曝露至此空腔,並且不同的內電極全部都分別地電性連接到不同的端電極,而由於不同的端電極可以分別電性連接到不同的電路,便可以用單一個空腔(或說單一個主結構) 來處理可能來自於不同電路的不同雜訊、不同突發訊號等等。
101:靜電抑制器
1011:主結構
1012:內電極
1013:端電極
102:積體電路
103:電路
104:電位零點
200:靜電抑制器
201:印刷電路板
202:絕緣框
203:內電極
2031:突起物
204:端電極
401:步驟
402:步驟
403:步驟
〔圖1〕係靜電抑制器如何保護積體電路的應用示意圖。
〔圖2A至圖2D〕係本發明之靜電抑制器的剖視圖。
〔圖3〕係本發明之一些測試結果。
〔圖4〕係本發明之靜電抑制器製作方法的流程圖。
〔圖5至圖8〕係本發明之幾個樣例。
〔圖9至圖10〕係本發明之幾個樣例。
本發明提出一種靜電抑制器。如圖2A至圖2D所示之一些實施例,靜電抑制器200基本上包含了二個印刷電路板201、一個絕緣框202、多數個內電極203與二個端電極204。絕緣框202是一個具有電性絕緣功能的框架,並且其二個開口側分別與不同個印刷電路板201相接觸(或說絕緣框202被二個印刷電路板201給夾擠在中間),從而三者共同形成一個內部有一個空腔的主結構。在印刷電路板201面對著印刷電路板203的表面上,以及在印刷電路板203面對著印刷電路板201的表面上,都存在著至少一個內電極203,並且都有一或多個內電極203係曝露到此空腔。二個端電極204分別地位於這個主結構的相對二端的外側, 並且分別地電性連接到不同的內電極203。
此靜電抑制器的主要特徵在於印刷電路板的使用、絕緣框的使用以及內電極的配置。也就是說,在不同實施例,任一個印刷電路板201的材料/性能是可以變化的,任一個印刷電路板201上曝露到空腔的內電極203的數量是可以變化的,任一個印刷電路板201上曝露到空腔的任何一個內電極203的輪廓及/或面積是可以變化的,不同印刷電路板201上的不同內電極203彼此之間在垂直於某一個印刷電路板201曝露至空腔的表面的方向上的重疊比例也可以在零到百分之百之間變化,甚至不同內電極203如何連接到端電極204以及不同端電極204是如何位於此主結構外側也是可以變化的。像是二個端電極204或可以都電性連接到位於同一個印刷電路板上的不同內電極203,也或可以分別連接到位於不同印刷電路板上的不同內電極203。像是主結構的相對兩側可以分別有相等數量的多個端電極204,位於某一側的某個端電極204會經由位於主結構內部的至少二個內電極203而電性連接到位於另一側的某個端電極204,並且分別位於這二側的多個端電極204彼此之間是呈現一對一對應的。像是某個內電極203可以沿著所位於印刷電路板的表面一直延伸到此印刷電路板的邊緣,進而與位於此印刷電路板側面的某端電極204直接接觸。像是,某個內電極203也可以貫穿所位於印刷電路板,進而與位於此印刷電路板底面的某端電極204直接接觸。除此之外,內電極203與端電極204的材料、具體結構與製作方式,都可以使用現有靜 電抑制器所使用的與內電極203及端電極204。像是,內電極203與端電極204的材料都可以是銅、金、銀或其他金屬。在此,圖2A到圖2D僅僅摘要一些可能變化的橫截面是意圖。
在靜電抑制器200,藉由適當地挑選這二個印刷電路板201各自的材料與結構,可以減少寄生電容值,特別是減少任一個印刷電路板201與位於其上的一或多個內電極203相互之間的電容值,進而可以讓靜電抑制器的崩潰電壓基本上只取決於位於空腔兩側之不同內電極之間的崩潰電壓,而使得透過選擇具有特定厚度的絕緣框202以及具有特定輪廓與特定分布方式的多個內電極203,便可以精確地提供具有特定崩潰電壓的靜電抑制器。
舉例來說,這二個印刷電路板201的任何一個都可以具有低介電係數的印刷電路板,像是介電係數不大於6的印刷電路板。根據進行過的測試,使用介電係數不大於6的印刷電路板便可以顯著地降低印刷電路板201與各個內電極203之間的寄生電容。又例如,當綜合考量降低寄生電容以及維持印刷電路的結構強度與電性絕緣等等的需求,由於介電係數很低的材料或是介電係數不多低的材料都或有可能無法滿足印刷電路的其他需求,根據對現有商業化印刷電路板的評估,可以使用介電係數不大於4.4的印刷電路板,又甚至是使用介電係數介於1.5到3.5之間的印刷電路板。附帶地,隨著高頻率訊號的日益普遍的應用,還可以使用高頻率印刷電路 板來做為這二個印刷電路板201。進一步地,由於本發明對於這二個印刷電路板201的要求只著重在低介電係數,藉以減少寄生電容等的負面影響,本發明並不需要限制這二個印刷電路板201的其他具體細節,甚至並不需要限制這二個印刷電路板201是否具有相同的材料、結構、尺寸與輪廓等等。由於印刷電路板的基本架構是將金屬線路形成在基板上不論是玻璃纖維板、電木板、塑膠板或著陶瓷基板,都可以被用來做為任一個印刷電路板201的基板,或著說任一個印刷電路板201都可以是使用了下列項目中的一或多者來做為其基板:電木板、酚醛棉紙、環氧樹脂與棉紙的組合、環氧樹脂與玻璃布的組合、聚酯與毛面玻璃的組合、玻璃布與環氧樹脂的組合、棉紙與阻燃環氧樹脂的組合、棉紙與非阻燃環氧樹脂的組合、鐵氟龍、金屬、氧化鋁、氮化鋁以及碳化矽。
在靜電抑制器200,當某電訊號出現在一個端電極204並進而出現在曝露到空腔的一或多內電極203時,可以與其相互間放電的其他內電極203基本上是位於另一個印刷電路板201上也曝露到空腔的其他一或多個內電極203。因此,相較於某些現有的靜電抑制器是讓連接到不同端電極的不同內電極是相互分離地位於同一個平面上,由於本發明所提出的靜電抑制器可以讓位於不同印刷電路板上的不同內電極在垂直於某一個印刷電路板的方向上至少部份地相互重疊,因此本發明不只可以透過調整各個內電極203的位置及/或面積來調整空腔兩側各內電極203間的崩 潰電壓,還可以在不增加各內電極203面積的前提下,只透過增加空腔兩側個內電極203的重疊面積來提升這些將不同內電極間的崩潰電壓值,從而達到這些現有的靜電抑制器所無法達到的崩潰電壓大小與崩潰電壓調整彈性。特別是,靜電抑制器200還可以讓二個印刷電路板201都具有至少二個相互分離並曝露到空腔的內電極203,使得出現在某個端電極204的電訊號,需要先在此空腔兩側的不同內電極203之間跳躍多次才能抵達另一個端電極204,亦即可以透過讓多個內電極203分別位於相面對兩個印刷電路板的不同位置,來使得電訊號必須接續克服多個電容才能自某個端電極204傳導到另一個端電極,進而增加靜電抑制器200所可以達到的崩潰電壓大小與崩潰電壓調整彈性。除此之外,靜電抑制器200也還可以具有至少三個端電極204,使得靜電抑制器200可以同時電性連接到多個不同的電路(扣除掉要電性連接到電位零點的一或多個端電極204),藉以與多個不同的積體電路分別地相互並聯,而提供保護給這些積體電路。當然,靜電抑制器200也可以在相對的兩端都同時存在著相互電性分離的一或多個端電極204,並且二個印刷電路板201與絕緣框202共同圍繞著一或多個空腔,使得來自外界的電訊號在不同內電極203間移動時,可以是經過相同的空腔(或說是經過曝露到相同空腔的不同內電極203)也可以是陸續地經過不同的空腔(或說是陸續地經過曝露到不同空腔的不同內電極203)。另外,靜電抑制器200也可以在相對的兩端具有相同數量的相互電性分離的多個端電極204,並且位於 不同側的不同端電極204彼此之間是一對一對應的,如此的靜電抑制器200既可以彈性地分別電性連接到不同的電路及/或不同的電位零點,也可以簡單地再切割成為幾個具有較少端電極204的靜電抑制器200。
在某些實施例,絕緣框202是一個中間被挖空的印刷電路板。舉例來說,可以是原本為長方體的印刷電路板在中間部份被移除後所形成的四方框(長方狀框架)。也就是說,藉由選擇使用不同厚度的印刷電路板,或甚至是在將印刷電路板中間部份挖空時一併將印刷電路板削薄,可以調整絕緣框202的厚度,進而調整靜電抑制器200的崩潰電壓。
在某些實施例,絕緣框202是用印刷方式處理絕緣材料所形成的框架。舉例來說,首先將印模放在一印刷電路板上並讓印模上的孔洞對應到空腔的位置,接著用絕緣材料填滿孔洞並等待絕緣材料固化/硬化,最後再將印模移開便可以得到絕緣框202。也就是說,藉由選擇使用不同厚度的印模,或藉由選擇具有不同深度的孔洞,或甚至藉由調控絕緣材料把孔洞的填滿程度。可以調整絕緣框202的厚度,進而調整靜電抑制器200的崩潰電壓。一般來說,絕緣材料係選自由酚樹脂、環氧樹脂、矽脂樹脂、聚亞胺、聚胺基甲酸脂、聚乙烯、聚丙烯、壓克力樹脂及聚苯乙烯所組成的群組。
圖3為某些實施例的測試結果。在這些實施例中,各個內電極203的厚度都固定不變,但是絕緣框202的厚度被分 別調整。測試結果顯示當空腔兩側內電極間距(或者大抵視為兩個印刷電路板之間的距離)依序自小於10微米逐漸調整到40微米時,兩個印刷電路板之間在空腔的電容值依序逐漸自0.05皮法降低到大約0.02皮法,而且對應到的崩潰電壓也依序逐漸自小於105伏特增加到200伏特到700伏特。顯然地,測試結果顯示藉由調整絕緣框的厚度,可以調整靜電抑制器內部的電容/崩潰電壓。換句話說,本發明提出的靜電抑制器,輕易地調整其具體結構細節,進而調整靜電抑制器可以擋住多大的訊號以及讓多大的訊號通過接地而不會影響到與靜電抑制器並聯的積體電路。
本發明提出一種靜電抑制器製作方法。如圖4所示之流程圖,此製作方法包括下列的基本步驟。首先,如步驟401所示,提供其第一表面上具有一或多個內電極的第一印刷電路板以及其第二表面上具有一或多個內電極的第二印刷電路板。其次,如步驟402所示,形成絕緣框在第一印刷電路板的第一表面上,並將第二印刷電路板的第二表面放在絕緣框的另一側,而使得第一印刷電路板、絕緣框與第二印刷電路板共同形成內部有一空腔的一主結構,並且讓第一表面上與第二表面上都有一或多個內電極曝露到空腔。最後,如步驟403所示,分別形成二端電極在主結構的外表面的不同位置,並且讓不同端電極分別連接到不同的一或多個內電極。
在某些實施例,步驟402中形成絕緣框的方式是將一印刷電路板的中間挖空來做為絕緣框,在此還可以透過調整被 挖空後印刷電路板的厚度來調整絕緣框的厚度,像是使用具有不同厚度的不同印刷電路板,或甚至是在挖空印刷電路板中間部份時順帶移除一薄層的印刷電路板來調整其厚度。在其他一些實施例,步驟402中形成絕緣框的方式是使用印刷方式處理絕緣材料所形成的框架來做為絕緣框,在此還可以透過調整印刷方式中被放入所使用印模之孔洞的絕緣材料的厚度來調整絕緣框的厚度,而適合使用的絕緣材料至少有酚樹脂、環氧樹脂、矽脂樹脂、聚亞胺、聚胺基甲酸脂、聚乙烯、聚丙烯、壓克力樹脂、聚苯乙烯及其任意組合。
在某些實施例,步驟401中使用第一印刷電路板、第二印刷電路板與絕緣框來形成主結構的過程中,還可以再調整位於第一表面上的各內電極與位於第二表面上的各內電極間的相對幾何關係。像是安排至少一內電極的位置,使得在垂直於第一表面及/或第二表面的方向,位於第一表面的至少一內電極係與位於第二表面的至少一內電極至少部份相互重疊。就由調整重疊比例,可以調整形成之主結構在空腔這所具有的電容大小。像是安排至少一內電極的位置,或使得第一表面與第二表面上都只有一個內電極,或使得某個表面只有一個內電極而在另一個表面有二個相互分離的內電極,並且在平行於某個表面的方向上,某個表面上的內電極係位於另一個表面上二個相互分離的內電極之間。
這個靜電抑制器製作方法,還可以有許多可以選擇 使用的步驟。像是使用高頻印刷電路板來作為第一印刷電路板及/或第二印刷電路板,藉以減少寄生電容值。像是,先在某印刷電路板將被用來面對另一個印刷電路板的表面上形成一層金屬薄膜,像是銅箔膜、金薄膜或銀薄膜,然後將需要的線路轉移到此金屬薄膜,最後再將不需要的部份金屬薄膜移除,藉以形成一或多個內電極在此表面上。
圖5至圖8摘要地繪示了本發明所提出的靜電抑制器及其製作方法的幾個樣例,本質上就是先前討論內容的綜合應用變化。圖5顯示了二個印刷電路板201都只有一個內電極203,並且當二個印刷電路板201被放置在絕緣框202二側時,這二個內電極203在垂直於任一個印刷電路板201的方向上是部份重疊的,並且這二個內電極203都分別地延伸到所位於印刷電路板201最鄰近邊緣,使得端電極204可以是位於由二個印刷電路板201與絕緣框202所形成的主結構的二端外側的金屬薄膜。圖6與圖5的差別主要是某個印刷電路板201上有分別延伸到此印刷電路板201最鄰近邊緣並且相互分離的二個內電極203,而另一個印刷電路板上只有一個並未延伸到此印刷電路板201任何邊緣的內電極203。圖7與圖6的差別主要是任何一個內電極203都沒有延伸到所位於印刷電路板201的任何邊緣,並且在某個印刷電路板201上鄰近於其邊緣的兩個內電極203都有一個突起物2031,此突起物2031並不會接觸到絕緣框202,而且可以再進一步透過導體結構(在此未畫出)而分別地連接到分別位於主結構兩端外側的二個 端電極204(在此未畫出)。圖8與圖5的差別主要是兩個印刷電路板201上都只有一個內電極,但在某個印刷電路板201上,其某一端存在並未延伸到此印刷電路板201任何邊緣並且具有不會接觸到絕緣框202之突起物2031的內電極203,而其另一端存在不會接觸到絕緣框之突起物2031。
圖9至圖10摘要地繪示了本發明所提出的靜電抑制器及其製作方法的幾個樣例,本質上就是先前討論內容的綜合應用變化。圖9顯示了靜電抑制器的相對兩側分別具有相互分離的二個端電極204,出現在位於靜電抑制器某一側的某一個端電極204的電訊號,只要其訊號強度夠大便可以經由位於靜電抑制器內部的二或多個內電極203(未圖示)而抵達位於靜電抑制器另一側的某一個端電極204。圖10與圖9的差別主要是多數個端電極204的位置與數量,在此端電極204並不是位於靜電抑制器的相對兩側,而是位於靜電抑制器的同一個表面上的相對兩邊,另外端電極204的數量也增加到共有8個,而且是分成各有4個的相對2組。圖9與圖10僅為本發明的兩個樣例,用來顯示本發明並不需要限制端電極204的數量也不需要限制端電極204的位置,藉由調整端電極204的幾何配置,不只靜電抑制器要怎樣與外界的電路與電位零點相互電性連接是可以調整的,不只靜電抑制器內部要怎樣讓多數個端電極204與多數個內電極203相互搭配是可以調整的,甚至一個較大的靜電抑制器可以簡單地再切割分離成為幾個較小的靜電抑制器。
綜上所述,依照上面實施例中的描述,本發明可能有許多的修正與差異。因此需在其附加的權利請求項的範圍內加以理解,除上述詳細描述外,本發明還可以廣泛地在其他的實施例中施行。上述僅為本發明的較佳實施例而已,並非用以限定本發明的申請專利範圍;凡其它未脫離本發明所揭示的精神下所完成的等效改變或修飾,均應包括在下述申請專利範圍內。
200:靜電抑制器
201:印刷電路板
202:絕緣框
203:內電極
204:端電極

Claims (20)

  1. 一種靜電抑制器,包括:
    一第一印刷電路板;
    一第二印刷電路板;
    一絕緣框,位於第一印刷電路板的一第一表面與第二印刷電路板的一第二表面之間,而共同形成內部有一空腔的一主結構;
    二或多個內電極,分別位於第一印刷電路板與第二印刷電路板上,而使得第一表面上與第二表面上都具有曝露到空腔的一或多個內電極;以及
    二端電極,分別位於主結構的外表面的不同位置,並且分別連接到不同的一或多個內電極。
  2. 如請求項1之靜電抑制器,至少包含下列之一:
    第一印刷電路板的介電係數係不大於6;
    第二印刷電路板的介電係數係不大於6;
    第一印刷電路板的介電係數係不大於4.4;
    第二印刷電路板的介電係數係不大於4.4;
    第一印刷電路板的介電係數係介於1.5到3.5之間;以及
    第二印刷電路板的介電係數係介於1.5到3.5之間。
  3. 如請求項1之靜電抑制器,至少包含下列之一:
    第一印刷電路板的基板係選自由玻璃纖維板、電木板、塑膠板以及陶瓷基板所組成的群組;以及
    第二印刷電路板的基板係選自由玻璃纖維板、電木板、塑膠板以及陶瓷基板所組成的群組。
  4. 如請求項1之靜電抑制器,至少包含下列之一:
    第一印刷電路板的基板係選自由電木板、酚醛棉紙、環氧樹脂與棉紙的組合、環氧樹脂與玻璃布的組合、聚酯與毛面玻璃的組合、玻璃布與環氧樹脂的組合、棉紙與阻燃環氧樹脂的組合、棉紙與非阻燃環氧樹脂的組合、鐵氟龍、金屬、氧化鋁、氮化鋁以及碳化矽所組成的群組;以及
    第二印刷電路板的基板係選自由電木板、酚醛棉紙、環氧樹脂與棉紙的組合、環氧樹脂與玻璃布的組合、聚酯與毛面玻璃的組合、玻璃布與環氧樹脂的組合、棉紙與阻燃環氧樹脂的組合、棉紙與非阻燃環氧樹脂的組合、鐵氟龍、金屬、氧化鋁、氮化鋁以及碳化矽所組成的群組。
  5. 如請求項1之靜電抑制器,至少包含下列之一:
    在垂直於第一表面的方向,位於第一表面的至少一內電極係與位於第二表面的至少一內電極至少部份相互重疊;
    在垂直於第二表面的方向,位於第一表面的至少一內電極係與位於第二表面的至少一內電極至少部份相互重疊;
    第一表面只有一內電極,並且第二表面也只有一內電極;
    第一表面只有一內電極,第二表面則有二個相互分離的內電極,並且在平行於第一表面的方向上,第一表面上的內電極係位於第二表面上二個相互分離的內電極之間;以及第一表面只有一內電極,第二表面則有二個相互分離的內電極,並且在平行於第二表面的方向上,第一表面上的內電極係位於第二表面上的二個相互分離的內電極之間。
  6. 如請求項1之靜電抑制器,其中絕緣框係為中間被挖空的一印刷電路板。
  7. 如請求項6之靜電抑制器,在此絕緣框的厚度係取決於被挖空後印刷電路板的厚度。
  8. 如請求項1之靜電抑制器,其中絕緣框係為使用印刷方式處理絕緣材料所形成的框架。
  9. 如請求項8之靜電抑制器,更包含至少下列之一:
    絕緣材料係選自由酚樹脂、環氧樹脂、矽脂樹脂、聚亞胺、聚胺基甲酸脂、聚乙烯、聚丙烯、壓克力樹脂及聚苯乙烯所組成的群組;以及
    絕緣框厚度係取決於印刷方式中被放入所使用印模之孔洞的絕緣材料的厚度。
  10. 如請求項1之靜電抑制器,任一個內電極的材料選自由銅、銀以及金所組成的群組。
  11. 一種靜電抑制器製作方法,包括:
    提供一第一印刷電路板,其一第一表面上具有一或多個內電極;
    提供一第二印刷電路板,其一第二表面上具有一或多個內電極;
    形成一絕緣框在第一印刷電路板的第一表面上,並將第二印刷電路板的第二表面放在絕緣框的另一側,而使得第一印刷電路板、絕緣框與第二印刷電路板共同形成內部有一空腔的一主結構,並且讓第一表面上與第二表面上都有一或多個內電極曝露到空腔;以及
    分別形成二端電極在主結構的外表面的不同位置,並且讓不同端電極分別連接到不同的一或多個內電極。
  12. 如請求項11之靜電抑制器製作方法,至少包含下列之一:
    使用介電係數係不大於6的第一印刷電路板;
    使用介電係數係不大於6的第二印刷電路板;
    使用介電係數係不大於4.4的第一印刷電路板;
    使用介電係數係不大於4.4的第二印刷電路板;
    使用介電係數係介於1.5到3.5之間的第一印刷電路板;以及
    使用介電係數係介於1.5到3.5之間的第二印刷電路板。
  13. 如請求項11之靜電抑制器製作方法,至少包含下列之一:
    使用基板係選自由玻璃纖維板、電木板、塑膠板以及陶瓷基板所組成的群組的第一印刷電路板;以及
    使用基板係選自由玻璃纖維板、電木板、塑膠板以及陶瓷基板所組成的群組的第二印刷電路板。
  14. 如請求項11之靜電抑制器製作方法,至少包含下列之一:
    使用基板係選自由電木板、酚醛棉紙、環氧樹脂與棉紙的組合、環氧樹脂與玻璃布的組合、聚酯與毛面玻璃的組合、玻璃布與環氧樹脂的組合、棉紙與阻燃環氧樹脂的組合、棉紙與非阻燃環氧樹脂的組合、鐵氟龍、金屬、氧化鋁、氮化鋁以及碳化矽所組成的群組的第一印刷電路板;以及
    使用基板係選自由電木板、酚醛棉紙、環氧樹脂與棉紙的組合、環氧樹脂與玻璃布的組合、聚酯與毛面玻璃的組合、玻璃布與環氧樹脂的組合、棉紙與阻燃環氧樹脂的組合、棉紙與非阻燃環氧樹脂的組合、鐵氟龍、金屬、氧化鋁、氮化鋁以及碳化矽所組成的群組的第二印刷電路板。
  15. 如請求項11之靜電抑制器製作方法,至少包含下列之一:
    安排至少一內電極的位置,使得在垂直於第一表面的方向,位於第一表面的至少一內電極係與位於第二表面的至少一內電極至少部份相互重疊;
    安排至少一內電極的位置,使得在垂直於第二表面的方向,位於第一表面的至少一內電極係與位於第二表面的至少一內電極至少部份相互重疊;
    在第一表面只形成一內電極,並且在第二表面也只形成一內電極;
    在第一表面只形成一內電極,在第二表面則形成二個相互分離的內電極,並且使得在平行於第一表面的方向上,第一表面上的內電極係位於第二表面上二個相互分離的內電極之間;以及
    在第一表面只形成一內電極,在第二表面則形成二個相互分離的內電極,並且使得在平行於第二表面的方向上,第一表面上的內電極係位於第二表面上二個相互分離的內電極之間。
  16. 如請求項11之靜電抑制器製作方法,係將一印刷電路板的中間挖空來做為絕緣框。
  17. 如請求項16之靜電抑制器製作方法,係透過調整被挖空後印刷電路板的厚度來調整絕緣框的厚度。
  18. 如請求項11之靜電抑制器製作方法,係使用印刷方式處理絕緣材料所形成的框架來做為絕緣框。
  19. 如請求項18之靜電抑制器製作方法,更包含至少下列之一:
    使用選自由酚樹脂、環氧樹脂、矽脂樹脂、聚亞胺、聚胺基甲酸脂、聚乙烯、聚丙烯、壓克力樹脂及聚苯乙烯所組成的群組的絕緣材料;以及
    透過調整印刷方式中被放入所使用印模之孔洞的絕緣材料的厚度來調整絕緣框的厚度。
  20. 如請求項11之靜電抑制器製作方法,至少包含下列之一:
    先在第一印刷電路板的第一表面上形成一層金屬薄膜,然後將需要的線路轉移到此金屬薄膜,最後將不需要的部份金屬薄膜移除,藉以形成一或多個內電極在第一表面上;以及
    先在第二印刷電路板的第二表面上形成一層金屬薄膜,然後將需要的線路轉移到此金屬薄膜,最後將不需要的部份金屬薄膜移除,藉以形成一或多個內電極在第二表面上。
TW110123785A 2021-06-25 2021-06-25 靜電抑制器及其製作方法 TWI774450B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW110123785A TWI774450B (zh) 2021-06-25 2021-06-25 靜電抑制器及其製作方法
CN202110784666.0A CN115529813A (zh) 2021-06-25 2021-07-12 静电抑制器及其制作方法
EP21189796.2A EP4110029A1 (en) 2021-06-25 2021-08-05 Esd suppressor and manufacturing method thereof
US17/396,803 US20220418095A1 (en) 2021-06-25 2021-08-09 Esd suppressor and manufacturing method thereof
JP2021131952A JP2023004794A (ja) 2021-06-25 2021-08-13 静電気放電サプレッサ及びその製造方法
KR1020210114754A KR20230000895A (ko) 2021-06-25 2021-08-30 정전기 억제기 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110123785A TWI774450B (zh) 2021-06-25 2021-06-25 靜電抑制器及其製作方法

Publications (2)

Publication Number Publication Date
TWI774450B TWI774450B (zh) 2022-08-11
TW202301944A true TW202301944A (zh) 2023-01-01

Family

ID=77499604

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110123785A TWI774450B (zh) 2021-06-25 2021-06-25 靜電抑制器及其製作方法

Country Status (6)

Country Link
US (1) US20220418095A1 (zh)
EP (1) EP4110029A1 (zh)
JP (1) JP2023004794A (zh)
KR (1) KR20230000895A (zh)
CN (1) CN115529813A (zh)
TW (1) TWI774450B (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3303025B2 (ja) * 1994-03-01 2002-07-15 三菱マテリアル株式会社 チップ型マイクロギャップ式サージアブソーバ
NZ334670A (en) * 1997-07-18 2001-04-27 Dainippon Printing Co Ltd IC module, IC card, sealing resin and IC module fabricating method
JP2003017826A (ja) * 2001-06-28 2003-01-17 Nitto Denko Corp 配線基板
TW200539196A (en) * 2004-05-18 2005-12-01 Mitsubishi Materials Corp Compound device
JP2006004776A (ja) * 2004-06-17 2006-01-05 Kondo Denki:Kk サージ吸収素子
JP2007227259A (ja) * 2006-02-24 2007-09-06 Murata Mfg Co Ltd サージアブソーバ
JP4802861B2 (ja) * 2006-05-26 2011-10-26 三菱マテリアル株式会社 サージアブソーバ
US20080239600A1 (en) * 2007-04-02 2008-10-02 Inpaq Technology Co., Ltd Low trigger voltage esd protection device
JP5006294B2 (ja) * 2008-09-24 2012-08-22 三菱製紙株式会社 搬送用テープ、搬送用治具板および可撓性基板搬送方法
JP2015156406A (ja) * 2012-05-25 2015-08-27 パナソニック株式会社 バリスタおよびその製造方法
JP6252020B2 (ja) * 2013-08-01 2017-12-27 Tdk株式会社 静電気保護部品及び静電気保護部品の製造方法
JP6287126B2 (ja) * 2013-11-29 2018-03-07 日立金属株式会社 プリント配線板及びその製造方法
CN103943291B (zh) * 2014-02-21 2016-09-21 南京萨特科技发展有限公司 一种具有过流保护功能的静电抑制器及其制作方法
JP2016042436A (ja) * 2014-08-19 2016-03-31 Tdk株式会社 静電気対策素子
CN206003574U (zh) * 2016-08-23 2017-03-08 深圳市比创达电子科技有限公司 一种新型的微型静电抑制器
JP6508227B2 (ja) * 2017-01-20 2019-05-08 株式会社村田製作所 フレキシブルインダクタ
US10903204B2 (en) * 2018-07-24 2021-01-26 Amazing Microelectronic Corp. Lateral transient voltage suppressor device
US10950688B2 (en) * 2019-02-21 2021-03-16 Kemet Electronics Corporation Packages for power modules with integrated passives
KR20220056402A (ko) * 2020-10-28 2022-05-06 삼성전기주식회사 전자 부품 및 그 실장 기판

Also Published As

Publication number Publication date
EP4110029A1 (en) 2022-12-28
KR20230000895A (ko) 2023-01-03
TWI774450B (zh) 2022-08-11
JP2023004794A (ja) 2023-01-17
US20220418095A1 (en) 2022-12-29
CN115529813A (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
KR101012965B1 (ko) 복합소자
CN102017339B (zh) 内置esd保护功能的基片
US9370102B2 (en) Embedded multilayer ceramic electronic component and printed circuit board having embedded multilayer ceramic electronic component
US7633735B2 (en) ESD protection device
US7688598B2 (en) Substantially continuous layer of embedded transient protection for printed circuit boards
US7745734B2 (en) Ceramic multilayer substrate
US20090284897A1 (en) Ceramic electronic component, method of manufacturing the same, and collective component
US10594047B2 (en) Functional contactor
US20080192401A1 (en) Surge absorption circuit
US20210298172A1 (en) Circuit board
JP2015076600A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
CN106572587A (zh) 柔性电路板及其制作方法
US20020026978A1 (en) Multilayer ceramic substrate and manufacturing method therefor
TW202301944A (zh) 靜電抑制器及其製作方法
US8156640B2 (en) Substantially continuous layer of embedded transient protection for printed circuit boards
CN101232780A (zh) 内置电容器的印刷布线板的制造方法
JP3838184B2 (ja) 静電気対策部品の製造方法
TWI615075B (zh) 一種柔性線路板及其製作方法
US7426102B2 (en) High precision capacitor with standoff
CN114080674A (zh) 端子构造、封装体以及端子构造的制造方法
JP3061092B2 (ja) バリスタ機能付きノイズフィルタブロック
US20080239600A1 (en) Low trigger voltage esd protection device
KR100951265B1 (ko) 적층 세라믹 기판 제조방법
KR101963294B1 (ko) 복합 전자부품 및 그 실장 기판
KR20170013542A (ko) 고속전송 모드용 fpcb 전자파 차폐막