TW202301465A - 蝕刻方法及電漿處理系統 - Google Patents

蝕刻方法及電漿處理系統 Download PDF

Info

Publication number
TW202301465A
TW202301465A TW111112774A TW111112774A TW202301465A TW 202301465 A TW202301465 A TW 202301465A TW 111112774 A TW111112774 A TW 111112774A TW 111112774 A TW111112774 A TW 111112774A TW 202301465 A TW202301465 A TW 202301465A
Authority
TW
Taiwan
Prior art keywords
gas
reaction
silicon
mentioned
processing
Prior art date
Application number
TW111112774A
Other languages
English (en)
Inventor
須田隆太郎
戸村幕樹
木原嘉英
三浦太樹
朴宰永
福永裕介
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202301465A publication Critical patent/TW202301465A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本發明提供一種抑制蝕刻之形狀異常之技術。本發明提供一種於具有腔室之電漿處理裝置中執行之蝕刻方法。該方法包括以下步驟：(a)對腔室內之基板支持部上提供具有含矽膜與含矽膜上之遮罩之基板；及(b)對含矽膜進行蝕刻；(b)步驟包括以下步驟：(b-1)使用自包含氟化氫氣體、及控制氟化氫與含矽膜之反應之反應控制氣體之第1處理氣體產生之電漿，對含矽膜進行蝕刻，且第1處理氣體包含促進反應之反應促進氣體、及抑制反應之反應抑制氣體之至少一者作為反應控制氣體；及(b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，對含矽膜進行蝕刻，且第2處理氣體以較第1處理氣體中之反應促進氣體小之分壓包含促進反應之反應促進氣體，及/或以較第1處理氣體中之反應抑制氣體高之分壓包含抑制反應之反應抑制氣體，或者不包含反應控制氣體。

Description

蝕刻方法及電漿處理系統
本發明之例示性實施方式係關於一種蝕刻方法及電漿處理系統。
專利文獻1中，揭示有一種使用包含非晶形碳或有機聚合物之遮罩對含有矽之基板內之膜進行蝕刻之技術。 先前技術文獻 專利文獻
專利文獻1：日本專利特開2016-39310號公報
[發明所欲解決之問題]
本發明提供一種抑制蝕刻之形狀異常之技術。 [解決問題之技術手段]
於本發明之一例示性實施方式中提供一種蝕刻方法，其係於具有腔室之電漿處理裝置中執行者，且包括以下步驟：(a)對腔室內之基板支持部上提供具有含矽膜與上述含矽膜上之遮罩之基板；及(b)對上述含矽膜進行蝕刻；且上述(b)步驟包括以下步驟：(b-1)使用自包含氟化氫氣體、及控制氟化氫與上述含矽膜之反應之反應控制氣體之第1處理氣體產生之電漿，對上述含矽膜進行蝕刻，且上述第1處理氣體包含促進上述反應之反應促進氣體及抑制上述反應之反應抑制氣體之至少一者作為上述反應控制氣體；及(b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，對上述含矽膜進行蝕刻，且上述第2處理氣體以較上述第1處理氣體中之反應促進氣體小之分壓包含促進上述反應之反應促進氣體，及/或以較上述第1處理氣體中之反應抑制氣體高之分壓包含抑制上述反應之反應抑制氣體，或者不包含上述反應控制氣體。 [發明之效果]
根據本發明之一例示性實施方式，可提供一種抑制蝕刻之形狀異常之技術。
以下，對本發明之各實施方式進行說明。
於一例示性實施方式中，提供一種蝕刻方法，其係於具有腔室之電漿處理裝置中執行者，且包括以下步驟：(a)對腔室內之基板支持部上提供具有含矽膜與含矽膜上之遮罩之基板；及(b)對含矽膜進行蝕刻；且(b)步驟包括以下步驟：(b-1)使用自包含氟化氫氣體、及控制氟化氫與含矽膜之反應之反應控制氣體之第1處理氣體產生之電漿，對含矽膜進行蝕刻，且第1處理氣體包含促進反應之反應促進氣體、及抑制反應之反應抑制氣體之至少一者作為反應控制氣體；及(b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，對含矽膜進行蝕刻，且第2處理氣體以較第1處理氣體中之反應促進氣體小之分壓包含促進反應之反應促進氣體，及/或以較第1處理氣體中之反應抑制氣體高之分壓包含抑制反應之反應抑制氣體，或者不包含反應控制氣體。
於一例示性實施方式中，提供一種蝕刻方法，其係於(b)步驟中，在(b-1)步驟之後執行(b-2)步驟。
於一例示性實施方式中，提供一種蝕刻方法，其係於(b)步驟中，在(b-2)步驟之後執行(b-1)步驟。
於一例示性實施方式中，於(b)步驟中交替進行(b-1)步驟與(b-2)步驟。
於一例示性實施方式中，於(b)步驟中，基於藉由蝕刻而形成於含矽膜之凹部之深度、凹部之深寬比、及蝕刻時間之至少一者，進行(b-1)步驟與(b-2)步驟之切換。
於一例示性實施方式中，於(b-1)步驟中，使用具有第1工作比之源RF(Radio Frequency，射頻)信號之脈衝波，自第1處理氣體產生電漿，於(b-2)步驟中，使用具有較第1工作比小之第2工作比之源RF信號之脈衝波，自第2處理氣體產生電漿。
於一例示性實施方式中，反應促進氣體為選自由含磷氣體、含氮氣體及含氫氣體所組成之群中之至少1種。
於一例示性實施方式中，含磷氣體為鹵化磷氣體。
於一例示性實施方式中，含氮氣體為選自由NH 3氣體、NF 3氣體、NO氣體及NO 2氣體所組成之群中之至少1種。
於一例示性實施方式中，含氫氣體係具有OH基之氣體。
於一例示性實施方式中，反應抑制氣體係含氯氣體。
於一例示性實施方式中，含氯氣體係選自由Cl 2氣體、SiCl 2氣體、SiH 2Cl 2氣體、SiCl 4氣體、Si 2Cl 6氣體、CHCl 3氣體、CCl 4氣體及BCl 3氣體所組成之群中之至少1種。
於一例示性實施方式中，第1處理氣體及第2處理氣體之任一者均為除惰性氣體外，氟化氫氣體之分壓最大。
於一例示性實施方式中，第1處理氣體及第2處理氣體之至少一者進而包含選自由含碳氣體、含氧氣體、不含碳之含氟氣體及含氟以外之鹵素之氣體所組成之群中之至少1種。
於一例示性實施方式中，第1處理氣體中所含之反應抑制氣體與第2處理氣體中所含之反應抑制氣體係種類彼此相同之氣體。
於一例示性實施方式中，第1處理氣體中所含之反應促進氣體與第2處理氣體中所含之反應促進氣體係種類彼此相同之氣體。
於一例示性實施方式中，提供一種蝕刻方法，其係於具有腔室之電漿處理裝置中執行者，且包括以下步驟：(a)對腔室內之基板支持部上提供具有含矽膜與含矽膜上之遮罩之基板；及(b)對含矽膜進行蝕刻；且包括以下步驟：(b-1)使用自第1處理氣體產生之包含氟化氫之活性種之電漿，對含矽膜進行蝕刻，且第1處理氣體包含促進反應之反應促進氣體、及抑制反應之反應抑制氣體之至少一者作為控制氟化氫與含矽膜之反應之反應控制氣體；及(b-2)使用自第2處理氣體產生之包含氟化氫之活性種之電漿，對含矽膜進行蝕刻，且第2處理氣體以較第1處理氣體中之反應促進氣體小之分壓包含促進反應之反應促進氣體，及/或以較第1處理氣體中之反應抑制氣體高之分壓包含抑制反應之反應抑制氣體，或者不包含反應控制氣體。
於一例示性實施方式中，氟化氫之活性種係自氟化氫氣體或氫氟碳氣體之至少1種氣體產生。
於一例示性實施方式中，氟化氫之活性種係自含氟氣體及含氫氣體產生。
於一例示性實施方式中，提供一種電漿處理系統，其具備腔室、設置於腔室內之基板支持部、電漿產生部及控制部，控制部執行以下控制：(a)對腔室內之基板支持部上提供具有含矽膜與含矽膜上之遮罩之基板；及(b)對含矽膜進行蝕刻；且(b)控制包含以下控制：(b-1)使用自包含氟化氫氣體、及控制氟化氫與含矽膜之反應之反應控制氣體之第1處理氣體產生之電漿，對含矽膜進行蝕刻，且第1處理氣體包含促進反應之反應促進氣體、及抑制反應之反應抑制氣體之至少一者作為反應控制氣體；及(b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，對含矽膜進行蝕刻，且第2處理氣體以較第1處理氣體中之反應促進氣體小之分壓包含促進反應之反應促進氣體，及/或以較第1處理氣體中之反應抑制氣體高之分壓包含抑制反應之反應抑制氣體，或者不包含反應控制氣體。
以下，參照圖式，對本發明之各實施方式詳細地進行說明。再者，於各圖式中對相同或同樣之要素標註相同符號，省略重複之說明。只要未特別說明，則基於圖式所示之位置關係而對上下左右等位置關係進行說明。圖式之尺寸比率並不表示實際之比率，又，實際之比率並不限於圖示之比率。
＜電漿處理系統之構成例＞ 以下，對電漿處理系統之構成例進行說明。圖1係用以說明電容耦合型之電漿處理裝置之構成例之圖。
電漿處理系統包含電容耦合型之電漿處理裝置1及控制部2。電容耦合型之電漿處理裝置1包含電漿處理腔室10、氣體供給部20、電源30及排氣系統40。又，電漿處理裝置1包含基板支持部11及氣體導入部。氣體導入部構成為將至少1種處理氣體導入至電漿處理腔室10內。氣體導入部包含簇射頭13。基板支持部11配置於電漿處理腔室10內。簇射頭13配置於基板支持部11之上方。於一實施方式中，簇射頭13構成電漿處理腔室10之頂部(ceiling)之至少一部分。電漿處理腔室10具有由簇射頭13、電漿處理腔室10之側壁10a及基板支持部11所界定之電漿處理空間10s。電漿處理腔室10具有用以將至少1種處理氣體供給至電漿處理空間10s之至少1個氣體供給口、及用以自電漿處理空間排出氣體之至少1個氣體排出口。電漿處理腔室10接地。簇射頭13及基板支持部11與電漿處理腔室10之殼體電性絕緣。
基板支持部11包含本體部111及環組件112。本體部111具有用以支持基板W之中央區域111a、及用以支持環組件112之環狀區域111b。晶圓為基板W之一例。本體部111之環狀區域111b於俯視下包圍本體部111之中央區域111a。基板W配置於本體部111之中央區域111a上，環組件112以包圍本體部111之中央區域111a上之基板W之方式配置於本體部111之環狀區域111b上。因此，中央區域111a亦稱為用以支持基板W之基板支持面，環狀區域111b亦稱為用以支持邊緣環組件112之環支持面。
於一實施方式中，本體部111包含基台1110及靜電吸盤1111。基台1110包含導電性構件。基台1110之導電性構件可作為下部電極發揮功能。靜電吸盤1111配置於基台1110上。靜電吸盤1111包含陶瓷構件1111a、及配置於陶瓷構件1111a內之靜電電極1111b。陶瓷構件1111a具有中央區域111a。於一實施方式中，陶瓷構件1111a亦具有環狀區域111b。再者，如環狀靜電吸盤或環狀絕緣構件般包圍靜電吸盤1111之其他構件亦可具有環狀區域111b。該情形時，環組件112可配置於環狀靜電吸盤或環狀絕緣構件上，亦可配置於靜電吸盤1111與環狀絕緣構件這兩者上。又，RF或DC(Direct Current，直流)電極亦可配置於陶瓷構件1111a內，該情形時，RF或DC電極作為下部電極發揮功能。於下述之偏壓RF信號或DC信號連接於RF或DC電極之情形時，RF或DC電極亦稱為偏壓電極。再者，基台1110之導電性構件與RF或DC電極這兩者亦可作為2個下部電極發揮功能。
環組件112包含1個或複數個環狀構件。於一實施方式中，1個或複數個環狀構件包含1個或複數個邊緣環與至少1個蓋環。邊緣環係由導電性材料或絕緣材料形成，蓋環係由絕緣材料形成。
又，基板支持部11亦可包含以將靜電吸盤1111、環組件112及基板中之至少1者調節成目標溫度之方式構成之調溫模組。調溫模組亦可包含加熱器、傳熱介質、流路1110a、或該等之組合。於流路1110a中流通鹽水或氣體等傳熱流體。於一實施方式中，於基台1110內形成有流路1110a，於靜電吸盤1111之陶瓷構件1111a內配置有1個或複數個加熱器。又，基板支持部11亦可包含以對基板W之背面與中央區域111a之間供給傳熱氣體之方式構成之傳熱氣體供給部。
簇射頭13以將來自氣體供給部20之至少1種處理氣體導入至電漿處理空間10s內之方式構成。簇射頭13具有至少1個氣體供給口13a、至少1個氣體擴散室13b、及複數個氣體導入口13c。供給至氣體供給口13a之處理氣體通過氣體擴散室13b而自複數個氣體導入口13c導入至電漿處理空間10s內。又，簇射頭13包含上部電極。再者，除簇射頭13外，氣體導入部亦可包含1個或複數個側氣體注入部(SGI：Side Gas Injector)，該側氣體注入部安裝於側壁10a上所形成之1個或複數個開口部。
氣體供給部20亦可包含至少1個氣體源21及至少1個流量控制器22。於一實施方式中，氣體供給部20構成為，將至少1種處理氣體自分別對應之氣體源21經由分別對應之流量控制器22而供給至簇射頭13。各流量控制器22例如亦可包含質量流量控制器或壓力控制式之流量控制器。進而，氣體供給部20亦可包含將至少1種處理氣體之流量調變或脈衝化之1個或1個以上之流量調變元件。
電源30包含經由至少1個阻抗匹配電路而與電漿處理腔室10耦合之RF電源31。RF電源31構成為，將如源RF信號及偏壓RF信號之至少1個RF信號(RF電力)供給至至少1個下部電極及/或至少1個上部電極。藉此，自供給至電漿處理空間10s之至少1種處理氣體形成電漿。因此，RF電源31可作為電漿產生部之至少一部分發揮功能，該電漿產生部構成為於電漿處理腔室10中自1種或1種以上之處理氣體產生電漿。又，藉由將偏壓RF信號供給至至少1個下部電極，可於基板W產生偏壓電位，從而將所形成之電漿中之離子成分饋入至基板W。
於一實施方式中，RF電源31包含第1RF產生部31a及第2RF產生部31b。第1RF產生部31a構成為，經由至少1個阻抗匹配電路而與至少1個下部電極及/或至少1個上部電極耦合，產生電漿產生用之源RF信號(源RF電力)。於一實施方式中，源RF信號具有10 MHz～150 MHz範圍內之頻率。於一實施方式中，第1RF產生部31a亦可構成為產生具有不同頻率之複數個源RF信號。所產生之1個或複數個源RF信號被供給至至少1個下部電極及/或至少1個上部電極。
第2RF產生部31b構成為，經由至少1個阻抗匹配電路而與至少1個下部電極耦合，產生偏壓RF信號(偏壓RF電力)。偏壓RF信號之頻率可與源RF信號之頻率相同，亦可不同。於一實施方式中，偏壓RF信號具有較源RF信號之頻率低之頻率。於一實施方式中，偏壓RF信號具有100 kHz～60 MHz範圍內之頻率。於一實施方式中，第2RF產生部31b亦可構成為產生具有不同頻率之複數個偏壓RF信號。所產生之1個或複數個偏壓RF信號被供給至至少1個下部電極。又，於各種實施方式中，亦可將源RF信號及偏壓RF信號中之至少1者脈衝化。
又，電源30亦可包含與電漿處理腔室10耦合之DC電源32。DC電源32包含第1DC產生部32a及第2DC產生部32b。於一實施方式中，第1DC產生部32a構成為連接於至少1個下部電極，產生第1DC信號。所產生之第1偏壓DC信號被施加至至少1個下部電極。於一實施方式中，第2DC產生部32b構成為連接於至少1個上部電極，且產生第2DC信號。所產生之第2DC信號被施加至至少1個上部電極。
於各種實施方式中，亦可將第1及第2DC信號中之至少1者脈衝化。該情形時，將基於DC之電壓脈衝之序列施加至至少1個下部電極及/或至少1個上部電極。電壓脈衝亦可具有矩形、梯形、三角形或該等之組合之脈衝波形。於一實施方式中，將用以自DC信號產生電壓脈衝之序列之波形產生部連接於第1DC產生部32a與至少1個下部電極之間。因此，第1DC產生部32a及波形產生部構成電壓脈衝產生部。於第2DC產生部32b及波形產生部構成電壓脈衝產生部之情形時，電壓脈衝產生部連接於至少1個上部電極。電壓脈衝可具有正極性，亦可具有負極性。又，電壓脈衝之序列可於1週期內包含1個或複數個正極性電壓脈衝與1個或複數個負極性電壓脈衝。再者，可除RF電源31以外再設置第1及第2DC產生部32a、32b，亦可代替第2RF產生部31b而設置第1DC產生部32a。
排氣系統40例如可與設置於電漿處理腔室10之底部之氣體排出口10e連接。排氣系統40亦可包含壓力調整閥及真空泵。藉由壓力調整閥來調整電漿處理空間10s內之壓力。真空泵亦可包含渦輪分子泵、乾式泵或該等之組合。
控制部2處理使電漿處理裝置1執行本發明中所述之各種步驟之電腦可執行之命令。控制部2可構成為控制電漿處理裝置1之各要素，以執行此處所述之各種步驟。於一實施方式中，控制部2之一部分或全部亦可包含於電漿處理裝置1。控制部2例如亦可包含電腦2a。電腦2a例如亦可包含處理部(CPU：Central Processing Unit，中央處理單元)2a1、記憶部2a2、及通訊介面2a3。處理部2a1可構成為，藉由自記憶部2a2讀出程式，並執行所讀出之程式而進行各種控制動作。該程式可預先儲存於記憶部2a2，亦可於需要時經由媒體取得。所取得之程式儲存於記憶部2a2，藉由處理部2a1自記憶部2a2讀出而執行。媒體可為能夠由電腦2a讀取之各種記憶媒體，亦可為連接於通訊介面2a3之通訊線路。記憶部2a2亦可包含RAM(Random Access Memory，隨機存取記憶體)、ROM(Read Only Memory，唯讀記憶體)、HDD(Hard Disk Drive，硬碟驅動器)、SSD(Solid State Drive，固態磁碟機)、或該等之組合。通訊介面2a3亦可經由LAN(Local Area Network，區域網路)等通訊線路而與電漿處理裝置1之間進行通訊。
＜蝕刻方法之一例＞ 圖2係表示一例示性實施方式之蝕刻方法(以下亦稱為「本處理方法」)之流程圖。如圖2所示，本處理方法包含提供基板之步驟ST1、及對基板之含矽膜進行蝕刻之步驟ST2。各步驟之處理可於圖1所示之電漿處理系統中執行。以下，以控制部2控制電漿處理裝置1之各部而對基板W執行本處理方法之情形為例進行說明。
(步驟ST1：提供基板) 於步驟ST1中，對電漿處理裝置1之電漿處理空間10s內提供基板W。基板W被提供至基板支持部11之中央區域111a。而且，藉由靜電吸盤1111將基板W保持於基板支持部11。
圖3係表示步驟ST1中提供之基板W之剖面構造之一例之圖。基板W於基底膜UF上依序積層有含矽膜SF及遮罩MF。基板W可用於半導體元件之製造。半導體元件例如包含DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)、3D-NAND(Three-dimensional Not AND，三維反及)快閃記憶體等半導體記憶體元件。
於一例中，基底膜UF係矽晶圓或形成於矽晶圓上之有機膜、介電膜、金屬膜、及半導體膜等。可將複數個膜積層而構成基底膜UF。
於本處理方法中，含矽膜SF係作為蝕刻對象之膜。於一例中，含矽膜SF係氧化矽膜、氮化矽膜、氮氧化矽膜、多晶矽膜。可將複數個膜積層而構成含矽膜SF。例如，可將氧化矽膜與氮化矽膜交替積層而構成含矽膜SF。又，例如，可將氧化矽膜與多晶矽膜交替積層而構成含矽膜SF。
遮罩MF係於含矽膜SF之蝕刻中作為遮罩發揮功能之膜。遮罩MF例如可為多晶矽膜、摻硼之矽膜、含鎢膜(例如WC膜、WSi膜等)、非晶形碳膜、氧化錫膜或含鈦膜(例如，TiN膜等)。
如圖3所示，遮罩MF於含矽膜SF上界定至少一個開口OP。開口OP係含矽膜SF上之空間，被遮罩MF之側壁所包圍。即，含矽膜SF之上表面具有由遮罩MF覆蓋之區域、及於開口OP之底部露出之區域。
於基板W之俯視下，即，沿著圖3之自上朝下之方向觀察基板W之情形時，開口OP可具有任意形狀。該形狀例如為圓、橢圓、矩形、線或將該等之1種以上組合而得之形狀。遮罩MF可具有複數個側壁，複數個側壁界定複數個開口OP。複數個開口OP可分別具有線形狀，以固定之間隔排列而構成線與間隙之圖案。又，複數個開口OP分別具有孔形狀，可構成陣列圖案。
構成基板W之各膜(基底膜UF、含矽膜SF、遮罩MF)可分別藉由CVD(Chemical Vapor Deposition，化學氣相沈積)法、ALD(Atomic Layer Deposition，原子層沈積)法、旋轉塗佈法等形成。開口OP可藉由對遮罩MF進行蝕刻而形成。又，遮罩MF亦可藉由微影法而形成。再者，上述各膜可為平坦之膜，又，亦可為具有凹凸之膜。又，亦可為基板W於基底膜UF之下進而具有其他膜，含矽膜SF及基底膜UF之積層膜作為多層遮罩發揮功能。即，亦可將含矽膜SF及基底膜UF之積層膜作為多層遮罩來對該其他膜進行蝕刻。
形成基板W之各膜之製程之至少一部分可於電漿處理腔室10之空間內進行。於一例中，對遮罩MF進行蝕刻而形成開口OP之步驟可於電漿處理腔室10中執行。即，開口OP及下述含矽膜SF之蝕刻可於同一腔室內連續執行。又，亦可藉由於電漿處理裝置1之外部之裝置或腔室中形成基板W之各膜之全部或一部分之後，將基板W搬入至電漿處理裝置1之電漿處理空間10s內，並配置於基板支持部11之中央區域111a，而提供基板。
對基板支持部11之中央區域111a提供基板W之後，藉由調溫模組將基板支持部11之溫度調整為設定溫度。設定溫度例如可為70℃以下、0℃以下、-10℃以下、-20℃以下、-30℃以下、-40℃以下、-50℃以下、-60℃以下或-70℃以下。於一例中，調整或維持基板支持部11之溫度包含將流過流路1110a之傳熱流體之溫度調整或維持為設定溫度或與設定溫度不同之溫度。於一例中，調整或維持基板支持部11之溫度包含控制靜電吸盤1111與基板W之背面之間之傳熱氣體(例如He)之壓力。再者，傳熱流體開始流過流路1110a之時序可為將基板W載置於基板支持部11之前，亦可為將基板W載置於基板支持部11之後，還可為同時。又，本處理方法中，可於步驟ST1之前將基板支持部11之溫度調整為設定溫度。即，可於將基板支持部11之溫度調整為設定溫度之後，對基板支持部11提供基板W。
(步驟ST2：蝕刻) 於步驟ST2中，對基板W之含矽膜SF進行蝕刻。步驟ST2包括第1蝕刻步驟ST21與第2蝕刻步驟ST22。又，步驟ST2可包括判定是否滿足蝕刻停止條件之步驟ST23。即，可交替反覆執行步驟ST21與步驟ST22，直至步驟ST23中判定為滿足停止條件為止。於步驟ST2之處理之期間，將基板支持部11之溫度維持為步驟ST1中調整後之設定溫度。
(步驟ST21：第1蝕刻) 於步驟ST21中，使用自第1處理氣體產生之電漿，對含矽膜SF進行蝕刻。首先，將第1處理氣體自氣體供給部20供給至電漿處理空間10s內。第1處理氣體包含氟化氫(HF)氣體、及控制氟化氫與含矽膜之反應之反應控制氣體。第1處理氣體可包含促進氟化氫與含矽膜之反應之反應促進氣體作為反應控制氣體。第1處理氣體可包含抑制該反應之反應抑制氣體。再者，第1處理氣體亦可包含反應促進氣體與反應抑制氣體這兩者。
其次，對基板支持部11之下部電極及/或簇射頭13之上部電極供給源RF信號。藉此，於簇射頭13與基板支持部11之間產生高頻電場，自電漿處理空間10s內之第1處理氣體產生電漿。又，對基板支持部11之下部電極供給偏壓信號，於電漿與基板W之間產生偏壓電位。藉由偏壓電位而將電漿中之離子、自由基等活性種吸引至基板W，利用該活性種對含矽膜SF進行蝕刻。
(步驟ST22：第2蝕刻) 於第2蝕刻步驟ST22中，使用自第2處理氣體產生之電漿，對含矽膜SF進行蝕刻。首先，自氣體供給部20將第2處理氣體供給至電漿處理空間10s內。第2處理氣體包含氟化氫(HF)氣體。
第2處理氣體可包含促進氟化氫與含矽膜之反應之反應促進氣體及抑制該反應之反應抑制氣體之至少一者。於第2處理氣體包含反應促進氣體之情形時，該反應促進氣體之分壓可小於第1處理氣體中之反應促進氣體之分壓。於第2處理氣體包含反應抑制氣體之情形時，該反應抑制氣體之分壓可大於第1處理氣體中之反應抑制氣體之分壓。於第2處理氣體包含反應促進氣體與反應抑制氣體這兩者之情形時，反應促進氣體之分壓可小於第1處理氣體中之反應促進氣體之分壓，或反應抑制氣體之分壓可大於第1處理氣體中之反應抑制氣體之分壓，或者為該兩者。
第2處理氣體亦可不包含控制(抑制或促進)氟化氫與含矽膜之反應之氣體。
其次，與步驟ST21同樣地，對基板支持部11之下部電極及/或簇射頭13之上部電極供給源RF信號。藉此，於簇射頭13與基板支持部11之間產生高頻電場，自電漿處理空間10s內之第2處理氣體產生電漿。又，對基板支持部11之下部電極供給偏壓信號，於電漿與基板W之間產生偏壓電位。藉由偏壓電位而將電漿中之離子、自由基等活性種吸引至基板W，利用該活性種進一步對含矽膜SF進行蝕刻。
自步驟ST21至步驟ST22之切換例如可基於藉由蝕刻而形成於含矽膜SF之凹部之深度、該凹部之深寬比、及蝕刻時間之至少任一者來進行。
步驟ST21及步驟ST22中，偏壓信號可為自第2RF產生部31b供給之偏壓RF信號。又，偏壓信號亦可為自DC產生部32a供給之偏壓DC信號。再者，步驟ST21及步驟ST22中亦可不供給偏壓信號。
步驟ST21及步驟ST22中，源RF信號及偏壓信號這兩者可為連續波或脈衝波，又，亦可一者為連續波而另一者為脈衝波。於源RF信號及偏壓信號這兩者為脈衝波之情形時，兩者之脈衝波之週期可同步。於使用偏壓DC信號之情形時，脈衝波可具有矩形、梯形、三角形或該等之組合之波形。只要以對電漿與基板之間賦予電位差而饋入離子之方式設定基板W之電位，則偏壓DC信號之極性既可為負亦可為正。
於使用脈衝波作為源RF信號或偏壓信號之情形時，可適當設定脈衝波之工作比，例如可為1～80%，又可為5～50%。此處，工作比係脈衝波之週期之電力或電壓程度較高之期間所占之比例。又，脈衝波之工作比於步驟ST21與步驟ST22中可相同，亦可不同。於一例中，可使步驟ST22之源RF信號之脈衝波之工作比小於步驟ST21之源RF信號之脈衝波之工作比。藉由減小工作比，可抑制電漿對基板W之熱輸入，與步驟ST22相比基板W之溫度變低。氟化氫具有基板W之溫度越低則越易吸附於含矽膜SF之傾向，故藉由減小工作比，可促進氟化氫向含矽膜SF之吸附。
(步驟ST23：結束判定) 於步驟ST23中，判定是否滿足停止條件。停止條件可為例如將步驟ST21及步驟ST22設為1循環，該循環之反覆次數是否達到所給出之次數。停止條件亦可為例如蝕刻時間是否達到所給出之時間。停止條件亦可為例如由蝕刻形成之凹部之深度是否達到所給出之深度。於步驟ST23中若判定為未滿足停止條件，則反覆進行包含步驟ST21及步驟ST22之循環。於步驟ST23中若判定為滿足停止條件，則結束本處理方法。再者，除於步驟ST23中執行是否滿足停止條件之判斷外，亦可於步驟ST21與步驟ST22之間執行該判斷。
(處理氣體之構成) 於第1處理氣體中，除惰性氣體外之全部氣體中，HF氣體之分壓可為最大。又，於第2處理氣體中，除惰性氣體外之全部氣體中，HF氣體之分壓可為最大。於一例中，第1處理氣體及/或第2處理氣體中，HF氣體相對於除惰性氣體外之總流量，可為50體積%以上、60體積%以上、70體積%以上，又，可包含80體積%以上。再者，作為HF氣體，可使用高純度者，例如，純度為99.999%以上者。
第1處理氣體及/或第2處理氣體中包含之反應促進氣體例如可為促進電漿中之氟化氫之活性種吸附於含矽膜SF之氣體(吸附促進氣體)。此處，氟化氫之活性種包含氟化氫之氣體、自由基及離子之至少任一者。作為反應促進氣體，可使用選自含磷氣體、含氮氣體及含氫氣體所組成之群中之至少1種。於第1處理氣體與第2處理氣體這兩者包含反應促進氣體之情形時，第1處理氣體中包含之反應促進氣體之種類、與第2處理氣體中包含之反應促進氣體之種類可相同，亦可不同。
含磷氣體係含有含磷分子之氣體。含磷分子可為十氧化四磷(P 4O 10)、八氧化四磷(P 4O 8)、六氧化四磷(P 4O 6)等氧化物。十氧化四磷有時被稱為五氧化二磷(P 2O 5)。含磷分子可為三氟化磷(PF 3)、五氟化磷(PF 5)、三氯化磷(PCl 3)、五氯化磷(PCl 5)、三溴化磷(PBr 3)、五溴化磷(PBr 5)、三碘化磷(PI 3)之類之鹵化物(鹵化磷)。即，含磷分子亦可含有氟作為鹵素元素，例如氟化磷等。或者，含磷分子亦可包含作為鹵素元素之氟以外之鹵素元素。含磷分子可為磷醯氟(POF 3)、磷醯氯(POCl 3)、磷醯溴(POBr 3)之類之磷醯鹵。含磷分子可為磷化氫(PH 3)、磷化鈣(Ca 3P 2等)、磷酸(H 3PO 4)、磷酸鈉(Na 3PO 4)、六氟磷酸(HPF 6)等。含磷分子可為氟膦類(H gPF h)。此處，g與h之和為3或5。作為氟膦類，可例示HPF 2、H 2PF 3。處理氣體可包含上述含磷分子中之一個以上之含磷分子作為至少一個含磷分子。例如，處理氣體可包含PF 3、PCl 3、PF 5、PCl 5、POCl 3、PH 3、PBr 3、或PBr 5之至少一者作為至少一個含磷分子。再者，於各含磷分子為液體或固體之情形時，各含磷分子因加熱等而氣化而可供給至電漿處理空間10s內。
作為含氮氣體，於一例中，可使用選自由NH 3氣體、NF 3氣體、NO氣體、及NO 2氣體所組成之群中之至少1種。
作為含氫氣體，可使用具有OH基之氣體，於一例中，可使用選自由H 2O氣體、H 2O 2氣體及醇所組成之群中之至少1種。
第1處理氣體及/或第2處理氣體中包含之反應抑制氣體可為，例如藉由去除(清除)電漿中之氟化氫之活性種而抑制電漿中之氟化氫之活性種與含矽膜SF之反應之氣體。作為反應抑制氣體，例如可使用含氯氣體。於一例中，含氯氣體可使用選自由Cl 2氣體、SiCl 2氣體、SiH 2Cl 2氣體、SiCl 4氣體、Si 2Cl 6氣體、CHCl 3氣體、CCl 4氣體及BCl 3氣體所組成之群中之至少一種。於第1處理氣體與第2處理氣體這兩者包含反應抑制氣體之情形時，第1處理氣體中包含之反應抑制氣體之種類、與第2處理氣體中包含之反應抑制氣體之種類可相同，亦可不同。
第1處理氣體及/或第2處理氣體可進而含有含碳氣體。含碳氣體例如可為氟碳氣體及氫氟碳氣體之任一者或兩者。於一例中，氟碳氣體可為選自由CF 4氣體、C 2F 2氣體、C 2F 4氣體、C 3F 6氣體、C 3F 8氣體、C 4F 6氣體、C 4F 8氣體及C 5F 8氣體所組成之群中之至少1種。於一例中，氫氟碳氣體可為選自由CHF 3氣體、CH 2F 2氣體、CH 3F氣體、C 2HF 5氣體、C 2H 2F 4氣體、C 2H 3F 3氣體、C 2H 4F 2氣體、C 3HF 7氣體、C 3H 2F 2氣體、C 3H 2F 4氣體、C 3H 2F 6氣體、C 3H 3F 5氣體、C 4H 2F 6氣體、C 4H 5F 5氣體、C 4H 2F 8氣體、C 5H 2F 6氣體、C 5H 2F 10氣體及C 5H 3F 7氣體所組成之群中之至少1種。又，含碳氣體可為具有不飽和鍵之直鏈狀者。具有不飽和鍵之直鏈狀之含碳氣體例如可為選自由C 3F 6(六氟丙烯)氣體、C 4F 8(八氟-1-丁烯、八氟-2-丁烯)氣體、C 3H 2F 4(1,3,3,3-四氟丙烯)氣體、C 4H 2F 6(反式-1,1,1,4,4,4-六氟-2-丁烯)氣體、C 4F 8O(五氟乙基三氟乙烯醚)氣體、CF 3COF氣體(1,2,2,2-四氟乙烷-1-酮)、CHF 2COF(二氟乙醯氟)氣體及COF 2(碳醯氟)氣體所組成之群中之至少1種。
第1處理氣體及/或第2處理氣體可進而含有含氧氣體。含氧氣體例如可為選自由O 2、CO及CO 2所組成之群中之至少1種氣體。
第1處理氣體及/或第2處理氣體可進而含有不含碳之含氟氣體。於一例中，不含碳之含氟氣體可為選自SF 6、NF 3、XeF 2、SiF 4、IF 5、IF 7、BrF 5、AsF 5、NF 5、BF 3及WF 6之群中之至少1種。
第1處理氣體及/或第2處理氣體可進而含有含氟以外之鹵素之氣體。含氟以外之鹵素之氣體例如可為選自由HBr氣體、HI氣體及I 2氣體所組成之群中之至少1種。
第1處理氣體及/或第2處理氣體可進而含有惰性氣體。於一例中，惰性氣體可為Ar氣體、He氣體、Kr氣體等稀有氣體或N 2氣體。
第1處理氣體及/或第2處理氣體亦可代替HF氣體或除HF氣體外，含有可於電漿中產生HF種之氣體。
可產生HF種之氣體例如為氫氟碳氣體。氫氟碳氣體之碳數可為2以上、3以上或4以上。氫氟碳氣體於一例中，可為選自由CH 2F 2氣體、C 3H 2F 4氣體、C 3H 2F 6氣體、C 3H 3F 5氣體、C 4H 2F 6氣體、C 4H 5F 5氣體、C 4H 2F 8氣體、C 5H 2F 6氣體、C 5H 2F 10氣體及C 5H 3F 7氣體所組成之群中之至少1種。氫氟碳氣體於一例中，可為選自由CH 2F 2氣體、C 3H 2F 4氣體、C 3H 2F 6氣體及C 4H 2F 6氣體所組成之群中之至少1種。
可產生HF種之氣體例如為含氟氣體及含氫氣體。含氟氣體例如為氟碳氣體。氟碳氣體於一例中，為選自由C 2F 2氣體、C 2F 4氣體、C 3F 6氣體、C 3F 8氣體、C 4F 6氣體、C 4F 8氣體及C 5F 8氣體所組成之群中之至少1種。又，含氟氣體例如亦可為NF 3氣體或SF 6氣體。含氫氣體於一例中，為選自由H 2氣體、CH 4氣體及NH 3氣體所組成之群中之至少一種。
(步驟ST2之一例) 圖4係使用反應促進氣體之情形時之步驟ST2之時序圖的一例。圖4係使用反應促進氣體作為反應控制氣體，於第1蝕刻步驟ST21及第2蝕刻步驟ST2之1循環中，對含矽膜SF進行蝕刻之例。圖4中，縱軸表示第1處理氣體或第2處理氣體中含有之反應促進氣體之分壓、及氟化氫向含矽膜SF之吸附程度。橫軸表示蝕刻時間。「P B」表示反應促進氣體之分壓為零或小於「P A」。「L B」表示氟化氫向含矽膜SF之吸附程度(吸附量)小於「L A」。圖4中，時間0～t11對應於步驟ST21(以下將該期間稱為「H期間」)、時間t11～t12對應於步驟ST22(以下將該期間稱為「L期間」)。
再者，圖4中，反應促進氣體之分壓於各期間(H期間及L期間)內為固定，但於各期間內可階段性地或連續地變化(減少、增加或增減)。該情形時，氟化氫氣體之吸附程度可隨該變化而變化。
又，圖4係於步驟ST2中，使用反應促進氣體作為反應控制氣體之情形時之時序圖，但亦可代替此/或除此之外，使用反應抑制氣體作為反應控制氣體。圖5係使用反應抑制氣體之情形時步驟ST2之時序圖之一例。如圖5所示，可於H期間降低反應抑制氣體之分壓或使其為零(P D)，且於L期間提高反應抑制氣體之分壓(P C)。藉此，H期間之氟化氫之吸附程度(L C)高於L期間之吸附程度(L D)。
圖6A係表示圖4或圖5之H期間(步驟ST21)結束時(時間t11)之基板W的剖面構造之一例之圖。圖6B係表示圖4或圖5之L期間(步驟ST22)結束時(時間t12)之基板W的剖面構造之一例。
如圖6A所示，藉由H期間(步驟ST21)之處理，將含矽膜SF中之於開口OP露出之部分沿深度方向(圖6A中自上向下之方向)蝕刻，形成凹部RC。於H期間，可蝕刻含矽膜SF直至凹部RC之底部到達基底膜UF或即將到達之前。
於H期間(步驟ST21)，氟化氫向含矽膜之吸附程度(L A或L C)較L期間(步驟ST21)大(參照圖4、圖5)。藉此，於H期間促進氟化氫向含矽膜SF之吸附，以較L期間高之蝕刻速率對含矽膜SF進行蝕刻。另一方面，於H期間，由蝕刻產生之反應產物(副產品)較L期間增加。反應副產物可能會吸附於凹部RC之側壁，而妨礙水平方向(圖6A之左右方向)之蝕刻。因此，凹部RC可能會成為沿著深度方向前端變細之形狀(參照圖6A)。
於隨後之L期間(步驟ST22)，氟化氫向含矽膜之吸附程度(L B或L D)較H期間(步驟ST21)小(參照圖4、圖5)。藉此，於L期間，可抑制氟化氫向含矽膜SF之吸附，以較H期間低之蝕刻速率對含矽膜SF進行蝕刻。另一方面，於L期間，由蝕刻產生之反應副產物較H期間減少，可抑制向凹部RC之側壁之吸附。藉此，進行朝水平方向之蝕刻，凹部RC自前端變細之形狀接近矩形形狀(參照圖6B)。即，凹部RC之垂直性提高。
如此，於圖4或圖5所示之例中，於H期間(步驟ST21)以較高之蝕刻速率蝕刻含矽膜SF，其後，於L期間(步驟ST22)擴大含矽膜SF之凹部RC之底部。藉此，可一方面抑制步驟ST2整體之蝕刻速率之降低，一方面提高藉由蝕刻形成之凹部之垂直性，抑制形狀異常。
(步驟ST2之另一例) 圖7係使用反應促進氣體之情形時步驟ST2之時序圖之另一例。圖7係使用反應促進氣體作為反應控制氣體，將第1蝕刻步驟ST21及第2蝕刻步驟ST2之1循環反覆進行複數次而對含矽膜SF進行蝕刻之例。圖7之縱軸及橫軸與圖4相同，「P B」表示反應促進氣體之分壓為零或小於「P A」。「L B」表示氟化氫向含矽膜SF之吸附程度(吸附量)小於「L A」。圖7中，時間0～t21及時間t22～t23等對應於步驟ST21(以下將該期間稱為「H1期間」「H2期間」等)。又，時間t21～t22及時間t23～t24等對應於步驟ST22(以下將該期間稱為「L1期間」「L2期間」等)。
再者，圖7中，反應促進氣體之分壓於各期間(H1期間、H2期間、L1期間、L2期間等)為固定，但於各期間內可階段性地或連續地變化(減少、增加或增減)。該情形時，氟化氫之吸附程度可隨該變化而變化。
又，圖7係步驟ST2中使用反應促進氣體作為反應控制氣體之情形時之時序圖，但亦可代替此/或除此之外使用反應抑制氣體作為反應控制氣體。圖8係使用反應抑制氣體之情形時步驟ST2之時序圖之另一例。如圖5所示，可於步驟ST1(H1期間、H2期間)中降低反應抑制氣體之分壓或使其為零(P D)，且於步驟ST2(L1期間、L2期間)中提高反應抑制氣體之分壓(P C)。藉此，步驟ST1(H1期間、H2期間)中之氟化氫之吸附程度(L C)高於步驟ST2(L1期間、L2期間)中之吸附程度(L D)。
圖9A係表示圖7或圖8之H1期間(第1循環之步驟ST21)結束時(時間t21)基板W之剖面構造之一例的圖。圖9B表示圖7或圖8之L1期間(第1循環之步驟ST22)結束時(時間t22)基板W之剖面構造的一例。
如圖9A所示，藉由H1期間(第1循環之步驟ST21)之處理而對含矽膜SF中之於開口OP露出之部分沿深度方向(圖9A中自上向下之方向)進行蝕刻，形成凹部RC。於H1期間，對含矽膜SF進行蝕刻直至凹部RC成為所給出之深度(例如，將步驟ST21及步驟ST22反覆執行n循環之情形時，含矽膜SF之厚度之1/n之深度)。於H1期間，與上述H期間同樣地，以較L1期間高之蝕刻速率對含矽膜SF進行蝕刻，另一方面，凹部RC可成為沿著深度方向前端變細之形狀(參照圖9A)。
於隨後之L1期間(第1循環之步驟ST22)中，與上述L期間同樣地，以較H1期間低的蝕刻速率對含矽膜SF進行蝕刻，另一方面，進行朝水平方向之蝕刻，凹部RC自前端變細之形狀接近矩形(參照圖9B)。即，凹部RC之垂直性提高。
如此，於圖6或圖7所示之例中，交替反覆進行以較高之蝕刻速率蝕刻含矽膜SF之步驟ST1(H1期間、H2期間等)、及擴大含矽膜SF之凹部RC之底部之步驟ST2(L1期間、L2期間)。藉此，可一方面抑制步驟ST2中之蝕刻速率之降低，一方面提高藉由蝕刻形成之凹部之垂直性，抑制形狀異常。
＜變化例＞ 本發明之實施方式於不脫離本發明之範圍及主旨之前提下可進行各種變化。例如，能夠進行如下之變化。
圖10係表示本處理方法之變化例之流程圖。如圖10所示，於蝕刻步驟中，可使第1蝕刻與第2蝕刻之順序相反。即，可於最初使用第2處理氣體進行含矽膜SF之蝕刻之後(步驟ST21A)，使用第1處理氣體進行含矽膜SF之蝕刻(步驟ST23A)。再者，除步驟ST23外，亦可於步驟ST21A與步驟ST22A之間執行步驟ST2A中是否滿足停止條件之判斷。
圖11係表示本處理方法之變化例之流程圖。如圖11所示，於蝕刻步驟中，亦可僅進行第1蝕刻。即，於蝕刻步驟ST2B中，亦可使用第1處理氣體進行含矽膜SF之蝕刻(步驟ST2B)。
因來自電漿之熱輸入，基板W之溫度可能會伴隨蝕刻之進行而變高。此處，氟化氫具有基板W之溫度越低則越易吸附於含矽膜SF之傾向。因此，伴隨蝕刻之進行，氟化氫之吸附量可能會減少，而蝕刻速率降低。因此，例如，可自蝕刻速率可能降低之蝕刻步驟之中期至末期供給反應促進氣體。藉此，可抑制蝕刻速率之降低。再者，反應促進氣體之供給量可基於蝕刻時間、基板W或基板支持部11之溫度等而設定。
隨著藉由蝕刻而形成之凹部之深寬比變大，對凹部之底部之蝕刻劑(氟化氫之活性種)之供給量減少。因此，可根據凹部之深寬比來變更反應控制氣體之分壓。例如，於高深寬區域之蝕刻中，與低深寬區域之蝕刻相比，可增大反應促進氣體之分壓。藉此，於高深寬區域中，可促進蝕刻劑與含矽膜SF之反應。
因含矽膜SF之蝕刻而產生之反應副產物之沈積可能會導致蝕刻速率降低。因此，可於蝕刻中途，暫時供給反應抑制氣體，促進反應副產物之揮發。反應促進氣體可以預先設定之時序供給，亦可根據自電漿之發光狀態等推測之蝕刻之狀況而供給。關於反應抑制氣體之供給量及供給時間，只要可促進反應副產物之揮發則並無限制。
又，關於處理方法，除電容耦合型之電漿處理裝置1以外，亦可採用使用感應耦合型電漿或微波電漿等任意電漿源之電漿處理裝置執行。
＜實施例＞ 其次，對本處理方法之實施例進行說明。本發明不受以下實施例的任何限定。 (實施例1及實施例2) 使用電漿處理裝置1，應用本處理方法對具有與圖3所示之基板W相同構造之基板進行蝕刻。作為遮罩MF，使用具有孔形狀之開口OP之非晶形碳膜。作為含矽膜SF，使用氧化矽膜。第1處理氣體除HF氣體外，包含Cl 2氣作為反應抑制氣體。又，第2處理氣體除HF氣體外，包含Cl 2氣作為反應抑制氣體。第2處理氣體中之反應抑制氣體(Cl 2氣)之分壓小於第1處理中之反應抑制氣體(Cl 2氣)之分壓。基板支持部11之溫度設定為15℃。實施例1中，使圖2之步驟ST21(620秒)及步驟ST22(310秒)進行1循環。實施例2中，使圖2之步驟ST21(150秒)及步驟ST22(50秒)依序進行4循環。
(參考例1) 參考例1中，使用電漿處理裝置1，對與實施例1及實施例2相同之構成之基板W進行蝕刻。參考例1中，使用與實施例1及實施例2中所用之第1處理氣體相同之處理氣體連續蝕刻840秒。基板支持部11之溫度設定為15℃。
將實施例1、實施例2及參考例1之含矽膜SF之蝕刻速率ER[nm/分]、BB偏差[nm]示於表1。BB偏差為藉由蝕刻形成之凹部之最大開口寬度與底部之開口寬度之差，該值越小，則凹部越接近矩形(垂直性越高)。
[表1]
   實施例1 實施例2 參考例1
ER 415 453 425
BB偏差 63 63 71
與參考例1相比，實施例1之蝕刻速率稍許降低，但BB偏差較小，凹部之垂直性提高。與參考例1相比，實施例2之蝕刻速率提高，且BB偏差亦較小，凹部之垂直性提高。即，實施例1及實施例2均可一方面抑制蝕刻速率之降低，一方面提高凹部之垂直性(抑制形狀異常)。
(實施例3及實施例4) 使用電漿處理裝置1，應用本處理方法對具有與圖3所示之基板W相同之構造之基板進行蝕刻。使用具有孔形狀之開口OP之非晶形碳膜作為遮罩MF。使用氧化矽膜作為含矽膜SF。第1處理氣體除HF氣體外，包含PF 3氣體作為反應促進氣體。第2處理氣體包含HF氣體，不包含PF 3氣體。基板支持部11之溫度設定為-20℃，使圖10之步驟ST21A(40秒)及步驟ST22A(120秒)進行4循環。實施例3中，於步驟ST21A及步驟ST22A這兩者中，使用具有相同之工作比(37%)之源RF信號之脈衝波產生電漿。實施例4中，於步驟ST21A中使用工作比為29%之源RF信號之脈衝波，於步驟ST22A中使用工作比為37%之源RF信號之脈衝波產生電漿。
將實施例3及實施例4之含矽膜SF之蝕刻速率ER[nm/分]、BB偏差[nm]示於表2。
[表2]
   實施例3 實施例4
ER 169 472
BB偏差 77 80
與實施例3相比，實施例4中，蝕刻速率稍高，BB偏差稍大。實施例4中，認為藉由與步驟ST22B相比降低步驟ST21A之工作比，抑制了對基板W之熱輸入，從而抑制了蝕刻速率之降低。
本發明之實施方式進而包含以下形態。
(附記1) 一種元件製造方法，其係於具有腔室之電漿處理裝置中執行者，且包括以下步驟： (a)對腔室內之基板支持部上提供具有含矽膜與上述含矽膜上之遮罩之基板；及 (b)對上述含矽膜進行蝕刻；且 上述(b)步驟包括以下步驟： (b-1)使用自包含氟化氫氣體、及控制氟化氫與上述含矽膜之反應之反應控制氣體之第1處理氣體產生之電漿，對上述含矽膜進行蝕刻，且上述第1處理氣體包含促進上述反應之反應促進氣體、及抑制上述反應之反應抑制氣體之至少一者作為上述反應控制氣體；及 (b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，對上述含矽膜進行蝕刻，且上述第2處理氣體以較上述第1處理氣體中之反應促進氣體小之分壓包含促進上述反應之反應促進氣體，及/或以較上述第1處理氣體中之反應抑制氣體高之分壓包含抑制上述反應之反應抑制氣體，或者不包含上述反應控制氣體。
(附記2) 一種程式，其係使具備腔室、設置於上述腔室內之基板支持部、及電漿產生部之電漿處理系統之電腦執行以下控制，即， (a)對腔室內之基板支持部上提供具有含矽膜與上述含矽膜上之遮罩之基板；及 (b)對上述含矽膜進行蝕刻；且 上述(b)控制包含以下控制： (b-1)使用自包含氟化氫氣體、及控制氟化氫與上述含矽膜之反應之反應控制氣體之第1處理氣體產生之電漿，對上述含矽膜進行蝕刻，且上述第1處理氣體包含促進上述反應之反應促進氣體、及抑制上述反應之反應抑制氣體之至少一者作為上述反應控制氣體；及 (b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，對上述含矽膜進行蝕刻，且上述第2處理氣體以較上述第1處理氣體中之反應促進氣體小之分壓包含促進上述反應之反應促進氣體，及/或以較上述第1處理氣體中之反應抑制氣體高之分壓包含抑制上述反應之反應抑制氣體，或者不包含上述反應控制氣體。
(附記3) 一種記憶媒體，其儲存附記2之程式。
1:電漿處理裝置 2:控制部 2a:電腦 2a1:處理部 2a2:記憶部 2a3:通訊介面 10:電漿處理腔室 10a:側壁 10e:氣體排出口 10s:電漿處理空間 11:基板支持部 13:簇射頭 13a:氣體供給口 13b:氣體擴散室 13c:氣體導入口 20:氣體供給部 21:氣體源 22:流量控制器 30:電源 31:RF電源 31a:第1RF產生部 31b:第2RF產生部 32:DC電源 32a:第1DC產生部 32b:第2DC產生部 40:排氣系統 111:本體部 111a:中央區域 111b:環狀區域 112:環組件 1110:基台 1110a:流路 1111:靜電吸盤 1111a:陶瓷構件 1111b:靜電電極 L A:氟化氫向含矽膜之吸附程度 L B:氟化氫向含矽膜之吸附程度 L C:氟化氫向含矽膜之吸附程度 L D:氟化氫向含矽膜之吸附程度 MF:遮罩 OP:開口 P A:反應促進氣體之分壓 P B:反應促進氣體之分壓 P C:反應抑制氣體之分壓 P D:反應抑制氣體之分壓 RC:凹部 SF:含矽膜 ST1:步驟 ST2:步驟 ST2A:步驟 ST2B:步驟 ST21:步驟 ST21A:步驟 ST22:步驟 ST22A:步驟 ST23:步驟 ST23A:步驟 t11:時間 t12:時間 t22:時間 t23:時間 t24:時間 UF:基底膜 W:基板
圖1係概略地表示例示性之電漿處理系統之圖。 圖2係表示本處理方法之例示性實施方式之流程圖。 圖3係表示基板W之剖面構造之一例之圖。 圖4係使用反應促進氣體之情形時之步驟ST2之時序圖的一例。 圖5係使用反應抑制氣體之情形時之步驟ST2之時序圖的一例。 圖6A係表示H期間結束時之基板W之剖面構造之一例的圖。 圖6B係表示L期間結束時之基板W之剖面構造之一例的圖。 圖7係使用反應促進氣體之情形時之步驟ST2之時序圖的另一例。 圖8係使用反應抑制氣體之情形時之步驟ST2之時序圖的另一例。 圖9A係表示H1期間結束時之基板W之剖面構造之一例的圖。 圖9B係表示L1期間結束時之基板W之剖面構造之一例的圖。 圖10係表示本處理方法之變化例之流程圖。 圖11係表示本處理方法之變化例之流程圖。
ST1:步驟
ST2:步驟
ST21:步驟
ST22:步驟
ST23:步驟

Claims (20)

  1. 一種蝕刻方法，其係於具有腔室之電漿處理裝置中執行者，且包括以下步驟： (a)對腔室內提供具有含矽膜與上述含矽膜上之遮罩之基板；及 (b)對上述含矽膜進行蝕刻；且 上述(b)步驟包括以下步驟： (b-1)使用自包含氟化氫氣體、及控制氟化氫與上述含矽膜之反應之反應控制氣體之第1處理氣體產生之電漿，對上述含矽膜進行蝕刻，且上述第1處理氣體包含促進上述反應之反應促進氣體、及抑制上述反應之反應抑制氣體之至少一者作為上述反應控制氣體；及 (b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，對上述含矽膜進行蝕刻，且上述第2處理氣體以較上述第1處理氣體中之反應促進氣體小之分壓包含促進上述反應之反應促進氣體，及/或以較上述第1處理氣體中之反應抑制氣體高之分壓包含抑制上述反應之反應抑制氣體，或者不包含上述反應控制氣體。
  2. 如請求項1之蝕刻方法，其中於上述(b)步驟中，在上述(b-1)步驟之後執行上述(b-2)步驟。
  3. 如請求項1之蝕刻方法，其中於上述(b)步驟中，在上述(b-2)步驟之後執行上述(b-1)步驟。
  4. 如請求項1至3中任一項之蝕刻方法，其中於上述(b)步驟中，交替執行上述(b-1)步驟與上述(b-2)步驟。
  5. 如請求項1至3中任一項之蝕刻方法，其中於上述(b)步驟中，基於藉由蝕刻而形成於上述含矽膜之凹部之深度、該凹部之深寬比、及蝕刻時間之至少一者，進行上述(b-1)步驟與上述(b-2)步驟之切換。
  6. 如請求項1至3中任一項之蝕刻方法，其中於上述(b-1)步驟中，使用具有第1工作比之源RF信號之脈衝波，自上述第1處理氣體產生電漿， 於上述(b-2)步驟中，使用具有較上述第1工作比小之第2工作比之源RF信號之脈衝波，自上述第2處理氣體產生電漿。
  7. 如請求項1至3中任一項之蝕刻方法，其中上述反應促進氣體為選自由含磷氣體、含氮氣體及含氫氣體所組成之群中之至少1種。
  8. 如請求項7之蝕刻方法，其中上述含磷氣體為鹵化磷氣體。
  9. 如請求項7之蝕刻方法，其中上述含氮氣體為選自由NH 3氣體、NF 3氣體、NO氣體及NO 2氣體所組成之群中之至少1種。
  10. 如請求項7之蝕刻方法，其中上述含氫氣體係具有OH基之氣體。
  11. 如請求項1至3中任一項之蝕刻方法，其中上述反應抑制氣體係含氯氣體。
  12. 如請求項11之蝕刻方法，其中上述含氯氣體係選自由Cl 2氣體、SiCl 2氣體、SiH 2Cl 2氣體、SiCl 4氣體、Si 2Cl 6氣體、CHCl 3氣體、CCl 4氣體及BCl 3氣體所組成之群中之至少1種。
  13. 如請求項1至3中任一項之蝕刻方法，其中上述第1處理氣體及上述第2處理氣體之任一者均為除惰性氣體外，氟化氫氣體之分壓最大。
  14. 如請求項1至3中任一項之蝕刻方法，其中上述第1處理氣體及上述第2處理氣體之至少一者進而包含選自由含碳氣體、含氧氣體、不含碳之含氟氣體及含氟以外之鹵素之氣體所組成之群中之至少1種。
  15. 如請求項1至3中任一項之蝕刻方法，其中上述第1處理氣體中所含之反應抑制氣體、與上述第2處理氣體中所含之反應抑制氣體係種類彼此相同之氣體。
  16. 如請求項1至3中任一項之蝕刻方法，其中上述第1處理氣體中所含之反應促進氣體、與上述第2處理氣體中所含之反應促進氣體係種類彼此相同之氣體。
  17. 一種蝕刻方法，其係於具有腔室之電漿處理裝置中執行者，且包括以下步驟： (a)對腔室內提供具有含矽膜與上述含矽膜上之遮罩之基板；及 (b)對上述含矽膜進行蝕刻；且包括以下步驟： (b-1)使用自第1處理氣體產生之包含氟化氫之活性種之電漿，對上述含矽膜進行蝕刻，且上述第1處理氣體包含促進上述反應之反應促進氣體及抑制上述反應之反應抑制氣體之至少一者作為控制氟化氫與上述含矽膜之反應之反應控制氣體；及 (b-2)使用自第2處理氣體產生之包含氟化氫之活性種之電漿，對上述含矽膜進行蝕刻，且上述第2處理氣體以較上述第1處理氣體中之反應促進氣體小之分壓包含促進上述反應之反應促進氣體，及/或以較上述第1處理氣體中之反應抑制氣體高之分壓包含抑制上述反應之反應抑制氣體，或者不包含上述反應控制氣體之步驟。
  18. 如請求項17之蝕刻方法，其中上述氟化氫之活性種係自氟化氫氣體或氫氟碳氣體之至少1種氣體產生。
  19. 如請求項17之蝕刻方法，其中上述氟化氫之活性種係自含氟氣體及含氫氣體產生。
  20. 一種電漿處理系統，其具備腔室、設置於上述腔室內之基板支持部、電漿產生部及控制部， 上述控制部進行以下控制，即， (a)對腔室內之基板支持部上提供具有含矽膜與上述含矽膜上之遮罩之基板；及 (b)對上述含矽膜進行蝕刻；且 上述(b)控制包含以下控制： (b-1)使用自包含氟化氫氣體、及控制氟化氫與上述含矽膜之反應之反應控制氣體之第1處理氣體產生之電漿，對上述含矽膜進行蝕刻，且上述第1處理氣體包含促進上述反應之反應促進氣體、及抑制上述反應之反應抑制氣體之至少一者作為上述反應控制氣體；及 (b-2)使用自包含氟化氫氣體之第2處理氣體產生之電漿，對上述含矽膜進行蝕刻，且上述第2處理氣體以較上述第1處理氣體中之反應促進氣體小之分壓包含促進上述反應之反應促進氣體，及/或以較上述第1處理氣體中之反應抑制氣體高之分壓包含抑制上述反應之反應抑制氣體，或者不包含上述反應控制氣體。
TW111112774A 2021-04-08 2022-04-01 蝕刻方法及電漿處理系統 TW202301465A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163172316P 2021-04-08 2021-04-08
US63/172,316 2021-04-08
WOPCT/JP2022/016596 2022-03-31
PCT/JP2022/016596 WO2022215649A1 (ja) 2021-04-08 2022-03-31 エッチング方法及びプラズマ処理システム

Publications (1)

Publication Number Publication Date
TW202301465A true TW202301465A (zh) 2023-01-01

Family

ID=83546114

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111112774A TW202301465A (zh) 2021-04-08 2022-04-01 蝕刻方法及電漿處理系統

Country Status (6)

Country Link
US (1) US20230251567A1 (zh)
JP (1) JP7529902B2 (zh)
KR (1) KR20230165190A (zh)
CN (1) CN116034455A (zh)
TW (1) TW202301465A (zh)
WO (1) WO2022215649A1 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267242A (ja) * 1992-03-18 1993-10-15 Mitsubishi Electric Corp プラズマエッチングを用いた微細加工方法
JP2001007080A (ja) * 1999-06-24 2001-01-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2003347260A (ja) * 2002-05-22 2003-12-05 Tokyo Electron Ltd 処理装置及び基板処理方法
JP5308080B2 (ja) * 2008-06-18 2013-10-09 Ｓｐｐテクノロジーズ株式会社 シリコン構造体の製造方法及びその製造装置並びにその製造プログラム
JP2012049376A (ja) 2010-08-27 2012-03-08 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
CN107574476A (zh) 2013-08-09 2018-01-12 应用材料公司 于外延生长之前预清洁基板表面的方法和设备
JP6435667B2 (ja) * 2014-07-01 2018-12-12 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
JP6423643B2 (ja) 2014-08-08 2018-11-14 東京エレクトロン株式会社 多層膜をエッチングする方法
JP6516603B2 (ja) * 2015-04-30 2019-05-22 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP6643045B2 (ja) 2015-11-05 2020-02-12 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6568822B2 (ja) * 2016-05-16 2019-08-28 東京エレクトロン株式会社 エッチング方法
JP6812284B2 (ja) * 2017-03-28 2021-01-13 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP6812880B2 (ja) * 2017-03-29 2021-01-13 東京エレクトロン株式会社 基板処理方法及び記憶媒体。
KR102401025B1 (ko) * 2019-11-08 2022-05-24 도쿄엘렉트론가부시키가이샤 에칭 방법

Also Published As

Publication number Publication date
CN116034455A (zh) 2023-04-28
JPWO2022215649A1 (zh) 2022-10-13
JP7529902B2 (ja) 2024-08-06
KR20230165190A (ko) 2023-12-05
WO2022215649A1 (ja) 2022-10-13
US20230251567A1 (en) 2023-08-10

Similar Documents

Publication Publication Date Title
US20230230844A1 (en) Etching method and plasma processing system
TW202407797A (zh) 電漿處理方法及電漿處理裝置
US20230127467A1 (en) Plasma processing method and plasma processing system
TW202301465A (zh) 蝕刻方法及電漿處理系統
TWI831594B (zh) 電漿處理方法及電漿處理系統
JP7348672B2 (ja) プラズマ処理方法及びプラズマ処理システム
US20230317466A1 (en) Etching method and plasma processing system
US20230135998A1 (en) Plasma processing method and plasma processing system
WO2024043082A1 (ja) エッチング方法及びプラズマ処理システム
US20230402289A1 (en) Etching method and plasma processing system
JP2024150701A (ja) エッチング方法及びプラズマ処理システム
JP2023171269A (ja) エッチング方法及びプラズマ処理システム
JP2023181081A (ja) エッチング方法及びプラズマ処理システム
KR20230161883A (ko) 에칭 방법 및 플라즈마 처리 시스템
CN117219504A (zh) 蚀刻方法以及等离子体处理系统
KR20240064532A (ko) 에칭 방법 및 플라즈마 처리 장치