TW202243214A - 記憶體裝置、積體電路及記憶體裝置的製造方法 - Google Patents

記憶體裝置、積體電路及記憶體裝置的製造方法 Download PDF

Info

Publication number
TW202243214A
TW202243214A TW110126055A TW110126055A TW202243214A TW 202243214 A TW202243214 A TW 202243214A TW 110126055 A TW110126055 A TW 110126055A TW 110126055 A TW110126055 A TW 110126055A TW 202243214 A TW202243214 A TW 202243214A
Authority
TW
Taiwan
Prior art keywords
layer
gate electrode
source
gate
memory device
Prior art date
Application number
TW110126055A
Other languages
English (en)
Inventor
鍾昀晏
鄭兆欽
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202243214A publication Critical patent/TW202243214A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種記憶體裝置包括電晶體及記憶單元。電晶體包括第一閘極電極、第二閘極電極、通道層及閘極介電層。第二閘極電極位於第一閘極電極上。通道層位於第一閘極電極與第二閘極電極之間。閘極介電層位於通道層與第二閘極電極之間。記憶單元夾置在第一閘極電極與通道層之間。

Description

記憶體裝置、積體電路及記憶體裝置的製造方法
本發明實施例是有關於一種記憶體裝置、積體電路及記憶體裝置的製造方法，且特別是有關於一種將記憶單元以及閘極電極分別設置在通道層兩側的記憶體裝置、積體電路及記憶體裝置的製造方法。
半導體積體電路（integrated circuit；IC）產業已經歷快速增長。IC材料及設計的技術進展已造就了幾代IC，其中每一代具有比前一代更小且更複雜的電路。在IC演化的過程中，功能密度（即，每晶片區域中的內連裝置的數目）普遍增大，同時幾何大小（即，可使用製作流程形成的最小元件或跡線）已減小。此種按比例縮小製程一般通過提高生產效率及降低相關聯的成本來提供有益效果。
一種記憶體裝置包括電晶體及記憶單元。所述電晶體包括第一閘極電極、第二閘極電極、通道層及閘極介電層。所述第二閘極電極位於所述第一閘極電極上。所述通道層位於所述第一閘極電極與所述第二閘極電極之間。所述閘極介電層位於所述通道層與所述第二閘極電極之間。所述記憶單元夾置在所述第一閘極電極與所述通道層之間。
以下公開提供用於實施所提供主題的不同特徵的許多不同實施例或實例。以下闡述元件及佈置的具體實例以簡化本公開。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵從而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可在各種實例中重複使用附圖標號和/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在…之下（beneath）”、“在…下方（below）”、“下部的（lower）”、“在…上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括器件在使用或操作中的不同取向。裝置可具有其他取向（旋轉90度或處於其他取向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
圖1是根據本公開一些實施例的積體電路IC的示意性剖視圖。在一些實施例中，積體電路IC包括基板20、內連線結構30、鈍化層40、後鈍化層50、多個導電墊60及多個導電端子70。在一些實施例中，基板20由以下材料製成：元素半導體材料，例如晶體矽、金剛石或鍺；化合物半導體材料，例如碳化矽、砷化鎵、砷化銦或磷化銦；或合金半導體材料，例如矽鍺、碳化矽鍺、磷化鎵砷、或磷化鎵銦。基板20可為塊狀矽基板（bulk silicon substrate）、絕緣體上矽（silicon-on-insulator；SOI）基板、或絕緣體上鍺（germanium-on-insulator；GOI）基板。
在一些實施例中，根據電路要求（例如，p型半導體基板或n型半導體基板）而定，基板20包括各種摻雜區。在一些實施例中，使用p型或n型摻質對摻雜區進行摻雜。舉例來說，可使用p型摻質（例如，硼或BF 2）、n型摻質（例如，磷或砷）及/或其組合對摻雜區進行摻雜。在一些實施例中，這些摻雜區用作第一電晶體T1的源極/汲極區，且所述第一電晶體T1位於基板20上。根據摻雜區中的摻質的類型而定，第一電晶體T1可被稱為n型電晶體或p型電晶體。在一些實施例中，第一電晶體T1還包括金屬閘極及位於金屬閘極下的通道。通道位於源極區與汲極區之間以在第一電晶體T1接通時用作電子行進的路徑。另一方面，金屬閘極位於基板20上且嵌置在內連線結構30中。在一些實施例中，使用合適的前段（Front-end-of-line；FEOL）製程形成第一電晶體T1。為簡明起見，在圖1中示出一個第一電晶體T1。然而，應理解的是，根據積體電路IC的應用而定，可存在多於一個第一電晶體T1。當存在多個第一電晶體T1時，這些第一電晶體T1可被位於兩個相鄰的第一電晶體T1之間的淺溝槽隔離（shallow trench isolation；STI；未繪示）隔開。
如圖1所示，內連線結構30設置在基板20上。在一些實施例中，內連線結構30包括多個導通孔32、多個導電圖案34、多個介電層36及多個記憶體裝置MD。如圖1所示，導電圖案34及導通孔32嵌置在介電層36中。在一些實施例中，位於不同水平高度上的導電圖案34通過導通孔32相互連接。換句話說，導電圖案34通過導通孔32相互電性連接。在一些實施例中，最底部的導通孔32連接到第一電晶體T1。舉例來說，最底部的導通孔32連接到第一電晶體T1的金屬閘極，所述金屬閘極嵌置在最底部的介電層36中。換句話說，最底部的導通孔32在第一電晶體T1與內連線結構30的導電圖案34之間建立電性連接。如圖1所示，最底部的導通孔32連接到第一電晶體T1的金屬閘極。應注意的是，在一些替代性剖視圖中，其他最底部的導通孔32也連接到第一電晶體T1的源極/汲極區。也就是說，在一些實施例中，最底部的導通孔32可被稱為第一電晶體T1的「接觸結構（contact structure）」。
在一些實施例中，介電層36的材料包括聚醯亞胺、環氧樹脂、丙烯酸樹脂、酚醛樹脂、苯並環丁烯（BCB）、聚苯並噁唑（PBO）、或任何其他合適的聚合物系介電材料。作為另外一種選擇，介電層36可由例如氧化矽、氮化矽、或類似材料等氧化物或氮化物形成。介電層36可通過例如旋塗、化學氣相沉積（chemical vapor deposition；CVD）、電漿增強化學氣相沉積（plasma-enhanced chemical vapor deposition；PECVD）、或類似技術等合適的製作技術形成。
在一些實施例中，導電圖案34及導通孔32的材料包括鋁、鈦、銅、鎳、鎢、或其合金。導電圖案34及導通孔32可通過電鍍、沉積及/或微影及蝕刻形成。在一些實施例中，導電圖案34與下伏的導通孔32是同時形成的。應注意的是，圖1中示出的介電層36的數目、導電圖案34的數目及導通孔32的數目僅出於例示目的，且本公開並不限於此。在一些替代性實施例中，根據電路設計而定，可形成更少或更多層的介電層36、導電圖案34及/或導通孔32。
在一些實施例中，記憶體裝置MD也嵌置在內連線結構30中。舉例來說，每一記憶體裝置MD嵌置在介電層36中的一者中。稍後將詳細闡述記憶體裝置MD的形成方法及結構。根據記憶體裝置MD中的記憶單元的類型而定，記憶體裝置MD可為矽-氧化物-氮化物-氧化物-矽（Silicon-Oxide-Nitride-Oxide-Silicon；SONOS）裝置、鐵電式隨機存取記憶體（Ferroelectric Random Access Memory；FeRAM）裝置、電阻式隨機存取記憶體（Resistive Random Access Memory；RRAM）裝置、動態隨機存取記憶體（Dynamic Random Access Memory；DRAM）裝置、靜態隨機存取記憶體（Static Random Access Memory；SRAM）裝置、磁阻式隨機存取記憶體（Magnetoresistive Random Access Memory；MRAM）裝置、或類似裝置。
如圖1所示，鈍化層40、導電墊60、後鈍化層50及導電端子70依序地形成在內連線結構30上。在一些實施例中，鈍化層40設置在最頂部的介電層36及最頂部的導電圖案34上。在一些實施例中，鈍化層40具有多個開口，所述多個開口局部地暴露出每一最頂部的導電圖案34。在一些實施例中，鈍化層40為氧化矽層、氮化矽層、氮氧化矽層或由其他合適的介電材料形成的介電層。鈍化層40可通過例如高密度電漿化學氣相沉積（high-density-plasma chemical vapor deposition；HDP-CVD）、PECVD、或類似技術等合適的製作技術形成。
在一些實施例中，導電墊60形成在鈍化層40上。在一些實施例中，導電墊60延伸到鈍化層40的開口中以直接接觸最頂部的導電圖案34。也就是說，導電墊60電性連接到內連線結構30。在一些實施例中，導電墊包括鋁墊、銅墊、鈦墊、鎳墊、鎢墊、或其他合適的金屬墊。導電墊60可通過例如電鍍、沉積及/或微影及蝕刻形成。應注意的是，圖1中示出的導電墊60的數目及形狀僅出於例示目的，且本公開並不限於此。在一些替代性實施例中，可基於需求來調整導電墊60的數目及形狀。
在一些實施例中，後鈍化層50形成在鈍化層40及導電墊60上。在一些實施例中，後鈍化層50形成在導電墊60上以保護導電墊60。在一些實施例中，後鈍化層50具有多個接觸開口（contact opening），所述多個接觸開口局部地暴露出每一導電墊60。後鈍化層50可為聚醯亞胺層、PBO層或由其他合適的聚合物形成的介電層。在一些實施例中，後鈍化層50通過例如HDP-CVD、PECVD、或類似技術等合適的製作技術形成。
如圖1所示，導電端子70形成在後鈍化層50及導電墊60上。在一些實施例中，導電端子70延伸到後鈍化層50的接觸開口中以直接接觸對應的導電墊60。也就是說，導電端子70通過導電墊60電性連接到內連線結構30。在一些實施例中，導電端子70為導電柱（conductive pillar）、導電杆（conductive post）、導電球、導電凸塊、或類似物。在一些實施例中，導電端子70的材料包括各種金屬、金屬合金、或金屬與其他材料的混合物。舉例來說，導電端子70可由鋁、鈦、銅、鎳、鎢、錫及/或其合金製成。導電端子70通過例如沉積、電鍍、網版印刷（screen printing）或其他合適的方法形成。在一些實施例中，導電端子70用於與隨後形成或提供的其他元件（未繪示）建立電性連接。
如上所述，記憶體裝置MD嵌置在內連線結構30中。以圖1所示的最頂部的記憶體裝置MD為例，以下將結合圖2A到圖2H及圖3A到圖3H來闡述此種記憶體裝置MD的形成方法及結構。
圖2A到圖2H是圖1中的記憶體裝置MD的製造方法的各個階段的示意性透視圖。圖3A到圖3H是圖2A到圖2H中的記憶體裝置MD的製造方法的各個階段的剖視圖。應注意的是，圖3A到圖3H的剖視圖是沿著圖2A到圖2H中的剖面線A-A’截取的。
參照圖2A及圖3A，提供介電層100。在一些實施例中，介電層100是圖1的內連線結構30的介電層36中的一者，因而本文中不再對其予以贅述。
參照圖2B及圖3B，在介電層100上形成第一閘極電極200。在一些實施例中，通過微影及蝕刻製程形成第一閘極電極200。舉例來說，在介電層100上共形地形成金屬材料（未繪示）。在一些實施例中，所述金屬材料通過原子層沉積（atomic layer deposition；ALD）、CVD、物理氣相沉積（physical vapor deposition；PVD）、或類似製程進行沉積。此後，在金屬材料上形成圖案化光阻層（未繪示）以界定隨後形成的第一閘極電極200的形狀。隨後，執行蝕刻製程以移除未被圖案化光阻層覆蓋的金屬材料。蝕刻製程包括例如非等向性蝕刻製程（例如乾式蝕刻）或等向性蝕刻製程（例如濕式蝕刻）。然後，通過剝除製程（stripping process）或類似製程移除圖案化光阻層以暴露出剩餘的金屬材料，而所述剩餘的金屬材料構成第一閘極電極200。
在一些實施例中，第一閘極電極200的金屬材料包括銅、鈦、鉭、鎢、鋁、鋯、鉿、鈷、鈦鋁、鉭鋁、鎢鋁、鋯鋁、鉿鋁、任何其他合適的含金屬材料、或其組合。在一些實施例中，第一閘極電極200也包含用於微調對應的功函數的材料。舉例來說，第一閘極電極200的金屬材料可包括p型功函數材料（例如Ru、Mo、WN、ZrSi 2、MoSi 2、TaSi 2、NiSi 2、或其組合）或n型功函數材料（例如Ag、TaCN、Mn、或其組合）。
在一些實施例中，視需要在第一閘極電極200與介電層100之間可選地形成障壁層（未繪示），以避免原子在元件之間的擴散。在一些實施例中，障壁層的材料包括氮化鈦（TiN）、氮化鉭（TaN）、氮化鈦矽（TiSiN）、氮化鉭矽（TaSiN）、氮化鎢矽（WSiN）、碳化鈦（TiC）、碳化鉭（TaC）、碳化鈦鋁（TiAlC）、碳化鉭鋁（TaAlC）、氮化鈦鋁（TiAlN）、氮化鉭鋁（TaAlN）、或其組合。
在一些實施例中，第一閘極電極200的厚度介於約30埃到約250埃的範圍內。在一些實施例中，第一閘極電極200具有第一部分200a及連接到第一部分200a的第二部分200b。如圖2B所示，第一閘極電極200的第一部分200a沿著第一方向D1延伸。與此同時，第一閘極電極200的第二部分200b沿著與第一方向D1垂直的第二方向D2延伸。換句話說，第一閘極電極200的第一部分200a與第一閘極電極200的第二部分200b垂直。舉例來說，如圖2B所示，從俯視圖來看，第一閘極電極200呈現T字形狀。
參照圖2C及圖3C，在介電層100及第一閘極電極200上共形地形成記憶單元300。舉例來說，記憶單元300被形成為與介電層100及第一閘極電極200實體接觸。在一些實施例中，記憶單元300是多層結構。舉例來說，記憶單元300包括依序堆疊在介電層100及第一閘極電極200上的障壁層302、陷獲層304及穿隧層306。
在一些實施例中，障壁層302共形地形成在介電層100及第一閘極電極200上。例如，障壁層302與介電層100及第一閘極電極200實體接觸。在一些實施例中，障壁層302通過例如CVD、PECVD、可流動式化學氣相沉積（flowable chemical vapor deposition；FCVD）、高密度電漿化學氣相沉積（HDP-CVD）、次大氣壓化學氣相沉積（sub-atmospheric chemical vapor deposition；SACVD）、PVD、或ALD等合適的沉積製程形成。在一些實施例中，障壁層302被形成為具有介於約10埃到約60埃的範圍內的厚度。在一些實施例中，障壁層302的材料包括氧化鋁（AlO x）、氧化矽（SiO x）、或類似材料。
如圖2C及圖3C所示，陷獲層304共形地形成在障壁層302上。舉例來說，陷獲層304與障壁層302實體接觸。在一些實施例中，陷獲層304通過例如CVD、PECVD、FCVD、HDP-CVD、SACVD、PVD、或ALD等合適的沉積製程形成。在一些實施例中，陷獲層304被形成為具有介於約10埃到約60埃的範圍內的厚度。在一些實施例中，陷獲層304的材料與障壁層302的材料不同。舉例來說，陷獲層304的材料包括氧化鉿（HfO x）、氮化矽（SiN x）、或類似材料。在一些實施例中，陷獲層304用於陷獲（trap）電子。舉例來說，可利用陷獲層304來儲存資料。因此，在一些實施例中，陷獲層304被稱為「儲存層」。
在一些實施例中，穿隧層306共形地形成在陷獲層304上。舉例來說，穿隧層306與陷獲層304實體接觸，以使得陷獲層304夾置在障壁層302與穿隧層306之間。在一些實施例中，穿隧層306通過例如CVD、PECVD、FCVD、HDP-CVD、SACVD、PVD、或ALD等合適的沉積製程形成。在一些實施例中，穿隧層306被形成為具有比障壁層302的厚度及陷獲層304的厚度都小的厚度。舉例來說，穿隧層306的厚度介於約10埃到約30埃的範圍內。在一些實施例中，穿隧層306的材料包括氧化鋁（AlO x）、氧化矽（SiO x）、或類似材料。也就是說，穿隧層306的材料與障壁層302的材料相同，但與陷獲層304的材料不同。然而，本公開並不限於此。在一些替代性實施例中，穿隧層306的材料可與障壁層302的材料不同。舉例來說，障壁層302的材料可為氧化鋁，而穿隧層306的材料可為氧化矽。
根據所利用的材料而定，在一些實施例中，記憶單元300可被稱為「SONOS記憶單元」。在一些實施例中，記憶單元300還被稱為「浮閘記憶單元（floating gate memory cell）」。
參照圖2D及圖3D，在第一閘極電極200及記憶單元300上形成通道層400。舉例來說，通道層400設置在記憶單元300的穿隧層306上。在一些實施例中，通道層400與穿隧層306實體接觸。在一些實施例中，通道層400局部地覆蓋記憶單元300。舉例來說，記憶單元300的穿隧層306的至少一部分被通道層400暴露出。在一些實施例中，通道層400與位於記憶單元300下面的第一閘極電極200局部地交疊。舉例來說，如圖2D所示，從俯視圖來看，通道層400與第一閘極電極200的第二部分200b的一部分交疊。在一些實施例中，記憶單元300的至少一部分夾置在第一閘極電極200與通道層400之間。
在一些實施例中，通道層400包含氧化物半導體材料、二維（2D）材料、或其組合。氧化物半導體材料的實例包括ZnO、IGZO、類似材料、或其組合。另一方面，2D材料的實例包括MoS 2、WS 2、WSe 2、InSe、類似材料、或其組合。在一些實施例中，通道層400由具有前述材料中的一種材料的單個層製成。然而，本公開並不限於此。在一些替代性實施例中，通道層400可由前述材料中的至少兩種材料的層疊結構（laminate structure）製成。在一些實施例中，使用摻質對通道層400進行摻雜以獲得額外的穩定性。舉例來說，可使用矽摻質或類似摻質對通道層400進行摻雜。在一些實施例中，通道層400是通過例如CVD、ALD、PVD、PECVD、磊晶生長、或類似技術等任何合適的技術進行沉積。
在一些實例中，通道層400具有介於約7埃到約10埃的範圍內的厚度。如圖2D所示，通道層400沿著第一方向D1延伸。換句話說，通道層400與第一閘極電極200的第一部分200a平行。同時，通道層400與第一閘極電極200的第二部分200b垂直。
參照圖2E及圖3E，在通道層400及記憶單元300上形成源極/汲極區500。舉例來說，源極/汲極區500形成在通道層400的兩端附近且從通道層400延伸到記憶單元300。也就是說，源極/汲極區500覆蓋通道層400的兩個尾部以與通道層400及記憶單元300實體接觸。舉例來說，源極/汲極區500從通道層400的兩個尾部延伸到記憶單元300的穿隧層306。在一些實施例中，源極/汲極區500的材料包括鈷、鎢、銅、鈦、鉭、鋁、鋯、鉿、其組合、或其他合適的金屬材料。在一些實施例中，源極/汲極區500通過CVD、ALD、鍍覆、或其他合適的沉積技術形成。
在一些實施例中，源極/汲極區500被形成為具有介於約10埃到約100埃的範圍內的厚度。如圖2E所示，從俯視圖來看，源極/汲極區500分別呈現漏斗形狀。此外，源極/汲極區500分別沿著第一方向D1延伸。在一些實施例中，源極/汲極區500與位於記憶單元300及通道層400下面的第一閘極電極200局部地交疊。舉例來說，如圖2E所示，從俯視圖來看，源極/汲極區500與第一閘極電極200的第二部分200b的一部分交疊。
參照圖2F及圖3F，在記憶單元300、通道層400及源極/汲極區500上共形地形成閘極介電層600。在一些實施例中，閘極介電層600與通道層400、源極/汲極區500及記憶單元300的穿隧層306實體接觸。如圖2F及圖3F所示，源極/汲極區500的一部分位於通道層400與閘極介電層600之間，且源極/汲極區500的另一部分位於記憶單元300的穿隧層306與閘極介電層600之間。在一些實施例中，閘極介電層600具有介於約10埃到約100埃的厚度。
在一些實施例中，閘極介電層600包含氧化矽、氮化矽、氮氧化矽、高介電常數介電質、或其組合。應注意的是，高介電常數介電材料一般為具有大於4、大於約12、大於約16、或甚至大於約20的介電常數的介電材料。在一些實施例中，閘極電極層600包含金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬的氮氧化物、金屬鋁酸鹽、或其組合。舉例來說，閘極介電層600包含氧化鉿（HfO 2）、氧化鉿矽（HfSiO）、氮氧化鉿矽（HfSiON）、氧化鉿鉭（HfTaO）、氧化鉿鈦（HfTiO）、氧化鉿鋯（HfZrO）、矽酸鋯、鋁酸鋯、氮化矽、氮氧化矽、氧化鋯、氧化鈦、氧化鋁（Al 2O 3）、二氧化鉿-氧化鋁（HfO 2-Al 2O 3）合金及/或其組合。前述材料可通過合適的製作技術，例如ALD、CVD、金屬有機CVD（metalorganic CVD；MOCVD）、PVD、熱氧化、紫外線-臭氧氧化（UV-ozone oxidation）、遠程電漿原子層沉積（remote plasma atomic layer deposition；RPALD）、電漿增強原子層沉積（plasma-enhanced atomic layer deposition；PEALD）、分子束沉積（molecular beam deposition；MBD）、或其組合進行沉積。然而，本公開並不限於此。在一些替代性實施例中，閘極介電層600的材料包括六方氮化硼（hexagonal boron nitride；hBN）。當閘極介電層600包含hBN時，通過以下步驟形成閘極介電層600。首先，提供銅膜（未繪示）。此後，在銅膜上形成hBN膜。在一些實施例中，通過CVD、低壓化學氣相沉積（low-pressure chemical vapor deposition；LPCVD）或其他合適的沉積方法沉積hBN膜。在一些實施例中，用於形成hBN膜的前驅物（例如，製程氣體）包括硼烷氨（H 3NBH 3）、硼嗪（B 3H 6N 3）、其組合及/或類似材料。在一些實施例中，前驅物的溫度介於約60℃到約130℃的範圍內。在一些實施例中，在沉積hBN膜期間，銅膜的被暴露出的銅原子可充當催化劑來活化前驅物分子（即，硼及氮化物），因而在銅膜上生長氮化硼單層（boron nitride monolayer）。在形成hBN膜之後，可從銅膜上剝離hBN膜且將hBN膜轉移到記憶單元300、通道層400及源極/汲極區500上，以用作閘極介電層600。
參照圖2G及圖3G，在閘極介電層600上形成第二閘極電極700。舉例來說，第二閘極電極700被形成為使得閘極介電層600夾置在通道層400與第二閘極電極700之間。在一些實施例中，第二閘極電極700的形成方法類似於第一閘極電極200的形成方法，因而在本文中不再對其予以贅述。在一些實施例中，第二閘極電極700的材料與第一閘極電極200的材料相同。然而，本公開並不限於此。在一些替代性實施例中，第二閘極電極700的材料與第一閘極電極200的材料不同。在一些實施例中，第二閘極電極700的材料包括銅、鈦、鉭、鎢、鋁、鋯、鉿、鈷、鈦鋁、鉭鋁、鎢鋁、鋯鋁、鉿鋁、任何其他合適的含金屬材料、或其組合。在一些實施例中，第二閘極電極700也包含用於微調對應的功函數的材料。舉例來說，第二閘極電極700的材料包括p型功函數材料（例如Ru、Mo、WN、ZrSi 2、MoSi 2、TaSi 2、NiSi 2或其組合）或n型功函數材料（例如Ag、TaCN、Mn、或其組合）。
在一些實施例中，第二閘極電極700的厚度介於約10埃到約1000埃之間。在一些實施例中，第二閘極電極700具有第一部分700a及連接到第一部分700a的第二部分700b。如圖2G所示，第二閘極電極700的第一部分700a沿著第二方向D2延伸。同時，第二閘極電極700的第二部分700b沿著第一方向D1延伸。換句話說，第二閘極電極700的第一部分700a與第二閘極電極700的第二部分700b垂直。舉例來說，如圖2G所示，從俯視圖來看，第二閘極電極700呈現漏斗形狀或T字形狀。在一些實施例中，如圖2G及圖3G所示，第二閘極電極700與源極/汲極區500、通道層400、記憶單元300及第一閘極電極200局部地交疊。也就是說，記憶單元300的一部分、通道層400的一部分、源極/汲極區500的一部分及閘極介電層600的一部分位於第一閘極電極200與第二閘極電極700之間。
參照圖2H及圖3H，在閘極介電層600上形成源極/汲極接觸件800及閘極接觸件900以獲得記憶體裝置MD。在一些實施例中，通過以下步驟形成源極/汲極接觸件800。首先，在閘極介電層600中形成開口OP以暴露出源極/汲極區500的至少一部分。舉例來說，閘極介電層600的開口OP暴露出源極/閘極區500的兩端。在形成開口OP之後，將金屬材料填充到開口OP中，以形成源極/汲極接觸件800。在一些實施例中，源極/汲極接觸件800的材料與源極/汲極區500的材料相同。然而，本公開並不限於此。在一些替代性實施例中，源極/汲極接觸件800的材料可與源極/汲極區500的材料不同。在一些實施例中，源極/汲極接觸件800的材料包括鈷、鎢、銅、鈦、鉭、鋁、鋯、鉿、其組合、或其他合適的金屬材料。在一些實施例中，源極/汲極接觸件800的金屬材料通過CVD、ALD、鍍覆、或其他合適的沉積技術形成。如圖3H所示，源極/汲極接觸件800延伸到閘極介電層600的開口OP中以與源極/汲極區500實體接觸。換句話說，源極/汲極接觸件800電性連接到源極/汲極區500以用作接觸插塞（contact plug）而在源極/汲極區500與其他元件之間傳送訊號。
在一些實施例中，閘極接觸件900也形成在閘極介電層600上。閘極接觸件900的材料及形成方法類似於源極/汲極接觸件800的材料及形成方法，因而不再對其予以贅述。在一些實施例中，形成穿透過閘極介電層600及記憶單元300的開口（未繪示）以局部地暴露出第一閘極電極200。閘極接觸件900延伸到此開口中以與第一閘極電極200實體接觸。換句話說，閘極接觸件900電性連接到第一閘極電極200以用作接觸插塞而在第一閘極電極200與其他元件之間傳送訊號。舉例來說，第一閘極電極200通過閘極接觸件900連接到對地電壓（ground voltage）。在一些實施例中，對地電壓可為參考電壓且保持恒定。在一些實施例中，第一閘極電極200與第二閘極電極700電性絕緣。舉例來說，如圖2H所示，第二閘極電極700與閘極接觸件900間隔開，以與閘極接觸件900電性絕緣。在一些實施例中，第二閘極電極700連接到與第一閘極電極200所連接到的對地電壓不同的電壓。也就是說，在記憶體裝置MD的操作期間，對第一閘極電極200及第二閘極電極700施加不同的偏壓。舉例來說，第二閘極電極700可連接到比對地電壓高的電壓。然而，本公開並不限於此。在一些替代性實施例中，第二閘極電極700可連接到比對地電壓低的電壓。
在一些實施例中，源極/汲極接觸件800及閘極接觸件900分別被形成為具有介於約10埃到約1000埃的範圍內的厚度。在一些實施例中，源極/汲極接觸件800與閘極接觸件900是同時形成的。也就是說，源極/汲極接觸件800與閘極接觸件900屬於同一個層且由同一製程形成。應注意的是，儘管圖2G到圖2H及圖3G到圖3H示出在形成源極/汲極接觸件800及閘極接觸件900之前先形成第二閘極電極700，然而本公開並不限於此。在一些替代性實施例中，可通過相同的製程同時形成第二閘極電極700、源極/汲極接觸件800及閘極接觸件900。如圖3H所示，源極/汲極接觸件800的頂表面與第二閘極電極700的頂表面是實質上齊平的（即，位於同一水平高度上）。然而，本公開並不限於此。在一些替代性實施例中，源極/汲極接觸件800的頂表面可位於高於或低於第二閘極電極700的頂表面的水平高度上。
在形成源極/汲極接觸件800與閘極接觸件900之後，實質上已經完成了記憶體裝置MD的製造流程。在一些實施例中，第一閘極電極200、通道層400、源極/汲極區500、閘極介電層600、第二閘極電極700、源極/汲極接觸件800及閘極接觸件900被統稱為第二電晶體T2。換句話說，記憶體裝置MD包括第二電晶體T2及記憶單元300，且記憶單元300嵌置/整合在第二電晶體T2內。在一些實施例中，第二電晶體T2的第一閘極電極200用作記憶單元300的底部電極，而第二電晶體T2的第二閘極電極700用作記憶單元300的頂部電極。
在一些實施例中，第二電晶體T2為薄膜電晶體（thin film transistor；TFT）。由於第二電晶體T2包括第一閘極電極200及第二閘極電極700，因而第二電晶體T2可被稱為「雙重閘極電晶體（double gate transistor）」或「雙閘極電晶體（dual gate transistor）」。參照圖1及圖3H，源極/汲極接觸件800從通道層400延伸到內連線結構30的導電墊34。換句話說，第二電晶體T2經過內連線結構30的導通孔32及導電圖案34電性連接到第一電晶體T1及導電端子80。在一些實施例中，第二電晶體T2為記憶體裝置MD的選擇器（selector）。
此外，如上所述，記憶體裝置MD嵌置在內連線結構30中，而內連線結構30被認為在後段（BEOL）製程期間形成。也就是說，第二電晶體T2及記憶單元300二者被認為在後段製程期間形成。然而，本公開並不限於此。在一些替代性實施例中，記憶體裝置MD可在前段（FEOL）製程中形成。當記憶體裝置MD在前段（FEOL）製程中形成時，圖1中的基板20可為SOI基板且圖2A及圖3A中的介電層100可為SOI基板的介電質。
如圖3H所示，通道層400及源極/汲極區500位於記憶單元300與第二閘極電極700之間。也就是說，第二閘極電極700及記憶單元300位於通道層400的相對的側上。因此，當對第二閘極電極700施加偏壓以開啟第二電晶體T2（即，驅動電子穿過通道層400）時，所產生的電場會遠離記憶單元300的儲存層（即，陷獲層304）。因此，儲存在儲存層中的電荷不會受到因施加偏壓而產生的電場影響，從而增強讀取抗擾度（read disturbance immunity）。換句話說，可增強記憶單元300的儲存能力的穩定性，且可延長記憶體裝置MD的循環時間（cycle time）。此外，如圖3H所示，通道層400位於源極/汲極區500與記憶單元300之間，且源極/汲極區500與第一閘極電極200交疊。因此，儲存在記憶單元300的陷獲層304中的電荷可與通道層400中的電子/電荷相互作用或影響通道層400中的電子/電荷，從而使得能夠基於儲存在陷獲層304中的電荷及給予第一閘極電極200的脈衝來調節第二電晶體T2的導通電阻（on-resistance，R ON）。由於記憶體裝置MD的電導（conductance）與R ON成反比，因而通過對第二電晶體T2的R ON進行調節，可調整記憶體裝置MD的電導，從而在記憶體裝置MD中獲得更高的靈活性。
圖4是根據本公開一些替代性實施例的記憶體裝置MD’的剖視圖。參照圖4，圖4中的記憶體裝置MD’類似於圖3H中的記憶體裝置MD，因而相似的元件由相似的附圖標號指示且本文中不再對其予以贅述。然而，在圖4的記憶體裝置MD’中，記憶單元300’為單層結構。舉例來說，記憶單元300’由單個鐵電層形成。在一些實施例中，鐵電層包括Pb 3Ge 5O 11（PGO）、鈦酸鋯酸鉛（PZT）、SrBi 2Ta 2O 9（SBTO）、SrB 4O 7（SBO）、Sr aBi bTa cNb dO x（SBTN）、SrTiO 3（STO）、BaTiO 3（BTO）、（Bi xLa y)Ti 3O 12（BLT）、LaNiO 3（LNO）、YMnO 3、ZrO 2、矽酸鋯、ZrAlSiO、HfO 2、矽酸鉿、HfAlO、LaAlO、氧化鑭、摻雜Si的HfO 2、Ta 2O 5、HfZrO x、或其組合。在一些實施例中，鐵電層被稱為「儲存層」。
如圖4所示，通道層400及源極/汲極區500位於記憶單元300’與第二閘極電極700之間。也就是說，第二閘極電極700及記憶單元300’位於通道層400的相對的側上。因此，當對第二閘極電極700施加偏壓以開啟第二電晶體T2（即，驅動電子穿過通道層400）時，所產生的電場會遠離記憶單元300’。因此，儲存在記憶單元300’中的電荷不會受到因施加偏壓而產生的電場影響，從而增強讀取抗擾度。換句話說，可增強記憶單元300’的儲存能力的穩定性，且可延長記憶體裝置MD’的循環時間。此外，如圖4所示，通道層400位於源極/汲極區500與記憶單元300’之間，且源極/汲極區500與第一閘極電極200交疊。因此，儲存在記憶單元300’中的電荷可與通道層400中的電子/電荷相互作用或影響通道層400中的電子/電荷，從而使得能夠基於儲存在記憶單元300’中的電荷及給予第一閘極電極200的脈衝來調節第二電晶體T2的導通電阻。由於記憶體裝置MD’的電導與R ON成反比，因而通過對第二電晶體T2的R ON進行調節，可調整記憶體裝置MD’的電導，從而在記憶體裝置MD’中獲得更高的靈活性。
根據本公開的一些實施例，一種記憶體裝置包括電晶體及記憶單元。所述電晶體包括第一閘極電極、第二閘極電極、通道層及閘極介電層。所述第二閘極電極位於所述第一閘極電極上。所述通道層位於所述第一閘極電極與所述第二閘極電極之間。所述閘極介電層位於所述通道層與所述第二閘極電極之間。所述記憶單元夾置在所述第一閘極電極與所述通道層之間。
根據本公開的一些實施例，所述第一閘極電極連接到對地電壓。
根據本公開的一些實施例，所述第二閘極電極連接到比所述對地電壓高的電壓。
根據本公開的一些實施例，所述電晶體更包括源極/汲極區以及源極/汲極接觸件。所述源極/汲極區位於所述通道層與所述閘極介電層之間。所述源極/汲極接觸件位於所述閘極介電層上，其中所述源極/汲極接觸件電性連接到所述源極/汲極區。
根據本公開的一些實施例，所述通道層包含ZnO、IGZO、MoS 2、WS 2、WSe 2、InSe、或其組合。
根據本公開的一些實施例，所述閘極介電層包含六方氮化硼（hBN）。
根據本公開的一些實施例，所述記憶單元包括障壁層、穿隧層以及陷獲層。所述障壁層設置在所述第一閘極電極上。所述穿隧層設置在所述障壁層上。所述陷獲層夾置在所述障壁層與所述穿隧層之間。
根據本公開的一些實施例，所述障壁層與所述穿隧層包含氧化鋁（AlO x）或氧化矽（SiO x），且所述陷獲層包含氧化鉿（HfO x）或氮化矽（SiN x）。
根據本公開的一些實施例，所述記憶單元包括鐵電層，且所述鐵電層包含Pb 3Ge 5O 11（PGO）、鈦酸鋯酸鉛（PZT）、SrBi 2Ta 2O 9（SBTO）、SrB 4O 7（SBO）、Sr aBi bTa cNb dO x（SBTN）、SrTiO 3（STO）、BaTiO 3（BTO）、（Bi xLa y）Ti 3O 12（BLT）、LaNiO 3（LNO）、YMnO 3、ZrO 2、矽酸鋯、ZrAlSiO、HfO 2、矽酸鉿、HfAlO、LaAlO、氧化鑭、摻雜Si的HfO 2、Ta 2O 5、HfZrO x、或其組合。
根據本公開的一些實施例，一種積體電路包括基板、第一電晶體及內連線結構。所述第一電晶體位於所述基板上。所述內連線結構設置在所述基板上。所述內連線結構包括多個介電層及記憶體裝置，所述記憶體裝置嵌置在所述多個介電層中的一者中。所述記憶體裝置包括第二電晶體及記憶單元。所述第二電晶體包括第一閘極電極、通道層、第二閘極電極、閘極介電層及源極/汲極區。所述通道層位於所述第一閘極電極上。所述第二閘極電極位於所述通道層上。所述閘極介電層位於所述通道層與所述第二閘極電極之間。所述源極/汲極區位於所述通道層與所述閘極介電層之間。所述記憶單元夾置在所述第一閘極電極與所述通道層之間。
根據本公開的一些實施例，所述第一閘極電極與所述第二閘極電極電性絕緣。
根據本公開的一些實施例，所述通道層包含氧化物半導體材料或二維材料。
根據本公開的一些實施例，所述記憶單元包括障壁層、穿隧層以及陷獲層。所述障壁層設置在所述第一閘極電極上。所述穿隧層設置在所述障壁層上。所述陷獲層夾置在所述障壁層與所述穿隧層之間。
根據本公開的一些實施例，所述障壁層的材料與所述穿隧層的材料相同，且所述障壁層的所述材料與所述陷獲層的材料不同。
根據本公開的一些實施例，所述記憶單元包括鐵電層。
根據本公開的一些實施例，所述源極/汲極區與所述通道層及所述記憶單元實體接觸。
根據本公開的一些實施例，所述閘極介電層與所述源極/汲極區及所述記憶單元實體接觸。
根據本公開的一些實施例，一種記憶體裝置的製造方法包括至少以下步驟。提供介電層。在所述介電層上形成第一閘極電極。在所述介電層及所述第一閘極電極上共形地形成記憶單元。在所述記憶單元上沉積通道層。在所述通道層及所述記憶單元上形成源極/汲極區。在所述源極/汲極區及所述記憶單元上沉積閘極介電層。在所述閘極介電層上形成第二閘極電極。
根據本公開的一些實施例，形成所述記憶單元包括至少以下步驟。在所述介電層及所述第一閘極電極上沉積障壁層。在所述障壁層上沉積陷獲層。在所述陷獲層上沉積穿隧層，其中所述障壁層的材料與所述穿隧層的材料相同，且所述障壁層的所述材料與所述陷獲層的材料不同。
根據本公開的一些實施例，所述的記憶體裝置的製造方法更包括至少以下步驟。在所述閘極介電層中形成開口，以暴露出所述源極/汲極區的至少一部分。在所述閘極介電層上形成源極/汲極接觸件，其中所述源極/汲極接觸件延伸到所述開口中以與所述源極/汲極區實體接觸。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對本文作出各種改變、代替及變更。
20:基板 30:內連線結構 32:導通孔 34:導電圖案 36、100:介電層 40:鈍化層 50:後鈍化層 60:導電墊 70:導電端子 200:第一閘極電極 200a、700a:第一部分 200b、700b:第二部分 300、300’:記憶單元 302:障壁層 304:陷獲層 306:穿隧層 400:通道層 500:源極/汲極區 600:閘極介電層 700:第二閘極電極 800:源極/汲極接觸件 900:閘極接觸件 D1:第一方向 D2:第二方向 IC:積體電路 MD、MD’:記憶體裝置 OP:開口 T1:第一電晶體 T2:第二電晶體
圖1是根據本公開一些實施例的積體電路的示意性剖視圖。 圖2A到圖2H是圖1中的記憶體裝置的製造方法的各個階段的示意性透視圖。 圖3A到圖3H是圖2A到圖2H中的記憶體裝置的製造方法的各個階段的剖視圖。 圖4是根據本公開一些替代性實施例的記憶體裝置的剖視圖。
100:介電層
200:第一閘極電極
700a:第一部分
200b、700b:第二部分
300:記憶單元
302:障壁層
304:陷獲層
306:穿隧層
500:源極/汲極區
600:閘極介電層
700:第二閘極電極
800:源極/汲極接觸件
900:閘極接觸件
D1:第一方向
D2:第二方向
MD:記憶體裝置

Claims (1)

  1. 一種記憶體裝置，包括： 電晶體，包括： 第一閘極電極； 第二閘極電極，位於所述第一閘極電極上； 通道層，位於所述第一閘極電極與所述第二閘極電極之間；以及 閘極介電層，位於所述通道層與所述第二閘極電極之間；以及 記憶單元，夾置在所述第一閘極電極與所述通道層之間。
TW110126055A 2021-04-23 2021-07-15 記憶體裝置、積體電路及記憶體裝置的製造方法 TW202243214A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/238,228 US20220344357A1 (en) 2021-04-23 2021-04-23 Memory device, integrated circuit, and manufacturing method of memory device
US17/238,228 2021-04-23

Publications (1)

Publication Number Publication Date
TW202243214A true TW202243214A (zh) 2022-11-01

Family

ID=82804080

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110126055A TW202243214A (zh) 2021-04-23 2021-07-15 記憶體裝置、積體電路及記憶體裝置的製造方法

Country Status (3)

Country Link
US (1) US20220344357A1 (zh)
CN (1) CN114927520A (zh)
TW (1) TW202243214A (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0160182B1 (ko) * 1993-12-28 1998-12-01 다나까 미노루 반도체 기억 장치 및 그 제조방법
JP3336813B2 (ja) * 1995-02-01 2002-10-21 ソニー株式会社 不揮発性半導体メモリ装置
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
GB9520888D0 (en) * 1995-10-12 1995-12-13 Philips Electronics Nv Electronic devices comprising thin-film circuitry
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7781061B2 (en) * 2007-12-31 2010-08-24 Alcatel-Lucent Usa Inc. Devices with graphene layers
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
CN102197490B (zh) * 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6435124B2 (ja) * 2013-07-08 2018-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102354008B1 (ko) * 2014-05-29 2022-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법 및 전자 기기
US10192995B2 (en) * 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20220344357A1 (en) 2022-10-27
CN114927520A (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
US11923339B2 (en) Integration of three-dimensional NAND memory devices with multiple functional chips
US11195840B2 (en) Method and structures pertaining to improved ferroelectric random-access memory (FeRAM)
TWI763356B (zh) 具有記憶體裝置的半導體結構及其形成方法
US9553199B2 (en) FET device having a vertical channel in a 2D material layer
US11723213B2 (en) Method and structures pertaining to improved ferroelectric random-access memory (FeRAM)
TW202027180A (zh) 半導體裝置的製造方法
CN111211127B (zh) 记忆体元件及其制造方法
US11955549B2 (en) Layered structure, semiconductor device including the same, and manufacturing method thereof
US11949020B2 (en) Transistor, integrated circuit, and manufacturing method
US20240021692A1 (en) Method and related apparatus for integrating electronic memory in an integrated chip
US20210375934A1 (en) Ferroelectric memory device and method of forming the same
TW202205626A (zh) 記憶體裝置及其製作方法
US20230238462A1 (en) Dual-layer channel transistor and methods of forming same
KR20230012403A (ko) 개선된 FeRAM(Ferroelectric Random-Access Memory)에 관한 방법 및 구조
TW202243214A (zh) 記憶體裝置、積體電路及記憶體裝置的製造方法
TW202145452A (zh) 鐵電記憶體裝置及其形成方法
US20240072169A1 (en) Transistor, integrated circuit, and manufacturing method of transistor
US11637203B2 (en) Semiconductor device and manufacturing method of the same
US11575043B1 (en) Semiconductor device and manufacturing method of the same
US20240055518A1 (en) Transistor, integrated circuit, and manufacturing method of transistor
US20230422513A1 (en) Ferroelectric device and methods of forming the same
US20240081077A1 (en) Transistor, memory device and manufacturing method of memory device
US20230337440A1 (en) METHOD AND STRUCTURES PERTAINING TO IMPROVED FERROELECTRIC RANDOM-ACCESS MEMORY (FeRAM)
US20230380179A1 (en) Memory device and manufacturing method thereof