TW202242513A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW202242513A
TW202242513A TW110146401A TW110146401A TW202242513A TW 202242513 A TW202242513 A TW 202242513A TW 110146401 A TW110146401 A TW 110146401A TW 110146401 A TW110146401 A TW 110146401A TW 202242513 A TW202242513 A TW 202242513A
Authority
TW
Taiwan
Prior art keywords
bank
electrode
light emitting
sub
display device
Prior art date
Application number
TW110146401A
Other languages
English (en)
Inventor
裵城槿
朴章淳
李政炫
李宗璨
鄭達碩
許元亨
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW202242513A publication Critical patent/TW202242513A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/182—OLED comprising a fiber structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種顯示裝置，包括多個外側堤壁，沿第一方向延伸且在與該第一方向相交之第二方向上彼此間隔；第一和第二堤壁部件，在多個外側堤壁之間在第二方向上與多個外側堤壁間隔開，並在第一方向上彼此間隔；第一內側堤壁和第二內側堤壁，在多個外側堤壁之間沿第一方向延伸，第一內側堤壁和第二內側堤壁在第二方向上彼此間隔；第一電極和第二電極，分別位於第一內側堤壁和第二內側堤壁上，並在第二方向上彼此間隔；多個發光元件，具有在第一電極和第二電極中的一個上之多個第一端部，多個發光元件沿第一方向排列；第一絕緣層，包括第一內側堤壁與第二內側堤壁之間的第一圖案部分。

Description

顯示裝置
本揭露涉及一種顯示裝置。
隨著多媒體技術的發展，顯示裝置變得越來越重要。因此，各種顯示裝置，例如：液晶顯示(LCD)裝置、有機發光二極體(OLED)顯示裝置等已被使用。
一種典型的顯示裝置包括用於顯示一圖像的一顯示面板，例如：一OLED顯示面板或一LCD面板，發光顯示面板是一種顯示面板，可以包括多個發光元件，例如：多個發光二極體(LED)。LED可分為使用一有機材料作為發光材料的OLED和使用一無機材料作為發光材料的無機LED(ILED)。
本揭露的一個或多個實施例提供了種顯示裝置，其能夠防止可能由於形成多個電極而殘留任何材料所引起的短路。
然而，本揭露的多個實施例不限於本說明書中所界定的，對於本揭露所涉及的本發明所屬領域的通常知識者來說，本揭露的前述和其它實施例通過參考下面提供的本揭露的詳細說明而變得更加清楚。
根據本揭露的前述和其它實施例，由堤壁層的彼此間隔的多個堤壁所產生的高度差可以通過填充多個堤壁之間或多個堤壁部件之間的多個間隙來補償。因此，堤壁層上的多個連接電極可以位於平坦的表面上，並且在圖案化以形成連接電極的過程中幾乎不會留下任何殘留物，可以防止多個連接電極之間的任何殘留物使多個連接電極形成短路。
根據本揭露的實施例，一種顯示裝置包括：多個外側堤壁，沿第一方向延伸且在與第一方向相交之第二方向上彼此間隔；第一堤壁部件和第二堤壁部件，在多個外側堤壁之間在第二方向上與多個外側堤壁間隔開，並在第一方向上彼此間隔；第一內側堤壁和第二內側堤壁，在多個外側堤壁之間沿第一方向延伸，第一內側堤壁和第二內側堤壁在第二方向上彼此間隔；第一電極和第二電極，分別位於第一內側堤壁和第二內側堤壁上，並在第二方向上彼此間隔；多個發光元件，具有多個第一端部，多個第一端部在第一電極和第二電極中的一個上，多個發光元件沿第一方向排列；以及第一絕緣層，包括第一內側堤壁與第二內側堤壁之間的第一圖案部分以及第一堤壁部件與多個外側堤壁之間的多個第二圖案部分，第一圖案部分部分地覆蓋多個發光元件。
多個外側堤壁可包括多個堤壁延伸部分及多個堤壁突出部分，多個堤壁延伸部分沿第一方向延伸，多個堤壁突出部分在多個堤壁延伸部分的兩側上沿第二方向突出。多個堤壁突出部分可包括第一堤壁突出部分和第二堤壁突出部分，第二堤壁突出部分與第一堤壁突出部分在第一方向上彼此間隔。第一堤壁部件可位於不同的多個外側堤壁的多個第一堤壁突出部分之間。第二堤壁部件可位於不同的多個外側堤壁的多個第二堤壁突出部分之間。多個第二圖案部分可位於第一堤壁部件與多個第一堤壁突出部分之間。
第一內側堤壁和第二內側堤壁中的每一個可位於被多個第一堤壁突出部分、第一堤壁部件、多個第二堤壁突出部分及第二堤壁部件包圍的區域。
第一電極和第二電極各對應的部分可位於多個第一堤壁突出部分與第一堤壁部件之間的多個電極接觸孔上，並且多個第二圖案部分可位於多個電極接觸孔上。
多個第二圖案部分與第一堤壁突出部分和第一堤壁部件接觸。
第一絕緣層可進一步包括連接第一圖案部分和多個第二圖案部分的第三圖案部分，以及第三圖案部分可以在第一內側堤壁、第二內側堤壁和第一堤壁部件之間沿第二方向延伸，並且第三圖案部分與第一堤壁部件直接接觸。
顯示裝置可以進一步包括：第一連接電極，位於第一電極上並且沿第一方向延伸，第一連接電極與多個發光元件的多個第一端部接觸；以及第二連接電極，位於第二電極上並且沿第一方向延伸，第二連接電極與多個發光元件的多個第二端部接觸，其中第一連接電極和第二連接電極的至少一部分可位於第三圖案部分和第一堤壁部件上。
顯示裝置可進一步包括：第三內側堤壁，位於第一內側堤壁和第二內側堤壁之間；以及第三內側電極，位於內側堤壁，其中第三電極可包括第一電極延伸段、第二電極延伸段及多個電極連接器，第一電極延伸段位於第三內側堤壁的一側，第二電極延伸段位於第三內側堤壁的另一側，以及多個電極連接器連接第一電極延伸段和第二電極延伸段。
多個發光元件可包括多個第一發光元件及多個第二發光元件，多個第一發光元件位於第一電極和第一電極延伸段上，多個第二發光元件位於第二電極和第二電極延伸段上，以及多個第一發光元件的多個第一端部和多個第二發光元件的多個第一端部可以在第二方向上面向同一側。
多個第一圖案部分可位於第一內側堤壁與第三內側堤壁之間以及第二內側堤壁與第三內側堤壁之間。
多個第一堤壁部件可位於在第二方向上彼此間隔之多個第一堤壁突出部分之間；多個第二堤壁部件可位於在第二方向上彼此間隔之多個第二堤壁突出部分之間；第三電極的多個電極連接器可包括在第一方向突出的多個突出部分；以及多個突出部分可位於多個第一堤壁部件之間或多個第二堤壁部件之間。
多個第二圖案部分可位於第一堤壁部件與多個第一堤壁突出部分之間，以及第一絕緣層可進一步包括第三圖案部分，第三圖案部分連接多個第一圖案部分和多個第二圖案部分。
顯示裝置可進一步包括：第二絕緣層，覆蓋第一內側堤壁、第二內側堤壁、第一電極和第二電極，第二絕緣層與第一堤壁部件和第二堤壁部件間隔開，其中第二絕緣層可位於第一堤壁部件與第一堤壁突出部分之間。
根據本揭露的實施例，一種顯示裝置包括：基板；通孔層，位於基板上；多個外側堤壁，位於通孔層上且彼此間隔開；多個堤壁部件，位於多個外側堤壁之間的通孔層上，並與多個外側堤壁間隔開；第一電極和第二電極，位於多個外側堤壁之間彼此間隔開，第一電極和第二電極的至少一部分位於多個外側堤壁和多個堤壁部件之間；第一絕緣層，覆蓋第一電極和第二電極，第一絕緣層與多個外側堤壁和多個堤壁部件間隔開；多個發光元件，至少具有在第一電極或第二電極上的多個第一端部；以及第二絕緣層，包括部分覆蓋多個發光元件之第一圖案部分及位於多個外側堤壁與多個堤壁部件之間之多個第二圖案部分。
多個外側堤壁可沿第一方向延伸且在與第一方向相交之第二方向上可彼此間隔；顯示裝置可進一步包括在第一方向上與多個堤壁部件間隔開之第一內側堤壁和第二內側堤壁；以及第一電極和第二電極的至少一部份可位於第一內側堤壁和第二內側堤壁上。
顯示裝置可進一步包括：導電層，位於通孔層和基板之間；以及第一電極接觸孔和第二電極接觸孔，位於多個堤壁部件與多個外側堤壁之間，第一電極接觸孔和第二電極接觸孔通過通孔層暴露部分的導電層，其中第一電極接觸孔和第二電極接觸孔可通過多個堤壁部件彼此間隔。
第一電極可通過第一電極接觸孔與導電層接觸；第二電極可通過第二電極接觸孔與導電層接觸；以及第二絕緣層的多個第二圖案部分可在顯示裝置的厚度方向上與第一電極接觸孔和第二電極接觸孔重疊。
第二絕緣層的多個第二圖案部分的每一個的多個側表面皆可與多個堤壁部件直接接觸。
第二絕緣層可進一步包括連接第一圖案部分和第二圖案部分之第三圖案部分，以及第三圖案部分可位於多個堤壁部件之間，且所述多個堤壁部件可從第一方向上的第一內側堤壁和第二內側堤壁間隔開。
第一內側堤壁和第二內側堤壁可具有與多個外側堤壁和多個堤壁部件相同的厚度。
現在將參考圖式在下文中更全面地描述一個或多個實施例；然而，多個實施例可以以不同的形式表示，並且不應被解釋為局限於本說明書中所闡述的一個或多個實施例。相反地，提供這些實施例是為了使本揭露更全面和完整，並且將向本發明所屬領域之通常知識者充分傳達實施例的範圍。
此外，可以理解，當一層被稱為「在(on)」另一層或基板上時，該層可以直接在另一層或基板上，或者也可能存在中介層，在整個說明書中相同的元件編號表示相同的元件。
可以理解，儘管術語「第一(first)」、「第二(second)」等可用於描述各種元件，但這些元件不應受到這些術語的限制。這些術語僅用於區分一個元件和另一個元件。例如：下面描述的第一元件可以稱為第二元件，而不會脫離本揭露的教導。同樣地，第二元件也可以稱為第一元件。
為了便於描述，此處可以使用例如「下方(beneath)」、「下方(below)」、「下方(lower)」、「下方(under)」、「上方(above)」、「上方(upper)」等空間相關術語來描述一個元件或特徵與另一個元件或特徵的關係圖中所示的元件或特徵。應當理解，除了圖式中描繪的方向之外，這些空間相對術語旨在涵蓋設備在使用或操作中的不同方向。例如，如果圖式中的裝置被翻轉，則描述為「在」其他元件或特徵「下方(below)」或「下方(beneath)」或「下方(under)」的元件將被定向為在其他元件或特徵「上方(above)」。因此，示例術語「下方(below)」和「下方(under)」可以涵蓋上方和下方的方向。該裝置可以以其他方式定向(例如：旋轉90度或在其他方向)並且本說明書使用的空間相對描述符應相應地解釋。此外，進一步應理解，當層被稱為位於兩層「之間(between)」時，它可以是兩層之間的唯一層，或者也可以存在一個或多個中間層。
本說明書使用的術語僅出於描述特定實施例的目的，並不旨在限制本揭露。如本說明書所用的術語「實質上(substantially)」、「大約(about)」和類似術語用作近似術語而不是程度術語，旨在說明測量或計算值中的固有偏差，這些偏差將被本發明所屬領域之通常知識者所知悉。
如本說明書所用，單數形式「一(a)」和「一(an)」旨在也包括複數形式，除非上下文另有明確指示。將進一步理解，當在本說明書中使用時，術語「包括(comprises)」和/或「包括(comprising)」指定了該特徵、整數、步驟、操作、元件和/或組件的存在，但不排除存在或添加一個或多個其他特徵、整數、步驟、操作、元件、組件和/或其組合。如本說明書所用，術語「和/或(and/or)」包括一個或多個相關列出的項目的任何和所有組合。例如「至少一個(at least one of)」之類的表達式在元件列表之前時是修飾整個元件列表，而不是修飾列表中的單個元件。此外，在描述本揭露的實施例時使用的「可以(may)」是指「本揭露的一個或多個實施例」。此外，術語「示例性(exemplary)」旨在指代示例或說明。如本說明書所用，術語「使用(use)」、「使用(using)」和「使用(used)」可以被認為分別與術語「利用(utilize)」、「利用(utilizing)」和「利用(utilized)」同義。
應當理解，當一個元件或層被稱為是「在…上(on)」、「連接至(connected to)」、「耦合至(coupled to)」或「相鄰於(adjacent to)」另一個元件或層時，它可以直接位於、連接到、耦合到，或相鄰於其他元件或層，或者可以存在一個或多個居間元件或層。相反地，當一個元件或層被稱為「直接在(directly on)」、「直接連接到(directly connected to)」、「直接耦合到(directly coupled to)」或「緊鄰(immediately adjacent to)」另一個元件或層時，不存在介入的元件或層。
在下文中，將參照多個圖式對本揭露的實施例進行說明。
第1圖係根據本揭露的實施例的顯示裝置的平面圖。
請參照第1圖，顯示裝置10顯示一動態圖像(例如：影片)或靜態圖像，顯示裝置10可以是指幾乎所有類型的提供顯示螢幕之電子裝置，顯示裝置10的多個示例可以包括：電視(TV)、筆記型電腦、監視器、看板、物聯網(IoT)裝置、行動電話、智慧手機、平板電腦個人電腦(PC)、電子手錶、智慧手錶、手錶、頭戴式顯示器(HMD)、行動通訊終端、電子記事本、電子書(e-book)、便攜式多媒體播放機(PMP)、導航裝置、遊戲機、數位相機、攝影機等。
顯示裝置10包括顯示面板，其提供顯示螢幕。顯示裝置10的顯示面板的實例包括：無機發光二極體(ILED)顯示面板、有機發光二極體(OLED)顯示面板、量子點發光二極體(QLED)顯示面板、電漿顯示面板(PDP)、場發射顯示器(FED)面板等。以下將顯示裝置10的顯示面板將被描述為例如ILED顯示面板，但本揭露並不局限於此。也就是說，各種其它顯示面板也適用於顯示裝置10的顯示面板。
顯示裝置10的形狀可以千萬變化。在一示例中，顯示裝置10可以具有在水平方向上比在垂直方向上延伸更長的矩形形狀、在垂直方向上比在水平方向上延伸的時間更長的矩形形狀、正方形形狀、具有圓角的四角形形狀、非四角形多邊形形狀、或者圓形形狀。顯示裝置10的顯示區域DPA的形狀可以相似於顯示裝置10的形狀。第1圖示出了顯示裝置10和顯示區域DPA都具有沿第二方向DR2延伸的矩形形狀。
顯示裝置10可以包括顯示區域DPA和非顯示區域NDA。顯示區域DPA可以是顯示畫面的區域，而非顯示區域NDA可以是不顯示畫面的區域。顯示區域DPA也可以稱為活動(active)區域，而非顯示區域NDA也可以稱為非活動(inactive)區域，顯示區域DPA可以佔據顯示裝置10的中央部分。
顯示區域DPA可以包括多個像素PX，多個像素PX可以按行和列方向排列。例如：多個像素PX可以沿著矩陣的行和列排列，多個像素PX在平面圖中可以具有矩形或方形，但本揭露並不局限於此。或者，像素PX可能具有菱形，其邊相對於特定方向傾斜。像素PX可以排列成條紋結構或PENTILE ®排列結構，但本揭露並不局限於此。PENTILE ®排列結構可以稱為RGBG矩陣結構(例如：PENTILE ®矩陣結構或RGBG結構(例如：PENTILE ®結構))，PENTILE ®是韓國三星顯示器有限公司的註冊商標。每個像素PX可以包括一個或多個發光元件，它們發射特定波長範圍的光線。
非顯示區域NDA可以沿顯示區域DPA的邊緣或週邊設置在顯示區域DPA周圍，非顯示區域NDA可以包圍整個顯示區域DPA或部分顯示區域DPA。顯示區域DPA可以具有矩形形狀，並且非顯示區域NDA可以設置在顯示區域DPA的四個側面附近。非顯示區域NDA可以形成顯示裝置10的邊框。顯示裝置10中含有的電線或電路驅動器可以設置在非顯示區域NDA中，或者外部裝置可以安裝在非顯示區域NDA中。
第2圖係第1圖的顯示裝置的像素的平面圖，第2圖示出了一個像素PX和另一個像素PX的一部分在第一方向DR1上彼此相鄰。
請參照第2圖，像素PX可以包括多個子像素SPXn(其中n為1至3的整數)。在一個示例中，像素PX可以包括第一、第二和第三子像素SPX1、SPX2和SPX3。第一個子像素SPX1可以發出第一色光，第二個子像素SPX2可以發出第二色光，第三個子像素SPX3可以發出第三色光。在一示例中，第一色光、第二色光和第三色光可以分別是藍光、綠光和紅光，但本揭露並不局限於此。或者，子像素SPXn可能都發出相同顏色的光。在一個示例中，子像素SPXn可能全部發出藍光。第2圖示出了像素PX可以包括三個子像素SPXn，但本揭露並不局限於此。或者，像素PX可以包括三個以上的子像素SPXn。
SPXn的每個子像素可以包括一發射區域EMA和一非發射區域。發射區域EMA可以是由於設置了多個發光元件ED而輸出特定波長範圍的光的一區域，非發射區域可以是沒有設置發光元件ED的一區域，發光元件ED發射的光線沒有到達的區域，因此不會輸出光線。
發射區域EMA可以包括設置了多個發光元件ED的一區域以及圍繞多個發光元件ED以輸出由發光元件ED發出的光線的多個區域。然而，本揭露並不局限於此。發射區域EMA還可以包括輸出由發光元件ED發出的光線，然後由其他組件反射或折射的多個區域。多個發光元件ED可以被設置在每個子像素SPXn中，以形成一發射區域EMA，發射區域EMA包括設置了多個發光元件ED的區域和設置了多個發光元件ED的區域的多個周圍區域。
第2圖示出了第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的發射區域EMA具有實質上相同的大小。在一些實施例中，多個SPXn子像素的發射區域EMA可以具有不同的大小，取決於發光元件ED發出的光線的顏色或波長。
多個子像素SPXn中的每一個還可以包括一子區域SA，子區域SA被設置在顯示裝置10的非發射區域中，子區域SA可以設置在發射區域EMA的第一側(第一方向DR1)上，位於相應的子像素SPXn的發射區域EMA與在第一方向DR1上鄰近與該相應的子像素SPXn的相鄰子像素SPXn的發射區域EMA之間。在一示例中，多個發射區域EMA可以沿第二方向DR2依次逐個排列，多個子區域SA可以沿第二方向DR2依次逐個排列，並且多個EMA發射區和多個子區域SA可以沿著第一方向DR1交替排列。然而，本揭露並不局限於本示例。多個發射區域EMA和多個子區域SA可以佈置成與第2圖所示不同的佈局。第2圖示出了一發射區域EMA和一子區域SA被設置在每個子像素SPXn以及分別設置在發射區域EMA在第一方向DR1上的第一側和第二側的子區域SA及另一子區域SA，例如：分別在發射區域EMA的上側和下側。
由於沒有發光元件ED被設置在每個子像素SPXn的子區域SA中，多個電極RME可以部分地設置在每個子像素SPXn的子區域SA中。在每個子像素SPXn的子區域SA的一分離部件ROP中，電極RME可以與相鄰子像素SPXn的多個電極RME分離，子像素SPXn在第一方向DR1上與相應的子像素SPXn相鄰。
多個外側堤壁EBN可以設置在第二方向DR2中彼此相鄰的每一對子像素SPXn之間。同樣地，外側堤壁EBN和多個堤壁部件BP(第3圖)可以設置在第一方向DR1上彼此相鄰的每一對子像素SPXn之間或多個發射區域EMA和子區域SA之間。多個外側堤壁EBN和多個堤壁部件BP可以將多個發射區域EMA和多個子區域SA彼此分隔開。換言之，多個外側堤壁EBN和多個堤壁部件BP可以實質上以一格狀(lattice)形式排列在顯示區域DPA中，以暴露顯示區域DPA的多個部件，顯示區域DPA的多個暴露部分可以被定義為多個發射區域EMA或多個子區域SA，並且一個發射區域EMA和一個子區域SA可以包含在一個子像素SPXn中。多個堤壁部件BP可能與多個外側堤壁EBN在第二方向DR2中間隔開，多個發射區域EMA和多個子區域SA可以通過多個外側堤壁EBN和多個堤壁部件BP之間的多個間隙在空間上連接。
第3圖係示出了第2圖的像素中的堤壁層、多個電極和第一絕緣層的佈局的平面圖，第4圖係示出了第2圖的像素中的堤壁層和第二絕緣層的佈局的平面圖，第5圖係沿著第2圖的直線Q1-Q1'截取的剖面圖，第6圖係沿著第2圖的直線Q2-Q2'截取的剖面圖，第7圖係沿著第2圖的直線Q3-Q3'截取的剖面圖。
第3圖和第4圖僅示出了在第2圖的像素PX中設置的一些層，第5圖示出了從第2圖的第一子像素SPX1的每個發光元件ED的一端到另一端的剖面圖，第6圖示出了在第2圖沿著第一子像素SPX1的發射區域EMA和子區域SA之間的第一堤壁部件BP1和多個第一堤壁突出部分P1所截取的剖面圖，第7圖示出了沿著設置在第2圖的第一子像素SPX1的子區域SA中的多個觸點(CT1和CT2)和設置在第2圖的第一子像素SPX1的發射區域EMA中的第二絕緣層PAS2的一部分所截取的剖面圖。
請參照第3圖至第7圖和進一步參照第2圖，顯示裝置10可以包括第一基板SUB，還可以包括一半導體層、多個導電層以及設置在第一基板SUB上的多個絕緣層。半導體層、導電層和絕緣層可以形成顯示裝置10的一電路層CCL和一顯示元件層。
例如：第一基板SUB可以是一絕緣基板，第一基板SUB可以由一絕緣材料例如玻璃、石英或聚合物樹脂形成，第一基板SUB可以是剛性基板，也可以是可彎曲、可摺疊和/或可捲曲的一柔性基板。
一第一導電層可以設置在第一基底SUB上，第一導電層包括一下部金屬層BML，並且下部金屬層BML被設置為在第一基板SUB的一厚度方向(即第三方向DR3)上與第一電晶體T1的一主動層ACT重疊。下部金屬層BML可以包括能夠阻擋光線透射的一材料，並且可以防止光線入射到第一電晶體T1的主動層ACT上。在一些實施例中，可能沒有設置下部金屬層BML。
一緩衝層BL可以設置在下部金屬層BML和第一基板SUB上，緩衝層BL可以形成在第一基板SUB上，以保護第一子像素SPX1的多個電晶體免於受到可能滲入到遇水容易受潮的第一基板SUB的水分的影響，並且可以執行表面平坦化功能。
半導體層設置在緩衝層BL上，半導體層可以包括第一電晶體T1的主動層ACT，主動層ACT可以被設置為在第一基板SUB的厚度方向上(即第三方向DR3)與在一第二導電層中的第一電晶體T1的閘極G1部分地重疊，這將在後面進行描述。
半導體層可包括多晶矽、單晶矽或氧化物半導體。替代地，半導體層可以包括多晶矽。該氧化多個物半導體可以是含有銦(In)的氧化物半導體。在一示例中，氧化物半導體可以是銦錫氧化物(ITO)、氧化銦鋅(IZO)、銦氧化鎵(IGO)、銦鋅錫氧化物(IZTO)、銦鎵錫氧化物(IGTO)或銦鎵鋅氧化錫(IGZTO)中的至少一種。
第3圖至第7圖(例如：第5圖)示出了第一子像素SPX1僅包括一個電晶體，即第一電晶體T1，但本揭露並不局限於此。也就是說，第一子像素SPX1可以包括多於一個電晶體。
一第一閘極絕緣層GI設置在半導體層和緩衝層BL上，第一閘極絕緣層GI可用作第一電晶體T1的一閘極絕緣膜。
一第二導電層設置在第一閘極絕緣層GI上，第二導電層可以包括第一電晶體T1的一閘極G1，閘極G1可以設置為在基板SUB的厚度方向(即在第三方向DR3)上與主動層ACT的通道區域重疊。
一第一層間絕緣層IL1設置在第二導電層和第一閘極絕緣層GI上，第一層間絕緣層IL1可起到第二導電層與設置在第二導電層上的多個層之間作為一絕緣膜的作用，並且可以保護第二導電層。
一第三導電層設置在第一層間絕緣層IL1上，第三導電層可以包括第一電壓線VL1和第二電壓線VL2以及多個導電圖案(CDP1和CDP2)。
要輸送到第一電極RME1的高電位電壓(或一第一電源電壓)可以施加到第一電壓線VL1，並且要輸送到第二電極RME2的低電位電壓(或一第二電源電壓)可以施加到第二電壓線VL2。第一電壓線VL1的一部分可以通過貫穿第一層絕緣層IL1和第一閘極絕緣層GI的一接觸孔與第一電晶體T1的主動層ACT接觸，第一電壓線VL1可用作第一電晶體T1的第一汲極D1，第二電壓線VL2可以直接連接到第二電極RME2。
第一導電圖案CDP1可以通過貫穿第一層絕緣層IL1和第一閘極絕緣層GI的一接觸孔與第一電晶體T1的主動層ACT接觸。同樣地，第一導電圖案CDP1可以通過貫穿第一層絕緣層IL1、第一閘極絕緣層GI和緩衝層BL的另一接觸孔與下部金屬層BML接觸，第一導電圖式CDP1可用作第一電晶體T1的第一源極S1。
一第二導電圖案CDP2可以連接到第一電極RME1。同樣地，第二導電圖案CDP2可以通過第一導電圖案CDP1電連接到第一電晶體T1。第一和第二導電圖案CDP1和CDP2被示出為彼此分離，但本揭露並不局限於此。替代地，可以將第一和第二導電圖案CDP1和CDP2整合成單一圖案中。第一電晶體T1可以將第一電源電壓從第一電壓線VL1傳輸到第一電極RME1。
第一導電圖案CDP1和第二導電圖案CDP2被示出為在同一層中形成，但本揭露並不局限於此。替代地，第二導電圖案CDP2可以在與第一導電圖案CDP1不同的導電層中形成，例如：設置在第三導電層上的一第四導電層中，其之間夾置有許多絕緣層。在這種情況下，第一電壓線VL1和第二電壓線VL2可以在第四導電層中形成，而不是在第三導電層中形成，並且第一電壓線VL1可以通過另一導電圖案與第一電晶體T1的汲極D1電連接。
每一個緩衝層BL、第一閘極絕緣層GI和第一層間絕緣層IL1可以由交替堆疊的多個無機層組成。在一示例中，每一個緩衝層BL、第一閘極絕緣層GI和第一層間絕緣層IL1可以形成雙層或多層，其中多個無機層至少由氧化矽(SiO x)、氮化矽(SiN x)和氮氧化矽(SiO xN y)中的一層交替堆疊而成，但本揭露並不局限於此。在另一示例中，每一個緩衝層BL、第一閘極絕緣層GI和第一層間絕緣層IL1可以形成一單一無機層，包括氧化矽(SiO x)、氮化矽(SiN x)或氮氧化矽(SiO xN y))。同樣地，在一些實施例中，第一層絕緣層IL1可以由有機絕緣材料如聚醯亞胺(PI)形成。
第二導電層和第三導電層可以形成為單層或多層，包括鉬(Mo)、鋁(Al)、鉻(Cr)、金(Au)、鈦(Ti)、鎳(Ni)、釹(Nd)、銅(Cu)或其合金，但本揭露並不局限於此。
通孔層VIA設置在第三導電層上，通孔層VIA可包括一有機絕緣材料，例如：PI，並且可以執行表面平坦化功能。
多個內側堤壁IBN、外側堤壁EBN、堤壁部件BP、多個電極RME、多個發光元件ED、以及多個連接電極的CNE可以設置在通孔層VIA上作為顯示元件層的一部分。多個第一和第二絕緣層PAS1和PAS2可以設置在通孔層VIA上。
一堤壁層BNL可以直接設置在通孔層VIA上，該堤壁層BNL可以包括多個外側堤壁EBN和多個堤壁部件BP，多個外側堤壁EBN和多個堤壁部件BP沿著每個子像素SPXn的多個邊界或在每個子像素SPXn的發射區域EMA和子區域SA之間設置，並且多個內側堤壁IBN被設置在每個子像素SPXn的發射區域EMA中。
多個內側堤壁IBN可能沿第一方向DR1延伸，並且可以在第二方向DR2上彼此間隔，多個內側堤壁IBN可以設置在發射區域EMA，並且被多個堤壁延伸部分E1及由外側堤壁EBN及多個堤壁部件BP的多個第一堤壁突出部分P1包圍。多個內側堤壁IBN可以包括第一內側堤壁IBN1和第二內側堤壁IBN2，設置每個子像素SPXn的發射區域EMA的中心(或中央區域)在第二方向DR2上的一側，例如：在每個子像素SPXn的中心(或中央區域)的左側。第二內側堤壁IBN2與第一內側堤壁IBN1在第二多個方向DR2上間隔，並設置在每個子像素SPXn的發射區域EMA的中心(或中央區域)在第二方向DR2上的另一側，例如：每個子像素SPXn的中心(或中央區域)的右側。多個內側堤壁IBN可能具有相同的寬度，但本揭露並不局限於此。替代地，某些內側堤壁IBN可能具有不同的寬度，多個內側堤壁IBN可以在整個顯示區域DPA上每個子像素SPXn的多個發射區域EMA形成沿一個方向(例如：第一方向DR1)延伸的小寬度的多個島狀圖案，多個發光元件ED可以設置在彼此間隔的多個內側堤壁IBN之間。
多個外側堤壁EBN可以在第一方向DR1上延伸並且可以在第二方向DR2上彼此間隔開，多個外側堤壁EBN可以分隔在第二方向DR2上彼此相鄰的每對子像素SPXn，並且多個子像素SPXn的多個發射區域EMA之間以及多個子像素SPXn的多個子區域SA之間的距離可以根據外側堤壁EBN的寬度而改變。
多個外側堤壁EBN可以包括沿著第一方向DR1延伸的多個堤壁延伸部分E1，以及從多個堤壁延伸部分E1沿著第二方向DR2突出的多個堤壁突出部分(P1和P2)。外側堤壁EBN的堤壁延伸部分E1可以相對較窄，而外側堤壁EBN的堤壁突出部分(P1和P2)可以相對寬。外側堤壁EBN可以具有大致沿著第一方向DR1延伸的形狀，並且具有沿著第二方向DR2延伸的多個部分。
多個外側堤壁EBN的多個堤壁突出部分(P1和P2)可以設置在多個發射區域EMA和子像素SPXn的多個子區域SA之間，多個第一堤壁突出部分P1可以設置在每個子像素SPXn的多個發射區域EMA和多個子區域SA之間，並且多個第二堤壁突出部分P2可以設置在每個子像素SPXn的發多個射區域EMA和多個子像素SPXn的多個子區域SA之間。在第一方向DR1上與對應的子像素SPXn相鄰的相鄰子像素SPXn。多個堤壁突出部分(P1和P2)可以在第二方向DR2上彼此隔開並且可以具有相同的寬度。
多個堤壁部件BP可以設置在多個外側堤壁EBN的多個堤壁突出部分(P1和P2)之間。第一堤壁部件BP1可以設置在多個外側堤壁EBN的多個第一堤壁突出部分P1之間，第二堤壁部件BP2可以設置在多個外側堤壁EBN的多個第二堤壁突出部分P2之間。多個外側堤壁EBN的多個堤壁部件BP和多個堤壁突出部分(P1和P2)可以將多個子像素SPXn分開，也可以將多個子像素SPXn的多個發射區域EMA和多個子區域SA分開。多個第一堤壁突出部分P1和第一堤壁部件BP1可以將每個子像素SPXn的發射區域EMA和子區域SA分開，多個第二堤壁突出部分P2和第二堤壁部件BP2可以將每個子像素SPXn的多個發射區域EMA分開。對應子像素SPXn和在第一方向DR1上與對應子像素SPXn相鄰的相鄰子像素SPXn的子區域SA。第一堤壁部件BP1和第二堤壁部件BP2可以在第一方向DR1上彼此隔開發射區域EMA或子區域SA。
多個堤壁部件BP可以在第一方向DR1上與多個外側堤壁EBN的多個堤壁突出部分(P1和P2)保持相同的距離。在一個示例中，第一堤壁部件BP1可以與一對在第二方向DR2上相鄰的第一堤壁突出部分P1中的每一個保持相同的距離，並且第二堤壁部件BP2可以與第二方向DR2保持相同的距離。在第二方向DR2上相鄰的一對第二堤壁突出部分P2中的每一個。第一堤壁部件BP1和第二堤壁部件BP2的中心可以平行於沿著第一方向DR1穿過每個子像素SPXn的中心的假想線。
然而，多個堤壁部件BP的佈局沒有特別限制。每個子像素SPXn中的堤壁部件BP的佈局和數量可以與將在下面描述的電極RME的佈局相關聯。多個電極RME可以通過多個堤壁部件BP與多個外側堤壁EBN的多個堤壁突出部分(P1和P2)之間的多個間隙設置在每個子像素SPXn的發射區域EMA和子區域SA中，並且橫跨發射區域EMA和子區域SA。多個堤壁部件BP的佈局和數量可以根據電極RME的形狀而改變。在一個示例中，如第2圖至第4圖所示，兩個電極RME可以設置在每個子像素SPXn中，在這種情況下，一個第一堤壁部件BP1和一個第二堤壁部件BP2可以設置在發射區域EMA和子區域的對應子像素SPXn的子區域SA之間，或者對應子像素SPXn的發射區域EMA與在第一方向DR1上與對應子像素SPXn相鄰的相鄰子像素SPXn的子區域SA之間的每個子像素SPXn中。由於多個堤壁部件BP與多個堤壁突出部分(P1和P2)間隔開，因此，在多個堤壁部件BP和多個堤壁突出部分(P1和P2)之間可以形成兩條路徑，並且兩個電極RME可以設置在該多個空間中形成在多個堤壁部件BP和多個堤壁突出部分(P1和P2)之間。在一些實施例中，顯示裝置10可以在每個子像素SPX中包括多於兩個電極RME(例如：RME1和RME2)，並且可以相應地包括多於兩個堤壁部件BP(例如：BP1和BP2)，此將在後面描述。
多個堤壁層BNL的多個內側堤壁IBN、多個外側堤壁EBN和多個堤壁部件BP可以至少部分地從通孔層VIA的頂表面突出，突出的堤壁層BNL的多個部件可以具有各自傾斜或彎曲的側表面。替代地，堤壁層BNL的每個部件在剖面圖中可以具有半圓形或半橢圓形，堤壁層BNL可以包括例如PI等有機絕緣材料，但本揭露不局限於此。
多個內側堤壁IBN、多個外側堤壁EBN和多個堤壁部件BP可以設置在通孔層VIA上，並且可以通過單一製程同時形成。多個內側堤壁IBN、多個外側堤壁EBN和多個堤壁部件BP可以由相同的材料形成，並且在剖面圖中可以具有相同的形狀，即多個內側堤壁IBN、多個外側堤壁EBN和多個堤壁部件BP可以通過相同的製程形成，並且可以通過個內側堤壁IBN、多個外側堤壁EBN和多個堤壁部件BP在平面圖中的位置和形狀而彼此區分。
多個外側堤壁EBN和多個堤壁部件BP可以被設置為圍繞每個子像素SPXn的發射區域EMA和子區域SA，並且可以將多個子像素SPXn分開。多個內側堤壁IBN可以設置在每個子像素SPXn的發射區域EMA中，並且可以形成要設置多個發光元件ED的空間。多個內側堤壁IBN、多個外側堤壁EBN和多個堤壁部件BP可以具有相同的高度。然而，多個內側堤壁IBN、多個外側堤壁EBN和多個堤壁部件BP可以執行不同的功能。多個外側堤壁EBN和多個堤壁部件BP可以防止墨水在噴墨打印期間溢出在多個相鄰的子像素SPXn之間，並且不同群組的發光元件ED可以設置在不同子像素SPXn中，多個發光元件ED可以設置在多個內側堤壁IBN之間的間隙中，並且從多個發光元件ED發出的光線可以被多個內側堤壁IBN上的多個電極RME反射，並且因此可以從通孔層VIA向上發射(即在第三方向DR3)。由於具有不同位置和執行不同功能的內側堤壁IBN、外側堤壁EBN和堤壁部件BP通過相同的製程形成，因此，可以簡化製造顯示裝置10的工序數量及所花費的時間。
多個電極RME可以設置在每個子像素SPXn中以在一個方向上延伸，多個電極RME可以在第一方向DR1上延伸，以設置在每個子像素SPXn的發射區域EMA和子區域SA中，並且橫跨發射區域EMA和子區域SA，並且可以在第二方向DR2上彼此間隔開。顯示裝置10可以在每個子像素SPXn中包括第一電極RME1和第二電極RME2。第一電極RME1可以設置在每個子像素SPXn的發射區域EMA的中心的左側，第二電極RME2可以在第二方向DR2上與第一電極RME1隔開並且可以設置在每個子像素SPXn的中心的右側。
第一電極RME1的一部分可以設置在第一內側堤壁IBN1上，第二電極RME2的一部分可以設置在第二內側堤壁IBN2上。多個電極RME可以設置在多個內側堤壁IBN的傾斜側表面上。在一個示例中，多個電極RME在第二方向DR2上的寬度可以小於多個內側堤壁IBN在第二方向DR2上的寬度。多個電極RME可以被設置為覆蓋每個內側堤壁IBN的至少一個側表面，從而反射從多個發光元件ED發射的光線。多個電極RME之間在第二方向DR2上的距離可以小於內側堤壁IBN之間在第二方向DR2上的距離。電極RME可以至少部分地直接設置在通孔層VIA上並且因此可以落在同一平面上。
在一個示例中，多個電極RME可以在每個子像素SPXn的發射區域EMA中沿著第一方向DR1延伸，並且可以沿著第二方向DR2彎曲，然後沿著第一方向DR1返回到與多個堤壁部件BP相鄰的區域中。多個電極RME可以設置在且橫跨每個子像素SPXn的發射區域EMA和子區域SA中。含有在一個方向(即第一方向DR1)上延伸的多個部件的多個電極RME可以在第二方向DR2上彎曲，然後而在第一方向DR1上彎曲，這是取決於堤壁部件BP的佈局和多個位置以及在每個子像素SPXn的發射區域EMA和子區域SA之間的堤壁突出部分(P1和P2)。
在一個示例中，在每個子像素SPXn中，第一電極RME1和第二電極RME2可以分別部分地設置在第一內側堤壁IBN1和第二內側堤壁IBN2上，並且部分設置在內側堤壁IBN上的第一電極RME1和第二電極RME2可以沿著第一方向DR1延伸。相反地，第一電極RME1和第二電極RME2的與多個外側堤壁EBN和多個堤壁部件BP的多個堤壁突出部分(P1和P2)隔開的部分在第一方向DR1上可以不平行於多個內側堤壁IBN。多個外側堤壁EBN的多個堤壁突出部分(P1和P2)之間的距離可以大於多個內側堤壁IBN之間的距離，並且多個堤壁部件BP可以沿著第一方向DR1在內側堤壁IBN上的電極RME的部分的任一側設置。多個電極RME可以包括在第二方向DR2上彎曲，然後在第一方向DR1上彎曲的多個部分，並且可以設置在每個子像素SPXn的發射區域EMA和子區域SA中及橫跨其間，並且繞過多個堤壁部件BP。
多個電極RME之間在第二方向DR2上的距離可以根據多個電極RME的形狀而改變，設置在多個內側堤壁IBN上的第一電極RME1和第二電極RME2的多個部分之間的距離可以小於被彎曲以設置在每個子像素SPXn的子區域SA中並橫跨子區域SA的第一電極RME1和第二電極RME2的多個部分之間的距離。如稍後將描述的，可以將多個電訊號施加到多個電極RME，從而可以產生電場，並且可以通過在第一電極RME1和第二電極RME2之間產生的電場將多個發光元件ED設置在多個電極RME上。在多個電極RME之間的距離比較小的區域會產生比較強的電場，而在多個電極RME之間的距離比較大的區域會產生比較弱的電場。多個發光元件ED可以接收相對強的作用力，而因此可以在產生相對強電場的區域中適當地進行對準。由於多個發光元件ED可以根據多個電極RME的形狀和電極之間的距離適當地佈置在特定位置，因此，可以提高多個發光元件ED的對準度。
第一電極RME1和第二電極RME2可以分別通過第一電極接觸孔CTD和第二電極接觸孔CTS連接到第三導電層，該第一電極接觸孔CTD和第二電極接觸孔CTS形成在第一堤壁突出部分P1和第一堤壁BP1彼此間隔開的區域中。第一電極RME1可以通過貫穿通孔層VIA的第一電極接觸孔CTD與第二電極圖案CDP2接觸。第一接觸孔CTD和第二接觸孔CTS可以通過在其之間的第一堤壁部件BP1在第二方向DR2上彼此間隔開。第二電極RME2可以通過穿過通孔層VIA的第二電極接觸孔CTS與第二電壓線VL2接觸，第一電極RME1可以通過第一電極圖案CDP1和第二電極圖案CDP2電連接到第一晶體管T1，使得第一電源電壓可以施加到第一電極RME1，第二電極RME2可以電連接到第二電壓線VL2，使得第二電源電壓可以被施加到第二電極RME2。第一堤壁部件BP1和第一堤壁突出部分P1之間的多個距離和佈局不僅取決於多個電極RME的佈局和數量，而且取決於第一電極接觸孔CTD和第二電極接觸孔CTS的位置，第一電極接觸孔CTD和第二電極接觸孔CTS連接到通孔層VIA下方的多個導電層。
在每個子像素SPXn的子區域SA的分離部件ROP中，多個電極RME可以與在第一方向DR1上與對應的子像素SPXn相鄰的相鄰子像素SPXn的多個電極RME分離，該多個電極RME的配置可以通過最初將多個電極RME形成為沿著第一方向DR1延伸的單條電極線，並且在配置多個發光元件ED之後切斷多個電極線來獲得，多個電極線可以用於在每個子像素SPXn中產生電場，以在顯示裝置10的製造期間對準多個發光元件ED。一旦多個發光元件ED被對準，可以切割在每個子像素SPXn的分離部件ROP中的電極線，形成在第一方向DR1上彼此間隔開的多個電極RME。
多個電極RME可以電連接到多個發光元件ED，多個電極RME可以經由多個連接電極CNE連接到多個發光元件ED，並且可以將從通孔層VIA下方的多個導電層施加到其的電訊號傳輸到多個發光元件ED。
多個電極RME可以包括具有高反射率的導電材料。在一個示例中，多個電極RME可以包括具有高反射率的材料，例如：例如銀(Ag)、銅(Cu)或鋁(Al)的金屬或鋁(Al)、鎳(Ni)或鑭(La)的合金。多個電極RME可以從發光元件ED向上發射光，並且然後朝向內側堤壁IBN的側表面前進。
然而，本揭露不局限於此。替代地，多個電極RME還可以包括透明導電材料。在一個示例中，多個電極RME可以包括例如ITO、IZO或ITZO的材料。在一些實施例中，多個電極RME可以形成為多於一層的透明導電材料和多於一層的具有高反射率的金屬層的堆疊，或者形成為包括透明導電材料和具有高反射率的金屬的單層。在一個示例中，多個電極RME可以具有ITO/Ag/ITO/、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆疊。
第一絕緣層PAS1設置在通孔層VIA、內側堤壁IBN和多個電極RME上。第一絕緣層PAS1可以設置在通孔層VIA上，以覆蓋多個內側堤壁IBN和多個電極RME，但不覆蓋多個外側堤壁EBN和多個堤壁部件BP。第一絕緣層PAS1可以不設置在每個子像素SPXn的多個電極RME與在第一方向DR1上與對應的子像素SPXn相鄰的相鄰子像素SPXn的多個電極RME間隔開的區域中。在一個示例中，除了與在第一方向DR1上與對應的子像素SPXn相鄰的相鄰子像素SPXn的多個電極RME彼此間隔開處的每個子像素SPXn的多個電極RME的分離部件ROP以外，第一絕緣層PAS1可以設置在每個子像素SPXn的整個發射區域EMA和整個子區域SA中的通孔層VIA上，並且可以與多個外側堤壁EBN和多個堤壁部件BP間隔開。第一絕緣層PAS1可以在形成多個外側堤壁EBN和多個堤壁部件BP之後形成，並且可以設置為主要覆蓋多個電極RME，但不覆蓋多個外側堤壁EBN和多個堤壁部件BP。第一絕緣層PAS1可以保護和絕緣電極RME，第一絕緣層PAS1可以設置在第一絕緣層PAS1上的發光元件ED，以防止與其他元件接觸而被其他元件損壞。
在一個示例中，第一絕緣層PAS1可以在沿著第二方向DR2彼此隔開的電極RME之間的部分凹陷地形成，多個發光元件ED可以設置在第一絕緣層PAS1的凹陷部分的頂表面上，並且可以在多個發光元件ED和第一絕緣層PAS1之間形成空間。
第一絕緣層PAS1可以包括暴露多個電極RME的頂表面的多個部分的多個觸點(CT1和CT2)，多個觸點(CT1和CT2)可以貫穿第一絕緣層PAS1，並且稍後將描述的多個連接電極CNE可以與由多個觸點(CT1和CT2)暴露的多個電極RME的多個部分接觸。
多個發光元件ED可以設置在第一絕緣層PAS1上，每個發光元件ED可以包括佈置在平行於第一基板SUB的頂表面的方向上的多個層。多個發光元件ED可以佈置成使得多個發光元件ED延伸的方向可以平行於第一基板SUB，並且包括在每個發光元件ED中的多個半導體層可以依序佈置在平行於第一基板SUB的頂表面的方向。然而，本揭露不局限於此。替代地，每個發光元件ED中包括的多個層可以佈置在垂直於第一基板SUB的方向上。
多個發光元件ED可以設置在多個內側堤壁IBN之間的沿著第二方向DR2彼此隔開的多個電極RME上，多個發光元件ED可以設置成在多個電極RME延伸的方向，即在第一方向DR1上彼此間隔開，並且可以實質上彼此平行地排列。多個發光元件ED可以在一個方向(即第二方向DR2)上延伸，並且多個發光元件ED的長度可以大於在第二方向DR2上彼此間隔的多個電極RME之間的最小距離。每個發光元件ED的至少一個端部可以設置在一個電極RME上，或者每個發光元件ED的兩個端部可以設置在不同的電極RME(例如：RME1和RME2)上。多個電極RME延伸的方向和發光元件ED延伸的方向可以實質上彼此垂直，但本揭露不局限於此。替代地，多個發光元件ED也可以相對於多個電極RME的延伸方向傾斜地配置。
每個發光元件ED可以包括多個半導體層，並且多個發光元件ED可以根據其半導體層的材料發射不同波長範圍的光。然而，本揭露不局限於此。替代地，多個發光元件ED可以包括多個相同材料的半導體層，因而可以發射相同顏色的光。此外，每個發光元件ED可以包括摻雜有不同導電類型的摻雜物的半導體層，並且可以排列成使得半導體層的一個端部可以通過形成在多個電極RME上的電場沿著特定方向對準。每個發光元件ED的第一端部和第二端部可以基於包括在每個發光元件ED中的一個半導體層來限定。在一個示例中，設置在第一電極RME1上的發光元件ED的端部可以是第一端部，設置在第二電極RME2上的發光元件ED的端部可以是第二端部。然而，本揭露不限於該示例。在一個示例中，發光元件ED可以被設置為不與電極RME重疊。在本示例中，多個發光元件ED的與第一電極RME1相鄰的端部可以是多個第一端部，多個發光元件ED的與第二電極RME2相鄰的端部可以是第二端部。在顯示裝置10在每個子像素SPXn中包括多於兩個電極RME的實施例中，多個發光元件ED的多個第一端部所面對的方向可以因為在不同電極RME上而不同。
多個發光元件ED可以與多個連接電極CNE接觸，並且電連接到多個連接電極CNE。由於包括在每個發光元件ED中的一些半導體層暴露在每個發光元件ED的長度方向上的兩端，因此，暴露的半導體層可以與連接電極CNE接觸。多個發光元件ED可以電連接到通孔層VIA下方的多個導電層，並且可以將電訊號施加到多個發光元件ED，使得多個發光元件ED可以發射特定波長範圍的光。
第二絕緣層PAS2可以設置在發光元件ED上。在一個示例中，第二絕緣層PAS2可以設置為覆蓋發光元件ED的外表面的一部分，但不覆蓋每個發光元件ED的兩側或兩端。第二絕緣層PAS2可以在顯示裝置10的製造期間保護和固定發光元件ED。此外，第二絕緣層PAS2可以被設置為填充多個發光元件ED和第一絕緣層PAS1之間的空間。
在一個示例中，第二絕緣層PAS2可以包括設置在多個發光元件ED上的部分，並且還可以包括設置在多個內側堤壁IBN、多個外側堤壁EBN和多個堤壁部件BP之間或外側堤壁部EBN和多個堤壁部件BP之間的多個部分。在每個子像素SPXn中，在設置堤壁層BNL和多個堤壁部件BP的多個內側堤壁IBN和多個外側堤壁EBN的多個區域，與沒有設置有堤壁層BNL的多個內側堤壁IBN和多個外側堤壁EBN和多個堤壁部件BP的多個區域之間，可能會出現高度差。沿著堤壁層BNL中的高度差可以在堤壁層BNL上設置多個層，如果堤壁層BNL上的多個層較薄，則由於堤壁層BNL的高度差，堤壁層BNL上的部分層甚至在圖案化以形成在堤壁層BNL上的多個層之後仍可能保留。在一些實施例中，多個連接電極CNE可以設置在每個子像素SPXn的發射區域EMA和子區域SA中，並且橫跨多個外側堤壁EBN或堤壁部件BP的多個堤壁突出部分(P1和P2)。可以在多個堤壁部件BP和多個內側堤壁IBN之間形成未設有堤壁層BNL的多個凹槽，並且可以設置第二絕緣層PAS2以填充凹槽，從而補償堤壁層BNL中的高度差。
在一個示例中，第二絕緣層PAS2可以包括設置在多個內側堤壁IBN之間的第一圖案部分PT1、設置在第一堤壁部件BP1與外側堤壁EBN的堤壁突出部分(P1)之間的多個第二圖案部分PT2以及設置在多個內側堤壁IBN和第一堤壁部件BP1之間的連接第一圖案部分PT1和第二圖案部分PT2的第三圖案部分PT3。
第一圖案部分PT1可以在第一內側堤壁IBN1和第二內側堤壁IBN2之間沿著第一方向DR1延伸，並且可以覆蓋多個發光元件ED。第一圖案部分PT1可以設置在第一絕緣層PAS1上，以在平面圖中沿著第一方向DR1延伸，因此，可以在每個子像素SPXn中形成條狀或島狀圖案。此外，第一圖案部分PT1可以填充發光元件ED和第一絕緣層PAS1之間的空間，或者可以設置為圍繞多個發光元件ED，從而保護和固定多個發光元件ED。
多個第二圖案部分PT2可以設置在每個子像素SPXn的發射區域EMA和子區域SA之間，多個第二圖案部分PT2可以設置為填充第一堤壁部件BP1和多個外側堤壁EBN的多個第一堤壁突出部分P1之間的間隙，並且補償第一堤壁部件BP1和第一堤壁突出部分P1之間的高度差。在一個示例中，多個第二絕緣層PAS2的每個第二圖案部分PT2的兩個側表面可以與多個第一堤壁部件BP1和多個第一堤壁突出部分P1接觸。如稍後將描述的，第二絕緣層PAS2可以包括有機絕緣材料，並且可以通過在顯示裝置10的製造期間應用和圖案化有機絕緣材料來形成。由於有機絕緣材料可以填充多個區域，因此在每個區域中在沒有設置堤壁層BNL的子像素SPXn中，第二絕緣層PAS2可以設置為與堤壁層BNL的元件直接接觸以補償堤壁層BNL中的高度差。
在一些實施例中，從通孔層VIA到多個第二圖案部分PT2的多個頂表面的高度可以與從通孔層VIA到多個外側堤壁EBN的堤壁突出部分(P1和P2) 和堤壁部件BP的的頂表面的高度相同。包括有機絕緣材料的第二絕緣層PAS2可以在圖案化期間形成平坦的頂表面，而與下面的高度差無關。在有機絕緣材料被施加以具有與堤壁層BNL的多個元件相同的高度的情況下，即使第二絕緣層PAS2的高度實際上小於多個外側堤壁EBN和多個堤壁部件BP的高度，直接設置在第一絕緣層PAS1上的第二絕緣層PAS2的一部分可以如同多個外側堤壁EBN和多個堤壁部件BP般具有與通孔層VIA相同的高度。同樣地，設置在多個發光元件ED上的第二絕緣層PAS2的第一圖案部分PT1的頂表面的高度可以與多個內側堤壁IBN的多個頂表面的高度處於同一水平。然而，由於第一圖案部分PT1設置為圍繞多個發光元件ED，因此第一圖案部分PT1在多個發光元件ED上的厚度可能比其他地方薄。
第二絕緣層PAS2的多個第二圖案部分PT2可以在厚度方向(即第三方向DR3)上與第一電極接觸孔CTD和第二電極接觸孔CTS重疊。第二絕緣層PAS2的第二圖案部分PT2可以覆蓋設置在第一電極接觸孔CTD和第二電極接觸孔CTS上方的電極RME和第一絕緣層PAS1。由於連接電極CNE藉由第二絕緣層PAS2與第一電極接觸孔CTD和第二電極接觸孔CTS隔開，連接電極CNE和電極RME之間或連接電極CNE和通過絕緣層PAS2連接的導電層之間的寄生電容可以減少第一電極接觸孔CTD和第二電極接觸孔CTS。
第三圖案部分PT3可以連接第一圖案部分PT1和第二圖案部分PT2並且可以設置在每個子像素SPXn的發射區域EMA中，第三圖案部分PT3可以在第二方向DR2上延伸，並且可以沿著第一方向DR1設置在多個內側堤壁IBN的第一側，例如：在第一堤壁部件BP1和內側堤壁IBN之間的內側堤壁IBN的上側。在一個示例中，第三圖案部分PT3可以部分地與第一堤壁部件BP1接觸，並且可以補償多個內側堤壁IBN和第一堤壁部件BP1之間或內側堤壁IBN和外側堤壁EBN的堤壁突出部分(P1)之間的高度差。在每個子像素SPXn的發射區域EMA的中間，內側堤壁IBN可以被設置為在第一方向DR1上與外側堤壁EBN和堤壁部件BP的堤壁突出部分(P1和P2)間隔開。由於堤壁層BNL的元件形成為具有期望的高度(例如：設定高度或預定高度)，因此可以僅將第一絕緣層PAS1設置在內側堤壁IBN和堤壁部件BP之間以具有相對小的高度。由於第三圖案部分PT3佈置成在平面圖中鄰接內側堤壁IBN和第一堤壁部件BP1，因此在從第一堤壁部件BP1開始的每個子像素SPXn的發射區域EMA的內側，第三圖案部分PT3可以填充第一堤壁部件BP1(例如：參見第7圖)和內側堤壁IBN的部分之間的間隙。
多個連接電極CNE可以設置在並且橫跨第一堤壁部件BP1上方的每個子像素SPXn的發射區域EMA和子區域SA中，並且可以在電極RME上沿著第一方向DR1延伸。多個連接電極CNE可以從多個內側堤壁IBN沿著第一方向DR1延伸，並且可以設置為橫跨第三圖案部分PT3和第一堤壁部件BP1，並且可以放置在由內側堤壁IBN、第一堤壁部件BP1和第三圖案部分PT3形成的平坦頂表面上。由於多個連接電極CNE設置在通過第二絕緣層PAS2補償堤壁層BNL的高度差的區域中，因此，即使多個連接電極CNE形成得較薄，多個連接電極CNE圖案化後的材料也不會殘留。由於第二絕緣層PAS2補償了堤壁元件BNL中的高度差，因此，可以防止由於將連接電極CNE彼此連接的任何殘留物而可能發生的短路。
多個連接電極CNE可以設置在第二絕緣層PAS2上。
多個連接電極CNE可以設置在多個發光元件ED、多個電極RME和第二絕緣層PAS2上，多個連接電極CNE可以部分地設置在第二絕緣層PAS2上，並且可以在第二絕緣層PAS2上方沿著第二方向DR2彼此間隔開。多個連接電極CNE可以與發光元件ED和電極RME接觸。連接電極CNE可以與設置在每個發光元件ED的兩端的半導體層直接接觸，並且可以通過多個觸點(CT1和CT2)與電極RME中的至少一個接觸，每個發光元件ED的兩個端部可以經由連接電極CNE電連接到電極RME。
第一連接電極CNE1可以在第一方向DR1上延伸並且可以設置在第一電極RME1上。設置在第一內側堤壁IBN1上的第一連接電極CNE1的一部分可以與第一電極RME1重疊，並且第一連接電極CNE1可以從其與第一電極RME1重疊的部分沿著第一方向DR1延伸，因而可以超越過第二絕緣層PAS2的第三圖案部分PT3和第一堤壁部件BP1而甚至設置在每個子像素SPXn的子區域SA中。第一連接電極CNE1可以包括在每個子像素SPXn的子區域SA中沿著第二方向DR2彎曲的部分，並且第一連接電極CNE1的彎曲部分可以通過第一電極RME1的暴露頂表面的第一觸點CT1與第一電極RME1接觸。第一連接電極CNE1可以與發光元件ED的第一端部和第一電極RME1接觸，從而可以將通過第一晶體管T1施加到其的電訊號傳輸到多個發光元件ED。
第二連接電極CNE2可以在第一方向DR1上延伸並且可以設置在第二電極RME2上，設置在第二內側堤壁IBN2上的第二連接電極CNE2的一部分可以與第二電極RME2重疊，並且第二連接電極CNE2可以從其與第二電極RME2重疊的部分沿著第一方向DR1延伸，因而可以超越過第二絕緣層PAS2的第三圖案部分PT3和第一堤壁部件BP1而甚至設置在每個子像素SPXn的子區域SA中。第二連接電極CNE2可以包括在每個子像素SPXn的子區域SA中沿著第二方向DR2彎曲的部分，並且第二連接電極CNE2的彎曲部分可以通過第二電極RME2暴露的頂表面的第二觸點CT2與第二電極RME2接觸。第二連接電極CNE2可以是與發光元件ED的第二端部和第二電極RME2接觸，因此可以將由第二電壓線VL2施加到其上的電訊號傳輸到多個發光元件ED。
多個連接電極CNE可以在設置有多個觸點(CT1和CT2)的區域中沿著第二方向DR2彎曲，並且可以設置為與多個電極RME重疊，多個連接電極CNE可以通過貫穿第一絕緣層PAS1的多個觸點(CT1和CT2)與多個電極RME接觸。在一個示例中，多個觸點(CT1和CT2)可以形成為在第一方向DR1上與佈置有多個發光元件ED的區域間隔開，因此在第二方向DR2上不與多個發光元件ED重疊。多個觸點(CT1和CT2)被示出為設置在每個子像素SPXn的子區域SA中，但本揭露不局限於此。替代地，可以在每個子像素SPXn的發射區域EMA中的未設置多個發光元件ED的區域中形成多個觸點(CT1和CT2)。
第一連接電極CNE1和第二連接電極CNE2可以設置為在第二方向DR2上彼此間隔開。第一連接電極CNE1和第二連接電極CNE2可以設置為彼此不直接接觸，並且施加到多個連接電極CNE的多個電訊號可以流過多個發光元件ED。
如上所述，第三圖案部分PT3可以與第一堤壁部件BP1直接接觸，從而可以補償第一堤壁部件BP1和內側堤壁IBN之間的高度差。連接電極CNE可以設置在每個子像素SPXn的發射區域EMA和子區域SA中及橫跨其間，並且可以設置在每個子像素SPXn的發射區域EMA中的第二絕緣層PAS2的第三圖案部分PT3上。由於連接電極CNE設置在平坦的表面上，因此在圖案化後幾乎沒有殘留物。因此，可以防止在第二方向DR2上彼此隔開的多個連接電極CNE由於殘留在多個連接電極CNE之間的任何殘留物而短路。
第一連接電極CNE1和第二連接電極CNE2被示出為在第二絕緣層PAS2上彼此間隔開並且被放置在實質上相同的層中，但是本揭露不局限於此。替代地，第一連接電極CNE1和第二連接電極CNE2可以設置在不同的層中，並且絕緣層可以進一步設置在第一連接電極CNE1和第二連接電極CNE2之間。
連接電極CNE可以包括導電材料。在一個示例中，連接電極CNE可以包括ITO、IZO、ITZO或Al。連接電極CNE可以包括例如透明導電材料，並且從多個發光元件ED發射的光可以通過多個連接電極CNE朝向多個電極RME前進。然而，本揭露不局限於此。
雖然沒有具體地示出，但是在第二絕緣層PAS2、多個連接電極CNE和多個外側堤壁EBN上還可以設置額外的絕緣層，額外的絕緣層可以保護設置在第一基板SUB上的元件免受外部環境的影響。
第一絕緣層PAS1可以包括無機絕緣材料或有機絕緣材料，第二絕緣層PAS2可以包括有機絕緣材料。然而，本揭露不局限於此。
第8圖係根據本揭露的實施例的發光元件的立體剖面圖。
參考第8圖，發光元件ED可以是發光二極體(LED)，特別是具有幾奈米或幾微米尺寸並且由無機材料形成的ILED。若在兩個相對電極(例如：RME1和RME2)之間沿著特定方向形成電場，則發光元件ED可以在形成極性的兩個電極之間對準。
發光元件ED可以具有沿著一個方向延伸的形狀，發光元件ED的形狀可以是圓柱狀、棒狀、線狀或管狀，但發光元件ED的形狀沒有特別限定。替代地，發光元件ED可以是正立方體、長方體、六角柱等多棱柱的形狀，也可以是向一個方向延伸但具有一部分傾斜的外表面的形狀。
發光元件ED可以包括摻雜有任意導電類型(例如：p型或n型)的雜質的半導體層，半導體層可以接收來自外部電源的多個電訊號，以發射特定波長範圍的光。發光元件ED可以包括第一半導體層31、第二半導體層32、發光層36、電極層37和絕緣膜38。
第一半導體層31可以包括n型半導體。第一半導體層31可以包括半導體材料，即Al xGayIn 1-x-yN (其中0≤x≤1、0≤y≤1和0≤x+y≤1)。在一個示例中，第一半導體層31可以包括摻雜有n型摻雜物的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一種。n型摻雜物可以是矽(Si)、鍺(Ge)或錫(Sn)。
第二半導體層32可以設置在第一半導體層31上，發光層36插置於第二半導體層32與第一半導體層31之間。第二半導體層32可以包括p型半導體。第二半導體層32可以包括半導體材料，即Al xGayIn 1-x-yN(其中0≤x≤1、0≤y≤1和0≤x+y≤1)。在一個示例中，第二半導體層32可以包括摻雜有p型摻雜物的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一種。p型摻雜物可以是鎂(Mg)、鋅(Zn)、鈣(Ca)、硒(Se)或鋇(Ba)。
第8圖示出了第一半導體層31和第二半導體層32形成為多個單層，但是本揭露不局限於此。替代地，取決於發光層36的材料，第一半導體層31和第二半導體層32中的每一個可以包括多於一層，例如：包覆層或拉伸應變勢壘減少(tensile strain barrier reducing，TSBR)層。
發光層36可以設置在第一半導體層31和第二半導體層32之間。發光層36可以包括單量子阱結構材料或多量子阱結構材料。在發光層36包括具有多量子阱結構的材料的情況下，發光層36可以具有多個量子層和多個阱層交替堆疊的結構。發光層36可以根據經由第一半導體層31和第二半導體層32施加到發光層36的電訊號通過組合電子-電洞對來發光。發光層36可以包括例如AlGaN或AlGaInN的材料。特別是在發光層36具有交替層疊多個量子層和多個阱層的多量子阱結構的情況下，量子層可以包含AlGaN或AlGaInN等材料，阱層可以包括例如GaN或AlInN的材料。
替代地，發光層36可以具有其中具有大帶隙能量的半導體材料和具有小帶隙能量的半導體材料交替堆疊的結構，或者可以包括III族或V族半導體材料，這取決於要發射的光的波長。發光層36發出的光的種類沒有特別限定。發光層36可以根據需要發射紅色或綠色波長範圍的光，而不是藍色光。
電極層37可以是歐姆連接電極，但本發明不局限於此。替代地，電極層37可以是蕭基(Schottky)連接電極。發光元件ED可包括至少一層電極層37。發光元件ED可包括多於一層的電極層37，但本發明不局限於此。替代地，可以不設置電極層37。
當發光元件ED電連接至電極RME或(連接電極CNE)時，電極層37可降低發光元件ED與電極RME或(連接電極CNE)之間的電阻。電極層37可以包括導電金屬。在一個示例中，電極層37可以包括鋁(Al)、鈦(Ti)、銦(In)、金(Au)、(Ag)、ITO、IZO和ITZO中的至少一種。
絕緣膜38可以設置為圍繞第一半導體層31和第二半導體層32以及電極層37。例如：絕緣膜38可以設置為圍繞半導體層的外表面(例如：外周或圓周表面)。第一半導體層31和第二半導體層32以及電極層37。在一個示例中，絕緣膜38可以設置為至少圍繞發光層36，但是在發光元件ED的長度方向上露出兩個端部。絕緣膜38可以在與發光元件ED的至少一端相鄰的區域中的橫截面形成為圓形。
絕緣膜38可以包括具有絕緣特性的材料，例如：氧化矽(SiO x)、氮化矽(SiN x)、氧氮化矽(SiO xNy)、氮化鋁(AlN x)或氧化鋁(AlO x)。絕緣膜38被示為單層膜，但本揭露不局限於此。替代地，在一些實施例中，絕緣膜38可以形成為其中堆疊了多個層的多層膜。
絕緣膜38可以保護發光元件ED的其他元件。在發光元件ED與施加電訊號的電極直接接觸的情況下，絕緣膜38可以防止在發光元件36中可能發生的任何短路。另外，絕緣膜38能夠防止發光元件ED的發光效率的降低。
絕緣膜38的外表面可以進行表面處理。發光元件ED可以在分散在墨水(例如：在預定的墨水)中的同時噴塗在電極上。這裡，可以對絕緣膜38的表面進行疏水處理或親水處理，以保持發光元件ED分散在墨水中而不會與其他相鄰的發光元件ED結塊。
第9圖至第16圖係示出了如何製造第1圖的顯示裝置的多個平面圖或剖面圖，圖9至圖16是顯示裝置10的像素PX或子像素SPXn的平面圖或剖面圖，並按照堤壁層BNL、電極RME、子像素SPXn中的第一絕緣層PAS1、發光元件ED和第二絕緣層PAS2的形成依序示出了顯示裝置10的結構。例如：第9圖、第11圖、第13圖、第15圖是顯示裝置10的像素PX的平面圖。第10圖、第12圖、第14圖和第16圖是顯示裝置10的子像素SPXn的剖面圖。第10圖、第12圖、第14圖和第16圖分別是沿著第9圖、第11圖、第13圖和第15圖的直線A1-A1'、A2-A2'、A3-A3'和A4-A4'截取的剖面圖，並且皆可以對應於第5圖。顯示裝置10的每一層可以通過典型的圖案化製程形成。在下文中，將簡要描述製造顯示裝置10的每個過程，並且將詳細描述顯示裝置10的每一層的形成依序。
請參照第9圖和第10圖，製備第一基板SUB和電路層CCL，並在通孔層VIA上形成堤壁層BNL，堤壁層BNL可以包括沿著像素PX的每個子像素SPXn的邊界設置的外側堤壁EBN、多個堤壁部件BP和內側堤壁IBN。堤壁層BNL可以包括有機絕緣材料，例如PI，並且可以通過使用遮罩的曝光和顯影製程形成。可以根據內側堤壁IBN、外側堤壁EBN和堤壁部件BP的位置來確定遮罩的要曝光的部分，堤壁部件BP和外側堤壁EBN可以在每個子像素SPXn的發射區域EMA和子區域SA之間在第二方向DR2上隔開，並且第一堤壁部件BP1和第一堤壁突出部分P1可以通過電極隔開貫穿通孔層VIA的多個接觸孔(CTD和CTS)。
此後，參照第11圖和第12圖，形成在第一方向DR1上延伸穿過沿著第一方向DR1排列的多個子像素SPXn的多條電極線(RM1和RM2)以及設置在電極線(RM1和RM2)的第一絕緣層PAS1。電極線(RM1和RM2)可以包括在每個子像素SPXn的發射區域EMA中部分地覆蓋第一內側堤壁IBN1和第二內側堤壁IBN2的第一電極線RM1和第二電極線RM2。電極線(RM1和RM2)可以通過外側堤壁EBN的多個堤壁突出部分(P1和P2)與多個堤壁部件(BP1和BP2)之間的間隙設置在每個子像素SPXn的發射區域EMA和子區域SA中並且穿過該子區域SA。多個電極線(RM1和RM2)中的每一個可以設置成橫跨在第一方向DR1上彼此相鄰的多個子像素SPXn，多個電極線(RM1和RM2)可以用於產生用於對準發光元件ED的電場，並且可以由每個子像素SPXn的子區域SA中的分離部件ROP劃分(參見第15圖)，從而在每個子像素SPXn中形成第一電極RME1和第二電極RME2(見第16圖)。
第一絕緣層PAS1可以設置在通孔層VIA的整個表面上，但不在外側堤壁EBN、堤壁部件BP上並且不在每個子像素SPXn的部分區域SA中。第一絕緣層PAS1可以覆蓋電極線(RM1和RM2)和內側堤壁IBN，並且甚至可以設置在外側堤壁EBN的堤壁突出部分(P1和P2)和堤壁部件BP之間。第一絕緣層PAS1可以與外側堤壁EBN和堤壁突出部分(P1和P2)。
此後，參照第13圖和第14圖，可以將多個發光元件ED噴塗到每個子像素SPXn的發射區域EMA中，然後可以通過將電訊號施加到第一電極線RM1和第二電極線RM2來對準。在一個示例中，可以以分散在墨水中的狀態製備多個發光元件ED，然後可以將多個發光元件ED噴塗到每個子像素SPXn的發射區域EMA中。響應於施加到第一電極線RM1和第二電極線RM2的電訊號，由於第一電極線RM1和第二電極線RM2與多個發光元件ED之間的電位差，而可以產生電場EL，分散在墨水中的多個發光元件ED受到來自電場EL的力，使得多個發光元件ED的位置和對準方向可以改變。因此，多個發光元件ED可以設置在第一電極線RM1和第二電極線RM2上。
可以通過施加到第一電極線RM1和第二電極線RM2的多個電訊號在多個內側堤壁IBN之間產生電場EL(例如：在第一電極線RM1和第二電極線RM2之間產生的電場)。通過在內側堤壁IBN之間產生的電場EL(例如：在第一電極線RM1和第二電極線RM2之間產生的電場)，多個發光元件ED可以對準於第一電極線RM1和第二電極線RM2上。
此後，參照第15圖至第16圖，形成設置在發光元件ED和堤壁層BNL的一些元件之間的第二絕緣層PAS2，並且多個電極線(RM1和RM2)在分離部件ROP中分離的每個子像素SPXn的子區域SA的第二絕緣層PAS2可以包括設置在發光元件ED上的第一圖案部分PT1，從而可以固定多個發光元件ED。此外，第二絕緣層PAS2可以包括第二圖案部分PT2和第三圖案部分PT3，因此，可以填充堤壁層BNL的多個元件之間的間隙，從而補償堤壁層BNL的多個元件產生的高度差。
多個電極線(RM1和RM2)可以在沒有設置第一絕緣層PAS1的每個子像素SPXn的分離部件ROP中劃分，並且可以形成每個子像素SPXn的多個電極RME。
此後，儘管未具體示出，但可以在第二絕緣層PAS2上形成第一連接電極CNE1和第二連接電極CNE2，從而獲得顯示裝置10。
下文將描述根據本揭露的一個或多個實施例的顯示裝置。
第17圖係根據本揭露的實施例的顯示裝置的子像素的平面圖，第17圖示出了堤壁層BNL、多個電極RME和第二絕緣層PAS2_1的佈局，但沒有示出第一絕緣層PAS1的佈局。
參照第17圖的顯示裝置10_1，第二絕緣層PAS2_1可以設置在外側堤壁EBN的第二堤壁突出部分P2和第二堤壁部件BP2_1之間。由於第二絕緣層PAS2_1被設置為填充外側堤壁EBN和堤壁部件BP之間的間隙，因此，由外側堤壁EBN和堤壁部件BP的堤壁突出部分(P1和P2)在發射區域EMA之間產生的高度差和子像素SPXn的子區域SA都可以得到補償。第二絕緣層PAS2_1可以具有與第2圖的第二絕緣層PAS2不同的形狀。
第二絕緣層PAS2_1可以包括第一圖案部分PT1、第二圖案部分PT2和第三圖案部分PT3，並且還可以包括多個第四圖案部分PT4和第五圖案部分PT5。第一圖案部分PT1、第二圖案部分PT2和第三圖案部分PT3與顯示裝置10的各自的對應物相同。
第四圖案部分PT4可以設置在發射區域EMA和下方相鄰子像素SPXn的子區域SA之間，第四圖案部分PT4可以設置為填充外側堤壁EBN的第二堤壁部件BP2_1和第二堤壁突出部分P2之間的間隙，從而補償由第二堤壁部件BP2_1和第二堤壁突出部分P2產生的高度差。在一個示例中，每個第四圖案部分PT4的兩個側表面可以與第二堤壁部件BP2_1和第二堤壁突出部分P2接觸。在一些實施例中，從通孔層VIA到第四圖案部分PT4的多個頂表面的高度可以與外側堤壁EBN的多個堤壁突出部分(P1和P2)的多個頂表面和多個堤壁部件BP的多個頂表面的高度相同。
第二絕緣層PAS2_1的第四圖案部分PT4可以與設置在第四圖案部分PT4下方的電極RME重疊，多個電極RME可以通過多個堤壁部件BP和多個堤壁突出部分(P1和P2)之間的多個間隙設置在發射區域EMA和子區域SA中，並且穿過發射區域EMA和子區域SA。多個電極RME不僅可以設置在形成有多個電極接觸孔(CTD和CTS)的發射區域EMA的上側，而且可以設置在第二堤壁部件BP2_1和發射區域EMA的下側上的第二堤壁突出部分P2之間。第四圖案部分PT4可以覆蓋設置在發射區域EMA的下側的第二堤壁部件BP2_1和第二堤壁突出部分P2之間的多個電極RME。
第五圖案部分PT5可以連接第一圖案部分PT1和多個第四圖案部分PT4，並且可以設置在發射區域EMA中。第五圖案部分PT5可以在第二方向DR2上延伸，並且可以設置在多個內側堤壁IBN的沿著第一方向DR1的多個第二側，例如：在第二堤壁部件BP2_1和多個內側堤壁IBN之間的多個內側堤壁IBN的多個下側。在一個示例中，第五圖案部分PT5的一部分可以設置為與第二堤壁部件BP2_1接觸，並且可以補償在多個內側堤壁IBN和第二堤壁部件BP2_1之間或在多個內側堤壁IBN和內側堤壁部件BP2_1之間產生的高度差。如稍後將描述的，多個連接電極CNE可以設置為與設置在發射區域EMA的下側的第二堤壁部件BP2_1相鄰，多個連接電極CNE可以設置在第二絕緣層PAS2_1的第五圖案部分PT5上，並且可以防止由於堤壁層BNL中的高度差而留下任何殘留物。
第一絕緣層PAS1可以具有與第2圖和第4圖的第一絕緣層PAS1相同的結構，即第一絕緣層PAS1可以覆蓋多個內側堤壁IBN和多個電極RME，但可以與多個外側堤壁EBN和多個堤壁部件BP間隔開。
第18圖係根據本揭露的實施例的顯示裝置的子像素的平面圖，第19圖係示出了在第18圖的子像素中排列的多個堤壁、多個電極和第二絕緣層的佈局的平面圖，第20圖係沿第18圖的直線Q4-Q4'截取的剖面圖，第21圖係沿第18圖的直線Q5-Q5'截取的剖面圖。第18圖和第19圖示出了堤壁層BNL、多個電極RME和第二絕緣層PAS2_2的佈局，但沒有示出第一絕緣層PAS1的佈局。
參照第18圖至第21圖，顯示裝置10_2可以包括多於兩個電極RME，即第一、第二和第三電極RME1_2、RME2_2和RME3_2、內側堤壁IBN和多個堤壁部件BP。由於顯示裝置10_2在子像素SPXn中包括多於兩個電極RME，因此，顯示裝置10_2可以包括設置在子像素SPXn中的相對大量的發光元件ED。第18圖至第21圖的實施例與第2圖的實施例的不同之處在於子像素SPXn中設置的多個電極RME的數量。以下將描述顯示裝置10_2，著重在多個內側堤壁IBN、多個電極RME、多個堤壁部件BP和多個連接電極CNE。
多個內側堤壁IBN可以包括第一內側堤壁IBN1和第二內側堤壁IBN2，並且還可以包括第三內側堤壁IBN3，第三內側堤壁IBN3具有與第一內側堤壁IBN1和第二內側堤壁IBN2不同的寬度，第三內側堤壁IBN3可以設置在第一內側堤壁IBN1和第二內側堤壁IBN2之間，並且可以在第一方向DR1上延伸。第一內側堤壁IBN1、第二內側堤壁IBN2和第三內側堤壁IBN3可以在第一方向DR1上具有相同的長度，但是第三內側堤壁IBN3可以在第二方向DR2具有比第一內側堤壁IBN1和第二內側堤壁IBN2更大的寬度。
第三內側堤壁IBN3可以設置為在第二方向DR2上與第一內側堤壁IBN1和第二內側堤壁IBN2隔間開，第三內側堤壁IBN3可以具有比第一內側堤壁IBN1更大的寬度，從而可以設置第三電極RME3_2的多個電極延伸部(RM_E1和RM_E2)。多個發光元件ED可以設置在第一內側堤壁IBN1和第三內側堤壁IBN3之間以及第二內側堤壁IBN2和第三內側堤壁IBN3之間。
多個第一堤壁部件BP1_2或多個第二堤壁部件BP2_2可以設置在彼此隔開的多個外側堤壁EBN的多個堤壁突出部分(P1和P2)之間，多個第一堤壁部件BP1_2可以設置在多個外側堤壁EBN的第一堤壁突出部分P1之間，以彼此間隔開。多個間隙可以形成在第一堤壁突出部分P1中的一個與第一堤壁部件BP1_2中的一個之間、多個第一堤壁部件BP1_2之間、另一個第一堤壁部件BP1_2與另一個第一堤壁突出部分P1之間、發射區域EMA和子像素SPXn的子區域SA之間。第一堤壁突出部分P1在第二方向DR2上可以具有比第2圖的第一堤壁突出部分P1更小的寬度，使得多個第一堤壁部件BP1_2可以完全設置在多個第一堤壁突出部分P1之間。
類似地，多個第二堤壁部件BP2_2可以設置在多個外側堤壁EBN的第二堤壁突出部分P2之間，以彼此間隔開。多個間隙可以形成在第二堤壁突出部分P2中的一個與第二堤壁部件BP2_2中的一個之間、多個第二堤壁部件BP2_2之間、另一個第二堤壁部件BP2_2與另一個第二堤壁突出部分P2之間、發射區域EMA和子區域SA之間。第二堤壁突出部分P2在第二方向DR2上可以具有比第2圖的第二堤壁突出部分P2更小的寬度，使得多個第二堤壁部件BP2_2可以完全設置在多個第二堤壁突出部分P2之間。
如上所述，多個堤壁部件BP的佈局可以對應於將在下文中描述的多個電極RME的佈局和形狀，三個電極RME可以設置在發射區域EMA和子區域SA中及橫跨其間，而位於發射區域EMA和子區域SA之間。因此，兩個第一堤壁部件BP1_2和兩個第二堤壁部件BP2_2可以在發射區域EMA和子區域SA之間或在發射區域EMA和下方相鄰的子像素SPXn的子區域SA之間設置，並且彼此間隔開，並且三個間隙可以形成在多個堤壁部件BP之間以及多個堤壁部件BP與多個堤壁突出部分(P1和P2)之間。在一個示例中，左側的第一堤壁部件BP1_2和左側的第二堤壁部件BP2_2可以沿著第一方向DR1彼此間隔開，平行於第一內側堤壁IBN1和第三內側堤壁IBN3與右側的第一堤壁部件BP1_2和右側的第二堤壁部件BP2_2之間的間隙可以沿著第一方向DR1平行於第二內側堤壁IBN2和第三內側堤壁IBN3之間的間隙的彼此間隔開。
貫穿通孔層VIA的多個電極接觸孔(CTD和CTS)可以形成在第一堤壁部件BP1_2與第一堤壁突出部分P1之間，第一電極接觸孔CTD可以形成在左側的堤壁突出部分P1和左側的第一堤壁部件BP1_2之間，第二電極接觸孔CTS可以形成在右側的第一堤壁突出部分P1和右側的第一堤壁部件BP1_2之間，第一電極RME1_2和第二電極RME2_2可以設置在電極接觸孔(CTD和CTS)上。
如上面參考第3圖所描述，第一電極RME1_2可以設置在第一內側堤壁IBN1上，第二電極RME2_2可以設置在第二內側堤壁IBN2上。
第三電極RME3_2可以設置在第三內側堤壁IBN3上，並且第三電極RME3_2的一部分可以設置在多個第一堤壁部件BP1_2之間和多個第二堤壁部件BP2_2之間。在一個示例中，第三電極RME3_2可以包括在第三內側堤壁IBN3上沿著第一方向DR1延伸的第一電極延伸部RM_E1和第二電極延伸部RM_E2以及連接多個電極延伸部(RM_E1和RM_E2)的多個電極連接器RM_P1，並且其設置在多個堤壁部件BP之間。
第一電極延伸部RM_E1可以與第一電極RME1_2的在第一方向DR1上延伸的部分間隔開並且彼此互相面對，並且可以設置在第三內側堤壁IBN3上，第一電極延伸部RM_E1可以設置在第三內側堤壁IBN3的面向第一內側堤壁IBN1的一側。第二電極延伸部RM_E2可以與沿著第一方向DR1延伸的第二電極RME2_2的一部分隔開並且彼此互相面對，並且可以設置在第三內側堤壁IBN3上，第二電極延伸部RM_E2可以設置在第三內側堤壁IBN3的面向第二內側堤壁IBN2的一側。第一電極延伸部RM_E1和第二電極延伸部RM_E2可以在第二方向DR2上部分地在第三內側堤壁IBN3上彼此間隔開。
電極連接器RM_P1可以連接第一電極延伸部RM_E1和第二電極延伸部RM_E2。每個電極連接器RM_P1可以包括設置在兩個電極延伸部(RM_E1和RM_E2)的一側並在第二方向DR2上延伸的部分。第一電極延伸部RM_E1和第二電極延伸部RM_E2可以在電極連接器RM_P1的沿著第二方向DR2延伸的部分中彼此連接。此外，電極連接器RM_P1可以包括在第一方向DR1上突出的突出部分，並且電極連接器RM_P1的突出部分甚至可以通過間隙設置在子區域SA中在堤壁部件BP之間。在一個示例中，設置在發射區域EMA上側的電極連接器RM_P1的突出部分可以設置在第一堤壁部件BP1_2和設置在發射區域下側的電極連接器RM_P1的突出部分之間EMA可以設置在第二堤壁部件BP2_2之間。子像素SPXn的電極連接器RM_P1可以在子像素SPXn的分離部件ROP中與上相鄰子像素SPXn的電極連接器RM_P1隔開。第三電極RME3_2可以大致在第一方向DR1上延伸並且可以在發射區域EMA中分支成兩個電極延伸部，即第一電極延伸部RM_E1和第二電極延伸部RM_E2。
與第一電極RME1_2和第二電極RME2_2不同，第三電極RME3_2可以不連接到通孔層VIA下方的第三導電層。第三電極RME3_2可以連接到第三連接電極CNE3_2，並且沿著發光元件ED流動的電訊號可以施加到第三電極RME3_2。如稍後將描述的，第三電極RME3_2可以與第三連接電極RME3_2一起為不同的發光元件ED提供電連接路徑。
多個發光元件ED可以設置在第一內側堤壁IBN1和第三內側堤壁IBN3之間以及第二內側堤壁IBN2和第三內側堤壁IBN3之間。作為設置在第一內側堤壁IBN1和第三內側堤壁IBN3之間的多個發光元件ED的第一發光元件ED1的多個第一端部可以設置在第一電極RME1_2上，並且第一發光元件的多個第二端部ED1可以設置在第三電極RME3_2的第一電極延伸部RM_E1上。作為設置在第二內側堤壁IBN2和第三內側堤壁IBN3之間的多個發光元件ED的第二發光元件ED2的多個第一端部可以設置在第三電極RME3_2的第二電極延伸部RM_E2上，並且第二發光元件ED2的多個第二端部可以設置在第二電極RME2_2上。在一個示例中，多個第一發光元件ED1的多個第一端部和多個第二發光元件ED2的多個第一端部可以朝向相同的方向，並且多個第一發光元件ED1的多個第二端部和多個第二發光元件ED2的多個第二端部可以朝向相同的方向。
第二絕緣層PAS2_2可以包括設置在多個發光元件ED上、在多個內側堤壁IBN之間的多個第一圖案部分PT1、設置在多個第一堤壁部件BP1_2和多個第一堤壁突出部分P1之間和設置在多個第一堤壁部件BP1_2之間的多個第二圖案部分PT2，以及連接多個第一圖案部分PT1和多個第二圖案部分PT2的第三圖案部分PT3。
第一圖案部分PT1可以設置在第一內側堤壁IBN1和第三內側堤壁IBN3之間以及第二內側堤壁IBN2和第三內側堤壁IBN3之間。第一圖案部分PT1可以在第一方向DR1上延伸並且可以設置為圍繞多個第一發光元件ED1和多個第二發光元件ED2。
第二圖案部分PT2可以設置在發射區域EMA和子區域SA之間，第二圖案部分PT2可以設置為填充多個第一堤壁部件BP1_2和多個第一堤壁突出部分P1之間以及多個第一堤壁部件BP1_2之間的多個間隙，並且可以補償由多個第一堤壁部件BP1_2和多個第一堤壁突出部分P1所產生的高度差。在一個示例中，第二絕緣層PAS2_2的每個第二圖案部分PT2的一個側表面可以與多個第一堤壁部件BP1_2中的一個或第一堤壁突出部分P1中的一個接觸。設置在多個第一堤壁部件BP1_2和第一堤壁突出部分P1之間的每個第二圖案部分PT2的兩個側面可以與多個第一堤壁部件BP1_2中的一個和第一堤壁突出部分P1中的一個接觸，並且兩個側面設置在多個第一堤壁部件BP1_2之間的第二圖案部分PT2的一部分可以與不同的第一堤壁部件BP1_2接觸。設置在多個第一堤壁部件BP1_2和第一堤壁突出部分P1之間的第二圖案部分PT2可以與多個電極接觸孔(CTD和CTS)重疊。
第三圖案部分PT3可以連接多個第一圖案部分PT1和多個第二圖案部分PT2，並且可以設置在發射區域EMA中。第三圖案部分PT3可以在第二方向DR2上延伸，並且可以設置在多個內側堤壁IBN的沿著第一方向DR1的第一側，例如：在多個第一內側堤壁IBN的上側，在多個第一堤壁部件BP1_2和多個內側堤壁IBN之間。
由於多個第一堤壁部件BP1_2設置在發射區域EMA和子區域SA之間，因此，第二絕緣層PAS2_2可以包括相對大量的第二圖案部分PT2，因而可以補償由堤壁層BNL的多個元件所產生的高度差。第18圖示出了第二絕緣層PAS2_2未設置在多個第二堤壁部件BP2_2之間以及多個第二堤壁部件BP2_2與多個第二堤壁突出部分P2之間，但本揭露不局限於此。在第18圖至第21圖的實施例中，相似於第17圖的實施例，由於第二絕緣層PAS2_2還包括第四圖案部分PT4和第五圖案部分PT5，因此，第二絕緣層PAS2_2甚至可以設置在多個第二堤壁部件BP2_2之間以及多個第二堤壁部件BP2_2和多個第二堤壁突出部分P2之間。
多個連接電極CNE可以包括分別設置在第一電極RME1_2、第二電極RME2_2和第三電極RME3_2上的第一連接電極CNE1_2、第二連接電極CNE2_2和第三連接電極、CNE3_2。
第一連接電極CNE1_2可以與第一電極RME1_2和多個第一發光元件ED1的多個第一端部接觸，第一連接電極CNE1_2可以通過貫穿第一絕緣層PAS1的第一觸點CT1與第一電極RME1_2接觸，第二連接電極CNE2_2可以與第二電極RME2_2和第二發光元件ED2的第二端部接觸。第二連接電極CNE2_2可以通過貫穿第一絕緣層PAS1的第二觸點CT2與第二電極RME2_2接觸。第一連接電極CNE1_2和第二連接電極CNE2_2可以在第一方向DR1上從發射區域EMA延伸到子區域SA。
第三連接電極CNE3_2可以包括設置在第一電極延伸部RM_E1上並沿著第一方向DR1延伸的第一延伸部CN_E1、設置在第二電極延伸部RM_E2上並沿著第一方向DR1延伸的第二延伸部CN_E2，以及連接第一延伸部CN_E1和第二延伸部CN_E2的第一連接器CN_B1。第三連接電極CNE3_2的第一延伸部CN_E1和第二延伸部CN_E2可以在第一連接電極CNE1_2和第二連接電極CNE2_2之間在第二方向DR2上彼此隔開。第一延伸部CN_E1可以與第一連接電極CNE1_2隔開並面對第一連接電極CNE1_2，第二延伸部CN_E2可以與第二連接電極CNE2_2隔開並面對第二連接電極CNE2_2。第一延伸部CN_E1可以與第一發光元件ED1的第二端部接觸，第二延伸部CN_E2可以與第二發光元件ED2的第一端部接觸。
第一連接器CN_B1可以在子區域SA中沿著第二方向DR2延伸並且可以連接第一延伸部CN_E1和第二延伸部CN_E2。第一連接器CN_B1可以與第三電極RME3_2的一個電極連接器RM_P1重疊，並且可以通過貫穿第一絕緣層PAS1的第三觸點CT3連接到第三電極RME3_2。
第一延伸部CN_E1和第二延伸部CN_E2可以設置在發射區域EMA和子區域SA中及橫跨其間。第二絕緣層PAS2_2的第三圖案部分PT3可以設置在多個內側堤壁IBN和多個第一堤壁部件BP1_2之間的發射區域EMA中，並且第一延伸部CN_E1和第二延伸部CN_E2可以設置在第三圖案部分PT3上沿著第一方向DR1延伸。由於第三連接電極CNE3_2通過由第三圖案部分PT3補償高度差的多個區域設置在發射區域EMA和子區域SA中及橫跨其間，因此可以防止可能由任何殘留物引起的短路。
多個第一發光元件ED1的多個第一端部可以通過第一連接電極CNE1_2電連接到第一電極RME1_2，多個第二發光元件ED2的多個第二端部可以電通過第二連接電極CNE2_2連接到第二電極RME2_2。多個第一發光元件ED1的多個第二端部和多個第二發光元件ED2的多個第一端部可以通過第三連接電極CNE3_2串聯連接，多個第一發光元件ED1和多個第二發光元件ED2的每一群組中的多個發光元件ED可以並聯連接，多個第一發光元件ED1的群組和多個第二發光元件ED2的群組可以並聯連接。相對於第三內側堤壁IBN3設置在不同位置的多個第一發光元件ED1的群組和多個第二發光元件ED2的群組可以串聯連接。在第18圖至第21圖的實施例中，不同於第2圖的實施例，顯示裝置10_2可以在每個子像素SPXn中包括相對大量的發光元件ED，因此，可以增加每單位面積的發光量。
在第18圖和第19圖中未示出的顯示裝置10_2的第一絕緣層PAS1可以具有與第2圖和第4圖的第一絕緣層PAS1相同的結構，即第一絕緣層PAS1可以覆蓋多個內側堤壁IBN以及第一電極RME1_2、第二電極RME2_2和第三電極RME3_2，但可以與多個外側堤壁EBN和多個堤壁部件BP間隔開。
第22圖係根據本揭露的實施例的顯示裝置的子像素的平面圖，第23圖係示出第22圖的子像素中堤壁、多個電極和第二絕緣層的佈局的平面圖，第24圖係沿第22圖的直線Q6-Q6'截取的剖面圖，第25圖係沿第22圖的直線Q7-Q7'截取的剖面圖。第22圖和第23圖示出了堤壁層BNL、多個電極RME和第二絕緣層PAS2_2的佈局，但沒有示出第一絕緣層PAS1的佈局。
請參照第22圖至第25圖的顯示裝置10_3，多個電極RME可以彼此分開並且可以在一個方向上延伸。在第22圖至第25圖的實施例中，顯示裝置10_3可以在子像素SPXn中包括沿著第一方向DR1延伸並與沿著第二方向DR2彼此間隔開的四個電極RME，即第一電極RME1_3、第二電極RME2_3、第三電極RME3_3和第四電極RME4_3。顯示裝置10_3可以包括在發射區域EMA和子像素SPXn的子區域SA之間的多個第一堤壁部件BP1_3和多個第二堤壁部件BP2_3，並且還可以包括設置在多個第一堤壁部件BP1_3之間的第三堤壁部件BP3_3，以及設置在第二堤壁部件BP2_3之間的第四堤壁部件BP4_3，以下將描述顯示裝置10_3，主要著重在與顯示裝置10、10_1或10_2的不同之處。
堤壁層BNL可以包括第一內側堤壁IBN1、第二內側堤壁IBN2和第三內側堤壁IBN3、多個外側堤壁EBN和多個堤壁部件BP。多個內側堤壁IBN和外側堤壁EBN與第18圖至第21圖的各自的對應物相同。
多個堤壁部件BP可以包括在第二方向DR2上與多個外側堤壁EBN的多個第一堤壁突出部分P1間隔開的多個第一堤壁部件BP1_3，以及設置在多個第一堤壁部件BP1_3之間的第三堤壁部件BP3_3。此外，多個堤壁部件BP可以包括在第二方向DR2上與多個外側堤壁EBN的多個第二堤壁突出部分P2間隔開的多個第二堤壁部件BP2_3，以及設置在多個第二堤壁部件BP2_3之間的第四堤壁部件BP4_3。
多個間隙可以形成在多個第一堤壁突出部分P1中的一個和多個第一堤壁部件BP1_3中的一個之間、多個第一堤壁部件BP1_3和第三堤壁部件BP3_3之間以及另一個第一堤壁部件BP1_3和另一個第一堤壁突出部分P1之間，且在發射區域EMA和子區域SA之間。多個第一堤壁突出部分P1在第二方向DR2上可以具有比第18圖的多個第一堤壁突出部分P1更小的寬度，使得多個第一堤壁部件BP1_3和第三堤壁部件BP3_3可以全部設置在多個第一堤壁突出部分P1之間。
多個間隙可以形成在多個第二堤壁突出部分P2中的一個和多個第二堤壁部件BP2_3中的一個之間、第二堤壁部件BP2_3和第四堤壁部件BP4_3之間以及另一個第二堤壁部件BP2_3和另一個第二堤壁突出部分之間P2，且在發射區域EMA和下相鄰子像素SPXn的子區域SA之間。第二堤壁突出部分P2可以具有比圖1的第二堤壁突出部分P2更小的寬度。在第二方向DR2上如圖18所示，使得第二堤壁部件BP2_3和第四堤壁部件BP4_3可以全部設置在第二堤壁突出部分P2之間。
如上所述，堤壁部件BP的佈局可以對應於將在下文中描述的電極RME的佈局和形狀。四個電極RME(即第一電極RME1_3、第二電極RME2_3、第三電極RME3_3和第四電極RME4_3)可以設置在發射區域EMA和子區域SA中及橫跨其間，且在發射區域EMA和子區域SA之間。因此，兩個第一堤壁部件BP1_3、兩個第二堤壁部件BP2_3、一個第三堤壁部件BP3_3和一個第四堤壁部件BP4_3可以設置在發射區域EMA和子區域SA之間或下方相鄰子像素SPXn的發射區域EMA和子區域SA之間，以彼此間隔開，並且可以在多個堤壁部件BP之間以及多個堤壁部件BP與多個堤壁突出部分(P1和P2)之間形成四個間隙。
在一個例子中，左側第一堤壁部件BP1_3和左側第二堤壁部件BP2_3可以沿著第一方向DR1彼此間隔開，以平行於第一內側堤壁IBN1和第三內側堤壁IBN3之間的間隙，並且右側第一堤壁部件BP1_3和右側第二堤壁部件BP2_3可以沿著第一方向DR1彼此間隔開，以平行於第二內側堤壁IBN2和第三內側堤壁IBN3之間的間隙。第三堤壁部件BP3_3和第四堤壁部件BP4_3可以沿著平行於第三內側堤壁IBN3的第一方向DR1彼此間隔開。因此，第一堤壁部件BP1_3和第二堤壁部件BP2_3可以具有比第三堤壁部件BP3_3和第四堤壁部件BP4_3更大的寬度。
多個電極RME可以沿著第二方向DR2以第一電極RME1_3、第三電極RME3_3、第二電極RME2_3和第四電極RME4_3的順序排列，設置在發射區域EMA的中心的沿著第二方向DR2的兩側的多個電極RME，即第一電極RME1_3和第四電極RME4_3，可以包括沿著第二方向DR2彎曲然後沿著第一方向DR1彎曲的部分。相反地，設置在第一電極RME1_3和第四電極RME4_3之間的第二電極RME2_3和第三電極RME3_3可以在第一方向DR1上筆直地延伸而不彎曲。
第一電極RME1_3可以部分地設置在左側的第一堤壁突出部分P1和左側的第一堤壁部件BP1_3之間以及左側的第二堤壁突出部分P2和左側的第二堤壁部件BP2_3之間的多個間隙中。第三電極RME3_3可以部分地設置在左側的第一堤壁部件BP1_3和第三堤壁部件BP3_3之間以及左側的第二堤壁部件BP2_3和第四堤壁部件BP4_3之間，並且第二電極RME2_3可以部分地設置在第三堤壁部件BP3_3和右側的第一堤壁部件BP1_3之間以及第四堤壁部件BP4_3和右側的第二堤壁部件BP2_3之間。第四電極RME4_3可以部分地設置在右側的第一堤壁部件BP1_3和右側的第一堤壁突出部分P1之間以及右側的第二堤壁部件BP2_3和右側的第二堤壁突出部分P2之間的間隙中。
貫穿通孔層VIA的多個電極接觸孔(CTD和CTS)可以形成在多個第一堤壁部件BP1_3和多個第一堤壁突出部分P1之間或多個第一堤壁部件BP1_3和第三堤壁部件BP3_3之間。第一電極接觸孔CTD可以形成在左側的堤壁突出部分P1和左側的第一堤壁部件BP1_3之間，第二電極接觸孔CTS可以形成在第三堤壁部件BP3_3和右側的第一堤壁部件BP1_3之間。第一電極RME1_3和第二電極RME2_3可以設置在多個電極接觸孔(CTD和CTS)上。
第一電極RME1_3可以部分地設置在第一內側堤壁IBN1上，第一電極RME1_3可以部分地設置在左側的第一堤壁突出部分P1和左側的第一堤壁部件BP1_3之間以及左側的第二堤壁突出部分P2和左側的第二堤壁部件BP2_3之間、發射區域EMA和子區域SA。
第四電極RME4_3可以與第一電極RME1_3對稱，第四電極RME4_3可以在第二方向DR2上與第一電極RME1_3間隔開，並且可以部分地設置在第二內側堤壁IBN2上。第四電極RME4_3可以部分地設置在右側的第一堤壁突出部分P1和右側的第一堤壁部件BP1_3之間以及右側的第二堤壁突出部分P2和右側的第二堤壁部件BP2_3之間、發射區域EMA和子區域SA之間的間隙中。第一電極RME1_3和第四電極RME4_3可以包括沿著第二方向DR2彎曲然後沿著第一方向DR1彎曲的多個部分。
第三電極RME3_3可以在第二方向DR2上與第一電極RME1_3間隔開並且面向第一電極RME1_3，並且第三電極RME3_3可以設置在第三內側堤壁IBN3的一側。第三電極RME3_3可以在第一方向DR1上延伸，並且可以設置在左側的第一堤壁部件BP1_3和第三堤壁部件BP3_3之間以及左側的第二堤壁部件BP2_3和第四堤壁部件BP4_3之間、發射區域EMA和子區域SA之間的多個間隙中。
第二電極RME2_3可以在第二方向DR2上與第四電極RME4_3間隔開，並面對第四電極RME4_3，並且可以設置在第三內側堤壁IBN3的另一側以與第三電極RME3_3間隔開。第二電極RME2_3可以在第一方向DR1上延伸，並且可以設置在右側第一堤壁部件BP1_3和第三堤壁部件BP3_3之間以及右側第二堤壁部件BP2_3和第四堤壁部件BP4_3之間、發射區域EMA和子區域之間的間隙中SA。在第22圖至第25圖的實施例中，不同於第18圖的實施例，四個電極RME可以設置在子像素SPXn中，並且四個電極RME中的兩個可以在第一方向DR1上延伸。
第一電極RME1_3和第二電極RME2_3可以分別通過第一電極接觸孔CTD和第二電極接觸孔CTS連接到通孔層VIA下方的第三導電層。相反地，第三電極RME3_3和第四電極RME4_3可以不連接到通孔層VIA下方的第三導電層。第三電極RME3_3和第四電極RME4_3可以連接到第三連接電極CNE3_3，沿著多個發光元件ED流動的電訊號可以施加到第三電極RME3_3和第四電極RME4_3。如後面將描述的，第三電極RME3_3和第四電極RME4_3可以與第三連接電極RME3_3一起為不同的發光元件ED提供電連接路徑。
作為設置在第一內側堤壁IBN1和第三內側堤壁IBN3之間的發光元件ED的第一發光元件ED1的第一端部可以設置在第一電極RME1_3上，並且第一發光元件的第二端部ED1可以設置在第三電極RME3_3上。作為設置在第二內側堤壁IBN2和第三內側堤壁IBN3之間的發光元件ED的第二發光元件ED2的第一端部可以設置在第四電極RME4_3上，並且第二發光元件的第二端部ED2可以設置在第二電極RME2_3上。在一個示例中，第一發光元件ED1的第一端部和第二發光元件ED2的第一端部可以朝向相反的方向，並且第一發光元件ED1的第二端部和第二發光元件ED2的第二端部可以朝向相反的方向，第二發光元件ED2的端部可以面向相反的方向。
第二絕緣層PAS2_3可以包括設置在內側堤壁IBN之間的發光元件ED上的多個第一圖案部分PT1、設置在第一堤壁部件BP1_3和第一堤壁突出部分P1之間的多個第二圖案部分PT2，以及連接第一圖案部分PT1和第二圖案部分PT2的第三圖案部分PT3。此外，第二絕緣層PAS2_3可以包括設置在第二堤壁部件BP2_3和第二堤壁突出部分P2之間的多個第四圖案部分PT4，以及連接第一圖案部分PT1和第四圖案部分PT4的第五圖案部分PT5。此外，第二絕緣層PAS2_3可以包括設置在第一堤壁部件BP1_3和第三堤壁部件BP3_3之間的多個第六圖案部分PT6，以及設置在第二堤壁部件BP2_3之間的多個第七圖案部分PT7和第四排部分BP4_3。第一圖案部分PT1、第二圖案部分PT2、第三圖案部分PT3、第四圖案部分PT4和第五圖案部分PT5可以與第17圖和第18圖各自的對應物相同。
第六圖案部分PT6可以設置在左側第一堤壁部件BP1_3和第三堤壁部件BP3_3之間以及第三堤壁部件BP3_3和右側第一堤壁部件BP1_3之間。第六圖案部分PT6可以設置為填充第一堤壁部件BP1_3和第三堤壁部件BP3_3之間的間隙，並且可以補償由第一堤壁部件BP1_3和第三堤壁部件BP3_3產生的高度差。在一個示例中，第二絕緣層PAS2_3的每個第六圖案部分PT6的兩個側表面可以與第一堤壁部件BP1_3和第三堤壁部件BP3_3中的一個接觸。設置在第三堤壁部件BP3_3和右側第一堤壁部件BP1_3之間的第六圖案部分PT6可以與第二電極接觸孔CTS重疊，第六圖案部分PT6可以經由第三圖案部分PT3連接到其他圖案部分。
類似地，第七圖案部分PT7可以設置在左側第二堤壁部件BP2_3和第四堤壁部件BP4_3之間以及第四堤壁部件BP4_3和右側的第二堤壁部件BP2_3之間。第七圖案部分PT7可以設置為填充第二堤壁部件BP2_3和第四堤壁部件BP4_3之間的間隙，並且可以補償由第二堤壁部件BP2_3和第四堤壁部件BP4_3產生的高度差。在一個示例中，第二絕緣層PAS2_3的每個第七圖案部分PT7的兩個側表面可以與第二堤壁部件BP2_3和第四堤壁部件BP4_3中的一個接觸，第七圖案部分PT7可以經由第五圖案部分PT5連接到其他圖案部分。
多個連接電極CNE可以包括設置在第一電極RME1_3上的第一連接電極CNE1_3、設置在第二電極RME2_3上的第二連接電極CNE2_3以及設置在第三和第四電極RME3_3和RME4_3上的第三連接電極CNE3_3。
第一連接電極CNE1_3可以與第一電極RME1_3和第一發光元件ED1的第一端部接觸，第一連接電極CNE1_3可以通過第一觸點CT1與第一電極RME1_3接觸，第一觸點CT1貫穿第一絕緣層PAS1。第二連接電極CNE2_3可以與第二電極RME2_3和第二發光元件ED2的第二端部接觸，第二連接電極CNE2_3可以通過第二觸點CT2與第二電極RME2_3接觸，第二觸點CT2貫穿第一絕緣層PAS1。第一連接電極CNE1_3和第二連接電極CNE2_3可以在第一方向DR1上從發射區域EMA延伸到子區域SA。
第三連接電極CNE3_3可以包括設置在第三電極RME3_3上並沿著第一方向DR1延伸的第一延伸部CN_E1、設置在第四電極RME4_3上並沿著第一方向DR1延伸的第二延伸部CN_E2，以及連接第一延伸部CN_E1和第二延伸部CN_E2的第一連接器CN_B1。第三連接電極CNE3_3的第一延伸部CN_E1和第二延伸部CN_E2可以在第一連接電極CNE1_2和第二連接電極CNE2_2之間在第二方向DR2上彼此間隔開。第一延伸部CN_E1可以與第一連接電極CNE1_3間隔開並且面對第一連接電極CNE1_3，並且第二延伸部CN_E2可以與第二連接電極CNE2_3間隔開並且面對第二連接電極CNE2_3。第一延伸部CN_E1可以與第一發光元件ED1的第二端部接觸，第二延伸部CN_E2可以與第二發光元件ED2的第一端部接觸。第一延伸部CN_E1和第二延伸部CN_E2可以設置在發射區域EMA和子區域SA中及橫跨其間，第一延伸部CN_E1可以通過穿過第一絕緣層PAS1的第三觸點CT3連接到第三電極RME3_3，並且第二延伸部CN_E2可以通過第四觸點CT4連接到第四電極RME4_3。
第二絕緣層PAS2_3的第六圖案部分PT6可以設置在發射區域EMA中，在內側堤壁IBN和第一堤壁部件BP1_3之間以及在內側堤壁IBN和第三堤壁部件BP3_3之間，以及第一延伸部CN_E1和第二延伸部CN_E2可以設置在第六圖案部分PT6上以在第一方向DR1上延伸。由於第三連接電極CNE3_3通過由第六圖案部分PT6補償高度差的區域設置在發射區域EMA和子區域SA中及橫跨其間，因此可以防止可能由任何殘留物引起的短路。
第一連接器CN_B1可以在發射區域EMA的下側沿著第二方向DR2延伸，並且可以連接第一延伸部CN_E1和第二延伸部CN_E2。第一連接器CN_B1可以設置在第二絕緣層PAS2_3的第五圖案部分PT5上，第一連接器CN_B1可以設置在由第二絕緣層PAS2_3補償高度差的區域中。
第一發光元件ED1的第一端部可以通過第一連接電極CNE1_3電連接到第一電極RME1_3，第二發光元件ED2的第二端部可以電連接到第二電極RME2_3經由第二連接電極CNE2_3，第一發光元件ED1的第二端部和第二發光元件ED2的第一端部可以通過第三連接電極CNE3_3串聯連接。
第22圖和第23圖中未示出的顯示裝置10_3的第一絕緣層PAS1可以具有與第2圖和第4圖的第一絕緣層PAS1相同的結構，即第一絕緣層PAS1可以覆蓋多個內側堤壁IBN以及第一電極RME1_3、第二電極RME2_3、第三電極RME3_3和第四電極RME4_3，但可以與多個外側堤壁EBN和多個堤壁部件BP間隔開。
在總結詳細描述時，本發明所屬領域之通常知識者將理解到可以對本揭露的實施例進行許多變化和修改，而不會實質上背離本揭露的原理。因此，本揭露的公開的實施例僅用於一般和描述性的意義，而不是為了限制的目的。
10、10_1、10_2、10_3:顯示裝置 31:第一半導體層 32:第二半導體層 36:發光層 37:電極層 38:絕緣膜 A1-A1’、A2-A2’、A3-A3’、A4-A4’:直線 ACT:主動層 BL:緩衝層 BML:下部金屬層 BNL:堤壁層 BP:堤壁部件 BP1、BP1_2、BP1_3:第一堤壁部件 BP2、BP2_1、BP2_3:第二堤壁部件 BP3_3:第三堤壁部件 BP4_3:第四堤壁部件 CCL:電路層 CDP1:第一導電圖案 CDP2:第二導電圖案 CN_B1:第一連接器 CN_E1:第一延伸部 CN_E2:第二延伸部 CNE:連接電極 CNE1、CNE1_2、CNE1_3:第一連接電極 CNE2、CNE2_2、CNE2_3:第二連接電極 CNE3、CNE3_2、CNE3_3:第三連接電極 CT1、CT2:觸點 CTD:第一電極接觸孔 CTS:第二電極接觸孔 D1:第一汲極 DPA:顯示區域 DR1:第一方向 DR2:第二方向 DR3:第三方向 E1:堤壁延伸部分 EBN:外側堤壁 ED:發光元件 EMA:發射區域 G1:閘極 GI:第一閘極絕緣層 IBN:內側堤壁 IBN1:第一內側堤壁 IBN2:第二內側堤壁 IBN3:第三內側堤壁 IL1:第一層間絕緣層 NDA:非顯示區域 P1:第一堤壁突出部分 P2:第二堤壁突出部分 PAS1:第一絕緣層 PAS2、PAS2_1、PAS2_2、PAS2_3:第二絕緣層 PT1:第一圖案部分 PT2:第二圖案部分 PT3:第三圖案部分 PT4:第四圖案部分 PT5:第五圖案部分 PT6:第六圖案部分 PT7:第七圖案部分 PX:像素 Q1-Q1'、Q2-Q2'、Q3-Q3'、Q4-Q4'、Q5-Q5'、Q6-Q6'、Q7-Q7':直線 RM_E1:第一電極延伸部 RM_E2:第二電極延伸部 RM_P1:電極連接器 RM1:第一電極線 RM2:第二電極線 RME:電極 RME1、RME1_2、RME1_3:第一電極 RME2、RME2_2、RME2_3:第二電極 RME3、RME3_2、RME3_3:第三電極 ROP:分離部件 S1:第一源極 SA:子區域 SPX1:第一子像素 SPX2:第二子像素 SPX3:第三子像素 SPXn:子像素 SUB:第一基板 T1:第一電晶體 VIA:通孔層 VL1:第一電壓線 VL2:第二電壓線
上述實施例和本揭露的其它實施例將通過參考多個圖式的詳細描述而變得更加清楚，其中： 第1圖係根據本揭露的實施例的顯示裝置的平面圖； 第2圖係第1圖的顯示裝置的像素的平面圖； 第3圖係示出了第2圖的像素中的堤壁層、多個電極和第一絕緣層的佈局的平面圖； 第4圖係示出了第2圖的像素中的堤壁層和第二絕緣層的佈局的平面圖； 第5圖係沿著第2圖的直線Q1-Q1'截取的剖面圖； 第6圖係沿著第2圖的直線Q2-Q2'截取的剖面圖； 第7圖係沿著第2圖的直線Q3-Q3'截取的剖面圖； 第8圖係根據本揭露的實施例的發光元件的立體剖面圖； 第9圖至第16圖係示出了如何製造第1圖的顯示裝置的多個平面圖或剖面圖； 第17圖係根據本揭露的實施例的顯示裝置的子像素的平面圖； 第18圖係根據本揭露的實施例的顯示裝置的子像素的平面圖； 第19圖係示出了在第18圖的子像素中排列的多個堤壁、多個電極和第二絕緣層的佈局的平面圖； 第20圖係沿第18圖的直線Q4-Q4'截取的剖面圖； 第21圖係沿第18圖的直線Q5-Q5'截取的剖面圖； 第22圖係根據本揭露的實施例的顯示裝置的子像素的平面圖； 第23圖係示出第22圖的子像素中堤壁、多個電極和第二絕緣層的佈局的平面圖； 第24圖係沿第22圖的直線Q6-Q6'截取的剖面圖；以及 第25圖係沿第22圖的直線Q7-Q7'截取的剖面圖。
10:顯示裝置
DPA:顯示區域
DR1:第一方向
DR2:第二方向
NDA:非顯示區域
PX:像素

Claims (20)

  1. 一種顯示裝置，其包括： 複數個外側堤壁，沿一第一方向延伸且在與該第一方向相交的一第二方向上彼此間隔開； 一第一堤壁部件和一第二堤壁部件，於該複數個外側堤壁之間在該第二方向上與該複數個外側堤壁間隔開，並在該第一方向上彼此間隔開； 一第一內側堤壁和一第二內側堤壁，於該複數個外側堤壁之間沿該第一方向延伸，該第一內側堤壁和該第二內側堤壁在該第二方向上彼此間隔開； 一第一電極和一第二電極，分別位於該第一內側堤壁和該第二內側堤壁上，並在該第二方向上彼此間隔開； 複數個發光元件，具有複數個第一端部，該複數個第一端部位於該第一電極和該第二電極中的其中之一上，該複數個發光元件沿該第一方向排列；以及 一第一絕緣層，包括一第一圖案部分以及複數個第二圖案部分，該第一圖案部分係位於該第一內側堤壁與該第二內側堤壁之間，且部分地覆蓋該複數個發光元件，該複數個第二圖案部分係位於該第一堤壁部件與該複數個外側堤壁之間。
  2. 如請求項1所述之顯示裝置，其中： 該複數個外側堤壁包括複數個堤壁延伸部分及複數個堤壁突出部分，該複數個堤壁延伸部分沿該第一方向延伸，該複數個堤壁突出部分在該複數個堤壁延伸部分的兩側上沿該第二方向突出； 該複數個堤壁突出部分包括複數個第一堤壁突出部分和複數個第二堤壁突出部分，該複數個第二堤壁突出部分與該複數個第一堤壁突出部分在該第一方向上彼此間隔開； 該第一堤壁部件係位於不同的該複數個外側堤壁的該複數個第一堤壁突出部分之間； 該第二堤壁部件係位於不同的該複數個外側堤壁的該複數個第二堤壁突出部分之間；以及 該複數個第二圖案部分係位於該第一堤壁部件與該複數個第一堤壁突出部分之間。
  3. 如請求項2所述之顯示裝置，其中該第一內側堤壁和該第二內側堤壁中的每一個皆位於被該複數個第一堤壁突出部分、該第一堤壁部件、該複數個第二堤壁突出部分及該第二堤壁部件包圍的一區域。
  4. 如請求項2所述之顯示裝置，其中： 該第一電極和該第二電極各有部分位於該複數個第一堤壁突出部分與該第一堤壁部件之間的複數個電極接觸孔上；以及 該複數個第二圖案部分係位於該複數個電極接觸孔上。
  5. 如請求項4所述之顯示裝置，其中該複數個第二圖案部分係與該複數個第一堤壁突出部分和該第一堤壁部件接觸。
  6. 如請求項4所述之顯示裝置，其中該第一絕緣層進一步包括連接該第一圖案部分和該複數個第二圖案部分的一第三圖案部分，以及 其中該第三圖案部分係在該第一內側堤壁、該第二內側堤壁和該第一堤壁部件之間沿該第二方向延伸，並且該第三圖案部分係與該第一堤壁部件直接接觸。
  7. 如請求項6所述之顯示裝置，其進一步包括： 一第一連接電極，位於該第一電極上並且沿該第一方向延伸，該第一連接電極係與該複數個發光元件的該複數個第一端部接觸；以及 一第二連接電極，位於該第二電極上並且沿該第一方向延伸，該第二連接電極係與該複數個發光元件的複數個第二端部接觸， 其中該第一連接電極和該第二連接電極的至少一部分係位於該第三圖案部分和該第一堤壁部件上。
  8. 如請求項2所述之顯示裝置，其進一步包括： 一第三內側堤壁，位於該第一內側堤壁和該第二內側堤壁之間；以及 一第三電極，位於該第三內側堤壁上， 其中該第三電極包括一第一電極延伸段、一第二電極延伸段及複數個電極連接器，該第一電極延伸段位於該第三內側堤壁的一側，該第二電極延伸段位於該第三內側堤壁的另一側，以及該複數個電極連接器連接該第一電極延伸段和該第二電極延伸段。
  9. 如請求項8所述之顯示裝置，其中： 該複數個發光元件包括複數個第一發光元件及複數個第二發光元件，該複數個第一發光元件係位於該第一電極和該第一電極延伸段上，該複數個第二發光元件係位於該第二電極和該第二電極延伸段上，以及 該複數個第一發光元件的複數個第一端部和該複數個第二發光元件的複數個第一端部在該第二方向上面向同一側。
  10. 如請求項8所述之顯示裝置，其中複數個該第一圖案部分係位於該第一內側堤壁與該第三內側堤壁之間，以及該第二內側堤壁與該第三內側堤壁之間。
  11. 如請求項8所述之顯示裝置，其中： 複數個該第一堤壁部件係位於在該第二方向上彼此間隔開之該複數個第一堤壁突出部分之間； 複數個該第二堤壁部件係位於在該第二方向上彼此間隔開之該複數個第二堤壁突出部分之間； 該第三電極的該複數個電極連接器包括沿該第一方向突出的複數個突出部分；以及 該複數個突出部分係位於該複數個第一堤壁部件之間或該複數個第二堤壁部件之間。
  12. 如請求項11所述之顯示裝置，其中： 該複數個第二圖案部分係位於該複數個第一堤壁部件與該複數個第一堤壁突出部分之間，以及 該第一絕緣層進一步包括一第三圖案部分，該第三圖案部分連接複數個該第一圖案部分和複數個第二圖案部分。
  13. 如請求項8所述之顯示裝置，其進一步包括： 一第二絕緣層，覆蓋該第一內側堤壁、該第二內側堤壁、該第一電極和該第二電極，該第二絕緣層係與該第一堤壁部件和該第二堤壁部件間隔開， 其中該第二絕緣層位於該第一堤壁部件與該複數個第一堤壁突出部分之間。
  14. 一種顯示裝置，其包括： 一基板； 一通孔層，位於該基板上； 複數個外側堤壁，位於該通孔層上且彼此間隔開； 複數個堤壁部件，位於該複數個外側堤壁之間的該通孔層上，並與該複數個外側堤壁間隔開； 一第一電極和一第二電極，位於該複數個外側堤壁之間且彼此間隔開，該第一電極和該第二電極的至少一部分位於該複數個外側堤壁和該複數個堤壁部件之間； 一第一絕緣層，覆蓋該第一電極和該第二電極，該第一絕緣層與該複數個外側堤壁和該複數個堤壁部件間隔開； 複數個發光元件，至少具有在該第一電極或該第二電極上的複數個第一端部；以及 一第二絕緣層，包括部分覆蓋該複數個發光元件的一第一圖案部分，及位於該複數個外側堤壁與該複數個堤壁部件之間之複數個第二圖案部分。
  15. 如請求項14所述之顯示裝置，其中： 該複數個外側堤壁係沿一第一方向延伸且在與該第一方向相交的一第二方向上彼此間隔開； 該顯示裝置進一步包括在該第一方向上與該複數個堤壁部件間隔開中的一第一內側堤壁和一第二內側堤壁；以及 該第一電極和該第二電極的至少一部分係位於該第一內側堤壁和該第二內側堤壁上。
  16. 如請求項15所述之顯示裝置，其進一步包括： 一導電層，位於該通孔層和該基板之間；以及 一第一電極接觸孔和一第二電極接觸孔，位於該複數個堤壁部件與該複數個外側堤壁之間，該第一電極接觸孔和該第二電極接觸孔係藉由該通孔層暴露部分的該導電層， 其中該第一電極接觸孔和該第二電極接觸孔藉由該複數個堤壁部件彼此間隔開。
  17. 如請求項16所述之顯示裝置，其中： 該第一電極藉由該第一電極接觸孔與該導電層接觸； 該第二電極藉由該第二電極接觸孔與該導電層接觸；以及 該第二絕緣層的該複數個第二圖案部分在該顯示裝置的一厚度方向上與該第一電極接觸孔和該第二電極接觸孔重疊。
  18. 如請求項16所述之顯示裝置，其中該第二絕緣層的該複數個第二圖案部分的每一個的複數個側表面皆與該複數個堤壁部件直接接觸。
  19. 如請求項16所述之顯示裝置，其中： 該第二絕緣層進一步包括連接該第一圖案部分和該第二圖案部分中的一第三圖案部分，以及 該第三圖案部分係位於該複數個堤壁部件之間，且該複數個堤壁部件係在該第一方向上與該第一內側堤壁和該第二內側堤壁間隔開。
  20. 如請求項15所述之顯示裝置，其中該第一內側堤壁和該第二內側堤壁具有與該複數個外側堤壁和該複數個堤壁部件相同的厚度。
TW110146401A 2020-12-11 2021-12-10 顯示裝置 TW202242513A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0173292 2020-12-11
KR1020200173292A KR20220083901A (ko) 2020-12-11 2020-12-11 표시 장치

Publications (1)

Publication Number Publication Date
TW202242513A true TW202242513A (zh) 2022-11-01

Family

ID=81941830

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110146401A TW202242513A (zh) 2020-12-11 2021-12-10 顯示裝置

Country Status (4)

Country Link
US (1) US20220190071A1 (zh)
KR (1) KR20220083901A (zh)
TW (1) TW202242513A (zh)
WO (1) WO2022124820A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152155A (ja) * 2015-02-18 2016-08-22 株式会社ジャパンディスプレイ 表示装置
JP2019016504A (ja) * 2017-07-06 2019-01-31 株式会社ジャパンディスプレイ 表示装置、及び表示装置の製造方法
KR20200134908A (ko) * 2019-05-24 2020-12-02 엘지디스플레이 주식회사 디스플레이 패널
KR20200138479A (ko) * 2019-05-29 2020-12-10 삼성디스플레이 주식회사 표시 장치
KR20200137847A (ko) * 2019-05-31 2020-12-09 엘지디스플레이 주식회사 표시장치 및 표시장치의 제조방법

Also Published As

Publication number Publication date
US20220190071A1 (en) 2022-06-16
WO2022124820A1 (ko) 2022-06-16
KR20220083901A (ko) 2022-06-21

Similar Documents

Publication Publication Date Title
KR20210055831A (ko) 표시 장치
US20220254813A1 (en) Display device and method of fabricating the same
KR20220077287A (ko) 표시 장치
CN116057614A (zh) 显示装置
TW202242513A (zh) 顯示裝置
US20230246135A1 (en) Display device and method of manufacturing the same
CN220358090U (zh) 显示装置
US20230016834A1 (en) Display device
US20230145007A1 (en) Display device
US20220037394A1 (en) Display device
US20230260981A1 (en) Display device
US20220293672A1 (en) Display device
US20220254970A1 (en) Display device
KR20230132030A (ko) 표시 장치 및 이의 제조 방법
KR20230132031A (ko) 표시 장치 및 이의 제조 방법
KR20230142012A (ko) 표시 장치
KR20230161005A (ko) 표시 장치
KR20230142010A (ko) 표시 장치
KR20230167186A (ko) 표시 장치
KR20240017198A (ko) 표시 장치 및 이의 제조 방법
KR20230131308A (ko) 표시 장치
KR20240029654A (ko) 표시 장치
KR20240005259A (ko) 표시 장치 및 이의 제조 방법
KR20240003011A (ko) 표시 장치 및 이의 제조 방법
KR20230142053A (ko) 표시 장치