TW202238885A - 封裝結構及其製造方法 - Google Patents

封裝結構及其製造方法 Download PDF

Info

Publication number
TW202238885A
TW202238885A TW111107855A TW111107855A TW202238885A TW 202238885 A TW202238885 A TW 202238885A TW 111107855 A TW111107855 A TW 111107855A TW 111107855 A TW111107855 A TW 111107855A TW 202238885 A TW202238885 A TW 202238885A
Authority
TW
Taiwan
Prior art keywords
insulating body
tcv
carrier
die
opening
Prior art date
Application number
TW111107855A
Other languages
English (en)
Inventor
吳松岳
黃見翎
廖仁駿
謝靜華
李佩璇
劉家宏
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202238885A publication Critical patent/TW202238885A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種封裝結構包括載板、晶粒及第一重佈線結構。載板具有第一表面及與第一表面相對的第二表面。載板包括絕緣本體及嵌置在絕緣本體中的載板穿孔（TCV）。晶粒設置在載板的第一表面上。晶粒與TCV電性連接。第一重佈線結構設置在載板的第二表面上。

Description

封裝結構及其製造方法
本發明實施例是有關於一種封裝結構及其製造方法，且特別是有關於一種具有載板穿孔的封裝結構及其製造方法。
由於各種電子元件（例如，電晶體、二極體、電阻器、電容器等）的積體密度持續提高，半導體行業已經歷快速增長。在很大程度上，積體密度的此種提高來自於最小特徵大小（minimum feature size）的反覆減小，此使得更多元件能夠被積體到給定面積中。近來對小型化、更高的速度及更大的頻寬以及更強的熱擴散能力的需求增長。因此，對更小及更具創造性的半導體晶粒封裝技術的需要已增長。
一種封裝結構包括載板、晶粒及第一重佈線結構。所述載板具有第一表面及與所述第一表面相對的第二表面。所述載板包括絕緣本體及嵌置在所述絕緣本體中的載板穿孔。所述晶粒設置在所述載板的所述第一表面上。所述晶粒與所述載板穿孔電性連接。所述第一重佈線結構設置在所述載板的所述第二表面上。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下闡述元件及排列的具體實例以簡化本公開。當然，這些僅為實例而非旨在進行限制。舉例來說，在以下說明中，在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中在第一特徵與第二特徵之間可形成附加特徵從而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開可在各種實例中重複使用附圖標號及/或字母。此種重複使用是為了簡明及清晰起見，且自身並不表示所討論的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在…之下（beneath）”、“在…下方（below）”、“下部的（lower）”、“在…上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所示一個元件或特徵與另一（其他）元件或特徵的關係。除了圖中所繪示的取向以外，所述空間相對性用語還旨在囊括器件在使用或操作中的不同取向。裝置可具有其他取向（旋轉90度或處於其他取向），且本文中所使用的空間相對性描述語可同樣相應地作出解釋。
也可包括其他特徵及製程。舉例來說，可包括測試結構以説明對三維（three dimensional；3D）封裝或三維積體電路（three-dimensional integrated circuit；3DIC）裝置進行驗證測試。所述測試結構可例如包括在重佈線層中或在基板上形成的測試墊（test pad），以便能夠對3D封裝或3DIC進行測試、對探針及/或探針卡（probe card）進行使用等。可對中間結構以及最終結構執行驗證測試。另外，可將本文中所公開的結構及方法與包括對已知良好晶粒進行中間驗證的測試方法結合使用，以提高良率並降低成本。
圖1A到圖1E是根據本公開一些實施例的載板C1的製造流程的示意性剖視圖。參照圖1A，在犧牲膜SF上提供絕緣本體100。在一些實施例中，犧牲膜SF由有機材料製成。舉例來說，犧牲膜SF由例如以下聚合材料製成：縮醛（acetal）、丙烯酸、纖維素（cellulose）、乙酸（acetate）、聚乙烯、聚苯乙烯、乙烯（vinyl）、尼龍（nylon）、聚烯烴、聚酯、矽酮、石蠟（paraffin）或其組合。在一些實施例中，絕緣本體100由介電材料製成。舉例來說，絕緣本體100由例如陶瓷或玻璃等無機材料製成。在一些實施例中，絕緣本體100由氮化鋁（AlN）、氧化鋁（Al 2O 3）、氮化矽（Si 3N 4）、碳化矽（SiC）等製成。在一些實施例中，絕緣本體100不含填料（filler）。在一些實施例中，絕緣本體100是電性絕緣體。換句話說，絕緣本體100不是導電的。在一些實施例中，絕緣本體100不是熱絕緣的。換句話說，絕緣本體100是導熱的。在一些實施例中，絕緣本體100的楊氏模數介於從約50 GPa到約700 GPa的範圍內。舉例來說，當絕緣本體100由AlN、Al 2O 3、Si 3N 4、SiC或玻璃製成時，絕緣本體100的楊氏模數分別為約302 GPa到約348 GPa、約344 GPa到約408 GPa、約166 GPa到約297 GPa、約401 GPa到約700 GPa或約50 GPa到約90 GPa。在一些實施例中，絕緣本體100的硬度介於從約5 Moh’s到約10 Moh’s的範圍內。在一些實施例中，絕緣本體100的熱膨脹係數（thermal expansion coefficient；CTE）介於從約2.6 ppm/℃到約9.7 ppm/℃的範圍內。在一些實施例中，絕緣本體100的熱導率介於從約0.96 W/m·K到約350 W/m·K的範圍內。在一些實施例中，絕緣本體100具有介於從約50 μm到約1000 μm的範圍內的厚度t 100。在一些實施例中，絕緣本體100具有第一表面100a及與第一表面100a相對的第二表面100b。如圖1A中所示，犧牲膜SF貼合到絕緣本體100的第二表面100b。
在一些實施例中，絕緣本體100具有形成在絕緣本體100中的多個開口OP。可通過例如雷射鑽孔、機械鑽孔、蝕刻等形成開口OP。如圖1A中所示，每一開口OP從絕緣本體100的第一表面100a延伸到絕緣本體100的第二表面100b。也就是說，每一開口OP穿透過絕緣本體100。舉例來說，每一開口OP的深度D OP實質上等於絕緣本體100的厚度t 100。在一些實施例中，每一開口OP的深度D OP介於從約50 μm到約1000 μm的範圍內。在一些實施例中，開口OP局部地暴露出犧牲膜SF。在一些實施例中，每一開口OP具有傾斜的側壁SW OP。也就是說，每一開口OP在絕緣本體100的第一表面100a處的第一直徑DA OP不同於每一開口OP在第二表面100b處的第二直徑DB OP。舉例來說，如圖1A中所示，每一開口OP的第一直徑DA OP大於每一開口OP的第二直徑DB OP。也就是說，每一開口OP可呈圓錐台（conical frustum）的形式。然而，本公開並不僅限於此。在一些替代性實施例中，每一開口OP可具有實質上直的側壁SW OP。也就是說，每一開口OP的第一直徑DA OP可實質上等於每一開口OP的第二直徑DB OP，且每一開口OP可呈圓柱體（cylinder）的形式。在一些實施例中，第一直徑DA OP介於從約20 μm到約500 μm的範圍內，且第二直徑DB OP介於從約5 μm到約500 μm的範圍內。在一些實施例中，兩個相鄰的開口OP被形成為具有介於從約100 μm到約1000 μm的範圍內的節距p1。應注意的是，在整個公開通篇中，兩個相鄰的元件的節距表示這兩個相鄰的元件的中心之間的距離。
參照圖1B，在絕緣本體100上共形地形成晶種材料層112a。換句話說，在絕緣本體100上及在開口OP內形成晶種材料層112a。舉例來說，晶種材料層112a覆蓋絕緣本體100的第一表面100a且延伸到開口OP中以覆蓋開口OP的側壁SW OP。在一些實施例中，晶種材料層112a還覆蓋犧牲膜SF的被暴露出的部分。如圖1B中所示，晶種材料層112a與絕緣本體100實體接觸。可通過濺鍍製程、物理氣相沉積（physical vapor deposition；PVD）製程等形成晶種材料層112a。在一些實施例中，晶種材料層112a由兩個子層（未示出）構成。第一子層可包含鈦、氮化鈦、鉭、氮化鉭、其他合適的材料或其組合。另一方面，第二子層可包含銅、銅合金或其他合適的材料選擇。
參照圖1C，在晶種材料層112a上沉積導電材料層114a。舉例來說，在位於絕緣本體100的第一表面100a的頂部上的晶種材料層112a上以及在位於開口OP內的晶種材料層112a上形成導電材料層114a。在一些實施例中，通過鍍覆製程形成導電材料層114a。鍍覆製程是例如電鍍製程、浸鍍（immersion plating）製程等。在一些實施例中，導電材料層114a由鋁、鈦、銅、鎳、鎢及/或其合金製成。
參照圖1C及圖1D，移除晶種材料層112a的一部分及導電材料層114a的一部分，以在絕緣本體100的每一開口OP內分別形成晶種層112及導電層114。在一些實施例中，移除晶種材料層112a的所述部分及導電材料層114a的所述部分直到暴露出絕緣本體100的第一表面100a。舉例來說，移除晶種材料層112a及導電材料層114a位於絕緣本體100的第一表面100a上方的部分，以形成晶種層112及導電層114。在一些實施例中，通過平坦化製程、蝕刻製程等移除晶種材料層112a的所述部分及導電材料層114的所述部分。平坦化製程包括例如化學機械拋光（chemical mechanical polishing；CMP）製程、機械研磨製程等。蝕刻製程包括例如非等向性蝕刻製程（例如乾式蝕刻）或等向性蝕刻製程（例如濕式蝕刻）。在一些實施例中，同一開口OP內的剩餘的晶種層112及剩餘的導電材料層114a被統稱為載板穿孔（throguh carrier via；TCV）110。如圖1D中所示，在絕緣本體100內嵌置多個TCV 110。
參照圖1D及圖1E，移除犧牲膜SF以暴露出絕緣本體100的第二表面100b，從而獲得載板C1。在一些實施例中，通過蝕刻製程、剝離製程等移除犧牲膜SF。在一些實施例中，載板C1包括絕緣本體100及TCV 110。TCV 110嵌置在絕緣本體100中。舉例來說，絕緣本體100在側向上包封TCV 110。在一些實施例中，由於TCV 110是通過向開口OP中填充晶種層112及導電材料層114而形成，因此TCV 110的幾何形狀實質上相同於絕緣本體100的開口OP。舉例來說，每一TCV 110的高度H 110實質上相同於每一開口OP的深度D OP（在圖1A中示出）。如圖1E中所示，每一TCV 110穿透過絕緣本體100。換句話說，每一TCV 110的高度H 110實質上等於絕緣本體100的厚度t 100。在一些實施例中，每一TCV 110的高度H 110介於從約50 μm到約1000 μm的範圍內。在一些實施例中，每一TCV 110具有傾斜的側壁SW 110。也就是說，每一TCV 110的第一直徑DA 110不同於每一TCV 110的第二直徑DB 110。舉例來說，如圖1E中所示，每一TCV 110的第一直徑DA 110大於每一TCV 110的第二直徑DB 110。也就是說，每一TCV 110可呈圓錐台的形式。然而，本公開並不僅限於此。在一些替代性實施例中，依據絕緣本體100的開口OP的形狀而定，TCV 110可具有實質上直的側壁SW 110。也就是說，每一TCV 110的第一直徑DA 110可實質上等於每一TCV 110的第二直徑DB 110，且每一TCV 110可呈圓柱體的形式。在一些實施例中，第一直徑DA 110介於從約20 μm到約500 μm的範圍內，且第二直徑DB 110介於從約5 μm到約500 μm的範圍內。在一些實施例中，兩個相鄰的TCV 110被形成為具有介於從約100 μm到約1000 μm的範圍內的節距p2。
在一些實施例中，每一TCV 110具有晶種層112及被晶種層112環繞的導電層114。在一些實施例中，晶種層112與絕緣本體100實體接觸。也就是說，每一TCV 110與絕緣本體100實體接觸。如圖1E中所示，TCV 110的頂表面T 110及底表面B 110被絕緣本體100暴露出。舉例來說，TCV 110的頂表面T 110與絕緣本體100的第一表面100a實質上共面。相似地，TCV 110的底表面B 110與絕緣本體100的第二表面100b實質上共面。在一些實施例中，TCV 110的頂表面T 110及絕緣本體100的第一表面100a被統稱為載板C1的第一表面S1。另一方面，TCV 110的底表面B 110及絕緣本體100的第二表面100b被統稱為載板C1的第二表面S2。在一些實施例中，載板C1的第一表面S1與載板C1的第二表面S2相對。
如上所述，通過電鍍製程形成TCV 110。與通過無電鍍覆製程或導電膠填充製程（conductive paste filling process）形成的TCV相比，通過電鍍製程形成的TCV 110具有較高的電導率、較高的產量（throughput）以及較高的品質（即，在TCV 110內不具有空隙（void））。這樣一來，可有效地降低製造載板C1的總成本且可確保載板C1的品質。
應注意的是，圖1A到圖1E中所示的製程是製造載板C1的方法中的一種。以下將結合圖2A到圖2E闡述製造載板C1的另一種方式。
圖2A到圖2E是根據本公開一些替代性實施例的載板C1的製造流程的示意性剖視圖。參照圖2A，提供絕緣本體100。圖2A中的絕緣本體100相似於圖1A中的絕緣本體100，因此在本文中不再對其予以贅述。然而，如圖2A中所示，開口OP不穿透過絕緣本體100。舉例來說，每一開口OP的深度D OP小於絕緣本體100的厚度t 100。另外，在圖2A中省略圖1A中的犧牲膜。換句話說，絕緣本體100的第二表面100b在圖2A中被暴露出。
參照圖2B到圖2D，圖2B到圖2D中所示的步驟相似於圖1B到圖1D中所示的步驟，因此在本文中不再對其予以贅述。
參照圖2D及圖2E，移除絕緣本體100的一部分以暴露出TCV 110的底表面B 110，從而獲得載板C1。舉例來說，從圖2D中所示的第二表面100b對絕緣本體100執行平坦化製程或蝕刻製程，直到露出TCV 110的底表面B 110。平坦化製程包括例如CMP製程、機械研磨製程等。蝕刻製程包括例如非等向性蝕刻製程（例如乾式蝕刻）或等向性蝕刻製程（例如濕式蝕刻）。在一些實施例中，可從TCV 110的底表面B 110對TCV 110進行輕微平坦化或蝕刻，以進一步減小載板C1的總厚度。應注意的是，儘管圖1A到圖1E與圖2A到圖2E示出製造載板C1的兩種不同方法，然而通過這兩種方法獲得的載板C1的結構可實質上相同。
在一些實施例中，載板C1可用於各種應用中。舉例來說，載板C1可被導入到各種封裝結構中，以用作支撐機構且同時能提供電性路徑。以下將結合圖3A到圖3G、圖4A到圖4G及圖5對載板C1的應用進行闡述。
圖3A到圖3G是根據本公開一些實施例的封裝結構10的製造流程的示意性剖視圖。參照圖3A，提供圖1E及圖2E中的載板C1。此後，在絕緣本體100的第一表面S1上形成多個佈線圖案200。舉例來說，佈線圖案200被形成為與TCV 110的頂表面T 110實體接觸，以提供與TCV 110的電性連接。在一些實施例中，通過在鍍覆製程之後進行蝕刻製程來形成佈線圖案200。鍍覆製程包括例如電鍍製程、無電鍍覆製程、浸鍍製程等。蝕刻製程包括例如非等向性蝕刻製程（例如乾式蝕刻）或等向性蝕刻製程（例如濕式蝕刻）。在一些實施例中，佈線圖案200包含銅、鎳、鈦、其組合等。
參照圖3B，在佈線圖案200上形成多個絕緣層穿孔（through insulating via；TIV）300。在一些實施例中，通過以下步驟形成TIV 300。首先，在佈線圖案200及載板C1的第一表面S1上共形地形成晶種材料層（未示出）。在一些實施例中，晶種材料層包括鈦/銅複合層且通過濺鍍製程形成。此後，在晶種材料層上形成具有開口的光阻層（未示出），且光阻層的開口暴露出隨後形成的TIV 300的預期位置。之後，執行鍍覆製程以在被光阻層的開口暴露出的晶種材料層上形成金屬材料層（例如，銅層）。接著移除光阻層及下伏的晶種材料層，以形成TIV 300。
如圖3B中所示，在載板C1的第一表面S1上設置晶粒400。在一些實施例中，通過拾取及放置製程等來設置晶粒400。在一些實施例中，通過黏合層AD將晶粒400貼合到載板C1的第一表面S1。舉例來說，黏合層AD夾置在晶粒400與載板C1的第一表面S1之間，以將晶粒400固定在適當位置。在一些實施例中，黏合層AD覆蓋佈線圖案200中的一些佈線圖案200。換句話說，佈線圖案200中的一些佈線圖案200直接位於晶粒400下。在一些實施例中，黏合層AD包括晶粒貼合膜（die attach film；DAF）等。在一些實施例中，每一晶粒400包括半導體基板402及多個導電柱404。在一些實施例中，半導體基板402由矽或鍺製成。然而，本公開並不僅限於此。半導體基板402還可包含其他合適的半導體材料，例如週期表中的第III族、第IV族及/或第V族中的元素。如圖3B中所示，導電柱404設置在半導體基板402上。舉例來說，導電柱404從半導體基板402突出。導電柱404可為銅柱或其他合適的金屬柱。在一些實施例中，晶粒400還包括嵌置在半導體基板402中或位於導電柱404與半導體基板402之間的內連結構（未示出）及多個導電墊（未示出）。
在一些實施例中，晶粒400具有主動表面AS及與主動表面AS相對的後表面RS。如圖3B中所示，晶粒400的後表面RS貼合到黏合層AD而晶粒400的主動表面AS面朝上。在一些實施例中，晶粒400的主動表面AS被暴露到大氣環境。
在一些實施例中，在放置晶粒400之前形成TIV 300。然而，本公開並不僅限於此。在一些替代性實施例中，可在形成TIV 300之前放置晶粒400。
參照圖3C，在載板C1的第一表面S1上形成包封體500，以在側向上包封TIV 300及晶粒400。在一些實施例中，包封體500包含模塑化合物、模塑底部填充膠、樹脂（例如環氧樹脂）等。在一些替代性實施例中，包封體500包含光敏性材料，例如聚苯並惡唑（polybenzoxazole；PBO）、聚醯亞胺（polyimide；PI）、苯並環丁烯（benzocyclobutene；BCB）、其組合等。在一些實施例中，包封體500包含填料。填料可為由二氧化矽、二氧化鋁等製成的顆粒。在一些實施例中，通過以下步驟形成包封體500。首先，通過模塑製程在佈線圖案200及載板C1的第一表面S1上形成絕緣材料（未示出），以包封TIV 300及晶粒400。模塑製程包括例如轉移模塑製程、壓縮模塑製程等。在模塑製程期間，導電柱404被絕緣材料包封。換句話說，導電柱404未被暴露出且被絕緣材料良好地保護住。此後，對絕緣材料進行研磨直到暴露出TIV 300的頂表面及導電柱404的頂表面，以形成包封體500。在一些實施例中，通過機械研磨製程及/或CMP製程對絕緣材料進行研磨。在一些實施例中，還對TIV 300的一些部分及導電柱404的一些部分進行輕微研磨。如圖3C中所示，在研磨製程之後，TIV 300穿透過包封體500。
參照圖3D，在TIV 300、晶粒400及包封體500上形成重佈線結構600。在一些實施例中，重佈線結構600包括多個導電圖案602、多個導通孔604及介電層606。在一些實施例中，通過在鍍覆製程之後進行蝕刻製程形成導電圖案602及導通孔604。鍍覆製程包括例如電鍍製程、無電鍍覆製程、浸鍍製程等。蝕刻製程包括例如非等向性蝕刻製程（例如乾式蝕刻）或等向性蝕刻製程（例如濕式蝕刻）。在一些實施例中，同時形成導電圖案602與下伏的導通孔604。在一些實施例中，導電圖案602及導通孔604的材料包括鋁、鈦、銅、鎳、鎢及/或其合金。在一些實施例中，介電層606包封導電圖案602及導通孔604。在一些實施例中，介電層606是由PBO、PI、BCB、其組合等製成的聚合物層。為簡明起見，介電層606在圖3D中被示出為塊狀層（bulky layer），然而應理解的是，介電層606可由多個介電層構成。
如圖3D中所示，導通孔604與TIV 300及晶粒400的導電柱404實體接觸。換句話說，導通孔604在重佈線結構600與TIV 300之間以及重佈線結構600與晶粒400之間提供電性連接。在一些實施例中，晶粒400依序經由重佈線結構600、TIV 300及佈線圖案200與載板C1的TCV 110電性連接。
參照圖3D及圖3E，將圖3D中所示的結構上下翻轉，以使得載板C1的第二表面S2面朝上。此後，在載板C1的第二表面S2上形成重佈線結構700。在一些實施例中，重佈線結構700包括多個導電圖案702、多個導通孔704及介電層706。重佈線結構700的導電圖案702、導通孔704及介電層706分別相似於重佈線結構600的導電圖案602、導通孔604及介電層606，因此在本文中不再對其予以贅述。為簡明起見，介電層706在圖3E中被示出為塊狀層，然而應理解的是，介電層706可由多個介電層構成。導電圖案702與介電層706的介電層交替堆疊。在一些實施例中，垂直方向上的兩個相鄰的導電圖案702經由夾置在所述兩個相鄰的導電圖案702之間的導通孔704與彼此電性連接。如圖3E中所示，最底部的導電圖案702與TCV 110的底表面B 110實體接觸。換句話說，重佈線結構700經由最底部的導電圖案702與TCV 110電性連接。在一些實施例中，介電層706暴露出最頂部的導電圖案702。應注意的是，儘管圖3A到圖3E示出佈線圖案200、TIV 300、晶粒400、包封體500及重佈線結構600是在形成重佈線結構700之前形成在載板C1上，然而本公開並不僅限於此。在一些替代性實施例中，重佈線結構700可在佈線圖案200、TIV 300、晶粒400、包封體500及重佈線結構600之前形成在載板C1上。
參照圖3F，在重佈線結構700上形成多個導電端子800。舉例來說，在被介電層706暴露出的最頂部的導電圖案702上形成導電端子800。在一些實施例中，導電端子800是焊料球、球柵陣列（ball grid array；BGA）球等。在一些實施例中，導電端子800由具有低電阻率的導電材料（例如Sn、Pb、Ag、Cu、Ni、Bi或其合金）製成。
參照圖3F及圖3G，將圖3F中所示的結構上下翻轉且對所述結構執行單體化製程，以獲得封裝結構10。在一些實施例中，單體化製程通常涉及使用旋轉刀片（rotation blade）及/或雷射光束進行切割。換句話說，單體化製程包括雷射切分製程、機械切分製程、雷射開槽製程（laser grooving process）、其他合適的製程或其組合。
圖4A到圖4G是根據本公開一些替代性實施例的封裝結構20的製造流程的示意性剖視圖。參照圖4A，提供載板C1’。在一些實施例中，圖4A中的載板C1’相似於圖1E及圖2E中的載板C1，因此在本文中不再對其予以贅述。圖4A中的載板C1’與圖1E及圖2E中的載板C1之間的不同之處在於，圖4A所示的載板C1’中的兩個相鄰的TCV 110之間的節距p2大於圖1E及圖2E所示的載板C1中的兩個相鄰的TCV 110之間的節距p2。隨後，在絕緣本體100中形成空腔CV。換句話說，載板C1’的絕緣本體100具有空腔CV。在一些實施例中，通過雷射鑽孔、機械鑽孔、蝕刻等形成空腔CV。在一些實施例中，空腔CV形成在相鄰的TCV 110之間。換句話說，空腔CV被TCV 110環繞。在一些實施例中，空腔CV的深度D CV小於每一開口OP的深度D OP。相似地，空腔CV的深度D CV也小於每一TCV 110的高度H 110。也就是說，空腔CV不穿透過絕緣本體100。舉例而言，空腔CV的深度D CV介於從約50 μm到約750 μm的範圍內。在一些實施例中，空腔CV的側壁SW CV是傾斜的。在一些實施例中，絕緣本體100的第一表面100a、TCV 110的頂表面T 110、空腔CV的側壁SW CV及空腔CV的底表面B CV被統稱為載板C1’的第一表面S1。
參照圖4B，在空腔CV內設置晶粒400。在一些實施例中，圖4B中的晶粒400相似於圖3B中的晶粒400，因此在本文中不再對其予以贅述。如圖4B中所示，晶粒400被放置成使得晶粒400的主動表面AS面朝上。另一方面，晶粒400的後表面RS通過黏合層AD貼合到空腔CV的底表面B CV。如上所述，底表面B CV被認為是載板C1’的第一表面S1的一部分，因此晶粒400被認為是設置在載板C1’的第一表面S1上。在一些實施例中，黏合層AD包括晶粒貼合膜等。
參照圖4C，在空腔CV中形成包封體500，以在側向上包封晶粒400。也就是說，晶粒400及包封體500二者均位於空腔CV內，且包封體500的至少一部分夾置在晶粒400與絕緣本體100之間。在一些實施例中，圖4C中的包封體500相似於圖3C中的包封體500，因此在本文中不再對其予以贅述。如圖4C中所示，包封體500暴露出晶粒400的導電柱404的頂表面，以用於將來的電性連接。
參照圖4D，在絕緣本體100、TCV 110、晶粒400及包封體500上形成重佈線結構600。在一些實施例中，重佈線結構600包括多個導電圖案602、多個導通孔604及介電層606。在一些實施例中，圖4D中的導電圖案602、導通孔604及介電層606分別相似於圖3D中的導電圖案602、導通孔604及介電層606，因此在本文中不再對其予以贅述。如圖4D中所示，導通孔604與TCV 110及晶粒400的導電柱404實體接觸。換句話說，導通孔604在重佈線結構600與TCV 110之間以及重佈線結構600與晶粒400之間提供電性連接。在一些實施例中，晶粒400經由重佈線結構600與載板C1’的TCV 110電性連接。
參照圖4D及圖4E，將圖4D中所示的結構上下翻轉，使得載板C1’的第二表面S2面朝上。此後，在載板C1’的第二表面S2上形成重佈線結構700。在一些實施例中，重佈線結構700包括多個導電圖案702、多個導通孔704及介電層706。在一些實施例中，圖4E中的導電圖案702、導通孔704及介電層706分別相似於圖3E中的導電圖案702、導通孔704及介電層706，因此在本文中不再對其予以贅述。
參照圖4F，在重佈線結構700上形成多個導電端子800。在一些實施例中，圖4F中的導電端子800相似於圖3F中的導電端子800，因此在本文中不再對其予以贅述。
參照圖4F及圖4G，將圖4F中所示的結構上下翻轉且對所述結構執行單體化製程，以獲得封裝結構20。在一些實施例中，單體化製程通常涉及使用旋轉刀片及/或雷射光束進行切割。換句話說，單體化製程包括雷射切分製程、機械切分製程、雷射開槽製程、其他合適的製程或其組合。
圖5是根據本公開一些替代性實施例的封裝結構30的示意性剖視圖。參照圖5，封裝結構30包括載板C1、多個佈線圖案200、晶粒400、重佈線結構700、多個連接件900及底部填充層（underfill layer）1000。在一些實施例中，圖5中的載板C1、佈線圖案200、晶粒400及重佈線結構700分別相似於圖3G中的載板C1、佈線圖案200、晶粒400及重佈線結構700，因此在本文中不再對其予以贅述。
如圖5中所示，晶粒400設置在載板C1的第一表面S1上。在一些實施例中，晶粒400以面朝下的方式放置。換句話說，晶粒400被放置成使得晶粒400的主動表面AS面朝下。在一些實施例中，晶粒400通過覆晶接合（flip-chip bonding）接合到佈線圖案200。舉例來說，晶粒400的導電柱404通過連接件900貼合到佈線圖案200。在一些實施例中，連接件900由具有低電阻率的導電材料（例如Sn、Pb、Ag、Cu、Ni、Bi或其合金）製成。
在一些實施例中，底部填充層1000在側向上包封佈線圖案200、晶粒400的導電柱404、及連接件900，以保護這些元件。在一些實施例中，底部填充層1000進一步覆蓋晶粒400的半導體基板402的每一側壁的一部分。在一些實施例中，底部填充層1000的材料是絕緣材料且可包含樹脂（例如，環氧樹脂）、填料材料、應力釋放劑（stress release agent；SRA）、黏合促進劑（adhesion promoter）、其他材料或其組合。在一些實施例中，底部填充層1000是可選的。
如圖5中所示，重佈線結構700與導電端子800依序設置在載板C1的第二表面S2上。在一些實施例中，TCV 110使得在載板C1的第一表面S1上的晶粒400與載板C1的第二表面S2上的重佈線結構700之間能夠進行電性連接。
圖6A到圖6E是根據本公開一些替代性實施例的載板C2的製造流程的示意性剖視圖。參照圖6A，在犧牲膜SF上提供絕緣本體100。在一些實施例中，圖6A中的絕緣本體100及犧牲膜SF分別相似於圖1A中的絕緣本體100及犧牲膜SF，因此在本文中不再對其予以贅述。
參照圖6B，在絕緣本體100的開口OP中形成多個TCV 110a。在一些實施例中，TCV 110a是預先製作的且被放置到絕緣本體100的開口OP中。舉例來說，TCV 110a是預先製作的導電柱或導電支柱。在一些實施例中，TCV 110a被放置成直立在犧牲膜SF上。可通過各種製程將預先製作的TCV 110a放置到開口OP中。以下將結合圖7A到圖7D對這些製程進行闡述。
圖7A到圖7D是將TCV 110a放置在圖6B所示的絕緣本體100的開口OP中的各種方法的示意性剖視圖。
參照圖7A，在絕緣本體100上提供網板（stencil）ST。在一些實施例中，網板ST具有多個孔AP，且每一孔AP暴露出絕緣本體100的對應的開口OP。在提供網板ST之後，將多個預先製作的TCV 110a放置在網板ST上。此後，在網板ST及TCV 110a上提供刮板（scraper）SC。在一些實施例中，刮板SC沿著絕緣本體100的跨度（span）移動且在其移動期間將網板ST上方的TCV 110a刮入到網板ST的孔AP及絕緣本體100的開口OP中。舉例來說，TCV 110a能夠在網板ST的上表面上滾動，且刮板SC可容易地將TCV 110a驅入到網板ST的孔AP及絕緣本體100的開口OP中。
參照圖7B，在絕緣本體100上提供網板ST。在一些實施例中，網板ST具有多個孔AP，且每一孔AP暴露出絕緣本體100的對應的開口OP。在提供網板ST之後，將多個預先製作的TCV 110a放置在網板ST上。此後，使絕緣本體100傾斜，因此通過地心引力（gravitaional force）將TCV 110a驅入到網板ST的孔AP及絕緣本體100的開口OP中。舉例來說，TCV 110a能夠在網板ST的上表面上滾動，且地心引力使TCV 110a落入到網板ST的孔AP及絕緣本體100的開口OP中。在一些實施例中，絕緣本體100在傾斜的同時振動。換句話說，TCV 110a經受特定的振動頻率，以進一步幫助TCV 110a的滾動。
參照圖7C，在絕緣本體100上提供網板ST。在一些實施例中，網板ST具有多個孔AP，且每一孔AP暴露出絕緣本體100的對應的開口OP。在提供網板ST之後，將多個預先製作的TCV 110a放置在網板ST上。此後，將網板ST及TCV 110a上方的抽吸機構（suction mechanism；未示出）打開以向上抽吸TCV 110a。在TCV 110a被向上抽吸並在空氣中漂浮之後，關閉抽吸機構，因此TCV 110a將由於地心引力而下落到網板ST的孔AP及絕緣本體100的開口OP中。可重複進行多次以上製程直到每一開口OP容置一個TCV 110a。
參照圖7D，通過拾取及放置製程將TCV 110a放置到絕緣本體100的開口OP中。舉例來說，通過放置工具TL一個接一個地拾取預先製作的TCV 110a，且通過放置工具TL將預先製作的TCV 110a一個接一個地放置到絕緣本體100的開口OP中。
儘管在圖7A到圖7D中將TCV 110a放置到絕緣本體100的開口OP中的製程被示出為各別的製程，但本公開並不僅限於此。在一些替代性實施例中，可對圖7A到圖7D中分別示出的製程中的至少兩者進行組合來將TCV 110a放置到絕緣本體100的開口OP中。
返回參照圖6B，每一TCV 110a的高度H 110a實質上相同於每一開口OP的深度D OP。在一些實施例中，每一TCV 110a的高度H 110a介於從約50 μm到約1000 μm的範圍內。在一些實施例中，每一TCV 110a具有實質上直的側壁SW 110a。也就是說，每一TCV 110a的第一直徑DA 110a可實質上等於每一TCV 110a的第二直徑DB 110a，且每一TCV 110a可呈圓柱體的形式。如圖6B中所示，每一TCV 110a的第一直徑DA 110a小於每一開口OP的第一直徑DA OP。同時，每一TCV 110a的第一直徑DA 110a及第二直徑DB 110a實質上等於每一開口OP的第二直徑DB OP。然而，本公開並不僅限於此。在一些替代性實施例中，每一TCV 110a的第一直徑DA 110a及第二直徑DB 110a二者均小於每一開口OP的第一直徑DA OP及第二直徑DB OP。在一些實施例中，第一直徑DA 110a及第二直徑DB 110a介於從約50 μm到約300 μm的範圍內。在一些實施例中，兩個相鄰的TCV 110a被形成為具有介於從約100 μm到約1000 μm的範圍內的節距p2。
參照圖6C，在絕緣本體100上形成填充材料層120a。在一些實施例中，填充材料層120a覆蓋絕緣本體100的第一表面100a且填充到絕緣本體100的開口OP中。在一些實施例中，位於絕緣本體100的開口OP中的TCV 110a被填充材料層120a包封。換句話說，TCV 110a未被暴露出且被填充材料層120a良好地保護住。在一些實施例中，填充材料層120a由有機材料製成。舉例來說，填充材料層120a由例如以下聚合材料製成：縮醛、丙烯酸、纖維素、乙酸、聚乙烯、聚苯乙烯、乙烯、尼龍、聚烯烴、聚酯、矽酮、石蠟或其組合。在一些替代性實施例中，填充材料層120a由模塑化合物製成。當填充材料層120a由模塑化合物製成時，填充材料層120a還可包含填料。填料可為由二氧化矽、二氧化鋁等製成的顆粒。在一些實施例中，通過原子層沉積（atomic layer deposition；ALD）、化學氣相沉積（chemical vapor deposition；CVD）、電漿增強型化學氣相沉積（plasma enhanced chemical vapor deposition；PECVD）、高密度電漿化學氣相沉積（high density plasma chemical vapor deposition；HDPCVD）、物理氣相沉積（PVD）等形成填充材料層120a。作為另外一種選擇，可通過轉移模塑製程、壓縮模塑製程或任何其他合適的模塑製程形成填充材料層120a。在一些實施例中，填充材料層120a的楊氏模數介於從約3 GPa到約30 GPa的範圍內。舉例來說，當填充材料層120a由聚合材料製成時，填充材料層120a的楊氏模數介於從約3 GPa到約5 GPa的範圍內。作為另外一種選擇，當填充材料層120a由模塑化合物製成時，填充材料層120a的楊氏模數介於從約15 GPa到約30 GPa的範圍內。
參照圖6C及圖6D，移除填充材料層120a的一部分，以在絕緣本體100的開口OP中形成多個填充圖案120。在一些實施例中，移除填充材料層120a的所述部分直到暴露出TCV 110a的頂表面T 110a。舉例來說，移除絕緣本體100的第一表面100a上方的填充材料層120a以形成填充圖案120。在一些實施例中，通過平坦化製程、蝕刻製程等移除填充材料層120a的所述部分。平坦化製程包括例如CMP製程、機械研磨製程等。蝕刻製程包括例如非等向性蝕刻製程（例如乾式蝕刻）或等向性蝕刻製程（例如濕式蝕刻）。在一些實施例中，填充圖案120夾置在每一TCV 110a與絕緣本體100之間。
參照圖6D及圖6E，移除犧牲膜SF以暴露出絕緣本體100的第二表面100b，從而獲得載板C2。在一些實施例中，通過蝕刻製程、剝離製程等移除犧牲膜SF。在一些實施例中，載板C2包括絕緣本體100、TCV 110a及填充圖案120。TCV 110a嵌置在絕緣本體100及填充圖案120中。舉例來說，每一填充圖案120在側向上包封對應的TCV 110a，且絕緣本體100在側向上包封填充圖案120。在一些實施例中，絕緣本體100與填充圖案120由不同的材料製成。如圖6E中所示，每一TCV 110a及每一填充圖案120穿透過絕緣本體100。換句話說，每一TCV 110a的高度H 110a及每一填充圖案120的高度H 120實質上等於絕緣本體100的厚度t 100。舉例來說，每一TCV 110a的高度H 110a及每一填充圖案120的高度H 120介於從約50 μm到約1000 μm的範圍內。
如圖6E中所示，每一填充圖案120夾置在每一TCV 110a與絕緣本體100之間。換句話說，填充圖案120與絕緣本體100及TCV 110a實體接觸。在一些實施例中，由於填充圖案120是通過對絕緣本體100的開口OP與TCV 110a之間的間隙進行填充而形成，因此填充圖案120的幾何形狀取決於開口OP及TCV 110a的幾何形狀。舉例來說，每一填充圖案120的內側壁ISW 120遵循對應的TCV 110a的與填充圖案120實體接觸的側壁SW 110a的輪廓。相似地，每一填充圖案120的外側壁OSW 120遵循絕緣本體100的對應的開口OP的側壁SW OP的輪廓。換句話說，每一填充圖案120具有與對應的TCV 110a接觸的內側壁ISW 120及與絕緣本體100接觸的外側壁OSW 120。如上所述，每一TCV 110a具有實質上直的側壁SW 110a。由於填充圖案120的內側壁ISW 120遵循TCV 110a的側壁SW 110a的輪廓，因此每一填充圖案120的內側壁ISW 120也是實質上直的。另一方面，如上所述，絕緣本體100的每一開口OP具有傾斜的側壁SW OP。由於填充圖案120的外側壁OSW 120遵循開口的側壁SW OP的輪廓，因此每一填充圖案120的外側壁OSW 120是傾斜的。在一些實施例中，填充圖案120的楊氏模數介於從約3 GPa到約30 GPa的範圍內。舉例來說，當填充圖案120由聚合材料製成時，填充圖案120的楊氏模數介於從約3 GPa到約5 GPa的範圍內。作為另外一種選擇，當填充圖案120由模塑化合物製成時，填充圖案120的楊氏模數介於從約15 GPa到約30 GPa的範圍內。
如圖6E中所示，TCV 110a的頂表面T 110a及填充圖案120的頂表面T 120與絕緣本體100的第一表面100a實質上共面。相似地，TCV 110a的底表面B 110a與絕緣本體100的第二表面100b實質上共面。在一些實施例中，TCV 110a的頂表面T 110a、填充圖案120的頂表面T 120及絕緣本體100的第一表面100a被統稱為載板C2的第一表面S1。另一方面，TCV110a的底表面B 110a及絕緣本體100的第二表面100b被統稱為載板C2的第二表面S2。如上所述，每一TCV 110a的第二直徑DB 110a實質上等於絕緣本體100的每一開口OP的第二直徑DB OP。這樣一來，填充圖案120未在絕緣本體100的第二表面100b處被暴露出（即，未在載板C2的第二表面S2處被暴露出）。然而，本公開並不僅限於此。在一些替代性實施例中，當TCV 110a的第二直徑DB 110a小於絕緣本體100的開口OP的第二直徑DB OP時，填充圖案120的底表面將在絕緣本體100的第二表面100b處被暴露出。在此種情況下，可包括填充圖案120的底表面作為載板C2的第二表面S2的一部分。在一些實施例中，載板C2的第一表面S1與載板C2的第二表面S2相對。
如上所述，TCV 110a是預先製作的且被放置在絕緣本體100的開口OP中。預先製作的TCV 110a能夠實現較高的電導率、較高的產量以及較高的品質（即，在TCV 110a內不具有空隙）。這樣一來，可有效地降低製造載板C2的總成本且可確保載板C2的品質。
圖8A到圖8E是根據本公開一些替代性實施例的載板C2的製造流程的示意性剖視圖。
參照圖8A，提供絕緣本體100。圖8A中的絕緣本體100相似於圖6A中的絕緣本體100，因此在本文中不再對其予以贅述。然而，如圖8A中所示，開口OP不穿透過絕緣本體100。舉例來說，每一開口OP的深度D OP小於絕緣本體100的厚度t 100。另外，在圖8A中省略圖6A中的犧牲膜。換句話說，絕緣本體100的第二表面100b在圖8A中被暴露出。
參照圖8B到圖8D，圖8B到圖8D中所示的步驟相似於圖6B到圖6D中所示的步驟，因此在本文中不再對其予以贅述。
參照圖8D及圖8E，移除絕緣本體100的一部分以暴露出TCV 110a的底表面B 110a，從而獲得載板C2。舉例來說，從圖8D中所示的第二表面100b對絕緣本體100執行平坦化製程或蝕刻製程直到暴露出TCV 110a的底表面B 110a。平坦化製程包括例如CMP製程、機械研磨製程等。蝕刻製程包括例如非等向性蝕刻製程（例如乾式蝕刻）或等向性蝕刻製程（例如濕式蝕刻）。在一些實施例中，可從TCV 110a的底表面B 110a對TCV 110a進行輕微平坦化或蝕刻，以進一步減小載板C2的總厚度。應注意的是，儘管圖6A到圖6E與圖8A到圖8E示出製造載板C2的兩種不同方法，然而通過這兩種方法獲得的載板C2的結構可實質上相同。
在一些實施例中，載板C2可用於各種應用中。舉例來說，載板C2可被導入到各種封裝結構中，以用作支撐機構且同時能提供電性路徑。以下將結合圖9到圖11對載板C2的應用進行闡述。
圖9是根據本公開一些替代性實施例的封裝結構40的示意性剖視圖。參照圖9，圖9中的封裝結構40相似於圖3G中的封裝結構10，因此相似的元件由相同的附圖標號表示，且在本文中不再對其予以贅述。圖9所示封裝結構40與圖3G中的封裝結構10之間的不同之處在於圖3G中的載板C1被圖9中的載板C2所取代。也就是說，圖6E及圖8E中的載板C2被導入到圖9所示的封裝結構40中。如圖9中所示，載板C2的TCV 110a及填充圖案120與佈線圖案200實體接觸。換句話說，TCV 110a被填充圖案120良好地保護住且能夠在載板C2的第一表面S1與第二表面S2之間（即，晶粒400與重佈線結構700之間以及TIV 300與重佈線結構700之間）提供電性連接。
圖10是根據本公開一些替代性實施例的封裝結構50的示意性剖視圖。參照圖10，圖10中的封裝結構50相似於圖4G中的封裝結構20，因此相似的元件由相同的附圖標號表示，且在本文中不再對其予以贅述。圖10所示的封裝結構50與圖4G中的封裝結構20之間的不同之處在於圖4G中的載板C1’被圖10中的載板C2’所取代。在一些實施例中，圖10中的載板C2’相似於圖6E及圖8E中的載板C2，因此在本文中不再對其予以贅述。圖10中的載板C2’與圖6E及圖8E中的載板C2之間的不同之處在於圖10所示的載板C2’中的兩個相鄰的TCV 110a之間的節距p2大於圖6E及圖8E所示的載板C2中的兩個相鄰的TCV 110a之間的節距p2。另外，在絕緣本體100中形成有空腔CV。如圖10中所示，載板C2’的填充圖案120與重佈線結構600實體接觸。舉例來說，載板C2’的填充圖案120與重佈線結構600的介電層606實體接觸。在一些實施例中，TCV 110a被填充圖案120良好地保護住且能夠在載板C2’的第一表面S1與第二表面S2之間（即，晶粒400與重佈線結構700之間）提供電性連接。
圖11是根據本公開一些替代性實施例的封裝結構60的示意性剖視圖。參照圖11，圖11中的封裝結構60相似於圖5中的封裝結構30，因此相似的元件由相同的附圖標號表示，且在本文中不再對其予以贅述。圖11所示封裝結構60與圖5中的封裝結構30之間的不同之處在於圖5中的載板C1被圖11中的載板C2所取代。也就是說，圖6E及圖8E中的載板C2被導入到圖11所示的封裝結構60中。如圖11中所示，載板C2的TCV 110a及填充圖案120與佈線圖案200實體接觸。換句話說，TCV 110a被填充圖案120良好地保護住且能夠在載板C2的第一表面S1與第二表面S2之間（即，晶粒400與重佈線結構700之間）提供電性連接。
圖12A到圖12E是根據本公開一些替代性實施例的載板C3的製造流程的示意性剖視圖。參照圖12A，在犧牲膜SF上提供絕緣本體100。在一些實施例中，圖12A中的絕緣本體100及犧牲膜SF分別相似於圖6A中的絕緣本體100及犧牲膜SF，因此在本文中不再對其予以贅述。然而，在圖12A中，兩個相鄰的開口OP之間的節距p3大於圖6A中的兩個相鄰的開口OP之間的節距p1。
參照圖12B，在絕緣本體100的開口OP中形成多個TCV 110b。圖12B中的TCV 110b的形成方法及材料相似於圖6B中的TCV 110a的形成方法及材料，因此在本文中不再對其予以贅述。參照圖12B，每一TCV 110b的高度H 110b大於每一開口OP的深度D OP。也就是說，每一TCV 110b局部地位於對應的開口OP中且從絕緣本體100的開口OP突出。舉例來說，每一TCV 110b在絕緣本體100的第一表面100a上方突出。在一些實施例中，每一TCV 110b的高度H 110b介於從約100 μm到約1000 μm的範圍內。在一些實施例中，每一TCV 110b具有實質上直的側壁SW 110b。也就是說，每一TCV 110b的第一直徑DA 110b可實質上等於每一TCV 110b的第二直徑DB 110b，且每一TCV 110b可呈圓柱體的形式。如圖12B中所示，每一TCV 110b的第一直徑DA 110b小於每一開口OP的第一直徑DA OP。同時，每一TCV 110b的第一直徑DA 110b及第二直徑DB 110b實質上等於每一開口OP的第二直徑DB OP。然而，本公開並不僅限於此。在一些替代性實施例中，每一TCV 110b的第一直徑DA 110b及第二直徑DB 110b二者均小於每一開口OP的第一直徑DA OP及第二直徑DB OP。在一些實施例中，第一直徑DA 110b及第二直徑DB 110b介於從約50 μm到約300 μm的範圍內。也就是說，高寬比（即，高度H 110b與第一直徑DA 110b/第二直徑DB 110b的比率）介於從約1到約10的範圍內。在一些實施例中，兩個相鄰的TCV 110b之間的節距p4實質上等於兩個相鄰的開口OP之間的節距p3（在圖12A中示出）。
參照圖12C，在絕緣本體100上形成填充材料層120a。圖12C中的填充材料層120a的形成方法及材料相似於圖6C中的填充材料層120a的形成方法及材料，因此在本文中不再對其予以贅述。在一些實施例中，填充材料層120a覆蓋絕緣本體100的第一表面100a且填充到絕緣本體100的開口OP中。在一些實施例中，TCV 110b在側向上被填充材料層120a包封。
參照圖12C及圖12D，移除填充材料層120a的一部分，以在絕緣本體100的開口OP中形成多個填充圖案120。在一些實施例中，移除填充材料層120a的所述部分直到暴露出絕緣本體100的第一表面100a。舉例來說，移除絕緣本體100的第一表面100a上方的填充材料層120a以形成填充圖案120。在一些實施例中，通過平坦化製程、蝕刻製程等移除填充材料層120a的所述部分。平坦化製程包括例如CMP製程、機械研磨製程等。蝕刻製程包括例如非等向性蝕刻製程（例如乾式蝕刻）或等向性蝕刻製程（例如濕式蝕刻）。在一些實施例中，填充圖案120夾置在每一TCV 110b與絕緣本體100之間。換句話說，TCV 110b從填充圖案120突出。
參照圖12D及圖12E，移除犧牲膜SF以暴露出絕緣本體100的第二表面100b，從而獲得載板C3。在一些實施例中，通過蝕刻製程、剝離製程等移除犧牲膜SF。在一些實施例中，載板C3包括絕緣本體100、TCV 110b及填充圖案120。TCV 110b局部地嵌置在絕緣本體100及填充圖案120中。舉例來說，每一填充圖案120在側向上包封對應的TCV 110b的一部分，且絕緣本體100在側向上包封填充圖案120。在一些實施例中，絕緣本體100與填充圖案120由不同的材料製成。如圖12E中所示，每一填充圖案120穿透過絕緣本體100。換句話說，每一填充圖案120的高度H 120實質上等於絕緣本體100的厚度t 100。另一方面，每一TCV 110b不僅穿透過絕緣本體100，而且還在絕緣本體100的第一表面100a上方向外突出。也就是說，每一TCV 110b的高度H 110b大於絕緣本體100的厚度t 100。
如圖12E中所示，每一填充圖案120夾置在每一TCV 110b與絕緣本體100之間。換句話說，填充圖案120與絕緣本體100及TCV 110b實體接觸。在一些實施例中，由於填充圖案120是通過對絕緣本體100的開口OP與TCV 110b之間的間隙進行填充而形成，因此填充圖案120的幾何形狀取決於開口OP及TCV 110b的幾何形狀。舉例來說，每一填充圖案120的內側壁ISW 120遵循對應的TCV 110b的與填充圖案120實體接觸的側壁SW 110b的輪廓。相似地，每一填充圖案120的外側壁OSW 120遵循絕緣本體100的對應的開口OP的側壁SW OP的輪廓。換句話說，每一填充圖案120具有與對應的TCV 110b接觸的內側壁ISW 120及與絕緣本體100接觸的外側壁OSW 120。如上所述，每一TCV 110b具有實質上直的側壁SW 110b。由於填充圖案120的內側壁ISW 120遵循TCV 110b的側壁SW 110b的輪廓，因此每一填充圖案120的內側壁ISW 120也是實質上直的。另一方面，絕緣本體100的每一開口OP具有傾斜的側壁SW OP（在圖12A中示出）。由於填充圖案120的外側壁OSW 120遵循開口的側壁SW OP的輪廓，因此每一填充圖案120的外側壁OSW 120是傾斜的。在一些實施例中，填充圖案120的楊氏模數介於從約3 GPa到約30 GPa的範圍內。舉例來說，當填充圖案120由聚合材料製成時，填充圖案120的楊氏模數介於從約3 GPa到約5 GPa的範圍內。作為另外一種選擇，當填充圖案120由模塑化合物製成時，填充圖案120的楊氏模數介於從約15 GPa到約30 GPa的範圍內。
如圖12E中所示，填充圖案120的頂表面T 120與絕緣本體100的第一表面100a實質上共面。然而，TCV 110b的頂表面T 110b位於比填充圖案120的頂表面T 120及絕緣本體100的第一表面100a的水平高度高的水平高度處。另一方面，TCV 110b的底表面B 110b與絕緣本體100的第二表面100b實質上共面。如上所述，每一TCV 110b的第二直徑DB 110b實質上等於絕緣本體100的每一開口OP的第二直徑DB OP。這樣一來，填充圖案120未在絕緣本體100的第二表面100b處被暴露出。然而，本公開並不僅限於此。在一些替代性實施例中，當TCV 110b的第二直徑DB 110b小於絕緣本體100的開口OP的第二直徑DB OP時，填充圖案120的底表面將在絕緣本體100的第二表面100b處被暴露出。
在一些實施例中，TCV 110b是預先製作的且被放置在絕緣本體100的開口OP中。預先製作的TCV 110b能夠實現較高的電導率、較高的產量以及較高的品質（即，在TCV 110b內不具有空隙）。這樣一來，可有效地降低製造載板C3的總成本且可確保載板C3的品質。
在一些實施例中，載板C3可用於各種應用中。舉例來說，載板C3可被導入到各種封裝結構中，以用作支撐機構且同時能提供電性路徑。以下將結合圖13A到圖13F、圖14及圖15對載板C3的應用進行闡述。
圖13A到圖13F是根據本公開一些替代性實施例的封裝結構70的製造流程的示意性剖視圖。參照圖13A，提供圖12E中的載板C3。此後，在載板C3上設置晶粒400。舉例來說，在絕緣本體100的第一表面100a上設置晶粒400。在一些實施例中，通過拾取及放置製程等來設置晶粒400。在一些實施例中，晶粒400設置在TCV 110b之間。舉例來說，如圖13A中所示，晶粒400被TCV 110b的突出部分環繞。在一些實施例中，通過黏合層AD將晶粒400貼合到載板C3。舉例來說，黏合層AD夾置在晶粒400與絕緣本體100的第一表面100a之間，以將晶粒400固定在適當位置。在一些實施例中，每一晶粒400包括半導體基板402及多個導電柱404。在一些實施例中，圖13A中的半導體基板402及導電柱404分別相似於圖3B中的半導體基板402及導電柱404，因此在本文中不再對其予以贅述。在一些實施例中，晶粒400具有主動表面AS及與主動表面AS相對的後表面RS。如圖13A中所示，晶粒400的後表面RS貼合到黏合層AD而晶粒400的主動表面AS面朝上。在一些實施例中，晶粒400的主動表面AS被暴露到大氣環境。
參照圖13B，在絕緣本體100的第一表面100a上形成包封體500，以在側向上包封晶粒400以及每一TCV 110b的突出部分。也就是說，包封體500包封每一TCV 110b的至少一部分（即，每一TCV 110b的位於絕緣本體100的第一表面100a上方的部分）。在一些實施例中，圖13B中的包封體500的形成方法及材料相似於圖3C中的包封體500，因此在本文中不再對其予以贅述。如圖13B中所示，TCV 110b的被包封體500包封的第一部分與同一TCV 110b的被填充圖案120包封的第二部分為一體成形的，且第一部分的側壁與第二部分的側壁對齊。
參照圖13C，在TCV 110b、晶粒400及包封體500上形成重佈線結構600。在一些實施例中，重佈線結構600包括多個導電圖案602、多個導通孔604及介電層606。在一些實施例中，圖13C中的導電圖案602、導通孔604及介電層606分別相似於圖3D中的導電圖案602、導通孔604及介電層606，因此在本文中不再對其予以贅述。如圖13C中所示，導通孔604與TCV 110b及晶粒400的導電柱404實體接觸。換句話說，導通孔604在重佈線結構600與TCV 110b之間以及重佈線結構600與晶粒400之間提供電性連接。在一些實施例中，晶粒400經由重佈線結構600與載板C3的TCV 110b電性連接。
參照圖13C及圖13D，將圖13C中所示的結構上下翻轉，以使得絕緣本體100的第二表面100b面朝上。此後，在載板C3的一側上形成重佈線結構700。舉例來說，在絕緣本體100的第二表面110b及TCV 110b的底表面B 110b上形成重佈線結構700。在一些實施例中，重佈線結構700包括多個導電圖案702、多個導通孔704及介電層706。在一些實施例中，圖13D中的導電圖案702、導通孔704及介電層706分別相似於圖3E中的導電圖案702、導通孔704及介電層706，因此在本文中不再對其予以贅述。如圖13D中所示，最底部的導電圖案702與TCV 110b的底表面B 110b實體接觸。換句話說，重佈線結構700經由最底部的導電圖案702與TCV 110b電性連接。在一些實施例中，介電層706暴露出最頂部的導電圖案702。
參照圖13E，在重佈線結構700上形成多個導電端子800。在一些實施例中，圖13E中的導電端子800相似於圖3F中的導電端子800，因此在本文中不再對其予以贅述。
參照圖13E及圖13F，將圖13E中所示的結構上下翻轉且對所述結構執行單體化製程，以獲得封裝結構70。在一些實施例中，單體化製程通常涉及使用旋轉刀片及/或雷射光束進行切割。換句話說，單體化製程包括雷射切分製程、機械切分製程、雷射開槽製程、其他合適的製程或其組合。在一些實施例中，通過將具有突出的TCV 110b的載板C3導入到封裝結構70中，可省略形成絕緣層穿孔（TIV）的傳統步驟。這樣一來，可降低製造成本及形成封裝結構70的製程複雜性。
圖14是根據本公開一些替代性實施例的封裝結構80的示意性剖視圖。參照圖14，封裝結構80包括載板C3、多個TIV 300、晶粒400、包封體500、重佈線結構600、重佈線結構700、多個導電端子800及黏合層AD。也就是說，圖12E中的載板C3被導入到圖14所示的封裝結構80中。在一些實施例中，圖14中的載板C3、TIV 300、晶粒400、包封體500、重佈線結構600、重佈線結構700、導電端子800及黏合層AD分別相似於圖3G中的載板C3、TIV 300、晶粒400、包封體500、重佈線結構600、重佈線結構700、導電端子800及黏合層AD，因此在本文中不再對其予以贅述。
如圖14中所示，載板C3設置在重佈線結構600的一側上。另一方面，TIV 300、晶粒400、包封體500、重佈線結構700、導電端子800及黏合層AD設置在重佈線結構600的另一側上。在一些實施例中，TCV 110b與TIV 300、晶粒400、重佈線結構600、重佈線結構700及導電端子800電性絕緣。在一些實施例中，載板C3用作熱交換器（heat exchanger）。舉例來說，TCV 110b用作散熱鰭片（thermal dissipation fin），以用於將熱量從封裝結構80的內部轉移到封裝結構80的外部。
圖15是根據本公開一些替代性實施例的探針卡90的示意性剖視圖。參照圖15，探針卡90包括載板C3、重佈線結構700及多個導電端子800。也就是說，圖12E中的載板C3被導入到圖15所示的探針卡90中。在一些實施例中，圖15中的載板C3、重佈線結構700及導電端子800分別相似於圖3G中的載板C3、重佈線結構700及導電端子800，因此在本文中不再對其予以贅述。如圖15中所示，載板C3的TCV 110b與重佈線結構700及導電端子800電性連接。如圖15中所示，TCV 110b具有圓的尖端。然而，本公開並不僅限於此。在一些替代性實施例中，TCV 110b可具有尖銳的尖端或平的尖端。在一些實施例中，TCV 110b用作探針卡90的探針，以對其他電子裝置執行電性測試。
根據本公開的一些實施例，一種封裝結構包括載板、晶粒及第一重佈線結構。所述載板具有第一表面及與所述第一表面相對的第二表面。所述載板包括絕緣本體及嵌置在所述絕緣本體中的載板穿孔（TCV）。所述晶粒設置在所述載板的所述第一表面上。所述晶粒與所述TCV電性連接。所述第一重佈線結構設置在所述載板的所述第二表面上。
根據本公開的一些實施例，所述封裝結構還包括包封體以及第二重佈線結構。所述包封體在側向上包封所述晶粒。所述第二重佈線結構位於所述包封體及所述晶粒上。
根據本公開的一些實施例，所述絕緣本體具有空腔，所述晶粒及所述包封體位於所述空腔內，且所述晶粒經由所述第二重佈線結構與所述載板穿孔電性連接。
根據本公開的一些實施例，所述封裝結構還包括穿透過所述包封體的絕緣層穿孔（TIV），其中所述晶粒經由所述第二重佈線結構及所述絕緣層穿孔與所述載板穿孔電性連接。
根據本公開的一些實施例，每一所述載板穿孔包括晶種層及設置在所述晶種層上的導電層，且所述晶種層與所述絕緣本體實體接觸。
根據本公開的一些實施例，每一所述載板穿孔具有傾斜的側壁。
根據本公開的一些實施例，每一所述載板穿孔具有實質上直的側壁。
根據本公開的一些實施例，所述載板還包括夾置在每一所述載板穿孔與所述絕緣本體之間的填充圖案。
根據本公開的一些實施例，每一所述填充圖案具有與對應的所述載板穿孔接觸的內側壁及與所述絕緣本體接觸的外側壁，每一所述填充圖案的所述內側壁是實質上直的，且每一所述填充圖案的所述外側壁是傾斜的。
根據本公開的一些實施例，所述填充圖案的楊氏模數介於從約3 GPa到約30 Gpa的範圍內。
根據本公開的一些替代性實施例，一種封裝結構包括載板、晶粒及重佈線結構。所述載板包括絕緣本體及局部地位於所述絕緣本體中的載板穿孔（TCV）。每一所述TCV的高度大於所述絕緣本體的厚度。所述晶粒設置在所述載板上。所述重佈線結構設置在所述載板的至少一側上。
根據本公開的一些替代性實施例，所述載板還包括夾置在每一所述載板穿孔與所述絕緣本體之間的填充圖案。
根據本公開的一些替代性實施例，每一所述載板穿孔具有實質上直的側壁。
根據本公開的一些替代性實施例，所述封裝結構還包括在側向上包封所述晶粒的包封體。
根據本公開的一些替代性實施例，所述包封體還包封每一所述載板穿孔的至少一部分。
根據本公開的一些實施例，一種封裝結構的製造方法包括至少以下步驟。提供載板，所述載板具有第一表面及與所述第一表面相對的第二表面。將晶粒放置在所述載板的所述第一表面上。使用包封體在側向上包封所述晶粒。在所述載板的所述第二表面上形成重佈線結構。通過至少以下步驟提供所述載板。提供其中具有開口的絕緣本體。在所述開口中形成載板穿孔（TCV）。
根據本公開的一些實施例，在所述開口中形成所述載板穿孔包括至少以下步驟。在所述絕緣本體上及在所述開口內形成晶種材料層，所述晶種材料層與所述絕緣本體實體接觸。在所述晶種材料層上形成導電材料層。移除所述導電材料層的一部分及所述晶種材料層的一部分直到暴露出所述絕緣本體，以在所述開口內形成晶種層及導電層。
根據本公開的一些實施例，在所述開口中形成所述載板穿孔包括至少以下步驟。將預先製作的載板穿孔放置到所述絕緣本體的所述開口中。
根據本公開的一些實施例，提供所述載板還包括在所述絕緣本體的所述開口中形成填充圖案，所述填充圖案夾置在每一所述載板穿孔與所述絕緣本體之間。
根據本公開的一些實施例，所述的封裝結構的製造方法還包括在所述絕緣本體中形成空腔。所述空腔的深度小於每一所述開口的深度，且所述晶粒及所述包封體形成在所述空腔內。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對其作出各種改變、替代及變更。
10、20、30、40、50、60、70、80:封裝結構 90:探針卡 100:絕緣本體 100a、S1:第一表面 100b、S2:第二表面 110、110a、110b:載板穿孔 112:晶種層 112a:晶種材料層 114:導電層 114a:導電材料層 120:填充圖案 120a:填充材料層 200:佈線圖案 300:絕緣層穿孔 400:晶粒 402:半導體基板 404:導電柱 500:包封體 600、700:重佈線結構 602、702:導電圖案 604、704:導通孔 606、706:介電層 800:導電端子 900:連接件 1000:底部填充層 AD:黏合層 AP:孔 AS:主動表面 B 110、B 110a、B 110b、B CV:底表面 RS:後表面 C1、C1’、C2、C2’、C3:載板 CV:空腔 DA 110、DA 110a、DA 110b、DA OP:第一直徑 DB 110、DB 110a、DB 110b、DB OP:第二直徑 D CV、D OP:深度 H 110、H 110a、H 110b、H 120:高度 ISW 120:內側壁 OP:開口 OSW 120:外側壁 p1、p2、p3、p4:節距 SC:刮板 SF:犧牲膜 ST:網板 SW 110、SW 110a、SW 110b、SW CV、SW OP:側壁 t 100:厚度 T 110、T 110a、T 110b、T 120:頂表面 TL:放置工具
圖1A到圖1E是根據本公開一些實施例的載板的製造流程的示意性剖視圖。 圖2A到圖2E是根據本公開一些替代性實施例的載板的製造流程的示意性剖視圖。 圖3A到圖3G是根據本公開一些實施例的封裝結構的製造流程的示意性剖視圖。 圖4A到圖4G是根據本公開一些替代性實施例的封裝結構的製造流程的示意性剖視圖。 圖5是根據本公開一些替代性實施例的封裝結構的示意性剖視圖。 圖6A到圖6E是根據本公開一些替代性實施例的載板的製造流程的示意性剖視圖。 圖7A到圖7D是將載板穿孔（through carrier via；TCV）放置在圖6B所示的絕緣本體的開口中的各種方法的示意性剖視圖。 圖8A到圖8E是根據本公開一些替代性實施例的載板的製造流程的示意性剖視圖。 圖9是根據本公開一些替代性實施例的封裝結構的示意性剖視圖。 圖10是根據本公開一些替代性實施例的封裝結構的示意性剖視圖。 圖11是根據本公開一些替代性實施例的封裝結構的示意性剖視圖。 圖12A到圖12E是根據本公開一些替代性實施例的載板的製造流程的示意性剖視圖。 圖13A到圖13F是根據本公開一些替代性實施例的封裝結構的製造流程的示意性剖視圖。 圖14是根據本公開一些替代性實施例的封裝結構的示意性剖視圖。 圖15是根據本公開一些替代性實施例的探針卡（probe card）的示意性剖視圖。
10:封裝結構
100:絕緣本體
110:載板穿孔
112:晶種層
114:導電層
200:佈線圖案
300:絕緣層穿孔
400:晶粒
402:半導體基板
404:導電柱
500:包封體
600、700:重佈線結構
602、702:導電圖案
604、704:導通孔
606、706:介電層
800:導電端子
AD:黏合層
C1:載板
S1:第一表面
S2:第二表面

Claims (1)

  1. 一種封裝結構，包括： 載板，具有第一表面及與所述第一表面相對的第二表面，其中所述載板包括絕緣本體及嵌置在所述絕緣本體中的載板穿孔； 晶粒，設置在所述載板的所述第一表面上，其中所述晶粒與所述載板穿孔電性連接；以及 第一重佈線結構，設置在所述載板的所述第二表面上。
TW111107855A 2021-03-11 2022-03-04 封裝結構及其製造方法 TW202238885A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/199,348 2021-03-11
US17/199,348 US11756872B2 (en) 2021-03-11 2021-03-11 Package structure and manufacturing method thereof

Publications (1)

Publication Number Publication Date
TW202238885A true TW202238885A (zh) 2022-10-01

Family

ID=82168185

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111107855A TW202238885A (zh) 2021-03-11 2022-03-04 封裝結構及其製造方法

Country Status (3)

Country Link
US (2) US11756872B2 (zh)
CN (1) CN114709187A (zh)
TW (1) TW202238885A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
JP2015106615A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 プリント配線板、プリント配線板の製造方法
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US10177090B2 (en) * 2015-07-28 2019-01-08 Bridge Semiconductor Corporation Package-on-package semiconductor assembly having bottom device confined by dielectric recess
US11051106B2 (en) * 2019-04-29 2021-06-29 Fortemedia, Inc. Movable embedded microstructure

Also Published As

Publication number Publication date
CN114709187A (zh) 2022-07-05
US20230378040A1 (en) 2023-11-23
US20220293505A1 (en) 2022-09-15
US11756872B2 (en) 2023-09-12

Similar Documents

Publication Publication Date Title
US11289424B2 (en) Package and method of manufacturing the same
US11239157B2 (en) Package structure and package-on-package structure
US20210028147A1 (en) Multi-Die Package Structures Including Redistribution Layers
US20110217812A1 (en) Integrated circuit device and method for fabricating same with an interposer substrate
TW202004926A (zh) 半導體結構及積體電路封裝的形成方法
US7446424B2 (en) Interconnect structure for semiconductor package
US20230395490A1 (en) Package structure and method of forming the same
US11756855B2 (en) Method of fabricating package structure
KR101532816B1 (ko) 반도체 패키지 및 반도체 소자 패키징 방법
TW202147538A (zh) 封裝結構及其製作方法
US11164855B2 (en) Package structure with a heat dissipating element and method of manufacturing the same
US11894312B2 (en) Semiconductor packages and method of manufacture
TWI803310B (zh) 積體電路元件和其形成方法
US11417587B2 (en) Package structure and method of fabricating the same
TWI790702B (zh) 半導體封裝及製造半導體封裝的方法
TW202238885A (zh) 封裝結構及其製造方法
US11177237B2 (en) Manufacturing method of semiconductor package
US20210098420A1 (en) Package structure and method of fabricating the same
US20220359468A1 (en) Semiconductor device and manufacturing method thereof
KR20190091095A (ko) 반도체 패키지 및 이의 제조 방법
US20230060720A1 (en) Semiconductor package and method of fabricating the same
TW202414713A (zh) 封裝體及其封裝方法
CN114975359A (zh) 半导体器件和制造方法
CN114284250A (zh) 半导体封装