TW202236807A - 介面電路 - Google Patents

介面電路 Download PDF

Info

Publication number
TW202236807A
TW202236807A TW111103119A TW111103119A TW202236807A TW 202236807 A TW202236807 A TW 202236807A TW 111103119 A TW111103119 A TW 111103119A TW 111103119 A TW111103119 A TW 111103119A TW 202236807 A TW202236807 A TW 202236807A
Authority
TW
Taiwan
Prior art keywords
signal
low power
circuit
transmission
transmission circuit
Prior art date
Application number
TW111103119A
Other languages
English (en)
Inventor
金採領
金基耘
鄭志運
金好影
朴東準
宋東泳
曺圭益
車耕韓
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202236807A publication Critical patent/TW202236807A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G06F1/1686—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675 the I/O peripheral being an integrated camera
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0458—Arrangements for matching and coupling between power amplifier and antenna or between amplifying stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Dc Digital Transmission (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一種介面電路包括：第一傳輸電路，經由第一轉移接墊將第一訊號輸出至傳輸線；以及第二傳輸電路，經由第二轉移接墊將第二訊號輸出至傳輸線，第一傳輸電路包括第一終端電阻器塊，第一終端電阻器塊包括連接於第一轉移接墊之間的開關及第一終端電阻器，第二傳輸電路包括第二終端電阻器塊，第二終端電阻器塊包括連接於第二轉移接墊之間的開關及第二終端電阻器，並且當第一傳輸電路輸出第一訊號時，第二終端電阻器塊偵測第一訊號，並且當第一傳輸電路處於低功率操作模式時，第二終端電阻器塊斷開第二終端電阻器，並且當第一傳輸電路處於高速資料傳輸模式時，第二終端電阻器塊連接第二終端電阻器。

Description

介面電路
本揭露的示例性實施例是有關於一種介面電路及包括其之影像感測器。 [相關申請案的交叉參考]
本申請案主張於2021年2月3日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0015258號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
電子裝置中包括的積體電路晶片可經由介面裝置彼此交換資料。舉例而言，彼此通訊的二個積體電路晶片可分別包括介面裝置。隨著電子裝置的資料處理能力增加，已經開發及/或提議用於在積體電路晶片之間提供高速資料通訊的各種標準。為支持達成積體電路晶片之間精確通訊的阻抗匹配，可在介面裝置中包括終端電路用於接收資料。隨著連接至電子裝置的半導體裝置的數量增加，半導體裝置可共享傳輸線來與積體電路晶片通訊。然而，若半導體裝置與積體電路晶片之間的阻抗匹配不足，則可能無法精確地執行高速資料通訊。
本揭露的示例性實施例提供一種介面電路及包括其之影像感測器，所述介面電路可調節傳輸電路的輸出阻抗。
根據本揭露的示例性實施例，提供一種介面電路，所述介面電路包括：第一傳輸電路，被配置成經由第一轉移接墊將第一訊號輸出至傳輸線；以及第二傳輸電路，被配置成經由第二轉移接墊將第二訊號輸出至所述傳輸線，其中所述第一傳輸電路包括第一終端電阻器塊，所述第一終端電阻器塊包括串聯連接於所述第一轉移接墊之間的第一開關及第一終端電阻器，其中所述第二傳輸電路包括第二終端電阻器塊，所述第二終端電阻器塊包括串聯連接於所述第二轉移接墊之間的第二開關及第二終端電阻器，並且其中當所述第一傳輸電路輸出所述第一訊號時，所述第二終端電阻器塊偵測所述第一訊號，並且當偵測到所述第一傳輸電路處於低功率操作模式時，所述第二終端電阻器塊斷開所述第二轉移接墊之間的所述第二終端電阻器，並且當偵測到所述第一傳輸電路處於高速資料傳輸模式時，所述第二終端電阻器塊連接所述第二轉移接墊之間的所述第二終端電阻器。
根據本揭露的示例性實施例，提供一種介面電路，所述介面電路包括用於經由轉移接墊將差分訊號傳輸至傳輸線的第一傳輸電路，所述介面電路包括：發射器，被配置成輸出所述差分訊號；以及終端電阻器塊，連接於所述轉移接墊之間，並被配置成調節連接至所述傳輸線的第二傳輸電路的輸出阻抗，其中所述終端電阻器塊偵測由所述第一傳輸電路輸出的低功率訊號序列，並且因應於所述低功率訊號序列調節所述第二傳輸電路的所述輸出阻抗。
根據本揭露的示例性實施例，提供一種介面電路，所述介面電路包括用於經由轉移接墊將訊號傳輸至傳輸線的第一傳輸電路，所述介面電路包括：發射器，被配置成輸出所述訊號；以及終端電阻器塊，連接於所述轉移接墊之間，其中當所述第一傳輸電路處於低功率操作模式時，連接至所述傳輸線的第二傳輸電路的輸出阻抗具有高阻抗，並且當所述第一傳輸電路處於高速資料傳輸模式時，所述終端電阻器塊將所述第二傳輸電路的所述輸出阻抗確定為不同於所述高阻抗的指定阻抗。
根據本揭露的示例性實施例，提供一種影像感測器，所述影像感測器包括：畫素陣列，包括畫素；邏輯電路，被配置成藉由處理由所述畫素輸出的訊號來產生影像資料；以及介面電路，包括用於經由轉移接墊將所述影像資料傳輸至傳輸線的第一傳輸電路，其中所述介面電路包括：發射器，被配置成輸出所述影像資料；以及終端電阻器塊，連接於所述轉移接墊之間並被配置成調節所述第一傳輸電路的輸出阻抗，並且其中所述終端電阻器塊偵測由連接至所述傳輸線的另一影像感測器的第二傳輸電路輸出的低功率訊號序列，並因應於所述低功率訊號序列調節所述第一傳輸電路的所述輸出阻抗。
在下文中，將參照附圖闡述本揭露的示例性實施例。
圖1是示出根據本揭露示例性實施例的電子裝置的方塊圖。
參照圖1，本揭露的示例性實施例中的電子裝置1可包括顯示器2、感測器單元3、記憶體4、埠5、處理器6及通訊單元7。此外，電子裝置1可更包括照相機、有線/無線通訊裝置及電源裝置。
可為電子裝置1提供埠5以與外部裝置通訊。電子裝置1可為例如智慧型電話或平板個人電腦（personal computer，PC）等行動裝置，並且可包括包含照相機的各種其他裝置。
顯示器2可被配置成輸出螢幕，並且可被實施為液晶顯示器（liquid crystal display，LCD）、有機發光二極體（organic light emitting diode，OLED）顯示器、電子紙顯示器或微機電系統（microelectromechanical system，MEMS）顯示器。
電子裝置1的整體操作可由處理器6控制。處理器6可執行特定的操作、指令及任務。處理器6可被實施為中央處理單元（central processing unit，CPU）、微處理單元（microprocessor unit，MCU）、系統晶片（system on a chip，SoC）或應用處理器（application processor，AP）。在本揭露的示例性實施例中，當電子裝置1被實施為平板PC或智慧型電話時，處理器6可被實施為應用處理器（AP），並且當電子裝置1被實施為膝上型電腦或桌上型電腦時，處理器6可被實施為CPU。處理器6可經由匯流排8與顯示器2、感測器單元3、記憶體4及連接至埠5的其他裝置通訊。
記憶體4可被配置成用於儲存電子裝置1的操作所需的資料或多媒體資料的儲存媒體。記憶體4可包括例如隨機存取記憶體（random access memory，RAM）等揮發性記憶體、或者例如快閃記憶體等非揮發性記憶體。此外，記憶體4可包括固態驅動器（solid state drive，SSD）、硬碟驅動器（hard disk drive，HDD）及光學驅動器（optical drive，ODD）中的至少一個作為儲存裝置。
感測器單元3可包括用於收集關於周圍環境的資訊的各種感測器，並且可包括例如聲學感測器、影像感測器、全球定位系統（global positioning system，GPS）感測器等。影像感測器可被配置成獲得影像，並且可包括互補金屬氧化物半導體（complementary metal oxide semiconductor，CMOS）影像感測器或電荷耦合裝置（charge-coupled device，CCD）影像感測器。
通訊單元7可被配置成調解電子裝置1與外部電子裝置之間的通訊。通訊單元7可經由各種通訊介面與外部電子裝置交換資料，所述通訊介面例如（舉例而言）為例如通用串列匯流排（universal serial bus，USB）、區域網路（local area network，LAN）、微型USB等有線通訊介面、或者例如無線保真（wireless fidelity，Wi-Fi）、藍芽、近場通訊（near field communication，NFC）、紅外通訊及可見光通訊等無線通訊介面。
包括在電子裝置1中的各元件2至7可經由匯流排8通訊。包括在電子裝置1中的各元件2至7可根據各種通訊標準交換資料。在本揭露的示例性實施例中，當電子裝置1是行動裝置時，各元件2至7可根據由行動產業處理器介面（mobile industry processor interface，MIPI）標準規定的通訊標準彼此交換資料。
顯示器2、感測器單元3及處理器6可包括用於彼此交換資料的介面電路。介面電路可包括用於傳輸資料的傳輸電路及用於接收資料的接收電路中的至少一者。舉例而言，介面電路可包括收發器。介面電路可支持根據由MIPI標準規定的D-PHY介面及C-PHY介面中的至少一者的通訊。D-PHY介面及C-PHY介面中的每一者可以不同的方式傳輸資料，並且經由該些介面傳輸資料所需的接墊的數量及佈置可不同。
MIPI D-PHY可為高速數位串列介面。當根據MIPI D-PHY介面執行通訊時，傳輸側上的介面電路可分別傳輸包括要傳輸的資料及時鐘訊號的訊號，並且接收側上的介面電路可藉由差分訊號方法處理所接收的訊號，並且可恢復資料。
假定介面電路可基於D-PHY規範來定義，但其並非僅限於此。此外，資料可為單向或雙向訊號，但在本實施例中，假定資料可為自傳輸電路傳輸至接收電路的單向串列訊號。
連接至電子裝置1的照相機模組的數量可增加。當感測器單元3被實施為影像感測器時，感測器單元3的數量可隨著照相機模組的數量增加而增加。當感測器單元3的數量增加時，可自包括在感測器單元3中的傳輸電路接收資料的處理器6的接收電路的數量亦可增加。感測器單元3的傳輸電路與處理器6的接收電路之間的傳輸線可以印刷電路板（printed circuit board，PCB）的圖案形成，並且傳輸線可經由處理器6的接收接墊或接收引腳連接至處理器6的接收電路。當處理器6的接收電路的數量增加時，處理器6的接收引腳的數量可能增加。
在本揭露的示例性實施例中，所述多個感測器單元3可共享傳輸線。因此，即使當連接至電子裝置1的照相機模組的數量增加時，處理器6的接收電路的數量、傳輸線的數量及接收引腳的數量亦可顯著減少。因此，可減少晶片佈局，可降低實施電路的成本，並且可減小產品的尺寸。此外，由於一次僅單個影像感測器需要傳輸資料，因此不傳輸資料的影像感測器可用於調節傳輸電路的輸出阻抗。因此，可減少訊號劣化，並且可提供高速資料通訊。
圖2是示出根據本揭露示例性實施例的包括影像感測器的照相機模組的圖式。
本揭露的示例性實施例中的照相機模組10可包括用於藉由對對象進行成像來產生影像資料的影像感測器。照相機模組10可包括光學單元11、用於容納光學單元11及影像感測器的殼體12、上面安裝有影像感測器的電路板13以及連接器17。照相機模組10的外部可不限於圖2所示的示例性實施例。
光學單元11可包括至少一或多個透鏡，用於收集用於對對象進行成像的光。影像感測器可藉由移動包括在光學單元11中的透鏡來聚焦於對象上，並且透鏡可藉由安裝於殼體12中的自動聚焦（auto focus，AF）產生器來移動。
影像感測器可設置於光學單元11的下方，並且可安裝於電路板13上。影像感測器可包括多個畫素及用於使用由所述多個畫素輸出的電性訊號來產生影像資料的邏輯電路。各所述多個畫素可包括用於因應於光產生電荷的光電裝置、以及用於將由光電裝置產生的電荷轉換成電性訊號的畫素電路。在本揭露的示例性實施例中，影像感測器可包括連接至邏輯電路並儲存影像資料的記憶體。
連接器17可提供與外部處理器的連接。在本揭露的示例性實施例中，照相機模組10可更包括影像處理器，所述影像處理器包括用於處理影像資料的電路。照相機模組10可經由連接器17與例如CPU、AP及顯示驅動裝置等外部裝置交換資料。
照相機模組10可更包括可撓式印刷電路板14及板16，可撓式印刷電路板14電性連接至電路板13，並且包括用於將影像感測器連接至外部裝置的佈線15，連接器17安裝於板16上。
照相機模組10可經由預定介面與外部裝置交換資料。舉例而言，照相機模組10可根據由行動產業處理器介面（MIPI）標準規定的D-PHY介面及C-PHY介面中的一者與外部裝置交換資料。
隨著連接至電子裝置的照相機模組10的數量增加，連接至照相機模組10的外部處理器的接收電路的數量可能增加。照相機模組10及處理器可經由傳輸線彼此連接。在本揭露的示例性實施例中，連接至電子裝置的照相機模組可共享傳輸線。因此，即使當連接至電子裝置的照相機模組10的數量增加時，處理器的傳輸線的數量及接收電路的數量亦可顯著減少。此外，由於一次僅單個影像感測器需要傳輸資料，因此可調節不傳輸資料的影像感測器的輸出阻抗，藉此減少訊號劣化。
圖3是示出根據本揭露示例性實施例的電子裝置的資料通訊的圖式。參照圖3，電子裝置20可包括應用處理器21及影像感測器24。影像感測器24可包括時序控制器25、列解碼器27、行解碼器28及畫素陣列29。時序控制器25、列解碼器27及行解碼器28可為用於控制畫素陣列29的邏輯電路。畫素陣列29可具有多個畫素，並且時序控制器25可控制列解碼器27及行解碼器28的操作，並且可處理由畫素輸出的訊號，藉此產生影像資料。
時序控制器25可包括用於調解與應用處理器21的通訊的介面裝置26，並且介面裝置26可根據由MIPI標準規定的通訊標準與應用處理器21交換資料。舉例而言，介面裝置26可支持根據由MIPI標準規定的D-PHY介面及C-PHY介面中的至少一者的通訊。
應用處理器21可包括控制器23及介面裝置22。在本揭露的示例性實施例中，控制器23可包括用於控制應用處理器21的整體操作的控制邏輯。應用處理器21可與影像感測器24交換資料，並且控制器23可經由介面裝置22接收由影像感測器24產生的影像資料。
應用處理器21及影像感測器24可經由傳輸線彼此連接。各介面裝置22及26可包括傳輸電路及接收電路。當與應用處理器21通訊的影像感測器24的數量增加時，包括在應用處理器21的介面裝置22中的接收電路的數量可能增加。
在本揭露的示例性實施例中，所述多個影像感測器可共享傳輸線來與應用處理器21通訊。在此種情形中，由於一次僅單個影像感測器需要傳輸資料，因此不傳輸資料的影像感測器可調節傳輸電路的輸出阻抗。因此，可減小產品的尺寸，可減少訊號劣化，並且可提供高速資料通訊。
圖4及圖5是示出根據本揭露示例性實施例的電子裝置的比較例的方塊圖。
參照圖4，電子裝置100可包括安裝於PCB 110上的AP 120、經由第一連接器134電性連接至PCB 110的第一影像感測器130、以及經由第二連接器144電性連接至PCB 110的第二影像感測器140。第一影像感測器130及第二影像感測器140可包括在不同的照相機模組中。
第一影像感測器130可經由第一連接器134與AP 120交換資料，且第二影像感測器140可經由第二連接器144與AP 120交換資料。第一影像感測器130可包括第一傳輸電路131，且第二影像感測器140可包括第二傳輸電路141。當AP 120連接至第一連接器134時，第一傳輸電路131可經由電路板132中包括的佈線133及第一連接器134與AP 120交換資料。當AP 120連接至第二連接器144時，第二傳輸電路141可經由電路板142中包括的佈線143及第二連接器144與AP 120交換資料。
AP 120可包括第一接收電路121及第二接收電路122。第一傳輸線135及第二傳輸線145可以PCB 110上的圖案形成。第一影像感測器130可經由第一傳輸線135與AP 120交換資料，且第二影像感測器140可經由第二傳輸線145與AP 120交換資料。AP 120以及第一影像感測器130及第二影像感測器140可藉由點對點方法經由第一傳輸線135及第二傳輸線145連接。第一傳輸線135及第二傳輸線145中的每一者可包括單個時鐘通道（clock lane）及一或多個資料通道（data lane）。
藉由點對點耦合，可充分實行傳輸電路的輸出阻抗、傳輸線的特性阻抗及接收電路的輸入阻抗之間的阻抗匹配。當充分實行阻抗匹配時，可減少訊號波形的畸變，並且可消除反射波。然而，當點對點耦合中連接至電子裝置100的照相機模組的數量增加時，形成傳輸線的PCB 110上的圖案的數量及AP 120中包括的接收電路的數量可能增加。
圖5可為示出用於藉由差分訊號方法輸出影像資料及時鐘訊號的介面（例如，（舉例而言）根據MIPI標準的D-PHY介面）的操作的圖式。
參照圖5，電子裝置100可包括AP 120及影像感測器130。AP 120可包括接收電路121，且影像感測器130可包括傳輸電路131。接收電路121可包括多個接收器RX0、RX1及RX2，並且傳輸電路131可包括多個發射器TX0、TX1及TX2。
所述多個發射器TX0至TX2可因應於輸入訊號IN0、IN1及IN2輸出差分訊號，所述差分訊號可為影像資料D0P、D0N、D1P及D1N以及時鐘訊號CLKP及CLKN。所述多個發射器TX0至TX2可經由多個轉移接墊TP0、TP1、TP2、TP3、TP4及TP5向傳輸線L0、L1、L2、L3、L4及L5輸出差分訊號。轉移接墊TP0至TP5可經由單個時鐘通道及一或多個資料通道連接至多個接收接墊RP0、RP1、RP2、RP3、RP4及RP5。舉例而言，傳輸線L0及L1可被稱為第一資料通道，傳輸線L4及L5可被稱為第二資料通道，且傳輸線L2及L3可被稱為時鐘通道。
接收接墊RP0至RP5可連接至所述多個接收器RX0至RX2。舉例而言，接收接墊RP0至RP5可為設置於上面安裝有處理器的主板上的接墊。各接收器RX0至RX2可連接至一對接收接墊RP0至RP5，並且可藉由差分訊號方法產生資料D0及D1以及時鐘訊號CLK。舉例而言，接收器RX0可產生資料D0，接收器RX1可產生時鐘訊號CLK，且接收器RX1可產生資料D1。在圖5所示的示例性實施例中，可能需要六個轉移接墊TP0至TP5、三個通道及六個接收接墊RP0至RP5來藉由差分訊號方法傳輸影像資料。
連接至電子裝置100的照相機模組的數量可增加。舉例而言，當提供三個照相機模組及四個資料通道時，AP 120可能需要三個接收電路，並且可能需要30個轉移接墊及30個接收接墊。此外，還可能需要在PCB上具有30個圖案用於形成傳輸線。
在本揭露的示例性實施例中，照相機模組中包括的影像感測器可共享傳輸線來與AP 120通訊。影像感測器可藉由多點方法（multi-drop method）彼此共享傳輸線，並且可連接至AP 120。因此，藉由使用多點方法，即使當連接至電子裝置100的照相機模組的數量增加時，AP 120的接收電路的數量、傳輸線的數量及接收接墊的數量亦可顯著減少。
藉由所述多點方法，一次僅單個影像感測器可能需要向AP 120傳輸資料。因此，不傳輸資料的影像感測器可能需要處於高阻抗（Hi-阻抗（Hi-impedance）或Hi-Z）狀態。在此種情形中，連接至不傳輸資料的影像感測器的傳輸線可能被切斷，使得可能由於訊號的反射而發生訊號劣化。此外，為支持阻抗匹配，電阻器可連接至不傳輸資料的影像感測器的輸出端。在此種情形中，當操作中的影像感測器處於低功率操作模式時，可能會發生訊號畸變。
在本揭露的示例性實施例中，不傳輸資料的影像感測器可調節傳輸電路的輸出阻抗。因此，可減少訊號劣化，並且可提供高速資料通訊。
圖6是示出根據本揭露示例性實施例的電子裝置的方塊圖。
參照圖6，電子裝置200可包括安裝於PCB 210上的AP 220、經由第一連接器234電性連接至PCB 210的第一影像感測器230、以及經由第二連接器244電性連接至PCB 210的第二影像感測器240。
第一影像感測器230可經由第一連接器234與AP 220交換資料，且第二影像感測器240可經由第二連接器244與AP 220交換資料。第一影像感測器230可包括第一傳輸電路231，且第二影像感測器240可包括第二傳輸電路241。當AP 220連接至第一連接器234時，第一傳輸電路231可經由電路板232中包括的佈線233及第一連接器234與AP 220交換資料。當AP 220連接至第二連接器244時，第二傳輸電路241可經由電路板242中包括的佈線243及第二連接器244與AP 120交換資料。
AP 220可包括單個接收電路221。傳輸線250可以PCB 210上的圖案形成。第一影像感測器230及第二影像感測器240可藉由多點方法共享傳輸線250，並且可與AP 220通訊。電子裝置200可一次僅允許單個影像感測器向AP 220傳輸影像資料。影像資料可包括多條訊框資料，並且各訊框資料可包括M（例如，等於或大於2的整數）條列式資料。各列式資料可包括多個畫素資料。舉例而言，第一影像感測器230及第二影像感測器240可交替地傳輸列式資料或者可交替地傳輸訊框資料。
在本揭露的示例性實施例中，第一影像感測器230及第二影像感測器240可藉由多點方法連接。因此，即使當連接至電子裝置200的照相機模組的數量增加時，AP 220的接收電路的數量及傳輸線250的數量亦可顯著減少。
在所述多點方法中，由於僅單個影像感測器需要向AP傳輸資料，因此不傳輸資料的影像感測器的傳輸電路可具有高阻抗狀態。在此種情形中，訊號劣化可能增加，使得資料傳輸速度可能受到限制。為支持阻抗匹配，電阻器可連接至所有影像感測器的傳輸電路的輸出端。在此種情形中，當操作中的影像感測器處於低功率操作模式時，可能會發生訊號畸變。
在本揭露的示例性實施例中，影像感測器可包括用於調節傳輸電路的輸出阻抗的終端電阻器塊。舉例而言，當傳輸資料的影像感測器的傳輸電路處於低功率操作模式時，不傳輸資料的影像感測器的傳輸電路可具有高阻抗狀態。當傳輸資料的影像感測器的傳輸電路處於高速資料傳輸模式時，不傳輸資料的影像感測器的傳輸電路可具有指定的輸出阻抗。因此，本揭露的示例性實施例中的電子裝置可減少多點方法中的訊號劣化，並且可提供高速資料通訊。
圖7A、圖7B、圖8A及圖8B是示出根據本揭露示例性實施例的介面電路的操作方法的方塊圖。
參照圖7A及圖7B，電子裝置400A及400B可包括單個處理器420及二個影像感測器430及440。第一影像感測器430可包括第一傳輸電路431，並且第一傳輸電路431可包括用於調節輸出阻抗的第一終端電阻器塊。第二影像感測器440可包括第二傳輸電路441，並且第二傳輸電路441可包括用於調節輸出阻抗的第二終端電阻器塊。
如圖7A所示，當第一影像感測器430向處理器420傳輸資料時，第二影像感測器440可不傳輸資料。當第一影像感測器430的第一傳輸電路431處於低功率操作模式時，第二影像感測器440的第二傳輸電路441可具有高阻抗狀態。換言之，當第一傳輸電路431處於第一模式時，第二傳輸電路441可具有高阻抗狀態。
作為另一選擇，如圖7B所示，當第二影像感測器440向處理器420傳輸資料時，第一影像感測器430可不傳輸資料。當第二影像感測器440的第二傳輸電路441處於低功率操作模式時，第一影像感測器430的第一傳輸電路431可具有高阻抗狀態。換言之，當第二傳輸電路441處於第一模式時，第一傳輸電路431可具有高阻抗狀態。
不傳輸資料的影像感測器可基於由傳輸資料的影像感測器輸出的低功率訊號序列，將傳輸資料的影像感測器的操作模式確定為低功率操作模式。
在圖7A及圖7B中，410可為PCB，421可為接收電路，432及442可為電路板，433及443可為佈線，434可為第一連接器，444可為第二連接器，且450可為傳輸線。
參照圖8A及圖8B，圖8A及圖8B中的電子裝置700A及700B可具有與圖7A及圖7B中的電子裝置400A及400B的配置相同的配置，且因此，相同的描述將不再予以贅述。
如圖8A所示，當第一影像感測器730向處理器720傳輸資料時，第二影像感測器740可不傳輸資料。當第一影像感測器730的第一傳輸電路731處於高速資料傳輸模式時，第二影像感測器740的第二終端電阻器塊可確定將第二影像感測器740的第二傳輸電路741的輸出阻抗指定為阻抗Z。換言之，當第一傳輸電路731處於第二模式時，第二傳輸電路741的輸出阻抗被指定為阻抗Z。
作為另一選擇，如圖8B所示，當第二影像感測器740向處理器720傳輸資料時，第一影像感測器730可不傳輸資料。當第二影像感測器740的第二傳輸電路741處於高速資料傳輸模式時，第一影像感測器730的第一終端電阻器塊可將第一影像感測器730的第一傳輸電路731的輸出阻抗確定為指定阻抗Z。換言之，當第二傳輸電路741處於第二模式時，第一傳輸電路731的輸出阻抗被指定為阻抗Z。
不傳輸資料的影像感測器可基於由傳輸資料的影像感測器輸出的低功率訊號序列，將傳輸資料的影像感測器的操作模式確定為高速資料傳輸模式。
指定阻抗的值可在可恰當實行對經由傳輸線傳輸的訊號的阻抗匹配的範圍內確定。舉例而言，可慮及輸出資料的傳輸電路的輸出阻抗以及不輸出資料的傳輸電路與處理器之間的距離來確定指定阻抗的值。在本揭露的示例性實施例中，當自接收電路觀察時，指定阻抗的值可看起來與輸出資料的傳輸電路的輸出阻抗Z相同。
圖9至圖12是示出根據本揭露示例性實施例的終端電阻器塊的操作的圖式。
參照圖9，影像感測器的畫素陣列PA可包括多個畫素PX。所述多個畫素PX可連接至多條列線ROW1至ROWm（ROW）及多條行線COL1至COLn（COL）。影像感測器可以所述多條列線ROW為單位驅動所述多個畫素PX。舉例而言，驅動所述多條列線中的選擇驅動線以及自連接至所述選擇驅動線的畫素PX讀取複位電壓及畫素電壓所需的時間週期可被稱為單個水平週期。影像感測器可藉由滾動快門方法（rolling shutter method）操作，用於依序驅動所述多個列線ROW。
影像感測器的訊框週期FT可被稱為自畫素陣列PA中包括的所有畫素讀取複位電壓及畫素電壓所需的時間週期。舉例而言，訊框週期FT可等於或大於所述多條列線ROW的數量與水平週期的乘積。影像感測器的訊框週期FT越短，影像感測器在相同的時間週期期間可產生的影像訊框數量更多。
單個訊框資料可包括M（例如，等於或大於2的整數）條列式資料。水平消隱週期（horizontal blank period）可出現在第一列式資料與第二列式資料之間，且垂直消隱週期（vertical blank period）可出現在第一訊框資料與第二訊框資料之間。
參照圖10，當影像感測器傳輸訊號時，傳輸電路的操作模式可包括低功率操作模式及高速資料傳輸模式。低功率操作週期LP1及LP2（LP）可指傳輸電路在低功率操作模式下操作的週期，而高速資料傳輸週期（HS）可指傳輸電路在高速資料傳輸模式下操作的週期。當傳輸電路處於低功率操作模式時，訊號可為單端訊號，而當傳輸電路處於高速資料傳輸模式時，訊號可為差分訊號。
傳輸電路可在低功率操作週期LP1及LP2中輸出低功率訊號序列（LP11），並且可在進入高速資料傳輸週期（HS）時輸出低功率訊號序列LP11、LP01及LP00。換言之，在進入高速資料傳輸週期（HS）之前，低功率訊號序列將自LP11切換至LP01，然後切換至LP00。低功率訊號序列LP11、LP01及LP00可為指示傳輸電路自低功率操作模式切換至高速資料傳輸模式的序列。
列式資料DATA可包括正資料訊號DP及負資料訊號DN。在第一低功率操作週期LP1期間，列式資料DATA可包括低功率訊號序列LP11、LP01及LP00。在高速資料傳輸週期HS期間，列式資料DATA可包括同步碼SYNC及串列正常資料（換言之，有效負載資料）。同步碼SYNC可指在傳輸正常資料之前用於資料同步的預定碼。在傳輸電路以低功率操作模式操作的第二低功率操作週期LP2期間，列式資料DATA可包括低功率訊號序列LP11。
本揭露的示例性實施例中的終端電阻器塊可偵測低功率訊號序列，並且可基於偵測的結果來確定傳輸資料的傳輸電路的操作模式。舉例而言，當偵測到低功率訊號序列是「11、01及00」時，終端電阻器塊可偵測到用於傳輸資料的傳輸電路的操作模式自低功率操作模式切換至高速資料傳輸模式。此外，當偵測到低功率訊號序列為「11」時，終端電阻器塊可偵測到傳輸資料的傳輸電路的操作模式處於低功率操作模式。因此，不傳輸資料的影像感測器的終端電阻器塊可用於基於由傳輸資料的影像感測器輸出的低功率訊號序列來確定傳輸資料的影像感測器的操作模式。此外，不傳輸資料的影像感測器可基於傳輸資料的影像感測器的操作模式來調節不傳輸資料的影像感測器的輸出阻抗。
舉例而言，當傳輸資料的影像感測器的操作模式是低功率操作模式時，不傳輸資料的影像感測器的傳輸電路可具有高阻抗狀態。當傳輸資料的影像感測器的操作模式處於高速資料傳輸模式時，不傳輸資料的影像感測器的終端電阻器塊可將輸出阻抗確定為指定阻抗。
當電阻器連接至所有影像感測器的傳輸電路的輸出端以支持阻抗匹配時，當傳輸資料的影像感測器的操作模式處於低功率操作模式時，可能發生訊號畸變。參照圖11，當傳輸電路傳輸在第一低功率操作週期LP1期間傳輸的低功率訊號序列中包括的低功率訊號LP01時，電流可能流向不傳輸資料的影像感測器的傳輸電路，其中所述低功率訊號LP01中的正資料訊號DP與負資料訊號DN具有不同的位準。因此，在低功率訊號LP01中可能出現錯誤。
因此，如圖12所示，僅在其中傳輸資料的影像感測器的傳輸電路在高速資料傳輸模式下運作的高速資料傳輸週期HS期間，不傳輸資料的影像感測器的終端電阻器塊可產生控制訊號CTRL，用於將輸出阻抗確定為指定阻抗。不傳輸資料的影像感測器的傳輸電路的輸出阻抗可基於控制訊號CTRL被確定為指定阻抗。
圖13是示出根據本揭露示例性實施例的介面電路的眼圖。
參照圖13中的眼圖，多點方法的睜眼高度（eye opening height）V2可能小於點對點方法（point-to-point method）的睜眼高度V1。可基於電壓位準的最小位準及最大位準來量測睜眼高度。為增加多點方法中的睜眼高度V2，可能需要降低資料傳輸速度，且因此，可能無法恰當執行高速資料通訊。
本揭露的示例性實施例中的介面電路可包括用於調節傳輸電路的輸出阻抗的終端電阻器塊。因此，多點方法中的睜眼高度V2可增加。換言之，所述多個影像感測器可共享傳輸線，並且可執行高速資料通訊。
圖14、圖15A、圖15B及圖15C是示出根據本揭露示例性實施例的介面電路的操作的電路。
參照圖14，電子裝置900可包括第一影像感測器930、第二影像感測器940、處理器920以及傳輸線L0、L1、L2、L3、L4及L5。第一影像感測器930可包括第一傳輸電路931，所述第一傳輸電路931包括多個發射器TX00、TX01及TX02。所述多個發射器TX00至TX02可經由轉移接墊TP00、TP01、TP02、TP03、TP04及TP05向傳輸線L0至L5傳輸資料。第二影像感測器940可包括第二傳輸電路941，所述第二傳輸電路941包括多個發射器TX10、TX11及TX12，並且所述多個發射器TX10至TX12可經由轉移接墊TP10、TP11、TP12、TP13、TP14及TP15向傳輸線L0至L5傳輸資料。處理器920可包括接收電路921，所述接收電路921包括多個接收器RX0、RX1及RX2，並且所述多個接收器RX0至RX2可經由接收接墊RP0、RP1、RP2、RP3、RP4及RP5傳輸資料。
所述多個發射器TX00、TX01、TX02、TX10、TX11及TX12可分別包括位於對應傳輸線之間的終端電阻器塊TB00、TB01、TB02、TB10、TB11及TB12。不傳輸資料的第二影像感測器940的終端電阻器塊TB10、TB11及TB12可偵測由傳輸資料的第一傳輸電路931輸出的低功率訊號序列，並且可因應於低功率訊號序列來調節第二傳輸電路941的輸出阻抗。舉例而言，終端電阻器塊TB10、TB11及TB12可因應於低功率訊號序列電性連接或斷開轉移接墊TP10至TP15之間的單元電阻器。
終端電阻器塊TB10、TB11及TB12可在低功率操作模式下偵測由第一傳輸電路931輸出的低功率訊號序列，並且可基於偵測的結果來判斷第一傳輸電路931是否進入高速傳輸模式。當確定第一傳輸電路931已進入高速資料傳輸模式時，終端電阻器塊TB10、TB11及TB12可電性連接轉移接墊TP10至TP15之間的單元電阻器。因此，第二傳輸電路941的輸出阻抗可被確定為指定阻抗。
終端電阻器塊TB10、TB11及TB12可在低功率操作模式下偵測由第一傳輸電路931輸出的低功率訊號序列，並且當作為偵測的結果確定第一傳輸電路931處於低功率操作模式時，終端電阻器塊TB10、TB11及TB12可斷開轉移接墊TP10至TP15之間的單元電阻器。因此，第二傳輸電路941的輸出阻抗可具有高阻抗狀態。
在圖15A至圖15C中，假定單個影像感測器可包括單個傳輸電路。在圖15A至圖15C中，900A、900B及900C各自指電子裝置。
參照圖15A，第一傳輸電路931可包括高速發射器HS_TX00及多個低功率發射器LP_TX00a及LP_TX00b，且第二傳輸電路941可包括高速發射器HS_TX10及多個低功率發射器LP_TX10a及LP_TX10b。第一傳輸電路931及第二傳輸電路941可共享傳輸線L0及L1。第一傳輸電路931可更包括用於向傳輸線L0及L1輸出訊號的多個轉移接墊TP00及TP01、以及連接於轉移接墊TP00及TP01之間的第一終端電阻器塊TB00。第二傳輸電路941可更包括用於向傳輸線L0及L1輸出訊號的多個轉移接墊TP10及TP11、以及連接於轉移接墊TP10與TP11之間的第二終端電阻器塊TB10。
第一終端電阻器塊TB00可包括第一終端電路T00、第一低功率接收器LP_RX00a及LP_RX00b以及第一控制邏輯CL00。第一終端電路T00可包括連接至轉移接墊TP00及TP01並且彼此串聯連接的單元電阻器及單元開關裝置。舉例而言，單元電阻器可連接至轉移接墊TP01，且單元開關裝置可連接至轉移接墊TP00。第一低功率接收器LP_RX00a的輸入端可連接至第一轉移接墊TP00，並且第一低功率接收器LP_RX00a的輸出端可連接至第一控制邏輯CL00。第一低功率接收器LP_RX00b的輸入端可連接至第二轉移接墊TP01，並且第一低功率接收器LP_RX00b的輸出端可連接至第一控制邏輯CL00。第一控制邏輯CL00可基於第一低功率接收器LP_RX00a及LP_RX00b的輸入訊號產生控制訊號CTRL，並且可基於控制訊號CTRL控制第一終端電路T00的單元開關裝置的導通及關斷狀態。第一控制邏輯CL00可被配置為有限狀態機（finite state machine，FSM），但本揭露並非僅限於此。
第二終端電阻器塊TB10可包括第二終端電路T10、第二低功率接收器LP_RX10a及LP_RX10b以及第二控制邏輯CL10。第二終端電路T10可包括連接至轉移接墊TP10及TP11並且彼此串聯連接的單元電阻器及單元開關裝置。舉例而言，單元電阻器可連接至轉移接墊TP11，且單元開關裝置可連接至轉移接墊TP10。第二低功率接收器LP_RX10a的輸入端可連接至第一轉移接墊TP10，並且第二低功率接收器LP_RX10a的輸出端可連接至第二控制邏輯CL10。第一低功率接收器LP_RX10b的輸入端可連接至第二轉移接墊TP11，且第二低功率接收器LP_RX10b的輸出端可連接至第二控制邏輯CL10。第二控制邏輯CL10可基於第二低功率接收器LP_RX10a及LP_RX10b的輸入訊號產生控制訊號CTRL，並且可基於控制訊號CTRL控制第二終端電路T10的單元開關裝置的導通及關斷狀態。
在本揭露的示例性實施例中，第一傳輸電路931可傳輸資料，且第二傳輸電路941可不傳輸資料。在低功率操作模式下，第一低功率發射器LP_TX00a及LP_TX00b可經由所述多個轉移接墊TP00及TP01向傳輸線L0及L1輸出低功率訊號序列。第二低功率接收器LP_RX10a及LP_RX10b可接收由第一低功率發射器LP_TX00a及LP_TX00b輸出的低功率訊號序列。第二低功率接收器LP_RX10a可接收所述訊號的正資料訊號，且第二低功率接收器LP_RX10b可接收所述訊號的負資料訊號。
第二控制邏輯CL10可自第二低功率接收器LP_RX10a及LP_RX10b接收正資料訊號及負資料訊號。當偵測到具有特定圖案（例如，「11」、「01」及「00」圖案）的低功率訊號序列時，第二控制邏輯CL10可確定第一傳輸電路931進入高速資料傳輸模式。應理解，低功率訊號序列不限於上述圖案，並且可採用各種其他圖案來辨識高速資料傳輸模式。第二控制邏輯CL10可導通第二終端電路T10的單元開關裝置。當第二終端電路T10的單元開關裝置導通時，單元電阻器可連接於轉移接墊TP10與TP11之間。
當偵測到具有特定圖案（例如，「11」圖案）的低功率訊號序列時，第二控制邏輯CL10可確定第一傳輸電路931處於低功率操作模式。應理解，低功率訊號序列不限於上述圖案，並且可採用各種其他圖案來辨識低功率操作模式。第二控制邏輯CL10可關斷第二終端電路T10的單元開關裝置。當第二終端電路T10的單元開關裝置被關斷時，可在轉移接墊TP10與TP11之間斷開單元電阻器。
換言之，當第一傳輸電路931處於低功率操作模式時，第二終端電路T10的單元電阻器可不連接於轉移接墊TP10與TP11之間，並且第二傳輸電路941的輸出阻抗可具有高阻抗。當第一傳輸電路931處於高速資料傳輸模式時，第二終端電路T10的單元電阻器可連接於轉移接墊TP10與TP11之間，並且第二傳輸電路941的輸出阻抗可被確定為指定阻抗。所述指定阻抗可為單元開關裝置的導通電阻與第二終端電路T10的單元電阻器的電阻值之和。因此，第一終端電路T00及第二終端電路T10可對傳輸至轉移接墊TP00、TP01、TP10及TP11的訊號執行阻抗匹配。
在本揭露的另一示例性實施例中，第二傳輸電路941可傳輸資料，且第一傳輸電路931可不傳輸資料。第二低功率發射器LP_TX10a及LP_TX10b可經由所述多個轉移接墊TP10及TP11向傳輸線L0及L1輸出低功率訊號序列。第一低功率接收器LP_RX00a及LP_RX00b可接收由第二低功率發射器LP_TX10a及LP_TX10b輸出的低功率訊號序列，並且可將所述序列輸出至第一控制邏輯CL00。
當偵測到具有特定圖案（例如，「11」、「01」、「00」圖案）的低功率訊號序列時，第一控制邏輯CL00可確定第二傳輸電路941進入高速資料傳輸模式。第一控制邏輯CL00可導通第一終端電路T00的單元開關裝置。當第一終端電路T00的單元開關裝置導通時，單元電阻器可連接至轉移接墊TP00及TP01。
當偵測到具有特定圖案（例如，「11」圖案）的低功率訊號序列時，第一控制邏輯CL00可確定第二傳輸電路941處於低功率操作模式。第一控制邏輯CL00可關斷第一終端電路T00的單元開關裝置。當第一終端電路T00的單元開關裝置被關斷時，單元電阻器可自轉移接墊TP00及TP01斷開。
換言之，當第二傳輸電路941處於低功率操作模式時，第一終端電路T00的單元電阻器可不連接至轉移接墊TP00及TP01，並且第一傳輸電路931的輸出阻抗可具有高阻抗。當第二傳輸電路941處於高速資料傳輸模式時，第一終端電路T00的單元電阻器可連接至轉移接墊TP00及TP01，並且第一傳輸電路931的輸出阻抗可被確定為指定阻抗。因此，第一終端電路T00及第二終端電路T10可對傳輸至轉移接墊TP00、TP01、TX10及TX11的訊號執行阻抗匹配。
在圖15B中，與圖15A不同，第一終端電路T00及第二終端電路T10中的每一者可包括連接於轉移接墊TP00與TP01之間並彼此串聯連接的單元開關裝置、以及串聯連接於單元開關裝置之間的單元電阻器。圖15B中的第一終端電路T00及第二終端電路T10中的每一者可在阻抗負載方面具有對稱性，藉此進一步減小阻抗的差異。
在圖15C中，與圖15B不同，第一終端電路T00及第二終端電路T10中的每一者可包括連接於轉移接墊TP00與TP01之間並且彼此串聯連接的單元開關裝置、以及串聯連接於單元開關裝置之間的單元電阻器，並且可更包括位於單元電阻器之間的共模電容器。圖15C中的第一終端電路T00及第二終端電路T10中的每一者可在高速資料傳輸模式下穩定地傳輸資料。
在圖15A至圖15C中，單個影像感測器可包括單個傳輸電路，但在單個影像感測器中包括的傳輸電路的數量可變化。
圖16及圖17是根據本揭露示例性實施例的介面操作的時序圖。
參照圖16，在第一時間週期D1期間，第一影像感測器IS1可被賦能以傳輸資料，並且第一影像感測器IS1的傳輸電路可在低功率操作模式下輸出低功率訊號序列。在第一時間週期D1期間，第二影像感測器IS2的傳輸電路的輸出阻抗可具有高阻抗。在第一時間週期D1期間，第二影像感測器IS2的終端電阻器塊可偵測由第一影像感測器IS1輸出的低功率訊號序列，並且可在第一時間t1將單元電阻器連接至轉移接墊。因此，在第二時間週期D2期間，第二影像感測器IS2的傳輸電路的輸出阻抗可被確定為指定阻抗。
在第二時間週期D2期間，第一影像感測器IS1的傳輸電路可在高速資料傳輸模式下輸出資料。在第二時間週期D2期間，第二影像感測器IS2的終端電阻器塊可對由第一影像感測器IS1輸出的資料執行阻抗匹配。
在第二時間t2，第二影像感測器IS2的終端電阻器塊可偵測由第一影像感測器IS1輸出的低功率訊號序列，並且可斷開轉移接墊之間的單元電阻器。因此，在第三時間週期D3期間，第二影像感測器IS2的傳輸電路的輸出阻抗可具有高阻抗。在第三時間週期D3期間，第一影像感測器IS1的傳輸電路可在低功率操作模式下操作之後被去能。在第四時間週期D4期間，第二影像感測器IS2可被去能。
在第四時間週期D4期間，由於第一影像感測器IS1及第二影像感測器IS2兩者皆可被去能，因此可降低功耗。
在第五時間週期D5期間，第二影像感測器IS2可被賦能以傳輸資料，並且第二影像感測器IS2的傳輸電路可在低功率操作模式下輸出低功率訊號序列。當第二影像感測器IS2在去能狀態下被賦能時，可能需要初始化時間。在第五時間週期D5期間，第一影像感測器IS1的傳輸電路的輸出阻抗可具有高阻抗。
在第五時間t5，第一影像感測器IS1的終端電阻器塊可偵測由第二影像感測器IS2輸出的低功率訊號序列，並且可在轉移接墊之間連接單元電阻器。因此，在第六時間週期D6期間，第二影像感測器IS2的傳輸電路的輸出阻抗可被確定為指定阻抗。
在第六時間週期D6期間，第二影像感測器IS2的傳輸電路可以高速資料傳輸模式輸出資料。在第六時間週期D6期間，第一影像感測器IS1的終端電阻器塊可對由第二影像感測器IS2輸出的資料執行阻抗匹配。
在第六時間週期D6期間，第一影像感測器IS1的終端電阻器塊可偵測由第二影像感測器IS2輸出的低功率訊號序列，並且可在第六時間t6將單元電阻器自轉移接墊斷開。因此，在第七時間週期D7期間，第一影像感測器IS1的傳輸電路的輸出阻抗可具有高阻抗。
在第七時間週期D7期間，第二影像感測器IS2的傳輸電路可在低功率操作模式下操作之後被去能。
在第一時間週期D1至第七時間週期D7期間，處理器AP可能看起來僅操作單個影像感測器。
參照圖17，與圖16不同，在第四時間週期D4期間，第一影像感測器IS1及第二影像感測器IS2可不被去能，並且在低功率操作模式下，第一影像感測器IS1的傳輸電路可將低功率訊號序列保持在「11」。
在第五時間週期D5期間，第二影像感測器IS2的傳輸電路可在低功率操作模式下輸出低功率訊號序列。由於第二影像感測器IS2處於賦能狀態，因此可能不需要初始化時間。在第七時間週期D7期間，第二影像感測器IS2的傳輸電路可在低功率操作模式下操作之後保持賦能狀態。
參照圖16，第一影像感測器IS1及第二影像感測器IS2在垂直消隱週期期間處於去能狀態，而參照圖17，第一影像感測器IS1及第二影像感測器IS2可在垂直消隱週期期間保持賦能狀態，相較於圖16中的示例性實施例，垂直消隱時間可減少。因此，訊框速率可能增加。
在本揭露的示例性實施例中，共享傳輸線的照相機模組的數量可為二個，但在本揭露的其他示例性實施例中，共享傳輸線的照相機模組的數量可變化。
圖18及圖19是示出根據本揭露示例性實施例的包括影像感測器的電子裝置的圖式。
參照圖18，電子裝置1000可包括照相機模組群組1100、應用處理器1200、電源管理積體電路（power management integrated circuit，PMIC）1300及外部記憶體1400。
照相機模組群組1100可包括多個照相機模組1100a、1100b及1100c。儘管附圖示出其中佈置了三個照相機模組1100a、1100b及1100c的示例性實施例，但本揭露並非僅限於此。舉例而言，照相機模組群組1100可被修改為僅包括二個照相機模組。此外，照相機模組群組1100可被修改為包括n（n是等於或大於四的自然數）個照相機模組。此外，包括在照相機模組群組1100中的所述多個照相機模組1100a、1100b及1100c中的至少一者可包括在參照圖1至圖17的示例性實施例中描述的影像感測器。
在下面的描述中，將參照圖19更詳細地描述照相機模組1100b的詳細配置，並且所述描述亦可應用於其他照相機模組1100a及1100b。
參照圖19，照相機模組1100b可包括稜鏡1105、光路折疊元件（optical path folding element，OPFE）（以下稱為「OPFE」）1110、致動器1130、影像感測裝置1140及儲存單元1150。
稜鏡1105可包括由光反射材料形成的反射表面1107，並且可改變自外部入射的光L的路徑。
在本揭露的示例性實施例中，稜鏡1105可將在第一方向X上入射的光L的路徑改變為在垂直於第一方向X的第二方向Y上。此外，稜鏡1105可圍繞中心軸1106在方向A上旋轉光反射材料的反射表面1107，或者可在方向B上旋轉中心軸1106，並且可將在第一方向X上入射的入射光L的路徑移動為在垂直的第二方向Y上移動。在此種情形中，OPFE 1110亦可在垂直於第一方向X及第二方向Y的第三方向Z上移動
在本揭露的示例性實施例中，如圖所示，稜鏡1105在A方向上的最大旋轉角度在正（+）A方向上可為15度或小於15度，並且在負（-）A方向上可大於15度，但本揭露並非僅限於此。
在本揭露的示例性實施例中，稜鏡1105可在正（+）或負（-）B方向上移動約20度，移動10度與20度之間，或者移動15度與20度之間。此外，關於移動角度，稜鏡1105可在正（+）或負（-）B方向上移動相同的角度或約1度的幾乎相似的角度。
在本揭露的示例性實施例中，稜鏡1105可在平行於中心軸1106的延伸方向的第三方向（例如，Z方向）上移動由光反射材料形成的反射表面1106。
OPFE 1110可包括例如由m（其中m是自然數）個群組組成的光學透鏡。m個透鏡可在第二方向Y上移動，並且可改變照相機模組1100b的光學變焦比率。舉例而言，當照相機模組1100b的基本光學變焦放大率為Z、並且包括在OPFE 1110中的m個光學透鏡被移動時，照相機模組1100b的光學變焦放大率可被改變為3Z或5Z或5Z或大於5Z的光學變焦放大率。
致動器1130可將OPFE 1110或光學透鏡（以下稱為「光學透鏡」）移動至特定位置。舉例而言，致動器1130可調節光學透鏡的位置，使得影像感測器1142可定位於光學透鏡的焦距處，用於精確感測。
影像感測裝置1140可包括影像感測器1142、控制邏輯1144及記憶體1146。影像感測器1142可使用經由光學透鏡提供的光L來感測所感測目標的影像。控制邏輯1144可控制照相機模組1100b的整體操作。舉例而言，控制邏輯1144可根據經由控制訊號線CSLb提供的控制訊號來控制照相機模組1100b的操作。
記憶體1146可儲存照相機模組1100b的操作所必需的資訊，例如校準資料1147。校準資料1147可包括照相機模組1100b使用自外部提供的光L產生影像資料所必需的資訊。校準資料1147可包括例如關於上述旋轉度的資訊、關於焦距的資訊、關於光軸的資訊等。當照相機模組1100b以焦距根據光學透鏡的位置而變化的多狀態照相機的形式實施時，校準資料1147可包括光學透鏡的每個位置（或每個狀態）的焦距值及與自動聚焦相關的資訊。
儲存單元1150可儲存經由影像感測器1142感測的影像資料。儲存單元1150可設置於影像感測裝置1140的外部，並且可以與形成影像感測裝置1140的感測器晶片堆疊的形式實施。在本揭露的示例性實施例中，儲存單元1150可被實施為電可抹除可程式化唯讀記憶體（electrically erasable programmable read-only memory，EEPROM），但本揭露並非僅限於此。
一起參照圖18及圖19，在本揭露的示例性實施例中，所述多個照相機模組1100a、1100b及1100c中的每一者可包括致動器1130。因此，根據包括在其中的致動器1130的操作，所述多個照相機模組1100a、1100b及1100c中的每一者可包括相同或不同的校準資料1147。
在本揭露的示例性實施例中，多個照相機模組1100a、1100b及1100c中的一個照相機模組（例如，1100b）可被配置成包括上述稜鏡1105及OPFE 1110的折疊透鏡型照相機模組，並且其他照相機模組（例如，1100a及1100b）可為不包括稜鏡1105及OPFE 1110的垂直型照相機模組，但本揭露並非僅限於此。
在本揭露的示例性實施例中，所述多個照相機模組1100a、1100b及1100c中的一個照相機模組（例如，1100c）可被配置成例如可使用紅外線（infrared ray，IR）提取深度資訊的垂直型深度照相機。在此種情形中，應用處理器1200可將由深度照相機提供的影像資料與由其他照相機模組（例如，1100a或1100b）提供的影像資料合併，並且可產生3D深度影像。
在本揭露的示例性實施例中，所述多個照相機模組1100a、1100b及1100c中的至少二個照相機模組（例如，1100a及1100b）可具有不同的視場。在此種情形中，舉例而言，所述多個照相機模組1100a、1100b及1100c中的至少二個照相機模組（例如，1100a及1100b）的光學透鏡可不同，但本揭露並非僅限於此。
此外，在本揭露的示例性實施例中，所述多個照相機模組1100a、1100b及1100c的視場可不同。在此種情形中，包括在所述多個照相機模組1100a、1100b及1100c中的光學透鏡亦可不同，但本揭露並非僅限於此。
在本揭露的示例性實施例中，所述多個照相機模組1100a、1100b及1100c可彼此物理分離。換言之，獨立的影像感測器1142可設置於所述多個照相機模組1100a、1100b及1100c中的每一者中，而非使用單個影像感測器1142並劃分其感測區域以供所述多個照相機模組1100a、1100b及1100c使用。
再次參照圖18，應用處理器1200可包括影像處理裝置1210、記憶體控制器1220及內部記憶體1230。應用處理器1200可與所述多個照相機模組1100a、1100b及1100c分開實施。舉例而言，應用處理器1200及所述多個照相機模組1100a、1100b及1100c可作為單獨的半導體晶片彼此分離。
影像處理裝置1210可包括多個子影像處理器1212a、1212b及1212c、影像產生器1214及照相機模組控制器1216。
影像處理裝置1210可包括對應於所述多個照相機模組1100a、1100b及1100c的數量的多個子影像處理器1212a、1212b及1212c。
由照相機模組1100a、1100b及1100c中的每一者產生的影像資料可經由彼此分離的影像訊號線ISLa、ISLb及ISLc被提供至對應的子影像處理器1212a、1212b及1212c。舉例而言，由照相機模組1100a產生的影像資料可經由影像訊號線ISLa提供至子影像處理器1212a，由照相機模組1100b產生的影像資料可經由影像訊號線ISLb提供至子影像處理器1212b，並且由照相機模組1100c產生的影像資料可經由影像訊號線ISLc提供至子影像處理器1212c。此種影像資料傳輸可使用例如基於行動產業處理器介面（MIPI）的照相機串列介面（camera serial interface，CSI）來執行，但本揭露並非僅限於此。
在本揭露的示例性實施例中，單個子影像處理器可被佈置成對應於所述多個照相機模組。舉例而言，子影像處理器1212a及子影像處理器1212c可被整合為單個子影像處理器，而非如圖所示彼此分離，並且由照相機模組1100a及1100c提供的影像資料可由選擇裝置（例如，多工器）選擇並且可被提供至整合的子影像處理器。
提供至子影像處理器1212a、1212b及1212c中的每一者的影像資料可被提供至影像產生器1214。影像產生器1214可根據影像產生資訊或模式訊號，使用由子影像處理器1212a、1212b及1212c中的每一者提供的影像資料來產生輸出影像。
舉例而言，影像產生器1214可根據影像產生資訊或模式訊號合併由具有不同視場的照相機模組1100a、1100b及1100c產生的影像資料的至少一部分。此外，影像產生器1214可藉由根據影像產生資訊或模式訊號選擇由具有不同視場的照相機模組1100a、1100b及1100c產生的影像資料中的一者來產生輸出影像。
在本揭露的示例性實施例中，影像產生資訊可包括變焦訊號（zoom signal）或變焦因子（zoom factor）。此外，在本揭露的示例性實施例中，模式訊號可為基於由使用者選擇的模式的訊號。
當影像產生資訊是變焦訊號（或變焦因子）並且照相機模組1100a、1100b及1100c具有不同的視場時，影像產生器1214可依據變焦訊號的類型執行不同的操作。舉例而言，當變焦訊號是第一訊號時，由照相機模組1100a輸出的影像資料可與由照相機模組1100c輸出的影像資料合併，並且可使用合併的影像訊號及在合併中未使用的由照相機模組1100b輸出的影像資料來產生輸出影像。當變焦訊號是不同於第一訊號的第二訊號時，影像產生器1214可不執行此種影像資料合併，並且可選擇由照相機模組1100a、1100b及1100c中的每一者輸出的影像資料中的一者，並且可產生輸出影像。然而，本揭露並非僅限於此，並且若需要，可改變處理影像資料的方法。
在本揭露的示例性實施例中，影像產生器1214可自所述多個子影像處理器1212a、1212b及1212c中的至少一者接收具有不同曝光時間的多條影像資料，並且可對所述多條影像資料執行高動態範圍（high dynamic range，HDR）處理，藉此產生具有增加的動態範圍的合併影像資料。
照相機模組控制器1216可向照相機模組1100a、1100b及1100c中的每一者提供控制訊號。由照相機模組控制器1216產生的控制訊號可經由彼此分離的控制訊號線CSLa、CSLb及CSLc提供至對應的照相機模組1100a、1100b及1100c。
根據包括變焦訊號或模式訊號的影像產生資訊，所述多個照相機模組1100a、1100b及1100c中的一者可被指定為主照相機（例如，1100b），而其他照相機模組（例如，1100a及1100c）可被指定為從照相機。此類資訊可被包括在控制訊號中，並且可經由彼此分離的控制訊號線CSLa、CSLb及CSLc被提供至對應的照相機模組1100a、1100b及1100c。
作為主裝置及從裝置運作的照相機模組可依據變焦因子或操作模式訊號而改變。舉例而言，當照相機模組1100a的視場較照相機模組1100b的視場寬並且變焦因子表現出低變焦放大率時，照相機模組1100b可作為主裝置運作，而照相機模組1100a可作為從裝置運作。作為另一選擇，當變焦因子表現出高變焦放大率時，照相機模組1100a可作為主裝置運作，而照相機模組1100b可作為從裝置運作。
在本揭露的示例性實施例中，由照相機模組控制器1216提供至照相機模組1100a、1100b及1100c中的每一者的控制訊號可包括同步賦能訊號。舉例而言，當照相機模組1100b是主照相機並且照相機模組1100a及1100c是從照相機時，照相機模組控制器1216可向照相機模組1100b傳輸同步賦能訊號。接收同步賦能訊號的照相機模組1100b可基於接收到的同步賦能訊號產生同步訊號，並且可經由同步訊號線SSL將產生的同步訊號提供至照相機模組1100a及1100c。照相機模組1100b以及照相機模組1100a及1100c可與同步訊號同步，並且可向應用處理器1200傳輸影像資料。
在本揭露的示例性實施例中，由照相機模組控制器1216提供至所述多個照相機模組1100a、1100b及1100c的控制訊號可包括基於模式訊號的模式資訊。基於此種模式資訊，所述多個照相機模組1100a、1100b及1100c可結合感測速度以第一操作模式及第二操作模式運作。
在第一操作模式中，所述多個照相機模組1100a、1100b及1100c可以第一速率產生影像訊號（例如，以第一訊框速率產生影像訊號），可以高於第一速率的第二速率對訊號進行編碼（例如，對高於第一訊框速率的第二訊框速率的影像訊號進行編碼），並且可將經編碼的影像訊號傳輸至應用處理器1200。在此種情形中，第二速度可為第一速度的30倍或小於30倍。
應用處理器1200可將接收到的影像訊號（換言之，經編碼的影像訊號）儲存在設置於其中的記憶體1230或設置於應用處理器1200外部的儲存器1400中，且此後，應用處理器1200可自記憶體1230或儲存器1400讀出經編碼的影像訊號，且可對所述訊號進行解碼，並且可顯示基於解碼的影像訊號產生的影像資料。舉例而言，影像處理裝置1210的所述多個子處理器1212a、1212b及1212c中的對應子處理器可執行解碼，並且還可對經解碼的影像訊號執行影像處理。
在第二操作模式中，所述多個照相機模組1100a、1100b及1100c可以低於第一速率的第三速率產生影像訊號（例如，產生低於第一訊框速率的第三訊框速率的影像訊號），並且可將所述影像訊號傳輸至應用處理器1200。提供至應用處理器1200的影像訊號可為未編碼的訊號。應用處理器1200可對接收的影像訊號執行影像處理，或者可將影像訊號儲存在記憶體1230或儲存器1400中。
PMIC 1300可向所述多個照相機模組1100a、1100b及1100c中的每一者供應功率，例如電源電壓。舉例而言，PMIC 1300可經由功率訊號線PSLa向照相機模組1100a供應第一功率，可經由功率訊號線PSLb向照相機模組1100b供應第二功率，並且可經由功率訊號線PSLc向照相機模組1100c供應第三功率。
PMIC 1300可因應於來自應用處理器1200的功率控制訊號PCON產生對應於所述多個照相機模組1100a、1100b及1100c中的每一者的功率，並且還可調節功率的位準。功率控制訊號PCON可包括用於所述多個照相機模組1100a、1100b及1100c的每個操作模式的功率調節訊號。舉例而言，操作模式可包括低功率模式，並且在此種情形中，功率控制訊號PCON可包括關於在低功率模式及確定的功率位準下操作的照相機模組的資訊。提供至所述多個照相機模組1100a、1100b及1100c的功率位準可相同或不同。此外，所述功率位準可能會動態變化。
根據本揭露的前述示例性實施例，當介面電路調節傳輸電路的輸出阻抗時，所述多個影像感測器可共享傳輸線，並且可執行高速資料通訊。
儘管以上已經示出並描述了本揭露的示例性實施例，但對於熟習此項技術者而言顯而易見的是，在不背離如所附申請專利範圍所闡述的本揭露的範圍的情況下，可對其進行修改及變化。
1、20、100、200、400A、400B、700A、700B、900、900A、900B、900C、1000:電子裝置 2:顯示器/元件 3:感測器單元/元件 4:記憶體/元件 5:埠/元件 6:處理器/元件 7:通訊單元/元件 8:匯流排 10、1100a、1100b、1100c:照相機模組 11:光學單元 12:殼體 13、132、142、232、242、432、442:電路板 14:可撓式印刷電路板 15、133、143、233、243、433、443:佈線 16:板 17:連接器 21、1200:應用處理器 22、26:介面裝置 23:控制器 24、1142:影像感測器 25:時序控制器 27:列解碼器 28:行解碼器 29、PA:畫素陣列 110、210、410:PCB 120、220:AP 121:第一接收電路/接收電路 122:第二接收電路 130:第一影像感測器/影像感測器 131:第一傳輸電路/傳輸電路 134、234、434:第一連接器 135:第一傳輸線 140、240、740、940:第二影像感測器 141、241、441、741、941:第二傳輸電路 144、244、444:第二連接器 145:第二傳輸線 221、421、921:接收電路 230、730、930:第一影像感測器 231、731、431、931:第一傳輸電路 250、450、L0、L1、L2、L3、L4、L5:傳輸線 420、720、920、AP:處理器 430:第一影像感測器/影像感測器 440:第二影像感測器/影像感測器 1100:照相機模組群組 1105:稜鏡 1106:中心軸 1107:反射表面 1110:光路折疊元件（OPFE） 1130:致動器 1140:影像感測裝置 1144:控制邏輯 1146:記憶體 1147:校準資料 1150:儲存單元 1210:影像處理裝置 1212a、1212b、1212c:子影像處理器/子處理器 1214:影像產生器 1216:照相機模組控制器 1220:記憶體控制器 1230:內部記憶體/記憶體 1300:電源管理積體電路（PMIC） 1400:儲存器/外部記憶體 A、B:方向 C0:共模電容器 CL00:第一控制邏輯 CL10:第二控制邏輯 CLK、CLKN、CLKP:時鐘訊號 COL、COL1、COL2、COL3、COL4、COLn-1、COLn:行線 CSLa、CSLb、CSLc:控制訊號線 CTRL:控制訊號 D0:資料 D0N、D0P、D1N、D1P:影像資料 D1:資料/第一時間週期 D2:第二時間週期 D3:第三時間週期 D4:第四時間週期 D5:第五時間週期 D6:第六時間週期 D7:第七時間週期 DATA:列式資料 DN:負資料訊號 DP:正資料訊號 FT:訊框週期 HS:高速資料傳輸週期 HS_TX00、HS_TX10:高速發射器 IN、IN0、IN1、IN2、IN00、IN01、IN02、IN10、IN11、IN12:輸入訊號 IS1:第一影像感測器 IS2:第二影像感測器 ISLa、ISLb、ISLc:影像訊號線 L:入射光/光 LP:低功率操作週期 LP_RX00a、LP_RX00b:第一低功率接收器 LP_RX10a、LP_RX10b:第二低功率接收器 LP_TX00a、LP_TX00b:低功率發射器/第一低功率發射器 LP_TX10a、LP_TX10b:低功率發射器/第二低功率發射器 LP00、LP11:低功率訊號序列 LP01:低功率訊號/低功率訊號序列 LP1:低功率操作週期/第一低功率操作週期 LP2:低功率操作週期/第二低功率操作週期 PCON:功率控制訊號 PSLa、PSLb、PSLc:功率訊號線 PX:畫素 ROW、ROW1、ROW2、ROW3、ROW4、ROWm-1、ROWm:列線 RP0、RP1、RP2、RP3、RP4、RP5:接收接墊 RX0、RX1、RX2:接收器 SYNC:同步碼 SSL:同步訊號線 T00:第一終端電路 T10:第二終端電路 TB00:第一終端電阻器塊/終端電阻器塊 TB01、TB02、TB11、TB12:終端電阻器塊 TB10:第二終端電阻器塊/終端電阻器塊 TP0、TP02、TP03、TP04、TP05、TP1、TP2、TP3、TP4、TP5、TP12、TP13、TP14、TP15:轉移接墊 TP00、TP10:第一轉移接墊/轉移接墊 TP01、TP11:第二轉移接墊/轉移接墊 TX0、TX00、TX01、TX02、TX1、TX2、TX10、TX11、TX12:發射器 t1:第一時間 t2:第二時間 t3:第三時間 t4:第四時間 t5:第五時間 t6:第六時間 t7:第七時間 V1、V2:睜眼高度 X:第一方向 Y:第二方向 Z:阻抗/第三方向
結合附圖閱讀以下詳細說明將更清楚地理解本揭露的上述及其他特徵，在附圖中： 圖1是示出根據本揭露示例性實施例的電子裝置的方塊圖。 圖2是示出根據本揭露示例性實施例的包括影像感測器的照相機模組的圖式。 圖3是示出根據本揭露示例性實施例的電子裝置的資料通訊的圖式。 圖4及圖5是示出根據本揭露示例性實施例的電子裝置的比較例的方塊圖。 圖6是示出根據本揭露示例性實施例的電子裝置的方塊圖。 圖7A、圖7B、圖8A及圖8B是示出根據本揭露示例性實施例的介面電路的操作方法的方塊圖。 圖9、圖10、圖11及圖12是示出根據本揭露示例性實施例的終端電阻器塊的操作的圖式。 圖13是示出根據本揭露示例性實施例的介面電路的眼圖（eye-diagram）。 圖14、圖15A、圖15B及圖15C是示出根據本揭露示例性實施例的介面電路的操作的電路。 圖16及圖17是根據本揭露示例性實施例的介面操作的時序圖。 圖18及圖19是示出根據本揭露示例性實施例的包括影像感測器的電子裝置的圖式。
200:電子裝置
210:PCB
220:AP
221:接收電路
230:第一影像感測器
231:第一傳輸電路
232、242:電路板
233、243:佈線
234:第一連接器
240:第二影像感測器
241:第二傳輸電路
244:第二連接器
250:傳輸線

Claims (20)

  1. 一種介面電路，包括： 第一傳輸電路，被配置成經由第一轉移接墊將第一訊號輸出至傳輸線；以及 第二傳輸電路，被配置成經由第二轉移接墊將第二訊號輸出至所述傳輸線， 其中所述第一傳輸電路包括第一終端電阻器塊，所述第一終端電阻器塊包括串聯連接於所述第一轉移接墊之間的第一開關及第一終端電阻器， 其中所述第二傳輸電路包括第二終端電阻器塊，所述第二終端電阻器塊包括串聯連接於所述第二轉移接墊之間的第二開關及第二終端電阻器，並且 其中當所述第一傳輸電路輸出所述第一訊號時，所述第二終端電阻器塊偵測所述第一訊號，並且當偵測到所述第一傳輸電路處於低功率操作模式時，所述第二終端電阻器塊斷開所述第二轉移接墊之間的所述第二終端電阻器，並且當偵測到所述第一傳輸電路處於高速資料傳輸模式時，所述第二終端電阻器塊連接所述第二轉移接墊之間的所述第二終端電阻器。
  2. 如請求項1所述的介面電路，其中所述第二終端電阻器塊藉由連接或斷開所述第二轉移接墊之間的所述第二終端電阻器來調節所述第二傳輸電路的輸出阻抗。
  3. 如請求項2所述的介面電路，其中當所述第一傳輸電路處於所述低功率操作模式時，所述第二傳輸電路的所述輸出阻抗具有高阻抗。
  4. 如請求項2所述的介面電路，其中當所述第一傳輸電路處於所述高速資料傳輸模式時，所述第二終端電阻器塊將所述第二傳輸電路的所述輸出阻抗確定為與所述第二開關的導通電阻和所述第二終端電阻器的電阻之和對應的指定阻抗。
  5. 如請求項1所述的介面電路，其中所述第二終端電阻器塊偵測包括在所述第一訊號中的低功率訊號序列，並且基於所述偵測的結果來判斷所述第一傳輸電路是否進入所述高速資料傳輸模式。
  6. 如請求項1所述的介面電路，其中所述第二終端電阻器塊包括： 第一低功率接收器，包括連接至所述第二轉移接墊中的一者的輸入端； 第二低功率接收器，包括連接至所述第二轉移接墊中的另一者的輸入端；以及 控制邏輯，連接至所述第一低功率接收器的輸出端及所述第二低功率接收器的輸出端。
  7. 如請求項6所述的介面電路， 其中所述第一低功率接收器接收所述第一訊號的正資料訊號，並且 其中所述第二低功率接收器接收所述第一訊號的負資料訊號。
  8. 如請求項7所述的介面電路，其中所述控制邏輯接收所述第一訊號的所述正資料訊號及所述第一訊號的所述負資料訊號，並基於所述第一訊號的所述正資料訊號及所述第一訊號的所述負資料訊號控制所述第二開關連接或斷開所述第二轉移接墊之間的所述第二終端電阻器。
  9. 一種介面電路，包括用於經由轉移接墊將差分訊號傳輸至傳輸線的第一傳輸電路，所述介面電路包括： 發射器，被配置成輸出所述差分訊號；以及 終端電阻器塊，連接於所述轉移接墊之間，並被配置成調節所述第一傳輸電路的輸出阻抗， 其中所述終端電阻器塊偵測由連接至所述傳輸線的第二傳輸電路輸出的低功率訊號序列，並且因應於所述低功率訊號序列調節所述第一傳輸電路的所述輸出阻抗。
  10. 如請求項9所述的介面電路，其中所述終端電阻器塊因應於所述低功率訊號序列電性連接或斷開所述轉移接墊之間的單元電阻器。
  11. 如請求項10所述的介面電路，其中所述終端電阻器塊藉由偵測到所述第二傳輸電路的操作模式自低功率操作模式切換至高速資料傳輸模式而電性連接所述轉移接墊之間的所述單元電阻器。
  12. 如請求項10所述的介面電路，其中所述終端電阻器塊藉由偵測到所述第二傳輸電路的操作模式自高速資料傳輸模式切換至低功率操作模式而斷開所述轉移接墊之間的所述單元電阻器。
  13. 如請求項9所述的介面電路，其中所述終端電阻器塊包括： 終端電路，連接至所述轉移接墊，並且包括彼此串聯連接的單元電阻器及單元開關裝置； 第一低功率接收器，包括連接至所述轉移接墊中的一者的輸入端； 第二低功率接收器，包括連接至所述轉移接墊中的另一者的輸入端；以及 控制邏輯，連接至所述第一低功率接收器的輸出端及所述第二低功率接收器的輸出端。
  14. 如請求項9所述的介面電路，其中所述終端電阻器塊包括： 終端電路，包括連接至所述轉移接墊並彼此串聯連接的單元開關裝置、以及在所述單元開關裝置之間彼此串聯連接的單元電阻器； 第一低功率接收器，包括連接至所述轉移接墊中的一者的輸入端； 第二低功率接收器，包括連接至所述轉移接墊中的另一者的輸入端；以及 控制邏輯，連接至所述第一低功率接收器的輸出端及所述第二低功率接收器的輸出端。
  15. 如請求項9所述的介面電路，其中所述終端電阻器塊包括： 終端電路，包括連接至所述轉移接墊並彼此串聯連接的單元開關裝置、以及在所述單元開關裝置之間彼此串聯連接的單元電阻器； 共模電容器，連接至所述終端電路； 第一低功率接收器，包括連接至所述轉移接墊中的一者的輸入端； 第二低功率接收器，包括連接至所述轉移接墊中的另一者的輸入端；以及 控制邏輯，連接至所述第一低功率接收器的輸出端及所述第二低功率接收器的輸出端。
  16. 一種介面電路，包括用於經由轉移接墊將訊號傳輸至傳輸線的第一傳輸電路，所述介面電路包括： 發射器，被配置成輸出所述訊號；以及 終端電阻器塊，連接於所述轉移接墊之間， 其中當連接至所述傳輸線的第二傳輸電路處於低功率操作模式時，所述第一傳輸電路的輸出阻抗具有高阻抗，並且當所述第二傳輸電路處於高速資料傳輸模式時，所述終端電阻器塊將所述第一傳輸電路的所述輸出阻抗確定為不同於所述高阻抗的指定阻抗。
  17. 如請求項16所述的介面電路，其中所述終端電阻器塊包括： 終端電路，連接至所述轉移接墊，並且包括彼此串聯連接的單元電阻器及單元開關裝置； 第一低功率接收器，包括連接至所述轉移接墊中的一者的輸入端； 第二低功率接收器，包括連接至所述轉移接墊中的另一者的輸入端；以及 控制邏輯，連接至所述第一低功率接收器的輸出端及所述第二低功率接收器的輸出端。
  18. 如請求項17所述的介面電路， 其中所述第一低功率接收器接收所述訊號的正資料訊號，並且 其中所述第二低功率接收器接收所述訊號的負資料訊號。
  19. 如請求項18所述的介面電路，其中所述控制邏輯接收所述訊號的所述正資料訊號及所述訊號的所述負資料訊號，並基於所述訊號的所述正資料訊號及所述訊號的所述負資料訊號控制所述單元開關裝置連接或斷開所述轉移接墊之間的所述單元電阻器。
  20. 如請求項17所述的介面電路，其中所述指定阻抗是所述單元開關裝置的導通電阻與所述單元電阻器的電阻值之和。
TW111103119A 2021-02-03 2022-01-25 介面電路 TW202236807A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210015258A KR20220112322A (ko) 2021-02-03 2021-02-03 송신 회로의 출력 임피던스를 조절할 수 있는 인터페이스 회로 및 이를 포함하는 이미지 센서
KR10-2021-0015258 2021-02-03

Publications (1)

Publication Number Publication Date
TW202236807A true TW202236807A (zh) 2022-09-16

Family

ID=82612452

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111103119A TW202236807A (zh) 2021-02-03 2022-01-25 介面電路

Country Status (5)

Country Link
US (2) US11687143B2 (zh)
JP (1) JP2022119193A (zh)
KR (1) KR20220112322A (zh)
CN (1) CN114866713A (zh)
TW (1) TW202236807A (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356106B1 (en) 2000-09-12 2002-03-12 Micron Technology, Inc. Active termination in a multidrop memory system
US6934785B2 (en) 2000-12-22 2005-08-23 Micron Technology, Inc. High speed interface with looped bus
KR100389928B1 (ko) 2001-07-20 2003-07-04 삼성전자주식회사 액티브 터미네이션 제어를 위한 반도체 메모리 시스템
KR100480612B1 (ko) 2001-10-19 2005-03-31 삼성전자주식회사 메모리 시스템의 능동 종단저항 제어장치 및 방법
KR100469155B1 (ko) 2001-11-21 2005-02-02 주식회사 하이닉스반도체 고속동작 인터페이스를 위한 능동종단기 및 자체종단구동기를 포함하는 송수신 장치 및 시스템
DE10305010B4 (de) * 2003-02-07 2012-06-28 Robert Bosch Gmbh Vorrichtung und Verfahren zur Bilderzeugung
US7173450B2 (en) * 2004-06-01 2007-02-06 Hewlett-Packard Development Company, L.P. Bus controller
US7945793B2 (en) * 2006-08-11 2011-05-17 Intel Corporation Interface frequency modulation to allow non-terminated operation and power reduction
US7768297B2 (en) 2007-01-31 2010-08-03 Rambus, Inc. Multi-drop bus system
US8689508B2 (en) * 2008-05-28 2014-04-08 Steeltec Supply, Inc. Extra strength backing stud having notched flanges
US8041865B2 (en) * 2008-08-04 2011-10-18 Qimonda Ag Bus termination system and method
US8681546B2 (en) * 2011-02-22 2014-03-25 Apple Inc. Variable impedance control for memory devices
EP2541427A1 (en) * 2011-07-01 2013-01-02 Siemens Aktiengesellschaft Broadcast serial bus termination
US8970248B2 (en) * 2013-03-15 2015-03-03 Qualcomm Incorporated Sharing hardware resources between D-PHY and N-factorial termination networks
US9214939B2 (en) * 2013-12-02 2015-12-15 Texas Instruments Deutschland Gmbh Adaptive bus termination apparatus and methods
US9606954B2 (en) 2014-01-10 2017-03-28 Lattice Semiconductor Corporation Communicating with MIPI-compliant devices using non-MIPI interfaces
CN106688229B (zh) * 2014-05-30 2019-09-03 陈仕东 基于变换域传输高清视频的方法
TWI645297B (zh) * 2017-05-26 2018-12-21 聚晶半導體股份有限公司 資料傳輸系統
CN107707861B (zh) 2017-06-28 2020-02-07 联发科技（新加坡）私人有限公司 数据线、电子系统及传输mipi信号的方法
CN110392149A (zh) * 2019-07-23 2019-10-29 华为技术有限公司 图像摄取显示终端

Also Published As

Publication number Publication date
KR20220112322A (ko) 2022-08-11
US20220245084A1 (en) 2022-08-04
CN114866713A (zh) 2022-08-05
US20230273666A1 (en) 2023-08-31
JP2022119193A (ja) 2022-08-16
US11687143B2 (en) 2023-06-27

Similar Documents

Publication Publication Date Title
US7246190B2 (en) Method and apparatus for bringing bus lanes in a computer system using a jumper board
US20100180143A1 (en) Techniques for improved timing control of memory devices
US11979695B2 (en) SPI-based data transmission system
US11412141B2 (en) OIS circuit, OIS device with synchronization between single sensor and multiple drivers, and operation method thereof
KR101316179B1 (ko) 듀얼 카메라
TW201305826A (zh) 在存儲卡及主機設備間提供通訊的電路、方法及系統
TW202236807A (zh) 介面電路
US11263166B2 (en) OIS circuit, OIS data sharing device, and operating method thereof
KR102423987B1 (ko) 터미네이션 회로 및 인터페이스 장치
US11451696B2 (en) Image sensor for camera device and for electronic device
Malviya et al. Tiny I2C protocol for camera command exchange in CSI-2: a review
US11971604B2 (en) Camera module and electronic device including the same
US20240005448A1 (en) Imaging device and image processing method
US11902676B2 (en) Image signal processor, operation method of image signal processor, and image sensor device including image signal processor
US20080303917A1 (en) Digital processing cell
CN112689991A (zh) 初始化同步装置、初始化同步方法及摄像机
US11528440B2 (en) Digital pixel sensor and analog digital converter
US20240146329A1 (en) Interface device supporting test operation
US20220286636A1 (en) Image sensor device
US20220286629A1 (en) Image sensor, operating method of image sensor, and electronic device including image sensor
US20220247949A1 (en) Image sensor and electronic device including the same
US20150058655A1 (en) Interface circuit and system
CN115589541A (zh) 使用三电压电平的传输门信号的图像传感器及其操作方法
KR100773932B1 (ko) 카메라 링크 보드용 데이터 정렬 칩
KR20230008586A (ko) 이미지 신호 처리기, 이미지 신호 처리기의 동작 방법, 및 이미지 신호 처리기를 포함하는 이미지 센서 장치