JP2022119193A - 送信回路の出力インピーダンスを調節することができるインターフェース回路及びこれを含むイメージセンサ - Google Patents

Abstract

【課題】送信回路の出力インピーダンスを調節することができるインターフェース回路を提供する。
【解決手段】本発明の一実施形態に係るインターフェース回路は、第１伝送パッドを介して伝送線路に第１信号を出力する第１送信回路と、第２伝送パッドを介して伝送線路に第２信号を出力する第２送信回路を含み、第１送信回路は、第１伝送パッド間に直列に連結された第１スイッチ及び第１終端抵抗を含む第１終端抵抗ブロックを含み、第２送信回路は、第２伝送パッド間に直列に連結された第２スイッチ及び第２終端低抗を含む第２終端抵抗ブロックを含み、第１送信回路が受信回路に第１信号を出力するとき、第２終端抵抗ブロックは、第１信号を検出し、第１送信回路が低電力動作モードのとき、第２終端抵抗ブロックが第２終端抵抗を連結解除し、第１送信回路が高速データ伝送モードのとき、第２終端抵抗ブロックは、第２終端抵抗を連結する。
【選択図】図６

Description

本発明は、インターフェース回路及びこれを含むイメージセンサに関するものである。

電子機器に含まれる集積回路チップは、インターフェース装置を介してデータを互いに送受信することができる。例えば、互いに通信する２つの集積回路チップは、それぞれのインターフェース装置を含むことができる。電子機器のデータ処理容量が徐々に増加するにつれて、集積回路チップ間で高速データ通信を提供することができる様々な規格が開発及び／または提案される傾向にある。集積回路チップ間の正確な通信のためのインピーダンスマッチングを支援する目的で、データを受ける受信側インターフェース装置には、ターミネーション回路が含まれることができる。電子機器に連結される半導体装置の個数が増加するにつれて、上記半導体装置は、集積回路チップと通信するために伝送線路を共有することができる。しかし、半導体装置と集積回路チップとの間にインピーダンスマッチングが不十分に行われ、高速データ通信が正確に行われないことがある。

本発明の技術的思想が解決しようとする課題の一つは、送信回路の出力インピーダンスを調節することができるインターフェース回路及びこれを含むイメージセンサを提供することである。

本発明の一実施形態に係るインターフェース回路は、第１伝送パッドを介して伝送線路に第１信号を出力する第１送信回路と、第２伝送パッドを介して上記伝送線路に第２信号を出力する第２送信回路を含み、上記第１送信回路は、上記第１伝送パッド間に直列に連結された第１スイッチと第１終端抵抗を含む第１終端抵抗ブロックを含み、上記第２送信回路は、上記第２伝送パッド間に直列に連結された第２スイッチと第２終端抵抗を含む第２終端抵抗ブロックを含み、上記第１送信回路が上記第１信号を出力するとき、上記第２終端抵抗ブロックは、上記第１信号を検出し、上記第１送信回路が低電力動作モードであると検出されると、上記第２終端抵抗ブロックは、上記第２伝送パッド間に上記第２終端抵抗を連結解除し、上記第１送信回路が高速データ伝送モードであると検出されると、上記第２終端抵抗ブロックは、上記第２伝送パッド間に上記第２終端抵抗を連結する。

本発明の一実施形態に係る伝送パッドを介して伝送線路に差動信号を伝送する第１送信回路を含むインターフェース回路において、上記差動信号を出力する送信機と、上記伝送パッド間に連結され、上記第１送信回路の出力インピーダンスを調節する終端抵抗ブロックを含み、上記終端抵抗ブロックは、上記伝送線路に連結された第２送信回路から出力される低電力信号シーケンスを検出し、上記低電力信号シーケンスに応答して上記第１送信回路の出力インピーダンスを調節する。

本発明の一実施形態に係る伝送パッドを介して伝送線路に信号を伝送する第１送信回路を含むインターフェース回路において、上記信号を出力する送信機と、上記伝送パッド間に連結される終端抵抗ブロックを含み、上記伝送線路に連結された第２送信回路が低電力動作モードであれば、上記第１送信回路の出力インピーダンスは、ハイインピーダンス（Ｈｉ－Ｚ）を有し、上記第２送信回路が高速データ伝送モードであれば、上記終端抵抗ブロックは、上記第１送信回路の出力インピーダンスを上記ハイインピーダンスとは異なる、指定されたインピーダンスに設定する。

本発明の一実施形態によると、インターフェース回路が送信回路の出力インピーダンスを調節することで、複数のイメージセンサが伝送線路を共有しながら、高速データ通信が可能であるという効果がある。

本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程で、より容易に理解することができる。

本発明の一実施形態に係る電子機器を簡略に示したブロック図である。 本発明の一実施形態に係るイメージセンサを含むカメラモジュールを簡略に示した図面である。 本発明の一実施形態に係る電子機器のデータ通信を説明するために提供される図面である。 本発明の一実施形態に係る電子機器を説明するために提供される比較例のブロック図である。 本発明の一実施形態に係る電子機器を説明するために提供される比較例のブロック図である。 本発明の一実施形態に係る電子機器を説明するために提供されるブロック図である。 本発明の一実施形態に係るインターフェース回路の動作方法を説明するためのブロック図である。 本発明の一実施形態に係るインターフェース回路の動作方法を説明するためのブロック図である。 本発明の一実施形態に係るインターフェース回路の動作方法を説明するためのブロック図である。 本発明の一実施形態に係るインターフェース回路の動作方法を説明するためのブロック図である。 本発明の一実施形態に係る終端抵抗ブロックの動作を説明するための図面である。 本発明の一実施形態に係る終端抵抗ブロックの動作を説明するための図面である。 本発明の一実施形態に係る終端抵抗ブロックの動作を説明するための図面である。 本発明の一実施形態に係る終端抵抗ブロックの動作を説明するための図面である。 本発明の一実施形態に係るインターフェース回路を説明するために提供されるアイダイアグラムを示す。 本発明の一実施形態に係るインターフェース回路の動作を説明するための回路である。 本発明の一実施形態に係るインターフェース回路の動作を説明するための回路である。 本発明の一実施形態に係るインターフェース回路の動作を説明するための回路である。 本発明の一実施形態に係るインターフェース回路の動作を説明するための回路である。 本発明の一実施形態に係るインターフェースの動作のタイミングダイアグラムを示す。 本発明の一実施形態に係るインターフェースの動作のタイミングダイアグラムを示す。 本発明の一実施形態に係るイメージセンサを含む電子機器を簡略に示した図面である。 本発明の一実施形態に係るイメージセンサを含む電子機器を簡略に示した図面である。

以下、添付された図面を参照して、本発明の好ましい実施形態を以下のように説明する。

図１は、本発明の一実施形態に係る電子機器を簡略に示したブロック図である。

図１を参照すると、本発明の一実施形態に係る電子機器１は、ディスプレイ２、センサ部３、メモリ４、ポート５、プロセッサ６、通信部７などを含むことができる。さらに、電子機器１は、カメラ、有線無線通信装置、電源装置などをさらに含むことができる。

ポート５は、電子機器１が外部の他の機器と通信するために提供される装置であることができる。電子機器１は、スマートフォン、タブレットＰＣなどのモバイル機器であることができ、カメラを含む他の様々な機器まで含むものと解釈されるべきである。

ディスプレイ２は、画面を出力するための装置として、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、電子ペーパーディスプレイ、またはマイクロ電子機械システム（ＭＥＭＳ）ディスプレイなどで実現されることができる。

電子機器１の全体的な動作は、プロセッサ６によって制御されることができる。プロセッサ６は、特定の演算や命令語及びタスクなどを行うことができる。プロセッサ６は、中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＣＰＵ）、マイクロプロセッサユニット（ＭＣＵ）、システムオンチップ（ＳｏＣ）、またはアプリケーションプロセッサ（ＡＰ）などであることができる。一実施形態として、電子機器１がタブレットＰＣやスマートフォンの場合、プロセッサ６は、アプリケーションプロセッサ（ＡＰ）であることができ、電子機器１がラップトップコンピュータやデスクトップコンピュータの場合、プロセッサ６は、中央処理装置（ＣＰＵ）であることができる。プロセッサ６は、バス８を介してディスプレイ２、センサ部３、メモリ４はもちろん、ポート５に連結された他の装置と通信することができる。

メモリ４は、電子機器１の動作に必要なデータ、またはマルチメディアデータなどを保存する保存媒体であることができる。メモリ４は、ランダムアクセスメモリ（ＲＡＭ）などの揮発性メモリや、またはフラッシュメモリなどの不揮発性メモリを含むことができる。さらに、メモリ４は、保存装置として、ソリッドステートドライブ（ＳＳＤ）、ハードディスクドライブ（ＨＤＤ）、及び光学ドライブ（ＯＤＤ）の少なくとも一つを含むこともできる。

センサ部３は、周辺情報を収集する様々なセンサを含むことができ、例えば、音響センサ、イメージセンサ、ＧＰＳ（グローバルポジショニングシステム（ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ ｓｙｓｔｅｍ））センサなどを含むことができる。イメージセンサは、映像を撮影するための装置として、ＣＭＯＳ（相補型金属酸化膜半導体（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ））イメージセンサやＣＣＤ（電荷結合デバイス（ｃｈａｒｇｅ－ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ））イメージセンサなどを含むことができる。

通信部７は、電子機器１と他の外部電子機器との間の通信を仲介するための装置であることができる。通信部７は、様々な通信インターフェース、例えば、ＵＳＢ（ｕｎｉｖｅｒｓａｌ ｓｅｒｉａｌ ｂｕｓ）、ＬＡＮ（ｌｏｃａｌ ａｒｅａ ｎｅｔｗｏｒｋ）、ｍｉｃｒｏ－ＵＳＢなどの有線通信インターフェースや、Ｗｉｆｉ、Ｂｌｕｅｔｏｏｔｈ、ＮＦＣ（ｎｅａｒ ｆｉｅｌｄ ｃｏｍｍｕｎｉｃａｔｉｏｎ）、赤外線通信、可視光通信などの無線通信インターフェースを介して外部電子機器とデータを送受信することができる。

電子機器１に含まれる各構成要素２～７は、バス８を介して通信することができる。電子機器１に含まれる各構成要素２～７は、様々な通信規格に基づいてデータを送受信することができる。一実施形態において、電子機器１がモバイル装置の場合、各構成要素２～７は、ＭＩＰＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）標準で規定する通信規格に基づいて互いにデータを送受信することができる。

ディスプレイ２、センサ部３、プロセッサ６などは、互いにデータを送受信するためのインターフェース回路を含むことができる。インターフェース回路は、データを送信するための送信回路とデータを受信するための受信回路の少なくとも一つを含むことができる。例えば、インターフェース回路は、送受信機を含むことができる。インターフェース回路は、ＭＩＰＩ標準で規定するＤ－ＰＨＹインターフェース及びＣ－ＰＨＹインターフェースの少なくとも一つによる通信を支援することができる。Ｄ－ＰＨＹインターフェースとＣ－ＰＨＹインターフェースのそれぞれは、互いに異なる方式でデータを伝送し、このようなインターフェースを介してデータを伝送するために必要なパッドの個数及び配置も互いに異なることができる。

ＭＩＰＩ Ｄ－ＰＨＹは、高速のデジタルシリアルインターフェースである。ＭＩＰＩ Ｄ－ＰＨＹインターフェースによって通信する場合、送信側のインターフェース回路は、送信しようとするデータを含む信号及びクロック信号を別途に伝送することができ、受信側のインターフェース回路は、差動信号方式で受信した信号を処理してデータを復元することができる。

本発明の理解を助けるためにインターフェース回路は、Ｄ－ＰＨＹスペックに基づいて定義されるものと仮定する。但し、上記仮定は、本発明を限定するためのものではない。また、データは、単方向または両方向（ｂｉ－ｄｉｒｅｃｔｉｏｎａｌ）信号であることができるが、本発明の実施形態においては、送信回路から受信回路に伝送される単方向の直列信号であると仮定する。

電子機器１に連結されるカメラモジュールの個数が増加する傾向にある。センサ部３がイメージセンサであるとき、カメラモジュールの個数が増加するにつれて、センサ部３の個数も増加することができる。センサ部３の個数が増加すると、センサ部３に含まれた送信回路からデータを受信するプロセッサ６の受信回路の個数も増加することができる。センサ部３の送信回路とプロセッサ６の受信回路との間の伝送線路は、プリント回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ（ＰＣＢ））のパターンで形成されることができ、上記伝送線路は、プロセッサ６の受信パッドまたは受信ピンを介してプロセッサ６の受信回路に連結されることができる。プロセッサ６の受信回路の個数が増加すると、プロセッサ６の受信ピンの個数が増加することができる。

本発明の一実施形態によると、複数のセンサ部３は、伝送線路を共有することができる。これにより、電子機器１に連結されるカメラモジュールの個数が増加しても、プロセッサ６の受信回路の個数、伝送線路の個数、及び受信ピンの個数を最小限に抑えることができる。したがって、チップレイアウトが減少し、回路実現費用が安価であり、製品の小型化が可能である。また、一度に一つのイメージセンサのみがデータを伝送する必要があるため、データを伝送しないイメージセンサは、送信回路の出力インピーダンスを調節するために用いられることができる。したがって、信号劣化を減少させることができ、高速データ通信を提供することができる。

図２は、本発明の一実施形態に係るイメージセンサを含むカメラモジュールを簡略に示した図面である。

本発明の一実施形態に係るカメラモジュール１０は、被写体を撮影してイメージデータを生成するイメージセンサを含むことができる。カメラモジュール１０は、光学部１１、光学部１１及びイメージセンサなどを収納するハウジング１２、イメージセンサが実装される回路基板１３、及びコネクタ１７などを含むことができる。カメラモジュール１０の外観は、図２に示した一実施形態とは異なる形態に変形することができる。

光学部１１は、被写体を撮影するための光を集めるレンズを少なくとも一つ以上を含むことができる。光学部１１に含まれたレンズを移動させて被写体にイメージセンサの焦点を合わせることができ、レンズはハウジング１２の内部に設けられたＡＦ（オートフォーカス（ａｕｔｏ ｆｏｃｕｓ））ジェネレーターによって移動することができる。

イメージセンサは、光学部１１の下部に配置され、回路基板１３に実装されることができる。イメージセンサは、複数のピクセル、及び複数のピクセルが出力する電気信号を利用してイメージデータを生成するロジック回路などを含むことができる。複数のピクセルの各々は、光に反応して電荷を生成する光電素子、及び光電素子が生成した電荷を電気信号に変換するピクセル回路などを含むことができる。一実施形態において、イメージセンサは、ロジック回路と連結されてイメージデータを保存するメモリを含むこともできる。

コネクタ１７は、外部プロセッサなどとの連結を提供することができる。実施形態によって、カメラモジュール１０は、イメージデータを処理する回路などを含むイメージプロセッサをさらに含むことができる。カメラモジュール１０は、コネクタ１７を介して中央処理装置（ＣＰＵ）やアプリケーションプロセッサ（ＡＰ）、ディスプレイ駆動装置などの外部装置とデータを送受信することができる。

カメラモジュール１０は、回路基板１３と電気的に連結され、上記イメージセンサと外部装置（図示せず）を連結するための配線１５を含む可撓性回路基板１４（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）、及びコネクタ１７が実装された基板１６をさらに含むことができる。

カメラモジュール１０は、所定のインターフェースを介して外部装置とデータを送受信することができる。一例として、カメラモジュール１０は、ＭＩＰＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）標準で定義されたＤ－ＰＨＹインターフェースとＣ－ＰＨＹインターフェースのいずれかによって、外部装置とデータを送受信することができる。

電子機器に連結されるカメラモジュール１０の個数が増加するにつれて、カメラモジュール１０と連結される外部プロセッサの受信回路の個数が増加することができる。カメラモジュール１０及び上記プロセッサは、伝送線路を介して互いに連結されることができる。本発明の一実施形態によると、電子機器に連結されるカメラモジュールは、伝送線路を共有することができる。したがって、電子機器に連結されるカメラモジュール１０の個数が増加しても、伝送線路の個数及び上記プロセッサの受信回路の個数を最小限に抑えることができる。また、一度に一つのイメージセンサのみがデータを伝送する必要があるため、データを伝送しないイメージセンサの出力インピーダンスを調節して、信号劣化を減少させることができる。

図３は、本発明の一実施形態に係る電子機器のデータ通信を説明するために提供される図面である。図３を参照すると、電子機器２０は、アプリケーションプロセッサ２１及びイメージセンサ２４を含むことができる。イメージセンサ２４は、タイミングコントローラ２５、ロウデコーダ２７、コラムデコーダ２８及びピクセルアレイ２９などを含むことができる。タイミングコントローラ２５、ロウデコーダ２７、及びコラムデコーダ２８は、ピクセルアレイ２９を制御するためのロジック回路であることができる。ピクセルアレイ２９は、複数のピクセルを有し、タイミングコントローラ２５は、ロウデコーダ２７及びコラムデコーダ２８の動作を制御して、上記ピクセルが出力する信号を処理してイメージデータを生成することができる。

タイミングコントローラ２５は、アプリケーションプロセッサ２１との通信を仲介するインターフェース装置２６を含むことができ、インターフェース装置２６は、ＭＩＰＩ標準で規定する通信規格に基づいてアプリケーションプロセッサ２１とデータを送受信することができる。一例として、インターフェース装置２６は、ＭＩＰＩ標準で規定するＤ－ＰＨＹインターフェース及びＣ－ＰＨＹインターフェースの少なくとも一つによる通信を支援することができる。

アプリケーションプロセッサ２１は、コントローラ２３及びインターフェース装置２２を含むことができる。一実施形態において、コントローラ２３は、アプリケーションプロセッサ２１の動作全般を制御するコントロールロジックを含むことができる。アプリケーションプロセッサ２１は、イメージセンサ２４とデータを送受信することができ、コントローラ２３は、イメージセンサ２４が生成したイメージデータを、インターフェース装置２２を介して受信することができる。

アプリケーションプロセッサ２１及びイメージセンサ２４は、伝送線路を介して互いに連結されることができる。インターフェース装置２２、２６のそれぞれは、送信回路及び受信回路を含むことができる。アプリケーションプロセッサ２１と通信するイメージセンサ２４の個数が増加すると、アプリケーションプロセッサ２１のインターフェース装置２２に含まれた受信回路の個数が増加することができる。

本発明の一実施形態によると、複数のイメージセンサは、アプリケーションプロセッサ２１と通信するために伝送線路を共有することができる。この場合、一度に一つのイメージセンサのみがデータを伝送する必要があるため、データを伝送しないイメージセンサは、送信回路の出力インピーダンスを調節することができる。したがって、製品を小型化することができ、信号の劣化を減少させることができ、高速データ通信を提供することができる。

図４及び図５は、本発明の一実施形態に係る電子機器を説明するために提供される比較例のブロック図である。

図４を参照すると、電子機器１００は、ＰＣＢ１１０上に実装されたＡＰ１２０、第１コネクタ１３４を介してＰＣＢ１１０と電気的に連結される第１イメージセンサ１３０、及び第２コネクタ１４４を介してＰＣＢ１１０と電気的に連結される第２イメージセンサ１４０を含むことができる。第１イメージセンサ１３０及び第２イメージセンサ１４０は、それぞれ互いに異なるカメラモジュールに含まれることができる。

第１イメージセンサ１３０は、第１コネクタ１３４を介してＡＰ１２０とデータを送受信することができ、第２イメージセンサ１４０は、第２コネクタ１４４を介してＡＰ１２０とデータを送受信することができる。第１イメージセンサ１３０は、第１送信回路１３１を含むことができ、第２イメージセンサ１４０は、第２送信回路１４１を含むことができる。ＡＰ１２０と第１コネクタ１３４が連結されると、第１送信回路１３１は、回路基板１３２に含まれた配線１３３と第１コネクタ１３４を介してＡＰ１２０とデータを送受信することができる。ＡＰ１２０と第２コネクタ１４４が連結されると、第２送信回路１４１は、回路基板１４２に含まれた配線１４３と第２コネクタ１４４を介してＡＰ１２０とデータを送受信することができる。

ＡＰ１２０は、第１受信回路１２１及び第２受信回路１２２を含むことができる。第１伝送線路１３５及び第２伝送線路１４５は、ＰＣＢ１１０上のパターンで形成されることができる。第１イメージセンサ１３０は、第１伝送線路１３５を介してＡＰ１２０とデータを送受信することができ、第２イメージセンサ１４０は、第２伝送線路１４５を介してＡＰ１２０とデータを送受信することができる。第１伝送線路１３５及び第２伝送線路１４５を介してＡＰ１２０と第１及び第２イメージセンサ１３０、１４０は、ポイント－ツー－ポイント（ｐｏｉｎｔ－ｔｏ－ｐｏｉｎｔ）方式で連結されることができる。第１伝送線路１３５及び第２伝送線路１４５のそれぞれは、一つのクロックレーン（ｌａｎｅ）と一つまたはそれ以上のデータレーンを含むことができる。

ポイント－ツー－ポイント結合は、送信回路の出力インピーダンス、伝送線路の特性インピーダンス、及び受信回路の入力インピーダンス間にインピーダンスマッチングが十分に行われることができる。インピーダンスマッチングが十分に行われると、信号波形の歪み（ｄｉｓｔｏｒｔｉｏｎ）が少なく、反射波をなくすことができる。但し、ポイント－ツー－ポイントの結合において、電子機器１００に連結されるカメラモジュールの個数が増加する場合、伝送線路を形成するＰＣＢ１１０上のパターン及びＡＰ１２０に含まれた受信回路の個数が増加することがある。

図５は、差動信号方式でイメージデータとクロック信号を出力するインターフェースは、例えば、ＭＩＰＩ標準に基づくＤ－ＰＨＹインターフェースの動作を説明するために提供される図面であることができる。

図５を参照すると、電子機器１００は、ＡＰ１２０及びイメージセンサ１３０を含むことができる。ＡＰ１２０は、受信回路１２１を含むことができ、イメージセンサ１３０は、送信回路１３１を含むことができる。受信回路１２１は、複数の受信機ＲＸ０～ＲＸ２を含むことができ、送信回路１３１は、複数の送信機ＴＸ０～ＴＸ１を含むことができる。

複数の送信機ＴＸ０～ＴＸ２は、入力信号ＩＮ０～ＩＮ２に応答して、差動信号、例えば、イメージデータＤ０Ｐ、Ｄ０Ｎ、Ｄ１Ｐ、Ｄ１Ｎ及びクロック信号ＣＬＫＰ、ＣＬＫＮを出力することができる。複数の送信機ＴＸ０～ＴＸ２は、複数の伝送パッドＴＰ０～ＴＰ５を介して上記差動信号を伝送線路Ｌ０～Ｌ５で出力することができる。伝送パッドＴＰ０～ＴＰ５は、一つのクロックレーンと一つまたはそれ以上のデータレーンを介して複数の受信パッドＲＰ０～ＲＰ５に連結されることができる。例えば、伝送線路Ｌ０、Ｌ１は、第１データレーンとして言及されることができ、伝送線路Ｌ４、Ｌ５は、第２データレーンとして言及されることができ、伝送線路Ｌ２、Ｌ３は、クロックレーンとして言及されることができる。

受信パッドＲＰ０～ＲＰ５は、複数の受信機ＲＸ０～ＲＸ２に連結されることができる。一例として、受信パッドＲＰ０～ＲＰ５は、プロセッサが実装されたメインボードなどに設けられるパッドであることができる。受信機ＲＸ０～ＲＸ２のそれぞれは、受信パッドＲＰ０～ＲＰ５のうち一対に連結されることができ、差動信号方式でデータＤ０、Ｄ１及びクロック信号ＣＬＫを生成することができる。例えば、受信機ＲＸ０は、データＤ０を生成することができ、受信機ＲＸ１は、クロック信号ＣＬＫを生成することができ、受信機ＲＸ１は、データＤ１を生成することができる。図５に示した実施形態においては、差動信号方式でイメージデータを伝送するために６つの伝送パッドＴＰ０～ＴＰ５、３つのレーン、及び６つの受信パッドＲＰ０～ＲＰ５が必要である。

電子機器１００に連結されるカメラモジュールの個数が増加することができる。例えば、カメラモジュールが３つであり、データレーンが４つである場合、ＡＰ１２０は、３つの受信回路が必要であり、伝送パッド及び受信パッドがそれぞれ３０個必要である。さらに、伝送線路を形成するＰＣＢ上のパターンも３０個必要である。

本発明の一実施形態においては、カメラモジュールに含まれたイメージセンサは、ＡＰ１２０と通信するために伝送線路を共有することができる。イメージセンサは、マルチ－ドロップ（ｍｕｌｔｉ－ｄｒｏｐ）方式により伝送線路を互いに共有し、ＡＰ１２０と連結されることができる。したがって、マルチ－ドロップ方式は、電子機器１００に連結されるカメラモジュールの個数が増加しても、ＡＰ１２０の受信回路の個数、伝送線路の個数、及び受信パッドの個数を最小限に抑えることができる。

マルチ－ドロップ方式では、一度に一つのイメージセンサのみがＡＰ１２０にデータを伝送する必要がある。したがって、データを伝送しないイメージセンサは、ハイインピーダンス（Ｈｉ ｉｍｐｅｄａｎｃｅまたはＨｉ－Ｚ）状態でなければならない。この場合、上記データを伝送しないイメージセンサに連結された伝送線路がスタブ（ｓｔｕｂ）されて信号の反射（ｒｅｆｌｅｃｔｉｏｎ）による信号の劣化が発生することがある。さらに、インピーダンスマッチングを支援するために、データを伝送しないイメージセンサの出力端に抵抗を連結することができる。この場合、動作するイメージセンサが低電力動作モードであるとき、信号の歪みが発生することがある。

本発明の一実施形態によると、データを伝送しないイメージセンサは、送信回路の出力インピーダンスを調節することができる。したがって、信号の劣化を減少させることができ、高速データ通信を提供することができる。

図６は、本発明の一実施形態に係る電子機器を説明するために提供されるブロック図である。

図６を参照すると、電子機器２００は、ＰＣＢ２１０上に実装されたＡＰ２２０、第１コネクタ２３４を介してＰＣＢ２１０と電気的に連結される第１イメージセンサ２３０、及び第２コネクタ２４４を介してＰＣＢ２１０と電気的に連結される第２イメージセンサ２４０を含むことができる。

第１イメージセンサ２３０は、第１コネクタ２３４を介してＡＰ２２０とデータを送受信することができ、第２イメージセンサ２４０は、第２コネクタ２４４を介してＡＰ２２０とデータを送受信することができる。第１イメージセンサ２３０は、第１送信回路２３１を含むことができ、第２イメージセンサ２４０は、第２送信回路２４１を含むことができる。ＡＰ２２０と第１コネクタ２３４が連結されると、第１送信回路２３１は、回路基板２３２に含まれた配線２３３と第１コネクタ２３４を介してＡＰ２２０とデータを送受信することができる。ＡＰ２２０と第２コネクタ２４４が連結されると、第２送信回路２４１は、回路基板２４２に含まれた配線２４３と第２コネクタ２４４を介してＡＰ１２０とデータを送受信することができる。

ＡＰ２２０は、一つの受信回路２２１を含むことができる。伝送線路２５０は、ＰＣＢ２１０上のパターンで形成されることができる。第１及び第２イメージセンサ２３０、２４０は、マルチ－ドロップ方式により伝送線路２５０を共有し、ＡＰ２２０と通信することができる。電子機器２００は、一度に一つのイメージセンサのみがＡＰ２２０にイメージデータを伝送するようにすることができる。イメージデータは、複数のフレーム（ｆｒａｍｅ）データを含むことができ、各フレームデータはＭ（２以上の整数）個のラインデータ（ｌｉｎｅ ｄａｔａ）を含むことができる。各ラインデータは、複数のピクセルデータ（ｐｉｘｅｌ ｄａｔａ）を含むことができる。例えば、第１イメージセンサ２３０と第２イメージセンサ２４０が交互にラインデータを伝送したり、交互にフレームデータを伝送することができる。

本発明の一実施形態によると、第１イメージセンサ２３０及び第２イメージセンサ２４０がマルチ－ドロップ方式で連結されることができる。したがって、電子機器２００に連結されるカメラモジュールの個数が増加しても、ＡＰ２２０の受信回路の個数及び伝送線路２５０の個数を最小限に抑えることができる。

マルチ－ドロップ方式において、１つのイメージセンサのみがＡＰにデータを伝送する必要があるため、データを伝送しないイメージセンサの送信回路は、ハイインピーダンス状態を有することができる。この場合、信号の劣化が増加してデータの伝送速度が制限されることができる。インピーダンスマッチングを支援するために、すべてのイメージセンサの送信回路の出力端に抵抗を連結することができる。この場合、動作するイメージセンサが低電力動作モードのとき、信号の歪みが発生することがある。

本発明の一実施形態によると、イメージセンサは、送信回路の出力インピーダンスを調節することができる終端抵抗ブロックを含むことができる。例えば、データを伝送するイメージセンサの送信回路が低電力動作モードであれば、データを伝送しないイメージセンサの送信回路は、ハイインピーダンス状態を有することができる。データを伝送するイメージセンサの送信回路が高速データ伝送モードであれば、データを伝送しないイメージセンサの送信回路は、指定された出力インピーダンスを有することができる。したがって、本発明の一実施形態に係る電子機器は、マルチ－ドロップ方式で信号の劣化を減少させることができ、高速データ通信を提供することができる。

図７ａ、図７ｂ、図８ａ、及び図８ｂは、本発明の一実施形態に係るインターフェース回路の動作方法を説明するためのブロック図である。

まず、図７ａ及び図７ｂを参照すると、電子機器４００Ａ、４００Ｂは、一つのプロセッサ４２０及び２つのイメージセンサ４３０、４４０を含むことができる。第１イメージセンサ４３０は、第１送信回路４３１を含むことができ、第１送信回路４３１は、出力インピーダンスを調節することができる第１終端抵抗ブロックを含むことができる。第２イメージセンサ４４０は、第２送信回路４４１を含むことができ、第２送信回路４４１は、出力インピーダンスを調節することができる第２終端抵抗ブロックを含むことができる。

図７ａに示したように、第１イメージセンサ４３０がプロセッサ４２０にデータを伝送するとき、第２イメージセンサ４４０は、データを伝送しないことができる。第１イメージセンサ４３０の第１送信回路４３１が低電力動作モードであれば、第２イメージセンサ４４０の送信回路４４１は、ハイインピーダンス状態を有することができる。すなわち、第１送信回路４３１が第１モードのとき、第２送信回路４４１は、ハイインピーダンス状態を有することができる。

逆に、図７ｂに示したように、第２イメージセンサ４４０がプロセッサ４２０にデータを伝送するとき、第１イメージセンサ４３０は、データを伝送しないことができる。第２イメージセンサ４４０の第２送信回路４４１が低電力動作モードであれば、第１イメージセンサ４３０の送信回路４３１は、ハイインピーダンス状態を有することができる。すなわち、第２送信回路４４１０が第１モードのとき、第１送信回路４３１は、ハイインピーダンス状態を有することができる。

データを伝送しないイメージセンサは、データを伝送するイメージセンサが出力する低電力信号シーケンスに基づいて上記データを伝送するイメージセンサの動作モードを低電力動作モードで判断することができる。

図７ａ及び図７ｂにおいて、４１０はＰＣＢであることができ、４２１は受信回路であることができ、４３２及び４４２は回路基板であることができ、４３３及び４４３は配線であることができ、４３４は第１コネクタであることができ、４４４は第２コネクタであることができ、４５０は送信ラインであることができる。

図８ａ及び図８ｂを参照すると、図８ａ及び図８ｂの電子機器７００Ａ、７００Ｂは、図７ａ及び図７ｂの電子機器４００Ａ、４００Ｂと構成が同一であるため、重複する説明は省略する。

図８ａに示したように、第１イメージセンサ７３０がプロセッサ７２０にデータを伝送するとき、第２イメージセンサ７４０は、データを伝送しないことができる。第１イメージセンサ７３０の第１送信回路７３１が高速データ伝送モードであれば、第２イメージセンサ７４０の第２終端抵抗ブロックは、第２イメージセンサ７４０の第２送信回路７４１の出力インピーダンスは、インピーダンスＺに指定されることができる。すなわち、第１送信回路７３１が第２モードのとき、第２送信回路７４１の出力インピーダンスは、インピーダンスＺに指定される。

逆に、図８ｂに示したように、第２イメージセンサ７４０がプロセッサ７２０にデータを伝送するとき、第１イメージセンサ７３０は、データを伝送しないことができる。第２イメージセンサ７４０の第２送信回路７４１が高速データ伝送モードであれば、第１イメージセンサ７３０の第１終端抵抗ブロックは、第１イメージセンサ７３０の第１送信回路７３１の出力インピーダンスは、インピーダンスＺに指定されることができる。すなわち、第２送信回路７４１が第２モードであるとき、第１送信回路７３１の出力インピーダンスは、インピーダンスＺに指定される。

データを伝送しないイメージセンサは、データを伝送するイメージセンサが出力する低電力信号シーケンスに基づいて、上記データを伝送するイメージセンサの動作モードを高速データ伝送モードと判断することができる。

指定されたインピーダンス値は、伝送線路に伝送される信号に対するインピーダンスマッチングがよく行われるようにする範囲内で決定されることができる。例えば、上記指定されたインピーダンス値は、データを出力する送信回路の出力インピーダンス、データを出力しない送信回路とプロセッサとの間の距離などを考慮して決定されることができ、理想的に上記指定されたインピーダンス値は、受信回路から見たとき、上記データを出力する送信回路の出力インピーダンスＺと同一に見えるようにする値であることができる。

図９～１２は、本発明の一実施形態に係る終端抵抗ブロックの動作を説明するための図面である。

図９を参照すると、イメージセンサのピクセルアレイＰＡは、複数のピクセルＰＸを含むことができる。複数のピクセルＰＸは、複数のロウラインＲＯＷ１～ＲＯＷｍ：ＲＯＷと、複数のカラムラインＣＯＬ１～ＣＯＬｎ：ＣＯＬに連結されることができる。イメージセンサは、複数のピクセルＰＸを複数のロウラインＲＯＷの単位で駆動することができる。一例として、複数のロウラインＲＯＷのうち、選択駆動ラインを駆動し、選択駆動ラインに連結されたピクセルＰＸからリセット電圧及びピクセル電圧を読み取るために必要な時間は、一つの水平周期と言及されることができる。イメージセンサは、複数のロウラインＲＯＷを順に駆動するローリングシャッター方式で動作することができる。

一方、イメージセンサのフレーム周期ＦＴは、ピクセルアレイＰＡに含まれるすべてのピクセルからリセット電圧及びピクセル電圧を読み取るために必要な時間と言及されることができる。一例として、フレーム周期ＦＴは、複数のロウラインＲＯＷの個数と水平周期の積と同一であるか、それよりも大きいことができる。イメージセンサのフレーム周期ＦＴが短いほど、イメージセンサは、同時間の間、さらに多くの個数のイメージフレームを生成することができる。

一つのフレームデータは、Ｍ（例えば、２以上の整数）個のラインデータを含むことができる。第１ラインデータと第２ラインデータとの間には、水平ブランク区間（Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋ Ｐｅｒｉｏｄ）が存在することができ、第１フレームデータと第２フレームデータとの間には、垂直ブランク区間（Ｖｅｒｔｉｃａｌ Ｂｌａｎｋ Ｐｅｒｉｏｄ）が存在することができる。

図１０を参照すると、イメージセンサが信号を伝送するとき、送信回路の動作モードは、低電力動作モードと高速データ伝送モードを含むことができる。低電力動作区間（ｌｏｗ ｐｏｗｅｒ（ＬＰ））ＬＰ１、ＬＰ２は、送信回路が低電力動作モードで動作する区間を意味することができ、高速データ伝送区間（ｈｉｇｈ ｓｐｅｅｄ（ＨＳ））は、送信回路が高速データ伝送モードとして動作する区間を意味することができる。送信回路が低電力動作モードであれば、上記信号は、単一終端（ｓｉｎｇｌｅ－ｅｎｄｅｄ）方式の信号であることができ、送信回路が高速データ伝送モードであれば、上記信号は、差動（ｄｉｆｆｅｒｅｎｔｉａｌ）方式の信号であることができる。

送信回路は、低電力動作区間ＬＰ１、ＬＰ２で低電力信号シーケンスＬＰ１１を出力し、高速データ伝送区間ＨＳに進入するとき、低電力信号シーケンスＬＰ１１、ＬＰ０１、ＬＰ００を出力することができる。すなわち、高速データ伝送区間ＨＳに進入する前に、低電力信号シーケンスがＬＰ１１からＬＰ０１に転換された後、ＬＰ００に転換される。低電力信号シーケンスＬＰ１１、ＬＰ０１、ＬＰ００は、上記送信回路が低電力動作モードから高速データ伝送モードに転換されることを知らせるシーケンスであることができる。

ラインデータＤＡＴＡは、ポジティブデータ信号ＤＰ及びネガティブデータ信号ＤＮを含むことができる。第１低電力動作区間ＬＰ１の間、ラインデータＤＡＴＡは、低電力信号シーケンスＬＰ１１、ＬＰ０１、ＬＰ００を含むことができる。高速データ伝送区間ＨＳの間、ラインデータＤＡＴＡは、シンクコードＳＹＮＣと直列のノーマルデータ、すなわち、ペイロードデータを含むことができる。シンクコードＳＹＮＣは、ノーマルデータを伝送する前に、データの同期のために予め定められたコードを意味することができる。送信回路が低電力動作モードで動作する第２低電力動作区間ＬＰ２の間、ラインデータＤＡＴＡは、低電力信号シーケンスＬＰ１１を含むことができる。

本発明の一実施形態に係る終端抵抗ブロックは、低電力信号シーケンスを検出し、検出結果に基づいてデータを伝送する送信回路の動作モードを判断することができる。例えば、低電力信号シーケンスが「１１、０１、００」であることが検出されると、終端抵抗ブロックは、データを伝送する送信回路の動作モードが低電力動作モードから高速データ伝送モードに転換されることを検出することができる。さらに、低電力信号シーケンスが「１１」であることが検出されると、終端抵抗ブロックは、データを伝送する送信回路の動作モードが低電力動作モードであることを検出することができる。したがって、データを伝送しないイメージセンサの終端抵抗ブロックは、データを伝送するイメージセンサが出力する低電力信号シーケンスに基づいて、上記データを伝送するイメージセンサの動作モードを判断するために用いられることができる。さらに、上記データを伝送しないイメージセンサは、上記データを伝送するイメージセンサの動作モードに基づいて上記データを伝送しないイメージセンサの出力インピーダンスを調節することができる。

例えば、データを伝送するイメージセンサの動作モードが低電力動作モードであれば、データを伝送しないイメージセンサの送信回路は、ハイインピーダンス状態を有することができる。データを伝送するイメージセンサの動作モードが高速データ伝送モードであれば、データを伝送しないイメージセンサの終端抵抗ブロックは、出力インピーダンスを指定されたインピーダンスに設定することができる。

仮に、インピーダンスマッチングを支援するために、すべてのイメージセンサの送信回路の出力端に抵抗を連結する場合、データを伝送するイメージセンサの動作モードが低電力動作モードのとき、信号の歪みが発生することがある。図１１を参照すると、第１低電力動作区間ＬＰ１の間、伝送される低電力信号シーケンスのうち、ポジティブデータ信号ＤＰ及びネガティブデータ信号ＤＮが互いに異なるレベルを有する低電力信号ＬＰ０１を送信回路８３１が出力するとき、データを伝送しないイメージセンサの送信回路に電流が流れることがある。これにより、低電力信号ＬＰ０１にエラーが発生することがある。

したがって、図１２に示したように、データを伝送するイメージセンサの送信回路が高速データ伝送モードとして動作する高速データ伝送区間ＨＳの間にのみ、データを伝送しないイメージセンサの終端抵抗ブロックは、出力インピーダンスを指定されたインピーダンスに設定するための制御信号ＣＴＲＬを生成することができる。制御信号ＣＴＲＬに基づいてデータを伝送しないイメージセンサの送信回路の出力インピーダンスは指定されたインピーダンスに設定されることができる。

図１３は、本発明の一実施形態に係るインターフェース回路を説明するために提供されるアイダイアグラムを示す。

図１３のアイダイアグラム（ｅｙｅ－ｄｉａｇｒａｍ）を参照すると、マルチ－ドロップ方式のアイオープニング高さＶ２は、ポイント－ツー－ポイント方式のアイオープニング高さＶ１よりも小さいことがある。アイオープニング高さは、電圧レベルの最小レベル及び最大レベルに基づいて測定することができる。マルチ－ドロップ方式でアイオープニング高さＶ２を増加させるには、データの伝送速度を減らす必要があるため、高速のデータ通信が正確に行われないことがある。

本発明の一実施形態に係るインターフェース回路は、送信回路の出力インピーダンスを調節することができる終端抵抗ブロックを含むことができる。したがって、マルチ－ドロップ方式でアイオープニング高さＶ２を増加させることができる。すなわち、複数のイメージセンサが伝送線路を共有しながら、高速のデータ通信が可能であるという効果がある。

図１４、図１５ａ、図１５ｂ、及び図１５ｃは、本発明の一実施形態に係るインターフェース回路の動作を説明するための回路である。

図１４を参照すると、電子機器９００は、第１イメージセンサ９３０、第２イメージセンサ９４０、プロセッサ９２０、及び伝送線路Ｌ０～Ｌ５を含むことができる。第１イメージセンサ９３０は、複数の送信機ＴＸ００～ＴＸ０２を含む第１送信回路９３１を含むことができる。複数の送信機ＴＸ００～ＴＸ０２は、伝送パッドＴＰ００～ＴＰ０５を介して伝送線路Ｌ０～Ｌ５にデータを伝送することができる。第２イメージセンサ９４０は、複数の送信機ＴＸ１０～ＴＸ１２を含む第２送信回路９４１を含むことができ、複数の送信機ＴＸ１０～ＴＸ１２は、伝送パッドＴＰ１０～ＴＰ１５を介して伝送線路Ｌ０～Ｌ５にデータを伝送することができる。プロセッサ９２０は、複数の受信機ＲＸ０～ＲＸ２を含む受信回路９２１を含むことができ、複数の受信機ＲＸ０～ＲＸ２は、受信パッドＲＰ０～ＲＰ５を介して上記データを受信することができる。

複数の送信機ＴＸ００、ＴＸ０１、ＴＸ０２、ＴＸ１０、ＴＸ１１、ＴＸ１２のそれぞれは、対応する伝送線路間に終端抵抗ブロックＴＢ００、ＴＢ０１、ＴＢ０２、ＴＢ１０、ＴＢ１１、ＴＢ１２を含むことができる。データを伝送しない第２イメージセンサ９４０の終端抵抗ブロックＴＢ１０、ＴＢ１１、ＴＢ１２は、データを伝送する第１送信回路９３１から出力される低電力信号シーケンスを検出し、上記低電力信号シーケンスに応答して、第２送信回路９４１の出力インピーダンスを調節することができる。例えば、終端抵抗ブロックＴＢ１０、ＴＢ１１、ＴＢ１２は、上記低電力信号シーケンスに応答して伝送パッドＴＰ１０～ＴＰ１５間に単位抵抗を電気的に連結したり、連結解除することができる。

終端抵抗ブロックＴＢ１０、ＴＢ１１、ＴＢ１２は、第１送信回路９３１が低電力動作モードで出力する低電力信号シーケンスを検出し、検出結果をもとに、第１送信回路９３１の高速データ伝送モードへの進入有無を判断することができる。第１送信回路９３１が高速データ伝送モードに進入したと判断されると、終端抵抗ブロックＴＢ１０、ＴＢ１１、ＴＢ１２は、伝送パッドＴＰ１０～ＴＰ１５間に単位抵抗を電気的に連結することができる。したがって、第２送信回路９４１の出力インピーダンスを指定されたインピーダンスに設定することができる。

終端抵抗ブロックＴＢ１０、ＴＢ１１、ＴＢ１２は、第１送信回路９３１が低電力動作モードで出力する低電力信号シーケンスを検出し、検出の結果、第１送信回路９３１が低電力動作モードと判断されると、終端抵抗ブロックＴＢ１０、ＴＢ１１、ＴＢ１２は、伝送パッドＴＰ１０～ＴＰ１５間に単位抵抗を連結解除することができる。したがって、第２送信回路９４１の出力インピーダンスは、ハイインピーダンス状態を有することができる。

図１５ａ～図１５ｃは、説明の便宜のために一つのイメージセンサが一つの送信回路を含むと仮定して説明する。図１５ａ～図１５ｃにおいて、９００Ａ、９００Ｂ、及び９００Ｃのそれぞれは電子装置と称する。

図１５ａを参照すると、第１送信回路９３１は、高速送信機ＨＳ＿ＴＸ００と、複数の低電力送信機ＬＰ＿ＴＸ００ａ、ＬＰ＿ＴＸ００ｂを含むことができ、第２送信回路９４１は、高速送信機ＨＳ＿ＴＸ１０と複数の低電力送信機ＬＰ＿ＴＸ１０ａ、ＬＰ＿ＴＸ１０ｂを含むことができる。第１送信回路９３１及び第２送信回路９４１は、伝送線路Ｌ０、Ｌ１を共有することができる。第１送信回路９３１は、伝送線路Ｌ０、Ｌ１に信号を出力する複数の伝送パッドＴＰ００、ＴＰ０１、及び伝送パッドＴＰ００、ＴＰ０１間に連結された第１終端抵抗ブロックＴＢ００をさらに含むことができる。第２送信回路９４１は、伝送線路Ｌ０、Ｌ１に信号を出力する複数の伝送パッドＴＰ１０、ＴＰ１１、及び伝送パッドＴＰ１０、ＴＰ１１間に連結された第２終端抵抗ブロックＴＢ１０をさらに含むことができる。

第１終端抵抗ブロックＴＢ００は、第１終端回路Ｔ００、第１低電力受信機ＬＰ＿ＲＸ００ａ、ＬＰ＿ＲＸ００ｂ、及び第１制御ロジックＣＬ００を含むことができる。第１終端回路Ｔ００は、伝送パッドＴＰ００、ＴＰ０１に連結され、互いに直列に連結される単位抵抗及び単位スイッチ素子を含むことができる。例えば、単位抵抗は、伝送パッドＴＰ０１に連結され、単位スイッチ素子は、伝送パッドＴＰ００に連結されることができる。第１低電力受信機ＬＰ＿ＲＸ００ａの入力端は、第１伝送パッドＴＰ００に連結されることができ、第１低電力受信機ＬＰ＿ＲＸ００ａの出力端は、第１制御ロジックＣＬ００に連結されることができる。第１低電力受信機ＬＰ＿ＲＸ００ｂの入力端は、第２伝送パッドＴＰ０１に連結されることができ、第１低電力受信機ＬＰ＿ＲＸ００ｂの出力端は、第１制御ロジックＣＬ００に連結されることができる。第１制御ロジックＣＬ００は、第１低電力受信機ＬＰ＿ＲＸ００ａ、ＬＰ＿ＲＸ００ｂの入力信号に基づいて制御信号ＣＴＲＬを生成し、制御信号ＣＴＲＬに基づいて第１終端回路Ｔ００の単位スイッチ素子のオンオフ状態を制御することができる。第１制御ロジックＣＬ００は、有限状態マシン（ｆｉｎｉｔｅ ｓｔａｔｅ ｍａｃｈｉｎｅ（ＦＳＭ））であることができるが、これに限定されるものではない。

第２終端抵抗ブロックＴＢ１０は、第２終端回路Ｔ１０、第２低電力受信機ＬＰ＿ＲＸ１０ａ、ＬＰ＿ＲＸ１０ｂ、及び第２制御ロジックＣＬ１０を含むことができる。第２終端回路Ｔ１０は、伝送パッドＴＰ１０、ＴＰ１１に連結され、互いに直列に連結される単位抵抗及び単位スイッチ素子を含むことができる。例えば、単位抵抗は、伝送パッドＴＰ１１に連結されることができ、単位スイッチ素子は、伝送パッドＴＰ１０に連結されることができる。第２低電力受信機ＬＰ＿ＲＸ１０ａの入力端は、第１伝送パッドＴＰ１０に連結されることができ、第２低電力受信機ＬＰ＿ＲＸ１０ａの出力端は、第２制御ロジックＣＬ１０に連結されることができる。第１低電力受信機ＬＰ＿ＲＸ１０ｂの入力端は、第２伝送パッドＴＰ１１に連結されることができ、第２低電力受信機ＬＰ＿ＲＸ１０ｂの出力端は、第２制御ロジックＣＬ１０に連結されることができる。第２制御ロジックＣＬ１０は、第２低電力受信機ＬＰ＿ＲＸ１０ａ、ＬＰ＿ＲＸ１０ｂの入力信号に基づいて制御信号ＣＴＲＬを生成し、制御信号ＣＴＲＬに基づいて第２終端回路Ｔ１０の単位スイッチ素子のオンオフ状態を制御することができる。

一実施形態によって、第１送信回路９３１はデータを伝送することができ、第２送信回路９４１はデータを伝送しないことができる。第１低電力送信機ＬＰ＿ＴＸ００ａ、ＬＰ＿ＴＸ００ｂは、低電力動作モードで複数の伝送パッドＴＰ００、ＴＰ０１を介して低電力信号シーケンスを伝送線路Ｌ０、Ｌ１に出力することができる。第２低電力受信機ＬＰ＿ＲＸ１０ａ、ＬＰ＿ＲＸ１０ｂは、第１低電力送信機ＬＰ＿ＴＸ００ａ、ＬＰ＿ＴＸ００ｂが出力する低電力信号シーケンスを受信することができる。第２低電力受信機ＬＰ＿ＲＸ１０ａは、上記信号のポジティブデータ信号を受信することができ、第２低電力受信機ＬＰ＿ＲＸ１０ｂは、上記信号のネガティブデータ信号を受信することができる。

第２制御ロジックＣＬ１０は、第２低電力受信機ＬＰ＿ＲＸ１０ａ、ＬＰ＿ＲＸ１０ｂから上記ポジティブデータ信号及び上記ネガティブデータ信号を受信することができる。第２制御ロジックＣＬ１０は、特定パターン、例えば、「１１」、「０１」、「００」パターンの低電力信号シーケンスが感知されると、第１送信回路９３１が高速データ伝送モードに進入すると判断することができる。低電力信号シーケンスは、上述したパターンに限定されず、高速データ伝送モードを識別するために様々な他のパターンが用いられることができる。第２制御ロジックＣＬ１０は、第２終端回路Ｔ１０の単位スイッチ素子をターンオンさせることができる。第２終端回路Ｔ１０の単位スイッチ素子がターンオンされると、単位抵抗が伝送パッドＴＰ１０、ＴＰ１１間に連結されることができる。

第２制御ロジックＣＬ１０は、特定パターン、例えば、「１１」パターンの低電力信号シーケンスが感知されると、第１送信回路９３１が低電力動作モードであると判断することができる。低電力信号シーケンスは、上述したパターンに限定されず、低電力動作モードを識別するために、様々な他のパターンが用いられることができる。第２制御ロジックＣＬ１０は、第２終端回路Ｔ１０の単位スイッチ素子をターンオフさせることができる。第２終端回路Ｔ１０の単位スイッチ素子がターンオフされると、単位抵抗が伝送パッドＴＰ１０、ＴＰ１１間に連結解除されることができる。

すなわち、第１送信回路９３１が低電力動作モードのとき、第２終端回路Ｔ１０の単位抵抗が伝送パッドＴＰ１０、ＴＰ１１間に連結されず、第２送信回路９４１の出力インピーダンスは、ハイインピーダンスを有することができる。第１送信回路９３１が高速データ伝送モードのとき、第２終端回路Ｔ１０の単位抵抗が伝送パッドＴＰ１０、ＴＰ１１間に連結されることができ、第２送信回路９４１の出力インピーダンスは、指定されたインピーダンスに設定されることができる。上記指定されたインピーダンスは、第２終端回路Ｔ１０の上記単位スイッチ素子のターンオン抵抗と上記単位抵抗の抵抗値の合計であることができる。したがって、第１及び第２終端回路Ｔ００、Ｔ１０は、伝送パッドＴＰ００、ＴＰ０１、ＴＰ１０、ＴＰ１１に伝送される信号に対するインピーダンスマッチングを行うことができる。

他の実施形態によって、第２送信回路９４１は、データを伝送することができ、第１送信回路９３１は、データを伝送しないことができる。第２低電力送信機ＬＰ＿ＴＸ１０ａ、ＬＰ＿ＴＸ１０ｂは、複数の伝送パッドＴＰ１０、ＴＰ１１を介して低電力信号シーケンスを伝送線路Ｌ０、Ｌ１に出力することができる。第１低電力受信機ＬＰ＿ＲＸ００ａ、ＬＰ＿ＲＸ００ｂは、第２低電力送信機ＬＰ＿ＴＸ１０ａ、ＬＰ＿ＴＸ１０ｂが出力する低電力信号シーケンスを受信することができ、第１制御ロジックＣＬ００に出力することができる。

第１制御ロジックＣＬ００は、特定パターン、例えば、「１１」、「０１」、「００」パターンの低電力信号シーケンスが感知されると、第２送信回路９４１が高速データ伝送モードに進入すると判断することができる。第１制御ロジックＣＬ００は、第１終端回路Ｔ００の単位スイッチ素子をターンオンさせることができる。第１終端回路Ｔ００の単位スイッチ素子がターンオンされると、単位抵抗が伝送パッドＴＰ００、ＴＰ０１に連結されることができる。

第１制御ロジックＣＬ００は、特定パターン、例えば、「１１」パターンの低電力信号シーケンスが感知されると、第２送信回路９４１が低電力動作モードであると判断することができる。第１制御ロジックＣＬ００は、第１終端回路Ｔ００の単位スイッチ素子をターンオフさせることができる。第１終端回路Ｔ００の単位スイッチ素子がターンオフされると、単位抵抗が伝送パッドＴＰ００、ＴＰ０１に連結解除されることができる。

すなわち、第２送信回路９４１が低電力動作モードのとき、第１終端回路Ｔ００の単位抵抗が伝送パッドＴＰ００、ＴＰ０１に連結されず、第１送信回路９３１の出力インピーダンスは、ハイインピーダンスを有することができる。第２送信回路９４１が高速データ伝送モードのとき、第１終端回路Ｔ００の単位抵抗が伝送パッドＴＰ００、ＴＰ０１に連結されることができ、第１送信回路９３１の出力インピーダンスは、指定されたインピーダンスに設定されることができる。したがって、第１及び第２終端回路Ｔ００、Ｔ１０は、伝送パッドＴＰ００、ＴＰ０１、ＴＸ１０、ＴＸ１１に伝送される信号に対するインピーダンスマッチングを行うことができる。

図１５ｂは、図１５ａとは違って、第１終端回路Ｔ００及び第２終端回路Ｔ１０のそれぞれは、伝送パッドＴＰ００、ＴＰ０１間に連結され、互いに直列に連結される単位スイッチ素子、及び上記単位スイッチ素子間に互いに直列に連結される単位抵抗を含むことができる。図１５ｂの第１終端回路Ｔ００及び第２終端回路Ｔ１０のそれぞれは、インピーダンス負荷の対称性を有することで、インピーダンス差をさらに減らすことができる。

図１５ｃは、図１５ｂとは違って、第１終端回路Ｔ００及び第２終端回路Ｔ１０のそれぞれは、伝送パッドＴＰ００、ＴＰ０１間に連結され、互いに直列に連結される単位スイッチ素子、及び上記単位スイッチ素子間に互いに直列に連結される単位抵抗を含むことができ、上記単位抵抗間に共通モードキャパシタをさらに含むことができる。図１５ｃの第１終端回路Ｔ００及び第２終端回路Ｔ１０のそれぞれは、高速データ伝送モードでデータを安定して伝送することができる。

図１５ａ～図１５ｃは、説明の便宜のために一つのイメージセンサが一つの送信回路を含むものと示して説明したが、一つのイメージセンサに含まれる送信回路の個数は、多様に変更されることができる。

図１６及び図１７は、本発明の一実施形態に係るインターフェース動作のタイミングダイアグラムを示す。

図１６を参照すると、第１時間区間Ｄ１の間、第１イメージセンサＩＳ１がデータを伝送するためにイネーブルされ、第１イメージセンサＩＳ１の送信回路は、低電力動作モードで低電力信号シーケンスを出力することができる。第１時間区間Ｄ１の間、第２イメージセンサＩＳ２の送信回路の出力インピーダンスは、ハイインピーダンスを有することができる。第１時間区間Ｄ１の間、第２イメージセンサＩＳ２の終端抵抗ブロックは、第１イメージセンサＩＳ１が出力する低電力信号シーケンスを感知し、第１時間ｔ１に単位抵抗を伝送パッド間に連結することができる。したがって、第２時間区間Ｄ２の間、第２イメージセンサＩＳ２の送信回路の出力インピーダンスは、指定されたインピーダンスに設定されることができる。

第２時間区間Ｄ２の間、第１イメージセンサＩＳ１の送信回路は、高速データ伝送モードでデータを出力することができる。第２時間区間Ｄ２の間、第２イメージセンサＩＳ２の終端抵抗ブロックは、第１イメージセンサＩＳ１が出力するデータに対するインピーダンスマッチングを行うことができる。

第２時間ｔ２に第２イメージセンサＩＳ２の終端抵抗ブロックは、第１イメージセンサＩＳ１が出力する低電力信号シーケンスを感知し、単位抵抗を伝送パッド間で連結解除することができる。したがって、第３時間区間Ｄ３の間、第２イメージセンサＩＳ２の送信回路の出力インピーダンスは、ハイインピーダンスを有することができる。第３時間区間Ｄ３の間、第１イメージセンサＩＳ１の送信回路は、低電力動作モードで動作した後、ディセーブルされることがある。第４時間区間Ｄ４の間、第２イメージセンサＩＳ２はディセーブルされることがある。

第４時間区間Ｄ４の間、第１イメージセンサＩＳ１及び第２イメージセンサＩＳ２は、すべてディセーブルされるため、電力消耗を減らすことができる。

第５時間区間Ｄ５の間、第２イメージセンサＩＳ２がデータを伝送するためにイネーブルされ、第２イメージセンサＩＳ２の送信回路は、低電力動作モードで低電力信号シーケンスを出力することができる。第２イメージセンサＩＳ２がディセーブル状態でイネーブルされると、初期化時間が必要である。第５時間区間Ｄ５の間、第１イメージセンサＩＳ１の送信回路の出力インピーダンスは、ハイインピーダンスを有することができる。

第５時間ｔ５に第１イメージセンサＩＳ１の終端抵抗ブロックは、第２イメージセンサＩＳ２が出力する低電力信号シーケンスを感知し、単位抵抗を伝送パッドの間に連結することができる。したがって、第６時間区間Ｄ６の間、第２イメージセンサＩＳ２の送信回路の出力インピーダンスは、指定されたインピーダンスに設定されることができる。

第６時間区間Ｄ６の間、第２イメージセンサＩＳ２の送信回路は、高速データ伝送モードでデータを出力することができる。第６時間区間Ｄ６の間、第１イメージセンサＩＳ１の終端抵抗ブロックは、第２イメージセンサＩＳ２が出力するデータに対するインピーダンスマッチングを行うことができる。

第６時間区間Ｄ６の間、第１イメージセンサＩＳ１の終端抵抗ブロックは、第２イメージセンサＩＳ２が出力する低電力信号シーケンスを感知し、第６時間ｔ６に単位抵抗を伝送パッドで連結解除することができる。したがって、第７時間区間Ｄ７の間、第１イメージセンサＩＳ１の送信回路の出力インピーダンスは、ハイインピーダンスを有することができる。

第７時間区間Ｄ４の間、第２イメージセンサＩＳ２の送信回路は、低電力動作モードで動作した後、ディセーブルされることがある。

プロセッサ（ＡＰ）は、第１～第７時間区間Ｄ１～Ｄ７の間、１つのイメージセンサのみを動作するように見えることがある。

図１７を参照すると、図１６とは違って、第４時間区間Ｄ４の間、第１イメージセンサＩＳ１及び第２イメージセンサＩＳ２はディセーブルされず、第１イメージセンサＩＳ１の送信回路が低電力動作モードで低電力信号シーケンスを「１１」に維持することができる。

第５時間区間Ｄ５の間、第２イメージセンサＩＳ２の送信回路は、低電力動作モードで低電力信号シーケンスを出力することができる。第２イメージセンサＩＳ２は、イネーブル状態であり続けるため、初期化時間が必要ないことがある。第７時間区間Ｄ４の間、第２イメージセンサＩＳ２の送信回路は、低電力動作モードで動作した後、イネーブル状態を維持し続けることができる。

図１６を参照すると、垂直ブランク区間の間、第１イメージセンサＩＳ１及び第２イメージセンサＩＳ２は、ディセーブル状態であるのに対し、図１７を参照すると、垂直ブランク区間の間、第１イメージセンサＩＳ１及び第２イメージセンサＩＳ２は、イネーブル状態を維持するため、図１６に示された実施形態に比べて垂直ブランク時間を減らすことができる。したがって、フレームレートを増加させることができる。

本明細書においては、伝送線路を共有するカメラモジュールの個数が２つである実施形態を示して説明したが、本発明の技術的思想を逸脱しない範囲内で伝送線路を共有するカメラモジュールの個数を多様に変形して実施することができる。

図１８及び図１９は、本発明の一実施形態に係るイメージセンサを含む電子機器を簡略に示した図面である。

図１８を参照すると、電子機器１０００は、カメラモジュールグループ１１００、アプリケーションプロセッサ１２００、ＰＭＩＣ（パワーマネジメント集積回路（ｐｏｗｅｒ ｍａｎａｇｅｍｅｎｔ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ））１３００及び外部メモリ１４００を含むことができる。

カメラモジュールグループ１１００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃを含むことができる。図面には、３つのカメラモジュール１１００ａ、１１００ｂ、１１００ｃが配置された実施形態が示されているが、実施形態がこれに限定されるものではない。いくつかの実施形態において、カメラモジュールグループ１１００は、２つのカメラモジュールのみを含むように変形されて実施されることができる。また、いくつかの実施形態において、カメラモジュールグループ１１００は、ｎ個（ｎは４以上の自然数）のカメラモジュールを含むように変形されて実施されることもできる。また、一実施形態において、カメラモジュールグループ１１００に含まれる複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃの少なくとも一つは、先に図１～図１７を参照して説明した実施形態のいずれか一つによるイメージセンサを含むことができる。

以下、図１９を参照して、カメラモジュール１１００ｂの詳細構成について、より具体的に説明するが、以下の説明は、実施形態によって異なるカメラモジュール１１００ａ、１１００ｂについても同様に適用されることができる。

図１９を参照すると、カメラモジュール１１００ｂは、プリズム１１０５、光学経路フォールディング要素（Ｏｐｔｉｃａｌ Ｐａｔｈ Ｆｏｌｄｉｎｇ Ｅｌｅｍｅｎｔ、以下、「ＯＰＦＥ」）１１１０、アクチュエータ１１３０、イメージセンシング装置１１４０及び保存部１１５０を含むことができる。

プリズム１１０５は、光反射物質の反射面１１０７を含み、外部から入射される光Ｌの経路を変形させることができる。

いくつかの実施形態において、プリズム１１０５は、第１方向Ｘに入射される光Ｌの経路を第１方向Ｘに垂直な第２方向Ｙに変更させることができる。また、プリズム１１０５は、光反射物質の反射面１１０７を、中心軸１１０６を中心にＡ方向に回転させるか、中心軸１１０６をＢ方向に回転させて第１方向Ｘに入射される光Ｌの経路を垂直な第２方向Ｙに変更させることができる。このとき、ＯＰＦＥ１１１０も第１方向Ｘ及び第２方向Ｙと垂直な第３方向Ｚに移動することができる。

いくつかの実施形態において図示されたように、プリズム１１０５のＡ方向の最大回転角度は、プラス（＋）Ａ方向には１５度（ｄｅｇｒｅｅ）以下であり、マイナス（－）Ａ方向には１５度よりも大きいことができるが、実施形態がこれに限定されるものではない。

いくつかの実施形態において、プリズム１１０５は、プラス（＋）またはマイナス（－）Ｂ方向に２０度前後、または１０度～２０度、または１５度～２０度の間で動くことができ、ここで、動く角度はプラス（＋）またはマイナス（－）Ｂ方向に同一の角度で動くか、１度内外の範囲でほぼ類似した角度まで動くことができる。

いくつかの実施形態において、プリズム１１０５は、光反射物質の反射面１１０６を中心軸１１０６の延長方向と平行な第３方向（例えば、Ｚ方向）に移動することができる。

ＯＰＦＥ１１１０は、例えば、ｍ（ここで、ｍは自然数）個のグループからなる光学レンズを含むことができる。ｍ個のレンズは、第２方向Ｙに移動して、カメラモジュール１１００ｂの光学ズーム倍率（ｏｐｔｉｃａｌ ｚｏｏｍ ｒａｔｉｏ）を変更することができる。例えば、カメラモジュール１１００ｂの基本光学ズーム倍率をＺとするとき、ＯＰＦＥ１１１０に含まれたｍ個の光学レンズを移動させる場合、カメラモジュール１１００ｂの光学ズーム倍率は３Ｚまたは５Ｚまたは５Ｚ以上の光学ズーム倍率に変更されることができる。

アクチュエータ１１３０は、ＯＰＦＥ１１１０または光学レンズ（以下、光学レンズと称する）を特定位置に移動させることができる。例えば、アクチュエータ１１３０は、正確なセンシングのためにイメージセンサ１１４２が光学レンズの焦点距離（ｆｏｃａｌ ｌｅｎｇｔｈ）に位置するように光学レンズの位置を調節することができる。

イメージセンシング装置１１４０は、イメージセンサ１１４２、制御ロジック１１４４及びメモリ１１４６を含むことができる。イメージセンサ１１４２は、光学レンズを介して提供される光Ｌを利用して、センシング対象のイメージをセンシングすることができる。制御ロジック１１４４は、カメラモジュール１１００ｂの全体的な動作を制御することができる。例えば、制御ロジック１１４４は、制御信号ラインＣＳＬｂを介して提供された制御信号によって、カメラモジュール１１００ｂの動作を制御することができる。

メモリ１１４６は、キャリブレーションデータ１１４７などのカメラモジュール１１００ｂの動作に必要な情報を保存することができる。キャリブレーションデータ１１４７は、カメラモジュール１１００ｂが外部から提供された光Ｌを利用してイメージデータを生成するために必要な情報を含むことができる。キャリブレーションデータ１１４７は、例えば、上述した回転度（ｄｅｇｒｅｅ ｏｆ ｒｏｔａｔｉｏｎ）に関する情報、焦点距離（ｆｏｃａｌ ｌｅｎｇｔｈ）に関する情報、光学軸（ｏｐｔｉｃａｌ ａｘｉｓ）に関する情報などを含むことができる。カメラモジュール１１００ｂが光学レンズの位置によって焦点距離が変わるマルチステート（ｍｕｌｔｉ ｓｔａｔｅ）カメラの形で実現される場合、キャリブレーションデータ１１４７は、光学レンズの各位置別（またはステート別）焦点距離値とオートフォーカシング（ａｕｔｏ ｆｏｃｕｓｉｎｇ）に関する情報を含むことができる。

保存部１１５０は、イメージセンサ１１４２を介してセンシングされたイメージデータを保存することができる。保存部１１５０は、イメージセンシング装置１１４０の外部に配置されることができ、イメージセンシング装置１１４０を構成するセンサチップとスタックされた（ｓｔａｃｋｅｄ）形で実現されることができる。いくつかの実施形態において、保存部１１５０は、ＥＥＰＲＯＭ（電気的消去書込み可能な読出し専用メモリ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ））に実現されることができるが、実施形態がこれに限定されるものではない。

図１８及び図１９を一緒に参照すると、いくつかの実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれは、アクチュエータ１１３０を含むことができる。これにより、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれは、その内部に含まれたアクチュエータ１１３０の動作によって互いに同一または異なるキャリブレーションデータ１１４７を含むことができる。

いくつかの実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのいずれか１つのカメラモジュール（例えば、１１００ｂ）は、先に説明したプリズム１１０５及びＯＰＦＥ１１１０を含むフォールデッドレンズ（ｆｏｌｄｅｄ ｌｅｎｓ）形のカメラモジュールであり、残りのカメラモジュール（例えば、１１００ａ、１１００ｂ）は、プリズム１１０５及びＯＰＦＥ１１１０が含まれていないバーティカル（ｖｅｒｔｉｃａｌ）形のカメラモジュールであることができるが、実施形態がこれに限定されるものではない。

いくつかの実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのいずれか１つのカメラモジュール（例えば、１１００ｃ）は、例えば、ＩＲ（赤外線（Ｉｎｆｒａｒｅｄ Ｒａｙ））を利用して、深度（ｄｅｐｔｈ）情報を抽出するバーティカル形の深度カメラ（ｄｅｐｔｈ ｃａｍｅｒａ）であることができる。この場合、アプリケーションプロセッサ１２００は、このような深度カメラから提供されたイメージデータと、他のカメラモジュール（例えば、１１００ａまたは１１００ｂ）から提供されたイメージデータを併合（ｍｅｒｇｅ）して、３次元深度イメージ（３Ｄ ｄｅｐｔｈ ｉｍａｇｅ）を生成することができる。

いくつかの実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃの少なくとも２つのカメラモジュール（例えば、１１００ａ、１１００ｂ）は、互いに異なる観測視野（Ｆｉｅｌｄ ｏｆ Ｖｉｅｗ、視野角）を有することができる。この場合、例えば、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃの少なくとも２つのカメラモジュール（例えば、１１００ａ、１１００ｂ）の光学レンズが互いに異なることができるが、これに限定されるものではない。

また、いくつかの実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれの視野角は互いに異なることができる。この場合、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれに含まれた光学レンズも互いに異なることができるが、これに限定されるものではない。

いくつかの実施形態において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれは、互いに物理的に分離されて配置されることができる。すなわち、１つのイメージセンサ１１４２のセンシング領域を複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃが分割して用いるものではなく、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれの内部に独立したイメージセンサ１１４２が配置されることができる。

再び、図１８を参照すると、アプリケーションプロセッサ１２００は、イメージ処理装置１２１０、メモリコントローラ１２２０、内部メモリ１２３０を含むことができる。アプリケーションプロセッサ１２００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃと分離されて実現されることができる。例えば、アプリケーションプロセッサ１２００及び複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、別途の半導体チップに互いに分離されて実現されることができる。

イメージ処理装置１２１０は、複数のサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃ、イメージ生成器１２１４及びカメラモジュールコントローラ１２１６を含むことができる。

イメージ処理装置１２１０は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃの個数に対応する個数の複数のサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃを含むことができる。

それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータは、互いに分離されたイメージ信号ラインＩＳＬａ、ＩＳＬｂ、ＩＳＬｃを介して対応されるサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃに提供されることができる。例えば、カメラモジュール１１００ａから生成されたイメージデータは、イメージ信号ラインＩＳＬａを介してサブイメージプロセッサ１２１２ａに提供され、カメラモジュール１１００ｂから生成されたイメージデータは、イメージ信号ラインＩＳＬｂを介してサブイメージプロセッサ１２１２ｂに提供され、カメラモジュール１１００ｃから生成されたイメージデータは、イメージ信号ラインＩＳＬｃを介してサブイメージプロセッサ１２１２ｃに提供されることができる。このようなイメージデータ伝送は、例えば、ＭＩＰＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）に基づいたカメラシリアルインターフェース（ＣＳＩ；Ｃａｍｅｒａ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）を利用して行われることができるが、実施形態がこれに限定されるものではない。

一方、いくつかの実施形態において、一つのサブイメージプロセッサが複数のカメラモジュールに対応されるように配置されることもできる。例えば、サブイメージプロセッサ１２１２ａ及びサブイメージプロセッサ１２１２ｃが図示されたように互いに分離されて実現されるのではなく、１つのサブイメージプロセッサに統合されて実現され、カメラモジュール１１００ａ及びカメラモジュール１１００ｃから提供されたイメージデータは、選択素子（例えば、マルチプレクサ）などを介して選択された後、統合されたサブイメージプロセッサに提供されることができる。

それぞれのサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃに提供されたイメージデータは、イメージ生成器１２１４に提供されることができる。イメージ生成器１２１４は、イメージ生成情報（Ｇｅｎｅｒａｔｉｎｇ Ｉｎｆｏｒｍａｔｉｏｎ）またはモード信号（Ｍｏｄｅ Ｓｉｇｎａｌ）によってそれぞれのサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃから提供されたイメージデータを利用して、出力イメージを生成することができる。

具体的に、イメージ生成器１２１４は、イメージ生成情報またはモード信号によって互いに異なる視野角を有するカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータの少なくとも一部を併合（ｍｅｒｇｅ）して出力イメージを生成することができる。また、イメージ生成器１２１４は、イメージ生成情報またはモード信号によって互いに異なる視野角を有するカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータのいずれか一つを選択して出力イメージを生成することができる。

いくつかの実施形態において、イメージ生成情報は、ズーム信号（ｚｏｏｍ ｓｉｇｎａｌ ｏｒ ｚｏｏｍ ｆａｃｔｏｒ）を含むことができる。また、いくつかの実施形態において、モード信号は、例えば、ユーザ（ｕｓｅｒ）から選択されたモードに基づいた信号であることができる。

イメージ生成情報がズーム信号（ズームファクター）であり、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃが互いに異なる観測視野（視野角）を有する場合、イメージ生成器１２１４は、ズーム信号の種類に応じて互いに異なる動作を行うことができる。例えば、ズーム信号が第１信号である場合、カメラモジュール１１００ａから出力されたイメージデータとカメラモジュール１１００ｃから出力されたイメージデータを併合した後、併合されたイメージ信号及び併合に用いていないカメラモジュール１１００ｂから出力されたイメージデータを用いて、出力イメージを生成することができる。仮に、ズーム信号が第１信号と異なる第２信号である場合、イメージ生成器１２１４は、このようなイメージデータ併合を行うことなく、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃから出力されたイメージデータのいずれかを選択して出力イメージを生成することができる。しかし、実施形態がこれに限定されるものではなく、必要に応じてイメージデータを処理する方法は、いくらでも変形されて実施されることができる。

いくつかの実施形態において、イメージ生成器１２１４は、複数のサブイメージプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃの少なくとも一つから露出時間が異なる複数のイメージデータを受信し、複数のイメージデータについてＨＤＲ（ハイダイナミックレンジ（ｈｉｇｈ ｄｙｎａｍｉｃ ｒａｎｇｅ））処理を行うことで、ダイナミックレンジが増加された、併合されたイメージデータを生成することができる。

カメラモジュールコントローラ１２１６は、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃに制御信号を提供することができる。カメラモジュールコントローラ１２１６から生成された制御信号は、互いに分離された制御信号ラインＣＳＬａ、ＣＳＬｂ、ＣＳＬｃを介して対応されるカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供されることができる。

複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのいずれか一つは、ズーム信号を含むイメージ生成情報またはモード信号によって、マスター（ｍａｓｔｅｒ）カメラ（例えば、１１００ｂ）に指定され、残りのカメラモジュール（例えば、１１００ａ、１１００ｃ）は、スレーブ（ｓｌａｖｅ）カメラに指定されることができる。このような情報は、制御信号に含まれて互いに分離された制御信号ラインＣＳＬａ、ＣＳＬｂ、ＣＳＬｃを介して対応されるカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供されることができる。

ズームファクターまたは動作モード信号によって、マスター及びスレーブとして動作するカメラモジュールが変更されることができる。例えば、カメラモジュール１１００ａの視野角がカメラモジュール１１００ｂの視野角よりも広く、ズームファクターが低いズーム倍率を示す場合、カメラモジュール１１００ｂがマスターとして動作し、カメラモジュール１１００ａがスレーブとして動作することができる。逆に、ズームファクターが高いズーム倍率を示す場合、カメラモジュール１１００ａがマスターとして動作し、カメラモジュール１１００ｂがスレーブとして動作することができる。

いくつかの実施形態において、カメラモジュールコントローラ１２１６からそれぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供される制御信号は、シンクイネーブル信号（ｓｙｎｃ ｅｎａｂｌｅ）を含むことができる。例えば、カメラモジュール１１００ｂがマスターカメラであり、カメラモジュール１１００ａ、１１００ｃがスレーブカメラの場合、カメラモジュールコントローラ１２１６は、カメラモジュール１１００ｂにシンクイネーブル信号を伝送することができる。このようなシンクイネーブル信号を提供されたカメラモジュール１１００ｂは、提供されたシンクイネーブル信号をもとにシンク信号（ｓｙｎｃ ｓｉｇｎａｌ）を生成し、生成されたシンク信号を、シンク信号ライン（ＳＳＬ）を介してカメラモジュール１１００ａ、１１００ｃに提供することができる。カメラモジュール１１００ｂ及びカメラモジュール１１００ａ、１１００ｃは、このようなシンク信号に同期化してイメージデータをアプリケーションプロセッサ１２００に伝送することができる。

いくつかの実施形態において、カメラモジュールコントローラ１２１６から複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供される制御信号は、モード信号に応じたモード情報を含むことができる。このようなモード情報に基づいて、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、センシング速度と関連して、第１動作モード及び第２動作モードで動作することができる。

複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、第１動作モードで、第１速度でイメージ信号を生成（例えば、第１フレームレートのイメージ信号を生成）して、これを第１速度よりも高い第２速度でエンコード（例えば、第１フレームレートよりも高い第２フレームレートのイメージ信号をエンコード）し、エンコードされたイメージ信号をアプリケーションプロセッサ１２００に伝送することができる。このとき、第２速度は第１速度の３０倍以下であることができる。

アプリケーションプロセッサ１２００は、受信されたイメージ信号、すなわち、エンコードされたイメージ信号を内部に備えられるメモリ１２３０またはアプリケーションプロセッサ１２００の外部ストレージ１４００に保存し、その後、メモリ１２３０またはストレージ１４００からエンコードされたイメージ信号を読み出してデコードし、デコードされたイメージ信号に基づいて生成されるイメージデータをディスプレイすることができる。例えば、イメージ処理装置１２１０の複数のサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃのうち対応するサブプロセッサがデコードを行うことができ、また、デコードされたイメージ信号に対してイメージ処理を行うことができる。

複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、第２動作モードにおいて、第１速度よりも低い第３速度でイメージ信号を生成（例えば、第１フレームレートよりも低い第３フレームレートのイメージ信号を生成）し、イメージ信号をアプリケーションプロセッサ１２００に伝送することができる。アプリケーションプロセッサ１２００に提供されるイメージ信号は、エンコードされていない信号であることができる。アプリケーションプロセッサ１２００は、受信されるイメージ信号に対してイメージ処理を行うか、またはイメージ信号をメモリ１２３０またはストレージ１４００に保存することができる。

ＰＭＩＣ１３００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれに電力、例えば、電源電圧を供給することができる。例えば、ＰＭＩＣ１３００は、アプリケーションプロセッサ１２００の制御下に、パワー信号ラインＰＳＬａを介してカメラモジュール１１００ａに第１電力を供給し、パワー信号ラインＰＳＬｂを介してカメラモジュール１１００ｂに第２電力を供給し、パワー信号ラインＰＳＬｃを介してカメラモジュール１１００ｃに第３電力を供給することができる。

ＰＭＩＣ１３００は、アプリケーションプロセッサ１２００からの電力制御信号ＰＣＯＮに応答して、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれに対応する電力を生成し、また、電力のレベルを調整することができる。電力制御信号ＰＣＯＮは、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃの動作モード別の電力調整信号を含むことができる。例えば、動作モードは、低電力モード（ｌｏｗ ｐｏｗｅｒ ｍｏｄｅ）を含むことができ、このとき、電力制御信号ＰＣＯＮは、低電力モードで動作するカメラモジュール及び設定される電力レベルに対する情報を含むことができる。複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのそれぞれに提供される電力レベルは、互いに同一または異なることができる。また、電力レベルは、動的に変更されることができる。

本発明は、上述した実施形態及び添付された図面によって限定されるものではなく、添付された特許請求の範囲によって限定する。したがって、特許請求の範囲に記載された本発明の技術的思想を逸脱しない範囲内で当技術分野の通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これもまた本発明の範囲に属するといえる。

１００、２００ 電子機器
１１０、２１０ ＰＣＢ
１２０、２２０ ＡＰ
１３０、２３０ 第１イメージセンサ
１３１、２３１ 第１送信回路
１４０、２４０ 第２イメージセンサ
１４１、２４１ 第２送信回路
１３５ 第１伝送線路
１４５ 第２伝送線路
２５０ 伝送線路

Claims (20)

1. 第１伝送パッドを介して伝送線路に第１信号を出力する第１送信回路と、
   第２伝送パッドを介して前記伝送線路に第２信号を出力する第２送信回路と、を含み、
   前記第１送信回路は、前記第１伝送パッド間に直列に連結された第１スイッチ及び第１終端抵抗を含む第１終端抵抗ブロックを含み、
   前記第２送信回路は、前記第２伝送パッド間に直列に連結された第２スイッチ及び第２終端抵抗を含む第２終端抵抗ブロックを含み、
   前記第１送信回路が前記第１信号を出力するとき、前記第２終端抵抗ブロックは、前記第１信号を検出し、前記第１送信回路が低電力動作モードと検出されると、前記第２終端抵抗ブロックは、前記第２伝送パッド間に前記第２終端抵抗を連結解除し、前記第１送信回路が高速データ伝送モードと検出されると、前記第２終端抵抗ブロックは、前記第２伝送パッド間に前記第２終端抵抗を連結する、インターフェース回路。
2. 前記第２終端抵抗ブロックは、前記第２伝送パッド間に前記第２終端抵抗を連結するか、連結解除して前記第２送信回路の出力インピーダンスを調節する、請求項１に記載のインターフェース回路。
3. 前記第１送信回路が前記低電力動作モードのとき、前記第２送信回路の出力インピーダンスは、ハイインピーダンスを有する、請求項２に記載のインターフェース回路。
4. 前記第１送信回路が高速データ伝送モードのとき、前記第２終端抵抗ブロックは、前記第２送信回路の出力インピーダンスを前記第２スイッチのターンオン抵抗と前記第２終端抵抗の抵抗の合計に該当する指定されたインピーダンスに設定する、請求項２又は３に記載のインターフェース回路。
5. 前記第２終端抵抗ブロックは、前記第１信号に含まれた低電力信号シーケンスを検出し、検出結果をもとに、前記第１送信回路の前記高速データ伝送モードの進入有無を判断する、請求項１乃至３のいずれか１項に記載のインターフェース回路。
6. 前記第２終端抵抗ブロックは、
   前記第２伝送パッドのいずれか一つに連結された入力端を含む第１低電力受信機と、
   前記第２伝送パッドのうち、もう一つに連結された入力端を含む第２低電力受信機と、
   前記第１低電力受信機の出力端と前記第２低電力受信機の出力端が連結された制御ロジックと、をさらに含む、請求項１乃至５のいずれか１項に記載のインターフェース回路。
7. 前記第１低電力受信機は、前記第１信号のポジティブデータ信号を受信し、
   前記第２低電力受信機は、前記第１信号のネガティブデータ信号を受信する、請求項６に記載のインターフェース回路。
8. 前記制御ロジックは、前記第１信号のポジティブデータ信号と前記第１信号のネガティブデータ信号を受信し、前記第１信号のポジティブデータ信号と前記第１信号のネガティブデータ信号に基づいて前記第２伝送パッド間に前記第２終端抵抗を連結するか、連結解除するように前記第２スイッチを制御する、請求項７に記載のインターフェース回路。
9. 伝送パッドを介して伝送線路に差動信号を伝送する第１送信回路を含むインターフェース回路において、
   前記差動信号を出力する送信機と、
   前記伝送パッド間に連結され、前記第１送信回路の出力インピーダンスを調節する終端抵抗ブロックと、を含み、
   前記終端抵抗ブロックは、前記伝送線路に連結された第２送信回路から出力される低電力信号シーケンスを検出し、前記低電力信号シーケンスに応答して、前記第１送信回路の出力インピーダンスを調節する、インターフェース回路。
10. 前記終端抵抗ブロックは、前記低電力信号シーケンスに応答して、前記伝送パッド間に単位抵抗を電気的に連結するか、連結解除する、請求項９に記載のインターフェース回路。
11. 前記終端抵抗ブロックは、
    前記第２送信回路の動作モードが低電力動作モードで高速データ伝送モードに転換されることを検出して、前記伝送パッド間に前記単位抵抗を電気的に連結する、請求項１０に記載のインターフェース回路。
12. 前記終端抵抗ブロックは、
    前記第２送信回路の動作モードが高速データ伝送モードで低電力動作モードに転換されることを検出して、前記伝送パッド間で前記単位抵抗の連結を解除する、請求項１０又は１１に記載のインターフェース回路。
13. 前記終端抵抗ブロックは、
    前記伝送パッドに連結され、互いに直列に連結される単位抵抗及び単位スイッチ素子を含む終端回路と、
    前記伝送パッドのいずれか一つに連結された入力端を含む第１低電力受信機と、
    前記伝送パッドのうち、もう一つに連結された入力端を含む第２低電力受信機と、
    前記第１低電力受信機の出力端及び前記第２低電力受信機の出力端が連結された制御ロジックと、を含む、請求項９に記載のインターフェース回路。
14. 前記終端抵抗ブロックは、
    前記伝送パッドに連結され、互いに直列に連結される単位スイッチ素子、及び前記単位スイッチ素子間に互いに直列に連結される単位抵抗を含む終端回路と、
    前記伝送パッドのいずれか一つに連結された入力端を含む第１低電力受信機と、
    前記伝送パッドのうち、もう一つに連結された入力端を含む第２低電力受信機と、
    前記第１低電力受信機の出力端及び前記第２低電力受信機の出力端が連結された制御ロジックと、を含む、請求項９に記載のインターフェース回路。
15. 前記終端抵抗ブロックは、
    前記伝送パッドに連結され、互いに直列に連結される単位スイッチ素子、及び前記単位スイッチ素子間に互いに直列に連結される単位抵抗を含む終端回路と、
    前記終端回路に連結された共通モードキャパシタと、
    前記伝送パッドのいずれか一つに連結された入力端を含む第１低電力受信機と、
    前記伝送パッドのうち、もう一つに連結された入力端を含む第２低電力受信機と、
    前記第１低電力受信機の出力端及び前記第２低電力受信機の出力端が連結された制御ロジックと、を含む、請求項９に記載のインターフェース回路。
16. 伝送パッドを介して伝送線路に信号を伝送する第１送信回路を含むインターフェース回路において、
    前記信号を出力する送信機と、
    前記伝送パッド間に連結される終端抵抗ブロックと、を含み、
    前記伝送線路に連結された第２送信回路が低電力動作モードであれば、前記第１送信回路の出力インピーダンスは、ハイインピーダンス（Ｈｉ－Ｚ）を有し、前記第２送信回路が高速データ伝送モードであれば、前記終端抵抗ブロックは、前記第１送信回路の出力インピーダンスを前記ハイインピーダンスとは異なる、指定されたインピーダンスに設定する、インターフェース回路。
17. 前記終端抵抗ブロックは、
    前記伝送パッドに連結され、互いに直列に連結される単位抵抗及び単位スイッチ素子を含む終端回路と、
    前記伝送パッドのいずれか一つに連結された入力端を含む第１低電力受信機と、
    前記伝送パッドのうち、もう一つに連結された入力端を含む第２低電力受信機と、
    前記第１低電力受信機の出力端及び前記第２低電力受信機の出力端が連結された制御ロジックと、を含む、請求項１６に記載のインターフェース回路。
18. 前記第１低電力受信機は、前記信号のポジティブデータ信号を受信し、
    前記第２低電力受信機は、前記信号のネガティブデータ信号を受信する、請求項１７に記載のインターフェース回路。
19. 前記制御ロジックは、前記信号のポジティブデータ信号及び前記信号のネガティブデータ信号を受信し、前記信号のポジティブデータ信号及び前記信号のネガティブデータ信号に基づいて前記伝送パッド間に前記単位抵抗を連結するか、連結解除するように前記単位スイッチ素子を制御する、請求項１８に記載のインターフェース回路。
20. 前記指定されたインピーダンスは、前記単位スイッチ素子のターンオン抵抗と前記単位抵抗の抵抗値の合計である、請求項１７に記載のインターフェース回路。

Images