TW202232667A

TW202232667A - 非揮發性記憶體結構及其製造方法

Info

Publication number: TW202232667A
Application number: TW110103817A
Authority: TW
Inventors: 陳仕錫; 黃聖恩; 楊文忠
Original assignee: 力晶積成電子製造股份有限公司
Priority date: 2021-02-02
Filing date: 2021-02-02
Publication date: 2022-08-16
Also published as: TWI756043B

Abstract

一種非揮發性記憶體結構，包括基底、第一介電層、浮置閘極結構、控制閘極與第三介電層。第一介電層設置在基底上。浮置閘極結構設置在第一介電層上。在浮置閘極結構的側壁上具有至少一個凹陷。浮置閘極結構包括多個浮置閘極與至少一個第二介電層。浮置閘極堆疊在第一介電層上。第二介電層設置在相鄰兩個浮置閘極之間。凹陷鄰接於第二介電層的側壁，且位在相鄰兩個浮置閘極之間。控制閘極設置在浮置閘極結構上，且填入凹陷。第三介電層設置在控制閘極與浮置閘極結構之間。

Description

非揮發性記憶體結構及其製造方法

本發明是有關於一種記憶體結構及其製造方法，且特別是有關於一種非揮發性記憶體結構及其製造方法。

由於非揮發性記憶體(non-volatile memory)可進行多次資料的存入、讀取與抹除等操作，且具有當電源供應中斷時，所儲存的資料不會消失、資料存取時間短以及低消耗功率等優點，所以已成為個人電腦和電子設備所廣泛採用的一種記憶體。然而，如何進一步提升記憶體元件的可靠度(reliability)為目前持續努力的目標。

本發明提供一種非揮發性記憶體結構及其製造方法，其可提升記憶體元件的可靠度。

本發明提出一種非揮發性記憶體結構，包括基底、第一介電層、浮置閘極結構、控制閘極與第三介電層。第一介電層設置在基底上。浮置閘極結構設置在第一介電層上。在浮置閘極結構的側壁上具有至少一個凹陷。浮置閘極結構包括多個浮置閘極與至少一個第二介電層。浮置閘極堆疊在第一介電層上。第二介電層設置在相鄰兩個浮置閘極之間。凹陷鄰接於第二介電層的側壁，且位在相鄰兩個浮置閘極之間。控制閘極設置在浮置閘極結構上，且填入凹陷。第三介電層設置在控制閘極與浮置閘極結構之間。

依照本發明的一實施例所述，在上述非揮發性記憶體結構中，第二介電層的底面可高於控制閘極的底部。

依照本發明的一實施例所述，在上述非揮發性記憶體結構中，浮置閘極可具有相鄰於控制閘極的倒圓角。

依照本發明的一實施例所述，在上述非揮發性記憶體結構中，控制閘極可位在浮置閘極結構的頂面與側壁上。

依照本發明的一實施例所述，在上述非揮發性記憶體結構中，位在浮置閘極結構的側壁上的控制閘極的形狀例如是狼牙棒狀。

本發明提出一種非揮發性記憶體結構的製造方法，包括以下步驟。在基底上形成第一介電層。在第一介電層上形成浮置閘極結構。浮置閘極結構包括多個浮置閘極與至少一個第二介電層。浮置閘極堆疊在第一介電層上。第二介電層設置在相鄰兩個浮置閘極之間。對第二介電層進行第一蝕刻製程，以移除部分第二介電層，而在浮置閘極結構的側壁上形成至少一個凹陷。凹陷鄰接於第二介電層的側壁，且位在相鄰兩個浮置閘極之間。對浮置閘極進行第二蝕刻製程，以移除部分浮置閘極，且擴大凹陷的寬度。在浮置閘極結構上形成共形的第三介電層。在第三介電層上形成控制閘極。控制閘極填入凹陷。

依照本發明的一實施例所述，在上述非揮發性記憶體結構的製造方法中，第一蝕刻製程可為濕式蝕刻製程。

依照本發明的一實施例所述，在上述非揮發性記憶體結構的製造方法中，第二蝕刻製程可為濕式蝕刻製程。

依照本發明的一實施例所述，在上述非揮發性記憶體結構的製造方法中，可藉由第二蝕刻製程在浮置閘極上形成倒圓角。

依照本發明的一實施例所述，在上述非揮發性記憶體結構的製造方法中，更包括以下步驟。在浮置閘極結構的一側形成隔離結構。移除部分隔離結構，而使得隔離結構的頂面低於第二介電層的底面。

基於上述，在本發明所提出的非揮發性記憶體結構及其製造方法中，由於浮置閘極結構的側壁上具有凹陷，且控制閘極填入凹陷，因此可增加浮置閘極與控制閘極之間的耦合面積。如此一來，可提升浮置閘極與控制閘極之間的閘極耦合率(gate coupling ratio)，進而提升記憶體元件的可靠度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1H為根據本發明一實施例的非揮發性記憶體結構的製造流程剖面圖。

請參照圖1A，可依序在基底100上形成介電材料層102、浮置閘極材料層104、介電材料層106、浮置閘極材料層108與硬罩幕材料層110。基底100可為半導體基底，如矽基底。介電材料層102的材料例如是氧化矽。介電材料層102的形成方法例如是熱氧化法。浮置閘極材料層104的材料例如是未摻雜多晶矽。浮置閘極材料層104的形成方法例如是化學氣相沉積法。介電材料層106可為氧化物層。介電材料層106的材料例如是氧化矽。介電材料層106的形成方法例如是熱氧化法。浮置閘極材料層108的材料例如是摻雜多晶矽。浮置閘極材料層108的形成方法例如是化學氣相沉積法。硬罩幕材料層110的材料例如是氮化矽。硬罩幕材料層110的形成方法例如是化學氣相沉積法。

在本實施例中，浮置閘極材料層的數量是以兩個(如，浮置閘極材料層104與浮置閘極材料層108)為例，且介電材料層的數量是以一個(如，介電材料層106)為例，但本發明並不以此為限。只要浮置閘極材料層的數量為多層，且在相鄰兩個浮置閘極材料層之間具有一個介電材料層，即屬於本發明所涵蓋的範圍。舉例來說，在另一些實施例中，浮置閘極材料層的數量可為三個以上，且介電材料層的數量可為兩個以上。

請參照圖1B，可對硬罩幕材料層110、浮置閘極材料層108、介電材料層106、浮置閘極材料層104、介電材料層102與基底100進行圖案化製程。藉此，可在基底100上形成介電層102a，可在介電層102a上形成浮置閘極結構112，可在浮置閘極結構112上形成硬罩幕層110a，且可在浮置閘極結構112的一側形成溝渠T。此外，溝渠T可延伸至基底100中。舉例來說，上述圖案化製程例如是藉由微影製程與蝕刻製程移除部分硬罩幕材料層110、部分浮置閘極材料層108、部分介電材料層106、部分浮置閘極材料層104、部分介電材料層102與部分基底100。

浮置閘極結構112包括浮置閘極104a、浮置閘極108a與介電層106a。浮置閘極104a與浮置閘極108a堆疊在介電層102a上。介電層106a設置在相鄰的浮置閘極104a與浮置閘極108a之間。介電層106a的厚度可小於介電層102a的厚度。

此外，在浮置閘極104a的材料為非摻雜多晶矽，且浮置閘極108a的材料為摻雜多晶矽的清況下，由於介電層106a的厚度很薄，因此浮置閘極108a中的摻質可在後續進行的熱製程中擴散至浮置閘極104a中，而使得摻質均勻分布在浮置閘極104a與浮置閘極108a中，且將浮置閘極104a的材料轉變成摻雜多晶矽。

請參照圖1C，可在浮置閘極結構112的一側形成隔離結構114。隔離結構114可填入溝渠T。隔離結構114的材料例如是氧化矽。舉例來說，隔離結構114的形成方法可包括以下步驟。使用旋轉塗佈法將可流動性介電材料(未示出)填入溝渠T。可流動性介電材料例如是旋塗式介電質(spin-on dielectric，SOD)或旋塗式玻璃(spin-on glass，SOG)。接著，可藉由熱製程對可流動性介電材料進行固化。然後，可利用化學機械研磨法移除位在溝渠T外部的經固化的可流動性介電材料，而形成隔離結構114。此外，在浮置閘極104a的材料為非摻雜多晶矽，且浮置閘極108a的材料為摻雜多晶矽的清況下，上述熱製程可使得浮置閘極108a中的摻質擴散至浮置閘極104a中，但本發明並不以此為限。

請參照圖1D，可對隔離結構114進行回蝕刻製程，以移除部分隔離結構114。在一些實施例中，在進行回蝕刻製程之後，隔離結構114的頂面S1可高於介電層106a的頂面S2。回蝕刻製程例如是乾式蝕刻製程。

請參照圖1E，可移除硬罩幕層110a。在移除硬罩幕層110a的製程中，可移除部分隔離結構114。在一些實施例中，在移除硬罩幕層110a之後，隔離結構114的頂面S1可高於介電層106a的頂面S2。硬罩幕層110a的移除方法例如是濕式蝕刻法。在硬罩幕層110a的材料為氮化矽的情況下，濕式蝕刻法所使用的蝕刻劑例如是磷酸。

請參照圖1F，對介電層106a進行第一蝕刻製程E1，以移除部分介電層106a，而在浮置閘極結構112的側壁上形成至少一個凹陷R1。凹陷R1鄰接於介電層106a的側壁，且位在相鄰的浮置閘極104a與浮置閘極108a之間。凹陷R1可具有寬度W1。此外，第一蝕刻製程E1可移除部分隔離結構114，而使得隔離結構114的頂面S1低於介電層106a的底面S3。在第一蝕刻製程E1中，介電層106a的蝕刻率與隔離結構114的蝕刻率可大於浮置閘極104a的蝕刻率與浮置閘極108a的蝕刻率。第一蝕刻製程E1可為濕式蝕刻製程。在介電層106a與隔離結構114的材料為氧化矽的情況下，第一蝕刻製程E1所使用的蝕刻劑例如是氫氟酸。

請參照圖1G，對浮置閘極104a與浮置閘極108a進行第二蝕刻製程E2，以移除部分浮置閘極104a與部分浮置閘極108a，且擴大凹陷R1的寬度。舉例來說，第二蝕刻製程E2可將凹陷R1的寬度由寬度W1(圖1F)擴大為寬度W2(圖1G)。此外，可藉由第二蝕刻製程E2在浮置閘極104a與浮置閘極108a上形成倒圓角C。在第二蝕刻製程E2中，浮置閘極104a的蝕刻率與浮置閘極108a的蝕刻率可大於介電層106a的蝕刻率與隔離結構114的蝕刻率。第二蝕刻製程E2可為濕式蝕刻製程。在浮置閘極104a與浮置閘極108a的材料為多晶矽的情況下，第二蝕刻製程E2所使用的蝕刻劑可包括氫氧化銨(ammonium hydroxide)以及過氧化氫(hydrogen peroxide)的混合液(APM溶液)。在一些實施例中，在第二蝕刻製程E2所使用的蝕刻劑中，氫氧化銨的體積百分比濃度可大於過氧化氫的體積百分比濃度。

請參照圖1H，在浮置閘極結構112上形成共形的介電層116。介電層116可為單層結構或多層結構。介電層116的材料例如是氧化矽、氮化矽或其組合。介電層116的形成方法例如是熱氧化法及/或化學氣相沉積法。在一些實施例中，介電層116可為氧化矽/氮化矽/氧化矽(ONO)複合層，但本發明並不以此為限。

接著，在介電層116上形成控制閘極118。控制閘極118填入凹陷R1，藉此可增加浮置閘極(如，浮置閘極104a與浮置閘極108a)與控制閘極118之間的耦合面積，進而提升浮置閘極(如，浮置閘極104a與浮置閘極108a)與控制閘極118之間的閘極耦合率。此外，由於凹陷R1具有經擴大後的寬度W2，因此有助於進一步提升浮置閘極(如，浮置閘極104a與浮置閘極108a)與控制閘極118之間的閘極耦合率。另外，控制閘極118可填入溝渠T中。控制閘極118的材料例如式摻雜多晶矽。控制閘極118的形成方法例如是先在介電層116上形成控制閘極材料層(未示出)，再將控制閘極材料層圖案化成具有所需圖案的控制閘極118。在一些實施例中，在形成控制閘極118之後，更可進一步將浮置閘極結構112圖案化成所需的圖案。

以下，藉由圖1H來說明本實施例的非揮發性記憶體結構10。此外，雖然非揮發性記憶體結構10的形成方法是以上述方法為例進行說明，但本發明並不以此為限。

請參照圖1H，非揮發性記憶體結構10包括基底100、介電層102a、浮置閘極結構112、控制閘極118與介電層116。介電層102a設置在基底100上。浮置閘極結構112設置在介電層102a上。在浮置閘極結構112的側壁上具有至少一個凹陷R1。浮置閘極結構112包括浮置閘極104a、浮置閘極108a與介電層106a。浮置閘極104a與浮置閘極108a堆疊在介電層102a上。介電層106a設置在相鄰的浮置閘極104a與浮置閘極108a之間。介電層106a的底面S3可高於控制閘極118的底部P。此外，隔離結構114的頂面S1可低於介電層106a的底面S3。浮置閘極104a與浮置閘極108a可具有相鄰於控制閘極118的倒圓角C。凹陷R1鄰接於介電層106a的側壁，且位在相鄰的浮置閘極104a與浮置閘極108a之間。控制閘極118設置在浮置閘極結構112上，且填入凹陷R1。控制閘極118可位在浮置閘極結構112的頂面與側壁上。位在浮置閘極結構112的側壁上的控制閘極118的形狀例如是狼牙棒狀。介電層116設置在控制閘極118與浮置閘極結構112之間。此外，非揮發性記憶體結構10更可包括隔離結構114。隔離結構114位在浮置閘極結構112的一側，且部分隔離結構114可位在基底100中。

此外，非揮發性記憶體結構10的各構件的材料、設置方式、形成方法與功效已於上述實施例進行詳盡地說明，於此不再重複說明。在本實施例中，浮置閘極的數量是以兩個(如，浮置閘極104a與浮置閘極108a)為例，且氧化物層的數量是以一個(如，介電層106a)為例，但本發明並不以此為限。只要浮置閘極結構(如，浮置閘極結構112)包括多個浮置閘極(如，浮置閘極104a與浮置閘極108a)與位在相鄰兩個浮置閘極(如，浮置閘極104a與浮置閘極108a)之間的至少一個介電層(如，介電層106a)，即屬於本發明所涵蓋的範圍。舉例來說，在另一些實施例中，浮置閘極的數量可為三個以上，且介電層的數量可為兩個以上。

基於上述實施例可知，在非揮發性記憶體結構10及其製造方法中，由於浮置閘極結構112的側壁上具有凹陷R1，且控制閘極118填入凹陷R1，因此可增加浮置閘極(如，浮置閘極104a與浮置閘極108a)與控制閘極118之間的耦合面積。如此一來，可提升浮置閘極(如，浮置閘極104a與浮置閘極108a)與控制閘極118之間的閘極耦合率，進而提升記憶體元件的可靠度。

圖2為根據本發明另一實施例的非揮發性記憶體結構的剖面圖。

請參照圖1H與圖2，圖2的非揮發性記憶體結構20與非揮發性記憶體結構10的差異如下。相較於圖1的浮置閘極結構112，圖2的浮置閘極結構200更包括浮置閘極202與介電層204。浮置閘極202設置在浮置閘極108a上。浮置閘極202的材料例如是摻雜多晶矽。介電層204設置在浮置閘極108a與浮置閘極202之間。介電層204的底面S4可高於控制閘極118的底部P。此外，隔離結構114的頂面S1可低於介電層204的底面S4。介電層204可為氧化物層。介電層204的材料例如是氧化矽。此外，圖2的浮置閘極結構200除了具有鄰接於介電層106a的側壁的凹陷R1之外，更可具有鄰接於介電層204的側壁的凹陷R2。圖2的浮置閘極結構200的形成方法可參考圖1的浮置閘極結構112的形成方法，於此不再說明。另外，非揮發性記憶體結構20與非揮發性記憶體結構10中相同的構件使用相同的符號表示，於此不再說明。

基於上述實施例可知，相較於圖1的浮置閘極結構112，在圖2的浮置閘極結構200的側壁上更具有凹陷R2，亦即浮置閘極結構200的側壁上具有較多凹陷(如，凹陷R1與凹陷R2)。由於凹陷數量增加，因此可進一步提升浮置閘極(如，浮置閘極104a、浮置閘極108a與浮置閘極202)與控制閘極118之間的耦合面積與閘極耦合率，且可進一步提升記憶體元件的可靠度。

綜上所述，在上述實施例的非揮發性記憶體結構及其製造方法中，由於浮置閘極結構的側壁上具有凹陷，且控制閘極填入凹陷，因此可增加浮置閘極與控制閘極之間的耦合面積。如此一來，可提升浮置閘極與控制閘極之間的閘極耦合率，進而提升記憶體元件的可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10, 20:非揮發性記憶體結構 100:基底 102, 106:介電材料層 102a, 106a, 116, 204:介電層 104, 108:浮置閘極材料層 104a, 108a, 202:浮置閘極 110:硬罩幕材料層 110a:硬罩幕層 112, 200:浮置閘極結構 114:隔離結構 118:控制閘極 C:倒圓角 E1:第一蝕刻製程 E2:第二蝕刻製程 P:底部 R1, R2:凹陷 S1, S2:頂面 S3:底面 T:溝渠 W1, W2:寬度

圖1A至圖1H為根據本發明一實施例的非揮發性記憶體結構的製造流程剖面圖。圖2為根據本發明另一實施例的非揮發性記憶體結構的剖面圖。

10:非揮發性記憶體結構

100:基底

102a,106a,116:介電層

104a,108a:浮置閘極

112:浮置閘極結構

114:隔離結構

118:控制閘極

C:倒圓角

P:底部

R1:凹陷

S1:頂面

S3:底面

T:溝渠

W2:寬度

Claims

一種非揮發性記憶體結構，包括：基底；第一介電層，設置在所述基底上；浮置閘極結構，設置在所述第一介電層上，其中在所述浮置閘極結構的側壁上具有至少一個凹陷，且所述浮置閘極結構包括：多個浮置閘極，堆疊在所述第一介電層上；以及至少一個第二介電層，其中所述第二介電層設置在相鄰兩個所述浮置閘極之間，且所述凹陷鄰接於所述第二介電層的側壁，且位在相鄰兩個所述浮置閘極之間；控制閘極，設置在所述浮置閘極結構上，且填入所述凹陷；以及第三介電層，設置在所述控制閘極與所述浮置閘極結構之間。
如請求項1所述的非揮發性記憶體結構，其中所述第二介電層的底面高於所述控制閘極的底部。
如請求項1所述的非揮發性記憶體結構，其中所述浮置閘極具有相鄰於所述控制閘極的倒圓角。
如請求項1所述的非揮發性記憶體結構，其中所述控制閘極位在所述浮置閘極結構的頂面與側壁上。
如請求項1所述的非揮發性記憶體結構，其中位在所述浮置閘極結構的側壁上的所述控制閘極的形狀包括狼牙棒狀。
一種非揮發性記憶體結構的製造方法，包括：在基底上形成第一介電層；在所述第一介電層上形成浮置閘極結構，其中所述浮置閘極結構包括：多個浮置閘極，堆疊在所述第一介電層上；以及至少一個第二介電層，其中所述第二介電層設置在相鄰兩個所述浮置閘極之間；對所述第二介電層進行第一蝕刻製程，以移除部分所述第二介電層，而在所述浮置閘極結構的側壁上形成至少一個凹陷，其中所述凹陷鄰接於所述第二介電層的側壁，且位在相鄰兩個所述浮置閘極之間；對所述浮置閘極進行第二蝕刻製程，以移除部分所述浮置閘極，且擴大所述凹陷的寬度；在所述浮置閘極結構上形成共形的第三介電層；以及在所述第三介電層上形成控制閘極，其中所述控制閘極填入所述凹陷。
如請求項6所述的非揮發性記憶體結構的製造方法，其中所述第一蝕刻製程包括濕式蝕刻製程。
如請求項6所述的非揮發性記憶體結構的製造方法，其中所述第二蝕刻製程包括濕式蝕刻製程。
如請求項6所述的非揮發性記憶體結構的製造方法，其中藉由所述第二蝕刻製程在所述浮置閘極上形成倒圓角。
如請求項6所述的非揮發性記憶體結構的製造方法，更包括：在所述浮置閘極結構的一側形成隔離結構；以及移除部分所述隔離結構，而使得所述隔離結構的頂面低於所述第二介電層的底面。