TW202232584A - 電晶體及形成源極/汲極區域的方法 - Google Patents

電晶體及形成源極/汲極區域的方法 Download PDF

Info

Publication number
TW202232584A
TW202232584A TW110120448A TW110120448A TW202232584A TW 202232584 A TW202232584 A TW 202232584A TW 110120448 A TW110120448 A TW 110120448A TW 110120448 A TW110120448 A TW 110120448A TW 202232584 A TW202232584 A TW 202232584A
Authority
TW
Taiwan
Prior art keywords
region
epitaxial
recess
epitaxial region
metal
Prior art date
Application number
TW110120448A
Other languages
English (en)
Other versions
TWI789779B (zh
Inventor
黃惠琳
舒麗麗
育佳 楊
李啟弘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202232584A publication Critical patent/TW202232584A/zh
Application granted granted Critical
Publication of TWI789779B publication Critical patent/TWI789779B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

一種方法包括：鄰近第一虛設閘極堆疊及第一鰭蝕刻第一凹陷；鄰近第二虛設閘極堆疊及第二鰭蝕刻第二凹陷；及在第一凹陷中磊晶生長第一磊晶區域。方法進一步包括：在第一虛設閘極堆疊上方、在第二虛設閘極堆疊上方、在第一凹陷中的第一磊晶區域上方、及在第二凹陷中沉積第一含金屬遮罩；圖案化第一含金屬遮罩以暴露出第一虛設閘極堆疊及第一磊晶區域；在第一磊晶區域上方的第一凹陷中磊晶生長第二磊晶區域；及在磊晶生長第二磊晶區域之後，移除第一含金屬遮罩的剩餘部分。

Description

源極/汲極區域及其形成方法
無
半導體元件用在各種電子應用中，例如，個人電腦、蜂巢式電話、數位攝影機、及其他電子設備。半導體元件通常藉由以下步驟製造：在半導體基板上方相繼沉積材料的絕緣或介電層、導電層、及半導體層，並且使用微影技術圖案化各種材料層以在其上形成電路部件及元件。
半導體工業藉由持續減小最小特徵大小來持續改進各種電子部件（例如，電晶體、二極體、電阻器、電容器等）的整合密度，這允許將更多部件整合到給定區域中。然而，隨著最小特徵大小減小，出現額外的應當解決的問題。
無
以下揭示內容提供許多不同實施例或實例，用於實施本揭示案的不同特徵。下文描述部件及佈置的具體實例以簡化本揭示。當然，此等僅為實例且並不意欲為限制性。例如，以下描述中在第二特徵上方或第二特徵上形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括在第一特徵與第二特徵之間形成額外特徵以使得第一特徵及第二特徵可不處於直接接觸的實施例。此外，本揭示可在各個實例中重複元件符號及/或字母。此重複係出於簡便性及清晰的目的且本身並不指示所論述的各個實施例及/或構造之間的關係。
另外，為了便於描述，本文可使用空間相對性術語（諸如「下方」、「之下」、「下部」、「之上」、「上部」及類似者）來描述諸圖中所示出的一個元件或特徵與另一元件或特徵的關係。除了諸圖所描繪的定向外，空間相對性術語意欲涵蓋使用或操作中元件的不同定向。設備可經其他方式定向（旋轉90度或處於其他定向）且由此可同樣地解讀本文所使用的空間相對性描述詞。
各個實施例提供了一種在源極/汲極磊晶製程期間用於在半導體晶粒的n型及p型元件區域中形成源極/汲極區域的含金屬遮罩。含金屬遮罩保護晶粒的n型或p型元件區域中的結構，同時生長用於其他類型元件的源極/汲極區域。在一些實施例中，含金屬遮罩包含氧化鋁、氧化鉿、氮化鋁、或類似者。已經觀察到，金屬氧化物可能較不易於吸收在源極/汲極磊晶期間流動的前驅物。例如，在含金屬遮罩與前驅物之間的初始成核反應可在含金屬遮罩與前驅物之間提供相對高能量的鍵。因此，前驅物可餘留在含金屬遮罩的表面上而非吸收到金屬氧化物遮罩中，前驅物殘留物可在濕式清洗製程期間更容易移除以移除含金屬遮罩，並且缺陷可以在所得元件中減少。亦可以有利地改進源極/汲極處理窗口。另外，使用含金屬遮罩可允許更多自底向上源極/汲極生長，因為含金屬遮罩可沿著淺溝槽隔離(shallow trench isolation，STI)區域的側壁留下殘留物，這幫助抑制沿著＜100＞晶體平面的磊晶生長。
下文在特定上下文中描述了實施例，包含奈米FET的晶粒。然而，各個實施例可應用於包含其他類型電晶體（例如，鰭式場效電晶體(FinFET)、平面電晶體、或類似者）的晶粒替代奈米FET或與其組合。
第1圖示出了根據一些實施例的呈三維視圖的奈米FET（例如，奈米線FET、奈米片FET、或類似者）的實例。奈米FET包含在基板50（例如，半導體基板）上的鰭66上方的奈米結構55（例如，奈米片、奈米線、或類似者），其中奈米結構55用作奈米FET的通道區域。奈米結構55可包括p型奈米結構、n型奈米結構、或其組合。STI區域68在相鄰鰭66之間設置，此等鰭可在相鄰STI區域68之上並且從相鄰STI區域68之間突出。儘管將STI區域68描述/示出為與基板50分離，如本文所描述，但術語「基板」可指單獨的半導體基板或半導體基板與隔離區域的組合。此外，儘管將鰭66的底部示出為與基板50單一連續的材料，但鰭66及/或基板50的底部可包含單一材料或複數種材料。在此上下文中，鰭66指在相鄰STI區域68之間延伸的部分。
閘極介電層95在鰭66的頂表面上方並且沿著奈米結構55的頂表面、側壁、及底表面。閘極98在閘極介電層95上方。磊晶源極/汲極區域90在閘極介電層95及閘極98的相對側面上的鰭66上設置。
第1圖進一步示出在後圖中使用的參考橫截面。橫截面A-A’沿著閘極98的縱軸，並且例如在與奈米FET的磊晶源極/汲極區域90之間的電流流動方向垂直的方向上。橫截面B-B’與橫截面A-A’垂直，且與奈米FET的鰭66的縱軸平行，並且例如在奈米FET的磊晶源極/汲極區域90之間的電流流動方向上。橫截面C-C’與橫截面A-A’平行，並且穿過奈米FET的磊晶源極/汲極區域延伸。為了清楚起見，後續圖式指此等參考橫截面。
在使用閘極在後製程形成的奈米FET的上下文中論述本文論述的一些實施例。在其他實施例中，可使用閘極在先製程。此外，一些實施例預期在平面元件（諸如平面FET）中或在鰭式場效電晶體(FinFET)中使用的態樣。
第2圖直至第32C圖係根據一些實施例的在製造奈米FET時的中間階段的橫截面圖。第2圖直至第5圖、第6A圖、第25A圖、第26A圖、第27A圖、第28A圖、第29A圖、第30A圖、第31A圖、及第32A圖示出了第1圖中示出的參考橫截面A-A’。第6B圖、第7B圖、第8B圖、第9B圖、第10B圖、第11B圖、第11C圖、第12圖、第13圖、第14圖、第15圖、第16圖、第17A圖、第18圖、第19圖、第20圖、第21圖、第22圖、第23A圖、第24圖、第25B圖、第26B圖、第27B圖、第28B圖、第29B圖、第30B圖、第31B圖、及第32B圖示出了第1圖中示出的參考橫截面B-B’。第7A圖、第8A圖、第9A圖、第10A圖、第11A圖、第17B圖、第17C圖、第23B圖、第23C圖、第25C圖、第30C圖、第31C圖、及第32C圖示出了第1圖中示出的參考橫截面C-C’。
在第2圖中，提供基板50。基板50可係半導體基板，諸如塊體半導體、絕緣體上半導體(semiconductor-on-insulator，SOI)基板、或類似者，此半導體基板可係摻雜（例如，用p型或n型摻雜劑）或未摻雜的。基板50可係晶圓，諸如矽晶圓。大體上，SOI基板係在絕緣體層上形成的一層半導體材料。絕緣體層可係例如埋入的氧化物(buried oxide，BOX)層、氧化矽層、或類似者。絕緣體層在基板（通常為矽或玻璃基板）上提供。亦可使用其他基板，諸如多層或梯度基板。在一些實施例中，基板50的半導體材料可包括：矽、鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導體，包括鍺矽、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦；或其組合。
基板50具有n型區域50N及p型區域50P。n型區域50N可以用於形成n型元件，諸如NMOS電晶體，例如，n型奈米FET，並且p型區域50P可以用於形成p型元件，諸如PMOS電晶體，例如，p型奈米FET。n型區域50N可與p型區域50P實體分離（如由分隔線20示出），並且任何數量的元件特徵（例如，其他主動元件、摻雜區域、隔離結構等）可在n型區域50N與p型區域50P之間設置。儘管示出一個n型區域50N及一個p型區域50P，可提供任何數量的n型區域50N及p型區域50P。
另外，在第2圖中，多層堆疊64在基板50上方形成。多層堆疊64包括第一半導體層51A-C（統稱為第一半導體層51）及第二半導體層53A-C（統稱為第二半導體層53）的交替層。出於說明目的並且如下文更詳細論述，將移除第二半導體層53，並且將圖案化第一半導體層51以在p型區域50P中形成奈米FET的通道區域。此外，將移除第一半導體層51並且將圖案化第二半導體層53以在n型區域50N中形成奈米FET的通道區域。儘管如此，在一些實施例中，可移除第一半導體層51且可圖案化第二半導體層53以在n型區域50N中形成奈米FET的通道區域，並且可移除第二半導體層53且可圖案化第一半導體層51以在p型區域50P中形成奈米FET的通道區域。在又其他實施例中，可移除第一半導體層51並且可圖案化第二半導體層53以在n型區域50N及p型區域50P兩者中形成奈米FET的通道區域。在其他實施例中，可移除第二半導體層53並且可圖案化第一半導體層51以在n型區域50N及p型區域50P兩者中形成奈米FET的通道區域。
出於說明目的，將多層堆疊64示出為包括第一半導體層51及第二半導體層53中的每一者的三層。在一些實施例中，多層堆疊64可包括任何數量的第一半導體層51及第二半導體層53。多層堆疊64的每一層可使用製程磊晶生長，諸如化學氣相沉積(chemical vapor deposition，CVD)、原子層沉積(atomic layer deposition，ALD)、氣相磊晶(vapor phase epitaxy， VPE)、分子束磊晶(molecular beam epitaxy，MBE)、或類似者。在各個實施例中，第一半導體層51可由適用於p型奈米FET的第一半導體材料（諸如鍺矽、或類似者）形成，並且第二半導體層53可由適用於n型奈米FET的第二半導體材料（諸如矽、碳矽、或類似者）形成。出於說明目的，將多層堆疊64示出為具有適用於p型奈米FET的最底部半導體層。在一些實施例中，多層堆疊64可形成為使得最底部層係適用於n型奈米FET的半導體層。
第一半導體材料及第二半導體材料可具有對彼此高蝕刻選擇性的材料。因此，第一半導體材料的第一半導體層51可在不顯著移除n型區域50N中的第二半導體材料的第二半導體層53的情況下移除，藉此允許圖案化第二半導體層53以形成n型NSFETS的通道區域。類似地，第二半導體材料的第二半導體層53可在不顯著移除p型區域50P中的第一半導體材料的第一半導體層51的情況下移除，藉此允許圖案化第一半導體層51以形成p型NSFETS的通道區域。
現在參見第3圖，根據一些實施例，鰭66在基板50中形成，並且奈米結構55在多層堆疊64中形成。在一些實施例中，藉由在多層堆疊64及基板50中蝕刻溝槽，奈米結構55及鰭66可分別在多層堆疊64及基板50中形成。蝕刻可係任何可接受的蝕刻製程，諸如反應性離子蝕刻(reactive ion etch，RIE)、中性束蝕刻(neutral beam etch，NBE)、類似者、或其組合。蝕刻可係各向異性的。藉由蝕刻多層堆疊64形成奈米結構55可進一步從第一半導體層51界定第一奈米結構52A-C（統稱為第一奈米結構52）及從第二半導體層53界定第二奈米結構54A-C（統稱為第二奈米結構54）。第一奈米結構52及第二奈米結構54可進一步統稱為奈米結構55。
鰭66及奈米結構55可藉由任何適宜方法圖案化。例如，鰭66及奈米結構55可使用一或多個光微影製程（包括雙圖案化或多圖案化製程）來圖案化。大體上，雙圖案化或多圖案化製程結合光微影及自對準製程，從而允許產生具有例如與原本可使用單個、直接光微影製程獲得的節距相比較小的節距的圖案。例如，在一個實施例中，犧牲層在基板上方形成並且使用光微影製程圖案化。間隔件使用自對準製程在圖案化的犧牲層旁邊形成。隨後移除犧牲層，並且可隨後使用剩餘間隔件來圖案化鰭66。
出於說明目的，第3圖將n型區域50N及p型區域50P中的鰭66示出為具有實質上相等的寬度。在一些實施例中，n型區域50N中的鰭66的寬度可與p型區域50P中的鰭66相比更大或更小。另外，儘管將鰭66及奈米結構55中的每一者示出為具有一致寬度，但在其他實施例中，鰭66及/或奈米結構55可具有漸縮側壁，使得鰭66及/或奈米結構55中的每一者的寬度在朝向基板50的方向上持續增加。在此種實施例中，奈米結構55中的每一者可具有不同寬度並且係梯形形狀。
在第4圖中，淺溝槽隔離(shallow trench isolation，STI)區域68鄰近鰭66形成。STI區域68可藉由在基板50、鰭66、及奈米結構55上方並且在相鄰鰭66之間沉積絕緣材料來形成。絕緣材料可係氧化物，諸如氧化矽、氮化物、類似者、或其組合，並且可藉由下列形成：高密度電漿CVD(high-density plasma CVD， HDP-CVD)、可流動CVD(flowable CVD，FCVD)、類似者、或其組合。可使用藉由任何可接受的製程形成的其他絕緣材料。在所示出的實施例中，絕緣材料係藉由FCVD製程形成的氧化矽。一旦形成絕緣材料，就可執行退火製程。在一實施例中，絕緣材料經形成為使得過量絕緣材料覆蓋奈米結構55。儘管將絕緣材料示出為單層，一些實施例可利用多層。例如，在一些實施例中，襯墊（未分別示出）可首先沿著基板50、鰭66、及奈米結構55的表面形成。其後，填充材料（諸如上文論述的彼等）可在襯墊上方形成。
移除製程隨後應用於絕緣材料以移除奈米結構55上方的過量絕緣材料。在一些實施例中，可利用平坦化製程，諸如化學機械拋光(chemical mechanical polish，CMP)、回蝕製程、其組合、或類似者。平坦化製程暴露出奈米結構55，使得在完成平坦化製程之後，奈米結構55及絕緣材料的頂表面水平。
絕緣材料隨後經凹陷以形成STI區域68。絕緣材料經凹陷為使得n型區域50N及p型區域50P中的鰭66的上部從相鄰STI區域68之間突出。另外，STI區域68的頂表面可具有所示出的平坦表面、凸起表面、凹入表面（諸如凹槽）、或其組合。STI區域68的頂表面可藉由適當蝕刻形成為平坦、凸起、及/或凹入的。STI區域68可使用可接受的蝕刻製程凹陷，諸如對絕緣材料的材料具有選擇性的蝕刻製程（例如，與鰭66及奈米結構55的材料相比以更快的速率蝕刻絕緣材料的材料）。例如，可使用例如使用稀釋的氫氟(dilute hydrofluoric，dHF)酸的氧化物移除。
上文關於第2圖直至第4圖描述的製程僅係可如何形成鰭66及奈米結構55的一個實例。在一些實施例中，鰭66及/或奈米結構55可使用遮罩及磊晶生長製程形成。例如，介電層可以在基板50的頂表面上方形成，並且溝槽可以穿過介電層蝕刻以暴露出下層基板50。磊晶結構可以在溝槽中磊晶生長，並且介電層可以經凹陷為使得磊晶結構從介電層突出以形成鰭66及/或奈米結構55。磊晶結構可包含上文論述的交替半導體材料，諸如第一半導體材料及第二半導體材料。在其中磊晶結構磊晶生長的一些實施例中，磊晶生長的材料可在生長期間原位摻雜，這可避免先前及後續佈植，但可一起使用原位及佈植摻雜。
此外，僅出於說明目的，本文將第一半導體層51（及所得第一奈米結構52）及第二半導體層63（及所得第二奈米結構54）示出及論述為在p型區域50P及n型區域50N中包含相同材料。因此，在一些實施例中，第一半導體層51及第二半導體層53中的一者或兩者可係不同材料或在p型區域50P及n型區域50N中以不同順序形成。
另外，在第4圖中，適當阱（未分別示出）可在鰭66、奈米結構55、及/或STI區域68中形成。在具有不同阱類型的實施例中，針對n型區域50N及p型區域50P的不同佈植步驟可使用光阻劑或其他遮罩（未分別示出）實現。例如，光阻劑可在n型區域50N及p型區域50P中的鰭66及STI區域68上方形成。圖案化光阻劑以暴露出p型區域50P。光阻劑可以藉由使用旋塗技術形成並且可以使用可接受的光微影技術圖案化。一旦圖案化光阻劑，n型雜質佈植在p型區域50P中執行，並且光阻劑可用作遮罩以實質上防止將n型雜質佈植到n型區域50N中。n型雜質可係佈植到區域中在從約10 13原子/cm 3至約10 14原子/cm 3的範圍中的濃度的磷、砷、銻、或類似者。在佈植之後，移除光阻劑，諸如藉由可接受的灰化製程移除。
在佈植p型區域50P之後或之前，光阻劑或其他遮罩（未分別示出）在p型區域50P及n型區域50N中的鰭66、奈米結構55、及STI區域68上方形成。圖案化光阻劑以暴露出n型區域50N。光阻劑可以藉由使用旋塗技術形成並且可以使用可接受的光微影技術圖案化。一旦圖案化光阻劑，p型雜質佈植就可在n型區域50N中執行，並且光阻劑可用作遮罩以實質上防止將p型雜質佈植到p型區域50P中。p型雜質可係在區域中佈植到在從約10 13原子/cm 3至約10 14原子/cm 3的範圍中的濃度的硼、氟化硼、銦、或類似者。在佈植之後，可移除光阻劑，諸如藉由可接受的灰化製程移除。
在n型區域50N及p型區域50P的佈植之後，可執行退火以修復佈植損壞並且活化所佈植的p型及/或n型雜質。在一些實施例中，磊晶鰭的生長材料可在生長期間原位摻雜，這可避免佈植，儘管可一起使用原位及佈植摻雜。
在第5圖中，虛設介電層70在鰭66及/或奈米結構55上形成。虛設介電層70可係例如氧化矽、氮化矽、其組合、或類似者，並且可根據可接受的技術沉積或熱生長。虛設閘極層72在虛設介電層70上方形成、並且遮罩層74在虛設閘極層72上方形成。虛設閘極層72可在虛設介電層70上方沉積並且隨後平坦化，諸如藉由CMP。遮罩層74可在虛設閘極層72上方沉積。虛設閘極層72可係導電或不導電材料並且可選自包括下列的群組：非晶矽、多晶矽（polysilicon）、多晶鍺矽（poly-SiGe）、金屬氮化物、金屬矽化物、金屬氧化物、及金屬。虛設閘極層72可藉由物理氣相沉積(physical vapor deposition，PVD)、CVD、濺鍍沉積、或用於沉積所選材料的其他技術來沉積。虛設閘極層72可由其他材料製成，此等材料具有與蝕刻隔離區域相比高蝕刻選擇性。例如，遮罩層74可包括氮化矽、氮氧化矽、或類似者。在此實例中，單一虛設極層72及單一遮罩層74跨n型區域50N及區域p型區域50P形成。注意到，僅出於說明目的，圖示了僅覆蓋鰭66及奈米結構55的虛設介電層70。在一些實施例中，虛設介電層70可經沉積為使得虛設介電層70覆蓋STI區域68，使得虛設介電層70在虛設閘極層72與STI區域68之間延伸。
第6A圖直至第11C圖示出了在製造實施例元件時的各個額外步驟。第7A圖、第8A圖、第9A圖、第10A圖、及第11A圖示出了在n型區域50N或p型區域50P的任一者中的特徵。在第6A圖及第6B圖中，遮罩層64（參見第5圖）可使用可接受的光微影及蝕刻技術圖案化以形成遮罩78。將遮罩78的圖案隨後轉移到虛設閘極層72及轉移到虛設介電質層70以分別形成虛設閘極76及虛設閘極介電質71。虛設閘極76覆蓋鰭66的相應通道區域。遮罩78的圖案可用於將虛設閘極76中的每一者與相鄰虛設閘極76實體分離。虛設閘極76亦可具有縱向方向，此縱向方向實質上與相應鰭66的縱向方向垂直。
在第7A圖及第7B圖中，第一間隔層80及第二間隔層82分別在第6A圖及第6B圖中示出的結構上方形成。第一間隔層80及第二間隔層82將隨後經圖案化以用作用於形成自對準的源極/汲極區域的間隔件。在第7A圖及第7B圖中，第一間隔層80在下列上形成：STI區域68的頂表面；鰭66、奈米結構55、及遮罩78的頂表面及側壁；以及虛設閘極76及虛設閘極介電質71的側壁。第二間隔層82在第一間隔層80上方沉積。第一間隔層80可使用技術諸如熱氧化或藉由CVD、ALD、或類似者沉積由氧化矽、氮化矽、氮氧化矽、或類似者形成。第二間隔層82可由具有與第一間隔層80的材料不同的蝕刻速率的材料形成，諸如氧化矽、氮化矽、氮氧化矽、或類似者，並且可藉由CVD、ALD、或類似者沉積。
在形成第一間隔層80之後並且在形成第二間隔層82之前，可執行用於輕微摻雜的源極/汲極(lightly doped source/drain，LDD)區域（未分別示出）的佈植。在具有不同元件類型的實施例中，與上文第4圖中論述的佈植類似，遮罩（諸如光阻劑）可在n型區域50N上方形成，同時暴露出p型區域50P，並且適當類型（例如，p型）雜質可佈植到p型區域50P中暴露的鰭66及奈米結構55中。隨後可移除遮罩。隨後，遮罩（諸如光阻劑）可在p型區域50P上方形成，同時暴露出n型區域50N，並且適當類型的雜質（例如，n型）可佈植到n型區域50N中暴露的鰭66及奈米結構55中。隨後可移除遮罩。n型雜質可係先前論述的n型雜質中的任一者，並且p型雜質可係先前論述的p型雜質中的任一者。輕微摻雜的源極/汲極區域可具有在從約1x10 15原子/cm 3至約1x10 19原子/cm 3的範圍中的雜質濃度。退火可用於修復佈植損壞並且活化所佈植的雜質。
在第8A圖及第8B圖中，蝕刻第一間隔層80及第二間隔層82以形成第一間隔件81及第二間隔件83。如將在下文更詳細論述，第一間隔件81及第二間隔件83用於自對準的後續形成的源極汲極區域，以及在後續處理期間保護鰭66及/或奈米結構55的側壁。第一間隔層80及第二間隔層82可使用適宜的蝕刻製程蝕刻，諸如各向同性蝕刻製程（例如，濕式蝕刻製程）、各向異性蝕刻製程（例如，乾式蝕刻製程）、或類似者。在一些實施例中，第二間隔層82的材料具有與第一間隔層80的材料不同的蝕刻速率，使得當圖案化第二間隔層82時第一間隔層80可用作蝕刻終止層並且使得當圖案化第一間隔層80時第二間隔層82可用作遮罩。例如，可使用各向異性蝕刻製程蝕刻第二間隔層82，其中第一間隔層80用作蝕刻終止層，其中如第8A圖中示出，第二間隔層82的剩餘部分形成第二間隔件83。其後，第二間隔件83用作遮罩，同時蝕刻第一間隔層80的暴露部分，如第8A圖中示出，藉此形成第一間隔件81。
如第8A圖中示出，第一間隔件81及第二間隔件83在鰭66及/或奈米結構55的側壁上設置。如第8B圖中示出，在一些實施例中，第二間隔層82可從鄰近遮罩78、虛設閘極76、及虛設閘極介電質71的第一間隔層80上方移除，並且第一間隔件81在遮罩78、虛設閘極76、及虛設閘極介電質71的側壁上設置。在其他實施例中，第二間隔層82的一部分可餘留在鄰近遮罩78、虛設閘極76、及虛設閘極介電質71的第一間隔層80上方。
注意到，上文的揭示內容大體描述形成間隔件及LDD區域的製程。可使用其他製程及序列。例如，可利用較少或額外的間隔件，可利用不同的步驟序列（例如，第一間隔件81可在沉積第二間隔層82之前圖案化），可形成及移除額外間隔件，及/或類似者。此外，n型及p型元件可使用不同結構及步驟形成。
在第9A圖及第9B圖中，根據一些實施例，第一凹陷86在鰭66、奈米結構55、及基板50中形成。磊晶源極/汲極區域將隨後在第一凹陷86中形成。第一凹陷86可延伸穿過第一奈米結構52及第二奈米結構54，並且延伸到基板50中。如第9A圖中示出，STI區域68的頂表面可與第一凹陷86的底表面齊平。在各個實施例中，鰭66可經蝕刻為使得第一凹陷86的底表面在STI區域68的頂表面下方設置；或類似者。第一凹陷86可藉由使用各向異性蝕刻製程（諸如RIE、NBE、或類似者）蝕刻鰭66、奈米結構55、及基板50而形成。第一間隔件81、第二間隔件83、及遮罩78在用於形成第一凹陷86的蝕刻製程期間遮蔽鰭66、奈米結構55、及基板50的部分。單一蝕刻製程或多個蝕刻製程可用於蝕刻奈米結構55及/或鰭66的每一層。定時的蝕刻製程可用於在第一凹陷86到達期望深度之後終止第一凹陷86的蝕刻。
在第10A圖及第10B圖中，藉由第一凹陷86暴露出的由第一半導體材料（例如，第一奈米結構52）形成的多層堆疊64的層的側壁的部分經蝕刻以在n型區域50N中形成側壁凹陷88，並且藉由第一凹陷86暴露出的由第二半導體材料（例如，第二奈米結構54）形成的多層堆疊64的層的側壁的部分經蝕刻以在p型區域50P中形成側壁凹陷88。儘管在第10B圖中將在側壁凹陷88中的第一奈米結構52及第二奈米結構54的側壁示出為筆直的，但側壁可係凹入或凸起的。側壁可使用各向同性蝕刻製程（諸如濕式蝕刻或類似者）蝕刻。p型區域50P可使用遮罩（未圖示）保護同時對第一半導體材料具有選擇性的蝕刻劑用於蝕刻第一奈米結構52，使得與n型區域50N中的第一奈米結構52相比，第二奈米結構54及基板50保持相對未蝕刻。類似地，n型區域50N可使用遮罩（未圖示）保護同時對第二半導體材料具有選擇性的蝕刻劑用於蝕刻第二奈米結構54，使得與p型區域50P中的第二奈米結構54相比，第一奈米結構52及基板50保持相對未蝕刻。在其中第一奈米結構52包括例如SiGe，並且第二奈米結構54包括例如Si或SiC的一實施例中，利用四甲基氫氧化銨(tetramethylammonium hydroxide，TMAH)、氫氧化銨(NH 4OH)、或類似者的乾式蝕刻製程可用於蝕刻n型區域50N中的第一奈米結構52的側壁，並且利用氟化氫、另一基於氟的蝕刻劑、或類似者的乾式蝕刻製程可用於蝕刻p型區域50P中的第二奈米結構54的側壁。
在第11A圖至第11C圖中，第一內部間隔件90在側壁凹陷88中形成。第一內部間隔件90可藉由在第10A圖及第10B圖中示出的結構上方沉積內部間隔層（未分別示出）來形成。第一內部間隔件90用作在後續形成的源極/汲極區域與閘極結構之間的隔離特徵。如將在下文更詳細論述，源極/汲極區域將在第一凹陷86中形成，而在n型區域50N中的第一奈米結構52及在p型區域50P中的第二奈米結構54將用對應閘極結構替換。
內部間隔層可藉由保形沉積製程沉積，諸如CVD、ALD、或類似者。內部間隔層可包含材料諸如氮化矽或氮氧化矽，但可利用任何適宜材料，諸如介電常數值小於約3.5的低介電常數（低k）材料。內部間隔層可隨後經各向異性蝕刻以形成第一內部間隔件90。儘管將第一內部間隔件90的外側壁示出為與n型區域50N中的第二奈米結構54的側壁齊平並且與p型區域50P中的第一奈米結構52的側壁齊平，但第一內部間隔件90的外側壁可分別延伸超出第二奈米結構54及/或第一奈米結構52的側壁或從其凹陷。
此外，儘管在第11B圖中將第一內部間隔件90的外側壁示出為筆直的，但第一內部間隔件90的外側壁可凹入或凸起。舉例而言，第11C圖示出了實施例，其中第一奈米結構52的側壁係凹入的，第一內部間隔件90的外側壁係凹入的，並且第一內部間隔件從n型區域50N中的第二奈米結構54的側壁凹陷。亦示出了實施例，其中第二奈米結構54的側壁係凹入的，第一內部間隔件90的外側壁係凹入的，並且第一內部間隔件從p型區域50P中的第一奈米結構52的側壁凹陷。內部間隔層可藉由各向異性蝕刻製程蝕刻，諸如RIE、NBE、或類似者。第一內部間隔件90可用於防止藉由後續蝕刻製程（諸如用於形成閘極結構的蝕刻製程）對後續形成的源極/汲極區域（諸如下文論述的磊晶源極/汲極區域92及93）的損壞。
在第12圖中，第一磊晶區域92A在p型區域50P中的第一凹陷86中形成，並且第一磊晶區域93A在n型區域50N中的第一凹陷86中形成。第一磊晶區域92A及93A可包含矽鈷鎳合金(SiCoNi)、未摻雜的矽、輕微摻雜的矽、或類似者。第一磊晶區域92A及93A可藉由任何適宜的磊晶製程生長以部分填充第一凹陷86。例如，第一磊晶區域92A及93A可具有頂表面，此頂表面低於多層堆疊64的最底部奈米結構（例如，第一奈米結構52A）或與多層堆疊64的最底部奈米結構齊平。在其他實施例中，第一磊晶區域92A及93A的頂表面可設置在相對於多層堆疊64的不同位準處。
與先前針對形成輕微摻雜的源極/汲極區域論述的製程類似，第一磊晶區域92A及93A可用摻雜劑佈植，接著退火。在p型區域50P及n型區域50N中佈植的雜質可係相同或不同的，並且可係先前論述的雜質中的任一者。在一些實施例中，第一磊晶區域92A及93A可在生長期間原位摻雜。第一磊晶區域92A及93A可係緩衝層，與在第一磊晶區域92A及93A上生長的後續形成的磊晶區域（例如，磊晶區域92B及93B，參見第24圖）相比，此緩衝層經輕微摻雜以具有與基板50更類似的晶體結構。因此，第一磊晶區域92A及93A可用作過渡區域，此過渡區域減少在下層結構50與上層磊晶區域（例如，磊晶區域92B及93B，參見第24圖）之間的晶體失配。
在第13圖中，遮罩層84在n型區域50N及p型區域50P中沉積。遮罩層84可係沿著第一凹陷86的側壁及底表面（諸如沿著第一奈米結構52、第二奈米結構54、及第一內部間隔件90的側壁並且沿著第一磊晶區域92A及93A的上表面）沉積的保形層。遮罩層84可經進一步沉積以覆蓋遮罩78、虛設閘極76、及虛設閘極介電質71的頂表面及側壁。遮罩層84可係含金屬遮罩層，並且可包含氧化鋁、氮化鋁、氧化鉿、或類似者。遮罩層84可使用適宜製程沉積，諸如PVD、CVD、ALD、或類似者。例如，沉積遮罩層84可係在以下條件下執行的ALD製程：在約150℃至約320℃的範圍中的溫度；在約1 Torr至約10 Torr的範圍中的壓力下；並且脈衝時間在50 ms至約200 ms的範圍中。另外，在遮罩層84包含氧化鋁的實施例中，三甲基鋁及水可在ALD沉積製程期間作為前驅物流動。在遮罩層84包含氮化鋁的實施例中，三甲基鋁及氮源（例如，NH 3、N 2H 4、或類似者）可在ALD沉積製程期間作為前驅物流動。在遮罩層84包含氧化鉿的實施例中，三甲基鉿及水可在ALD沉積製程期間作為前驅物流動。遮罩層84可具有在約1 nm至約5 nm的範圍中的寬度W1。
在第14圖中，沉積並且圖案化光阻劑85。光阻劑85可以藉由使用旋塗技術形成，例如，並且可以使用可接受的光微影技術圖案化。光阻劑85可經圖案化以暴露出p型區域50P，同時覆蓋n型區域50N。儘管將光阻劑85示出為單一的，應當理解光阻劑85可具有多層結構。在一些實施例中，光阻劑85可係或包含背側抗反射塗層(backside anti-reflective coating，BARC)材料。
在第15圖中，應用蝕刻製程以移除p型區域50P中的遮罩層84。蝕刻製程可係使用適當蝕刻劑（諸如稀釋的氟化氫或類似者）的濕式蝕刻製程。由於蝕刻製程，多層堆疊64的側壁及第一磊晶區域92A的頂表面在p型區域50P中暴露出。然而，遮罩層84的剩餘部分可覆蓋n型區域50N中的多層堆疊64、第一磊晶區域93A、及虛設閘極76。由於蝕刻製程，來自遮罩層84的金屬殘留物99可餘留在p型區域50P中（參見第17B圖及第17C圖）。金屬殘留物99可例如位於第一磊晶區域92A上方並且沿著STI區域68的側壁。在圖案化遮罩層84之後，例如，光阻劑85可使用清洗及/或灰化製程移除。所得結構在第16圖中示出。
在第17A圖至第17C圖中，磊晶源極/汲極區域92的剩餘部分在p型區域50P中形成。磊晶源極/汲極區域92可包含一或多個半導體材料層。例如，磊晶源極/汲極區域92可包含第一磊晶區域92A及在第一磊晶區域92A上方的第二磊晶區域92B。第一磊晶區域92A及第二磊晶區域92B可由不同半導體材料形成並且可摻雜到不同摻雜劑濃度。在一些實施例中，第一磊晶區域92A可具有小於第二磊晶區域92B的摻雜劑濃度。任何數量的半導體材料層可用於磊晶源極/汲極區域92。例如，在一些實施例中，磊晶源極/汲極區域92可包括在第二磊晶區域92B上方生長的額外磊晶區域。在此種實施例中，額外磊晶區域可包含與第一磊晶區域92A及/或第二磊晶區域92B不同的材料及/或具有不同的摻雜濃度。
在一些實施例中，第二磊晶區域92B可施加應力並且在p型區域50P中的第一奈米結構52上施加應力，藉此改進效能。如第17A圖中示出，第二磊晶區域92B在第一凹陷86中形成，使得每個虛設閘極76在第二磊晶區域92B的相應相鄰對之間設置。在一些實施例中，第一間隔件81用於將第二磊晶區域92B與虛設閘極76分離並且第一內部間隔件90用於將第二磊晶區域92B與第二奈米結構54分離達適當的橫向距離，使得磊晶源極/汲極區域92不與所得奈米FET的後續形成的閘極短路。
第二磊晶區域92B可包括適用於p型奈米FET的任何可接受的材料。例如，若第一奈米結構52係鍺矽，第二磊晶區域92B可包含在第一奈米結構52上施加壓縮應變的材料，諸如鍺矽、硼摻雜的鍺矽、鍺、鍺錫、或類似者。磊晶源極/汲極區域92亦可具有從多層堆疊64的相應表面提升的表面並且可具有刻面。
與先前針對形成輕微摻雜的源極/汲極區域論述的製程類似，磊晶源極/汲極區域92、第一奈米結構52、第二奈米結構54、及/或基板50可用摻雜劑佈植以形成源極/汲極區域，接著退火。磊晶源極/汲極區域92可具有在約1x10 19原子/cm 3與約1x10 21原子/cm 3之間的雜質濃度。用於磊晶源極/汲極區域92的p型雜質可係先前論述的雜質中的任一者。在一些實施例中，磊晶源極/汲極區域92可在生長期間原位摻雜。在磊晶源極/汲極區域92包括第二磊晶區域92B上方的額外層的實施例中，此等額外層的摻雜濃度可不同於（例如，小於）第二磊晶區域92B。
由於用於形成磊晶源極/汲極區域92的磊晶製程，第17B圖及第17C圖中示出了磊晶源極/汲極區域92的上表面具有橫向向外擴張超出奈米結構55的側壁的刻面。在一些實施例中，如第17B圖示出，此等刻面導致相同NSFET的相鄰磊晶源極/汲極區域92合併。在其他實施例中，如第17C圖示出，在完成磊晶製程之後，相鄰磊晶源極/汲極區域92保持分離開。在第17B圖及第17C圖中示出的實施例中，可將第一間隔件81形成到STI區域68的頂表面，藉此阻擋磊晶生長。在一些其他實施例中，第一間隔件81可覆蓋奈米結構55的側壁的部分，從而進一步阻擋磊晶生長。在一些其他實施例中，用於形成第一間隔件81的間隔件蝕刻可經調節為移除間隔件材料，以允許磊晶生長的區域延伸到STI區域68的表面。
遮罩層84覆蓋n型區域50N，同時生長第二磊晶區域92B。因為遮罩層84包含金屬，可實現優點。例如，在第二磊晶區域92B的磊晶生長期間，含氫前驅物（例如，SiH 4、Si 2H 6、SiH 2C 2、或類似者）可在第一凹陷86中並且在遮罩層84上方流入沉積室中。在遮罩層84包含氧化鋁的實施例中，前驅物的氫成分可與遮罩層84的氧原子形成相對高能量的鍵。因此，前驅物可餘留在遮罩層84的表面上，可減少將前驅物吸收到遮罩層84中，並且不期望的前驅物殘留物（例如，結節缺陷）可利用遮罩層84更容易地移除。藉由移除前驅物殘留物，可以有利地增加在n型區域50N中的用於後續磊晶生長的製程窗口（例如，磊晶源極/汲極區域93，參見第23A圖）。
另外，如第17B圖及第17C圖示出，遮罩層84的沉積及移除可在第一磊晶區域92A及STI區域68的側壁上方導致金屬殘留物99。當第二磊晶區域92B在第一磊晶區域92A上方形成時，殘留物99可在第一磊晶區域92A與第二磊晶區域92B之間沿著第二磊晶區域92B的底部拐角設置。殘留物99可進一步在磊晶源極/汲極區域92與STI區域68之間設置。在一些實施例中，金屬殘留物99可藉由限制沿著＜100＞平面的磊晶生長來改進第二磊晶區域92B的自底向上生長。在一些實施例中，區域202中的金屬殘留物99（例如，鋁、鉿、或類似者）的金屬元素的濃度可大於約10 19at/cm 3。區域202可指具有寬度W2並且具有延伸穿過相鄰鰭66的橫向邊界的區域。在一些實施例中，寬度W2可在約10 nm至約100 nm的範圍中。
在第18圖中，藉由例如蝕刻製程，從n型區域50N移除遮罩層84。蝕刻製程可係使用dHF酸、H 2SO 4、NH 4OH、H 2O 2、其組合、或類似者作為蝕刻劑的濕式蝕刻。因為在第二磊晶區域92B的生長期間流動的前驅物保持鍵接到遮罩層84的表面，所以蝕刻製程可利用遮罩層84容易地移除殘留物前驅物。因此，可減少在完成的元件中的前驅物殘留物，並且可增加在n型區域50N中用於形成磊晶源極/汲極區域的製程窗口。
在第19圖中，遮罩層87可在n型區域50N及p型區域50P中沉積。遮罩層87可係在n型區域50N中沿著第一凹陷86的側壁及底表面（例如，沿著第一奈米結構52、第二奈米結構54、及第一內部間隔件90的側壁並且沿著第一磊晶區域93A的上表面）沉積的保形層。遮罩層87可進一步沉積以覆蓋遮罩78、虛設閘極76、及虛設閘極介電質71的頂表面及側壁，以及p型區域50P中的磊晶源極/汲極區域92的頂表面。遮罩層87可由與遮罩層84類似的材料及類似的製程形成。例如，在一些實施例中，遮罩層87可係含金屬遮罩層，並且包含氧化鋁、氮化鋁、氧化鉿、或類似者。遮罩層87可具有在約1 nm至約5 nm的範圍中的寬度W3。
在第20圖中，沉積並且圖案化光阻劑89。光阻劑89可以藉由使用旋塗技術形成，例如，並且可以使用可接受的光微影技術圖案化。光阻劑89經圖案化以暴露出n型區域50N，同時覆蓋p型區域50P。儘管將光阻劑89示出為單一光阻劑的，但應當理解光阻劑89可具有多層結構。在一些實施例中，光阻劑89可係或包含BARC材料。
在第21圖中，應用蝕刻製程以移除n型區域50N中的遮罩層87。蝕刻製程可係使用適當蝕刻劑（諸如dHF酸或類似者）的濕式蝕刻製程。由於蝕刻製程，多層堆疊64的側壁及第一磊晶區域93A的頂表面在n型區域50N中暴露出。然而，遮罩層87的剩餘部分可覆蓋p型區域50P中的多層堆疊64、磊晶源極/汲極區域92、及虛設閘極76。由於蝕刻製程，來自遮罩層87的金屬殘留物101可餘留在n型區域50N中（例如，參見第23B圖及第23C圖）。金屬殘留物101可例如位於第一磊晶區域93A的頂表面及/或STI區域68的側壁上。在圖案化遮罩層87之後，例如，光阻劑89可使用清洗及/或灰化製程移除。在第22圖中示出所得結構。
在第23A圖至第23C圖中，磊晶源極/汲極區域93的剩餘部分在n型區域50N中形成。磊晶源極/汲極區域93可包含一或多個半導體材料層。例如，磊晶源極/汲極區域93可包含第一磊晶區域93A及在第一磊晶區域93A上方的第二磊晶區域93B。第一磊晶區域93A及第二磊晶區域93B可由不同的半導體材料形成並且可摻雜到不同的摻雜劑濃度。在一些實施例中，第一磊晶區域93A可具有小於第二磊晶區域93B的摻雜劑濃度。任何數量的半導體材料層可用於磊晶源極/汲極區域93。例如，在一些實施例中，磊晶源極/汲極區域93可包括在第二磊晶區域93B上方生長的額外磊晶區域。在此種實施例中，額外磊晶區域可包含與第一磊晶區域93A及/或第二磊晶區域93B不同的材料及/或具有不同的摻雜濃度。
在一些實施例中，第二磊晶區域93B可施加應力並且施加在n型區域50N中的第二奈米結構54上，藉此改進效能。第二磊晶區域92B在第一凹陷86中形成，使得每個虛設閘極76在第二磊晶區域92B的相應相鄰對之間設置。在一些實施例中，第一間隔件81用於將第二磊晶區域92B與虛設閘極76分離，並且第一內部間隔件90用於將第二磊晶區域92B與第一奈米結構52分離達適當橫向距離，使得磊晶源極/汲極區域92不與所得奈米FET的隨後形成的閘極短路。
第二磊晶區域93B可包括適用於n型奈米FET的任何可接受的材料。例如，若第二奈米結構54係矽，則第二磊晶區域93B可包含在第二奈米結構54上施加拉伸應變的材料，諸如矽、碳化矽、磷摻雜的碳化矽、磷化矽、或類似者。磊晶源極/汲極區域93亦可具有從多層堆疊64的相應表面提升的表面並且可具有刻面。
與先前針對形成輕微摻雜的源極/汲極區域論述的製程類似，磊晶源極/汲極區域93、第一奈米結構52、第二奈米結構54、及/或基板50可用摻雜劑佈植以形成源極/汲極區域，接著退火。源極/汲極區域93可具有在約1x10 19原子/cm 3與約1x10 21原子/cm 3之間的雜質濃度。用於源極/汲極區域93的n型雜質可係先前論述的雜質中的任一者。在一些實施例中，磊晶源極/汲極區域93可在生長期間原位摻雜。在磊晶源極/汲極區域93包括在第二磊晶區域93B上方的額外層的實施例中，此等額外層的摻雜濃度可不同於（例如，小於）第二磊晶區域93B。
由於用於形成磊晶源極/汲極區域93的磊晶製程，在第23B圖及23C圖中示出了磊晶源極/汲極區域93的上表面具有向外橫向擴張超出奈米結構55的側壁的刻面。在一些實施例中，如第23B圖示出，此等刻面導致相同NSFET的相鄰磊晶源極/汲極區域93合併。在其他實施例中，如第23C圖示出，在完成磊晶製程之後，相鄰磊晶源極/汲極區域93保持分離。在第23B圖及第23C圖中示出的實施例中，第一間隔件81可形成到STI區域68的頂表面，藉此阻擋磊晶生長。在一些其他實施例中，第一間隔件81可覆蓋奈米結構55的側壁的部分，從而進一步阻擋磊晶生長。
遮罩層87覆蓋p型區域50P，同時生長第二磊晶區域93B。因為遮罩層87包含金屬，可實現優點。例如，在第二磊晶區域93B的磊晶生長期間，含氫前驅物（例如，SiH 4、Si 2H 6、SiH 2C 2、或類似者）可在第一凹陷86中並且在遮罩層87上方流入沉積室中。在遮罩層87包含氧化鋁的實施例中，前驅物的氫成分可與遮罩層87的氧原子形成相對高能量的鍵。因此，前驅物可餘留在遮罩層87的表面上，可減少前驅物吸收到遮罩層87中，並且可利用遮罩層87更容易地移除不期望的前驅物殘留物（例如，結節缺陷）。
另外，如第23B圖及第23C圖示出，遮罩層87的沉積及移除可能導致金屬殘留物餘留在第一磊晶區域93A及STI區域68的側壁上方。當第二磊晶區域92B在第一磊晶區域92A上方沉積時，殘留物101可在第一磊晶區域93A與第二磊晶區域93B之間沿著第二磊晶區域93B的底部拐角設置。殘留物101可進一步在磊晶源極/汲極區域93與STI區域68之間設置。在一些實施例中，區域204中的金屬殘留物101（例如，鋁、鉿、或類似者）的金屬元素的濃度可大於約10 19at/cm 3。區域204可指具有寬度W4並且具有延伸穿過相鄰鰭66的橫向邊界的區域。在一些實施例中，寬度W4可在約10 nm至約100 nm的範圍中。
在第24圖中，例如，藉由蝕刻製程，從n型區域50N移除遮罩層87。蝕刻製程可係使用dHF酸、H 2SO 4、NH 4OH、H 2O 2、其組合、或類似者作為蝕刻劑的濕式蝕刻。因為在第二磊晶區域93B的生長期間流動的前驅物保持鍵接到遮罩層87的表面，蝕刻製程可利用遮罩層87容易地移除殘留物前驅物。因此，可減少在完成的元件中的前驅物殘留物。
由此，磊晶源極/汲極區域92及93分別在p型區域50P及n型區域50N中形成。僅為了便於論述，上圖描述了p型區域50P中的磊晶源極/汲極區域92在n型區域50N中的磊晶源極/汲極區域93之前形成。應當瞭解，在其他實施例中，n型區域50N中的磊晶源極/汲極區域可在p型區域50P中形成磊晶源極/汲極區域之前形成。
在第25A圖至第25C圖中，第一層間介電質(ILD) 96分別在第6A圖、第24圖、及第17B圖中示出的結構上方沉積（第7A圖至第24圖的製程不改變第6A圖中示出的橫截面）。第一ILD 96可由介電材料形成，並且可藉由任何適宜方法沉積，諸如CVD、電漿增強CVD(PECVD)、或FCVD。介電材料可包括磷矽酸鹽玻璃(phospho-silicate glass，PSG)、硼矽酸鹽玻璃(boro-silicate glass，BSG)、硼摻雜的磷矽酸鹽玻璃(boron-doped phospho-silicate glass，BPSG)、未摻雜的矽酸鹽玻璃(undoped silicate glass，USG)、或類似者。可使用藉由任何可接受的製程形成的其他絕緣材料。在一些實施例中，接觸蝕刻終止層(CESL) 94在第一ILD 96與磊晶源極/汲極區域92、遮罩層74、及第一間隔件81之間設置。CESL 94可包含具有與上層第一ILD 96的材料不同的蝕刻速率的介電材料，諸如，氮化矽、氧化矽、氮氧化矽、或類似者。
在第26A圖至第26B圖中，可執行平坦化製程（諸如CMP）以使第一ILD 96的頂表面與虛設閘極76或遮罩78的頂表面齊平。平坦化製程亦可移除虛設閘極76上的遮罩78、及第一間隔件81沿著遮罩78的側壁的部分。在平坦化製程之後，虛設閘極76、第一間隔件81、及第一ILD 96的頂表面在製程變化內齊平。由此。穿過第一ILD 96暴露出虛設閘極層72的頂表面。在一些實施例中，遮罩78可餘留，在此情形中平坦化製程使第一ILD 96的頂表面與遮罩78及第一間隔件81的頂表面齊平。
在第27A圖及第27B圖中，在一或多個蝕刻步驟中移除虛設閘極層72、及遮罩層74（若存在），使得形成第二凹陷98。亦移除在第二凹陷98中的虛設介電層60的部分。在一些實施例中，虛設閘極層72及虛設介電層60藉由各向異性乾式蝕刻製程移除。例如，蝕刻製程可包括使用反應氣體的乾式蝕刻製程，此（等）反應氣體以與第一ILD 96或第一間隔件81相比較快的速率選擇性蝕刻虛設閘極層72。每個第二凹陷98暴露出及/或覆蓋奈米結構55的部分，此等部分用作後續完成的奈米FET中的通道區域。用作通道區域的奈米結構55的部分在磊晶源極/汲極區域92的相鄰對之間設置。在移除期間，當蝕刻虛設閘極層72時，虛設介電層60可用作蝕刻終止層。在移除虛設閘極層72之後，隨後可移除虛設介電層60。
在第28A圖及第28B圖中，移除n型區域50N中的第一奈米結構52及p型區域50P中的第二奈米結構54，從而延伸第二凹陷98。可藉由以下步驟移除第一奈米結構52：在p型區域50P上方形成遮罩（未圖示），並且使用對第一奈米結構52的材料具有選擇性的蝕刻劑執行各向同性蝕刻製程（諸如濕式蝕刻或類似者），而與第一奈米結構52相比，第二奈米結構54、基板50、STI區域68保持相對未蝕刻。在其中第一奈米結構52包括例如SiGe，並且第二奈米結構54A-54C包括例如Si或SiC的實施例中，四甲基氫氧化銨(tetramethylammonium hydroxide，TMAH)、氫氧化銨(NH 4OH)、或類似者可用於移除n型區域50N中的第一奈米結構52。
可藉由以下步驟移除p型區域50P中的第二奈米結構54：在n型區域50N上方形成遮罩（未圖示），並且使用對第二奈米結構54的材料具有選擇性的蝕刻劑執行各向同性蝕刻製程（諸如濕式蝕刻或類似者），而與第二奈米結構54相比，第一奈米結構52、基板50、STI區域68保持相對未蝕刻。在其中第二奈米結構54包括例如SiGe，並且第一奈米結構52包括例如Si或SiC的實施例中，氟化氫、另一基於氟的蝕刻劑、或類似者可用於移除p型區域50P中的第二奈米結構54。
在第29A圖及第29B圖中，形成用於替換閘極的閘極介電層100及閘極102。閘極介電層100在第二凹陷98中保形地沉積。在n型區域50N中，閘極介電層100可在基板50的頂表面及側壁上並且在第二奈米結構54的頂表面、側壁、及底表面上形成，並且在p型區域50P中，閘極介電層100可在基板50的頂表面及側壁上並且在第一奈米結構52的頂表面、側壁、及底表面上形成。閘極介電層100亦可在第一ILD 96、CESL 94、第一間隔件81、及STI區域68的頂表面上沉積。
根據一些實施例，閘極介電層100包含一或多個介電層，諸如氧化物、金屬氧化物、類似者、或其組合。例如，在一些實施例中，閘極介電質可包含氧化矽層及在氧化矽層上方的金屬氧化物層。在一些實施例中，閘極介電層100包括高介電常數介電材料，並且在此等實施例中，閘極介電層100可具有大於約7.0的介電常數值，且可包括鉿、鋁、鋯、鑭、錳、鋇、鈦、鉛、及其組合的金屬氧化物或矽酸鹽。閘極介電層100的結構在n型區域50N及p型區域50P中可係相同或不同的。閘極介電層100的形成方法可包括分子束沉積(molecular-beam deposition，MBD)、ALD、PECVD、及類似者。
閘極102分別在閘極介電層100上方沉積，並且填充第二凹陷98的剩餘部分。閘極102可包括含金屬材料，諸如氮化鈦、氧化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、鎢、其組合、或其多層。例如，儘管在第17A圖及第17B圖中示出單層閘極102，但閘極102可包含任何數量的襯墊層、任何數量的功函數調諧層、及填充材料。構成閘極102的層的任何組合可在第二奈米結構54的相鄰奈米結構之間且在第二奈米結構54A與基板50之間的n型區域50N中沉積，並且可在第一奈米結構52的相鄰奈米結構之間的p型區域50P中沉積。
在n型區域50N及p型區域50P中形成閘極介電層100可同時發生，使得在每個區域中的閘極介電層100由相同材料形成，並且形成閘極102可同時發生，使得在每個區域中的閘極102由相同材料形成。在一些實施例中，在每個區域中的閘極介電層100可藉由不同的製程形成，使得閘極介電層100可係不同材料及/或具有不同數量的層，及/或在每個區域中的閘極102可藉由不同製程形成，使得閘極102可係不同材料及/或具有不同數量的層。當使用不同製程時，各個遮蔽步驟可用於遮蔽及暴露適當區域。
在填充第二凹陷98之後，可執行平坦化製程（諸如CMP）以移除閘極介電層100的過量部分及閘極102的材料，其過量部分在第一ILD 96的頂表面上方。閘極102及閘極介電層100的材料的剩餘部分因此形成所得奈米FET的替換閘極結構。閘極102及閘極介電層100可統稱為「閘極結構」。
在第30A圖至第30C圖中，凹陷閘極結構（包括閘極介電層100及對應的上層閘極102），使得凹陷直接在閘極結構上方並且在第一間隔件81的相對部分之間形成。包含一或多層介電材料（諸如氮化矽、氮氧化矽、或類似者）的閘極遮罩104在凹陷中填充，接著執行平坦化製程以移除在第一ILD 96上方延伸的介電材料的過量部分。後續形成的閘極觸點（諸如下文關於第32A圖及第32B圖論述的閘極觸點114）穿透閘極遮罩104以接觸凹陷的閘極102的頂表面。
如由第30A圖至第30C圖進一步示出，第二ILD 106在第一ILD 96上方並且在閘極遮罩104上方沉積。在一些實施例中，第二ILD 106係藉由FCVD形成的可流動膜。在一些實施例中，第二ILD 106由介電材料（諸如PSG、BSG、BPSG、USG、或類似者）形成，並且可藉由任何適宜方法（諸如CVD、PECVD、或類似者）沉積。
在第31A圖至第31C圖中，蝕刻第二ILD 106、第一ILD 96、CESL 94、及閘極遮罩104以形成第三凹陷108，從而暴露出磊晶源極/汲極區域92及93及/或閘極結構的表面。第三凹陷108可藉由使用各向異性蝕刻製程（諸如RIE、NBE、或類似者）進行蝕刻來形成。在一些實施例中，第三凹陷108可使用第一蝕刻製程穿過第二ILD 106及第一ILD 96蝕刻；可使用第二蝕刻製程穿過閘極遮罩104蝕刻；並且可隨後使用第三蝕刻製程穿過CESL 94蝕刻。遮罩（諸如光阻劑）可在第二ILD 106上方形成及圖案化以遮蔽來自第一蝕刻製程及第二蝕刻製程的第二ILD 106的部分。在一些實施例中，蝕刻製程可過度蝕刻，並且由此，第三凹陷108延伸到磊晶源極/汲極區域92及93及/或閘極結構中，並且第三凹陷108的底部可與磊晶源極/汲極區域92及93及/或閘極結構齊平（例如，處於相同位準，或具有距基板相同的距離），或低於（例如，更靠近基板）磊晶源極/汲極區域92及93及/或閘極結構。儘管第31B圖示出了由於在相同橫截面中暴露出磊晶源極/汲極區域92及93及閘極結構的第三凹陷108，在各個實施例中，磊晶源極/汲極區域92及93及閘極結構可在不同橫截面中暴露出，藉此減少使後續形成的觸點短路的風險。在形成第三凹陷108之後，矽化物區域110在磊晶源極/汲極區域92上方形成。在一些實施例中，矽化物區域110藉由以下步驟形成：首先沉積能夠與下層磊晶源極/汲極區域92及93的半導體材料（例如，矽、鍺矽、鍺）反應以在磊晶源極/汲極區域92的暴露部分上方形成矽化物或鍺化物區域的金屬（未圖示），諸如鎳、鈷、鈦、鉭、鉑、鎢、其他貴金屬、其他耐火金屬、稀土金屬或其合金，隨後執行熱退火製程以形成矽化物區域110。例如，藉由蝕刻製程，隨後移除所沉積金屬的未反應部分。儘管矽化物區域110被稱為矽化物區域，矽化物區域110亦可係鍺化物區域、或鍺化矽區域（例如，包含矽化物及鍺化物的區域）。在一實施例中，矽化物區域110包含TiSi，並且具有在約2 nm與約10 nm之間的範圍中的厚度。
接下來，在第32A圖至第32C圖中，觸點112及114（亦可稱為接觸插塞）在第三凹陷108中形成。觸點112及114可各自包含一或多層，諸如阻障層、擴散層、及填充材料。例如，在一些實施例中，觸點112及114各自包括阻障層及導電材料，並且電氣耦接到下層導電特徵（例如，在示出的實施例中的閘極102及/或矽化物區域110）。觸點114電氣耦接到閘極102且可被稱為閘極觸點，並且觸點112電氣耦接到矽化物區域110且可被稱為源極/汲極觸點。阻障層可包括鈦、氮化鈦、鉭、氮化鉭、或類似者。導電材料可係銅、銅合金、銀、金、鎢、鈷、鋁、鎳、或類似者。可執行平坦化製程（諸如CMP）以從第二ILD 106的表面移除過量材料。
儘管第32A圖至第32C圖示出了延伸到磊晶源極/汲極區域92及93的每一者的觸點112，但觸點112可從磊晶源極/汲極區域92及93的某一些區域中省去。例如，如下文更詳細解釋，導電特徵（例如，電力軌）可隨後穿過一或多個磊晶源極/汲極區域92及93的背側附接。針對此等特定的磊晶源極/汲極區域92及93，源極/汲極觸點112可省去或可係未電氣連接到任何上層導線（例如，導線特徵，參見第21圖）的虛設觸點。
各個實施例提供了一種在源極/汲極磊晶製程期間用於在半導體晶粒的n型及p型元件區域中形成源極/汲極區域的含金屬遮罩。含金屬遮罩保護晶粒的n型或p型元件區域中的結構，同時生長用於其他類型元件的源極/汲極區域。在一些實施例中，含金屬遮罩包含氧化鋁、氧化鉿、氮化鋁、或類似者。已經觀察到，金屬氧化物可較不易於吸收在源極/汲極磊晶期間流動的前驅物。因此，前驅物可餘留在含金屬遮罩的表面上，前驅物殘留物可在濕式清洗製程期間更容易移除以移除含金屬遮罩，並且可以在所得元件中減少缺陷。亦可以有利地改進源極/汲極處理窗口。另外，由於含金屬遮罩可沿著STI區域的側壁留下殘留物，使用含金屬遮罩可允許更多自底向上源極/汲極生長，這幫助抑制沿著＜100＞晶體平面的磊晶生長。
在一實施例中，一種方法包括：鄰近第一虛設閘極堆疊及第一鰭蝕刻第一凹陷；鄰近第二虛設閘極堆疊及第二鰭蝕刻第二凹陷；在第一凹陷中磊晶生長第一磊晶區域；在第一虛設閘極堆疊上方、在第二虛設閘極堆疊上方、在第一凹陷中的第一磊晶區域上方、及在第二凹陷中沉積第一含金屬遮罩；圖案化第一含金屬遮罩以暴露出第一虛設閘極堆疊及第一磊晶區域；在第一磊晶區域上方的第一凹陷中磊晶生長第二磊晶區域；及在磊晶生長第二磊晶區域之後，移除第一含金屬遮罩的剩餘部分。可選地，在一些實施例中，第一含金屬遮罩包含氧化鋁、氮化鋁、或氧化鉿。可選地，在一些實施例中，方法進一步包括：在第二凹陷中生長第三磊晶區域同時在第一凹陷中生長第一磊晶區域；在第一虛設閘極堆疊上方、在第二虛設閘極堆疊上方、在第二磊晶區域上方、及在第二凹陷中的第三磊晶區域上方沉積第二含金屬遮罩；圖案化第二含金屬遮罩以暴露出第二虛設閘極堆疊及第三磊晶區域；在第三磊晶區域上方的第二凹陷中磊晶生長第四磊晶區域；及在磊晶生長第四磊晶區域之後，移除第二含金屬遮罩的剩餘部分。可選地，在一些實施例中，第一磊晶區域及第二磊晶區域提供了用於第一電晶體的第一源極/汲極區域，其中第三磊晶區域及第四磊晶區域提供了用於第二電晶體的第二源極/汲極區域，並且其中第二電晶體的類型與第一電晶體不同。可選地，在一些實施例中，在圖案化第一含金屬遮罩之後，第一含金屬遮罩的金屬殘留物餘留在第一磊晶區域上方。可選地，在一些實施例中，磊晶生長第二磊晶區域包含在第一凹陷中並且在第一含金屬遮罩上方流動含氫前驅物，並且其中移除第一含金屬遮罩的剩餘部分包含利用第一含金屬遮罩的剩餘部分移除含氫前驅物的前驅物殘留物。可選地，在一些實施例中，其中前驅物殘留物鍵接到第一含金屬遮罩的表面。可選地，在一些實施例中，其中含氫前驅物係SiH 4、Si 2H 6、或SiH 2C 2。
在一實施例中，一種方法包括：在第一鰭中蝕刻第一凹陷，其中第一鰭包含第一複數個半導體層；在第二鰭中蝕刻第二凹陷，其中第二鰭包含第二複數個半導體層；在第一凹陷及第二凹陷的底表面及側壁上方沉積第一氧化鋁層；從第一凹陷移除第一氧化鋁層；在第一凹陷中磊晶生長第一磊晶區域，同時第一氧化鋁層覆蓋第二凹陷；及從第二凹陷移除第一氧化鋁層。可選地，在一些實施例中，方法進一步包括：在第一磊晶區域上方並且在第二凹陷的底表面及側壁上方沉積第二氧化鋁層；從第二凹陷移除第二氧化鋁層；在第二凹陷中磊晶生長第二磊晶區域，同時第二氧化鋁層覆蓋第一磊晶區域；及從第一磊晶區域上方移除第二氧化鋁層。可選地，在一些實施例中，磊晶生長第一磊晶區域包含在第一氧化鋁層上方流動含氫前驅物，並且其中含氫前驅物的殘留物鍵接到第一氧化鋁層的表面。可選地，在一些實施例中，從第二凹陷移除第一氧化鋁層包含移除鍵接到第一氧化鋁層的表面的含氫前驅物。可選地，在一些實施例中，方法進一步包括：在沉積第一氧化鋁層之前，在第一凹陷中磊晶生長第三磊晶區域，同時在第二凹陷中磊晶生長第四磊晶區域。
在一實施例中，一種元件包括：第一鰭；淺溝槽隔離區域，鄰近第一鰭；第一磊晶源極/汲極區域，延伸到第一鰭中，其中第一磊晶源極/汲極區域包含：第一磊晶區域；及第二磊晶區域，在第一磊晶區域上方，其中第二磊晶區域包含與第一磊晶區域不同的材料；第一金屬殘留物，在第一磊晶源極/汲極區域與淺溝槽隔離區域之間；及閘極，在第一鰭上方。可選地，在一些實施例中，第一金屬殘留物在第一磊晶區域與第二磊晶區域之間設置。可選地，在一些實施例中，元件進一步包括：第二鰭，其中淺溝槽隔離區域在第一鰭與第二鰭之間；第二磊晶源極/汲極區域，延伸到第二鰭中；第二金屬殘留物，在第二磊晶源極/汲極區域與淺溝槽隔離區域之間。可選地，在一些實施例中，第二金屬殘留物及第一金屬殘留物各自包含鋁。可選地，在一些實施例中，第一區域中的鋁濃度大於10 19at/cm 3，其中第一區域具有穿過第一鰭延伸的第一橫向邊界及穿過第二鰭延伸的第二橫向邊界。可選地，在一些實施例中，第一鰭包含複數個奈米結構，並且其中閘極結構在複數個奈米結構中的每一者周圍設置。可選地，在一些實施例中，第一金屬殘留物包含鉿。
上文概述若干實施例的特徵，使得熟習此項技術者可更好地理解本揭示的態樣。熟習此項技術者應瞭解，可輕易使用本揭示作為設計或修改其他製程及結構的基礎，以便執行本文所介紹的實施例的相同目的及/或實現相同優點。熟習此項技術者亦應認識到，此類等效構造並未脫離本揭示的精神及範疇，且可在不脫離本揭示的精神及範疇的情況下產生本文的各種變化、取代及更改。
20:分隔線 50:基板 50N:n型區域 50P:p型區域 51A:第一半導體層 51B:第一半導體層 51C:第一半導體層 52A:第一奈米結構 52B:第一奈米結構 52C:第一奈米結構 52:第一奈米結構 53A:第二半導體層 53B:第二半導體層 53C:第二半導體層 54:第二奈米結構 54A:第二奈米結構 54B:第二奈米結構 54C:第二奈米結構 55:奈米結構 64:多層堆疊 66:鰭 68:STI區域 70:虛設介電層 71:虛設閘極介電質 72:虛設閘極層 74:遮罩層 76:虛設閘極 78:遮罩 80:第一間隔層 81:第一間隔件 82:第二間隔層 83:第二間隔件 84:遮罩層 85:光阻劑 86:凹陷 87:遮罩層 88:側壁凹陷 89:光阻劑 90:第一內部間隔件 92:磊晶源極/汲極區域 92A:第一磊晶區域 92B:第二磊晶區域 93:磊晶源極/汲極區域 93A:第一磊晶區域 93B:第二磊晶區域 94:接觸蝕刻終止層(CESL) 96:第一ILD 98:第二凹陷 99:金屬殘留物 100:閘極介電層 102:閘極 104:閘極遮罩 106:第二ILD 108:第三凹陷 110:矽化物區域 112:觸點 114:觸點 202:區域 A-A':橫截面 B-B':橫截面 C-C':橫截面 W1:寬度 W2:寬度 W3:寬度 W4:寬度
當結合隨附圖式閱讀時，自以下詳細描述將最好地理解本揭示的態樣。應當注意，根據工業中的標準實務，各個特徵並非按比例繪製。事實上，出於論述清晰的目的，可任意增加或減小各個特徵的尺寸。 第1圖示出了根據一些實施例的呈三維視圖的奈米結構場效電晶體（field-effect transistor，FET）（奈米FET）的實例。 第2圖、第3圖、第4圖、第5圖、第6A圖、第6B圖、第7A圖、第7B圖、第8A圖、第8B圖、第9A圖、第9B圖、第10A圖、第10B圖、第11A圖、第11B圖、第11C圖、第12圖、第13圖、第14圖、第15圖、第16圖、第17A圖、第17B圖、第17C圖、第18圖、第19圖、第20圖、第21圖、第22圖、第23A圖、第23B圖、第23C圖、第24圖、第25A圖、第25B圖、第25C圖、第26A圖、第26B圖、第27A圖、第27B圖、第28A圖、第28B圖、第29A圖、第29B圖、第30A圖、第30B圖、第30C圖、第31A圖、第31B圖、第31C圖、第32A圖、第32B圖、及第32C圖係根據一些實施例的在製造奈米FET時的中間階段的橫截面圖。
50:基板
50N:n型區域
50P:p型區域
54A:第二奈米結構
54B:第二奈米結構
54C:第二奈米結構
81:第一間隔件
90:第一內部間隔件
92:磊晶源極/汲極區域
93:磊晶源極/汲極區域
94:接觸蝕刻終止層(CESL)
96:第一ILD
100:閘極介電層
102:閘極
104:閘極遮罩
106:第二ILD
110:矽化物區域
112:觸點
114:觸點

Claims (20)

  1. 一種方法，包含： 鄰近一第一虛設閘極堆疊及一第一鰭蝕刻一第一凹陷； 鄰近一第二虛設閘極堆疊及一第二鰭蝕刻一第二凹陷； 在該第一凹陷中磊晶生長一第一磊晶區域； 在該第一虛設閘極堆疊上方、在該第二虛設閘極堆疊上方、在該第一凹陷中的該第一磊晶區域上方、及在該第二凹陷中沉積一第一含金屬遮罩； 圖案化該第一含金屬遮罩以暴露出該第一虛設閘極堆疊及該第一磊晶區域； 在該第一磊晶區域上方的該第一凹陷中磊晶生長一第二磊晶區域；及 在磊晶生長該第二磊晶區域之後，移除該第一含金屬遮罩的剩餘部分。
  2. 如請求項1所述的方法，其中該第一含金屬遮罩包含氧化鋁、氮化鋁、或氧化鉿。
  3. 如請求項1所述的方法，進一步包含： 在該第二凹陷中生長一第三磊晶區域，同時在該第一凹陷中生長該第一磊晶區域； 在該第一虛設閘極堆疊上方、在該第二虛設閘極堆疊上方、在該第二磊晶區域上方、及在該第二凹陷中的該第三磊晶區域上方沉積一第二含金屬遮罩； 圖案化該第二含金屬遮罩以暴露出該第二虛設閘極堆疊及該第三磊晶區域； 在該第三磊晶區域上方的該第二凹陷中磊晶生長一第四磊晶區域；及 在磊晶生長該第四磊晶區域之後，移除該第二含金屬遮罩的剩餘部分。
  4. 如請求項3所述的方法，其中該第一磊晶區域及該第二磊晶區域提供了用於一第一電晶體的一第一源極/汲極區域，其中該第三磊晶區域及該第四磊晶區域提供了用於一第二電晶體的一第二源極/汲極區域，並且其中該第二電晶體的類型與該第一電晶體不同。
  5. 如請求項1所述的方法，其中在圖案化該第一含金屬遮罩之後，該第一含金屬遮罩的金屬殘留物餘留在該第一磊晶區域上方。
  6. 如請求項1所述的方法，其中磊晶生長該第二磊晶區域包含使一含氫前驅物在該第一凹陷中且在該第一含金屬遮罩上方流動，並且其中移除該第一含金屬遮罩的該些剩餘部分包含利用該第一含金屬遮罩的該些剩餘部分移除該含氫前驅物的前驅物殘留物。
  7. 如請求項6所述的方法，其中該前驅物殘留物鍵接到該第一含金屬遮罩的一表面。
  8. 如請求項6所述的方法，其中該含氫前驅物係SiH 4、Si 2H 6、或SiH 2C 2。
  9. 一種方法，包含： 在一第一鰭中蝕刻一第一凹陷，其中該第一鰭包含一第一複數個半導體層； 在一第二鰭中蝕刻一第二凹陷，其中該第二鰭包含一第二複數個半導體層； 在該第一凹陷及該第二凹陷的底表面及側壁上方沉積一第一氧化鋁層； 從該第一凹陷移除該第一氧化鋁層； 在該第一凹陷中磊晶生長一第一磊晶區域，同時該第一氧化鋁層覆蓋該第二凹陷；及 從該第二凹陷移除該第一氧化鋁層。
  10. 如請求項9所述的方法，進一步包含： 在該第一磊晶區域上方並且在該第二凹陷的該底表面及該側壁上方沉積一第二氧化鋁層； 從該第二凹陷移除該第二氧化鋁層； 在該第二凹陷中磊晶生長一第二磊晶區域，同時該第二氧化鋁層覆蓋該第一磊晶區域；及 從該第一磊晶區域上方移除該第二氧化鋁層。
  11. 如請求項9所述的方法，其中磊晶生長該第一磊晶區域包含使一含氫前驅物在該第一氧化鋁層上方流動，並且其中該含氫前驅物的殘留物鍵接到該第一氧化鋁層的一表面。
  12. 如請求項11所述的方法，其中從該第二凹陷移除該第一氧化鋁層包含移除鍵接到該第一氧化鋁層的該表面的該含氫前驅物。
  13. 如請求項9所述的方法，進一步包含在沉積該第一氧化鋁層之前，在該第一凹陷中磊晶生長一第三磊晶區域，同時在該第二凹陷中磊晶生長一第四磊晶區域。
  14. 一種元件，包含： 一第一鰭； 一淺溝槽隔離區域，鄰近該第一鰭； 一第一磊晶源極/汲極區域，延伸到該第一鰭中，其中該第一磊晶源極/汲極區域包含： 一第一磊晶區域；及 一第二磊晶區域，在該第一磊晶區域上方，其中該第二磊晶區域包含與該第一磊晶區域不同的一材料； 一第一金屬殘留物，在該第一磊晶源極/汲極區域與該淺溝槽隔離區域之間；及 一閘極，在該第一鰭上方。
  15. 如請求項14所述的元件，其中該第一金屬殘留物在該第一磊晶區域與該第二磊晶區域之間設置。
  16. 如請求項14所述的元件，進一步包含： 一第二鰭，其中該淺溝槽隔離區域在該第一鰭與該第二鰭之間； 一第二磊晶源極/汲極區域，延伸到該第二鰭中；及 一第二金屬殘留物，在該第二磊晶源極/汲極區域與該淺溝槽隔離區域之間。
  17. 如請求項16所述的元件，其中該第二金屬殘留物及該第一金屬殘留物各自包含鋁。
  18. 如請求項17所述的元件，其中一第一區域中的一鋁濃度大於10 19at/cm 3，其中該第一區域具有穿過該第一鰭延伸的一第一橫向邊界及穿過該第二鰭延伸的一第二橫向邊界。
  19. 如請求項14所述的元件，其中該第一鰭包含複數個奈米結構，並且其中閘極結構在該些奈米結構的每一者周圍設置。
  20. 如請求項14所述的元件，其中該第一金屬殘留物包含鉿。
TW110120448A 2021-02-04 2021-06-04 電晶體及形成源極/汲極區域的方法 TWI789779B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163145605P 2021-02-04 2021-02-04
US63/145,605 2021-02-04
US17/232,898 2021-04-16
US17/232,898 US20220246479A1 (en) 2021-02-04 2021-04-16 Source/drain regions and methods of forming same

Publications (2)

Publication Number Publication Date
TW202232584A true TW202232584A (zh) 2022-08-16
TWI789779B TWI789779B (zh) 2023-01-11

Family

ID=81897055

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110120448A TWI789779B (zh) 2021-02-04 2021-06-04 電晶體及形成源極/汲極區域的方法

Country Status (5)

Country Link
US (2) US20220246479A1 (zh)
KR (1) KR20220113232A (zh)
CN (1) CN114628331A (zh)
DE (1) DE102021110397B4 (zh)
TW (1) TWI789779B (zh)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3391410B2 (ja) * 1993-09-17 2003-03-31 富士通株式会社 レジストマスクの除去方法
US6749687B1 (en) * 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
DE19954866A1 (de) * 1999-11-15 2001-05-31 Infineon Technologies Ag Verfahren zur Behandlung einer durch Epitaxie hergestellten Oberfläche eines SiC-Halbleiterkörpers und danach hergestellten Schottkykontakt
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
US6927135B2 (en) * 2002-12-18 2005-08-09 Micron Technology, Inc. Methods of fabricating multiple sets of field effect transistors
US6737313B1 (en) * 2003-04-16 2004-05-18 Micron Technology, Inc. Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer
US20070080360A1 (en) * 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
US8415677B2 (en) * 2010-01-20 2013-04-09 International Business Machines Corporation Field-effect transistor device having a metal gate stack with an oxygen barrier layer
US8975142B2 (en) * 2013-04-25 2015-03-10 Globalfoundries Inc. FinFET channel stress using tungsten contacts in raised epitaxial source and drain
US9722065B1 (en) * 2016-02-03 2017-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US10297555B2 (en) * 2016-07-29 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having crown-shaped semiconductor strips and recesses in the substrate from etched dummy fins
US10153198B2 (en) * 2017-04-07 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Low-resistance contact plugs and method forming same
US10297602B2 (en) * 2017-05-18 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Implantations for forming source/drain regions of different transistors
US10141431B1 (en) * 2017-07-31 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy source/drain regions of FinFETs and method forming same
US10050125B1 (en) * 2017-08-14 2018-08-14 Globalfoundries Inc. Vertical-transport field-effect transistors with an etched-through source/drain cavity
CN109427678B (zh) 2017-08-24 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10453753B2 (en) * 2017-08-31 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Using a metal-containing layer as an etching stop layer and to pattern source/drain regions of a FinFET
US10134859B1 (en) * 2017-11-09 2018-11-20 International Business Machines Corporation Transistor with asymmetric spacers
US10229986B1 (en) * 2017-12-04 2019-03-12 International Business Machines Corporation Vertical transport field-effect transistor including dual layer top spacer
US10236218B1 (en) 2018-02-20 2019-03-19 Globalfoundries Inc. Methods, apparatus and system for forming wrap-around contact with dual silicide
US10692991B2 (en) * 2018-09-06 2020-06-23 Globalfoundries Inc. Gate-all-around field effect transistors with air-gap inner spacers and methods
US10847373B2 (en) * 2018-10-23 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming silicide contact in field-effect transistors
US10833191B2 (en) * 2019-03-05 2020-11-10 International Business Machines Corporation Integrating nanosheet transistors, on-chip embedded memory, and extended-gate transistors on the same substrate
US20200294969A1 (en) * 2019-03-15 2020-09-17 Intel Corporation Stacked transistors with dielectric between source/drain materials of different strata

Also Published As

Publication number Publication date
CN114628331A (zh) 2022-06-14
US20220246479A1 (en) 2022-08-04
KR20220113232A (ko) 2022-08-12
US20230377989A1 (en) 2023-11-23
TWI789779B (zh) 2023-01-11
DE102021110397B4 (de) 2024-04-25
DE102021110397A1 (de) 2022-08-04

Similar Documents

Publication Publication Date Title
KR102571916B1 (ko) 게이트 구조물 및 그 형성 방법
TWI771878B (zh) 製造電晶體的方法
US20230268442A1 (en) Semiconductor Device and Method of Manufacture
US11923432B2 (en) Semiconductor device and method
US11935754B2 (en) Transistor gate structure and method of forming
US20220359654A1 (en) Methods of Forming Semiconductor Devices Including Gate Barrier Layers
KR102495812B1 (ko) 금속 게이트 충전재를 위한 무전해 도금 방법
US11145746B2 (en) Semiconductor device and method
US11302793B2 (en) Transistor gates and method of forming
KR20220116097A (ko) 나노-fet 반도체 디바이스 및 형성 방법
TWI789779B (zh) 電晶體及形成源極/汲極區域的方法
TWI827115B (zh) 半導體裝置及其形成方法
US20230317859A1 (en) Transistor gate structures and methods of forming thereof
US20220367187A1 (en) Semiconductor Device and Method of Manufacture
US20220351976A1 (en) Fluorine Incorporation Method for Nanosheet
US20230155006A1 (en) Semiconductor Device and Method
US20230027789A1 (en) Semiconductor Devices and Methods of Forming the Same
US20240113164A1 (en) Film modification for gate cut process
US20230064457A1 (en) Nanostructure Device and Method of Forming Thereof
US20220392998A1 (en) Semiconductor gates and methods of forming the same
TW202335105A (zh) 半導體裝置及其製造方法
TW202335289A (zh) 半導體元件及其形成方法
TW202410163A (zh) 奈米結構場效電晶體及其製造方法