TW202226379A - 複合體之製造方法及半導體裝置之製造方法 - Google Patents

複合體之製造方法及半導體裝置之製造方法 Download PDF

Info

Publication number
TW202226379A
TW202226379A TW110142052A TW110142052A TW202226379A TW 202226379 A TW202226379 A TW 202226379A TW 110142052 A TW110142052 A TW 110142052A TW 110142052 A TW110142052 A TW 110142052A TW 202226379 A TW202226379 A TW 202226379A
Authority
TW
Taiwan
Prior art keywords
joined
producing
molded body
heating
bonding layer
Prior art date
Application number
TW110142052A
Other languages
English (en)
Inventor
紺田哲史
北村賢次
萩原隆史
松林良
梅田英和
Original Assignee
日商松下知識產權經營股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商松下知識產權經營股份有限公司 filed Critical 日商松下知識產權經營股份有限公司
Publication of TW202226379A publication Critical patent/TW202226379A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)

Abstract

本揭示之課題在於提供一種複合體之製造方法，該製造方法在基材與被接合體之間使金屬粉糊料燒結來製作接合層，藉此製造具備基材、接合層及被接合體的複合體時，除了抑制接合層內之孔隙的產生，並且可提高製作接合層的效率。本發明製造方法包含以下步驟：塗佈步驟，在基材上塗佈金屬粉糊料來製作成形體；預熱步驟，在被接合體未重疊於成形體的狀態下，加熱成形體，藉此使成形體乾燥至成形體中之有機成分相對於成形體的百分比成為3質量%以上且8質量%以下；安裝步驟，在成形體上重疊被接合體，且加熱成形體，藉此製作積層體；及燒結步驟，在加熱爐內加熱積層體，藉此使成形體燒結來製作接合層。

Description

複合體之製造方法及半導體裝置之製造方法
本揭示涉及一種複合體之製造方法及半導體裝置之製造方法，詳細而言，是涉及一種包含使金屬粉糊料燒結的複合體之製造方法及包含該複合體之製造方法的半導體裝置之製造方法。
對基板組裝半導體晶片時，會有如下情形：在使金屬粉糊料介於半導體晶片與基板之間的狀態下，使金屬粉糊料燒結，藉此製作接合層，並藉由該接合層將半導體晶片固定於基板。這種情形一般稱為晶片接合(die bonding)。
例如，在專利文獻1中，揭示有一種半導體裝置之接合方法，該接合方法是使用包含金屬粒子之金屬粒子糊料來將半導體元件與形成有導體圖案的基板接合。 先前技術文獻
專利文獻 專利文獻1：日本特開2012-9703號公報
本揭示之課題在於提供一種複合體之製造方法及包含該複合體之製造方法的半導體裝置之製造方法，該複合體之製造方法在基材與被接合體之間使金屬粉糊料燒結來製作接合層，藉此製造具備基材、接合層及被接合體的複合體時，除了抑制接合層內之孔隙(void)的產生，並且可提高製作接合層的效率。
本揭示一態樣之複合體之製造方法是製造具備基材、被接合體及介於前述基材與前述被接合體間的接合層的複合體之方法。前述接合層是含有金屬粉與有機成分之金屬粉糊料的燒結體。前述方法包含以下步驟：塗佈步驟，在前述基材上塗佈前述金屬粉糊料來製作成形體；預熱步驟，在前述被接合體未重疊於前述成形體的狀態下，加熱前述成形體，藉此使前述成形體乾燥至前述成形體中之前述有機成分相對於前述成形體的百分比成為3質量%以上且8質量%以下；安裝步驟，在前述成形體上重疊前述被接合體，且在前述被接合體重疊於前述成形體的狀態下，加熱前述成形體，藉此製作具備前述基材、前述成形體及前述被接合體的積層體；及燒結步驟，在加熱爐內加熱前述積層體，藉此使前述成形體燒結來製作前述接合層。
本揭示一態樣之半導體裝置之製造方法包含前述複合體之製造方法。
用以實施發明之形態 以下說明達至完成本揭示之原委的概略。對基板組裝半導體晶片時，會有如下情形：在使金屬粉糊料介於半導體晶片與基板之間的狀態下，使金屬粉糊料燒結，藉此製作接合層，並藉由該接合層將半導體晶片固定於基板。這種情形一般稱為晶片接合。根據本案發明人等的調查，金屬粉糊料含有溶劑等的有機成分，但若半導體晶片的尺寸較大，在使金屬粉糊料燒結時，難以從金屬粉糊料中去除有機成分。有機成分殘留在金屬粉糊料內的狀態下，若該有機成分汽化，有時會在接合層產生孔隙。若是為了使金屬粉糊料燒結而使金屬粉糊料的溫度急遽上升，則會因孔隙急遽產生而容易在接合層產生裂痕。為了防止裂痕，在使金屬粉糊料燒結時，必須降低金屬粉糊料的加熱溫度的升溫速度，且降低最高加熱溫度，藉以抑制孔隙產生。此時，用於使金屬粉糊料燒結的時間變長，導致生產效率變低。
於是，本案發明人等在基材與被接合體之間使金屬粉糊料燒結來製作接合層，藉此製造具備基材、接合層及被接合體的複合體時，為了抑制接合層內之孔隙的產生，並且提高製作接合層的效率，進行了研究開發而達至完成本揭示。
另外，本揭示是由於上述原委而完成者，但上述原委並不是要限制本揭示之適用範圍，亦即，例如本揭示之基材不限於上述配線板，被接合體不限於上述半導體晶片。
以下，針對本揭示一實施形態，參照圖1A至圖1D來進行說明。另外，本揭示不限於下述實施形態。下述實施形態只不過是本揭示之各種實施形態的一部分，只要可達成本揭示之目的，即可因應設計做各種變更。
在本實施形態中，複合體1具備基材3、被接合體4及介於基材3與被接合體4之間的接合層2(參照圖1C)。接合層2是含有金屬粉與有機成分之金屬粉糊料的燒結體，更具體而言，是由金屬粉糊料形成之成形體5的燒結體。
本實施形態之複合體1之製造方法包含塗佈步驟、預熱步驟、安裝步驟及燒結步驟。在塗佈步驟中，在基材3上塗佈金屬粉糊料來製作成形體5(參照圖1A)。在預熱步驟中，在被接合體4未重疊於成形體5的狀態下，加熱成形體5，藉此使成形體5乾燥至成形體5中之有機成分相對於成形體5的百分比成為3質量%以上且8質量%以下。在安裝步驟中，在成形體5上重疊被接合體4，且在被接合體4重疊於成形體5的狀態下，加熱成形體5，藉此製作具備基材3、成形體5及被接合體4的積層體(參照圖1B)。在燒結步驟中，在加熱爐內加熱積層體，藉此使成形體5燒結來製作接合層2(參照圖1C)。
在本實施形態中，因預熱步驟使得成形體5中之有機成分的百分比為3質量%以上，因此在安裝步驟中，成形體5可具有適度柔軟性，而不易在成形體5與被接合體4之間產生間隙。又，因預熱步驟使得成形體5中之有機成分的百分比為8質量%以下，因此在燒結步驟中，即使有機成分在成形體5中汽化，已汽化之有機成分也不易殘留在成形體5中。藉由這幾點，可抑制燒結體中之孔隙的產生。因此，在燒結步驟中，使成形體5燒結，藉此製作接合層2時，即使成形體5急遽加熱，也會變得不易產生像是因孔隙的膨脹而使接合層2破損的事態。因此，可以縮短燒結步驟所需要的時間。
從而，在本實施形態中，可以抑制接合層2內之孔隙的產生，並且提高製作接合層2的效率。
針對本實施形態，更具體地詳細說明。
基材3是例如配線板，更具體而言，是例如母基板、封裝基板或中介層基板。
被接合體4是例如半導體晶片。半導體晶片是例如裸晶片(晶片)，但不限於此。
如上所述，金屬粉糊料含有金屬粉與有機成分。
金屬粉是例如銀粉，但不限於此。金屬粉的平均粒徑為例如50nm以上且500nm以下。另外，金屬粉的平均粒徑是從以BET法測定之金屬粉的比表面積算出的粒徑(BET徑)。
金屬粉糊料宜更含有金屬鹽，前述金屬鹽是與金屬粉糊料中之金屬粉對應的金屬之鹽。例如金屬粉糊料含有銀粉時，金屬粉糊料宜更含有銀鹽。銀鹽含有例如醋酸銀。金屬粉糊料若含有金屬鹽，會使金屬粉糊料的燒結體即接合層2中不易產生空隙，而可提高接合層2的可靠性。金屬粉糊料含有金屬鹽時，源自金屬鹽之金屬相對於金屬粒子的百分比宜為0.5質量%以上且5質量%以下。
有機成分只要是可與金屬粉混合而將金屬粉糊料調製成糊狀，便無特別限制。有機成分含有例如在25℃下為液狀之有機溶劑。有機成分之沸點宜為150℃以上且280℃以下。此時，可藉由預熱步驟來輕易調整成形體5中之有機成分的含量。
有機成分宜含有具有胺基之化合物。藉由具有胺基之化合物將金屬鹽錯合化，藉此即可使銀等的金屬以分子等級在金屬粉糊料內分散，而可使燒結體取得均勻的緻密結構。
有機成分亦宜含有具有羥基之化合物。此時，特別是金屬粉糊料若含有金屬鹽，則在金屬粉糊料燒結時，具有羥基之化合物可使金屬鹽還原，因此可提高接合層2的導電性。
有機成分亦宜含有具有胺基與羥基兩者之化合物。
有機成分含有具有羥基之化合物時，有機成分含有例如選自於由2-乙基-1,3-己二醇(沸點243℃)、萜品醇(沸點217℃)、乙二醇(沸點197℃)、丙二醇(沸點188℃)、異莰基環己醇(沸點300℃)及2,3-丁二醇(沸點182℃)等所構成群組中之至少一種。有機成分含有具有胺基之化合物時，有機成分含有例如選自於由2-乙基己胺(沸點170℃)、庚胺(沸點157℃)、辛胺(沸點176℃)、壬胺(沸點202℃)、癸胺(沸點217℃)及十二胺(沸點250℃)等所構成群組中之至少一種。有機成分含有具有胺基與羥基兩者之化合物時，有機成分含有例如選自於由3-胺基-1-丙醇(沸點188℃)及1-胺基-2-丙醇(沸點160℃)等所構成群組中之至少一種。
藉由塗佈步驟塗佈時之金屬粉糊料中之有機成分的量是以可塗佈金屬粉糊料來成形之方式進行適當調整。有機成分相對於金屬粒子的百分比宜為8質量%以上且15質量%以下。此時，金屬粉糊料可具有適度的成形性。
針對複合體1之製造方法所含步驟進行說明。
在塗佈步驟中，如上所述，在基材3上塗佈金屬粉糊料來製作成形體5(參照圖1A)。塗佈金屬粉糊料的方法是例如網版印刷法，但不限於此。
在預熱步驟中，如上所述，在被接合體4未重疊於成形體5的狀態下，加熱成形體5，藉此使成形體5乾燥至成形體5中之有機成分相對於成形體5的百分比成為3質量%以上且8質量%以下。
在預熱步驟中，宜加熱成形體5中之與基材3接觸之面，藉此來加熱成形體5。此時，由預熱步驟所進行之加熱後殘留在成形體5的有機成分之分布變得不易產生疎密。亦即，不易產生像是在成形體5內，成形體5之表層的有機成分的含有率較內部大幅降低的事態。因此，成形體5之表面可具有適度的柔軟性，因此當被接合體4重疊於成形體5時，被接合體4變得容易密接於成形體5，其結果，可提升從成形體5製作之接合層2與被接合體4的接合強度。
在加熱成形體5中之與基材3接觸之面時，例如藉由將基材3配置於加熱板上來加熱基材3，藉此通過基材3來加熱成形體5。
預熱步驟中之成形體5的加熱溫度宜為70℃以上且145℃以下。加熱溫度若為70℃以上，便可使有機成分有效率地從成形體5中揮發。加熱溫度若為145℃以下，便可抑制有機成分的急遽揮發，而更不易產生成形體5中之有機成分之分布的疎密。該加熱溫度只要為75℃以上便較佳，只要為80℃以上便更佳。又，加熱溫度只要為110℃以下便較佳，只要為100℃以下便更佳。另外，該加熱溫度在成形體5被加熱的狀態下，是成形體5的溫度，在加熱成形體5中之與基材3接觸之面的情況下，是該面的溫度，在藉由加熱基材3來加熱該面的情況下，是基材3的溫度。
又，預熱步驟中之成形體5的加熱時間是以可適當調整成形體5中之有機溶劑的量之方式進行適當設定。加熱時間宜為1分鐘以上且30分鐘以下。此時，可適當調整成形體5中之有機溶劑的含量。該加熱時間只要為2分鐘以上便較佳，只要為3分鐘以上便更佳。又，該加熱時間只要為20分鐘以下便較佳，只要為10分鐘以下便更佳。
接著，在安裝步驟中，在成形體5上重疊被接合體4，且在被接合體4重疊於成形體5的狀態下，加熱成形體5，藉此製作具備基材3、成形體5及被接合體4的積層體(參照圖1B)。
在安裝步驟中，可以藉由加熱成形體5來使成形體5軟化，因此被接合體4變得容易密接於成形體5，其結果，可提升從成形體5製作之接合層2與被接合體4的接合強度。又，藉由加熱成形體5，可使成形體5中之有機溶劑進一步揮發，因此在燒結步驟中，可更抑制成形體5中及接合層2中之孔隙的產生。
安裝步驟中之成形體5的加熱溫度宜為70℃以上且145℃以下。只要加熱溫度為70℃以上，便可特別提升接合層2與被接合體4的接合強度。只要加熱溫度為145℃以下，便可更抑制接合層2中之裂痕的產生，且可特別提升接合層2與被接合體4的接合強度。加熱溫度只要為75℃以上便較佳，只要為80℃以上便更佳。又，加熱溫度只要為140℃以下便較佳，只要為135℃以下便更佳。另外，此時的加熱溫度是例如在接觸於基材3及被接合體4的狀態下將基材3及被接合體4加熱之構件的溫度，具體而言，是例如為了將被接合體4安裝於基材3而使用之晶片安裝器(chip mounter)中之載台及安裝器的溫度。
又，在安裝步驟中，加熱成形體5的時間為例如0.5秒以上且3秒以下。
在此安裝步驟中，宜在被接合體4重疊於成形體5的狀態下，以從被接合體4對成形體5施加壓力之方式，對被接合體4朝向成形體5施加荷重。亦即，宜一邊加熱成形體5，一邊從被接合體4對成形體5施加壓力。此時，被接合體4變得更容易密接於成形體5，其結果，可更提升從成形體5製作之接合層2與被接合體4的接合強度。此時，宜從被接合體4對成形體5施加0.5MPa以上且10MPa以下的壓力。該壓力若為0.5MPa以上，被接合體4會變得特別容易密接於成形體5。又，該壓力若為10MPa以下，便可抑制被接合體4等的構件的損傷。該壓力只要為1MPa以上便較佳，只要為2MPa以上便更佳。又，該壓力只要為9MPa以下便較佳，只要為8MPa以下便更佳。
又，在安裝步驟中，將成形體5一邊加熱一邊加壓的時間為例如0.5秒以上且3秒以下。
在安裝步驟中，亦可一邊對被接合體4朝向成形體5施加荷重，一邊對成形體5施加超音波振動。亦即，亦可在被接合體4重疊於成形體5，成形體5受到加熱，且對被接合體4朝向成形體5施加荷重的狀態下，對成形體5施加超音波振動。此時，由於成形體5之表面因超音波振動而變得容易沿著被接合體4之表面變形，因此被接合體4變得更容易密接於成形體5，其結果，可更提升從成形體5製作之接合層2與被接合體4的接合強度。對成形體5施加超音波振動的情況是例如對基材3與被接合體4中之至少一者施加超音波振動，藉此對成形體5施加超音波振動。
對成形體5施加超音波振動的時間宜為0.5秒以上且3秒以下。該時間若為0.5秒以上時，便可特別提升接合層2與被接合體4的接合強度。該時間若為3秒以下，便可抑制由超音波振動所造成之被接合體4等的構件的破損。該時間只要為1秒以上便更佳。又，該時間只要為2.5秒以下便較佳，只要為2秒以下便更佳。
接著，在燒結步驟中，如上所述，在加熱爐內加熱積層體，藉此使成形體5燒結來製作接合層2(參照圖1C)。
在本實施形態中，是藉由加熱爐加熱積層體，藉以加熱成形體5，並藉此使成形體5燒結。作為加熱爐，可使用例如作為回焊爐來使用的爐。
燒結步驟中之加熱爐內的積層體的加熱溫度是以成形體5可充分燒結，且不使被接合體4及基材3損傷之方式進行適當設定。積層體的最高加熱溫度宜為350℃以下。此時，可抑制被接合體4等的構件因熱而損傷。又，積層體的最高加熱溫度宜為300℃以上且350℃以下。另外，加熱溫度是指經加熱之積層體中之成形體5的溫度。
又，燒結步驟中之積層體的加熱時間為例如3分鐘以上且10分鐘以下。該加熱時間是指積層體在加熱爐內被加熱的時間，且該時間亦包含後述冷卻步驟的時間。加熱時間只要為3分鐘以上，便可在燒結步驟中使成形體5充分燒結。又，加熱時間只要為10分鐘以下，便可特別提高複合體1的製造效率，還可抑制被接合體4等的構件的損傷。
又，在燒結步驟中，使加熱溫度上升時的升溫速度為例如1℃/秒以上且7℃/秒以下。此時，可縮短燒結步驟中之加熱時間，因此可特別提高複合體1的製造效率。又，在本實施形態中，即使增大燒結步驟中之升溫速度，也可抑制接合層2中之孔隙的產生，因此即使升溫速度為1℃/秒以上且7℃/秒以下，也可抑制接合層2中之孔隙的產生。
具體而言，燒結步驟包含例如第一升溫步驟、緊接著的第一加熱步驟、緊接著的第二升溫步驟、緊接著的第二加熱步驟及緊接著的冷卻步驟。在第二加熱步驟中，在包含最高加熱溫度的溫度區域加熱成形體5。在第一加熱步驟中，在比第二加熱步驟中之溫度區域更低的溫度區域加熱成形體5。在第一升溫步驟中，使成形體5的溫度從室溫上升至第一加熱步驟中之加熱溫度。在第二升溫步驟中，使成形體5的溫度從第一加熱步驟中之加熱溫度上升至第二加熱步驟中之加熱溫度。在冷卻步驟中，使積層體從第二加熱步驟中之加熱溫度冷卻。
更具體而言，在燒結步驟中，首先在第一升溫步驟中，以升溫速度1℃/秒以上且7℃/秒以下，使成形體5的溫度從室溫上升至100℃以上且170℃以下的範圍內的溫度。接著，在第一加熱步驟中，將成形體5的溫度保持在100℃以上且170℃以下的範圍內，且宜保持30秒以上且120秒以下之間。接著，在第二升溫步驟中，宜以升溫速度1℃/秒以上且7℃/秒以下，使成形體5的溫度上升至300℃以上且350℃以下的範圍內。接著，在第二加熱步驟中，將成形體5的溫度保持在300℃以上且350℃以下的範圍內，且宜保持30秒以上且120秒以下之間。接著，最後在冷卻步驟中，以10℃/秒以上的冷卻速度冷卻成形體5的溫度。另外，此加熱條件只是一例，燒結步驟中之加熱條件不僅限於前述。
在複合體1中之基材3是配線板，且被接合體4是半導體晶片的情況下，可以藉由接合層2將半導體晶片固定在配線板上。又，由於接合層2是金屬粉的燒結體，因此熱傳導性較高。因此，接合層2可以使半導體晶片所產生之熱傳導至配線板，所以接合層2可以提高半導體晶片的放熱性。此外，由於接合層2是金屬粉的燒結體，因此電傳導性較高。因此，例如半導體晶片在配線板側之面具有接地用端子，且配線板在與接地用端子相對向之位置具有接地用配線的情況下，可以藉由接合層2將接地用端子與接地用配線電連接。
在複合體1中之基材3是配線板，且被接合體4是半導體晶片的情況下，複合體1是例如半導體裝置10的半成品。亦即，可以從被接合體4製造半導體裝置10。針對本實施形態之半導體裝置10之製造方法之一例進行說明。
半導體裝置10之製造方法包含複合體1之製造方法。亦即，首先使用配線板作為基材3，並且使用半導體晶片作為被接合體4，以上述方法製造複合體1。
接著，將半導體晶片與配線板中之導體配線電連接。為此，可適用例如引線接合法。亦即，以金屬線6將半導體晶片中之端子與配線板中之導體配線電連接。此外，因應需要而製作將半導體晶片密封的密封材7。密封材7是藉由將例如環氧樹脂組成物等的熱硬化性樹脂組成物在半導體晶片的周圍成形且使其硬化而製作。 [實施例]
以下，提出本實施形態之具體的實施例。另外，本實施形態不僅限於下述實施例。 1.製造複合體 (1)調製金屬粉糊料
依下述表1所示質量比率混合銀粉及有機成分，或是銀粉、有機成分及銀鹽，藉此調製出金屬粉糊料。另外，下述所示金屬粉糊料當中，實施例及比較例中所使用的是組成3及組成6，除此之外是作為金屬粉糊料的組成之具體例來提出。 [表1]
Figure 02_image001
(2)塗佈步驟
準備已施行銀鍍敷之DBC(Direct Bonded Copper，直接覆銅)基板(平井精密工業製)來作為基材。藉由網版印刷法，在基材之表面塗佈表2所示組成之金屬粉糊料。藉此，製作出俯視尺寸10mm×10mm且厚度0.9mm的成形體。 (3)預熱步驟
實施例1至3的情況是將設置有成形體之基材放入乾燥機內，並以下述表2所示加熱溫度及加熱時間來加熱。又，實施例4至17以及比較例1及2的情況是藉由將設置有成形體之基板配置在加熱板上，而以下述表2所示加熱溫度及加熱時間來加熱成形體。
針對加熱後的成形體進行熱重量・微差熱同步測定(TG-DTA)，從其結果求出成形體中之有機成分的含有率。使用TG/DTA7300(日立High-Tech Science製)來作為測定裝置，在氮氣環境、升溫速度4℃/分鐘的條件下進行測定。將其結果顯示於表2。又，於圖2顯示關於實施例1至3之TG-DTA測定結果。 (4)安裝步驟
準備2.5mmx2.5mm尺寸銀鍍敷Si晶片(協同International社製)來作為被接合體。使用晶片安裝器，在基材上的成形體上重疊被接合體的狀態下，一邊加熱成形體，一邊對被接合體施加朝向成形體的荷重1秒鐘。將藉由對被接合體施加荷重而從被接合體施加至成形體的壓力及成形體的加熱溫度顯示於表2。又，實施例13至17的情況是一邊加熱成形體，且對被接合體施加朝向成形體的荷重，一邊對成形體施加超音波振動。將施加了超音波振動的時間顯示於表2。藉此，製作出依序積層了基材、成形體及被接合體的積層體。 (5)燒結步驟
以回焊爐加熱積層體。關於加熱條件，首先使加熱溫度從室溫以升溫速度約1.5℃/s上升至150℃，接著將加熱溫度在150℃維持60秒，接著使加熱溫度以升溫速度約1.5℃/s上升至約350℃，接著將加熱溫度在約350℃維持30秒，接著以10℃/秒以上的冷卻速度冷卻積層體。加熱時間約6分鐘。於圖3顯示實施例1中之燒結步驟中的加熱溫度的時間變化。藉此，使成形體燒結來製作接合層，製造出具備基材、接合層及被接合體的複合體。 2.評估試驗 (1)孔隙含有率
藉由超音波探傷試驗，檢測接合層中之孔隙，從其結果求出接合層中之孔隙的體積百分率。將其結果顯示於表3。 (2)有無裂痕
藉由超音波探傷試驗，確認接合層中有無裂痕。將其結果顯示於表3。 (3)接合強度
使用4000萬能型接合強度試驗機(Nordson社製)，使測試頭在其下端位於基材之表面的上方50µm的位置的狀態下與被接合體之側面接觸，並且在使測試頭以500µm/sec之速度朝向被接合體移動的條件下，測定被接合體(銀鍍敷Si晶片)與基材(銀鍍敷DBC基板)之間的接合強度。將其結果顯示於表3。 (4)熱循環試驗
將以如下動作為1個循環的處裡重複1000個循環，前述動作是將複合體暴露於-40℃的氣體環境下15分鐘，接著將複合體暴露於150℃的氣體環境下15分鐘。針對此試驗後的複合體，以超音波探傷裝置(FS300III advance，日立Power Solutions社製)觀察接合狀態。其結果，和初始相較之下，將接合面積沒有變化的情況評估為「良」，接合面積有減少的情況評估為「不良」。將其結果顯示於表3。 [表2]
Figure 02_image003
[表3]
Figure 02_image005
1:複合體 2:接合層 3:基材 4:被接合體 5:成形體 6:金屬線 7:密封材 10:半導體裝置
圖1A是本揭示一實施形態中之基材及成形體的剖面圖。圖1B是本揭示一實施形態中之積層體的剖面圖。圖1C是本揭示一實施形態中之複合體的剖面圖。圖1D是本揭示一實施形態中之半導體裝置的剖面圖。
圖2是顯示關於實施例1至3之預熱步驟後的成形體之TG-DTA測定結果的圖表。
圖3是顯示實施例1中之燒結步驟中的加熱溫度的時間變化的圖表。
1:複合體
2:接合層
3:基材
4:被接合體
5:成形體
6:金屬線
7:密封材
10:半導體裝置

Claims (14)

  1. 一種複合體之製造方法，係製造具備基材、被接合體及介於前述基材與前述被接合體間的接合層的複合體之方法， 前述接合層是含有金屬粉與有機成分之金屬粉糊料的燒結體， 前述方法包含以下步驟： 塗佈步驟，在前述基材上塗佈前述金屬粉糊料來製作成形體； 預熱步驟，在前述被接合體未重疊於前述成形體的狀態下，加熱前述成形體，藉此使前述成形體乾燥至前述成形體中之前述有機成分相對於前述成形體的百分比成為3質量%以上且8質量%以下； 安裝步驟，在前述成形體上重疊前述被接合體，且在前述被接合體重疊於前述成形體的狀態下，加熱前述成形體，藉此製作具備前述基材、前述成形體及前述被接合體的積層體；及 燒結步驟，在加熱爐內加熱前述積層體，藉此使前述成形體燒結來製作前述接合層。
  2. 如請求項1之複合體之製造方法，其中在前述預熱步驟中，加熱前述成形體中之與前述基材接觸之面，藉此來加熱前述成形體。
  3. 如請求項1或2之複合體之製造方法，其中前述預熱步驟中之前述成形體的加熱溫度為70℃以上且145℃以下。
  4. 如請求項1或2之複合體之製造方法，其中前述預熱步驟中之前述成形體的加熱時間為1分鐘以上且30分鐘以下。
  5. 如請求項1或2之複合體之製造方法，其中在前述安裝步驟中，在前述被接合體重疊於前述成形體的狀態下，以從前述被接合體對前述成形體施加0.5MPa以上且10MPa以下壓力的方式，對前述被接合體朝向前述成形體施加荷重。
  6. 如請求項5之複合體之製造方法，其中在前述安裝步驟中，在前述被接合體重疊於前述成形體的狀態下，對前述成形體施加超音波振動。
  7. 如請求項6之複合體之製造方法，其中對前述成形體施加前述超音波振動的時間為0.5秒以上且3秒以下。
  8. 如請求項1或2之複合體之製造方法，其中在前述安裝步驟中，前述成形體的加熱溫度為70℃以上且145℃以下。
  9. 如請求項1或2之複合體之製造方法，其中前述複合體中之前述基材與前述被接合體的接合強度為20MPa以上且60MPa以下。
  10. 如請求項1或2之複合體之製造方法，其中前述接合層不含孔隙，或是 前述接合層包含孔隙，且前述孔隙相對於前述接合層的百分比為7體積%以下。
  11. 如請求項1或2之複合體之製造方法，其中前述燒結步驟中之最高加熱溫度為350℃以下。
  12. 如請求項1或2之複合體之製造方法，其中前述燒結步驟中之加熱時間為3分鐘以上且10分鐘以下。
  13. 如請求項1或2之複合體之製造方法，其中前述基材是配線板，且 前述被接合體是半導體晶片。
  14. 一種半導體裝置之製造方法，包含如請求項13之複合體之製造方法。
TW110142052A 2020-11-12 2021-11-11 複合體之製造方法及半導體裝置之製造方法 TW202226379A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063112835P 2020-11-12 2020-11-12
US63/112,835 2020-11-12

Publications (1)

Publication Number Publication Date
TW202226379A true TW202226379A (zh) 2022-07-01

Family

ID=81602295

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110142052A TW202226379A (zh) 2020-11-12 2021-11-11 複合體之製造方法及半導體裝置之製造方法

Country Status (7)

Country Link
US (1) US20230260959A1 (zh)
EP (1) EP4246559A4 (zh)
JP (1) JPWO2022102660A1 (zh)
KR (1) KR20230104597A (zh)
CN (1) CN116325098A (zh)
TW (1) TW202226379A (zh)
WO (1) WO2022102660A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109009A (ja) * 2006-10-27 2008-05-08 Sony Corp 半導体装置の製造方法
JP5427476B2 (ja) * 2009-06-02 2014-02-26 株式会社フジクラ 半導体センサ装置
JP5705467B2 (ja) 2010-06-25 2015-04-22 新電元工業株式会社 半導体装置の接合方法、および、半導体装置
CN104201117B (zh) * 2014-08-26 2017-07-07 天津大学 一种采用超声辅助纳米银焊膏烧结制作功率模块的方法
WO2019021637A1 (ja) * 2017-07-27 2019-01-31 バンドー化学株式会社 金属接合積層体の製造方法
JP7155654B2 (ja) * 2018-06-22 2022-10-19 三菱マテリアル株式会社 接合体の製造方法
JP2020038896A (ja) * 2018-09-04 2020-03-12 古河電気工業株式会社 接合構造体及び接合構造体の製造方法

Also Published As

Publication number Publication date
CN116325098A (zh) 2023-06-23
KR20230104597A (ko) 2023-07-10
JPWO2022102660A1 (zh) 2022-05-19
US20230260959A1 (en) 2023-08-17
EP4246559A4 (en) 2024-05-08
EP4246559A1 (en) 2023-09-20
WO2022102660A1 (ja) 2022-05-19

Similar Documents

Publication Publication Date Title
KR100976026B1 (ko) 접합방법
TWI609462B (zh) 半導體裝置，陶瓷電路基板及半導體裝置的製造方法
CN102396057B (zh) 用于在半导体模块和连接配合件之间产生耐高温和耐温度变化的连接的方法
US20150123263A1 (en) Two-step method for joining a semiconductor to a substrate with connecting material based on silver
WO2015118982A1 (ja) 電子部品モジュール、および電子部品モジュールの製造方法
TWI781246B (zh) 附散熱器的功率模組用基板及附散熱器的功率模組用基板的製造方法
JP2021143426A (ja) 接合用組成物、並びに導電体の接合構造及びその製造方法
CN104205328A (zh) 半导体装置及其制造方法
JP5091318B2 (ja) ウェハ接合方法、ウェハ複合体並びにチップ
JP2018152403A (ja) ダイボンドシート及び半導体装置
WO2017135139A1 (ja) Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
JP7164775B2 (ja) 接合用導電性ペースト
JP5509461B2 (ja) パワー半導体装置およびその製造方法
JP2019220641A (ja) 接合体の製造方法
TW202226379A (zh) 複合體之製造方法及半導體裝置之製造方法
JP2013041870A (ja) 半導体装置
JP2019087553A (ja) 接合用の導電性ペーストおよびこれを用いた電子デバイスの製造方法
WO2016147736A1 (ja) 半導体装置及びその製造方法
JP2001298146A (ja) 多層配線基体の製造方法および多層配線基体
JP6780398B2 (ja) 樹脂封止パワーモジュールの製造方法
JP5642312B1 (ja) 半導体装置及びその製造方法
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
TW202033708A (zh) 半導體用接著劑、半導體裝置的製造方法及半導體裝置
JP2006059905A (ja) 半導体装置の製造方法
KR20240031617A (ko) 소결 접합용 필름의 제조 방법과 전력 반도체 패키지의 제조 방법