TW202221520A - 匯流排仲裁電路及包括其的資料傳輸系統 - Google Patents

匯流排仲裁電路及包括其的資料傳輸系統 Download PDF

Info

Publication number
TW202221520A
TW202221520A TW110142071A TW110142071A TW202221520A TW 202221520 A TW202221520 A TW 202221520A TW 110142071 A TW110142071 A TW 110142071A TW 110142071 A TW110142071 A TW 110142071A TW 202221520 A TW202221520 A TW 202221520A
Authority
TW
Taiwan
Prior art keywords
circuit
bus
terminal
output
input
Prior art date
Application number
TW110142071A
Other languages
English (en)
Inventor
沈標
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW202221520A publication Critical patent/TW202221520A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

本發明提供一種匯流排的傳送速度不降低的匯流排仲裁電路。本發明的特徵在於包括：第一匯流排端子，與主機匯流排連接；第二匯流排端子，與區域匯流排連接；第一輸出電路，輸出端子與第一匯流排端子連接；第二輸出電路，輸出端子與第二匯流排端子連接；控制電路，包括第一輸入端子、第二輸入端子、控制信號輸出端子、及輸出端子，在第一輸入端子輸入有第一匯流排端子的資料，在第二輸入端子輸入有第二匯流排端子的資料，自輸出端子向第一輸出電路的輸入端子輸出資料；以及開關電路，輸入端子與第一匯流排端子連接，控制端子與控制電路的控制信號輸出端子連接，自輸出端子向第二輸出電路的輸入端子輸出主機匯流排的資料。

Description

匯流排仲裁電路及包括其的資料傳輸系統
本發明涉及一種匯流排（bus）仲裁電路及包括其的資料傳輸系統。
已知資料傳輸系統是經由作為串列資料匯流排的I2C匯流排在主積體電路（integrated circuit，IC）與多個從（slave）IC之間進行資料傳輸的系統。 圖3是表示依據I2C協定的資料傳輸系統的方塊圖。 在所述資料傳輸系統200中，通過串列資料線210、及時脈線（clock line）220這兩條匯流排線路（bus line）連接主IC 230與多個從IC 231～從IC 237，使用這些匯流排線路來進行依據I2C協議的資料傳輸（例如，參照專利文獻1）。 然而，將依據I2C協定的資料傳輸系統開發為簡單結構的內部匯流排系統，因此未設想到具有主機匯流排（host bus）與區域匯流排（local bus）的多層系統。
現有技術文獻 專利文獻 專利文獻1：日本專利特開2002-189697號公報
發明所要解決的問題 多層系統在主機匯流排與區域匯流排之間包括匯流排仲裁電路。匯流排仲裁電路一般包括作為用於連接主機匯流排與區域匯流排的雙向開關電路的傳輸閘（transmission gate）。然而，由於在仲裁時傳輸閘處於關閉狀態，因此在主機匯流排上直接連接有與各區域匯流排連接的從IC。因而，存在系統整體的從IC的數量增多時匯流排的資料傳送速度降低的課題。
本發明鑒於所述課題而成，其目的在於提供一種匯流排的傳送速度不降低的匯流排仲裁電路。
解決問題的技術手段 本發明的匯流排仲裁電路的特徵在於包括：第一匯流排端子，與主機匯流排連接；第二匯流排端子，與區域匯流排連接；第一輸出電路，輸出端子與所述第一匯流排端子連接；第二輸出電路，輸出端子與所述第二匯流排端子連接；控制電路，包括第一輸入端子、第二輸入端子、控制信號輸出端子、及輸出端子，在所述第一輸入端子輸入有所述第一匯流排端子的資料，在所述第二輸入端子輸入有所述第二匯流排端子的資料，自所述輸出端子向所述第一輸出電路的輸入端子輸出資料；以及開關電路，輸入端子與所述第一匯流排端子連接，控制端子與所述控制電路的控制信號輸出端子連接，自輸出端子向所述第二輸出電路的輸入端子輸出主機匯流排的資料。
發明的效果 根據本發明，能夠提供匯流排仲裁電路，即由於在自主機匯流排向區域匯流排的輸出中使用開關電路與輸出電路，在自區域匯流排向主機匯流排的輸出中使用輸出電路，因此在主機匯流排不會直接連接有區域匯流排的從IC，資料的傳送速度不會降低。
以下，參照附圖對本發明的實施方式進行說明。
圖2是表示包括本實施方式的匯流排仲裁電路的多層的資料傳輸系統100的方塊圖。 資料傳輸系統100包括：作為主機匯流排的串列資料線10及時脈線20、作為第一區域匯流排的串列資料線11及時脈線21、作為第二區域匯流排的串列資料線12及時脈線22、主IC 30、作為匯流排仲裁電路的集線器（hub）IC 41～集線器IC 42、以及從IC 51～從IC 56。這些匯流排線路通過上拉電阻而與電源線連接，但在圖中記載僅串列資料線10及時脈線20的上拉電阻，其他省略。
主IC 30與主機匯流排連接。從IC 51～從IC 52與主機匯流排連接。集線器IC 41與主機匯流排和第一區域匯流排之間連接。集線器IC 42與主機匯流排和第二區域匯流排之間連接。 從IC 53～從IC 54與第一區域匯流排連接。從IC 55～從IC 56與第二區域匯流排連接。
圖1是表示本實施方式的匯流排仲裁電路的電路圖。 以下對作為匯流排仲裁電路的集線器IC 41進行說明，但為了簡化，主機匯流排與區域匯流排僅圖示串列資料線。時脈線與串列資料線同樣地進行連接。再者，集線器IC 42也為與集線器IC 41相同的結構。
集線器IC 41包括：第一匯流排端子，連接有通過上拉電阻而與電源線連接的串列資料線10；第二匯流排端子，連接有通過上拉電阻而與電源線連接的串列資料線11；N通道金屬氧化物半導體（N-Channel Metal Oxide Semiconductor，NMOS）電晶體411，其為與第一匯流排端子連接的第一輸出電路；NMOS電晶體412，其為與第二匯流排端子連接的第二輸出電路；控制電路413；開關電路414；正反（flip-flop, F/F）電路415；以及多工器（multiplexer）416。在本實施方式中，開關電路414由反或（NOR）電路構成。控制電路413包括輸出端子、第一輸入端子、第二輸入端子、時脈輸出端子、第一控制信號輸出端子、第二控制信號輸出端子、及資料輸出端子。再者，串列資料線10與串列資料線11與相同的電源線連接，但也可與不同的電源線連接。
NMOS電晶體411的汲極與第一匯流排端子連接，閘極與控制電路413的輸出端子連接，源極與接地端子連接。NMOS電晶體412的汲極與第二匯流排端子連接，閘極與多工器416的輸出端子連接，源極與接地端子連接。控制電路413的第一輸入端子與第一匯流排端子連接，第二輸入端子與正反電路415的輸出端子連接，時脈輸出端子與正反電路415的時脈端子連接，第一控制信號輸出端子與開關電路414的控制端子連接，第二控制信號輸出端子與多工器416的控制端子連接，資料輸出端子與多工器416的第一輸入端子連接。開關電路414的輸入端子與第一匯流排端子連接，輸出端子與多工器416的第二輸入端子連接。正反電路415的輸入端子經由非（NOT）電路而與第二匯流排端子連接。再者，由NMOS電晶體構成輸出電路，因此出於符合邏輯的目的，在第二匯流排端子設置NOT電路，但也可在控制電路等任何地方符合邏輯。
本實施方式的集線器IC 41相對於串列資料線10、串列資料線11構成汲極開路（open drain）輸出電路。再者，其他集線器IC或從IC也構成相同的輸出電路。此為仲裁時必要的結構，在仲裁時以外構成為互補金屬氧化物半導體（complementary metal oxide semiconductor，CMOS）輸出電路，但在圖中省略。另外，多工器416被控制為在仲裁時對NMOS電晶體412輸出開關電路414的信號，除此以外輸出控制電路413的資料輸出端子的信號。因此，在以下的仲裁時的說明中，設為將多工器416控制為對NMOS電晶體412輸出開關電路414的信號。
主IC 30向串列資料線10輸出用於向各IC查詢有無請求的啟動條件（start condition）信號。從IC 51～從IC 52當啟動條件信號被輸入時，在有請求的情況下根據時脈信號輸出自身的位址信號。
集線器IC 41～集線器IC 42當啟動條件信號被輸入時，向各個區域匯流排輸出啟動條件信號。而且，集線器IC 41～集線器IC 42將使各個區域匯流排的位址信號在有請求的情況下與自身的位址信號合併後的位址信號輸出至主機匯流排。此時，具有控制主機匯流排與各個區域匯流排的連接以穩定地實施仲裁的功能。
從IC 53～從IC 56當啟動條件信號被輸入時，在有請求的情況下根據時脈信號輸出自身的位址信號。
其次，參照圖1及圖2對包括本實施方式的匯流排仲裁電路的多層的資料傳輸系統的仲裁動作進行說明。對集線器IC 41進行動作說明，設為集線器IC 42也進行相同的動作。
主IC 30向串列資料線10輸出用於向各IC查詢有無請求的啟動條件信號。啟動條件信號被輸入至和主機匯流排連接的集線器IC 41～集線器IC 42與從IC 51～從IC 52。啟動條件信號例如是在時脈信號維持高（Hi）電平的狀態下串列資料線10自高電平下降至低（Lo）電平的時刻。
集線器IC 41自第一匯流排端子輸入有啟動條件信號。啟動條件信號被輸入至控制電路413的第一輸入端子與開關電路414的輸入端子。開關電路414在待機狀態下，根據控制電路413的控制信號被控制為閉合狀態。圖1中，開關電路414由NOR電路構成，因此控制電路413在控制信號輸出端子輸出低電平。因此，自串列資料線10向第一匯流排端子輸入的啟動條件信號經由開關電路414與NMOS電晶體412自第二匯流排端子被輸出至串列資料線11。
即，主IC 30輸出的啟動條件信號也被輸入至與作為區域匯流排的串列資料線11連接的從IC 53～從IC 54。因此，從IC 51～從IC 56可通過輸入主IC 30輸出的啟動條件信號來判斷接收到有無請求的查詢。
其次，當時脈信號下降時，有請求的集線器IC與從IC根據所輸入的時脈信號將自身的位址資料輸出至串列資料線。此時，集線器IC將區域匯流排的位址資料與自身的位址資料合成並輸出至主機匯流排。
對此時的集線器IC 41的動作進行詳細說明。
控制電路413與時脈信號的下降同步地在第一控制信號輸出端子輸出高電平，將開關電路414控制為開路狀態。通過將開關電路414控制為開路狀態，串列資料線10的位址資料不會傳達至串列資料線11。若如此控制，則可僅在串列資料線11、即區域匯流排內進行仲裁。
控制電路413自時脈信號下降起經過第一規定時間後，在時脈輸出端子輸出時脈信號。此處，第一規定時間是串列資料線11的位址資料穩定為止的時間。當向時脈端子輸入時脈信號時，正反電路415鎖存與區域匯流排的仲裁結果相應的信號，並輸出至輸出端子。當自正反電路415向第二輸入端子輸入區域匯流排的仲裁結果時，控制電路413在集線器IC 41有請求的情況下與自身的位址資料進行合成，並將所述位址資料輸出至NMOS電晶體411的閘極。
因此，串列資料線11的位址資料傳達至串列資料線10，因此在主機匯流排上利用主機匯流排和區域匯流排所連接的所有集線器IC與從IC的位址資料進行仲裁。
控制電路413自時脈信號下降起經過第二規定時間後，在控制信號輸出端子輸出低電平而將開關電路414控制為閉合狀態。當開關電路414處於閉合狀態時，串列資料線10的位址資料傳達至串列資料線11，即向從IC 53、從IC 54傳遞利用所有的集線器IC與從IC的仲裁結果。此處，第二規定時間是正反電路415將與區域匯流排的仲裁結果相應的信號結束鎖存為止的時間。
關於利用位址資料的仲裁，設為位址資料最小的集線器IC或從IC有請求的優先權而進行說明。即，這次的位址資料為0（低電平）的集線器IC或從IC也可在下一時脈信號的下降輸出位址資料。若串列資料線為低電平，則這次的位址資料為1（高電平）的集線器IC或從IC無法在下次以後的時脈信號的下降輸出位址資料。即，這些IC以後不參加仲裁。
而且，主IC 30輸出與位址資料的位元數相同的時脈信號，重複所述動作，由此在串列資料線10上實施仲裁。然後，主IC 30接受通過仲裁而決定的IC的請求。
如以上說明般，本實施方式的匯流排仲裁電路在自主機匯流排向區域匯流排的輸出中使用開關電路與輸出電路，在自區域匯流排向主機匯流排的輸出中使用輸出電路，因此在主機匯流排不直接連接有區域匯流排的從IC。因而，即便與區域匯流排連接的從IC增多，也不會由此降低資料的傳送速度。
以上，對本發明的實施方式進行了說明，但本發明並不限定於所述實施方式，能夠在不脫離本發明的主旨的範圍內進行各種變更。
例如，在控制電路413的第二輸入端子與第二匯流排端子之間包括正反電路415，但只要是鎖存信號的電路即可，並不限於此。另外，若構成為控制電路413以在第一規定時間後使第二輸入端子的資料有效的方式進行控制，則也可不包括正反電路415。另外，例如開關電路414由NOR電路構成，但若根據輸入邏輯與輸出邏輯來構成，則並不限定於此。另外，例如設為通過主IC發送啟動條件信號來開始仲裁而進行了說明，但也可為集線器IC或從IC輸出的信號、或其他信號。
10、11、12:串列資料線 20、21、22:時脈線 30:主IC 41、42:集線器IC 51、52、53、54、55、56:從IC 100:資料傳輸系統 411、412:NMOS電晶體 413:控制電路 414:開關電路 415:正反電路 416:多工器 200:資料傳輸系統 210:串列資料線 220:時脈線 230:主IC 231～237:從IC
圖1是表示本實施方式的匯流排仲裁電路的電路圖。 圖2是表示包括本實施方式的匯流排仲裁電路的多層的資料傳輸系統的方塊圖。 圖3是表示依據I2C協定的資料傳輸系統的方塊圖。
10、11:串列資料線
41:集線器IC
411、412:NMOS電晶體
413:控制電路
414:開關電路
415:正反電路
416:多工器

Claims (4)

  1. 一種匯流排仲裁電路，其特徵在於包括： 第一匯流排端子，與主機匯流排連接； 第二匯流排端子，與區域匯流排連接； 第一輸出電路，輸出端子與所述第一匯流排端子連接； 第二輸出電路，輸出端子與所述第二匯流排端子連接； 控制電路，包括第一輸入端子、第二輸入端子、控制信號輸出端子、及輸出端子，在所述第一輸入端子輸入有所述第一匯流排端子的資料，在所述第二輸入端子輸入有所述第二匯流排端子的資料，自所述輸出端子向所述第一輸出電路的輸入端子輸出資料；以及 開關電路，輸入端子與所述第一匯流排端子連接，控制端子與所述控制電路的控制信號輸出端子連接，自輸出端子向所述第二輸出電路的輸入端子輸出主機匯流排的資料。
  2. 如請求項1所述的匯流排仲裁電路，其特徵在於： 在所述控制電路的所述第二輸入端子與所述第二匯流排端子之間包括正反電路， 所述正反電路在輸入端子輸入有所述第二匯流排端子的資料，在時脈端子自所述控制電路輸入有時脈信號，輸出端子與所述控制電路的所述第二輸入端子連接。
  3. 如請求項1或2所述的匯流排仲裁電路，其特徵在於：所述第一輸出電路與所述第二輸出電路由N通道金屬氧化物半導體電晶體構成。
  4. 一種資料傳輸系統，其特徵在於包括： 主積體電路及從積體電路，與主機匯流排連接； 如請求項1至3中任一項所述的匯流排仲裁電路，與所述主機匯流排連接； 區域匯流排，與所述匯流排仲裁電路連接；以及 從積體電路，與所述區域匯流排連接。
TW110142071A 2020-11-24 2021-11-11 匯流排仲裁電路及包括其的資料傳輸系統 TW202221520A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020193969A JP2022082839A (ja) 2020-11-24 2020-11-24 バス調停回路及びそれを備えたデータ転送システム
JP2020-193969 2020-11-24

Publications (1)

Publication Number Publication Date
TW202221520A true TW202221520A (zh) 2022-06-01

Family

ID=81658331

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110142071A TW202221520A (zh) 2020-11-24 2021-11-11 匯流排仲裁電路及包括其的資料傳輸系統

Country Status (5)

Country Link
US (1) US11636051B2 (zh)
JP (1) JP2022082839A (zh)
KR (1) KR20220071899A (zh)
CN (1) CN114546915A (zh)
TW (1) TW202221520A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6092138A (en) * 1997-01-30 2000-07-18 U.S. Philips Corporation Electronic apparatus having a high-speed communication bus system such as an I2 C bus system
KR100224965B1 (ko) * 1997-07-10 1999-10-15 윤종용 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
JP4222720B2 (ja) 2000-12-22 2009-02-12 株式会社リコー データ転送システム、及び、データ転送方式
US20040255070A1 (en) * 2003-06-12 2004-12-16 Larson Thane M. Inter-integrated circuit router for supporting independent transmission rates
US10983942B1 (en) * 2019-12-11 2021-04-20 Qorvo Us, Inc. Multi-master hybrid bus apparatus

Also Published As

Publication number Publication date
US20220164295A1 (en) 2022-05-26
CN114546915A (zh) 2022-05-27
KR20220071899A (ko) 2022-05-31
US11636051B2 (en) 2023-04-25
JP2022082839A (ja) 2022-06-03

Similar Documents

Publication Publication Date Title
US6809546B2 (en) On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same
JP3698439B2 (ja) データ通信バスを有する回路
US6956407B2 (en) Pre-emphasis circuitry and methods
US5936429A (en) Interface circuit and method for transmitting binary logic signals with reduced power dissipation
US5801549A (en) Simultaneous transmission bidirectional repeater and initialization mechanism
US7656185B2 (en) Semiconductor integrated circuit device with a fail-safe IO circuit and electronic device including the same
TWI688185B (zh) 用於在電壓限制電路的電力供應信號之間多工的系統、方法及設備
JP2000002754A (ja) スキャンフリップフロップ回路
JP2008016941A (ja) データ転送システムおよびｉ２ｃ通信方法
US9859869B1 (en) Output circuit using calibration circuit, and semiconductor device and system including the same
JP2583521B2 (ja) 半導体集積回路
TW202221520A (zh) 匯流排仲裁電路及包括其的資料傳輸系統
JP2001042980A (ja) 過電圧耐性を備えたバス・ホールド回路
JPH11203265A (ja) マイクロコンピュータ
US5636165A (en) Apparatus for and method of facilitating proper data transfer between two or more digital memory elements
JP2000183719A (ja) 入力回路、出力回路及び入出力回路、並びに該入出力回路を備えた信号伝送システム
KR100298433B1 (ko) 반도체메모리장치의인터페이스
WO1997009811A1 (en) Low jitter low power single ended driver
US6484267B1 (en) Clock gated bus keeper
US5418935A (en) Apparatus for preventing double drive occurrences on a common bus by delaying enablement of one driver after indication of disablement to other driver is received
KR100674893B1 (ko) 전류 소모를 줄이기 위한 지연 동기 루프의 전원 제어 장치
US7622958B2 (en) Semiconductor device including current-driven differential driver and method of controlling current-driven differential driver
JPH10200384A (ja) 遅延回路
JP2000269427A (ja) 半導体集積回路
JP3766798B2 (ja) ドライバ回路