TW202221333A - 探針卡用多層配線基板及探針卡 - Google Patents

探針卡用多層配線基板及探針卡 Download PDF

Info

Publication number
TW202221333A
TW202221333A TW110134209A TW110134209A TW202221333A TW 202221333 A TW202221333 A TW 202221333A TW 110134209 A TW110134209 A TW 110134209A TW 110134209 A TW110134209 A TW 110134209A TW 202221333 A TW202221333 A TW 202221333A
Authority
TW
Taiwan
Prior art keywords
insulating film
thin film
heat sink
probe card
multilayer wiring
Prior art date
Application number
TW110134209A
Other languages
English (en)
Inventor
阿部智
藤本哲生
原田勇介
堀真也
Original Assignee
日商日本電子材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本電子材料股份有限公司 filed Critical 日商日本電子材料股份有限公司
Publication of TW202221333A publication Critical patent/TW202221333A/zh

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755Material aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/203Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/44Modifications of instruments for temperature compensation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Thermal Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

提供一種可防止薄膜電阻30之劣化的探針卡用多層配線基板。 探針卡用多層配線基板(ST基板)15,係設在探針卡100之外部端子120及探針17間之配線路徑上,其上面形成有底絕緣膜41,其具備:由形成在底絕緣膜41上之薄膜構成、連接有一對連接電極33的薄膜電阻30,以隔著底絕緣膜41和薄膜電阻30對向之方式埋設、由熱傳導率較底絕緣膜41高之材料構成的埋設散熱器31,以及形成在與薄膜電阻30對應之區域、覆蓋薄膜電阻30的覆蓋絕緣膜43,埋設散熱器31具有在覆蓋絕緣膜43之形成區域外未被底絕緣膜41被覆的散熱部50。

Description

探針卡用多層配線基板及探針卡
本發明係關於探針卡用多層配線基板及探針卡,進一步詳言之,係關於設在探針卡之外部端子及探針間之配線路徑上、具備薄膜電阻之探針卡用多層配線基板之改良。
探針卡係在檢查形成在半導體晶圓之半導體元件之電氣特性時所使用之檢査裝置,在多層配線基板上設有多數個分別接觸半導體晶圓上之電極墊的探針。半導體元件之電氣特性檢査,係透過探針及多層配線基板使進行測試訊號之輸出入的測試裝置與半導體元件導通來進行。
在多層配線基板之配線電路上,設有用以進行阻抗匹配、電力控制等之作為電阻元件之薄膜電阻。薄膜電阻以被上下絕緣層包夾之方式配置,薄膜電阻係使用鎳・鉻(Ni-Cr)合金等之金屬材料,於絕緣層使用聚醯亞胺合成樹脂等之樹脂材料。此種薄膜電阻,會有因溫度循環試驗等造成之環境溫度變化、或在檢査時之薄膜電阻本身之發熱而導致劣化的問題。
一般而言,樹脂材料之線膨脹係數較金屬材料之線膨脹係數大。因此,例如在溫度循環試驗使用之情形時,會有肇因於與絕緣膜之線膨脹係數之差而產生之熱應力導致薄膜電阻劣化的問題。例如,有薄膜電阻產生皺紋、電阻值產生變動的問題。此外,由於薄膜電阻被由熱傳導率低之樹脂材料構成之絕緣層包夾,因此檢査時產生之熱不會被散熱至外部而被封在絕緣層間,導致薄膜電阻劣化的問題。例如,產生薄膜電阻熔斷的問題。
有鑑於此,提出了於探針卡用多層配線基板,抑制因熱應力造成薄膜電阻劣化的方法(例如,專利文獻1)。圖11係以示意方式顯示先前之探針卡用多層配線基板6A之主要部位的說明圖。圖示之多層配線基板6A,依序積層第1~第3絕緣層611~613,於第2絕緣層612上形成薄膜電阻600且在薄膜電阻600之下方,隔著第2絕緣層612形成熱伸縮抑制層601。由於由金屬材料構成之熱伸縮抑制層601之線膨脹係數小於由樹脂材料構成之絕緣層611~613之線膨脹係數,藉由此種熱伸縮抑制層601之設置,可藉由與絕緣層611~613之線膨脹率之差來抑制產生於薄膜電阻600之熱應力。
然而,由於熱伸縮抑制層601係被埋設在第1絕緣層611及第2絕緣層612之間,因此無法期待能藉由熱伸縮抑制層601來促進薄膜電阻600之散熱。也就是說,無法因應檢査時在薄膜電阻600產生之熱。因此,熱應力造成之劣化防止效果是有限的,此外,亦有無法防止薄膜電阻600之熔斷等的問題。
有鑑於此,提出了防止因檢査時之發熱而導致薄膜電阻600之熔斷等的方法(例如,專利文獻2)。圖12係以示意方式顯示先前之探針卡用多層配線基板6B之主要部位的說明圖。於圖示之多層配線基板6B,在薄膜電阻600之下方隔著第2絕緣膜612形成有底座部602,且在薄膜電阻600之上方隔著第3絕緣膜613形成有散熱部603。此外,底座部602與散熱部603係以連接部604加以連接。
底座部602、散熱部603及連接部604皆由金屬材料構成,與樹脂材料構成之絕緣層611~613相較,線膨脹係數小、熱傳導率高。也就是說,底座部602相當於熱伸縮抑制層601,具有防止因熱應力導致薄膜電阻600劣化的效果。此外,於薄膜電阻600產生之熱,由於能通過底座部602及連接部604,從散熱部603散熱至環境氣氛中,因此可期待能抑制薄膜電阻600之熔斷等。 先行技術文獻
專利文獻1:特開2014-089089號公報 專利文獻2:特開2017-201263號公報
發明欲解決之課題
上述先前之多層配線基板6B,為了連接底座部602與散熱部603,必須設置貫通第2絕緣層612及第3絕緣層613之連接部604,而有構造複雜的問題。
又,由於第3絕緣層613形成得較厚,因此亦有不易形成此種連接部604的問題。絕緣層611~613,越是形成在上方之層、越必須形成在具有大凹凸之面上,而為了確保對該凹凸之覆蓋性(coverage)則必須形成得更厚。尤其是在薄膜電阻600上,以彼此重複之方式形成有一對電極(未圖示)、與規定薄膜電阻600之有效長之絕緣層(未圖示)。因此,第3絕緣層613係形成在具有大凹凸之面上,與第1及第2絕緣層611、612相較必須形成得較厚。由於此種情事,薄膜電阻600之熱,與透過第3絕緣層613傳至散熱部603相較,更易透過第2絕緣層612傳至底座部602,而須將底座部602之熱傳至散熱部603之連接部604。基於相同理由,存在難以形成貫通第2絕緣層612及第3絕緣層613之通孔(via)配線的連接部604的問題。例如,在不產生空洞之情形下,將金屬材料充填至貫通孔内是非常困難的。
也就是說,若欲防止薄膜電阻之劣化,探針卡用多層配線基板之構造將變得複雜,其製造更為困難,而招致製造成本增加、可靠度降低等問題。
本發明有鑑於上述情事,其目的在提供一種能防止薄膜電阻劣化之探針卡用多層配線基板。另一目的在於,以較低費用提供可靠度高之探針卡用多層配線基板。再一目的在於,提供一種具備此種多層配線基板之探針卡。 用以解決課題之手段
本發明第1實施態樣之探針卡用多層配線基板,係設在探針卡之外部端子及探針間之配線路徑上,其上面形成有底絕緣膜,其具備:薄膜電阻,係由形成在該底絕緣膜上之薄膜構成,連接有一對連接電極:以及埋設散熱器,係以隔著該底絕緣膜與該薄膜電阻對向之方式埋設,由熱傳導率較該底絕緣膜高之材料構成;該埋設散熱器延伸至該薄膜電阻之形成區域外,且具有未被該底絕緣膜被覆之散熱部。
藉由此種構成之採用,在薄膜電阻產生之熱會透過底絕緣膜傳至埋設散熱器,進一步透過未被底絕緣膜被覆之埋設散熱器之散熱部釋放至外部。因此,熱不會被封在埋設散熱器,能進行薄膜電阻之散熱,防止薄膜電阻之劣化。
本發明第2實施態樣之探針卡用多層配線基板,除上述構成外,進一步具備形成在與該薄膜電阻對應之區域、以覆蓋該薄膜電阻並使該底絕緣膜之一部分露出之方式形成的覆蓋絕緣膜;該埋設散熱器之該散熱部形成在該覆蓋絕緣膜之形成區域外。
藉由此種構成之採用,覆蓋絕緣膜形成在與薄膜電阻對應之區域,而埋設散熱器之散熱部形成在覆蓋絕緣膜之形成區域外。因此,無需形成貫通覆蓋絕緣膜之貫通孔,可使構造簡單、容易地製造。從而,能在抑制製造成本之同時、提升可靠度。
本發明第3實施態樣之探針卡用多層配線基板,除上述構成外,進一步具備同時堆積在該散熱部與和該散熱部相鄰之該底絕緣膜上之既定區域、由熱傳導率較該底絕緣膜高之材料構成的露出散熱器;該露出散熱器之該既定區域係隔著該散熱部連接在該埋設散熱器。
藉由此種構成之採用,透過具有較散熱部大之表面積之露出散熱器,將埋設散熱器之熱有效率的釋放至外部。又,由於既定區域及散熱部之高低差相當於底絕緣膜之厚度,因此在形成露出散熱器時,可容易地確保既定區域與散熱部間之高低差覆蓋(step coverage)。
本發明第4實施態樣之探針卡用多層配線基板,除上述構成外,該露出散熱器係與該連接電極同時形成。
藉由此種構成之採用,連接電極及露出散熱器係在同一製程中形成,可在不使製程複雜化之情形下,形成露出散熱器。
本發明第5實施態樣之探針卡用多層配線基板,除上述構成外,進一步具備以隔著該覆蓋絕緣膜和薄膜電阻對向之方式形成的保護膜;該露出散熱器與該保護膜同時形成。
藉由此種構成之採用,保護膜及露出散熱器係在同一製程中形成,可在不使製程複雜化之情形下,形成露出散熱器。此外,由於具備保護膜,例如,可抑制覆蓋絕緣膜之熱伸縮,或從雷射光保護薄膜電阻。
本發明第6實施態樣之探針卡用多層配線基板,除上述構成外,該露出散熱器係同時堆積在該散熱部上、該覆蓋絕緣膜上、以及與該散熱部及該覆蓋絕緣膜分別相鄰之該底絕緣膜之該既定區域上,於該覆蓋絕緣膜上具有與該薄膜電阻對向之區域的保護區域;該保護區域通過該既定區域上而連接於該埋設散熱器。
藉由此種構成之採用,可透過具有更大表面積之露出散熱器,將埋設散熱器之熱有效率的釋放至外部。又,在散熱部及既定區域間形成與底絕緣膜之厚度相當之高低差,進一步在既定區域及覆蓋絕緣膜間形成與覆蓋絕緣膜之厚度相當之高低差,因此與形成貫通底絕緣膜及覆蓋絕緣膜之通孔配線的情形相較,能容易地形成露出散熱器。此外,由於露出散熱器具有保護區域,例如,可抑制覆蓋絕緣膜之熱伸縮,或從雷射光保護薄膜電阻。
本發明第7實施態樣之探針卡用多層配線基板,除上述構成外,該一對連接電極係設置在該薄膜電阻之第1方向兩端;該散熱部從該薄膜電阻觀察時,係形成在與該第1方向交叉之第2方向。
本發明第8實施態樣之探針卡用多層配線基板,除上述構成外,2個以上之該薄膜電阻於該第2方向彼此分離排列配置;該埋設散熱器,係以延伸於該第2方向、與該2個以上之薄膜電阻分別對向之方式埋設。
藉由此種構成之採用,就2個以上之薄膜電阻可共用埋設散熱器,無需就各薄膜電阻設置散熱部。因此,能以高密度配置薄膜電阻及連接電極,以窄節距配置探針。
本發明第9實施態樣之探針卡用多層配線基板,除上述構成外,該底絕緣膜係由絕緣性樹脂材料構成。
本發明第10實施態樣之探針卡用多層配線基板,除上述構成外,該露出散熱器係由以鍍敷法形成之金屬材料構成。
本發明第11實施態樣之探針卡,係於該探針卡用多層配線基板上立設該探針而構成。 發明效果
根據本發明,可提供一種能防止薄膜電阻之劣化的探針卡用多層配線基板。又,可以較低費用提供一種可靠度高之探針卡用多層配線基板。再者,可提供一種具備此種多層配線基板之探針卡。
實施形態1 (1)探針卡100 圖1係顯示本發明實施形態1之探針卡100之概略構成之一例的圖,顯示了探針卡100、以及載置於晶圓針測機(wafer prober)之可動載台21而與探針卡100對向配置之半導體晶圓20。
探針卡100,係在對檢査對象物之電氣特性進行檢査時,進行對檢査對象物之電氣連接的檢査裝置。在作為檢査對象物之半導體晶圓20上形成有多數個電極墊22,在探針卡100之下面,以和該電極墊22對應之方式配設有接觸於各電極墊22之多數個探針17。圖示之探針卡100,由主基板12、補強板13、連接基板14、ST(space transformer)基板15、支承構件16、以及2個以上之探針17構成。
主基板12係以能裝拆方式安裝在晶圓針測機之配線基板,係使用例如圓板狀之玻璃環氧基板。主基板12配置成大致水平,其上面之中央部安裝有補強板13。補強板13係用以抑制主基板12變形之補強構件,係使用例如由不鏽鋼構成之金屬塊。在主基板12之上面之外周緣部設有連接測試器(未圖示)之訊號端子的2個以上之外部端子120,其與主基板12之下面之中央部所設之連接端子121連接。
連接基板14配置在主基板12及ST基板15之間,係用以使主基板12之配線及ST基板15之配線導通之基板間的連接手段,例如,具備多數個單針彈簧連接器140。單針彈簧連接器140係於上下方向貫通連接基板14之伸縮自如的柱塞銷(plunger pin),使主基板12之連接端子121與ST基板15之連接端子150導通。
ST基板15係變換電極節距之多層配線基板,配置在主基板12之下面側。ST基板15之上面設有連接端子150,ST基板15之下面設有2個以上之探針用電極墊151。探針用電極墊151係探針17所連接之電極,以和探針17對應之節距配設。又,探針用電極墊151透過ST基板15内之配線電路與以較大節距配設之連接端子150導通,進而透過單針彈簧連接器140及連接端子121,與以更大節距配設之主基板12之外部端子120導通。
ST基板15係由陶瓷基板152及積層構造體153構成。由於陶瓷較玻璃環氧等不易產生變形,因此藉由陶瓷基板152之使用,可抑制ST基板15之變形。又,陶瓷基板152可以是單一陶瓷板,亦可藉由使用貼合2片以上陶瓷板而成之積層板,進一步抑制變形之產生。
積層構造體153,係在陶瓷基板152之下面積層2個以上之絕緣層而形成。各絕緣層,係使用例如以聚醯亞胺為主成分之合成樹脂。在相鄰絕緣層之層間形成有配線圖案,配線圖案彼此透過貫通絕緣層之通孔配線連接,構成使連接端子150與探針用電極墊151導通之配線電路。
支承構件16,係由引導探針17之1或2個以上之導板160、161、與將導板160、161固定在ST基板15之間隔件162構成。在導板160、161形成有用以使探針17挿通之多數個貫通孔(未圖示),以探針17之前端能上下動之方式被支承。
探針17係具有細長形狀之垂直型探針,由導電性材料構成。探針17之上端被配置成與探針用電極墊151接觸。又,探針17之下端,藉由使半導體晶圓20接近探針卡100,而會接觸半導體晶圓20上之電極墊22。
(2)ST基板15 圖2及圖3係顯示圖1之ST基板15之主要部位之一構成例的圖。此等圖中,顯示了使圖1之ST基板15之上下反轉的狀態。因此,關於ST基板15之以下說明中,以圖1中之下方為上方進行說明。又,此等圖中,僅顯示構成ST基板15之積層構造體153之上面側之一部分,而省略了位於下方之積層構造體153之其他部分及陶瓷基板152。此外,第1方向D1及第2方向D2皆係與ST基板15之主面平行之方向且彼此正交。又,第1方向D1及第2方向D2,只要是彼此交叉之方向的話,即使不是正交亦可。
圖2(a)係顯示俯視ST基板15時之各構成要素之配置的平面配置圖,圖2(b)係顯示以圖2(a)中之A-A剖斷線加以剖斷時之剖面的剖面圖(A-A剖面圖)。A-A剖斷線係延伸於第1方向D1、通過薄膜電阻30及一對連接電極33之直線。以下,主要參照圖2(b)進行說明。
相對於絕緣膜40係形成在ST基板15之全面,絕緣膜41~43則形成在對應薄膜電阻30之區域。此等絕緣膜40~43皆係由絕緣性材料構成之層,例如係在塗布以聚醯亞胺為主成分之合成樹脂並加以熱硬化後,利用微影技術進行圖案化來形成。又,絕緣膜40~43亦可使用其他絕緣性材料,此外,亦可使用互異之絕緣性材料。
薄膜電阻30,係在底絕緣膜41上作為薄膜形成之電阻元件,使用具有既定電阻率之導電性金屬材料、例如鎳・鉻(Ni-Cr)合金,與絕緣膜40~43相較,線膨脹係數低、熱傳導率高。薄膜電阻30形成在以第1方向D1為長邊方向之細長區域,在長邊方向之兩端附近形成有一對連接電極33。
埋設散熱器31,係隔著底絕緣膜41與薄膜電阻30對向配置之散熱構件,使用例如銅(Cu)等之金屬材料,與絕緣膜40~43相較,線膨脹係數低、熱傳導率高。埋設散熱器31埋設在構成積層構造體153之下層絕緣膜40。在下層絕緣膜40之上面形成有凹部,埋設散熱器31以從下層絕緣膜40露出上面之狀態形成在該凹部内。
一對配線電極32,係ST基板15内之配線電路之一部分,使用低電阻之導電性金屬材料、例如銅(Cu)。配線電極32係與埋設散熱器31分離埋設在下層絕緣膜40。也就是說,與埋設散熱器31同樣的,配線電極32係在下層絕緣膜40之凹部内以從下層絕緣膜40露出上面之狀態形成,隔著下層絕緣膜40與埋設散熱器31分離。又,配線電極32透過未圖示之配線圖案或通孔配線與連接端子150導通。
一對連接電極33,係將薄膜電阻30之兩端分別連接於一對配線電極32之連接手段,使用低電阻之導電性金屬材料、例如銅(Cu)。連接電極33具有延伸於第1方向D1之形狀,一端側形成在薄膜電阻30上、另一端側形成在配線電極32上,通過底絕緣膜41上及下層絕緣膜40上,使薄膜電阻30及配線電極32導通。
保護膜34,係用以抑制產生於薄膜電阻30之熱應力、或從雷射光保護薄膜電阻30之薄膜,以和薄膜電阻30對向之方式形成在覆蓋絕緣膜43上。保護膜34,係使用熱膨脹係數較覆蓋絕緣膜43低、且具有良好光反射特性之金屬材料、例如金(Au)或鎳(Ni),形成在對應薄膜電阻30之區域,大致覆蓋薄膜電阻30。藉由此種保護膜34之設置,能抑制覆蓋絕緣膜43之熱伸縮,抑制因熱應力造成之薄膜電阻30之劣化。又,為了對探針用電極墊151接合探針17而照射雷射光之情形時,能防止因照射之雷射光使薄膜電阻30損傷。
底絕緣膜41,係緊接在薄膜電阻30之下方及其周邊區域以覆蓋埋設散熱器31之方式形成,使埋設散熱器31對薄膜電阻30及連接電極33絕緣。
分離絕緣膜42,係規定薄膜電阻30之有效長之絕緣膜,形成在薄膜電阻30上。分離絕緣膜42以橫越薄膜電阻30之長邊方向中央附近之方式沿第2方向D2延伸,一對連接電極33被配置成其一端在分離絕緣膜42上,在分離絕緣膜42上彼此分離。因此,分離絕緣膜42之第1方向D1之寬度為薄膜電阻30之有效長,薄膜電阻30之電阻值被分離絕緣膜42之形狀規定。
覆蓋絕緣膜43係覆蓋薄膜電阻30之絕緣膜,形成在與薄膜電阻30對應之區域、例如形成在薄膜電阻30之形成區域及其周邊區域。覆蓋絕緣膜43形成在連接電極33、底絕緣膜41及分離絕緣膜42上,連接電極33之一部分被覆蓋絕緣膜43覆蓋,其他區域從覆蓋絕緣膜43露出,而能作為探針用電極墊151加以利用。薄膜電阻30及分離絕緣膜42被覆蓋絕緣膜43完全覆蓋。
圖3(a)係將與圖2(a)相同之平面配置旋轉90°顯示的平面配置圖,圖3(b)係顯示以圖3(a)之B1-B1剖斷線加以剖斷時之剖面的剖面圖(B1-B1剖面圖)。B1-B1剖斷線係延伸於第2方向D2、通過薄膜電阻30及露出散熱器35之直線。
散熱部50係未被底絕緣膜41被覆之埋設散熱器31之區域。埋設散熱器31,與薄膜電阻30對向、並在薄膜電阻30之形成區域外延伸於第2方向D2,在與薄膜電阻30分離之散熱部50從底絕緣膜41露出。
露出區域51係未被覆蓋絕緣膜43被覆之底絕緣膜41之區域。底絕緣膜41係對應埋設散熱器31而形成,與薄膜電阻30對向、並在薄膜電阻30之形成區域外延伸於第2方向D2而在與薄膜電阻30分離之露出區域51從覆蓋絕緣膜43露出。
也就是說,底絕緣膜41係以和覆蓋絕緣膜43之緣部交叉之方式延伸於第2方向D2,在覆蓋絕緣膜43之形成區域外側形成露出區域51。又,埋設散熱器31進一步以亦與底絕緣膜41之緣部交叉之方式延伸於第2方向D2,於底絕緣膜41之形成區域外側形成散熱部50。因此,散熱部50與覆蓋絕緣膜43分離而形成,露出區域51成為與覆蓋絕緣膜43及散熱部50分別相鄰之區域。在散熱部50及露出區域51之交界形成有高低差,其高度相當於底絕緣膜41之厚度。此外,散熱部50在露出區域51之相反側與下層絕緣膜40之上面相鄰,其交界形成為較與露出區域51之高低差小的高低差,或不形成高低差而是平坦的。
露出散熱器35係連接於埋設散熱器31之散熱構件,可使用具有較絕緣膜40~43高之熱傳導率之材料、例如銅(Cu)、金(Au)、鎳(Ni)等之金屬材料。露出散熱器35形成在散熱部50上、且亦形成在與散熱部50相鄰之露出區域51上及下層絕緣膜40上。也就是說,露出散熱器35形成在包含散熱部50、較散熱部50大之區域。因此,可確保表面積較散熱部50大之散熱面,與不設置露出散熱器35之情形相較,可確保較高的散熱效率。又,在散熱部50之外緣,由於未形成高低差、或僅形成小的高低差,因此可在確保高低差覆蓋之同時、容易地形成具有較散熱部50大之面積之露出散熱器35。藉由將散熱部50設置在覆蓋絕緣膜43之形成區域外,可與作為熱源之薄膜電阻30充分的分離配置,因此能提升散熱效率。進而,由於露出散熱器35可與連接電極33或保護膜34同時形成,因此能在不使製程複雜化的情形下形成。
(3)製造方法 圖4~圖6係以示意方式顯示圖1之ST基板15之製造方法之一例的圖。圖中之(a1)~(a11)係顯示製程中圖2(a)之A-A剖斷線之剖面的圖,圖中之(b1)~(b11)則係顯示製程中之圖3(a)之B1-B1剖斷線之剖面的圖,皆為以時間序列顯示製程中之狀態。
(a1)及(b1)中顯示在下層絕緣膜40之上面形成了凹部31h、32h之狀態。凹部31h、32h係在下層絕緣膜40之形成後利用微影技術形成。凹部31h係對應埋設散熱器31之槽部,凹部32h係對應配線電極32之槽部,形成為彼此分離之槽部。
(a2)及(b2)中顯示在下層絕緣膜40上堆積配線材料、例如銅(Cu)後,將表面加以研磨而成平坦之狀態。在凹部31h及32h内埋入配線材料301,同時形成埋設散熱器31及配線電極32。埋設散熱器31及配線電極32之上面與下層絕緣膜40之上面一致,從下層絕緣膜40露出。
(a3)及(b3)中顯示形成了底絕緣膜41之狀態。底絕緣膜41,係在基板全面形成後利用微影技術進行圖案化。底絕緣膜41,在與薄膜電阻30及連接電極33對應之區域係以覆蓋埋設散熱器31之方式形成,另一方面,在與薄膜電阻30於第2方向D2分離之散熱部50上則未形成,而使埋設散熱器31露出。
(a4)及(b4)中顯示,形成了電阻用薄膜302及光阻501之狀態,(a5)及(b5)中顯示形成了薄膜電阻30之狀態。薄膜電阻30係使用光阻501對電阻用薄膜302進行圖案化而得。電阻用薄膜302係形成在基板全面之薄膜,係使例如鎳・鉻(Ni-Cr)合金堆積而形成。又,係以在薄膜電阻30上形成光阻501,使薄膜電阻30之形成區域外開口之方式進行圖案化。之後,進行蝕刻處理以除去露出之電阻用薄膜302,並進一步除去光阻501,而在底絕緣膜41上形成薄膜電阻30。
(a6)及(b6)中顯示形成了分離絕緣膜42之狀態。分離絕緣膜42係在基板全面形成後,利用微影技術進行圖案化。分離絕緣膜42以橫越薄膜電阻30之方式延伸於第2方向D2、並以殘留薄膜電阻30之第1方向D1兩端之方式形成。
(a7)及(b7)中顯示形成了種晶膜511及光阻502之狀態。種晶膜511係為了以鍍敷法形成連接電極33及露出散熱器35之底膜,例如以濺鍍法在基板全面形成鈦(Ti)與銅(Cu)之薄膜。在種晶膜511上形成有光阻502,以使連接電極33及露出散熱器35之形成區域開口之方式圖案化。
(a8)及(b8)中顯示形成了連接電極33及露出散熱器35之狀態。連接電極33及露出散熱器35,係在光阻502之開口内堆積例如銅(Cu)後,藉由除去光阻502及種晶膜511來形成。也就是說,露出散熱器35係與連接電極33在同一製程中同時形成,可在不增加製程數之情形下,形成露出散熱器35。
(a9)及(b9)中顯示形成了覆蓋絕緣膜43之狀態。覆蓋絕緣膜43係在形成於基板全面後,利用微影技術加以圖案化。覆蓋絕緣膜43以覆蓋薄膜電阻30之方式形成。
(a10)及(b10)中顯示形成了種晶膜512及光阻503之狀態。種晶膜512係為了以鍍敷法形成保護膜34之底膜,例如以濺鍍法形成鈦(Ti)與銅(Cu)之薄膜。在種晶膜512上形成有光阻503,以使保護膜34之形成區域開口之方式圖案化。
(a11)及(b11)中顯示形成了保護膜34之狀態。保護膜34係在光阻503之開口内堆積例如金(Au)、鎳(Ni)等後,藉由除去光阻503及種晶膜512來形成。
底絕緣膜41,為了形成在經平坦化之下層絕緣膜40上,係形成為比較薄之層、例如形成為厚度5μm之層。另一方面,分離絕緣膜42形成為例如厚度10~15μm,連接電極33形成為例如厚度10μm。而且,連接電極33係與底絕緣膜41、薄膜電阻30、分離絕緣膜42重複形成,因此在連接電極33形成後之基板上面會形成大的凹凸。因此,其上形成之覆蓋絕緣膜43,為了確保覆蓋性,係形成為較厚之層,例如厚度為20μm以上。因此,若如先前技術般欲在覆蓋絕緣膜43形成貫通孔的話,製造成本將會增大、或可靠度降低。相對於此,藉由將埋設散熱器31拉出至覆蓋絕緣膜43之形成區域外,設置未被底絕緣膜41被覆之散熱部50,即能簡化製程。
又,此處,雖係針對露出散熱器35與連接電極33同時形成之例做了說明,但亦可使露出散熱器35與保護膜34在同一製程中同時形成。
(4)變形例 圖7係顯示圖1之ST基板15之主要部位之其他構成例的圖。圖7(a)係顯示在俯視ST基板15時之各構成要素之配置的平面配置圖,圖7(b)係顯示在以圖7(a)中之B2-B2剖斷線加以切斷時之剖面的剖面圖(B2-B2剖面圖)。B2-B2剖斷線係通過薄膜電阻30延伸於第2方向D2之直線。又,由於A-A剖面與圖2(b)相同,故省略重複之說明。
與圖3所示之ST基板15相較,其相異點在於:不具備露出散熱器35、埋設散熱器31之散熱部50曝露在環境氣氛中、不透過露出散熱器35而將埋設散熱器31之熱直接從散熱部50排至環境氣氛中。
實施形態2 實施形態1,係針對露出散熱器35及保護膜34是彼此分離形成之ST基板15做了說明。相對於此,本實施形態,將針對露出散熱器35之一部分是具有保護膜34之功能的ST基板15進行說明。
圖8係顯示本發明實施形態2之ST基板15之主要部位之一構成例的圖。圖8(a)係顯示俯視ST基板15時之各構成要素之配置的平面配置圖,圖8(b)係顯示以圖8(a)中之B3-B3剖斷線切斷時之剖面的剖面圖(B3-B3剖面圖)。B3-B3剖斷線係通過薄膜電阻30延伸於第2方向D2之直線。又,由於A-A剖面與圖2(b)相同,故省略重複之說明。
與圖3(實施形態1)所示之ST基板15相較,其相異點在於:露出散熱器35延伸至保護膜34之區域而具有與薄膜電阻30對向之保護區域52、該保護區域52從熱應力或雷射光保護薄膜電阻30。也就是說,相異點在於:具備將保護膜34一體化之露出散熱器35,具有較圖3之ST基板15更大之表面積。
露出散熱器35,具有作為薄膜電阻30之散熱手段之功能,並具有作為薄膜電阻30之保護手段之功能。因此,具有較絕緣膜40~43低之熱膨脹係數及高熱傳導率,且使用具有良好光反射特性之金屬材料、例如金(Au)或鎳(Ni),以和保護膜34相同之製程形成。
露出散熱器35,形成在散熱部50上、露出區域51上及下層絕緣膜40上,且亦形成在覆蓋絕緣膜43上,具有隔著覆蓋絕緣膜43與薄膜電阻30對向之保護區域52。保護區域52以大致覆蓋薄膜電阻30之方式形成,藉由抑制覆蓋絕緣膜43之熱伸縮以從熱應力保護薄膜電阻30,或者,從為了對探針用電極墊151接合探針17而照射之雷射光保護薄膜電阻30。
露出散熱器35包含散熱部50,形成在較散熱部50大之區域。特別是藉由延伸至覆蓋絕緣膜43上,與圖3(實施形態1)所示之露出散熱器35相較,能形成在更大之區域。因此,能確保具有大表面積之散熱面,確保更高的散熱效率。
又,露出區域51,與散熱部50及覆蓋絕緣膜43分別相鄰。因此,在散熱部50及露出區域51之交界形成有高低差,其高度相當於底絕緣膜41之厚度,在露出區域51及覆蓋絕緣膜43之交界亦形成有高低差,其高度相當於覆蓋絕緣膜43之厚度。因此,與必須形成貫通相當於圖12之第2絕緣膜612及第3絕緣膜613之底絕緣膜41及覆蓋絕緣膜43的通孔配線之先前技術相較,能在確保高低差覆蓋之同時、容易地形成具有大面積之露出散熱器35。再者,由於取代保護膜34而具備具有保護區域52之露出散熱器,因此與具有保護膜34之ST基板15相較,可在不使製程複雜化之情形下製造。
實施形態3 上述實施形態,係以就各薄膜電阻30分別設置埋設散熱器31、散熱部50及露出散熱器35之情形為例做了說明。相對於此,本實施形態中,將針對2個以上之薄膜電阻30a~30c共用埋設散熱器31、散熱部50及露出散熱器35之情形進行說明。
圖9係顯示本發明實施形態3之ST基板15之主要部位之一構成例的圖。圖9(a)係顯示俯視ST基板15時之各構成要素之配置的平面配置圖,圖9(b)係顯示以圖9(a)中之B4-B4剖斷線切斷時之剖面的剖面圖(B4-B4剖面圖)。B4-B4剖斷線係通過薄膜電阻30延伸於第2方向D2之直線。又,由於A-A剖面與圖2(b)相同,故省略重複之說明。
與圖8(實施形態2)所示之ST基板15相較,其相異點在於:對2個以上之薄膜電阻30a~30c,設有共用之埋設散熱器31、散熱部50及露出散熱器35。
2個以上之薄膜電阻30a~30c,係以等間隔排列配置於第2方向D2。在2個以上之薄膜電阻30a~30c,設有各個對應之一對配線電極32a~32c及一對連接電極33a~33c,另一方面,設有共用之絕緣膜41~43、埋設散熱器31、露出散熱器35及散熱部50。
也就是說,2個以上薄膜電阻30a~30c係形成在共用之底絕緣膜41上,隔著該底絕緣膜41與共用之埋設散熱器31對向。又,在2個以上之薄膜電阻30上,形成有共用之分離絕緣膜42,並進而形成有共用之覆蓋絕緣膜43。又,共用之散熱部50及露出區域51形成在一端側之薄膜電阻30a之外側,隔著該散熱部50,共用之露出散熱器35連接於埋設散熱器31。該露出散熱器35與2個以上之薄膜電阻30a~30c分別對向。
藉由對2個以上之薄膜電阻30a~30c共用埋設散熱器31,亦能共用散熱部50。因此,無需就各薄膜電阻30設置散熱部50,而能以高密度配置薄膜電阻30及連接電極33,以窄節距配置探針用電極墊151。
實施形態4 上述實施形態,係針對在薄膜電阻30一方之側方形成散熱部50及露出散熱器35之例做了說明。相對於此,本實施形態,將針對在薄膜電阻30之兩側分別形成散熱部50及露出散熱器35之情形進行說明。
圖10係顯示本發明實施形態4之ST基板15之主要部位之一構成例的圖。圖10(a)係顯示俯視ST基板15時之各構成要素之配置的平面配置圖,圖10(b)係以圖10(a)中之B5-B5剖斷線切斷時之剖面的剖面圖(B5-B5剖面圖)。B5-B5剖斷線係通過薄膜電阻30延伸於第2方向D2之直線。又,由於A-A剖面與圖2(b)相同,故省略重複之說明。
埋設散熱器31從薄膜電阻30往第2方向D2之兩方向延伸,在薄膜電阻30之兩側配置有一對散熱部50及一對露出散熱器35。露出散熱器35透過對應之散熱部50連接於共用之埋設散熱器31。因此,可使用2個露出散熱器35進行薄膜電阻30之散熱,更為增加與環境氣氛接觸之散熱面之面積,進一步提升散熱效率。
又,針對圖7(實施形態1)、圖8(實施形態2)及圖9(實施形態3)所示之ST基板15,亦能與本實施形態之情形同樣的,在薄膜電阻30之兩側形成一對散熱部50。
12:主基板 120:外部端子 121:連接端子 13:補強板 14:連接基板 140:單針彈簧連接器 15:ST基板 150:連接端子 151:探針用電極墊 152:陶瓷基板 153:積層構造體 16:支承構件 17:探針 20:半導體晶圓 21:可動載台 22:電極墊 30、30a~30c:薄膜電阻 31:埋設散熱器 32、32a~32c:配線電極 33、33a~33c:連接電極 34:保護膜 35:露出散熱器 40:下層絕緣膜 41:底絕緣膜 42:分離絕緣膜 43:覆蓋絕緣膜 50:散熱部 51:露出區域 52:保護區域 100:探針卡
[圖1]係顯示本發明實施形態1之探針卡100之概略構成之一例的圖。 [圖2]係顯示圖1之ST基板15之主要部位之一構成例的圖。 [圖3]係顯示圖1之ST基板15之主要部位之一構成例的圖。 [圖4]係以示意方式顯示圖1之ST基板15之製造方法之一例的圖。 [圖5]係以示意方式顯示圖1之ST基板15之製造方法之一例的圖。 [圖6]係以示意方式顯示圖1之ST基板15之製造方法之一例的圖。 [圖7]係顯示圖1之ST基板15之主要部位之其他構成例的圖。 [圖8]係顯示本發明實施形態2之ST基板15之主要部位之一構成例的圖。 [圖9]係顯示本發明實施形態3之ST基板15之主要部位之一構成例的圖。 [圖10]係顯示本發明實施形態4之ST基板15之主要部位之一構成例的圖。 [圖11]係以示意方式顯示先前之探針卡用多層配線基板6A之主要部位的說明圖。 [圖12]係以示意方式顯示先前之探針卡用多層配線基板6B之主要部位的說明圖。
151:探針用電極墊
153:積層構造體
30:薄膜電阻
31:埋設散熱器
32:配線電極
33:連接電極
34:保護膜
35:露出散熱器
40:下層絕緣膜
41:底絕緣膜
42:分離絕緣膜
43:覆蓋絕緣膜
50:散熱部
51:露出區域

Claims (11)

  1. 一種探針卡用多層配線基板,係設在探針卡之外部端子及探針間之配線路徑上,其上面形成有底絕緣膜,其具備: 薄膜電阻,係由形成在該底絕緣膜上之薄膜構成,連接有一對連接電極:以及 埋設散熱器,係以隔著該底絕緣膜與該薄膜電阻對向之方式埋設,由熱傳導率較該底絕緣膜高之材料構成; 該埋設散熱器延伸至該薄膜電阻之形成區域外,且具有未被該底絕緣膜被覆之散熱部。
  2. 如請求項1所述之探針卡用多層配線基板,其進一步具備形成在與該薄膜電阻對應之區域、以覆蓋該薄膜電阻並使該底絕緣膜之一部分露出之方式形成的覆蓋絕緣膜; 該埋設散熱器之該散熱部形成在該覆蓋絕緣膜之形成區域外。
  3. 如請求項2所述之探針卡用多層配線基板,其進一步具備同時堆積在該散熱部與和該散熱部相鄰之該底絕緣膜上之既定區域、由熱傳導率較該底絕緣膜高之材料構成的露出散熱器; 該露出散熱器之該既定區域係隔著該散熱部連接在該埋設散熱器。
  4. 如請求項3所述之探針卡用多層配線基板,其中,該露出散熱器與該連接電極同時形成。
  5. 如請求項3所述之探針卡用多層配線基板,其進一步具備以隔著該覆蓋絕緣膜和該薄膜電阻對向之方式形成的保護膜; 該露出散熱器與該保護膜同時形成。
  6. 如請求項3所述之探針卡用多層配線基板,其中,該露出散熱器係同時堆積在該散熱部上、該覆蓋絕緣膜上、以及與該散熱部及該覆蓋絕緣膜分別相鄰之該底絕緣膜之該既定區域上,於該覆蓋絕緣膜上具有與該薄膜電阻對向之區域的保護區域; 該保護區域通過該既定區域上而連接於該埋設散熱器。
  7. 如請求項1至6中任一項所述之探針卡用多層配線基板,其中,該一對連接電極係設置在該薄膜電阻之第1方向兩端; 該散熱部從該薄膜電阻觀察時,係形成在與該第1方向交叉之第2方向。
  8. 如請求項7所述之探針卡用多層配線基板,其中,2個以上之該薄膜電阻於該第2方向彼此分離排列配置; 該埋設散熱器,係以延伸於該第2方向、與該2個以上之薄膜電阻分別對向之方式埋設。
  9. 如請求項1至6中任一項所述之探針卡用多層配線基板,其中,該底絕緣膜係由絕緣性樹脂材料構成。
  10. 如請求項3至6中任一項所述之探針卡用多層配線基板,其中,該露出散熱器係由以鍍敷法形成之金屬材料構成。
  11. 一種探針卡,係在如請求項1至10中任一項所述之探針卡用多層配線基板上配設該探針。
TW110134209A 2020-11-17 2021-09-14 探針卡用多層配線基板及探針卡 TW202221333A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2020/042859 WO2022107225A1 (ja) 2020-11-17 2020-11-17 プローブカード用多層配線基板及びプローブカード
WOPCT/JP2020/042859 2020-11-17

Publications (1)

Publication Number Publication Date
TW202221333A true TW202221333A (zh) 2022-06-01

Family

ID=81753160

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110134209A TW202221333A (zh) 2020-11-17 2021-09-14 探針卡用多層配線基板及探針卡

Country Status (6)

Country Link
US (1) US20230408547A1 (zh)
JP (1) JP7458505B2 (zh)
KR (1) KR20230098774A (zh)
CN (1) CN115989417A (zh)
TW (1) TW202221333A (zh)
WO (1) WO2022107225A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2977124B2 (ja) * 1995-10-13 1999-11-10 株式会社メイコー 回路基板とその製造方法、その回路基板を用いたバンプ式コンタクトヘッド
JP6092572B2 (ja) 2012-10-30 2017-03-08 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
JP6652443B2 (ja) 2016-05-06 2020-02-26 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード

Also Published As

Publication number Publication date
CN115989417A (zh) 2023-04-18
US20230408547A1 (en) 2023-12-21
KR20230098774A (ko) 2023-07-04
JP7458505B2 (ja) 2024-03-29
JPWO2022107225A1 (zh) 2022-05-27
WO2022107225A1 (ja) 2022-05-27

Similar Documents

Publication Publication Date Title
US9271393B2 (en) Multilayer wiring base plate and probe card using the same
CN109073680B (zh) 多层布线基板和使用该多层布线基板的探针卡
KR20150050404A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2018107370A (ja) 半導体装置
US8426948B2 (en) Laminated semiconductor wafer, laminated chip package and method of manufacturing the same
US20080315901A1 (en) Multilayer wiring board and method for manufacturing the same and probe apparatus
JP4006081B2 (ja) 半導体装置の製造方法
US6127634A (en) Wiring board with an insulating layer to prevent gap formation during etching
JP2010186916A (ja) 半導体装置の製造方法
JP7458505B2 (ja) プローブカード用多層配線基板及びプローブカード
JP5880878B2 (ja) プリント基板、電子制御装置、及びプリント基板の検査方法
JP7386139B2 (ja) 配線基板
JP3971627B2 (ja) 中間層回路の特性評価方法
JP2013153130A (ja) チップ抵抗器
JP4492976B2 (ja) 半導体装置
JP7386138B2 (ja) 配線基板
JP2007232615A (ja) 過大電流検出素子
JP6615240B2 (ja) チップ抵抗器
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JP2022029980A (ja) 配線基板
JP2023049739A (ja) 積層デバイスの製造方法、および、積層デバイス
JP2008128682A (ja) プローブカード及びその製造方法