TW202215559A - 經由脈衝雷射選擇性地接合發光裝置 - Google Patents

經由脈衝雷射選擇性地接合發光裝置 Download PDF

Info

Publication number
TW202215559A
TW202215559A TW110148756A TW110148756A TW202215559A TW 202215559 A TW202215559 A TW 202215559A TW 110148756 A TW110148756 A TW 110148756A TW 110148756 A TW110148756 A TW 110148756A TW 202215559 A TW202215559 A TW 202215559A
Authority
TW
Taiwan
Prior art keywords
led
contact
photon
target substrate
semiconductor device
Prior art date
Application number
TW110148756A
Other languages
English (en)
Inventor
丹尼爾 布羅多卡努
奧斯卡 阿巴德
振邦 吳
正松 蔡
莎莉 法倫斯
普雅 沙凱蒂
Original Assignee
美商菲絲博克科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商菲絲博克科技有限公司 filed Critical 美商菲絲博克科技有限公司
Publication of TW202215559A publication Critical patent/TW202215559A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B2027/0178—Eyeglass type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27422—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75263—Laser in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75611—Feeding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector
    • H01L2224/83031—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H01L2224/83092—Atmospheric pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859—Localised curing of parts of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

本發明關於採用一脈衝光子（或EM能量）源將一半導體裝置之電觸點電耦接、接合及/或貼附至其他半導體裝置之電觸點的增強系統及方法，該脈衝光子（或EM能量）源諸如但不限於一雷射。全部或部分的LED列電耦接、接合及/或貼附至一顯示裝置之一背板。所述LED可為μLED。該脈衝光子源用以藉由掃描光子脈衝照射所述LED。EM輻射由該LED之表面、主體、基板、所述電觸點及/或該背板之電觸點吸收以產生熱能，該熱能誘發所述LED之電觸點與背板之電觸點之間的接合。所述光子脈衝之時間輪廓及空間輪廓以及該光子源之一脈衝頻率及一掃描頻率經選擇以控制不利的熱效應。

Description

經由脈衝雷射選擇性地接合發光裝置
本發明關於電子顯示裝置之製造及裝配，特別是關於經由脈衝雷射選擇性地接合發光裝置。 相關申請案
本申請案主張2019年6月11日申請且名稱為「SELECTIVELY BONDING LIGHT-EMITTING DEVICES VIA A PULSED LASER」之美國臨時專利申請案62/860,219的優先權，該美國臨時專利申請案之全部內容併入本文中。本申請案亦主張2019年6月14日申請且名稱為「SELECTIVELY BONDING LIGHT-EMITTING DEVICES VIA A PULSED LASER」之美國臨時專利申請案62/861,949的優先權，該美國臨時專利申請案之全部內容併入本文中。本申請案進一步主張2019年6月14日申請且題名稱為「LED Bonding with Underfill」之美國臨時專利申請案62/861,938的優先權，該美國臨時專利申請案之全部內容併入本文中。本申請案另外主張2019年7月2日申請且名稱為「DIELECTRIC-DIELECTRIC AND METALLIZATION BONDING VIA PLASMA ACTIVATION AND LASER-INDUCED HEATING」之美國臨時專利申請案62/869,905的優先權，該美國臨時專利申請案之全部內容併入本文中。本申請案亦主張2019年7月2日申請且名稱為「BONDING FOR DEFORMABLE ELECTRICAL CONTACTS」之美國臨時專利申請案62/869,908的優先權，該美國臨時專利申請案之全部內容併入本文中。本申請案亦主張2020年1月21日申請之美國非臨時專利申請案第16/748,692號的優先權，該美國非臨時專利申請案之全部內容併入本文中。
電子顯示器為許多計算裝置（諸如智慧型電話、平板電腦、智慧型手錶、膝上型電腦、桌上型電腦、電視（television；TV）及頭戴式裝置（例如，虛擬實境（virtual reality；VR）裝置、擴增實境（augmented reality；AR）裝置及/或混合實境（mixed-reality；MR）裝置）之核心組件。現代顯示裝置可包括數百萬或甚至數千萬像素之二維（two-dimensional；2D）陣列。像素之2D陣列可配置於像素之列及行中。舉例而言，4K TV可包括4096列及2160行像素（亦即，4096×2160顯示器），共計接近九百萬個像素。
每一像素可包括一或多個發光裝置、子裝置或組件，諸如發光二極體（light-emitting diode；LED）。LED可為無機LED（inorganic LED；ILED）或有機LED（organic LED；OLED）。每一像素可包括多個LED。舉例而言，RGB像素可包括三個單獨LED：紅色（red；R）LED、綠色（green；G）LED及藍色（blue；B）LED。因此，現代顯示器可包括遠遠超過一千萬個個別LED。LED可以列及行配置於一或多個背板或印刷電路板（printed circuit board；PCB）上。當裝配顯示器時，典型地需要將LED中之每一者電耦接、接合或貼附至背板。將數百萬個LED接合至一或多個背板之習知方法可能會引起不利的熱效應，所述不利的熱效應增加了裝配顯示器之成本及時間，且降低了製造製程中之良率。
本發明之具體實例關於選擇性地將發光裝置及/或組件（諸如但不限於發光二極體（light-emitting diode；LED）及/或微型LED（micro LED；μLED））接合至目標基板（例如，顯示裝置之背板）。μLED可包括小於100微米（micron；μm）之特徵尺寸。在至少一個具體實例中，特徵尺寸可小於1 μm（亦即，特徵尺寸可為亞微米）。像素之特徵尺寸可指像素之實體尺寸及/或像素之電觸點及/或接觸墊之尺寸。一個非限制性具體實例包括一種用於將第一半導體裝置（例如，LED及/或μLED）電耦接至目標基板（例如，顯示裝置之背板）的方法。該方法包括將第一半導體裝置定位成接近於目標基板且傳遞具有時間輪廓及/或空間輪廓的光子脈衝以照射第一半導體裝置。將第一半導體裝置定位成接近於目標基板可包括使第一半導體裝置之電觸點與目標基板之電觸點在空間上對準。調變光子脈衝之時間輪廓及/或空間輪廓中之至少一者以控制與由被傳遞的光子脈衝所誘發之熱能相關聯的熱效應。熱能可將第一半導體裝置之電觸點接合至目標基板之電觸點。
可採用取放頭（pick and place head；PPH）之拾取頭（例如，拾取頭）自載體基板拾取第一半導體裝置。拾取頭可將第一半導體裝置定位成接近於目標基板。在一些具體實例中，且在定位第一半導體裝置後，PPH可用以將第一半導體裝置向下按壓至目標基板，且不會顯著影響所有電觸點之定位。此施加力可確保所有電觸點彼此接觸或至少具有小於10 nm之間隙。在一些具體實例中，無法達成間隙。施加力可取決於第一裝置及/或目標基板之尺寸，以及第一裝置/目標基板之電性質及材料/機械性質，使得可避免機械損壞及/或變形。光子脈衝可接著傳遞穿透拾取頭以照射第一半導體裝置。拾取頭可充當光學路徑且使得光子脈衝能夠穿過該光學路徑以便到達第一裝置。拾取頭可自光子脈衝吸收最小能量或不吸收能量。在一些具體實例中，拾取頭可能不會歸因於脈衝光子之能量而受損或丟失功能性。
可傳遞具有額外時間輪廓及/或空間輪廓的額外光子脈衝。可調變額外時間輪廓及/或空間輪廓以控制與由額外光子脈衝誘發之額外熱能相關聯的熱效應。在一些具體實例中，額外光子脈衝之額外時間輪廓及/或空間輪廓相似於光子脈衝之時間輪廓及/或空間輪廓。在其他具體實例中，額外光子脈衝之額外時間輪廓及/或空間輪廓不同於光子脈衝之時間輪廓及/或空間輪廓。額外熱能將第二半導體裝置之電觸點接合至目標基板之第二電觸點。第一半導體裝置之電觸點可與第二半導體裝置之電觸點線性地定位在一起，從而形成半導體裝置之線性陣列。可藉由在經線性地定位之第一半導體裝置及第二半導體裝置上掃描光子脈衝源來傳遞光子脈衝及額外光子脈衝，以將第一半導體裝置及第二半導體裝置電耦接至目標基板。在一些具體實例中，複數個光子源可包括於複數個PPH中。晶粒接合機之眾多模型可具有多個PPH以增加產出率。此類複數個PPH可利用相同或不同的光子脈衝能量及光子波長。
在各種具體實例中，藉由調變光子脈衝之時間輪廓及/或空間輪廓，由光子脈衝誘發之熱能在第一半導體裝置之電觸點及/或目標基板之電觸點處在空間上局部化（localized），且由光子脈衝誘發之熱能實質上不影響第二半導體裝置之電觸點或目標基板之第二電觸點。同樣，藉由調變額外光子脈衝之額外時間輪廓及/或空間輪廓，由額外光子脈衝誘發之熱能在第二半導體裝置之電觸點及/或目標基板之第二電觸點處在空間上局部化，且由額外光子脈衝誘發之熱能實質上不影響第一半導體裝置之電觸點或目標基板之電觸點。
在至少一個具體實例中，該方法包括藉由包括第一光子脈衝之複數個光子脈衝輻射第一半導體裝置。調變複數個光子脈衝中之連續光子脈衝之間的時間段以控制與由複數個光子脈衝中之每一者提供之熱能相關聯的熱效應。在一些具體實例中，時間輪廓可基於與第一半導體裝置相關聯之熱擴散率及/或幾何條件。可調變時間輪廓以使熱效應在第一半導體裝置處局部化。
除了經由光子束（例如，連續光子束或光子脈衝）形成電接合件之外，一些具體實例亦關於經由一或多個額外光子束使第一半導體裝置與目標基板之間的電接合件退火。經由光子束使電接合件退火可加強電接合件之機械完整性，且增強接合件之電氣效能及/或特性（例如，減少電阻、增強阻抗匹配及其類似者）。相似地，如上文所論述，且為了控制不利的熱效應，可根據第一半導體裝置及目標基板之材料、幾何條件（例如，特徵尺寸及接觸間距）及熱性質的需要而選擇及/或調變退火光子脈衝之時間輪廓及/或空間輪廓。在一些具體實例中，可主動地冷卻目標基板，而在其他具體實例中，可主動地加熱目標基板。
額外具體實例關於經由底部填充物（underfill；UF）材料使電接合件機械地穩定。應注意，如通篇所使用，UF材料可包括傳統底部填充物材料以及介電質聚合物，諸如但不限於苯環丁烯（benzocyclobutene；BCB）、高導電性聚合物及其類似物。在一些具體實例中，可在電接合件之形成及/或退火之後經由針對未經固化（或經部分固化）之UF材料的毛細流動製程施加UF材料。如通篇所使用，除了未經固化之UF材料之外，術語「未經固化之UF材料」亦可用以指經部分固化之UF材料。可採用（脈衝或連續）光子束來固化UF材料。在其他具體實例中，可在將第一半導體裝置定位成接近於目標基板之前將未經固化之UF材料施加至第一半導體裝置或目標基板中之至少一者。亦即，可在採用光子束將第一半導體裝置電耦接至目標基板之前將UF材料安置於第一半導體裝置與目標基板之「夾層」中間。可採用一或多個固化製程（例如，熱、室溫、脈衝及/或掃描光子束及其類似者）以使包夾之UF材料固化。在預先施加之UF材料之具體實例中，可在對準第一半導體裝置及目標基板之電觸點之前將未經固化之UF材料施加至第一半導體裝置、目標基板或其組合，以形成第一半導體裝置與目標基板之「夾層」。因此，未經固化之UF材料可處於「夾層」之一或多個內表面之間及/或安置於「夾層」之一或多個內表面中間。UF材料可相似於在「覆晶」式半導體封裝中所採用之UF材料。
在固化後，UF材料提供相似於與「覆晶」式封裝半導體裝置相關聯之習知地施加及固化之UF材料的許多益處。舉例而言，經固化UF材料可再分佈與第一半導體裝置與目標基板之間的CTE失配相關聯之任何熱機械應力。此外，如內部所論述，在電接合及/或退火期間，UF材料之存在可增強未耦接電觸點之對之間的對準之機械穩定性。經固化UF材料可將第一半導體裝置機械地耦接至目標基板，且因此可使第一半導體裝置與目標基板之間的任何對準及/或電耦接機械地穩定。
更特定言之，且在一些具體實例中，可在電接合件之電接合及/或退火之後施加未經固化之UF材料。UF材料可經由毛細作用（例如，毛細流動）施加且經由一或多個（連續或脈衝）光子束所誘發之熱能固化。可掃描光子束。此外，可調變光子束之空間輪廓及/或時間輪廓以控制不利的熱效應。經固化UF材料可使第一半導體裝置及目標基板之電觸點之間的電接合件機械地穩定。
又其他具體實例關於封裝經機械耦接及/或電耦接之第一半導體裝置及目標基板（例如，第一半導體裝置及目標基板「整合裝置」）。舉例而言，經由各種具體實例，整合裝置可電耦接至具有輸入/輸出（input/output；I/O）接腳之電路板及/或封裝板。更特定言之，可採用連續或脈衝光子束將第一半導體裝置及/或目標基板之額外電觸點（例如，I/O接腳）電耦接至另一裝置（例如，印刷電路板或封裝材料）。亦即，電路板可經由脈衝光子束用半導體裝置填充。亦可選擇光子脈衝之時間輪廓及/或空間輪廓以進一步控制熱效應。
又其他具體實例關於採用多個光子束或脈衝來形成電接合件及/或使電接合件退火，以及固化UF材料。舉例而言，一個光子脈衝可照射第一半導體裝置，且另一光子脈衝可照射目標基板。光子脈衝可為相對及/或同軸光子脈衝。在一些具體實例中，相對光子束可經脈衝及/或掃描。相對光子束之脈衝及/或掃描頻率可彼此相似或不相似。兩個光子束之脈衝可實質上同相（使得第一半導體裝置及目標基板同時被照射）。在一些具體實例中，兩個同軸光束不必同步地（亦即，以相同重複率/脈衝頻率）脈衝。取決於背板及晶片之物理性質（例如厚度、材料類型），可在不同脈衝頻率下達成最佳局部化加熱。在其他具體實例中，可在兩個光子束之脈衝中插入靜態或動態判定之相位差。同樣，對於一些具體實例，兩個光子束之掃描可為同相的，而在其他具體實例中，在兩個光束之掃描中存在相位差。
如上文所提及，一些具體實例關於預先施加UF材料。在此等具體實例中，可在形成「夾層」之前施加UF材料，該夾層形成第一半導體裝置及目標基板之對應電觸點對之間的對準。亦即，未經固化之UF材料可沈積於第一半導體裝置、目標基板或其組合上。未經固化之UF材料可經由一或多個光子束固化，該一或多個光子束亦用於電接合第一半導體裝置及目標基板之電觸點。在其他具體實例中，可採用其他固化製程。
在一些具體實例中，可經由電漿蝕刻移除預先施加且未經固化之UF材料之過量部分。可採用連續光子束或脈衝光子束來形成電接合件及/或使電接合件退火，以及固化UF材料。在另一具體實例中，可採用雙階段固化製程。兩個階段可包括預固化階段及固化階段。在此類具體實例中，預先施加之UF材料可經由熱固化製程（例如，藉由紫外線（ultraviolet；UV）或紅外線（infrared；IR）光子束）及/或經由光化學製程（例如，UF材料可包括光化學引發劑）在UV照射後預固化。在預固化之後，可經由雷射剝蝕及/或雷射磨蝕製程移除經預固化UF材料之過量部分。電觸點之電接合可經由連續或脈衝光子束形成。在一些具體實例中，且除了脈衝光子束電接合觸點之外或作為脈衝光子束電接合觸點之替代方案，亦可在雷射磨蝕製程之後採用室（或低）溫熱壓接合製程來電接合電觸點。在電耦接第一半導體裝置與目標基板之後（或之前），可經由室溫（或低溫）固化製程固化經預固化UF材料。舉例而言，可採用厭氧或濕固化（moisture curing）製程來進行第二固化階段。在一些具體實例中，未經固化之UF材料可為濕UF材料。在此類具體實例中，可能不需要預固化UF材料。因此，可能不需要移除過量濕UF材料。可基於凸塊高度而最佳化濕UF材料之厚度，以確保當施加脈衝光子以用於局部化加熱時，UF材料充分膨脹以到達且黏著至半導體裝置之底側。
在另一具體實例中，可在不採用UF材料之情況下使電接合件機械地穩定。絕緣（或介電質）層可形成於第一半導體裝置及目標基板之表面上。絕緣層可經由電漿活化來活化。當壓縮在一起時，經活化絕緣層可至少部分地化學鍵結（例如，共價鍵結、氫鍵結、凡得瓦鍵結（van der Wall bonds）或其類似者），以在電接合之前形成第一半導體裝置與目標基板之間至少略穩定的機械耦接。絕緣層之化學鍵結使第一半導體裝置及目標基板之對應電觸點之間的對準穩定。由於對準之穩定性，在電接合期間引起電觸點之未對準的不利的熱效應可得以減輕。取決於第一半導體裝置及/或目標基板之熱性質，可採用連續或脈衝光子束來形成電接合件。
在又一具體實例中，可採用預先施加之UF材料以使第一半導體裝置及目標基板之電觸點之預接合對準穩定。第一半導體或目標基板中之一者之電觸點可由可變形導電材料（例如，奈米多孔金、金、銀或其類似物）形成。半導體裝置或目標基板中之至少一者之可變形電觸點可形成為「釘狀（spikey）」或錐形形狀。在一些具體實例中，第一半導體裝置或目標基板中之一者具有「釘狀」可變形觸點，而第一半導體裝置或目標基板中之另一者具有「扁平(flat)」觸點。未經固化之UF材料可預先施加至具有「扁平」觸點之裝置（例如，第一半導體裝置或目標基板）。預先施加且未經固化之UF材料可實質上囊封「扁平」電觸點。在一個非限制性具體實例中，第一半導體裝置具有「釘狀」可變形觸點，且未經固化之UF材料預先施加以實質上覆蓋或囊封目標基板之「扁平」電觸點。在另一具體實例中，目標基板具有「釘狀」可變形觸點，且未經固化之UF材料預先施加以實質上覆蓋或囊封第一半導體裝置之「扁平」電觸點。
可藉由將第一半導體裝置之「釘狀」電觸點與目標基板之對應「扁平」觸點（實質上由預先施加之未經固化UF材料囊封）對準而形成第一半導體裝置與目標基板之「夾層」。可經由壓縮力壓縮「夾層」。當壓縮時，「釘狀」觸點充當楔以「挖（plow）」除囊封對應扁平電觸點之未經固化之UF材料之至少一部分（或使其位移）。可在壓縮期間施加經局部化熱能（例如，來自連續或脈衝光子束）。經局部化熱能使「釘狀」電觸點變形且「變平（flatten）」。當「釘狀」電觸點變形時，額外UF材料發生位移。經局部化熱能接合電觸點且固化UF材料。因為「釘狀」觸點在壓縮、接合及固化期間「變平」，所以此類具體實例容許所製造之電觸點之高度及形狀的變化。
提供此概述以按簡化形式介紹下文在實施方式中進一步描述之一系列概念。此概述並不欲識別所主張之標的物之關鍵特徵或基本特徵，亦不欲在判定所主張之標的物之範圍中用作輔助。
具體實例關於採用脈衝光子（或電磁（electromagnetic；EM）能量）源將半導體裝置（例如，LED）之電觸點電耦接、接合及/或貼附至其他半導體裝置（例如，目標基板）之電觸點，該脈衝光子源諸如但不限於雷射。在非限制性例示性具體實例中，全部或部分的發光二極體（light-emitting diode；LED）列電耦接、接合及/或貼附至顯示裝置之背板。LED可為微型LED（micro-LED；μLED）。脈衝光子源用以藉由光照射LED及/或背板。光子脈衝之EM輻射由LED之表面、主體、基板、電觸點及/或背板之電觸點吸收且轉換成熱能，該熱能將LED之電觸點接合及/或電耦接至背板之電觸點。
如通篇所論述，連續波（continuous wave；CW）雷射接合半導體裝置之習知採用可能會引起限制LED與背板之間的所要電耦接或使該電耦接劣化或甚至損壞裝置的不利的熱效應。相比於習知CW雷射方法，調變光子脈衝（或脈衝光子束）之時間輪廓或空間輪廓中之至少一者以控制及/或減少與由脈衝光束誘發之熱能相關聯的不利的熱效應。調變脈衝光束之時間輪廓及/或空間輪廓實現藉由光束與半導體裝置及/或裝置之電觸點進行EM相互作用而誘發之熱能的時間局部化及空間局部化。因此，經由本文中所論述之增強方法及系統，接合製程之任何不利的熱效應受到充分控制。如本文中所使用，術語「調變」可與以下屬於中之任一者同義地使用：判定、選擇、選取、調整、控制、變化、調節、設定、至少部分地最佳化、改變或其類似者。舉例而言，調變時間輪廓可指判定、選擇、選取、調整、控制、設定、至少部分地最佳化、調節、改變或變化光子束之時間輪廓。
作為充分控制不利的熱效應之結果，半導體裝置之間的耦接視需要以電力及機械方式起作用，且裝置不會受損。此外，且因為不利的熱效應在接合包括於LED列中之任何LED之前受控制（例如，減少），所以全部的（或部分的）LED列可定位於背板上。因為可在接合列內之LED中之任一者之前定位全部的LED列，所以本文中所論述之增強接合方法及系統比習知雷射接合方法更高效且精確。
如本文中所使用，光子脈衝或光子束之術語「時間輪廓」係指光子脈衝之時間強度輪廓。亦即，光子脈衝之時間輪廓指示與光子束相關聯且隨時間變化之每單位面積之功率傳送的分佈。時間輪廓之特徵可在於時間脈衝寬度，例如1奈秒（nanosecond；ns）、10 ns、100 ns或其類似者。在至少一些具體實例中，時間脈衝寬度可小於1 ns。舉例而言，在一些具體實例中，時間脈衝寬度可為1皮秒（picosecond；ps）、10 ps或100 ps。應注意，此等時間脈衝寬度為非限制性的，且光子脈衝之時間輪廓可調變為足以充分控制不利的熱效應之幾乎任何時間脈衝寬度。時間脈衝寬度可被稱作脈衝持續時間。
相似地，光子脈衝（例如，雷射脈衝）或光子束之術語「空間輪廓」係指光子脈衝在一或多個維度上之空間強度輪廓。亦即，光子脈衝之空間輪廓指示與光子束相關聯且隨一個或兩個空間尺寸變化之每單位面積之功率傳送的分佈。空間輪廓之特徵可在於1D或2D空間脈衝寬度、光束點尺寸或其類似者，例如1微米（micron；μm）、3 μm、5 μm、10 μm、20 μm、30 μm、50 μm或100 μm。在一些具體實例中，空間脈衝寬度可為亞微米（亦即，小於1 μm）。空間輪廓可包括光束點形狀（例如，圓形或線性）。光子脈衝之強度之特徵可在於藉由光子脈衝之時間輪廓與空間輪廓之組合的空間及時間。
更特定言之，在未接合LED之（全部或部分的）列定位於背板上後，可在列上掃描脈衝光子束以選擇性地將列中之LED中之每一者接合至背板。在一些具體實例中，為了接合LED之電觸點，可藉由多個連續光子脈衝經由掃描光子源照射每一LED。可在LED列上掃描光子脈衝。可調變脈衝光束之空間輪廓及焦點（亦即，空間輪廓之中心），使得由特定脈衝誘發之熱能在LED列中之特定LED處在空間上局部化。亦即，由脈衝光子源發射之特定光子脈衝可選擇性地以LED列中之特定LED為目標，使得由特定脈衝誘發之熱能至少實質上接近經選擇性地定為目標之LED而在空間上局部化。此外，調變光束之時間輪廓以控制由單一脈衝誘發之熱能之量。可藉由複數個連續光子脈衝照射每一LED以確保電觸點之充分接合。亦即，在掃描期間，可藉由多個光子脈衝照射特定LED或LED列以產生特定LED之電觸點與背板之對應電觸點之間的電耦接。以特定LED為目標之連續脈衝之間的時間間隙可足以允許耗散過量熱能且控制不利的熱效應。
在未接合LED之列上掃描在時間上及/或在空間上經調變之脈衝光束實現了由光束誘發之熱能的充分（時間及空間）局部化。當將特定LED之電觸點接合至背板之對應電觸點時，脈衝光束可經由增強系統之光學組件與特定LED在LED列內之位置對準。一或多個脈衝可照射特定LED，其中可調變經對準脈衝中之每一者之時間輪廓及/或空間輪廓。單一光子脈衝之熱能可在單一LED之單一電觸點及背板之對應電觸點處在空間上局部化。在一些具體實例中，單一光子脈衝之熱能可在LED之一對電觸點（及背板之對應電觸點）處在空間上局部化。在至少一個具體實例中，單一光子脈衝之熱能可在複數個LED之複數個電觸點（及背板之對應電觸點）處在空間上局部化。
經由脈衝光束之輪廓之調變，所誘發的熱能接近特定LED、特定LED之電觸點及/或背板之對應部分（例如，背板之對應電觸點）而在時間上及空間上局部化。經局部化熱能誘發特定LED之電觸點電耦接、接合及/或貼附至背板之對應電觸點。此外，在接合特定LED時誘發之在時間上及/或空間上局部化的熱能不會不利的地影響列內之其他（已接合或尚未接合）LED，或背板之其他部分。可在全部的LED列上掃描脈衝光束以接合列內之LED中之每一者。
儘管在將LED列電耦接、接合及/或貼附至顯示裝置之背板的內容背景中論述了許多具體實例，但其他具體實例不限於此，且可採用各種增強脈衝光子源系統及方法將幾乎任何第一半導體裝置接合至幾乎任何其他第二半導體裝置。此外，儘管在採用脈衝雷射之內容背景中論述了許多具體實例，但其他具體實例不限於此，且各種具體實例可採用並非雷射之脈衝光子及/或EM能源。舉例而言，脈衝EM能量之源無需為相干源。提供具有適當波長及強度之經有效準直（significantly collimated）之光子脈衝的其他源可用以提供EM能量，該EM能量用以將第一半導體裝置電耦接、接合及/或貼附至第二半導體裝置。具有足夠準直及功率之幾乎任何脈衝EM能源可用以將第一半導體裝置接合至第二半導體裝置。在一些具體實例中，脈衝光子源發射在窄頻率或波長範圍內之光子。亦即，脈衝光子源可為單色的或幾乎單色的光子源。在一些具體實例中，單色光子源可發射波長介於266與1064奈米（nanometer；nm）之間的光子。作為一個實例，由光子源發射之光子的波長為355 nm。作為另一實例，由光子源發射之光子的波長為大約532 nm。在一些具體實例中，光子源為摻釹釔鋁石榴石（Nd:YAG）雷射。因而，所發射光子之波長可包括Nd:YAG雷射之一或多個諧波，亦即，1062 nm、532 nm、355 nm或266 nm。
在一些具體實例中，採用脈衝光子源將LED之單獨色彩列接合至單一背板。舉例而言，經接合LED列可在顯示裝置中形成像素陣列，諸如但不限於圖15之顯示裝置1500之像素1504之2D陣列。在其他具體實例中，採用脈衝光子源將LED之單獨色彩列接合至單獨背板，例如每色彩一個背板。舉例而言，多個紅色（red；R）LED列可（經由脈衝雷射）接合至第一背板，多個綠色（green；G）LED列（經由脈衝雷射）接合至第二背板，且多個藍色（blue；B）LED列（經由脈衝雷射）接合至第三背板。三個背板可經整合以形成用於顯示裝置之RGB像素之列（及行）。在一些具體實例中，LED列可形成發射器陣列，諸如但不限於圖2C及圖3之發射器陣列254A至254C。接合至背板之LED列可用於頭戴式裝置（head-mounted device；HMD）之顯示裝置中，該顯示裝置諸如但不限於圖1A及圖1B之HMD 100之近眼顯示器（near-eye display；NED）裝置104A至104B。HMD可為虛擬實境（virtual-reality；VR）HMD、擴增實境（augmented-reality；AR）HMD及/或混合實境（mixed-reality；MR）HMD。
更特定言之，LED陣列（例如，LED之列或2D陣列）或其他半導體裝置可經由拾取頭及/或取放頭（pick and place head；PPH）自載體基板輸送至目標基板（例如，用於顯示裝置之背板或印刷電路板（printed circuit board；PCB））。LED陣列可包括LED列之至少一部分。當將LED陣列置放於目標基板上時，PPH可將LED之電觸點（或金屬互連件）與目標基板之對應電觸點對準。除了電互連件之外，如本文中所論述，術語「電觸點」亦可包括焊料凸塊、接觸墊或電引線。在脈衝雷射經定位及對準後，可在LED陣列上掃描脈衝雷射。脈衝之光子與LED之晶格（或包括於電觸點中之導電材料）之電子之間的EM相互作用可將EM能量轉換成熱能。熱能經由熔融及/或材料擴散誘發LED之電觸點與目標基板之電觸點之間的接合，其中接合件由相同類型之金屬或金屬合金組成。調變脈衝之時間輪廓或空間輪廓中之至少一者以控制（例如，減少）接合製程之不利的熱效應。如下文所論述，光子脈衝之時間輪廓及空間輪廓的調變實現了控制與脈衝相關聯之熱擴散長度。相關聯熱擴散長度界定所誘發的熱能之空間局部化之特徵。在各種具體實例中，熱擴散長度取決於經照射材料之脈衝持續時間及熱擴散率（或導熱性）兩者。因此，充分控制脈衝之光子源之脈衝持續時間在空間上局部化所誘發的熱能且控制不利的熱效應。在各種具體實例中，亦調變掃描參數（亦即，掃描速度）或脈衝頻率中之至少一者以控制不利的熱效應。
如本文中所使用，術語「脈衝頻率」可指由脈衝光子源發射的每單位時間之光子脈衝之數目。在一些具體實例中，脈衝頻率可被稱作「脈衝重複率」。對於非限制性實例，光子源可在10 MHz之脈衝頻率下發射具有特徵在於10 ns之時間脈衝寬度之時間輪廓的光子脈衝。因此，在1秒（second；s）內，脈衝光子源發射10 7個光子脈衝，所述光子脈衝各自持續大約10 -8s。連續10 ns光子脈衝之開始之間的時間為大約10 -7s（μs）（或100 ns）。由於單一脈衝為10 ns寬，因此在連續脈衝之間存在大約90 ns時間間隙。可在此90 ns「冷卻」時段期間耗散過量熱能。在其他具體實例中，可基於需要控制不利的熱效應之程度而將脈衝頻率（或脈衝重複率）調變至介於1 Hz與3.5 MHz之間的值。
術語「掃描頻率」或「掃描速度」可指由每單位時間之脈衝光子源選擇性地定為目標及/或照射之對應電觸點之數目（或替代地，LED之數目）。對於非限制性實例，脈衝光子源可在1 MHz之掃描頻率下掃描LED列。亦即，列中之10 6個LED由每秒之脈衝光束選擇性地定為目標且進行照射。若脈衝之脈衝寬度為10 ns，且脈衝頻率為10 MHz，則每一LED藉由10個連續10 ns脈衝選擇性地定為目標且進行照射。選擇性地以特定LED為目標之10個連續10 ns脈衝可誘發足夠量之熱能以將選擇性地定為目標之LED之電觸點接合至背板之對應電觸點。此外，與10 ns脈衝相關聯之熱擴散長度充分地在空間上局部化所誘發的熱能以充分控制不利的熱效應。舉例而言，10 ns脈衝之熱擴散長度可為大約6.5 μm，該熱擴散長度可明顯小於LED列內之個別LED之特徵尺寸。出於說明之目的提供時間脈衝寬度、空間脈衝寬度（例如，光束點尺寸）、掃描頻率及脈衝頻率之此等例示性值。應注意，光子脈衝之此等性質可採用其他值，且此處提供之值決非光子脈衝之此等性質的限制值。
在以上實例中，在每一對連續10 ns脈衝之間存在大約90 ns時間間隙。90 ns時間間隙（或90 ns「冷卻」時段）可允許耗散過量熱能，且進一步減少相關聯之不利的熱效應。因此，除了控制熱擴散長度之外，時間輪廓/空間輪廓之調變以及脈衝光子源之掃描及脈衝頻率之調變亦可進一步控制不利的熱效應。
不利的熱效應可起因於與PPH、LED相關聯之熱膨脹係數（coefficient of thermal expansion；CTE）及/或與背板相關聯之CTE之間的失配。當曝露於熱能時，材料以與該材料之CTE相關聯的速率（相對於材料之線性維度）膨脹。因此，當曝露於熱能時，由具有不相似CTE之材料製成的半導體裝置以不相似或不同的速率膨脹。通常在砷化鎵（GaAs）、氮化鎵（GaN）或其他鎵基晶圓上製造LED，而用於顯示裝置之背板可包括互補金屬氧化物半導體（complementary metal-oxide-semiconductor；CMOS）電路系統，且因此通常在矽（Si）晶圓上製造。Si之CTE（≈2.6∙10 -6 ℃ - 1）明顯不同於GaAs之CTE，明顯不同於GaAs之CTE（≈5.7∙10 -6 ℃ - 1）或GaN或GaN之CTE（≈5.6∙10 -6 ℃ - 1）。
相比於本文中之增強具體實例，習知雷射接合方法可採用CW雷射而非脈衝雷射。當將數百萬（或甚至數千萬）個LED接合至背板時，習知CW雷射可誘發LED及/或LED/背板之互連件中之大量熱能。自習知CW雷射誘發之熱能之至少一部分可經由LED之互連件與背板之互連件之間的熱接觸或耦接自GaAs/GaN LED（或互連件）轉移至Si背板。因此，經由與CW雷射相關聯之此熱轉移以及LED及背板之CTE中之失配，LED及背板以不同速率熱膨脹。對於尚未接合之互連件，不相似的膨脹速率可能顯著干擾LED之互連件與背板之互連件之間的對準。在接合製程期間干擾未接合互連件之對準可能引起LED之至少一部分不充分電耦接至背板。此外，來自連續雷射之熱可對已接合互連件之電耦接進行再加熱或甚至「再熔」。因此，採用CW雷射之習知接合方法可能伴隨著不利的熱效應且在顯示器中產生「不良」或甚至「死」像素。
較大背板晶粒（或晶片）尺寸加劇了與CTE失配及所引起之互連件未對準相關聯的此等不利的熱效應。背板晶粒愈大，背板晶粒之絕對膨脹就愈大。因此，背板晶粒愈大，與經由CW雷射誘發之熱能相關聯的互連件未對準就愈大。此外，較小LED（相比於背板之尺寸）亦加劇了不利的熱效應。相似地，將較大數目個LED貼附至單一背板晶粒亦增加了不利的熱效應之程度。
在許多具體實例中，LED可為具有小於100微米（micron；μm）之特徵尺寸的μLED。在一些具體實例中，μLED之特徵尺寸可僅為幾十μm。在至少一個具體實例中，μLED之特徵尺寸小於1微米，亦即，特徵尺寸可為亞微米。可調變光束之空間輪廓以產生約幾微米之光束點。在一些具體實例中，光束點可聚焦至亞微米尺寸。因此，脈衝雷射之光束點尺寸可聚焦為明顯小於單一μLED。
如上文所提及，用於現代顯示裝置之背板可包括數千個LED列，所述LED列各自包括數千個個別LED。因此，在各種具體實例中，數百萬（或甚至數千萬）個LED可貼附至單一背板。μLED及背板晶粒在空間尺寸上之明顯差異（其大於數百萬個μLED之整合面積）以及置放於單一背板晶粒上之LED之大數目（及小間距）引起經由習知CW雷射誘發之互連件的甚至更大未對準。另外，經由CW雷射誘發之大量熱能可能引起在金屬互連件上形成氧化，此使像素之效能進一步劣化。
如上文所指示，且相比於連續雷射將數百萬個μLED接合至背板之習知採用，本文中之增強具體實例採用脈衝雷射（或經良好準直光子之其他源）將μLED接合至背板。調變脈衝雷射之時間輪廓及/或空間輪廓以控制（例如，最小化或至少減少）上文所論述之不利的熱效應。脈衝雷射可遞送比CW雷射少的熱能，且因此脈衝雷射減少不利的熱效應。此外，在脈衝之間的時段期間，所誘發的熱能之至少一部分可耗散至周圍環境或另一散熱片。調變時間輪廓及空間輪廓以及雷射之波長、掃描頻率及脈衝頻率以誘發足夠量之熱能從而誘發接合，同時控制熱效應，使得不利的熱效應不會加劇而超出可接受水準。亦即，調變雷射之形狀及脈衝寬度在時間上局部化由雷射誘發之熱能。
更特定言之，一或多個μLED列可經由PPH置放於背板（或其他目標基板）上。當將μLED置放於背板上時，PPH可將μLED之電觸點、互連件、接觸墊、焊料凸塊或引線與背板之對應電觸點、互連件、接觸墊、焊料凸塊或引線對準，使得μLED之互連件中之每一者與背板之對應互連件熱接觸。經由一或多個機械組件及/或一或多個光學組件，可操縱及/或聚焦來自雷射之一或多個脈衝，使得由一或多個脈衝誘發之熱能至少在空間上局部化至接近μLED列中之第一μLED之第一互連件的區域。經由互連件之對準，第一μLED之第一互連件與背板之對應第二互連件熱接觸。雷射之一或多個脈衝照射第一μLED，且所誘發的熱能之至少一部分由第一互連件吸收。經由經吸收熱能及第一互連件與第二互連件之間的熱接觸，第一互連件及第二互連件在冷卻之後暫時熔融及接合。在一些具體實例中，互連件未熔融。實情為，提供足夠量之熱能，使得足夠的原子在互連件上擴散以形成電接合件。在接合經對準互連件後，第一LED電耦接及/或貼附至背板。經由（機械及/或光學）操縱組件，來自雷射之脈衝經操縱及/或聚焦以與鄰近於第一LED之第二LED之另一互連件至少部分地對準。一或多個脈衝可照射第二LED以將第二LED之互連件電耦接至背板。因此，可在所置放LED之列上掃描脈衝雷射以將列中之每一LED電耦接至背板。可採用PPH（或拾取頭）將整個LED晶片緊密且牢固地固持至背板，直至LED晶片與背板之間的所有（或至少大量）電觸點彼此接觸或至少具有小於10 nm間隙為止。此PPH（及/或拾取頭）可在整個接合作業階段中保持處於相同（或相似）條件（將LED晶片緊密且牢固地固持至背板）及位置（確保LED晶片與背板之間的電觸點對準），直至整個LED晶片之最後一個μLED之電觸點由脈衝雷射接合為止。此PPH（拾取頭）可避免歸因於由脈衝雷射之能量引起的劣化效應而損傷或損失其功能。
如通篇所詳細描述，調變脈衝雷射光束之時間輪廓及/或空間輪廓以控制（例如，最小化或至少減少）轉移至背板（及其他LED）之熱能之量。當判定及/或選擇脈衝之時間輪廓及/或空間輪廓時，可考慮LED及/或背板之材料之熱擴散率以及LED及/或背板之幾何條件。此類因素可用以判定與具有特定波長之雷射之特定時間輪廓及/或特定空間輪廓之脈衝相關聯的熱擴散長度。與脈衝相關聯之熱擴散長度界定由脈衝誘發之熱能之空間局部化的特徵。基於LED之間的距離（亦即，LED之間距）及將LED熱耦接至背板之互連件的熱性質，至少選擇脈衝之時間輪廓及/或空間輪廓以充分局部化所誘發的熱能。亦即，調變、選取、調整及/或選擇輪廓以產生足夠小以減少熱能至背板（及其他LED）之擴散的熱擴散長度，且將不利的熱效應控制為低於可接受水準，同時仍誘發互連件之接合。更簡明地，調變輪廓以在空間上及時間上將所誘發的熱能時間局部化至特定LED（在LED列內）及背板之經接合區或部分。
除了調變時間輪廓及/或空間輪廓之外，亦可調變、選擇、選取及/或調整脈衝雷射之掃描及/或脈衝頻率以及脈衝雷射之波長（或頻率）以將不利的熱效應控制（例如，減少）為處於或低於可接受水準，同時仍誘發互連件之接合。舉例而言，可調變脈衝頻率以產生連續脈衝之間的時間間隙，使得所誘發的熱能之相當大的部分可在連續脈衝之間的「冷卻」時段內耗散至周圍環境或另一散熱片。可經由掃描頻率選擇遞送至單一LED或LED之互連件的脈衝之數目以誘發足夠熱能以接合互連件，同時仍將不利的熱效應控制或至少減少（亦即，加熱周圍區域）至可接受水準。
在一些具體實例中，雷射源之波長經選擇以在LED之表面上或LED之本體內吸收。經吸收熱能擴散至經熱耦接金屬互連件中。在其他具體實例中，波長經選擇以使得LED明顯對脈衝雷射光束光學透明，且大部分熱能經由光子與LED及/或背板之互連件材料（例如，金屬或其他導電材料）的相互作用而產生。應注意，本文中之具體實例不限於形成金屬互連件之間的接合。實情為，各種具體實例可另外形成包含除金屬以外之材料之物件之間的接合。舉例而言，各種具體實例可用以形成包含以下各者之物件之間的接合：碳奈米管、石墨烯或填充有金屬或非金屬奈米粒子之聚合物（亦即，其中聚合物可吸收在聚合物之熱分解或化學分解之後產生金屬或非金屬鍵形成之特定波長）。此等實例僅出於例示性目的列出，且此清單並不意欲窮舉可採用脈衝光子源形成接合之材料。應注意，所形成之接合無需為導電接合。
為了自載體基板輸送LED列及將LED列定位於目標基板（例如，背板）上，使PPH之頭（亦即，拾取頭）與定位於載體基板中之LED的上表面（或界面層）接觸。PPH之頭黏著至或耦接至LED之上表面（或界面層）。經由此黏著，PPH自載體基板輸送LED列且將列定位於目標基板上。在一些具體實例中，拾取頭可為適型但不可重複使用的拾取頭。舉例而言，拾取頭可包含不可重複使用的聚合物層，諸如但不限於聚二甲基矽氧烷（polydimethylsiloxane；PDMS）。在一些具體實例中，PDMS拾取頭可為可重複使用的拾取頭。適型PPH之聚合物層實現拾取頭黏著至LED列。在其他具體實例中，PPH可為非適型但可重複使用的PPH。舉例而言，拾取頭可包含非適型但可重複使用的熔融矽石層或硼矽酸鹽層。在此類非適型具體實例中，在自載體基板輸送之前，彈性界面層（e層）可形成於LED之表面上。e層可包括聚二甲基矽氧烷（polydimethylsiloxane；PDMS）。代替不可重複使用的PPH之適型層，LED上之e層促成LED黏著至非適型但可重複使用的PPH之具體實例。載體基板可定位於載體檯上或由載體檯固持。目標基板可定位於目標檯上或由目標檯固持。目標檯可為真空夾盤。在至少一個具體實例中，可冷卻目標檯以進一步控制不利的熱效應。
在一些具體實例中，PPH對脈衝雷射光學透明。舉例而言，拾取頭可由光學透明的非適型熔融矽石層或光學透明的適型聚合物層構成。在採用PPH將LED列定位於背板上且拾取頭又黏著至或耦接至LED之後，雷射傳遞穿透PPH以照射LED。因此，脈衝雷射可傳遞穿透光學透明PPH以將LED接合至背板。亦即，LED無需在接合至背板之前自PPH解耦。因此，可在接合製程期間採用拾取頭（同時仍耦接至未接合LED）以至少部分地使LED列之對準穩定。經由光學透明PPH進行之此穩定進一步維持LED及背板之電觸點之間的對準。
為了概述具體實例中之至少一些，可經由脈衝雷射將半導體晶片之較大群組（例如，整個μLED列）接合至目標基板（例如，顯示裝置之背板），該脈衝雷射經由壓電致動鏡面在半導體晶片之群組上掃描。脈衝雷射照射半導體晶片且誘發將半導體晶片之電觸點電耦接至目標基板之電觸點的熱能。為了照射半導體晶片之群組，脈衝雷射可傳遞穿透光學透明PPH，該PPH用以將半導體晶片定位於目標基板上。如通篇所論述，因為不利的熱效應受到控制，所以PPH可一次性將整個LED列定位於背板上。熱能可由被半導體晶片及/或半導體晶片之電觸點吸收的脈衝雷射誘發。調變、選擇、選取或最佳化脈衝雷射之時間輪廓及/或空間輪廓以控制不利的熱效應，同時最佳化（或至少增加）對應電觸點之間的接合之品質（例如，耦接之電導率及機械完整性）。
舉例而言，可在1 ps至100 ns之範圍內選擇脈衝雷射之持續時間。脈衝雷射之光束點可聚焦至約幾微米、數十微米或甚至數百微米。光束點可塑形為圓形或線性的。若光子源脈衝持續時間足夠短（例如，1 ps至100 ns），則所誘發的熱能無法明顯遠離目標結構（亦即，經照射結構及/或半導體晶片之吸收脈衝雷射的結構）而傳播。因此，熱能接近於半導體晶片之目標結構而局部化。熱能之空間局部化之特徵可在於熱擴散長度。熱擴散長度取決於半導體晶片之材料、半導體晶片之幾何條件（例如，厚度、寬度及長度）及脈衝雷射之時間輪廓。藉由減少雷射脈衝持續時間，熱擴散長度減小，因此相比於採用習知非脈衝雷射源（CW雷射），半導體晶片及目標基板之群組之熱膨脹大幅度地減小。因此，與CW雷射相關聯之不利的熱效應（例如，半導體晶片及目標基板之電觸點之未對準）受到控制且接合品質提高。
為了進一步控制不利的熱效應且提高接合之品質，可調變脈衝雷射之脈衝頻率（或脈衝重複率）及/或掃描頻率（或掃描速度）。另外，可調變、選擇、控制或最佳化脈衝雷射之波長（或頻率）及通量（或強度）以及目標載體（例如，真空夾盤）之溫度以控制不利的熱效應。在各種具體實例中，脈衝之通量可在0至100 mJ/cm 2之範圍內變化及/或調變。目標基板可冷卻至4℃或更低之溫度。
另外，光子脈衝之時間輪廓及/或空間輪廓可在光子源之連續光子脈衝之間變化。舉例而言，當將（LED列中之）第一LED之第一電觸點（或電觸點對）接合至背板之對應第一電觸點（或對應電觸點對）時，第一LED可由具有第一時間輪廓及第一空間輪廓之單一光子脈衝或複數個光子脈衝照射。在第一LED之第一電觸點（或電觸點對）接合至背板之對應第一電觸點（或對應電觸點對）後，光子源可掃描至LED列中之第二LED。第二LED可由具有第二時間輪廓及第二空間輪廓之單一光子脈衝或複數個光子脈衝照射，以將第二LED之電觸點接合至背板之對應電觸點。在一些具體實例中，第一時間輪廓及第二時間輪廓可為相似的，及/或第一空間輪廓及第二空間輪廓可為相似的。在其他具體實例中，第二時間輪廓可不同於第一時間輪廓。同樣，第二空間輪廓可不同於第一空間輪廓。當在LED列上掃描光子脈衝時，光子脈衝之時間輪廓及/或空間輪廓可變化以充分控制不利的熱效應，以及確保均一照射LED晶片或LED列內之所有LED。可視需要在循環中執行掃描，直至接合達到所要品質及/或完整性為止。在掃描LED列期間，時間輪廓及/或空間輪廓可基於LED晶粒及/或電觸點之幾何條件及熱性質而變化。
具體實例提供優於採用CW雷射來接合電觸點之習知方法的各種優點。舉例而言，藉由使熱能局部化，LED晶片/背板之經加熱區域可減小至約光束點之尺寸，此減少了LED晶片及背板之熱膨脹。此外，由於光束點可調變、調節或改變（亦即，聚焦）至約幾微米，因此可部署各種具體實例以將μLED貼附至背板。裝置之熱膨脹減少明顯降低了對應電觸點在接合製程期間未對準之可能性。相比於習知方法，金屬氧化物（例如，氧化錫或氧化銅）在電觸點上之生長亦有所減少。熱效應之減少亦降低了已接合電觸點在脈衝雷射之掃描期間再加熱或再熔之可能性。亦即，各種增強具體實例實質上避免了再加熱已接合（例如，定位成極靠近經照射區域）之電觸點對。因為熱效應受到控制，所以LED可以較快速率貼附至背板，從而減少包括由LED構成之像素之顯示裝置的裝配時間。當觸點包括金且具有或不具有助熔劑/底部填充物時，可採用各種具體實例。應注意，各種具體實例不限於金觸點，且觸點或互連件可包括其他材料，諸如但不限於其他導電金屬（例如，銀）。另外，由於控制不利的熱效應使得整個LED列能夠置放於背板上，因此e層可形成於LED列上。在整個LED列上形成e層比在個別LED或甚至個別單片的LED晶片上形成e層更容易。一次性將整個LED列置放於背板上之能力亦增加了顯示裝置之組件之產出率。
在各種具體實例中，可採用多個及/或單獨光子脈衝來接合、貼附及/或電耦接至少兩個半導體裝置之電觸點。單獨脈衝可來自多個及/或單獨光子源。單獨光子脈衝可由光子之單獨波長及/或光束點尺寸構成。每一單獨光子脈衝可提供不同數目個脈衝、工作循環及/或能階以最佳化接合製程。舉例而言，不同半導體裝置中之不同金屬化方案可能需要不同波長、光束點尺寸、不同數目個脈衝、工作循環、能階及其類似者。可基於半導體裝置及/或電觸點之特徵、幾何條件及/或材料而分別調變單獨光子脈衝之各種特性中之每一者（例如，時間輪廓、空間輪廓及其類似者）以最佳化電觸點之接合。可經由光束組合器組合多個單獨脈衝及/或來自單獨光子源之單獨脈衝以使用各種聚焦光學組件（例如一或多個光學透鏡）形成單一光束點。亦即，可組合多個光子脈衝以照射半導體裝置從而接合半導體裝置之電觸點。可分別調變每一光子脈衝之空間輪廓及/或時間輪廓以最佳化接合製程。
除了經由光子束（例如，連續光子束或光子脈衝）形成電接合件之外，一些具體實例亦關於經由一或多個額外光子束使第一半導體裝置（半導體裝置）與第二半導體裝置（例如，目標基板）之間的電接合件退火。經由光子束使電接合件退火可加強電接合件之機械完整性，且增強接合件之電氣效能及/或特性（例如，減少電阻、增強阻抗匹配及其類似者）。相似地，如上文所論述，且為了控制不利的熱效應，可根據第一半導體裝置及目標基板之材料、幾何條件（例如，特徵尺寸及接觸間距）及熱性質的需要而選擇及/或調變退火光子脈衝之時間輪廓及/或空間輪廓。
額外具體實例關於經由底部填充物（underfill；UF）材料使電接合件機械地穩定。在一些具體實例中，可在電接合件之形成及/或退火之後經由針對未經固化之UF材料的毛細流動製程施加UF材料。可採用（脈衝或連續）光子束來固化UF材料。在其他具體實例中，可在將第一半導體裝置定位成接近目標基板之前將未經固化之UF材料施加至第一半導體裝置或目標基板中之至少一者。亦即，可在採用光子束將第一半導體裝置電耦接至目標基板之前將UF材料安置於第一半導體裝置與目標基板之「夾層」中間。可採用一或多個固化製程（例如，熱、室溫、脈衝及/或掃描光子束及其類似者）以使包夾之UF材料固化。在預先施加之UF材料之具體實例中，可在對準第一半導體裝置及目標基板之電觸點之前將未經固化之UF材料施加至第一半導體裝置、目標基板或其組合，以形成第一半導體裝置與目標基板之「夾層」。因此，未經固化之UF材料可處於「夾層」之一或多個內表面之間及/或安置於「夾層」之一或多個內表面中間。UF材料可相似於在「覆晶」式半導體封裝中所採用之UF材料。
在固化後，UF材料提供相似於與「覆晶」式封裝半導體裝置相關聯之習知地施加及固化之UF材料的許多益處。舉例而言，經固化UF材料可再分佈與第一半導體裝置與目標基板之間的熱膨脹係數（coefficient of thermal expansion；CTE）失配相關聯之任何熱機械應力。此外，如內部所論述，在電接合及/或退火期間，UF材料之存在可增強未耦接電觸點之對之間的對準之機械穩定性。經固化UF材料可將第一半導體裝置機械地耦接至目標基板，且因此可使第一半導體裝置與目標基板之間的任何對準及/或電耦接機械地穩定。
更特定言之，且在一些具體實例中，可在電接合件之電接合及/或退火之後施加未經固化之UF材料。UF材料可經由毛細作用（例如，毛細流動）施加且經由一或多個（連續或脈衝）光子束所誘發之熱能固化。可掃描光子束。此外，可調變光子束之空間輪廓及/或時間輪廓以控制不利的熱效應。經固化UF材料可使第一半導體裝置及目標基板之電觸點之間的電接合件機械地穩定。
又其他具體實例關於封裝經機械耦接及/或電耦接之第一半導體裝置及目標基板（例如，第一半導體裝置及目標基板「整合裝置」）。舉例而言，經由各種具體實例，整合裝置可電耦接至具有輸入/輸出（input/output；I/O）接腳之電路板及/或封裝板。更特定言之，可採用連續或脈衝光子束將第一半導體裝置及/或目標基板之額外電觸點（例如，I/O接腳）電耦接至另一裝置（例如，印刷電路板或封裝材料）。亦即，電路板可經由脈衝光子束用半導體裝置填充。亦可選擇光子脈衝之時間輪廓及/或空間輪廓以進一步控制熱效應。
又其他具體實例關於採用多個光子束或脈衝來形成電接合件及/或使電接合件退火，以及固化UF材料。舉例而言，一個光子脈衝可照射第一半導體裝置，且另一光子脈衝可照射目標基板。光子脈衝可為相對及/或同軸光子脈衝。在一些具體實例中，相對光子束可經脈衝及/或掃描。相對光子束之脈衝及/或掃描頻率可彼此相似或不相似。兩個光子束之脈衝可實質上同相（使得第一半導體裝置及目標基板同時被照射）。在其他具體實例中，可在兩個光子束之脈衝中插入靜態或動態判定之相位差。同樣，對於一些具體實例，兩個光子束之掃描可為同相的，而在其他具體實例中，在兩個光束之掃描中存在相位差。
如上文所提及，一些具體實例關於預先施加UF材料。在此等具體實例中，可在形成「夾層」之前施加UF材料，該夾層形成第一半導體裝置及目標基板之對應電觸點對之間的對準。亦即，未經固化之UF材料可沈積於第一半導體裝置、目標基板或其組合上。未經固化之UF材料可經由一或多個光子束固化，該一或多個光子束亦用於電接合第一半導體裝置及目標基板之電觸點。在其他具體實例中，可採用其他固化製程。
在一些具體實例中，可經由電漿蝕刻移除預先施加且未經固化之UF材料之過量部分。可採用連續光子束或脈衝光子束來形成電接合件及/或使電接合件退火，以及固化UF材料。在另一具體實例中，可採用雙階段固化製程。兩個階段可包括預固化階段及固化階段。在此類具體實例中，預先施加之UF材料可經由熱固化製程（例如，藉由紫外線（ultraviolet；UV）或紅外線（infrared；IR）光子束）預固化。在預固化之後，可經由雷射剝蝕及/或雷射磨蝕製程移除經預固化UF材料之過量部分。電觸點之電接合可經由連續或脈衝光子束形成。在一些具體實例中，且除了脈衝光子束電接合觸點之外或作為脈衝光子束電接合觸點之替代方案，亦可在雷射磨蝕製程之後採用室（或低）溫熱壓製程來電接合電觸點。在電耦接第一半導體裝置與目標基板之後（或之前），可經由室溫（或低溫）固化製程固化經預固化UF材料。舉例而言，可採用厭氧或濕固化製程來進行第二固化階段。
在另一具體實例中，可在不採用UF材料之情況下使電接合件機械地穩定。絕緣（或介電質）層可形成於第一半導體裝置及目標基板之表面上。絕緣層可經由電漿活化來活化。當壓縮在一起時，經活化絕緣層可至少部分地化學鍵結（例如，共價鍵結），以在電接合之前形成第一半導體裝置與目標基板之間至少略穩定的機械耦接。絕緣層之化學鍵結使第一半導體裝置及目標基板之對應電觸點之間的對準穩定。由於對準之穩定性，在電接合期間引起電觸點之未對準的不利的熱效應可得以減輕。取決於第一半導體裝置及/或目標基板之熱性質，可採用連續或脈衝光子束來形成電接合件。
在又一具體實例中，可採用預先施加之UF材料以使第一半導體裝置及目標基板之電觸點之預接合對準穩定。第一半導體或目標基板中之一者之電觸點可由可變形導電材料（例如，奈米多孔金、金、銀或其類似物）形成。半導體裝置或目標基板中之至少一者之可變形電觸點可形成為「釘狀」或錐形形狀。在一些具體實例中，第一半導體裝置或目標基板中之一者具有「釘狀」可變形觸點，而第一半導體裝置或目標基板中之另一者具有「扁平」觸點。未經固化之UF材料可預先施加至具有「扁平」觸點之裝置（例如，第一半導體裝置或目標基板）。預先施加且未經固化之UF材料可實質上囊封「扁平」電觸點。在一個非限制性具體實例中，第一半導體裝置具有「釘狀」可變形觸點，且未經固化之UF材料預先施加以實質上覆蓋或囊封目標基板之「扁平」電觸點。在另一具體實例中，目標基板具有「釘狀」可變形觸點，且未經固化之UF材料預先施加以實質上覆蓋或囊封第一半導體裝置之「扁平」電觸點。
可藉由將第一半導體裝置之「釘狀」電觸點與基板裝置之對應「扁平」觸點（實質上由預先施加之未經固化UF材料囊封）對準而形成第一半導體裝置與目標基板之「夾層」。可經由壓縮力壓縮「夾層」。當壓縮時，「釘狀」觸點充當楔以「挖」除囊封對應扁平電觸點之未經固化之UF材料之至少一部分（或使其位移）。可在壓縮期間施加經局部化熱能（例如，來自連續或脈衝光子束）。經局部化熱能使「釘狀」電觸點變形且「變平」。當「釘狀」電觸點變形時，額外UF材料發生位移。經局部化熱能接合電觸點且固化UF材料。因為「釘狀」觸點在壓縮、接合及固化期間「變平」，所以此類具體實例容許所製造之電觸點之高度及形狀的變化。 頭戴式計算裝置之例示性具體實例
可在包括於頭戴式裝置（head-mounted device；HMD）中之近眼顯示器（near-eye display；NED）裝置中使用發光組件（例如，微型發光二極體）。因而，現在將論述NED及HMD之各種具體實例、各種具體實例。圖1A為根據一些具體實例之頭戴式裝置（head-mounted device；HMD）100的圖。HMD 100為頭戴式計算裝置之一個示例具體實例。因而，HMD 100可包括近眼顯示器（near-eye display；NED），該近眼顯示器可包括一或多個顯示裝置。所描繪具體實例包括左顯示裝置104A及右顯示裝置104B，其可統稱為顯示裝置104。顯示裝置104可向使用者呈現內容。由顯示裝置104呈現之內容之實例可包括但不限於一或多個影像、一系列影像（例如，視訊）、虛擬物件、音訊，或其某一組合。如通篇所論述，顯示裝置104可包括一或多個發光組件陣列，諸如但不限於發光二極體（light-emitting diode；LED）之一維（one-dimensional；1D）或二維（two-dimensional；2D）陣列。發光組件可貼附或接合至顯示裝置104之背板。
在一些具體實例中，音訊內容可經由HMD 100之音訊裝置（例如，揚聲器及/或頭戴式耳機）呈現。音訊裝置可自顯示裝置104、HMD 100之控制器或處理單元（圖中未示）或外部裝置接收音訊內容或資訊。顯示裝置104可通常經組態以操作為擴增實境（augmented-reality；AR）NED，使得使用者可同時檢視由顯示裝置104投影（或以其他方式呈現）之內容且經由顯示裝置104檢視使用者之真實世界環境。在此類具體實例中，顯示裝置104可藉由電腦產生（或虛擬）元素（例如，包括影像、視訊、聲音及其類似者之內容）擴增實體、有形且真實的世界環境之視圖。然而，在一些具體實例中，顯示裝置104可經修改以另外或在替代方案中操作為虛擬實境（virtual-reality；VR）、混合實境（mixed-reality；MR）NED，或其某一組合。
除了顯示裝置104之外，HMD 100亦可包括將顯示裝置104固定於使用者頭部上之適當位置的支撐件或框架102。在一些具體實例中，框架102可為眼鏡之框架。HMD 100可包括以下各者中之至少一者：控制器或處理單元（例如，中央處理單元、微控制器或微處理器）、非暫時性電腦可讀儲存裝置（例如，揮發性或非揮發性記憶體裝置）及通信收發器（例如，無線及/或有線網路配接器）。如本文中結合一些例示性具體實例所描述，顯示裝置104可包括波導及全像及/或體布拉格光柵（volumetric Bragg grating）。光柵可藉由將一或多種摻雜劑或感光媒介施加至波導表面之預定部分的製程及隨後曝露於紫外線（ultraviolet；UV）光或其他活化電磁（electromagnetic；EM）輻射而產生。HMD 100之各種操作及/或功能性可經由在處理器裝置及/或控制器裝置上執行指令來控制。當執行指令時，處理器裝置及/或控制器裝置可引起各種動作及/或步驟之執行。指令可儲存於非暫時性電腦可讀儲存媒體中。
圖1B說明根據一些具體實例之如圖1A中所展示之HMD 100之一部分的橫截面圖。圖1B中所展示之HMD 100之部分與使用者之單隻眼睛110相關聯。顯示裝置104A可包括至少一個波導組態106。圖1B展示眼框（eye-box）108，其可為當使用者佩戴HMD 100時使用者之眼睛110所定位的位置。當眼睛110與眼框108對準時，可經由波導組態106在視覺上向使用者提供經投影影像。波導組態106將經投影影像導向眼框108。波導組態106可接收多個光瞳複製（亦即，影像之複製）且將其導向眼框108。出於說明之目的，圖1B展示與使用者之單隻眼睛110及單一波導組態106相關聯的橫截面。在一些替代具體實例中，另一波導組態（其可與圖1B中所展示之波導組態106分離）可將影像光提供至與使用者之另一隻眼睛一起定位的另一眼框，該波導組態例如包括於圖1A之顯示裝置104A至104B中之每一者中的波導組態。
如圖1B中所說明，波導組態106可經組態以將影像光（亦即，形成影像之光）導向至眼框108，該眼框經定位成接近眼睛110。波導組態106可由具有一或多個折射率之一或多種光學材料（例如，塑膠、玻璃及其類似物）構成，該一或多種光學材料有效地最小化顯示裝置104A之重量且加寬該顯示裝置之視場（field-of-view；FOV）。在替代具體實例中，顯示裝置104A可包括波導組態106與眼睛110之間的一或多個光學元件。光學元件可用以操控自顯示裝置104A發射之光（例如，自顯示裝置104A發射之影像光），對光執行一或多個其他光學調整，或其某一組合。光學元件之非限制性實例包括孔徑、菲涅耳透鏡、折射（例如，凸及/或凸）透鏡、反射表面、濾光片或操控光之任何其他合適光學元件。儘管圖1B中未展示，但波導組態106可包括具有一或多組布拉格光柵之波導。
在一些具體實例中，為了達成所要光學規格或準則，諸如但不限於所要檢視角度、最大孔徑尺寸、所要解析度、最小失真位準、色彩校正、後焦距及其類似者，本文中所描述之透鏡（及其他光學元件）可包括各種設計。透鏡可包括柱面透鏡、合成透鏡、菲涅耳透鏡、梯度指數透鏡及其類似者。透鏡可包括超透鏡，其至少一部分具有負折射率。透鏡可包括具有各種形狀之多個透鏡。在一些具體實例中，透鏡可包括各種光學材料。舉例而言，透鏡可包括玻璃。在另一非限制性示例具體實例中，透鏡可包括塑膠材料，諸如但不限於CR-39透鏡材料、胺基甲酸酯類聚合物或聚碳酸酯材料。
圖2A說明包括於頭戴式裝置中之顯示裝置200之具體實例的等角視圖。顯示裝置200之各種操作及/或功能性可經由在處理器裝置及/或控制器裝置上執行指令來控制。當執行指令時，處理器裝置及/或控制器裝置可引起各種動作及/或步驟之執行。指令可儲存於非暫時性電腦可讀儲存媒體中。
顯示裝置200可包括於圖1A至圖1B之HMD 100中。因而，顯示裝置200可為圖1A至圖1B之顯示裝置104A至104B的具體實例（或至少相似於所述顯示裝置）。除了結合圖1A至圖1B所論述之組件之外，顯示裝置200或HMD 100之其他組件亦可包括來源組件(source assembly)230、波導組態106及控制器202。波導組態106可至少包括波導220、耦合元件236、第一（或頂部）解耦元件214A及第二（或底部）解耦元件214B。波導220可包括頂面216及底面218。
如圖2A中所展示，波導220之底面218及第二解耦元件214B面向使用者之眼睛110，而波導220之頂面216及第一解耦元件214A面朝使用者環境之使用者視場（field-of-view；FOV）。因此，底面218可被稱作波導220之使用者表面，且第二解耦元件214B可被稱作使用者之解耦元件。相比之下，頂面216可被稱作波導220之環境表面，且第一解耦元件214A可被稱作環境之解耦元件。如通篇所論述，第二解耦元件214B將波導後（post-waveguide）影像光204輸出至使用者之眼睛110。因此，第二解耦元件214B可被稱作輸出解耦元件。如結合圖2B至圖2C所論述，來源組件230可包括光源及/或光學系統。在至少一個具體實例中，來源組件230可被稱作投影器裝置，或簡稱為投影器。來源組件230可為圖2C之來源組件230之具體實例（或至少相似於該來源組件）。
控制器202可為中央處理裝置（central processing device；CPU）、圖形處理單元（graphics processing unit；GPU）、微控制器、微處理器或某一其他邏輯執行裝置（例如，場可程式化閘陣列（field-programmable gate array；FPGA）或特殊應用積體電路（application-specific integrated circuit；ASIC））之實例。相似於圖1B，圖2A之顯示裝置200與使用者之單隻眼睛110相關聯。如結合圖1A所論述，包括於HMD 100中之另一顯示裝置可將影像光提供至使用者之另一隻眼睛。在一些具體實例中，HMD 100之一或多個組件可在用於每隻眼睛之單獨顯示裝置之間共用。在又其他具體實例中，單一波導組態106或顯示裝置200可將波導後影像光204提供至使用者之兩隻眼睛。波導220可為包括於波導組態106中之一或多個波導中之一者。
來源組件230可產生波導前（pre-waveguide）影像光208，該波導前影像光進入波導組態106，經由波導220傳遞，且作為波導後影像光204離開波導組態106。如本文中所使用，在經由耦合元件238進入波導組態106之前，影像光可被稱作波導前影像光208。在被傳遞的影像光經由第二解耦元件214B離開波導組態106之後，影像光可被稱作波導後影像光204。波導前影像光208可形成一或多個二維（two-dimensional；2D）單色或多色影像。一或多個影像可由波導經由耦合元件238接收。一或多個影像可傳遞穿透波導220且經由波導220第二解耦元件214B朝向使用者之眼睛110輸出。波導後影像光204可將被傳遞之一或多個2D影像提供至使用者之眼睛110。在各種具體實例中，波導220為輸出波導，此係因為其輸出被導向使用者之眼睛110且由該眼睛接收的影像光。
至少結合圖2B至圖2C描述來源組件230之各種具體實例。如圖2B至圖2C中所展示，來源組件230可包括一或多個1D或2D單色或多色光源及光學系統。至少結合圖2B至圖2C、圖3及圖4描述光源及光學系統之各種具體實例。然而，此處簡言之，光源（例如，圖2B至圖2C之光源232）可產生波導前影像光208。光源可包括產生影像光之單色或多色發光組件（例如，LED）之陣列（例如，發射器陣列）。發光組件可接合至來源組件230之背板。光源(light source)可產生源光(source light)，且光學系統可調節源光以朝向位於波導220之頂面216上的耦合元件238投影波導前影像光208。經投影波導前影像光208可包括形成一或多個2D影像之2D影像光。
在至少一些具體實例中，來源組件230之光學系統可包括掃描鏡面組件，該掃描鏡面組件包括掃描所產生波導前影像光208之掃描鏡面。掃描鏡面組件之掃描型樣使得經掃描之波導前影像光208形成一或多個2D影像。此類非限制性具體實例可被稱作掃描具體實例。波導前影像光208可沿著朝向耦合元件238之維度或方向傳播，其中波導前影像光208由波導220接收及/或耦合至該波導。
波導220可為經由經導向至使用者之眼睛110的2D波導前影像光204輸出2D影像之光波導。波導220可在耦合元件238處接收經由來源組件230投影之波導前影像光208。耦合元件238可包括位於頂面216上及/或波導220之本體內的一或多個耦合元件。耦合元件238可將所接收之波導前影像光208導引及/或耦合至波導220之傳播區域。耦合元件238可包括繞射光柵、全像光柵、一或多個級聯反射器(cascaded reflector)、一或多個稜鏡表面元件、全像反射器陣列、超材料（meta-material）表面，或其某一組合。耦合元件238之例示性但非限制性具體實例可包括間距為大約300 nm至大約600 nm之光柵。耦合元件238可理解為自波導220之頂面216延伸至底面218。耦合元件238可根據第一光柵向量將所接收之波導前影像光208重導向至波導220之傳播區域中。波導220可包括及/或形成於波導組態106之本體中。波導220可定位於第一解耦元件214A與第二解耦元件214B之間。
第一解耦元件214A可自波導220重導向經內反射之影像光。第二解耦元件214B可自波導220解耦影像光且將影像光導向眼睛110。在一些具體實例中，經內反射之影像光可全部或至少幾乎全部經內反射。第一解耦元件214A可為波導220之頂面216之部分、貼附至該頂面或形成於該頂面中。第二解耦元件214B可為波導220之底面218之部分、貼附至該底面或形成於該底面中，使得第一解耦元件214A與第二解耦元件214B相對。光傳播區域可在解耦元件214A與214B之間延伸。在一些具體實例中，在相對解耦元件214A與214B之間可存在偏移。偏移可沿著圖2A中所說明之3D笛卡兒座標之x軸及/或y軸。解耦元件214A至214B可包括繞射光柵、全像光柵、體布拉格光柵、一或多個級聯反射器、一或多個稜鏡表面元件、全像反射器陣列或其類似者。解耦元件214A至214B可形成HMD 100之解耦區域。
在掃描具體實例中，顯示裝置200可為掃描顯示裝置。結合圖2C及圖5A論述掃描顯示裝置之各種具體實例。然而，此處簡言之，來源組件230可經由以足以形成明顯影像之掃描速率掃描經投影光而提供一或多個1D或2D影像。因而，來源組件230可包括一或多個掃描鏡面。然而，在其他具體實例中，顯示裝置200並非掃描顯示裝置，且顯示裝置200不需要包括掃描鏡面。
無論掃描具體實例抑或非掃描具體實例，來源組件230都可經由包括於來源組件230中之發光組件之一或多個陣列（亦即，發射器陣列）而經由波導220將2D影像投影於影像場上。在一些具體實例中，在由波導220接收波導前影像光208之前，由發射器陣列發射之影像可由光學系統及/或光調節組件（例如，一或多個透鏡）調節及/或放大。至少結合圖2B至圖2C之光學系統234論述此類光學系統。
在各種具體實例中，可藉由改變進入耦合元件238之波導前影像光208之定向來控制自波導220離開之波導後影像光204之定向及/或位置。在此類具體實例中，包括於來源組件230之光學系統中的掃描組件可在影像光進入耦合元件238之前對波導前影像光208進行再定向及/或再定位。
在各種具體實例中，一或多個邏輯裝置（諸如控制器202）可控制來源組件230之操作。如上文所提及，控制器202可包括任何邏輯裝置，諸如但不限於微處理器、微控制器、中央處理單元（central processing unit；CPU）、圖形處理單元（graphical processing unit；GPU）、閘陣列（例如，FPGA）、ASIC或其類似者。控制器202可產生用於來源組件230之顯示指令。顯示指令可包括投影一或多個單色或多色影像之指令。顯示指令可包括影像檔案（例如，位元映像）。顯示指令可自包括於HMD 100中的另一處理裝置、HMD 100之記憶體裝置、非暫時性電腦可讀媒體及/或無線/有線通信網路接收。如本文中所描述，顯示指令可進一步包括用於移動（例如，掃描）來源組件230內之光學組件或包括於該來源組件中之個別發光陣列或用於藉由啟動致動系統而移動波導220的指令。控制器202可包括本文中並未明確展示以免混淆本發明之其他態樣的硬體、軟體及/或韌體之組合。軟體及/或韌體可經由HMD 100或另一計算裝置之儲存裝置或非暫時性電腦可讀媒體儲存。
圖2B說明顯示裝置200之另一具體實例之透視圖。圖2B中所展示之顯示裝置200之具體實例亦可包括於HMD中，該HMD諸如但不限於圖1A至圖1B之HMD 100。圖2B中所展示之顯示裝置200之具體實例可為圖1A至圖2A之顯示裝置104A至104B或圖2A之顯示裝置200中之任一者的具體實例（或至少相似於所述顯示裝置中之任一者）。相似於圖2A中所展示之具體實例，顯示裝置200包括各種組件，例如，波導組態106或波導組態106之部分、控制器202及來源組件230。在替代具體實例中，顯示裝置200包括於其他HMD中，或包括於將經投影影像光提供至特定位置之其他系統中。
相似於圖2A中所展示之具體實例，圖2B之顯示裝置200包括波導組態106。波導組態106包括波導220、耦合元件238及解耦元件214B。歸因於圖2B之透視圖，波導220之底面218得以展示，但波導220之頂面216被波導組態106遮擋。相似地，第二解耦元件214B在圖2B中可見，但第一解耦元件214A被波導組態106遮擋。如在圖2C中更詳細地展示，來源組件230可包括光源232及光學系統234。光學系統234可包括光調節組件250。在各種掃描具體實例中，顯示裝置200可為掃描顯示裝置。在此類具體實例中，光學系統234可包括掃描鏡面組件。
至少結合圖2C及圖5A論述掃描顯示裝置之各種具體實例。然而，此處簡言之，顯示裝置200可經由以足以形成明顯影像之掃描速率掃描經投影光而提供一或多個1D或2D影像。因而，顯示裝置200可包括一或多個掃描鏡面。舉例而言，包括掃描鏡面之掃描鏡面組件可包括於來源組件230之光學系統中。然而，在其他具體實例中，顯示裝置200為非掃描顯示裝置，且顯示裝置200無需包括掃描鏡面組件。
如至少結合圖2A及圖5A至圖5B所論述，來源組件230可經由波導組態106，經由包括於光源232中之發光組件之一或多個1D及/或2D陣列（亦即，發射器陣列）將影像光投影（掃描或非掃描）於影像場上。在掃描具體實例中，可採用掃描鏡面以在影像場上形成經掃描影像之方式掃描波導前影像光208。在一些掃描具體實例以及非掃描具體實例中，在光由耦合元件238接收且耦合至波導220或螢幕之前，由包括於光源232中之發射器陣列發射的影像可由光學系統234及/或光調節組件（例如，一或多個透鏡）調節及/或放大。至少結合圖2C之光學系統234論述此類光學系統。
相似於圖1B及圖2A，顯示裝置200可為兩隻眼睛或為單隻眼睛110提供影像。出於說明之目的，圖2B展示與單隻眼睛110相關聯之顯示裝置200。與顯示裝置200分離（或至少部分地分離）之另一顯示裝置（圖中未示）可向使用者之另一隻眼睛提供影像光。在部分分離之系統中，一或多個組件可在用於每隻眼睛之顯示裝置之間共用。
來源組件230可為圖2C之來源組件230之具體實例（或至少相似於該來源組件）。因而，來源組件230產生波導前影像光208。來源組件230包括光源232及光學系統234。光源232為使用配置於矩陣（亦即，構成發光組件（light-emitting component；LEC）或光發射器之發射器陣列）中之複數個光發射器產生波導前影像光208的光學組件。每一光發射器可發射單色光。光源232產生波導前影像光208，該波導前影像光包括但不限於紅色（red；R）影像光、藍色（blue；B）影像光、綠色（green；G）影像光、紅外線影像光或具有任何其他波長之影像光。雖然本發明中常常論述RGB影像光、LEC及像素，但本文中所描述之具體實例不限於使用紅色、藍色及綠色作為原色。其他色彩亦有可能用作顯示裝置200之原色。另外，根據一具體實例之顯示裝置可使用多於三個原色。光源232可為圖3之光源300中之一者之具體實例或至少相似於所述光源中之一者。
光學系統234執行一組光學程序，其包括但不限於對由光源232產生之影像光進行聚焦、組合、調節及掃描程序。在一些具體實例中，光學系統234包括調節波導前影像光208之光調節組件。在掃描具體實例中，光學系統234可包括掃描鏡面組件，如下文至少結合圖2C及圖5A詳細地描述。來源組件230產生且輸出波導前影像光208。相似於圖2A之顯示裝置，波導前影像光208在耦合至波導220且由該波導傳遞時由耦合元件238接收。
波導220為將波導後影像光204輸出至使用者之眼睛110的光波導。波導220在一或多個耦合元件238處接收波導前影像光208，且將所接收之輸入影像光導引至一或多個解耦元件214B。耦合元件238可為例如繞射光柵、全像光柵、將波導前影像光208耦合至波導220中之某一其他元件，或其某一組合。舉例而言，在耦合元件238為繞射光柵之具體實例中，繞射光柵之間距經選擇以使得發生全（或至少近全）內反射，且波導前影像光208在內部朝向解耦元件214B傳播。繞射光柵之間距可在300 nm至600 nm範圍內。
解耦元件214B自波導220解耦及/或輸出經全（或近全）內反射之影像光。因此，波導可為輸出波導。解耦元件214B可為例如繞射光柵、全像光柵、自波導220解耦影像光之某一其他元件，或其某一組合。舉例而言，在解耦元件214B為繞射光柵之具體實例中，繞射光柵之間距經選取以使入射影像光離開波導220。在掃描具體實例中，可藉由改變進入耦合元件238之波導前影像光208之定向及位置來控制自波導220離開之波導後影像光204之定向及位置。繞射光柵之間距可在300 nm至600 nm範圍內。
波導220可由促成波導前影像光208之全（或近全）內反射的一或多種材料構成。舉例而言，波導220可由矽、塑膠、玻璃或聚合物或其某一組合構成。波導220具有具有相對較小的形狀因數。舉例而言，波導220可沿著X維度為大約50 mm寬，沿著Y維度為大約30 mm長，且沿著Z維度為大約0.5至1 mm厚。
相似於控制圖2A之來源組件230之具體實例的操作，控制器202可控制圖2B中所展示之來源組件230之具體實例的影像呈現操作。控制器202至少基於一或多個顯示指令而判定用於來源組件230之指令。顯示指令為呈現一或多個影像之指令。在一些具體實例中，顯示指令可為影像檔案（例如，位元映像）。在另一實例中，可自圖2B中未展示之擴增實境（augmented-reality；AR）系統、虛擬實境（virtual-reality；VR）系統及/或混合實境（mixed-reality；MR）系統的控制台接收顯示指令。在掃描具體實例中，顯示指令可包括由來源組件230使用以經由掃描波導前影像光208產生影像之掃描指令。舉例而言，掃描指令可包括影像光源之類型（例如，單色、多色）、掃描速率、掃描設備之定向、一或多個照明參數，或其某一組合。控制器202包括此處未展示以免混淆本發明之其他態樣的硬體、軟體及/或韌體之組合。
圖2C說明根據各種具體實例之圖2A至圖2B之來源組件230的示意性方塊圖。亦即，圖2C之來源組件230可為圖2A之來源組件230及/或圖2B之來源組件230的具體實例（或至少相似於所述來源組件）。因而，來源組件230包括光源232及光學系統234。在一些具體實例中，來源組件230可為掃描來源組件，而在其他具體實例中，來源組件230為非掃描來源組件。來源組件230之各種操作及/或功能性可經由在處理器裝置及/或控制器裝置上執行指令來控制。當執行指令時，處理器裝置及/或控制器裝置可引起各種動作及/或步驟之執行。指令可儲存於非暫時性電腦可讀儲存媒體上。
光源232包括複數個源元件(source element)，其示意性地展示為源元件254A至254F。源元件可包括發光組件（light-emitting component；LEC）之陣列，亦即，源元件可包括及/或可為發射器陣列之具體實例。結合圖3至圖4論述發射器陣列之各種具體實例。然而，此處簡言之，發射器陣列可為LEC之2D陣列，諸如但不限於發光二極體（light-emitting diode；LED）。如下文所論述，複數個源元件之數目、配置及組態可基於來源組件為掃描來源組件抑或非掃描來源組件而變化。
光學系統234包括光調節組件250。在掃描具體實例中，除了光調節組件250之外，光學系統234亦可包括掃描鏡面組件252。在來源組件230之非掃描具體實例中，光學系統234無需，但可包括掃描鏡面組件252。因為掃描鏡面組件252之包括係視情況選用的，所以取決於來源組件230為掃描抑或非掃描具體實例，在圖2C中經由虛線框指示掃描鏡面組件252。
在非掃描具體實例中，光源232可包括比在掃描具體實例中更多的源元件（例如，發射器陣列）。在非掃描具體實例中，在包括於源元件中之個別LEC與顯示裝置之像素區之間可存在一對一映射（或對應性），該像素區諸如但不限於圖1A至圖1B之顯示裝置104及/或圖2A至圖2B之顯示裝置200的像素區。在掃描具體實例中，每一LEC可映射至顯示裝置之多於一個像素區。舉例而言，可採用包括於掃描鏡面組件252中之掃描鏡面來掃描由單一LEC發射至顯示裝置之多個像素的光。因此，經由掃描鏡面組件252，單一LEC可照明多個LEC，且因此掃描具體實例可能需要較少源元件。舉例而言，在來源組件230之掃描具體實例中，光源232可包括源元件254A至254C，而在非掃描具體實例中，光源232可包括源元件254A至254C以及源元件254D至254F。
因為掃描具體實例可包括較少源元件，所以掃描具體實例中之源元件可被稱作源元件或發射器陣列之「1D」配置。非掃描具體實例中之源元件可被稱作源元件或發射器陣列之「2D」配置。應注意，即使採用1D及2D命名法，源元件（例如，源元件254A）中之每一者亦可包括LEC之2D陣列。亦即，在包括源元件254A至254C但不包括源元件254D至254F之掃描具體實例中，所包括之源元件被稱為配置於1D陣列中，亦即，2D發射器陣列之1D配置中。在包括源元件254A至254F之非掃描具體實例中，所包括之源元件被稱為配置於2D陣列中，亦即，2D發射器陣列之2D配置中。亦應注意，源元件254A至254C之1D配置及源元件254A至254F之2D配置僅為說明性的，且源元件之總數目、配置及組態可在具體實例間變化。來源組件230可根據來自控制器202之掃描指令產生光。
光源232為產生影像光之光源。在一些具體實例中，影像光為經準直或至少部分經準直之影像光。在其他具體實例中，影像光無需經準直。光源232根據自接收控制器202之一或多個照明參數發射光。如上文所論述，光源232包括一或多個源元件254A至254C及/或源元件254A至254F，此組態可統稱為源元件254。源元件可由發光組件（light-emitting component；LEC）構成，如通篇所論述。
發射器陣列之個別源元件254可包括一或多個緊密、高效及/或大功率光源，例如具有至少超高亮度、低功率消耗及低佔據面積（footprint）之LEC。源元件254可包括發光組件（light-emitting component；LEC）之一或多個陣列，諸如但不限於發光二極體（light-emitting diode；LED），例如μLED、有機LED（organic LED；OLED）、超輻射LED（superluminescent LED；SLED）及有機μLED。μLED可為特徵尺寸之範圍介於亞微米至數百微米之間的LED。結合圖6A至圖6B論述μLED之各種具體實例。在一些具體實例中，可使GaN基無機LED的亮度比具有幾微米之光發射區域的OLED高出若干數量級。
在一個具體實例中，源元件254可以凹形彎曲方式配置。舉例而言，源元件254可具有取決於顯示尺寸在幾毫米至幾公分範圍內之曲率半徑及幾毫米之長度。彎曲陣列之優點為其更易於在不校正透鏡之像場彎曲的情況下在彎曲表面上形成具有高品質影像之緊密透鏡。在替代具體實例中，可以扁平及/或線性方式配置源元件254。
源元件254將源光244發射至光學系統234。在一些具體實例中，源光244可發射一或多個色彩（例如，紅色、綠色及藍色）。舉例而言，源元件254A可發射紅色源光，源元件254B可發射藍色源光，且源元件254C可發射綠色源光。在另外包括源元件254D至254F之非掃描具體實例中，源元件254AD可發射紅色源光，源元件254E可發射藍色源光，且源元件254F可發射綠色源光。另外，在一些具體實例中，源元件中之一或多者可發射紅外線之光或具有其他不可見波長之光。
光學系統234可包括光調節組件250及掃描鏡面組件252。光調節組件250調節源光244且發射經調節光248。在包括掃描鏡面組件252之具體實例中，將經調節光提供至掃描鏡面組件252。在掃描具體實例中，光調節組件250可調節源光244以供入射於掃描鏡面組件252上。在非掃描具體實例中，光調節組件250可調節源光244以由波導組態接收，該波導組態諸如但不限於圖1B及圖2A至圖2B的波導組態。光調節組件250包括調節來自光源232之光的一或多個光學組件。調節來自光源232之光可包括例如擴展、準直、校正一或多個光學誤差（例如，像場彎曲、色像差等）、光之某一其他調整，或其某一組合。光調節組件250調節源光244且發射經調節光248。在非掃描具體實例中，經調節光248可作為波導前影像光208輸出。在掃描具體實例中，經調節光248可由掃描鏡面組件252接收，且經掃描及/或經進一步調節之光可作為波導前影像光208輸出。
掃描鏡面組件252包括經由掃描鏡面組件252之一或多個反射部分重導向影像光的一或多個光學元件。影像光經重導向之位置取決於一或多個反射部分之特定定向。在一些具體實例中，掃描鏡面組件252包括經配置以在至少兩個維度上進行掃描之單一掃描鏡面。在其他具體實例中，掃描鏡面組件252可包括各自在彼此正交之方向上進行掃描的複數個掃描鏡面。掃描鏡面組件252可進行光柵掃描（水平地或垂直地）。在一些具體實例中，掃描鏡面組件252可沿著水平及/或垂直方向以特定振盪頻率執行受控制之振動，以沿著兩個維度進行掃描且產生呈現給使用者眼睛的媒體之二維投影線影像。舉例而言，掃描鏡面組件252可基於所要振盪頻率沿著垂直方向經歷峰間振幅為每秒數百奈米之振盪。掃描鏡面組件252基於經調節光248而發射波導前影像光208。掃描鏡面組件252在特定定向下（根據掃描指令）且朝向波導組態輸出波導前影像光208。
在一些具體實例中，掃描鏡面組件252包括電流計鏡。舉例而言，電流計鏡可表示指示其已藉由用一或多個鏡面偏轉影像光束來感測電流之任何機電儀器。電流計鏡可經組態以在至少一個正交維度上進行掃描以產生經掃描波導前影像光208。來自電流計鏡之波導前影像光208表示呈現給使用者眼睛的媒體之二維線影像。如上文所提及，在非掃描具體實例中，來源組件230無需包括掃描鏡面組件252。
控制器202控制光源232及/或掃描鏡面組件252。控制器202獲取供顯示之內容，且將該內容劃分成離散區段。控制器202指示光源232依序呈現離散區段。在掃描具體實例中，控制器202指示掃描鏡面組件252將所呈現之離散區段掃描成波導220之耦合元件238之不同區域。因此，當經掃描光238離開波導220時，掃描光238之單獨部分呈現於耦合元件238之不同位置中。雖然每一離散區段係在不同時間呈現，但離散區段之呈現及掃描足夠快速地發生，使得使用者之眼睛將不同區段整合成單一影像或一系列影像。在非掃描具體實例中，控制器202指示光源232將波導220之耦合元件238之不同區域呈現為不同離散區段。
舉例而言，在掃描具體實例中，控制器202經由掃描指令將內容分割成掃描線。掃描線被掃描輸出至波導220之耦合元件238之不同區域。當經掃描波導前影像光208離開波導220時，線中之每一者作為波導後影像光204呈現於不同位置處，使用者之眼睛將該波導後影像光整合成單一2D影像或一系列2D影像。
舉例而言，掃描指令可使來源組件230根據掃描型樣（例如，光柵、交錯等）掃描輸出影像。掃描指令控制自光源232發射之光的強度，且光學系統234藉由快速調整所發射光之定向而掃描輸出影像。若以足夠頻率掃描，則人眼將掃描型樣整合成單一2D影像。在非掃描具體實例中，來源組件230可相似地產生2D影像而無需掃描型樣，此係因為光源232包括用於顯示裝置之每一像素的一或多個LEC。舉例而言，基於顯示指令，控制器202可操作包括於源元件254A至254F中之個別LEC以照明對應於2D影像之像素。
圖3說明根據各種具體實例之包括於圖2A至圖2C之顯示裝置中之光源232之具體實例的橫截面圖。如圖3中所展示，光源232之一個具體實例可包括第一源元件254A、第二源元件254B及第三發射器陣列254C。如本文中所使用，術語源元件及發射器陣列可互換地使用。發射器陣列254A、254B及254C中之每一者可分別安置於陣列外殼344A、344B及344C中。為方便起見，發射器陣列254A至254C可統稱為發射器陣列254，且亦個別地被稱作發射器陣列254。相似地，陣列外殼344A至344C可統稱為陣列外殼344，或個別地被稱作陣列外殼344。如至少結合圖2C所論述，發射器陣列254中之每一者可包括發光組件（例如，LED）之2D陣列。圖3說明用於掃描具體實例之發射器陣列之1D配置。然而，如至少結合圖2C所論述，可將發射器陣列之2D配置用於非掃描具體實例。
陣列外殼344中之每一者可包括光學系統234，該光學系統可包括一或多個光學組件，諸如透鏡（例如，玻璃、塑膠或超材料透鏡）、稜鏡、濾光片、掃描鏡面及其類似者。如結合圖2C所論述，光學系統234可包括光調節組件。在掃描具體實例中，光學系統234可另外包括掃描鏡面組件，諸如但不限於圖2C之掃描鏡面組件252。在其他具體實例中，光學系統234不容納於外殼344內。源元件254A至254C中之每一者可包括單獨及/或不同的光學系統。
如至少結合圖2C所論述，光學系統234可調節及/或更改由發射器陣列254發射之源光244之方向或控制該源光之其他特性。如圖3中所展示，發射器陣列254可固定至諸如背板348或印刷電路板（printed circuit board；PCB）之常見結構。背板348可包括邏輯裝置，諸如但不限於ASIC、處理器、FPGA、控制器202或其類似者。背板348可包括將發射器陣列254之個別LEC電耦接至控制器202的電觸點（例如，引線）。在其他具體實例中，控制器202可安置於圖1A至圖1B之HMD 100上之其他處，直接或間接地固定至圖1A之框架102。
發射器陣列254中之每一者可為具有具單一色彩之個別發射器（例如，LED）之1D或2D組態的單色發射器陣列。如本文中所描述，綠色光可理解為由波長範圍介於約500奈米（nm）至約555 nm之間的光子構成之光。此外，如本文中所描述，紅色光可理解為由波長範圍介於約622 nm至約780 nm之間的光子構成之光。藍色光可理解為由波長範圍介於約440 nm至約492 nm之間的光子構成之光。在一些具體實例中，單色發射器陣列254可發射在窄波長範圍內而非單一波長之光。舉例而言，單色發射器陣列254可發射寬度在5至10 nm之窄波長範圍內的彩色光（例如，紅色、綠色或藍色光子）。
可採用可促成具有較少消色差效能要求(achromatic performance requirement)之簡化投影透鏡設計的一或多個彩色濾光片來進一步縮窄發射器陣列之波長範圍。在一些具體實例中，發射器陣列254A可僅包括紅光發射組件，發射器陣列254B可僅包括綠光發射組件，且發射器陣列254C可僅包括藍光發射組件。在控制器202之方向下，發射器陣列254A至254C中之每一者可根據由所述發射器陣列之各別發射器產生的色彩產生單色2D影像。因此，三個單色發射器陣列254A至254C可同時朝向光學系統234發射三個單色影像（例如，由影像光構成之紅色影像、綠色影像及藍色影像）。
如其他處所論述，可插入、合成或以其他方式組合三個單色影像以產生全色影像。舉例而言，控制器202可接收待顯示給使用者之全色影像且接著將全色影像分解成多個單色影像，諸如紅色影像、綠色影像及藍色影像。亦即，全色影像可分離或以其他方式分解成原色之三個單色影像。如本文中所描述，圖1B及圖2A至圖2B之波導組態106可組合（或重新組合）三個單色影像以經由波導後影像光204產生全色影像或多色（polychromatic或multi-chromatic）影像且將該全色影像或多色影像導向圖1B及圖2A至圖2B之眼睛110。在又其他實例中，一或多個發射器陣列254A至254C可產生具有多個波長、波長範圍或除單色光以外之其他光形式的光。
在一些具體實例中，可採用校準及/或對準系統（圖3中未展示）來對準多個單色影像（例如，經由單色發射器陣列254A至254C中之一或多者之機械移動或掃描，或一或多個像素在自其相關聯單色發射器254A至254C發射時對單色影像中之一或多者進行的移動）以產生所要或預期的經恰當對準之多色影像。
圖4展示根據一些具體實例之包括發射器陣列254A至254C之1D組態之光源232的俯視圖。圖4中所展示之1D組態為2D發射器陣列254A至254C沿著A1軸線之線性組態。在圖4之具體實例中，個別發射器陣列254A至254C具有大於1.0之縱橫比（亦即，發射器陣列254為LEC之矩形2D陣列）。然而，在其他具體實例中，發射器陣列254A至254C之縱橫比可等於1.0（亦即，發射器陣列254為LEC之正方形2D陣列）。可根據矩形陣列254A至254C之較長側配置特定線性組態。雖然在一些掃描具體實例中，發射器陣列254A至254C可具有發射器（例如，LED）之1D組態，但在其他非掃描具體實例中，發射器陣列254可以（正方形或矩形）2D組態配置。在又其他具體實例中，發射器陣列254A至254C可具有其他非線性組態（例如，橢圓形、圓形或者以某種方式另外為圓形），同時界定第一維度（例如，寬度）及正交於第一方向之第二維度（例如，長度），其中一個維度彼此相等或不相等。包括於發射器陣列254A至254C中之發射器可具有2D發射器陣列組態，該組態具有多於1000×1000個發射器。在一些具體實例中，發射器陣列254A至254C可為1D發射器陣列而非2D發射器陣列，如圖4中所展示。各種其他組合亦在本發明之範圍內。發射器陣列254A至254C可接合及/或電耦接至背板348。 影像之形成
圖5A至圖5C說明根據不同具體實例之影像及光瞳複製如何基於光發射器之不同結構配置而形成於顯示裝置200中。耦合元件238之影像場530為耦合元件238之區域，其接收由光源232發射之波導前影像光208且在耦合元件238上形成經由波導220傳遞之影像。舉例而言，影像場530可對應於耦合元件238之一部分。應注意，圖2A至圖2B之解耦元件214B亦包括將波導後影像光204輸出至使用者之眼睛110的影像場。在一些狀況下，影像場並非實際實體結構，而是為投影波導前或波導後影像光及形成影像之區域。在一個具體實例中，影像場為圖2A至圖2B之耦合元件238之表面，且形成於影像場上之影像在光行進通過圖2A至圖2B之波導220時放大。在另一具體實例中，影像場在光穿過波導之後形成，該波導組合具有不同色彩之光以形成影像場。在一些具體實例中，影像場可直接投影至使用者之眼睛中。
圖5A為說明根據一具體實例之顯示裝置200之掃描具體實例之掃描操作的圖。圖5A之顯示裝置200可為圖1A至圖1B之顯示裝置104的掃描具體實例及/或圖2A至圖2B之顯示裝置200的掃描具體實例，或本文中所論述之任何其他顯示裝置的掃描具體實例。如至少結合圖2A至圖2C所論述，顯示裝置200可包括來源組件230及包括波導220及耦合元件238之波導組態。耦合元件238包括具有長度L2之影像場520。影像場520可包括像素位置532之2D陣列，所述像素位置由在插圖534中之區塊表示。像素位置532之2D陣列可包括經由列1至列p編索引之P個列。來源組件230包括光源232及光調節組件250。因為圖5A之顯示裝置200為掃描顯示裝置，所以圖5A之來源組件另外包括掃描鏡面組件252，該掃描鏡面組件包括作為掃描鏡面之鏡面520。
如通篇所論述，光源232包括發射器陣列（或源元件）254之1D組態。亦即，光源232包括發光組件（light-emitting component；LEC）之多個列及行，所述發光組件包括於一或多個2D發射器陣列254中。包括於發射器陣列254中之個別LEC由插圖515中之點表示。因此，在一些具體實例中，發射器陣列可由LEC之一或多個陣列構成，所述LEC諸如但不限於發光二極體（light-emitting diode；LED）。至少結合圖3至圖4論述發射器陣列之各種具體實例。至少結合圖6A至圖6B論述LED之各種非限制性具體實例。
在一些具體實例中，掃描光源232可包括發射器陣列之1D組態，其中1D組態之單獨發射器陣列254專用於所呈現之2D影像之每一原色(primary color)。在各種具體實例中，光源232可針對每一原色包括多於一個發射器陣列254。光源232可發射源光244作為一組經準直光束。舉例而言，圖5A展示由包括於發射器陣列254中之LEC之一或多個行發射的源光244之多個光束。如至少結合圖2A至圖2C所論述，光調節組件250可調節源光244且將所得經調節光248傳遞至掃描鏡面組件252。
經調節光248照射掃描鏡面組件252之掃描鏡面520。鏡面520反射、掃描且投影波導前影像光208。鏡面520可圍繞軸線522旋轉。鏡面520可為微機電系統（microelectromechanical system；MEMS）鏡面或任何其他合適鏡面。當鏡面520圍繞旋轉軸線522旋轉時，波導前影像光208被導向至耦合元件238之影像場530之不同部分，如藉由實線中的波導前影像光208之反射部分及虛線中的波導前影像光208之反射部分所說明。
在鏡面520之特定定向（亦即，特定旋轉角度）下，發射器陣列254照明影像場530之一部分（例如，影像場530上之多個像素位置532之特定子集）。在一個具體實例中，發射器陣列254之LEC經配置且間隔開，使得來自每一發射器陣列254之光束投影於對應像素位置532上。在另一具體實例中，將諸如μLED之小型光發射器用於發射器陣列254，使得來自多個光發射器之子集的光束一起投影於相同像素位置532處。換言之，多個發射器陣列254之子集同時共同地照明單一像素位置532。
影像場530亦可被稱作掃描場，此係因為當波導前影像光208被投影至影像場530之區域時，影像場530之區域由波導前影像光208照明。影像場530可在空間上由列及行中之像素位置532（由插圖534中之區塊表示）之矩陣界定。此處，像素位置係指單一像素。影像場530中之像素位置532（或簡稱為像素）有時可能實際上並非額外實體結構。實情為，像素位置532可為劃分影像場530之空間區。另外，像素位置532之尺寸及位置可取決於來自來源組件230之波導前影像光208之投影。舉例而言，在鏡面520之給定旋轉角度下，自光源232發射之光束可落在影像場530之區域上。因而，可基於每一光束之位置而界定影像場530之像素位置532之尺寸及位置。
在一些具體實例中，像素位置532可在空間上細分成子像素（圖中未示）。舉例而言，像素位置532可包括紅色子像素、綠色子像素及藍色子像素。紅色子像素對應於投影一或多個紅光束之位置等。當存在子像素時，像素532之色彩係基於子像素之時間及/或空間平均值。
光源232之發射器陣列254之列及行之數目可相同或不同於影像場530中之像素位置532之列及行之數目。在發射器陣列254之各種1D組態中，列中之發射器陣列254之數目等於影像場530之列中之像素位置532之數目，而列中之發射器陣列254之數目為兩個或更多個，但少於影像場530之列中之像素位置532之數目。
在發射器陣列254之其他1D組態中，光源232之發射器陣列254之組態具有與影像場530中之像素位置532之行數相同的發射器陣列254之行數，但具有比影像場530更少的列。舉例而言，在一個特定具體實例中，光源232具有發射器陣列254之大約1280個行，此行數與影像場530之像素位置532之行數相同。光源232可具有自發射器陣列254之第一列至最後一列量測的第一長度L1。影像場530具有自掃描場530之列1至列p量測的第二長度L2。在一個具體實例中，L2大於L1（例如，L2比L1大50至10,000倍）。
如所提及，顯示裝置200之掃描具體實例包括發射器陣列254之1D組態，其中像素位置532之列數大於發射器陣列254之列數。在一些具體實例中，顯示裝置200可採用鏡面520在不同時間將光502投影至像素之不同列。當掃描鏡面520旋轉且波導前影像光208快速掃描通過影像場530時，經掃描影像形成於影像場530上。在一些具體實例中，光源232可具有比影像場530更少的行數。鏡面520可在兩個維度上旋轉以用光填充影像場530（例如，向下對列進行光柵型掃描，接著移動至影像場530中之新行）。
顯示裝置200可在預定義顯示時段中操作。顯示時段可對應於形成影像之持續時間。舉例而言，顯示時段可與圖框率（例如，圖框率之倒數）相關聯。在圖5A中所展示之特定掃描具體實例中，掃描鏡面520以特定旋轉頻率鏡面旋轉，且顯示時段作為取決於鏡面520之旋轉頻率的掃描時段。鏡面520之完整旋轉循環可對應於掃描時段。掃描時段在本文中係指預定循環時間，在此期間，整個影像場530被完全掃描。影像場530之掃描由鏡面520控制。
顯示裝置200之光產生可與鏡面520之旋轉同步。舉例而言，在一個具體實例中，鏡面520自將光投影至影像場530之列1的初始位置至將光投影至影像場530之列p的最後位置且接著回至初始位置的旋轉移動等於掃描時段。掃描時段亦可與顯示裝置200之圖框率相關。藉由完成掃描時段，影像（例如，圖框）每掃描時段形成於影像場530上。因此，圖框率可對應於一秒內掃描時段之數目。
當鏡面520旋轉時，光掃描通過影像場且形成影像。給定像素位置532之實際色值及光強度（亮度）可為在掃描時段期間照明像素位置之各種光束之色彩的平均值。在完成掃描時段之後，鏡面520旋轉回至初始位置以再次將光投影至影像場530之前幾個列上，但新的一組驅動信號可饋入至發射器陣列254。當掃描鏡面520在循環中旋轉時，可重複相同程序。因而，額外影像在不同圖框中形成於掃描場530中。
圖5B說明根據各種具體實例之形成影像及影像複製之顯示裝置的波導組態106。影像複製可被稱作光瞳複製。波導組態106可用於本文中所論述之掃描具體實例以及非掃描具體實例中。波導組態包括光源232及波導220。光源232可包括於來源組件中，該來源組件諸如但不限於圖2B至圖2C及圖5A之來源組件230。因此，在掃描具體實例中，掃描光源中之光源232為非掃描光源，且在非掃描具體實例中，光源232為非掃描光源。因而，光源232可包含三個單獨發射器陣列254，如至少結合圖3至圖4所描述。發射器陣列254之原色可為紅色、綠色及藍色，或其他合適原色之另一組合。波導組態106之各種操作及/或功能性可經由在處理器裝置及/或控制器裝置上執行指令來控制。當執行指令時，處理器裝置及/或控制器裝置可引起各種動作及/或步驟之執行。指令可儲存於非暫時性電腦可讀儲存媒體中。
在非掃描具體實例中，發射器陣列254中之光發射器（例如，個別LEC）之數目可等於影像場（圖5B中未展示）內之像素位置之數目。因而，包括於非掃描具體實例之發射器陣列254中的每一LEC可專用於在影像場之特定像素位置處產生影像。在掃描具體實例中，發射器陣列254中之光發射器之數目可小於影像場內之像素位置之數目。因此，在掃描具體實例中，包括於發射器陣列254中之每一LEC可專用於在影像場之多個像素位置處產生影像。在又其他具體實例中，可組合掃描及非掃描組態以產生多個光瞳複製。
因此，圖5B中所描繪之具體實例可實現許多影像複製（例如，光瞳複製）之投影或在單一點處解耦單一影像投影。因此，所揭示之NED之額外具體實例可提供單一解耦元件。朝向圖1B之眼框108輸出單一影像可保持經耦合影像光之強度。實現在單一點處解耦之一些具體實例可進一步實現對輸出影像光之操縱。此類光瞳操縱NED可進一步包括用於眼睛追蹤以監測使用者之凝視的系統。如本文中所描述，實現光瞳複製之波導組態106之一些具體實例可實現一維複製，而其他具體實例可實現二維複製。為簡單起見，圖5B說明一維光瞳複製。二維光瞳複製可包括將光導向至圖5B之平面中及外部。圖5B以簡化格式呈現。經偵測之使用者凝視可用以個別地調整發射器陣列254之位置及/或定向或作為整體調整光源232之位置及/或定向，及/或調整波導組態之位置及/或定向。
波導組態106與光源232協作安置，該光源可包括固定、接合及/或電耦接至支撐結構348（例如，印刷電路板、背板或另一結構）之一或多個單色或多色發射器陣列254。支撐結構348可耦接至圖1A之框架102。波導組態106可藉由具有距離D1之氣隙與光源232分離。在一些實例中，距離D1可在大約50 μm至大約500 μm之範圍內。自光源232投影（作為波導前影像光208）之單色或多色影像可朝向波導組態106穿過氣隙。本文中所描述之光源具體實例中之任一者可用作光源232。
波導220可由玻璃或塑膠材料形成。在一些具體實例中，波導220可包括耦合區域544（其包括耦合元件238），及由頂面216上之解耦元件214A及底面218上之解耦元件214B形成的解耦區域。波導220內在解耦元件214A與214B之間的區域可被視為傳播區域550，其中自光源232接收且由包括於耦合區域544中之耦合元件238耦合至波導220中之光影像（由波導前影像光208形成）可在波導220內側向地傳播。
耦合區域544可包括耦合元件238，所述耦合元件經組態及設定尺寸以耦合具有預定波長之光，例如紅光、綠光或藍光。當白光發射器陣列包括於光源232中時，屬於預定波長內之白光部分可由耦合元件238中之每一者耦合。在一些具體實例中，耦合元件238可為經設定尺寸以耦合預定光波長之光柵，諸如布拉格光柵。在一些實例中，每一耦合元件238之光柵可展現與特定耦合元件238應耦合至波導220中之預定光波長相關聯的光柵之間的分離距離，從而針對每一耦合元件238產生不同光柵分離距離。因此，每一耦合元件238可自白光發射器陣列（當包括時）耦合白光之有限部分。在其他實例中，每一耦合元件238之光柵分離距離可為相同的。在一些實例中，耦合元件238可為或包括經多工耦合器。
如圖5B中所展示，波導前影像光208可包括紅色影像560A、藍色影像560B及綠色影像560C。影像560A至560C可由耦合區域544之耦合元件238耦合至傳播區域550中，且可開始在波導220內側向地橫穿。在一個具體實例中，各自由圖5B中之不同虛線表示的紅色影像560A、藍色影像560B及綠色影像560C可會聚以形成由實線表示之總體影像。為簡單起見，圖5B可藉由單一箭頭展示影像，但每一箭頭可表示形成影像之影像場。在另一具體實例中，紅色影像560A、藍色影像560B及綠色影像560C可對應於不同空間位置。
在光接觸解耦元件214A以用於一維光瞳複製之後，且在光接觸解耦元件214A及解耦元件214B兩者以用於二維光瞳複製之後，光之一部分可自波導220投影（例如，波導後光204）。在二維光瞳複製具體實例中，光可在解耦元件214A之圖案與解耦元件214B之圖案相交的位置處自波導220投影。
未由解耦元件214A自波導220投影之光之部分可自解耦元件214B內反射。解耦元件214B可朝向解耦元件214A反射回所有（或幾乎所有）入射光，如所描繪。因此，波導220可將紅色影像560A、藍色影像560B及綠色影像560C組合成多色影像例項，其可被稱作光瞳複製562。多色光瞳複製562可朝向圖1B之眼框108投影且投影至眼睛110，眼睛可將光瞳複製562解譯為全色影像（例如，包括除紅色、綠色及藍色以外之色彩的影像）。光瞳複製562可包括波導後影像光204之至少一部分。波導220可產生數十或數百個光瞳複製562，或可產生單一複製562。
在一些具體實例中，波導組態106可不同於圖5B中所說明之組態。舉例而言，耦合區域544可為不同的。代替包括光柵作為耦合元件238，替代具體實例可包括稜鏡，其反射且折射經接收影像光，從而將影像光導向解耦元件214A。另外，雖然圖5B通常展示具有耦接至相同支撐結構348之多個發射器陣列254的光源232，但其他具體實例可採用光源232，其具有位於圍繞波導組態之不同位置處的單獨單色發射器陣列254（例如，位於波導組態之頂面附近的一或多個發射器陣列254，及位於波導組態之底面附近的一或多個發射器陣列254）。
另外，儘管圖5B中僅展示三個發射器陣列（例如，發射器陣列之掃描1D組態），具體實例可包括更多或更少發射器陣列。舉例而言，在一個具體實例中，顯示裝置可包括兩個紅色發射器陣列、兩個綠色發射器陣列及兩個藍色發射器陣列（例如，發射器陣列之非掃描2D組態）。在一種狀況下，一組額外的發射器面板為相同像素位置提供冗餘光發射器。在另一狀況下，一組紅色、綠色及藍色面板負責產生對應於像素位置之色彩資料集之最高有效位元的光，而另一組面板負責產生對應於色彩資料集之最低有效位元的光。
圖5C為根據一具體實例之顯示系統（例如，NED）的俯視圖。NED可包括一對波導組態。所包括之波導組態可為圖1B之波導組態106、圖2A之波導組態及/或圖5B之波導組態106中之至少一者的具體實例，或至少相似於所述波導組態中之至少一者。每一波導組態將影像投影至使用者之眼睛。在圖5C中未展示之一些具體實例中，可使用足夠寬以將影像投影至兩隻眼睛的單一波導組態。
波導組態590A及590B可各自包括解耦區域592A或592B。為了經由波導組態590將影像提供至使用者之眼睛，可在波導組態590之波導之頂面中提供多個耦合區域594。耦合區域594A及594B可包括用以分別與由發射器陣列集合596A及發射器陣列集合596B提供之光影像介接的多個耦合元件。發射器陣列集合596中之每一者可包括複數個單色光發射器陣列，如本文中所描述。如所展示，發射器陣列集合596可各自包括紅色發射器陣列、綠色發射器陣列及藍色發射器陣列。如本文中所描述，一些發射器陣列集合可進一步包括白色發射器陣列或發射一些其他色彩或色彩組合之發射器陣列。
右眼波導590A可包括一或多個耦合區域594A、594B、594C及594D（其所有或一部分可統稱為耦合區域594）及對應數目個發射器陣列集合596A、596B、596C及596D（其所有或一部分可統稱為光發射器陣列集合596）。因此，雖然右眼波導590A之所描繪具體實例可包括兩個耦合區域594及兩個發射器陣列集合596，但其他具體實例可包括更多或更少。在一些具體實例中，發射器陣列集合中之個別發射器陣列可安置於解耦區域周圍之不同位置處。舉例而言，發射器陣列集合596A可包括沿著解耦區域592A之左側安置的紅色發射器陣列、沿著解耦區域592A之頂側安置的綠色發射器陣列及沿著解耦區域592A之右側安置的藍色發射器陣列。因此，發射器陣列集合中之發射器陣列可相對於解耦區域一起、成對或個別地安置。
在一些具體實例中，左眼波導590B可包括與右眼波導590A相同的耦合區域594及LED集合596之數目及組態。在其他具體實例中，左眼波導590B及右眼波導590A可包括耦合區域594及發射器陣列集合596之不同數目及組態（例如，位置及定向）。包括於一個發射器陣列集合596中之個別發射器陣列之光瞳複製區域的不同可能配置包括於左波導590A及右波導590B之描繪中。在一個具體實例中，由不同色彩發射器陣列形成之光瞳複製區域可佔用不同區域，如左波導590A中所展示。舉例而言，發射器陣列集合596中之紅色發射器陣列可在有限區域598A內產生紅色影像之光瞳複製。綠色發射器陣列可在有限區域598B內產生綠色影像之光瞳複製。藍色發射器陣列可在有限區域598C內產生藍色影像之光瞳複製。因為單色發射器陣列之有限區域598可不同，所以有限區域598之僅重疊部分可能能夠提供朝向眼框108投影之全色光瞳複製。在另一具體實例中，由不同色彩發射器陣列形成之光瞳複製區域可佔用相同空間，如由右波導590B中之單一實線圓形598表示。
在一個具體實例中，波導部分590A及590B可由橋式波導（圖中未示）連接。橋式波導可准許來自發射器陣列集合596A之光自波導部分590A傳播至波導部分590B中。相似地，橋式波導可准許自發射器陣列集合596B發射之光自波導部分590B傳播至波導部分590A中。在一些具體實例中，橋式波導部分可不包括任何解耦元件，使得所有光在波導部分內全內反射。在其他具體實例中，橋式波導部分590C可包括解耦區域。在一些具體實例中，橋式波導可用以自波導部分590A及590B兩者獲得光且將所獲得之光耦合至偵測件（例如，光偵測器），以便檢測波導部分590A與590B之間的影像未對準。 發光二極體 （ Light-Emitting Diode ； LED ） 之結構
圖6A為說明根據一個具體實例之LED 600A的橫截面圖。LED 600A可為包括於本文中所論述之發射器陣列中之任一者中的發光組件（LEC）。因而，LED 600A可包括於頭戴式裝置（head-mounted device；HMD）中，該HMD諸如但不限於圖1A至圖1B之HMD 100。LED 600A可為LED晶粒。在各種具體實例中，LED 600A為微型LED（micro-LED；μLED），其中特徵尺寸為約幾微米（μm）至數百微米。在至少一些具體實例中，LED 600A之特徵尺寸可小於一微米（亦即，特徵尺寸可為亞微米）。LED 600A為可定位於顯示基板（例如，圖3至圖4之背板348或圖8A至圖8B中所展示之目標基板832）之表面上且接合至該表面以發射可見或不可見光的LED之實例。目標基板可為用於顯示裝置之背板，諸如但不限於圖3至圖4之背板348。
在一些具體實例中，LED 600A形成於基板層（圖6A中未展示）或半導體晶圓上，且包括半導體層602、安置於半導體層602上之介電質層614、安置於介電質層614之第一部分上之p觸點608及安置於半導體層602之第二部分上之n觸點606，以及其他組件。半導體層602可形成於基板層上，該基板層諸如但不限於鎵基板層。因此，半導體層602可為鎵（Ga）半導體層。應注意，半導體層602可由其他半導體晶格或材料形成，所述材料諸如氮化鎵（GaN）、磷化鎵（GaP）、砷化鎵（GaAs）或適合於製造LED之任何其他半導體材料。應注意，對LED 600A之此論述為非限制性的，且LED 600A可經由除鎵基晶格以外之其他半導體晶格形成。在一些具體實例中，半導體層602作為磊晶層形成於基板層上。
p觸點608及n觸點606為分別耦接至LED 600A之p型區及n型區的電觸點。亦即，p觸點608可用以將LED 600A之p型區電耦接至其他半導體裝置，諸如但不限於目標基板。同樣，n觸點606可用以將LED 600A之n型區電耦接至其他半導體裝置。舉例而言，p觸點608及n觸點606可接合至背板之對應電觸點以將LED 600A接合至背板。p觸點608及n觸點606可單獨或統稱為LED 600A之電觸點、電互連件、電引線或接觸墊。在一些具體實例中，p觸點608及n觸點606可包括金屬凸塊。在一些非限制性具體實例中，p觸點608及n觸點606可由銅-錫（CuSn）合金構成。
LED 600A之直徑可小於100微米，其中拋物線結構在晶圓處理期間被蝕刻至LED晶粒上以形成自發光面604出射之似準直（quasi-collimated）光束。在至少一個具體實例中，LED 600A之直徑可小於100微米。LED 600A可包括高亮提取效率且由於其形狀而輸出似準直光。如圖6A中所展示，半導體層602可塑形至台面結構610中。主動（或發光）層612（或「主動發光區域」）包括於台面結構610中。主動層612可對應於LED 600A之帶隙之區。施加於p觸點608及n觸點606上之電壓差可能引起主動層612發射可見或不可見光子（亦即，光）。台面610在與發光面604相對之側上具有截斷頂部。台面610亦具有彎曲形狀或近拋物線形狀以形成用於LED 600A內之光的反射外殼。箭頭616展示自主動層612發射之光如何以足以使光逸出LED 600A之角度（例如，在全內反射之角度內）自台面610之壁朝向發光面604反射。
相比於未塑形或習知LED晶片，LED 600A之結構之光發射效率提高。因而，LED 600A以減少之電流（例如，奈米振幅之驅動電流）產生人眼可見之光。LED 600A為LED晶粒之實例，但其他類型之LED晶粒可裝配至用於顯示器之背板上，如本文中所論述。
圖6B描繪在許多態樣上相似於圖6A之μLED 600A的μLED 600B。μLED 600B可進一步包括μ透鏡620，該μ透鏡可形成於拋物線結構上方。在一些具體實例中，可藉由將聚合物塗層施加於μLED 600A上方、圖案化塗層及回焊塗層以達成所要透鏡曲率來形成μ透鏡620。μ透鏡620可安置於發射表面上方以改變μLED 600B之主射線角度。在另一具體實例中，可藉由將μ透鏡材料沈積於μLED 600A上方（例如，藉由旋塗方法或沈積製程）來形成μ透鏡620。舉例而言，具有彎曲上表面之μ透鏡模板（圖中未示）可在μ透鏡材料上方經圖案化。在一些具體實例中，μ透鏡模板可包括使用分佈曝光劑量（distributing exposing light dose）（例如，對於負光阻，彎曲底部曝露較多光且彎曲頂部曝露較少光）曝光、經顯影且經烘烤以形成圓形形狀之光阻材料。可接著藉由根據μ透鏡模板選擇性地蝕刻μ透鏡材料來形成μ透鏡620。在一些具體實例中，可藉由將μ透鏡620蝕刻至基板中來形成該μ透鏡之形狀。在其他具體實例中，可使用其他類型之光塑形或光分佈元件來代替μ透鏡，所述元件諸如環形透鏡、菲涅耳透鏡或光子晶體結構。應注意，在圖6B中，金屬反射器層616安置於介電質層614及p觸點608上，但可省略金屬反射器層616。
在一些具體實例中，除上文結合圖6A及圖6B特定論述之所述配置以外的μLED配置可用作本文中所論述之發射器陣列之各種具體實例中之任一者中的μLED。舉例而言，μLED可包括由金屬反射器包圍之磊晶生長發光材料之隔離柱。發射器陣列之像素亦可包括磊晶生長材料之小柱（例如，奈米線）之團簇，其可由或可不由反射材料或吸收材料包圍以防止光串音。
在一些實例中，μLED像素可為平面磊晶生長LED裝置上之個別金屬p觸點，其中可使用諸如電漿處理、離子植入或其類似者之鈍化方式電隔離個別像素。此類裝置可用光提取增強方法製造，所述裝置諸如μ透鏡、繞射結構或光子晶體。在其他具體實例中，可採用用於製造具有除本文中特定揭示之所述尺寸以外的上文所提及尺寸之μLED的其他製程。 發射器陣列之 LED 列
圖7A為說明根據一個具體實例之整合至單片的LED晶片中之多個LED晶粒的俯視圖。單片的LED晶片720包括十六個整合式LED晶粒，諸如但不限於圖6A及圖6B之LED 600A及600B。個別整合式LED中之每一者包括對應於LED 600A之p觸點608及n觸點606的兩個電觸點。儘管電觸點由單片的LED晶片720之頂面726上的橢圓形指示，但電觸點位於單片的LED晶片720之底面上，該底面在圖7A中未展示。為了讀者清楚起見，橢圓形展示於頂面726上。單片的LED晶片720之第一LED之兩個觸點標記為722及724。在一些具體實例中，電觸點722為第一LED之p觸點，且電觸點724為第一LED之n觸點。在其他具體實例中，電觸點722為第一LED之n觸點，且電觸點724為第一LED之p觸點。
儘管圖7A中未指示，但單片的LED晶片720之頂面726包括十六個發光表面，諸如但不限於LED 600A之發光表面604，其中十六個LED中之每一者包括十六個發光表面中之一者。每一發光表面定位於對應LED之n觸點與p觸點之間。圖7A僅意欲作為一實例，且為非限制性的。單片的LED晶片之其他組態係可能的。舉例而言，圖7C展示具有八個整合式LED晶粒之單片的LED晶片。整合至單片的LED晶片中之LED晶粒之其他數目及LED晶粒之實體佈局對於單片的LED晶片係可能的。
圖7B為說明根據一個具體實例之定位於載體基板上之多個單片的LED晶片的俯視圖。如圖7B中所展示，載體基板730攜載四十個單片的LED晶片。在圖7B中，四十個單片的LED晶片中之一者標記為單片的LED晶片732。單片的LED晶片中之每一者可相似於圖7A之單片的LED晶片720。如通篇所描述，取放頭（pick and place head；PPH）可將單片的LED晶片自載體基板730輸送至目標基板（圖7B中未展示）。載體基板730可為經處理之LED晶圓。
圖7C為說明包括三個單片的LED晶片之LED列的側視圖。LED列740包括三個單片的LED晶片：第一單片的LED晶片750、第二單片的LED晶片760及第三單片的LED晶片770。單片的LED晶片750/760/770中之每一者可相似於圖7A之單片的LED晶片720或圖7B之單片的LED晶片732中之至少一者。相比於單片的LED晶片720/732，三個單片的LED晶片750/760/770中之每一者包括八個（而非十六個）整合式LED晶粒，諸如但不限於圖6A之LED 600A。
第一單片的LED晶片750包括第一上表面752及第一下表面756。第二單片的LED晶片760包括第二上表面762及第二下表面766。第三單片的LED晶片770包括第三上表面772及第二下表面776。上表面752/762/772中之每一者包括整合至各別單片的LED晶片750/760/770中之八個LED之八個發光表面。下表面756/766/776中之每一者包括十六個電觸點，八個整合式LED中之每一者各兩個電觸點。歸因於LED列740之側視圖，每一LED之兩個電觸點中之僅一者在圖7C中可見。亦即，每一LED之兩個電觸點中之僅第一者展示於圖7C中。LED中之每一者之對應第二電觸點隱藏於所展示之第一電觸點後方。第一單片的LED晶片750包括用於第一單片的LED晶片750之第一LED的第一電觸點754。第二單片的LED晶片760包括用於第二單片的LED晶片760之第一LED的第一電觸點764。第三單片的LED晶片770包括用於第三單片的LED晶片770之第一LED的第一電觸點774。在一些具體實例中，電觸點754/764/774為n觸點。在其他具體實例中，電觸點754/764/774為p觸點。
在一些具體實例中，整合於單片的LED晶片750/760/770中之每一者中的LED皆發射具有相同（或幾乎相同）頻率（或波長）之光子（亦即，光）。在其他具體實例中，整合於第一單片的LED晶片750中之LED發射具有第一頻率之光子，整合於第二單片的LED晶片760中之LED發射具有第二頻率之光子，且整合於第三單片的LED晶片770中之LED發射具有第三頻率之光子。舉例而言，第一單片的LED晶片750可發射紅（red；R）光，第二單片的LED晶片760可發射綠（green；G）光，且第三單片的LED晶片770可發射藍（blue；B）光。可藉由一起配置具有各種LED色彩之多個LED列來建構RGB像素，包括紅光LED、綠光LED及藍光LED中之每一者。在其他具體實例中，LED列740可整合至發射器陣列中，所述發射器陣列諸如但不限於圖3及圖4之發射器陣列254A至254C。LED列740為LED列之例示性具體實例，且可採用單片的LED晶片之其他組態及配置來產生用於顯示裝置之LED及/或像素之列，該顯示裝置諸如但不限於圖1A至圖1B之HMD 100。 用於將 LED 列 接合至目標基板之系統
圖8A至圖8B包括用於經由脈衝光子源且根據一些具體實例在目標基板上接合LED列之系統800的系統圖。系統800可採用一或多種方法以將半導體裝置電耦接至目標基板，該一或多種方法諸如但不限於圖14之方法1400。在一些非限制性具體實例中，系統800可用以藉由以下操作來裝配顯示裝置：採用取放頭（pick and place head；PPH）806將LED列810定位於目標基板832上且採用脈衝光子源850將LED列810之電觸點812電耦接、接合及/或貼附至目標基板832之電觸點834。可調變由脈衝光子源850發射之光子脈衝時間輪廓及/或空間輪廓以控制與將LED列810之觸點812接合至目標基板832之對應電觸點834相關聯的不利的熱效應。LED列810可相似於圖7C之LED列740。相似於LED列740，LED列810可包括三個單片的LED晶片，其中所包括之單片的LED晶片中之每一者包括八個整合式LED。如通篇所論述，每一整合式LED可為微型LED（micro LED；μLED）。然而，其他具體實例並不如此受限，且LED列810可包括少於或多於三個單片的LED晶片。此外，包括於LED列810中之每一單片的LED晶片可包括少於或多於八個整合式LED。在一些具體實例中，目標基板832可為顯示基板。舉例而言，目標基板832可為用於顯示裝置之背板，諸如但不限於圖3至圖4之背板348。如本文中所論述，多個LED列可置放於背板之像素位置處以形成顯示裝置之像素，例如單色像素或RGB像素。LED列可形成本文中所論述之1D及2D發射器陣列之各種具體實例中之任一者。如通篇所論述，脈衝光子源850可用以將包括於LED列810中之LED貼附、接合及/或耦接至目標基板832。
系統800可包括用於將LED列810自載體基板822輸送至目標基板832以及將包括於LED列810中之複數個電觸點812與目標基板832之對應電觸點834對準的環境826，以及其他組件或元件。在圖8A至圖8B中所展示之具體實例中，系統800包括PPH 806、控制器802、成像裝置840、致動器804、顯微鏡物鏡842及位於環境826內之脈衝光子源850。在一些非限制性具體實例中，脈衝光子源850為脈衝雷射。系統800可進一步包括載體檯820及目標檯830。目標檯830可包括真空夾盤。為了輔助控制不利的熱效應，可使目標檯830冷卻。在一些具體實例中，環境826為掃描電子顯微鏡（scanning electron microscope；SEM）腔室之內部環境，且成像裝置840為掃描電子顯微鏡（scanning electron microscope；SEM）。成像裝置840可包括自經偵測電子產生影像之攝影機裝置，所述經偵測電子自由SEM成像之結構反向散射。
在一些具體實例中，PPH 806包括拾取頭808之陣列。可選擇性地啟動拾取頭808中之每一者以在載體基板822上之適當位置拾取（或抬起）單一單片的LED晶片。在其他具體實例中，PPH 806可包括自載體基板822拾取包括於LED列810中之單片的LED晶片中之每一者的單一拾取頭。如通篇所論述，在一些具體實例中，PPH 806可對由脈衝光子源850發射之光子（或電磁波）之頻率（或波長）為光學透明。舉例而言，拾取頭808可由光學透明的非適型熔融矽石（或硼矽酸鹽）層或光學透明的適型聚合物（諸如但不限於聚二甲基矽氧烷（polydimethylsiloxane；PDMS）層構成。
圖8A描繪在PPH 806自載體基板822拾取LED列810之前的系統800。儘管系統800係在將LED列裝配至顯示裝置之背板上的內容背景中論述，但本文中之具體實例並不限於此。系統800可用以將幾乎任何半導體裝置自載體基板822輸送至目標基板832，且將經輸送半導體裝置之電觸點接合至目標基板832之電觸點834。舉例而言，半導體裝置可包括光電二極體、垂直空腔表面發光雷射（vertical-cavity surface-emitting laser；VCSELS），或其他發光半導體組件（light-emitting semiconductor component；LEC）。LEC可為發射光子之任何裝置，諸如但不限於LED、μLED、光電二極體、VCSELS及其類似者。半導體裝置無需為發光裝置。舉例而言，半導體裝置可包括電晶體、二極體之其他變體（例如，整流二極體）、電阻元件、電容器、微機電（microelectromechanical；MEM）裝置及其類似者。在一些具體實例中，半導體裝置可包括邏輯裝置（例如，處理器及/或閘陣列）、記憶體裝置（例如，SRAM、DRAM及/或EEPROM）或任何其他積體電路（integrated circuit；IC）裝置。在一些具體實例中，若建造用於LED之架構以用於背側發射，則可接合透鏡光柵，例如，LED晶片可在裝配步驟期間倒置翻轉。
在一些具體實例中，拾取頭808可為適型(conformable)但不可重複使用的拾取頭。舉例而言，拾取頭808可包含不可重複使用的聚合物層，諸如但不限於聚二甲基矽氧烷（polydimethylsiloxane；PDMS）。適型PPH 806之聚合物層實現拾取頭808黏著至LED列810。在其他具體實例中，PPH 806可為非適型但可重複使用的PPH 806。舉例而言，拾取頭808可包含非適型但可重複使用的熔融矽石層。在此類非適型具體實例中，在自載體基板822輸送之前，彈性界面層（e層）可形成於單片的LED晶片之表面上。代替不可重複使用的PPH 806之適型層，單片的LED晶片上之e層促成單片的LED晶片黏著至非適型但可重複使用的PPH具體實例。e層可包括PDMS。
一或多個致動器804連接至PPH 806且控制PPH 806之移動。舉例而言，致動器804可促成特徵在於多個自由度之平移及/或旋轉移動，所述自由度諸如能夠向上及向下、向左及向右、向前及向後移動PPH 806及圍繞一或多個旋轉軸線旋轉之自由度。控制器802可經由至致動器804之連接來控制PPH之移動。亦即，控制器802藉由控制致動器804之移動來控制PPH 806之平移及/或旋轉移動。控制器802可包括一或多個邏輯裝置或處理器，諸如但不限於中央處理單元（central processing unit；CPU）、微控制器、微處理器、場可程式化閘陣列（field programmable gate array；FPGA）、特殊應用積體電路（application specific integrated circuit；ASIC）或其類似者。
成像裝置840促成LED列810自載體基板822接近於目標基板832之拾取、輸送及定位的視覺配置。成像裝置840亦促成LED列810之電觸點812之置放與目標基板832之對應電觸點834的視覺對準。舉例而言，成像裝置840可產生PPH 806及載體基板822之影像，且將影像提供至控制器802。經由各種電腦視覺技術、人工輔助視覺及/或其組合，控制器802基於影像而將PPH 806與載體基板822（或LED列810）對準，且藉由將經對準PPH 806降低至LED列810上來拾取LED列810。拾取頭808與LED列810之上表面（或置放於該LED列上之彈性層）之間的黏著力實現LED列810之拾取。
在另一實例中，成像裝置840產生PPH 806及目標基板832及/或目標基板832之電觸點834的影像。可將此等影像提供至控制器802。基於所提供之影像，控制器802可使PPH 806平移及/或旋轉以將PPH 806（攜載LED列810）與目標基板832對準。在一些具體實例中，控制器802可將LED列810之電觸點812與目標基板832之對應電觸點834對準。在各種具體實例中，成像裝置840藉由經由顯微鏡物鏡842捕獲影像而產生影像，該顯微鏡物鏡為包括一或多個透鏡或其他光學元件之光學組件。
控制器802基於影像而將PPH 806與目標基板832對準（或將電觸點812與電觸點834對準），且將LED列810（其黏著或附接至拾取頭808）定位於目標基板832上。在一些具體實例中，成像裝置840為環境掃描電子顯微鏡（environmental scanning electron microscope；ESEM）。在此等具體實例中，環境826可由ESEM腔室界定。在至少一個具體實例中，ESEM腔室可包括高壓氛圍氣體，諸如但不限於氮氣或氬氣。在各種具體實例中，可使用其他類型之成像裝置來促成對準。
載體檯820固持載體基板822。載體基板822與一或多個LED列810安裝在一起。舉例而言，載體基板822可相似於圖7B之載體基板730。在LED列810包括彈性層之一些具體實例中，LED列810安裝於載體基板822上，其中彈性層面向上以促成PPH 806之拾取頭808對LED列810之黏著拾取。在其他具體實例中，PPH 806藉由除凡得瓦黏著力以外之一定吸引力拾取LED列810，該吸引力諸如但不限於吸力、電磁力、流體膜及其類似者。如上文所論述，系統800不限於選取及置放LED列，且可與其他類型之半導體裝置一起使用。
在一些具體實例中，可調整載體檯820及/或目標檯830以促成與PPH 806精確對準。舉例而言，載體檯820及/或目標檯830可包括至少三個自由度。自由度可包括向左及向右、向後及向前，以及一或多個旋轉自由度。載體基板822可與載體檯820一起移動，且目標基板832可與目標檯820一起移動。目標檯830固持目標基板832以用於置放及對準LED列810。
圖8B描繪在PPH 806已將LED列810定位成接近於目標基板832且將LED列810之電觸點812與目標基板832之電觸點834在空間上對準之後的系統800。如圖8B中所展示，LED列之電觸點812中之特定電觸點816與目標基板832之電觸點834中之對應特定電觸點836在空間上對準。儘管圖8A至圖8B中展示了單一載體基板822，但系統800可包括多於一個載體基板822。舉例而言，不同載體基板822可攜載不同色彩之LED列。載體基板822可為在其上製造單片的LED晶片之原生基板（例如，半導體晶圓），或可為製造單片的LED晶片之中間載體基板。
在PPH 806已將LED列810定位成接近於目標基板832且將LED列810之電觸點812與目標基板832之電觸點834在空間上對準之後，控制器806可對脈衝光子源850進行掃描及脈衝以照射LED列且將LED列810之電觸點812熱接合至目標基板832之對應電接觸墊834。如通篇所提及，控制器802可至少調變脈衝光子束之時間輪廓及/或空間輪廓以控制與所誘發的熱能相關聯之不利的熱效應。在接合之後，LED列810之特定電觸點816電耦接至目標基板832之對應特定電觸點834。在各種具體實例中，光子脈衝（亦即，脈衝光子束）傳遞穿透光學透明拾取頭808以照射單片的LED晶片。額外脈衝光子源850可用以支援單片的LED晶片及/或多個LED列之並行接合。如通篇所提及，調變光子脈衝之時間輪廓及/或空間輪廓中之至少一者以控制與光子脈衝之所誘發的熱能相關聯的不利的熱效應。下文結合圖9A至圖14進一步詳細地描述操作脈衝光子源850以將電觸點812熱接合至目標基板832之電觸點834的方式。如圖8B中所展示，載體基板822可包括額外LED列，諸如但不限於LED列814。PPH 806可用以將額外LED列定位成接近目標基板832。 用於將 LED 列 接合至目標基板的脈衝雷射誘發之選擇性加熱
圖9A至圖9B為說明根據各種具體實例之用於經由脈衝光子源將LED列選擇性接合至目標基板同時控制不利的熱效應之系統900的圖。系統900可採用一或多種方法以將半導體裝置電耦接至目標基板，該一或多種方法諸如但不限於圖14之方法1400。系統900可用以裝配顯示裝置，諸如但不限於圖1A至圖1B之顯示裝置104A至104B及/或圖15之顯示裝置1500。系統900包括脈衝光子源902、致動鏡面904、雙色鏡906、成像裝置908、顯微鏡物鏡910、取放頭（pick and place head；PPH）924、LED列916及目標基板918。目標基板918可為用於顯示裝置之背板。PPH 924包括致動載玻片912及一或多個拾取頭914。
圖9A說明將LED列916自載體基板（圖9A至圖9B中未展示）輸送至目標基板918之PPH 924。LED列916包括複數個電觸點920。目標基板918包括對應於LED列916之電觸點920的複數個電觸點922。系統900之各種元件可對應於圖8A至圖8B中所展示之系統800之元件。舉例而言，脈衝光子源902可對應於圖8A至圖8B之脈衝光子源850，成像裝置908可對應於成像裝置840，顯微鏡物鏡910可對應於顯微鏡物鏡842，PPH 924可對應於PPH 806，拾取頭914可對應於拾取頭808，LED列916可對應於LED列810，目標基板918可對應於目標基板832，LED列916之電觸點920可對應於LED列810之電觸點812，且目標基板918之電觸點922可對應於目標基板932之電觸點934。
首先參看圖9A，說明了在PPH 924已拾取LED列916且自載體基板（圖9A至圖9B中未展示）輸送該LED列之後且在LED列916已定位成接近目標基板918之前的系統900。為了易於說明，圖9A至圖9B中所展示之PPH 924描繪為拾取及置放單一LED列916。然而，PPH 924可一次性拾取及置放多個LED列。
脈衝光子源902為能夠發射脈衝光子束（例如脈衝雷射光束）之裝置。調變脈衝光束之時間輪廓及/或空間輪廓以誘發足夠熱能，從而將LED列916之電觸點920接合至目標基板918之電觸點922，同時控制與所誘發的熱能相關聯之不利的熱效應。受控制之此類不利的熱效應包括但不限於由LED列916之熱膨脹係數（coefficient of thermal expansion；CTE）與目標基板918之CTE之間的失配引起之LED列916之電觸點920與目標基板918之電觸點922的未對準。可在LED列916上掃描脈衝光子源902。在一些具體實例中，脈衝光子源902發射在由LED列916之電觸點920吸收之波長下的脈衝光子束。舉例而言，在一個具體實例中，脈衝光子源902發射在220奈米（nanometer；nm）與1200 nm之間的波長下之脈衝光子束。LED列916之電觸點920可由銅-錫（CuSn）合金形成。在其他具體實例中，觸點可由其他金屬及/或金屬合金形成。此類金屬及/或金屬合金可具有相對低的熔點。此類金屬及/或金屬合金可包括但不限於金-錫（AuSn）、金-金（AuAu）、金-銀（AuAg）、奈米多孔金、金-銦（AuIn）、共晶化合物或合金、金焊料、奈米多孔銅、碳奈米管金屬及其類似物。具有在此範圍內之波長的電磁（electromagnetic；EM）輻射由CuSn電觸點920（或由LED列916之半導體層）吸收，因此使CuSn合金熔融且將LED列916之電觸點920接合至目標基板918之電觸點922。在其他具體實例中，LED列916之電觸點920係由不同材料形成，且脈衝光子源902可發射適用於熔融及接合電觸點920及922之在不同波長範圍內的脈衝光子束。
致動鏡面904可包括耦接至一或多個致動器之光學反射鏡面，該一或多個致動器諸如但不限於圖8A至圖8B之致動器804。致動器可經操作（經由自圖8A至圖8B之控制器802接收之控制信號）以在一或多個方向上移動致動鏡面804。在一個具體實例中，致動器促成致動鏡面904在至少兩個平移及/或旋轉自由度上之移動。致動鏡面904可為例如包括複數個電腦控制之壓電致動器的壓電致動鏡面。如下文關於圖9B更詳細地描述，致動鏡面904可經操作以使脈衝光子束偏轉通過雙色鏡906及顯微鏡物鏡910以在LED列916上掃描脈衝光子束。
雙色鏡906反射在第一波長範圍內之光子，但透射在第二波長範圍內之光子。更具體言之，雙色鏡906可以相對高的反射率（亦即，以相對低或可忽略的吸收率）反射由脈衝光子源902發射之脈衝光子束，但透射可由成像裝置908偵測之光子。在一個具體實例中，雙色鏡906反射在脈衝光子源902之波長及/或頻寬內（例如，在以脈衝光子源902之波長為中心之10 nm頻寬範圍內）的光子，但透射超出此範圍之光子。舉例而言，若脈衝光子源902發射具有640 nm之波長的光子（亦即，紅光），則雙色鏡906可反射介於630 nm與650 nm之間的光子，但透射超出此頻帶之可見光。此允許成像裝置908出於對準目的經由雙色鏡906、顯微鏡物鏡910及拾取頭914捕獲PPH 924及目標基板918之影像，同時亦允許將由脈衝光子源902發射之光子引導穿過顯微鏡物鏡910及PPH 924，以照射LED列916。
顯微鏡物鏡910為包括一或多個透鏡及/或其他光學元件之光學組件。顯微鏡物鏡910可與成像裝置908對準，使得成像裝置908可經由顯微鏡物鏡910（及經由雙色鏡906，其定位於成像裝置908與顯微鏡物鏡910之間）捕獲影像。顯微鏡物鏡910放大由成像裝置908捕獲之影像，此允許成像裝置908以對於PPH 924足夠之解析度對LED列916進行成像，以執行上文所描述之定位及對準功能。另外，顯微鏡物鏡910可至少部分地調變由脈衝光子源902發射之脈衝光子束之空間輪廓。舉例而言，顯微鏡物鏡910可將脈衝光子束聚焦至較小光束點尺寸（或將脈衝光子束散焦至較大光束點尺寸），如下文關於圖9B詳細描述。在一個具體實例中，成像裝置908、雙色鏡906及顯微鏡物鏡910被整合至單一成像系統中。舉例而言，此等三個組件906、908、910可為單一光學管之部分。
拾取頭914中之一或多者可自圖8A至圖8B之載體基板822拾取LED列916（圖9A至圖9B中未展示）且將該LED列置放至目標基板918上或至少接近該目標基板。在一個具體實例中，拾取頭914之一或多個尖端（亦即，接觸LED列916之部分）具有與LED列916相同的尺寸（或實質上相似的尺寸）。在此具體實例中，拾取頭914之外壁可用反射金屬塗佈，該反射金屬可用以調變脈衝光子束之空間輪廓。
拾取頭914機械地耦接至PPH 924之致動載玻片912。致動載玻片912耦接至由控制器（例如，圖8A至圖8B之控制器806）控制之致動器（例如，致動器804，其未展示於圖9A至圖9B中）。致動器移動載玻片912，該載玻片又使拾取頭914平移及/或旋轉。在一個具體實例中，致動器可在六個自由度（亦即，三個平移方向及三個旋轉方向）上移動載玻片912及拾取頭914。舉例而言，載玻片912及致動器可形成能夠以高準確度控制拾取頭914之位置及定向的六足（hexapod）系統。如上文所描述，整合至LED列916中之個別LED為可包括半導體層（例如，鎵半導體層）、發光表面及電觸點920之發光半導體裝置。舉例而言，LED列916中之個別LED可包括至少兩個電觸點（亦即，n觸點及p觸點）。如圖9A至圖9B中所展示，LED列916中之特定LED包括特定電觸點926，該特定電觸點對應於目標基板918之特定觸點928且與之對準。如下文所論述，LED列916可視情況包括彈性界面層以促成附接至拾取頭914。
如上文所提及，目標基板918包括複數個電觸點922。目標基板918之電觸點922中之每一者對應於LED列之電觸點920中之一者。如上文所提及，電觸點922中之電觸點928對應於電觸點920中之電觸點926。由脈衝光子源902發射之光子脈衝掃描LED列916以接合電觸點920及電觸點922中之對應電觸點對。舉例而言，由脈衝光子源902發射之一或多個光子脈衝用以將電觸點926電耦接至對應電觸點928。目標基板918之電觸點922可耦接至目標基板918中之導電跡線，以界定用於包括於LED列916中之LED的控制電路。在一個具體實例中，目標基板920之電觸點922及導電跡線係由銅（Cu）形成。導電跡線可由其他導電材料形成，所述導電材料諸如但不限於金、銀或其類似物。在電耦接至LED列916之電觸點920後，目標基板918之控制電路可經由目標基板918之經電耦接電觸點922及LED列916之電觸點920將控制信號提供至個別LED。
當在操作中時，圖8A至圖8B之控制器802可自成像裝置908接收LED列916之一或多個影像。如上文所論述，可經由雙色鏡906、顯微鏡物鏡910及光學透明PPH 924捕獲影像。控制器902及致動器904使拾取頭914移動（例如，平移及/或旋轉），使得LED列916之電觸點920與目標基板918之對應電觸點922對準。在電觸點920、922對準之後，PPH 924降低以將電觸點920定位成接近經對準且對應之電觸點922。脈衝光子源902經脈衝及掃描以熱接合對應電觸點920及922。如通篇所提及，調變光子脈衝之時間輪廓及空間輪廓以控制電觸點920及922之接合期間的不利的熱效應。
在圖9B中，說明在拾取頭914已將LED列916之電觸點920與目標基板918之對應電觸點922對準（且定位成接近所述電觸點）之後的系統900。如圖9B中所展示，脈衝光子源902發射具有經調變時間輪廓及空間輪廓之光子脈衝930。控制器（例如，圖8A至圖8B之控制器802）可控制脈衝光子源902，包括至少部分地調變光子脈衝930之時間輪廓及空間輪廓。在圖9A至圖9B中所展示之具體實例中，由脈衝光子源902發射之光子脈衝930從致動鏡面904及雙色鏡906反射，且接著穿過顯微鏡物鏡910及光學透明PPH 924以照射LED列916。在圖9B中，LED列916之特定電觸點926接合至目標基板918之對應特定觸點928。更特定言之，致動鏡面904掃描光子脈衝930以照射包括特定電觸點926之特定LED（經由光學透明PPH 424）。特定電觸點926經由光子脈衝930電耦接至對應特定電觸點928。
如圖9B中所展示，顯微鏡物鏡910聚焦（或散焦）光子脈衝930，因此在該光子脈衝離開顯微鏡物鏡910之後，光子脈衝930之空間輪廓會聚（或發散）至具有所要尺寸或尺寸之光束點。亦即，顯微鏡物鏡910可進一步調變光子脈衝930之空間輪廓。在一個具體實例中，顯微鏡物鏡910中之光學元件將光子脈衝930聚焦（或散焦）至尺寸與對應特定電觸點926、928中之一者大致相同的光束點，此允許將由光子脈衝930誘發之熱能施加至單對對應電觸點926、928。如通篇所提及，空間輪廓及時間輪廓之調變實質上控制與所誘發的熱能相關聯之任何不利的熱效應。
在離開顯微鏡物鏡910之後，光子脈衝920傳遞穿透致動載玻片912及拾取頭914，且照射LED列916。此等組件可由不吸收在由脈衝光子源902發射之波長（例如，介於355 nm與1200 nm之間的波長）內之電磁輻射且耐受至多300℃之溫度的材料形成。在一個具體實例中，致動載玻片912係由玻璃形成，且拾取頭914可由光學透明的聚二甲基矽氧烷（polydimethylsiloxane；PDMS）、熔融矽石或硼矽酸鹽玻璃形成。在又其他具體實例中，拾取頭914可由其他光學透明材料形成，所述材料諸如但不限於其他類型之透明眼鏡及/或陶瓷。在其他具體實例中，此等組件912、914中之一者或兩者係由對介於380 nm與1200 nm之間的波長皆透明或實質上透明且耐受至多300℃之溫度的不同材料形成。
在圖9A至圖9B中所展示之具體實例中，光子脈衝930經由實質上垂直於目標基板918之平面的空間方向照射特定LED及/或特定對應電觸點926、928。在其他具體實例中，脈衝光子源902經定位以使得光子脈衝930自不同方向照射特定LED及/或特定對應電觸點926、928。在一個具體實例中，光子脈衝930之坡印廷(Poynting)向量之方向可定向成相對於垂直於目標基板918之平面之方向成一角度，使得光子脈衝930不穿過PPH 924及/或LED列916中之一者或兩者。在此具體實例中，PPH 924及/或LED列916可由不同材料形成。在又一具體實例中，脈衝光子源902定位於目標基板918下方（亦即，在與拾取頭914相對之側上），且光子脈衝930在照射對應電觸點對926、928之前穿過目標基板918。
在圖9B中所展示之具體實例中，光子脈衝930傳遞穿透LED列916，而實質上不被特定LED之半導體材料吸收，以接近對應電觸點對926、928而誘發熱能。舉例而言，LED列916可由諸如但不限於氮化鎵（GaN）或砷化鎵（GaAn）之半導體材料形成。此類半導體材料對於波長大於由LED列916中之LED發射之光子之波長（例如，對於發射紅光之GaAs LED大於640 nm，對於發射綠光之GaN LED大於530 nm，且對於發射藍光之GaN LED大於460 nm）的電磁輻射可為實質上透明的。此等半導體材料可吸收比由LED發射之光子之波長更小的波長。在此狀況下，光子脈衝930之波長經選擇及/或調變為大於由LED列916中之LED發射之波長且小於1200 nm，使得PPH 924及LED列916兩者對光子脈衝930實質上透明。在LED列916或拾取頭914包括彈性層以成黏著拾取之具體實例中，彈性層亦由對光子脈衝930為透明或實質上透明之材料形成。
在一個具體實例中，LED列916之電觸點920可由銅-錫合金（CuSn）形成，而目標基板918之電觸點922係由銅（Cu）形成。因為介於460 nm與1200 nm之間（亦即，對拾取頭914及LED列916兩者透明之波長範圍）的電磁輻射由銅-錫合金吸收，所以光子脈衝使錫熔融且將電觸點920接合至對應電觸點922。
在另一具體實例中，光子脈衝930由LED列916之主體或基板吸收。在此具體實例中，LED列916之主體經由EM相互作用將光子脈衝930中之光子之至少一部分轉換成熱能。所誘發的熱能（例如，藉由傳導）自LED列916之主體轉移至LED列916之電觸點920以將電觸點920接合至目標基板918之對應電觸點922。在此具體實例中，光子脈衝930之波長經選擇以使得LED列916之主體至少吸收包括於光子脈衝930中之光子之相當大的部分。如上文所提及，諸如氮化鎵（GaN）或砷化鎵（GaAn）之半導體材料吸收比由LED發射之光子之波長更短的波長。因此，在此具體實例中，光子脈衝922之波長經選擇為短於由LED發射之光子之波長且長於220 nm（使得光子脈衝930可傳遞穿透拾取頭914而無顯著吸收或反射）。舉例而言，包括於LED列916中之LED可包括氮化鎵（GaN）層且發射藍光。光子脈衝930可具有長於220 nm且短於360 nm之波長，此使得光子脈衝930被LED中之GaN層顯著吸收。
如上文所提及，在一些具體實例中，PPH 924可一次性拾取及置放LED列916。在其他具體實例中，個別地拾取及置放單片的LED晶片中之每一者。光子脈衝930之空間輪廓可調變及/或聚焦成光束點尺寸，該光束點尺寸具有與LED列916之電觸點920中之一者或目標基板918之電觸點922中之一者大致相同的空間尺寸。舉例而言，光子脈衝930之空間輪廓可經調變以產生約幾μm之光束點。在致動鏡面904為扁平（或實質上扁平）之具體實例中，光子脈衝930之空間輪廓可具有實質上圓形形狀及3至5 μm之直徑，或某一其他直徑。在其他具體實例中，致動鏡面904具有線性彎曲形狀，此使得空間輪廓具有線性形狀。致動鏡面904可接著經操作（例如，經由來自控制器之控制信號）以使光子脈衝930偏轉通過顯微鏡物鏡910，使得光子脈衝對包括於LED列916中之複數個LED執行掃描型樣，以將每一LED之電觸點920接合至目標基板918之對應電觸點922。在一個具體實例中，致動鏡面904能夠執行若干不同掃描型樣以便改良接合品質，同時控制由LED列916及目標基板918之CTE失配引起的不利的熱效應。
在LED列916中之每一LED之電觸點920已接合至目標基板918之對應電觸點922之後，控制器抬起PPH 924。因為接合製程形成將LED列916固定於適當位置之實體連接，所以當PPH 924被抬起時，LED列916保持於目標基板918上之適當位置。 控制不利的熱效應
圖10為說明根據一個具體實例之經由調變雷射脈衝之時間輪廓及空間輪廓局部化雷射誘發之熱能的橫截面圖。系統1000可採用一或多種方法以將半導體裝置電耦接至目標基板，該一或多種方法諸如但不限於圖14之方法1400。系統1000可用以裝配顯示裝置，諸如但不限於圖1A至圖1B之顯示裝置104或圖15之顯示裝置1500。在圖10中，系統1000展示為經由雷射脈衝1030將LED列1016之電觸點1020接合至背板1018之電觸點1022。儘管圖10中未明確展示，但系統1000可包括圖8A至圖8B之系統800及/或圖9A至圖9B之系統900中所包括之各種組件或元件中的任一者。
更特定言之，在圖10中，光子脈衝1030展示為以LED列1016中之特定LED為目標。目標LED包括LED列1016之電觸點1020中之兩個電觸點1040及1042。光子脈衝1030經聚焦以接近目標LED之電觸點1040及1042而誘發或沈積熱能。在至少一個具體實例中，電觸點1040及1042可分別為目標LED之n觸點及p觸點（或反之亦然）。背板1018之電觸點1022中之電觸點1044對應於且（經由所誘發的熱能）接合至目標LED之電觸點1040。相似地，背板1018之電觸點1022中之電觸點1046對應於且（經由所誘發的熱能）接合至目標LED之電觸點1042。在圖10中，光子脈衝1030選擇性地以LED為目標，以將特定LED之電觸點1040、1042電耦接至背板1018之對應電觸點1044、1046。調變光子脈衝1030之時間輪廓及空間輪廓以接近目標LED而在時間上及空間上局部化所誘發的熱能。藉由使熱能局部化，不利的熱效應受到控制，例如被最小化或至少減少。舉例而言，作為熱能之局部化之結果，歸因於LED列1016及背板1018之各別CTE之失配的電觸點1020及電觸點1022中之對應電觸點對的任何未對準被最小化或至少減少。
相似於圖9B中之光子脈衝930，光子脈衝1030傳遞穿透光學透明PPH 1024以照射LED列1016。相似於圖9A至圖9B之PPH 924，PPH 1024包括致動載玻片1012及拾取頭1014。相比於圖9A至圖9B之PPH 924及圖8A至圖8B之PPH 806，PPH 1024包括單一拾取頭1014，而非用於包括於LED列1016中之單片的LED晶片中之每一者的單獨拾取頭。在至少一個非限制性具體實例中，黏著至LED列1016之拾取頭1014之表面之空間尺寸可為大約4000 μm×50 μm。在另一非限制性具體實例中，尺寸為大約5000 μm×50 μm。拾取頭1014之表面之空間尺寸可與LED列1016之上表面之空間尺寸匹配或至少相似。可經由圖10中未展示之控制器調變光子脈衝1030之時間輪廓、空間輪廓、脈衝頻率及/或掃描頻率中之至少一者以控制不利的熱效應。
LED列1016可相似於圖7C之LED列740、圖8A至圖8B之LED列816或圖9A至圖9B之LED列916中的任一者。舉例而言，LED列1016包括相似於圖7A之單片的LED晶片720的三個單片的LED晶片，其中單片的LED晶片中之每一者包括複數個整合式LED。相比於圖9A至圖9B之LED列916，包括於LED列1016中之LED之電觸點經組態及配置以使得單一LED之兩個電觸點皆在圖10中可見。在圖10中，n觸點可不遮擋p觸點（或反之亦然）。實情為，目標LED之n觸點及p觸點兩者分別作為電觸點1040及1042在圖10中可見（或反之亦然）。
背板1018可為用於顯示裝置之矽（Si）背板。在一些具體實例中，背板1018可相似於以下各者及/或包括於以下各者中：圖3至圖4之背板348、圖8A至圖8B之目標基板832及/或圖9A至圖9B之目標基板918。在至少一個具體實例中，LED控制電路可製造於背板1018上。更具體言之，互補金屬氧化物半導體（complementary metal-oxide-semiconductor；CMOS）結構可製造於背板1018上以形成LED控制電路。在電觸點1020電耦接至電觸點1022後，背板1018之控制電路可操作LED列1016中之LED，使得LED充當用於顯示裝置之像素。
在系統1000中，背板1018安裝於真空夾盤1028上。真空夾盤1028可相似於圖8A至圖8B之目標檯830及/或包括於該目標檯中。在一些具體實例中，可冷卻真空夾盤1028以進一步控制不利的熱效應。在至少一個具體實例中，真空夾盤可冷卻至大約4℃之溫度以進一步控制與經由光子脈衝1030誘發之熱能相關聯的不利的熱效應。LED列1020之長度由L指示。在至少一個非限制性具體實例中，L為約4 mm。如上文所論述，在一些具體實例中，LED列1016之電觸點1020可由銅-錫（CuSn）合金製成，且背板1018之電觸點1022可由銅（Cu）合金製成。在其他具體實例中，電觸點1020及/或1022中之至少一者可為金（Au）及/或銀（Ag）電觸點。如通篇所提及，觸點及/或互連件不限於CuSn或Au觸點。觸點可由其他金屬或非金屬導體及/或導電合金構成。觸點可具有或不具有助熔劑及/或底部填充物。在其他具體實例中，觸點可包括助熔劑及/或底部填充物。在一些具體實例中，拾取頭1014可為適型但不可重複使用的拾取頭。適型拾取頭1014可包括不可重複使用的聚合物層，諸如但不限於聚二甲基矽氧烷（polydimethylsiloxane；PDMS）。如上文所提及，在一些具體實例中，PDMS拾取頭可為可重複使用的拾取頭。亦即，PDMS拾取頭可重複使用於至少若干拾取事件。
由光子脈衝1030誘發之熱能在LED列1016內的分佈由橢圓形1032指示。相比於實質上由目標LED之電觸點826及/或彼目標基板818之對應電觸點828吸收的圖8B之光子脈衝830，光子脈衝1030實質上在LED列1016中之目標LED之本體（或主體）內被吸收。如由橢圓形1032所展示，由光子脈衝1030誘發之熱能實質上在目標LED內且接近目標LED之觸點1040及1042而在空間上局部化。熱能之局部化之特徵在於如圖10中所展示之熱擴散長度（ l T ）。熱擴散長度（且因此熱能之局部化）取決於LED列1016及光子脈衝1030之各種性質及/或特徵。可調變LED列1016及光子脈衝1030之各種性質及/或特徵中之任一者以控制熱擴散長度。藉由控制由光子脈衝1030誘發之熱能的熱擴散長度，使所誘發的熱能局部化。藉由使熱能充分局部化，不利的熱效應可減少。
熱擴散長度可取決於LED列1016之半導體材料之熱擴散率係數（D），以及取決於單片的LED晶片之幾何條件（例如，厚度、長度及寬度）的一或多個因素。如通篇所提及，LED可由諸如但不限於GaN及GaAs之各種半導體材料製成。在GaN LED之一個非限制性具體實例中。在GaN LED之一個非限制性具體實例中，
Figure 02_image001
。熱擴散長度可取決於光子脈衝1030之空間輪廓及/或時間輪廓。舉例而言，熱擴散長度可取決於光子脈衝1030之空間脈衝寬度（例如，光束點尺寸及/或形狀）及時間脈衝寬度（例如，脈衝持續時間）。在各種具體實例中，熱擴散長度可至少近似地模型化以標度為
Figure 02_image003
，其中 D（亦即，熱擴散率係數）取決於半導體材料之物理性質， τ表示時間脈衝寬度，且ξ為取決於包括於LED列516中之LED之幾何條件的幾何因數。在一些具體實例中。在一些具體實例中，調變時間輪廓及/或空間輪廓，使得熱擴散長度為約數十奈米。舉例而言，時間脈衝寬度可縮減至亞皮秒值。因此，所誘發的熱能被局部化至比包括於LED中之結構小得多的體積。在其他具體實例中，可控制熱擴散長度以包括值。在一些具體實例中，調變時間輪廓及/或空間輪廓，使得熱擴散長度為約數十奈米。舉例而言，時間脈衝寬度可縮減至亞皮秒值。因此，所誘發的熱能被局部化至比包括於LED中之結構小得多的體積。在其他具體實例中，可控制熱擴散長度以包括值 ξ≈ 1。在一些具體實例中，調變時間輪廓及/或空間輪廓，使得熱擴散長度為約數十奈米。舉例而言，時間脈衝寬度可縮減至亞皮秒值。因此，所誘發的熱能被局部化至比包括於LED中之結構小得多的體積。在其他具體實例中，可控制熱擴散長度以包括以幾微米或數十微米量測之值。舉例而言，具有數十奈秒之脈衝持續時間的雷射脈衝可能使熱能局部化至約包括於LED中之結構之尺寸的體積。
因此，為了控制不利的熱效應（例如，對應電連接件對之未對準），同時亦最佳化或至少提高所得電耦接之品質，可基於半導體晶片幾何條件（例如，厚度、長度及寬度）、半導體材料（例如，GaN或GaAs）、雷射之波長及帶隙、包括於電觸點中之材料（例如，Cu、CuSn或Au）及目標基板1028之溫度中的一或多者而調變脈衝雷射之空間輪廓及/或時間輪廓以及脈衝頻率（例如，脈衝重複率）及掃描頻率（例如，掃描速度）。調變雷射脈衝之空間輪廓可包括調變及/或改變脈衝之空間特徵，所述空間特徵諸如但不限於空間脈衝寬度、光束點尺寸（例如，將光束點尺寸自亞微米值改變成在數十微米範圍內之值）、光束點形狀（例如，圓形或線性）、雷射通量（例如，在0至100 mJ/cm 2範圍內）及其類似者。調變雷射脈衝之時間輪廓可包括調變及/或改變脈衝之時間特徵，所述時間特徵諸如但不限於時間脈衝寬度、脈衝持續時間或其類似者。舉例而言，時間脈衝寬度可自亞皮秒值改變為約100奈秒之值。脈衝頻率可在1 Hz與數十或甚至數百MHz之間的值間變化。
在各種具體實例中，可採用多個及/或單獨光子脈衝來接合、貼附及/或電耦接至少兩個半導體裝置之電觸點。單獨脈衝可來自多個及/或單獨光子源。單獨光子脈衝可由光子之單獨波長及/或光束點尺寸構成。每一單獨光子脈衝可提供不同數目個脈衝、工作循環及/或能階以最佳化接合製程。舉例而言，不同半導體裝置中之不同金屬化方案可能需要不同波長、光束點尺寸、不同數目個脈衝、工作循環、能階及其類似者。可基於半導體裝置及/或電觸點之特徵、幾何條件及/或材料而分別調變單獨光子脈衝之各種特性中之每一者（例如，時間輪廓、空間輪廓及其類似者）以最佳化電觸點之接合。可經由光束組合器組合多個單獨脈衝及/或來自單獨光子源之單獨脈衝以使用各種聚焦光學組件（例如一或多個光學透鏡）形成單一光束點。亦即，可組合多個光子脈衝以照射半導體裝置從而接合半導體裝置之電觸點。可分別調變每一光子脈衝之空間輪廓及/或時間輪廓以最佳化接合製程。
圖11A為說明根據各種具體實例之LED列的側視圖，該LED列包括施加至LED列之頂面的彈性界面層（e層）。LED列1116可相似於圖7C之LED列740。除了三個單片的LED晶片及電觸點之外，LED列1116亦包括施加於LED列1116之上表面上的e層1150。e層可包括聚二甲基矽氧烷（polydimethylsiloxane；PDMS）。
圖11B為說明採用可重複使用的拾取頭將LED列定位於目標基板上之橫截面圖。系統1100可採用一或多種方法以將半導體裝置電耦接至目標基板，該一或多種方法諸如但不限於圖14之方法1400。系統1100可用以裝配顯示裝置，諸如但不限於圖1A至圖1B之HMD 100及/或圖15之顯示裝置1500。系統1100可相似於圖10之系統1000。舉例而言，在圖11中，系統1100展示為經由雷射脈衝1130將LED列1116之電觸點接合至目標基板1118之電觸點。經由雷射脈衝1130之時間輪廓及/或空間輪廓之調變，所誘發的熱能被充分局部化且任何不利的熱效應受到充分控制。
如圖11A至圖11B中所展示，LED列1116包括e層1150。系統1100包括PPH 1124。相比於圖10之PPH 1024之拾取頭1014，PPH 1124包括光學透明且可重複使用的拾取頭1114。拾取頭1114可為非適型拾取頭。拾取頭1114可由光學透明熔融矽石製成。拾取頭1114黏著至LED列1116之e層1150。對於圖11A至圖11B中所展示之具體實例，由於LED列1116之上表面之表面積明顯較大，因此e層之施加明顯比將e層施加至個別LED晶粒或晶片之較小上表面更容易。舉例而言，LED無需為離散或單體化LED。實情為，如至少結合圖7B所展示及論述，個別LED可整合至至少包括包含10個晶片之全部LED列的單片的LED晶片中。在此類矩形單片的晶片結構之情況下，製造e層明顯比在單體化LED或離散LED晶片之群組上製造e層更容易。此外，拾取、操控單一單片的LED晶片及將其與背板對準明顯比單體化LED上之相似操作更容易。
因為可重複使用的拾取頭1114可經由e層1150拾取整個LED列1116且將該LED列定位於目標基板1118上，且e層1150相對易於施加至LED列1116之上表面，所以圖11A至圖11B中所展示之具體實例提供優於拾取及定位個別LED晶片之習知方法的各種優點。舉例而言，相比於將個別LED定位於目標基板上之習知方法，圖11A至圖11B之具體實例更高效且實現顯示裝置之更快裝配。
圖12A為說明根據各種具體實例之用於在LED列上掃描脈衝光子源以用於將LED選擇性接合至目標基板之系統1200的圖。系統1200可採用一或多種方法以將半導體裝置電耦接至目標基板，該一或多種方法諸如但不限於圖14之方法1400。系統1200可用以裝配顯示裝置，諸如但不限於圖1A至圖1B之顯示裝置104及/或圖15之顯示裝置1500。系統1200可相似於先前論述之系統800、900、1000或1100中之任一者。系統1200包括脈衝光子源1202、致動鏡面1204、PPH 1214、LED列1216、目標基板1218及目標載體1220。此等各種組件可相似於在先前系統中所論述之對應組件。舉例而言，相似於本文中所論述之其他脈衝光子源，脈衝光子源1203可發射光子脈衝1230。相似於系統900之致動鏡面904，致動鏡面1204可在LED列1216上掃描光子脈衝1230。可調變光子脈衝1230之空間輪廓及時間輪廓以及脈衝頻率及掃描頻率以控制不利的熱效應。可經由對致動鏡面1204之控制而調變掃描頻率。掃描光子脈衝之掃描頻率（及方向）由標記為掃描頻率之向量展示。舉例而言，可在LED列1216之上表面上自左至右（或以任何其他掃描型樣）掃描光子脈衝1230。應注意，在系統1200中，光子脈衝1230入射於LED列1216之頂面1222上且照射該頂面。橢圓形1232指示光子脈衝1230實質上由LED列1216吸收，且熱效應被局部化至LED列1216內之單一LED之單一電觸點或電觸點對。
圖12B為說明根據各種具體實例之用於在LED列上掃描脈衝光子源以用於將LED選擇性接合至目標基板之替代系統1250的圖。系統1250可採用一或多種方法以將半導體裝置電耦接至目標基板，該一或多種方法諸如但不限於圖14之方法1400。系統1250可用以裝配顯示裝置，諸如但不限於圖1A至圖1B之顯示裝置104及/或圖15之顯示裝置1500。系統1250可相似於圖12A之系統1200，原因在於系統1250包括脈衝光子源1252、致動鏡面1254、PPH 1214、LED列1216、目標基板1218及目標載體1220。在至少一些具體實例中，本文中所論述之系統（包括系統1250）可包括用以調變光子脈衝之空間輪廓的一或多個光學元件。舉例而言，系統1250包括透鏡1256以聚焦或塑形光子脈衝1260之空間輪廓。
相比於系統1200，系統1250之脈衝光子源1252、致動鏡面1254及透鏡1256經組態及配置以使得光子脈衝1260入射於目標基板1218之背（或底）面1224上且照射該背（或底）面。因此，在一些具體實例中，光子脈衝1260可透射通過目標載體1220及目標基板1218之至少一部分。在此等具體實例中，目標載體1220及/或目標基板1218可至少部分地對光子脈衝1260為光學透明。舉例而言，目標基板1220及/或目標基板1218可由光學透明玻璃構成。橢圓形1262指示光子脈衝1260實質上由目標基板1218吸收，且熱效應被局部化至目標基板1218之單一電觸點或電觸點對。如圖12B中所展示，在一個具體實例中，目標載體1220可為光學透明的且不吸收光子脈衝1260。可調變光子脈衝1260之波長及/或透鏡1256之焦距，使得光子脈衝1260之能量之相當大的部分在目標基板1218之主體內被吸收。
圖12C為說明根據各種具體實例之用於在LED列上掃描脈衝光子源以用於將LED選擇性接合至目標基板之又一替代系統1270的圖。系統1270可採用一或多種方法以將半導體裝置電耦接至目標基板，該一或多種方法諸如但不限於圖14之方法1400。系統1250可用以裝配顯示裝置，諸如但不限於圖1A至圖1B之顯示裝置104及/或圖15之顯示裝置1500。系統1270可相似於圖12B之系統1250，原因在於系統1270包括脈衝光子源1272、致動鏡面1274、透鏡1276、PPH 1214、LED列1216、目標基板1218及目標載體1220。
相似於圖12B之系統1250，系統1270之脈衝光子源1272、致動鏡面1274及透鏡1276經組態及配置以使得光子脈衝1290入射於目標基板1218之背（或底）面1224上且照射該背（或底）面。相比於光子脈衝1260在目標基板1218內被吸收之系統1250，在圖12C中，橢圓形1292指示光子脈衝1290實質上由LED列1216吸收，且熱效應被局部化至LED列1216內之單一LED之單一電觸點或電觸點對。亦即，光子脈衝1290透射通過目標載體1220及目標基板1218兩者而無顯著能量損失。以此方式，在LED列1216中之單一LED內誘發及/或局部化經由光子脈衝1290誘發之熱能。在一些具體實例中，在LED列中之一對LED內誘發及/或局部化熱能。在一些具體實例中，在LED列1216中之單一LED之一電觸點或一對電觸點處使熱能局部化。在此等具體實例中，目標載體1220及目標基板1218對光子脈衝1290光學透明。在圖12C中，目標載體1220及目標基板1218可為光學透明的且不吸收光子脈衝1260。舉例而言，目標載體1220及目標基板可由光學透明玻璃構成。可調變光子脈衝1290之波長及/或透鏡1276之焦距，使得入射於目標基板1218之背面1224上的光子脈衝1290透射通過目標載體1220及目標基板1218，而無顯著能量損失。實情為，光子脈衝1290之能量之相當大的部分在包括於LED列1216中之單一LED之主體內被吸收。在此類具體實例中，熱效應可被局部化至包括於LED列中之單一LED之一電觸點（或一對電觸點）。在其他具體實例中，光子脈衝1290之能量之相當大的部分在包括於LED列1216中之兩個（或更多個）LED之主體內被吸收。
圖13為說明根據各種具體實例之用於採用專用拾取頭經由脈衝光子源選擇性接合LED列之系統的圖。系統1300可採用一或多種方法以將半導體裝置電耦接至目標基板，該一或多種方法諸如但不限於圖14之方法1400。系統1300可用以裝配顯示裝置，諸如但不限於圖15之顯示裝置1500。系統1300可相似於先前論述之系統中之任一者。舉例而言，相似於圖9A至圖9B之系統900，系統1300包括脈衝光子源1302、致動鏡面1304、雙色鏡1306、成像裝置1308、顯微鏡物鏡1310、LED列1316、背板1318、PPH 1324及真空夾盤1328。真空夾盤1328可經由熱電冷卻法冷卻，該熱電冷卻法諸如但不限於採用帕耳帖效應以產生遠離真空夾盤1328之熱流的方法。舉例而言，可採用帕耳帖單元（圖13中未展示）將真空夾盤1328冷卻至大約4℃之溫度。
背板1318包括LED驅動器IC 1360，該LED驅動器IC在背板1318定位於系統1300內之真空夾盤1328上之前預接合至背板1318上。LED驅動器IC 1360可驅動包括於背板1318中之控制電路信號，所述控制電路信號控制包括於LED列1316中之LED。相比於LED列1316之高度，LED驅動器IC 1360之高度較大。
PPH 1324可相似於圖9A至圖9B之PPH 924，原因在於PPH 1324包括致動載玻片1312及拾取頭1314。應注意，拾取頭1314之厚度已增加以使得相對高的LED驅動器IC 1360能夠適配於致動載玻片1312下方。能夠適應系統1300內之LED驅動器IC 1360之高度允許LED驅動器電路1360原位接合至背板1318。因此，在各種具體實例中，可調變拾取頭1314之形狀以適應不同晶片幾何條件且允許原位接合具有不同幾何條件之晶片。亦即，因為雷射脈衝1330透射通過光學透明拾取頭1314，且拾取頭1314不實質上吸收該脈衝中之光子，所以可改變拾取頭1314之厚度（或高度）以適應各種晶片幾何條件。此能力進一步提高裝配顯示裝置之速度及效率。 用於經由脈衝雷射選擇性地接合半導體裝置之一般化製程
圖14說明根據各種具體實例之用於經由脈衝光子源選擇性地接合半導體裝置及控制不利的熱效應之增強處理流程的一個具體實例。製程1400可用以將半導體裝置之電觸點接合、貼附及/或電耦接至目標基板之電觸點，同時控制與由脈衝光子源所發射之光子脈衝誘發之熱能相關聯的不利的熱效應。系統1400可用以裝配顯示裝置，諸如但不限於圖1A至圖1B之顯示裝置104及/或圖15之顯示裝置1500。
製程1400之至少部分可由圖8A至圖13之系統800、900、1000、1100、1200或1300中之任一者實施。因而，半導體裝置可包括LED列，諸如但不限於圖8A至圖8B之LED列816及/或圖9A至圖9B之LED列916。在至少一個具體實例中，包括於LED列中之LED相似於圖6A之LED 600A及/或圖6B之600B。LED可為μLED。半導體裝置可為另一類型之發光組件（light-emitting component；LEC）。在其他具體實例中，半導體裝置無需為發光裝置。舉例而言，半導體裝置可包括電晶體、非發光二極體、電阻元件、電容器、微機電（microelectromechanical；MEMS）裝置及其類似者。在一些具體實例中，半導體裝置可包括邏輯裝置（例如，處理器及/或邏輯閘陣列）、記憶體裝置（例如，SRAM、DRAM及/或EEPROM）或任何其他積體電路（integrated circuit；IC）裝置。半導體裝置可包括半導體裝置之線性或2D陣列。目標基板可為用於顯示器之背板，諸如但不限於圖3至圖4之背板348、圖10之背板1018及/或圖15之背板1502。在一些具體實例中，LED列為第一半導體裝置，且目標基板為第二半導體裝置。製程1400之各種操作、區塊、動作及/或步驟可經由在處理器裝置及/或控制器裝置上執行指令來實施。當執行指令時，處理器裝置及/或控制器裝置可引起製程1400之各種操作、區塊、動作及/或步驟之執行。指令可儲存於一個及/或多個非暫時性電腦可讀儲存媒體上。
如本文中所使用，一個及/或多個電腦可讀儲存媒體可為任何可用媒體，該媒體可由計算裝置存取且包括揮發性及非揮發性媒體以及可移除式及非可移除式媒體兩者。作為實例而非限制，電腦可讀媒體可包含電腦儲存媒體及通信媒體。電腦儲存媒體包括在任何方法或技術中實施之用於儲存資訊（諸如，電腦可讀指令、資料結構、程式模組或其他資料）的揮發性及非揮發性、可移除式及非可移除式媒體兩者。電腦儲存媒體包括但不限於RAM、ROM、EEPROM、快閃記憶體或其他記憶體技術、CD-ROM、數位多功能光碟（digital versatile disk；DVD）或其他光碟儲存器、匣式磁帶、磁帶、磁碟儲存器或其他磁性儲存裝置，或可用以儲存所要資訊且可由計算裝置存取之任何其他媒體。非暫時性電腦可讀儲存媒體本身不包含信號。通信媒體典型地體現電腦可讀指令、資料結構、程式模組或諸如載波或其他輸送機構之經調變資料信號中的其他資料，且包括任何資訊遞送媒體。術語「經調變資料信號」意謂以使得在信號中編碼資訊之方式設定或改變其特性中之一或多者的信號。作為實例而非限制，通信媒體包括有線媒體（諸如，有線網路或直接有線連接）及無線媒體（諸如，聲波、RF、紅外線及其他無線媒體）。以上各者之中任一者的組合亦應包括於電腦可讀媒體之範圍內。
製程1400在區塊1402處開始，在該區塊中，判定用於脈衝光子源之操作參數。可基於半導體裝置、目標基板及/或脈衝光子源而判定操作參數。經判定操作參數可包括可經控制及/或改變以調變由脈衝光子源發射之光子脈衝之時間輪廓或空間輪廓中之至少一者以便控制不利的熱效應的任何操作參數之值。
經判定操作參數可包括光子脈衝之時間脈衝寬度及/或空間脈衝寬度。舉例而言，操作參數可包括光子脈衝之脈衝持續時間、光束點尺寸及/或光束點形狀。作為另一實例，操作參數亦可包括光子脈衝之脈衝頻率（例如，脈衝重複率）及/或掃描頻率（例如，掃描速度）。作為又一實例，操作參數可包括光子脈衝之通量。操作參數可基於包括於半導體裝置及/或目標基板中之半導體材料及/或導電材料（例如，包括於電觸點中之材料）。舉例而言，操作參數可基於半導體材料之熱擴散率。操作參數亦可基於半導體裝置及/或目標裝置之幾何條件。操作參數可進一步基於由脈衝光子源發射之光子之波長。操作參數可基於固持目標基板之目標檯（例如，經冷卻真空夾盤）之溫度。
判定操作參數可包括判定與光子脈衝相關聯之熱擴散長度。熱擴散長度可基於半導體材料之熱擴散率、半導體裝置之幾何條件及光子脈衝之空間輪廓及/或時間輪廓。判定操作參數，使得由照射半導體裝置之光子脈衝所誘發之熱能引起的不利的熱效應得以充分調變，同時引起半導體裝置及目標基板之電觸點之高品質機械耦接及電耦接。在一些具體實例中，使不利的熱效應在半導體裝置之一電觸點（或一對電觸點）處局部化。
在區塊1404處，採用取放頭（pick and place head；PPH）（或PPH之拾取頭）來拾取半導體裝置。舉例而言，可自載體基板拾取半導體裝置，該載體基板諸如但不限於圖8A至圖8B之載體基板822。在一些具體實例中，在區塊1404處，採用PPH（及/或拾取頭）自待定位於目標基板上方之載體基板輸送半導體裝置。
在區塊1406處，採用PPH（或拾取頭）來對準半導體裝置。對準半導體裝置可包括將半導體裝置之電觸點與目標基板之對應電觸點對準。對準半導體裝置可包括將半導體裝置之電觸點與目標基板之對應電觸點在空間上對準。在區塊1408處，採用PPH（或讀取頭）來降低經對準半導體裝置。降低半導體裝置可包括將第一半導體裝置定位成接近於目標基板。
另外，在區塊1406處，可採用PPH（及/或拾取頭）抵靠目標基板緊密且牢固地固持第一半導體裝置，直至第一半導體裝置與目標基板之間的所有（或至少其相當大的部分）電觸點彼此接觸或至少具有小於10 nm之間隙為止。此PPH（及/或拾取頭）可在整個接合作業階段中保持處於相同條件（緊密及/或牢固地固持第一半導體裝置）及位置（確保第一半導體裝置與目標基板之間的電觸點被對準），直至最後一個電觸點由脈衝雷射接合為止。此PPH（及/或拾取頭）被視為對脈衝雷射完全或幾乎完全「透明」，該PPH不會吸收或自脈衝雷射吸收至少可忽略的能量，此可能影響接合效應或拾取頭。拾取頭可避免歸因於由脈衝雷射之能量引起的劣化效應而損傷及/或損失其功能。
在區塊1410處，經由用於脈衝光子源之經判定操作參數操作脈衝光子源。在一些具體實例中，控制器可操作脈衝光子源。控制器可基於經判定操作參數而控制光子脈衝之時間輪廓及/或空間輪廓。操作脈衝光子源可包括傳遞具有基於操作參數而調變之時間輪廓及/或空間輪廓的光子脈衝。如通篇所提及，調變被傳遞的光子脈衝之時間輪廓及/或空間輪廓以控制與由光子脈衝誘發之熱能相關聯的不利的熱效應。熱能將半導體裝置之經對準電觸點接合至目標基板之對應電觸點。舉例而言，熱能可催化化學鍵結、金屬接合、共價鍵結及/或聚合鍵結（例如，在底部填充物材料及聚合材料內）中之至少一者之形成。在至少一個具體實例中，光子脈衝照射半導體裝置。在一些具體實例中，當PPH（經由讀取頭）仍耦接（或黏著）至半導體裝置時，光子脈衝可傳遞穿透PPH（及拾取頭）。藉由使光子脈衝傳遞穿透PPH，PPH可使半導體裝置之對準穩定，從而進一步控制不利的熱效應。操作脈衝光子源可包括在半導體裝置上掃描脈衝光子源以選擇性地接合觸點中之每一者。在區塊1412處，自半導體裝置解耦PPH，且可抬起PPH以將另一半導體裝置輸送至目標基板。 額外顯示裝置
圖15示意性地說明根據各種具體實例之顯示裝置。顯示裝置1500包括顯示背板1502。背板1502可為其上配置有複數個電觸點之顯示基板。複數個發光組件（light-emitting component；LEC）可形成像素1504之2D陣列。舉例而言，像素1004之陣列中之每一像素可包括三個LEC：紅色（red；R）LEC、綠色（green；G）LEC及藍色（blue；B）LEC。三個LEC可形成RGB像素。如圖15中所展示，像素1504可配置於像素之列及行中。LECs可配置於列中以形成像素1504之列及行。每一LEC可包括電觸點中之一或多者。舉例而言，每一LEC可包括至少兩個電引線，例如n觸點及p觸點。LEC可為LED或μLED。因此，顯示裝置1500可為μLED顯示器之LED顯示器。複數個電耦接件將LEC之引線貼附至背板1502之對應電觸點。背板1502可包括用以控制包括像素1504之LEC之操作的LEC控制電路1508。背板1502可另外包括LEC驅動器積體電路（integrated circuit；IC）1506。LEC驅動器IC 1506可包括與圖13之LED驅動器IC 1360相似的功能性。
顯示裝置1500可經由圖14之方法1400至少部分地裝配。在一些具體實例中，顯示裝置1500可包括於行動、非行動及/或可穿戴計算裝置中。舉例而言，顯示裝置1500可整合至諸如但不限於以下各者之裝置中：智慧型手機、平板電腦、智慧型手錶、膝上型電腦、桌上型電腦、電視（television；TV）及頭戴式裝置，諸如虛擬實境（virtual reality；VR）及擴增實境（augmented reality；AR）裝置。在各種具體實例中，顯示裝置1500可包括於圖1A至圖1B之顯示裝置104中。亦即，顯示裝置1500可為包括於頭戴式計算裝置（諸如但不限於圖1A至圖1B之HMD 100）中之近眼顯示器（near-eye display；NED）。因而，背板1502可相似於圖3至圖4之背板348。 用於經由雷射選擇性地使耦接半導體裝置之電接合件退火的一般化製程
圖16說明根據各種具體實例之用於經由光子源選擇性地使耦接半導體裝置之電接合件退火及控制不利的熱效應之增強處理流程的一個具體實例。製程1600之一些具體實例關於經由一或多個額外光子束使第一半導體裝置（例如，半導體裝置1604）與第二半導體裝置（例如，目標基板1602）之間的電接合件退火。經由光子束使電接合件退火可加強電接合件之機械完整性，且增強接合件之電氣效能及/或特性（例如，減少電阻、增強阻抗匹配及其類似者）。相似地，如上文所論述，且為了控制不利的熱效應，可根據第一半導體裝置及目標基板之材料、幾何條件（例如，特徵尺寸及接觸間距）及熱性質的需要而選擇及/或調變退火光子脈衝之時間輪廓及/或空間輪廓。
製程1600可用以使藉由本文中所論述之各種具體實例中之任一者形成、生成及/或產生之電接合件中的任一者退火。舉例而言，製程1600可用以使由如通篇所論述之脈衝雷射形成之電接合件中的任一者退火。然而，具體實例不限於此，且製程1600可用以使藉由其他方法形成之電接合件退火，所述方法諸如但不限於連續光子源、習知焊接及其類似者。
經由製程1600使電接合件退火可增強電接合件之機械完整性及/或電完整性，同時控制與將熱能提供至半導體裝置相關聯之任何不利的影響，如通篇所論述。增強電接合件之機械完整性可包括使電觸點之間的電接合件機械地穩定及/或機械加強，其中電接合件可機械地耦接至少兩個半導體裝置。增強電接合件之電完整性可包括增加電觸點之間的電接合件之電性質。舉例而言，增加電性質可包括增加接合件之電導率（或降低電阻），增強觸點之間的阻抗匹配，增加接合件之預期電壽命及/或機械壽命，及其類似者。使電接合件退火可包括在已（例如，經由先前提供之其他熱能）形成、生成及或產生接合件之後將熱能提供至接合件。製程1600之具體實例可控制及/或減輕與為退火提供之熱能相關聯的熱效應（例如，CTE失配，其可能導致觸點之未對準）。
製程1600之步驟1620可包括定位目標半導體裝置（例如，背板及/或目標基板1602）。在步驟1640處，製程可包括將另一半導體裝置（例如，半導體裝置1604）定位成接近目標基板1604。另外，在步驟1640處，可在半導體裝置1604及目標基板1602之電觸點之間形成、產生及/或生成一或多個電接合件。舉例而言，圖16展示觸點之間的複數個電接合件，其包括但不限於第一電接合件1612及第二電接合件1614。電接合件可經由本文中所論述之具體實例中之任一者（例如，藉由用以控制熱效應之一或多個光子脈衝）形成。在一些具體實例中，半導體裝置1604可為以下各者中之任一者：本文中所論述之半導體裝置，諸如但不限於圖8A至圖8B之LED裝置810。因而，半導體裝置1604可包括安置於半導體裝置1604之第一表面1606與第二表面1608之間的主動層1610（例如，用於LED之一或多個量子井之層）。其他具體實例不限於此，且目標基板1602及/或半導體裝置1604可為幾乎任何半導體裝置。
在步驟1660處，將經局部化熱能提供至第一電接合件1612。所提供之熱能可使電接合件1612退火。熱能可由光子源提供。舉例而言，光子源可傳遞光子束1616，其中光子束1616由半導體裝置1604及/或目標基板1602中之至少一者吸收。光子束1616之吸收可誘發經提供以使第一電接合件1612退火之經局部化熱能。熱能可經由將光子束1616聚焦至電觸點中之一或多者而局部化。亦即，光子束1616之空間輪廓可經調整以使熱能局部化。被傳遞光子束1616可為除了提供形成、產生及/或生成第一電接合件1612之熱能之光子束（例如，光子脈衝）之外的光子束。因此，使第一電接合件1612退火之熱能可為除了形成第一電接合件1612之熱能之外的熱能。光子源可為雷射，因此光子束1616可為雷射光束。在各種具體實例中，光子束可為具有經選擇以控制與所誘發的熱能相關聯之熱效應之時間輪廓及/或空間輪廓的光子脈衝。光子脈衝1616之時間輪廓及/或空間輪廓可經選擇、控制及/或調變以控制與熱能及/或第一電接合件1612之退火相關聯的各種熱效應中之任一者，如在各種具體實例中之任一者中所論述。
在圖16中所展示之具體實例中，光子脈衝1616照射半導體裝置1604之第一表面1606。在圖16中未展示之其他具體實例中，光子脈衝1616可照射目標基板1602。坡印廷向量1666說明光子脈衝1616之定向能通量。在至少一個具體實例中，可採用兩個或更多個光子脈衝使第一電接合件1612退火。舉例而言，光子脈衝中之至少一者可照射半導體裝置1604，而至少一個其他光子脈衝可照射目標基板1602。在各種具體實例中，兩個或更多個光子脈衝可為相對光子脈衝，諸如圖19中所展示之所述相對光子脈衝。因而，照射半導體裝置1604之第一光子脈衝可具有第一坡印廷向量（例如，坡印廷向量1666），且照射目標基板1602之第二光子脈衝可具有第二坡印廷向量（圖16中未展示）。第一坡印廷向量及第二坡印廷向量可為實質上對準之坡印廷向量。在第一坡印廷向量及第二坡印廷向量為相反坡印廷向量之具體實例中，坡印廷向量可為實質上對準之坡印廷向量。在一些非限制性具體實例中，第一坡印廷向量及第二坡印廷向量可為實質上相對且實質上同軸的坡印廷向量，如圖19中所展示。
除了選擇、調變及/或控制光子束1616之時間輪廓及/或空間輪廓之外，亦可選擇光子脈衝1616之光子之波長，使得與光子脈衝1616相關聯之輻射之至少相當大的量在半導體裝置1604之所選區及/或目標基板1602之所選區中被吸收。舉例而言，當照射半導體裝置1604之第一表面1606時，波長可經選擇以使得與光子束1616相關聯之雷射輻射實質上由半導體裝置1604之安置於半導體裝置1604之第一表面1606與第二表面1608之間（或中間）的部分或區吸收。在至少一個具體實例中，波長經選擇以使得雷射輻射實質上在安置於半導體裝置1604之照射表面（例如，第一表面1606）與主動層1610中間的區中被吸收。步驟1660中所展示之空間輪廓1618示意性地說明半導體裝置1604之區，光子束1616之雷射輻射實質上在該區中被吸收。應注意，雷射輻射實質上被吸收之吸收區（例如，空間輪廓1618）安置於照射表面1606與主動層1610中間。因此，光子脈衝1616之雷射輻射不傳遞穿透半導體裝置1604之量子井（位於主動層1610中）。即使雷射輻射實質上在區1618中被吸收，所誘發的熱能之至少一部分亦可經由熱擴散或其他熱轉移機制流動通過主動層1610且流動至第一電接合件1612。應注意，熱能可能對主動層1610內之量子井沒有明顯熱損傷影響。然而，與主動層1610之量子井一起發生之離子化可能誘發輻射損傷（例如，實現帶隙能量及/或帶隙區），且降低半導體裝置1604之效能。因此，雷射脈衝1616（或本文中所論述之任何其他雷射/光子脈衝及/或光束）之波長可經選擇以避免、減輕或至少減少與雷射輻射相關聯的對半導體裝置1604之任何輻射損傷之量，同時仍使第一電接合件1612退火。
在一些具體實例中，當半導體裝置1604由砷化鎵（GaAs）、氮化鎵（GaN）或其他鎵基化合物構成以使得電離輻射實質上在區1618中被吸收（亦即，半導體裝置1604之主體材料對光子束1616相對不透明）時，光子之波長可在紫外線（ultraviolet；UV）範圍內。在至少一個具體實例中，波長可小於360 nm。在其他具體實例中，光子之波長可在電磁（electromagnetic；EM）頻譜之可見區內。在又其他具體實例中，光子之波長在EM頻譜之紅外線（infrared；IR）區內。舉例而言，光子源可為二氧化碳（CO 2）雷射，其中波長為約10微米（例如，中IR雷射）。
如通篇所論述，為了控制熱效應，可基於熱擴散長度而選擇光子脈衝1616之時間輪廓及/或空間輪廓，該熱擴散長度取決於雷射輻射將傳遞穿透之主體材料以及雷射脈衝持續時間（例如，時間脈衝寬度）及/或波長。如通篇所論述，熱擴散長度可至少近似地模型化以標度為
Figure 02_image005
，其中 D取決於半導體材料之物理性質， τ表示時間脈衝寬度，且ξ為取決於經照射裝置（例如，半導體裝置1604或目標基板1602）之幾何條件的幾何因數。在GaN LED之一個非限制性具體實例中，
Figure 02_image007
。在一些具體實例中，時間脈衝寬度可在1微秒至10微秒之範圍內。時間脈衝寬度為約10 ns脈衝之GaN之熱擴散長度可為大約6.5 μm。在其他具體實例中，時間脈衝寬度可在10奈秒至1微秒之範圍內，其中熱擴散長度之對應範圍為6.5 μm至65 μm。在又其他具體實例中，時間脈衝寬度可在1皮秒至10皮秒之範圍內，其中熱擴散長度之對應範圍為65奈米至200奈米。應注意，光子脈衝1616可經聚焦以使所誘發的熱能在所選電觸點處局部化。 用於經由雷射固化經後施加之底部填充物材料的一般化製程
圖17說明用於經由光子束固化經後施加之固化底部填充物（underfill；UF）材料之增強處理流程的一個具體實例。製程1700之一些具體實例關於經由UF材料使第一半導體裝置（例如，半導體裝置1704）與第二半導體裝置（例如，目標基板1702）之間的電接合件機械地穩定。在製程1700中，可在電接合件之形成及/或退火之後經由針對未經固化之UF材料的毛細流動製程施加UF材料。可採用（脈衝或連續）光子束來固化UF材料。在至少結合圖20、圖21及圖23所論述之其他具體實例中，可在將半導體裝置1704定位成接近目標基板1702之前將未經固化之UF材料施加至半導體1704或目標基板1702中之至少一者。亦即，可在採用光子束將半導體裝置1704電耦接至目標基板1702之前將UF材料安置於半導體裝置1704與目標基板1702之「夾層」中間。可採用一或多個固化製程（例如，熱、室溫、脈衝及/或掃描光子束及其類似者）以使包夾之UF材料固化。在預先施加之UF材料具體實例（參見圖20、圖21及圖23）中，可在對準半導體裝置1704及目標基板1702之電觸點之前將未經固化之UF材料施加至半導體裝置1704、目標基板1702或其組合，以形成半導體裝置與目標基板之「夾層」。因此，未經固化之UF材料可處於「夾層」之一或多個內表面之間及/或安置於「夾層」之一或多個內表面上。UF材料可相似於在「覆晶」式半導體封裝中所採用之UF材料。
在固化後，UF材料提供相似於與「覆晶」式封裝半導體裝置相關聯之習知地施加及固化之UF材料的許多益處。舉例而言，經固化UF材料可再分佈與半導體裝置1704與目標基板1702之間的CTE失配相關聯之任何熱機械應力。此外，如內部所論述，在電接合及/或退火期間，UF材料之存在可增強未耦接電觸點之對之間的對準之機械穩定性。經固化UF材料可將半導體裝置1704機械地耦接至目標基板1702，且因此可使半導體裝置1704與目標基板1702之間的任何對準及/或電耦接機械地穩定。
更特定言之，且在一些具體實例中，可在電接合件之電接合及/或退火之後施加未經固化之UF材料。UF材料可經由毛細作用（例如，毛細流動）施加且經由一或多個（連續或脈衝）光子束固化。可掃描光子束。此外，可調變光子束之空間輪廓及/或時間輪廓以控制不利的熱效應。經固化UF材料可使半導體裝置1704及目標基板1702之電觸點之間的電接合件機械地穩定。
如上文所提及，製程1700可用以固化UF材料以使一或多個電接合件機械地穩定，該一或多個電接合件電耦接半導體裝置。更特定言之，在經施加及固化後，UF材料可減少與晶片-背板熱膨脹係數（coefficient of thermal expansion；CTE）失配相關聯之熱效應，其在本文中論述。此外，UF材料可減少施加於電接合件上之機械應力及應變（例如，歸因於熱膨脹），且將此等集中力自電接合件再分佈至半導體裝置之較大部分。舉例而言，分佈及減少在電接合件處施加之集中壓力（例如，壓縮、剪切及/或擴展壓力）。經固化UF材料可另外保護電接合件（及經耦接半導體裝置之其他組件）免受電遷移、濕氣、熱應力、機械衝擊、振動應力及惡劣環境之其他要素影響。經固化UF材料可至少部分地囊封一或多個半導體裝置之機械敏感部分（例如，電接合件及/或觸點）。經固化UF材料可增強囊封一或多個半導體裝置之填充材料的機械完整性。在至少一個具體實例中，UF材料提供兩個或更多個機械（及/或電）耦接之半導體裝置之間的黏著（或黏合）力。因此，在經固化後，UF材料可機械地耦接及/或接合半導體裝置。
製程1700之步驟1720可包括定位目標半導體裝置（例如，背板及/或目標基板1702）。在步驟1740處，製程包括將另一半導體裝置（例如，半導體裝置1704）定位成接近目標基板1704。另外，在步驟1740處，可在半導體裝置1704及目標基板1702之電觸點之間形成、產生及/或生成一或多個電接合件。舉例而言，圖17展示觸點之間的複數個電接合件，其包括但不限於第一電接合件1712及第二電接合件1714。電接合件可經由本文中所論述之具體實例中之任一者（例如，藉由用以控制熱效應之一或多個光子脈衝）形成。在一些具體實例中，半導體裝置1704可為以下各者中之任一者：本文中所論述之半導體裝置，諸如但不限於圖8A至圖8B之LED裝置810。相似於圖16之半導體裝置1604，半導體裝置1704可包括安置於半導體裝置1704之第一表面1706與第二表面1708之間的主動層（例如，用於LED之一或多個量子井之層）。應注意，此類主動層未在圖17中明確展示。其他具體實例不限於此，且目標半導體裝置及/或其他半導體裝置可為幾乎任何半導體裝置。在至少一個具體實例中，電接合件可能已退火，如結合圖16之各種具體實例所論述。應注意，包圍目標基板1702及半導體裝置1704之電觸點且安置於目標基板1702與半導體裝置1704中間的體積界定囊封電觸點（及電接合件）之空隙1742。
在步驟1760處，施加未經固化之UF材料1762。陰影體積1762指示UF材料。應注意，在施加UF材料1762時，UF材料1762可至少部分地填充空隙1742。可在目標基板1702及半導體裝置1704之電接合之後經由毛細作用/流動及/或UF回焊製程施加UF材料1762。在一些具體實例中，在使電接合件退火之前施加UF材料1762。在其他具體實例中，在電接合件之退火之後施加UF材料1762。
在步驟1760處，提供經局部化熱能以固化未經固化之UF材料1762。陰影圖案1764表示熱能之局部化。亦即，熱能經局部化至由陰影圖案1764表示之體積。因此，經局部化熱能可被稱作熱能1764。經局部化熱能1764可由光子源提供。舉例而言，光子源可傳遞光子束1716，其中光子束1716由半導體裝置1704及/或目標基板1702中之至少一者吸收。光子束1716之吸收可誘發固化UF材料1762之經局部化熱能1764。被傳遞的光子束1716可為除了提供形成、產生及/或生成第一電接合件1712之熱能之光子束（例如，光子脈衝）之外，及/或可為除了使第一電接合件1712退火之光子束之外的光子束，如至少結合圖16所論述。因此，固化UF材料1764之熱能1764可為除了形成第一電接合件1712之熱能之外及/或除了使第一電接合件1712退火之熱能之外的熱能。光子源可為雷射，因此光子束1716可為雷射光束。在各種具體實例中，光子束可為具有經選擇以控制與所誘發的熱能相關聯之熱效應之時間輪廓及/或空間輪廓的光子脈衝。光子脈衝1716之時間輪廓及/或空間輪廓可經選擇、控制及/或調變以控制與熱能及/或第一電接合件1712之退火相關聯的各種熱效應中之任一者，如在各種具體實例中之任一者中所論述。光子脈衝1716之時間輪廓及/或空間輪廓可經選擇以使熱能1764局部化，如圖17中所展示。
在圖17中所展示之具體實例中，光子脈衝1716照射半導體裝置1704之第一表面1706。在圖17中未展示之其他具體實例中，光子脈衝1716可照射目標基板1702。在至少一個具體實例中，可採用兩個或更多個光子脈衝使第一電接合件1712退火。舉例而言，光子脈衝中之至少一者可照射半導體裝置1704，而至少一個其他光子脈衝可照射目標基板1702。在各種具體實例中，兩個或更多個光子脈衝可為相對光子脈衝，諸如圖19中所展示之所述相對光子脈衝。坡印廷向量1766說明光子脈衝1716之定向能通量。
除了選擇、調變及/或控制光子束1716之時間輪廓及/或空間輪廓之外，亦可選擇光子脈衝1716之光子之波長，使得與光子脈衝1716相關聯之雷射輻射之至少相當大的量在半導體裝置1704之所選區及/或目標基板1702之所選區中被吸收。舉例而言，相似於對圖16之光子脈衝1616之論述，當照射半導體裝置1704之第一表面1706時，波長可經選擇以使得與光子束1716相關聯之雷射輻射實質上由半導體裝置1704之安置於半導體裝置1704之第一表面1706與第二表面1708之間（或中間）的部分或區吸收。在至少一個具體實例中，波長經選擇以使得雷射輻射實質上在安置於半導體裝置1704之照射表面（例如，第一表面1706）與主動層中間的區中被吸收。即使雷射輻射實質上在自主動層排除之區中被吸收，且如圖17中所展示，所誘發的熱能之至少一部分亦可經由熱擴散或其他熱轉移機制流動通過主動層且流動至未經固化之UF材料1762。因此，雷射脈衝1716（或本文中所論述之任何其他雷射/光子脈衝及/或光束）之波長可經選擇以避免、減輕或至少減少與雷射輻射相關聯的對半導體裝置1704之任何損傷之量，同時仍固化UF材料1762。
在半導體裝置1704由砷化鎵（GaAs）、氮化鎵（GaN）或其他鎵基化合物構成以使得雷射輻射實質上在半導體裝置1704之主體材料中被吸收的一些具體實例中，光子之波長可在紫外線（ultraviolet；UV）範圍內。在至少一個具體實例中，波長可小於360 nm。在其他具體實例中，光子之波長可在電磁（electromagnetic；EM）頻譜之可見區內。在又其他具體實例中，光子之波長在EM頻譜之紅外線（infrared；IR）區內。舉例而言，光子源可為二氧化碳（CO 2）雷射，其中波長為約10.6微米（例如，中IR雷射）。
如通篇所論述，為了控制熱效應，可基於熱擴散長度而選擇時間輪廓及/或空間輪廓，該熱擴散長度取決於雷射輻射將傳遞穿透之主體材料以及雷射脈衝持續時間（例如，時間脈衝寬度）及/或波長。如通篇所論述，熱擴散長度可至少近似地模型化以標度為
Figure 02_image009
，其中 D（熱擴散率）取決於半導體材料之物理性質， τ表示時間脈衝寬度，且ξ為取決於經照射裝置（例如，半導體裝置1704或目標基板1702）之幾何條件的幾何因數。在GaN LED之一個非限制性具體實例中，
Figure 02_image011
。在一些具體實例中，時間脈衝寬度可在1微秒至10微秒之範圍內。時間脈衝寬度為約10 ns脈衝之GaN之熱擴散長度可為大約6.5 μm。在其他具體實例中，時間脈衝寬度可在10奈秒至1微秒之範圍內，其中熱擴散長度之對應範圍為6.5 μm至65 μm。在又其他具體實例中，時間脈衝寬度可在1皮秒至10皮秒之範圍內，其中熱擴散長度之對應範圍為65奈米至200奈米。
在步驟1790處，光子源可掃描半導體裝置1704之第一表面1706（及/或若正在照射目標基板1702，則掃描目標基板1702之表面）以誘發額外熱能，從而繼續固化UF材料。亦即，可對光子源進行掃描及/或脈衝以提供固化自熱能1764之局部化排除的UF材料1762之部分所需的熱能。步驟1790說明半導體裝置1704及半導體裝置1706之第一表面1706的自上而下視圖。相似於圖16中之情形，步驟1790中亦展示掃描光子脈衝1716之近似光束點1722。掃描可為1D掃描或2D掃描，諸如以箭頭1724及1726所說明。在一些具體實例中，掃描型樣可至少相似於李沙育掃描型樣以進一步控制熱效應。舉例而言，先前的李沙育（或李沙育類）掃描型樣可用以將熱能提供至電觸點中之每一者，同時仍允許足夠熱能耗散及控制熱效應。
第一表面1706可具有第一空間尺寸1732及第二空間尺寸1734。空間尺寸可為約數公分（centimeter；cm）或數毫米（millimeter；mm）。舉例而言，在一個具體實例中，第一空間尺寸1732可為大約4 mm，且第二空間尺寸1734可為大約5 mm。在其他具體實例中，空間尺寸1732/1734可變化。相似於圖16，圖17可能並非按比例繪製。舉例而言，相對於圖17中所展示之空間尺寸1732/1734，光束點1722之典型特徵尺寸及/或空間尺寸（例如，空間脈衝寬度）可明顯較小。在一些具體實例中，光束點1722之空間脈衝寬度可小於0.5 mm。如通篇所論述，可調變光子源及/或脈衝光子束之掃描頻率及/或脈衝頻率以進一步控制熱效應。掃描可繼續，直至全部UF材料已經固化為止。在UF材料經固化後，目標基板1702及半導體1704可經由藉由經固化UF材料之黏著力形成的機械接合件機械地耦接。機械耦接可使目標基板1702與半導體裝置1704之間的電耦接及/或電接合穩定。在經電耦接及機械耦接後，目標基板1702及半導體裝置1404可形成整合式及/或複合半導體裝置。 用於經由脈衝雷射選擇性地接合半導體裝置之封裝觸點的一般化製程
圖18說明用於經由光子束選擇性地接合半導體裝置之封裝觸點之增強處理流程的一個具體實例。製程1800之一些具體實例關於封裝經機械耦接及/或電耦接之第一半導體裝置及目標基板（例如，第一半導體裝置及目標基板「整合裝置」）。舉例而言，經由製程1800之各種具體實例，整合裝置可電耦接至具有輸入/輸出（input/output；I/O）接腳之電路板及/或封裝板。更特定言之，可採用連續或脈衝光子束將第一半導體裝置及/或目標基板之額外電觸點（例如，I/O接腳）電耦接至另一裝置（例如，印刷電路板或封裝材料）。亦即，電路板可經由脈衝光子束用半導體裝置填充。亦可選擇光子脈衝之時間輪廓及/或空間輪廓以進一步控制熱效應。
更特定言之，製程1800可用以封裝半導體裝置，諸如但不限於內部所論述之各種半導體裝置中之任一者。在一些具體實例中，製程1800可用以將半導體裝置電耦接至電路板，諸如但不限於包括於用於半導體裝置之封裝中的電路板。更具體言之，製程1800可用以將電觸點（例如，輸入/輸出接腳）電接合至電路板之電觸點（例如，封裝電路板之輸入/輸出接腳）。因此，製程1800可用以用一或多個半導體裝置填充電路板。
經由製程1800封裝及/或電耦接至板之半導體裝置可由兩個或更多個經電耦接及/或機械耦接之半導體裝置構成。亦即，經由製程1800封裝及/或電耦接至板之半導體裝置可為複合及/或整合式半導體裝置（例如，整合裝置）。舉例而言，在經電耦接及/或機械耦接後，目標基板（例如，目標基板1802）及半導體裝置（例如，半導體裝置1804）可形成整合式半導體裝置1880。製程1800可用以將整合裝置1880電耦接至電路板1890。
為了將電信號提供至其他裝置（例如，電路板1890），包括於整合裝置（例如，整合裝置1880）中之半導體裝置中之至少一者可包括一或多個電觸點。如圖18中所展示，整合裝置1880包括經由目標基板裝置1802之電觸點。確切地說，目標基板裝置1802包括複數個電觸點，其包括但不限於第一電觸點1882及第二電觸點1884。在其他具體實例中，半導體裝置1802可包括一或多個電觸點。此類電觸點可實現輸入及輸出（input and output；I/O）信號至及自整合裝置1880之傳輸。因此，第一電觸點1882及第二電觸點1884可為整合裝置1880之I/O接腳。
製程1800可在步驟1820處開始，在該步驟中，經由目標基板1802與半導體裝置1804之電耦接及機械耦接而形成整合裝置1880。目標基板1802及半導體裝置1804之耦接可經由各種方法產生，所述方法包括但不限於通篇所論述之所述方法。更具體言之，半導體裝置1804經由在半導體裝置1804及目標基板1802之電觸點之間形成電接合件（例如，電接合件1812）而電耦接至目標基板1802。在一些具體實例中，半導體裝置1804經由施加及固化底部填充物（underfill；UF）材料1862而機械地耦接至目標基板1802。舉例而言，可經由本文中所論述之各種具體實例中之任一者施加及固化UF材料1862，諸如但不限於至少結合圖17、圖20、圖21及圖23所論述之所述具體實例。其他具體實例不限於此，且機械耦接可藉由其他方式產生，所述方式諸如但不限於安置於目標基板1802與半導體裝置1804中間之一或多個絕緣表面之化學鍵結，如結合圖22所論述。在一些具體實例中，各種電接合件（諸如但不限於電接合件1812）可藉由本文中所論述之電接合退火方法中之任一種退火，所述電接合退火方法諸如結合圖16所論述之所述方法。
在步驟1840處，可將整合裝置1880定位成接近另一裝置（例如，板1890），使得整合裝置之I/O觸點（例如，第一電觸點1882及第二電觸點1884）與板1890之I/O觸點（例如，板1890之對應第三電觸點1892及第四電觸點1894）在空間上對準。應注意，板1890可為電路板，諸如但不限於印刷電路板（printed circuit board；PCB）。板1890可為用於整合裝置1880之封裝之部分。第三電觸點1892及第四電觸點1894可為板1890之I/O觸點。因此，觸點1892/1894可為用於整合裝置1880之封裝的I/O觸點。圖18中所展示之各種電觸點可包括一或多個電引線、接腳、I/O埠及其類似者。
在步驟1860處，可傳遞一或多個光子束（例如，第一光子束1816及第二光子束1818）以提供熱能，該熱能將第一電觸點1882電接合至第三電觸點1892且將第二電觸點1884電接合至第四電觸點1894。如圖18中所展示，由第一光子束1816所誘發之熱能產生的第一電接合件1872將第一電觸點1892電耦接至第三電觸點1892。第二電接合件1874將第二電觸點1884電耦接至第四電觸點1894。因此，整合裝置1880電耦接至板1890，且可經由電接合件（諸如但不限於電接合件1872及1874）傳輸以及接收來自板1890之電信號。
第一坡印廷向量1866說明第一光子脈衝1816之定向能通量。第二坡印廷向量1868說明第二光子脈衝1818之定向能通量。為了至少部分地照射電觸點1882、1884、1892及/或1894中之至少一者，坡印廷向量1868及/或1868中之至少一者可具有正交於圖18之平面的分量。在至少一個具體實例中，坡印廷向量1868及/或1868中之至少一者在圖18之平面內可不具有分量（或僅具有小分量），且坡印廷向量1868及/或1868中之至少一者可實質上正交於圖18之平面。在圖18中未展示之具體實例中，光子脈衝1816及/或1818中之至少一者可至少部分地照射目標基板1802、半導體裝置1804及/或板1890中之至少一者以誘發經局部化熱能。熱能可在目標基板1802、半導體裝置1804及/或板1890中之至少一者之主體中被誘發且流動至經電耦接之電觸點。
在通篇所論述之各種具體實例中之任一者中，當經由熱能所誘發之電接合之形成將一個電觸點電耦接至另一電觸點時，可採用焊料回焊製程。因而，可在兩個電觸點之間的界面處將焊接材料施加於一或多個表面上。熱能可經由焊接材料之回焊誘發電接合。因而，為了形成電接合件1872/1874，可採用焊料回焊方法，在該方法中，焊接材料安置於第一電觸點1882與第三電觸點1892之間的界面處。額外焊接材料可安置於第二電觸點1884與第四電觸點1894之間的界面處。由光子束1816/1818誘發之熱能可誘發焊料回焊以形成對應電接合件1872/1874。
為了控制與由光子束1816/1818誘發之熱能相關聯的熱效應，光子束1816/1818可為光子脈衝，如通篇所論述。因而，可調變及/或選擇第一光子脈衝1816及/或第二光子脈衝1818之時間輪廓及/或空間輪廓以控制不利的熱效應。另外，可調變光子脈衝1816/1818之掃描頻率及/或脈衝頻率以控制熱效應。在其他具體實例中，可採用一或多個光子源（例如，雷射）同時或以交替方式產生兩個或更多個同時（或交替）光子脈衝以形成電接合件。在又其他具體實例中，為了進一步控制熱效應，一次傳遞單一光子脈衝以使熱能在單對電觸點處局部化。亦即，單對對應電觸點（例如，第一電觸點第一電觸點1882及第三電觸點1892）可經由第一光子脈衝1816之空間輪廓之調變同時接合。可調變光子脈衝之脈衝頻率及/或時間輪廓以允許連續脈衝之間的熱耗散。可選擇時間輪廓（例如，約100微秒之脈衝持續時間），使得所誘發的熱能可經由各種半導體主體流動且耗散足夠長度（例如，幾百微米）以到達經接合之電觸點。 用於經由多個脈衝雷射選擇性地接合半導體裝置之一般化製程
圖19說明根據各種具體實例之用於經由多個光子束選擇性地接合半導體裝置之增強處理流程的一個具體實例。製程1900之一些具體實例關於採用多個光子束或脈衝來形成電接合件及/或使電接合件退火，以及固化UF材料。舉例而言，一個光子脈衝可照射第一半導體裝置（半導體裝置1904），且另一光子脈衝可照射第二半導體裝置（例如，目標基板1902）。光子脈衝可為相對及/或同軸光子脈衝。在一些具體實例中，相對光子束可經脈衝及/或掃描。相對光子束之脈衝及/或掃描頻率可為相似或不相似的。兩個光子束之脈衝可實質上同相（使得半導體裝置1904及目標基板1902同時被照射）。在其他具體實例中，可在兩個光子束之脈衝中插入靜態或動態判定之相位差。同樣，在一些具體實例中，兩個光子束之掃描可為同相的，而在其他具體實例中，在兩個光束之掃描中存在相位差。
更具體言之，製程1900可用以將目標基板1902電耦接至半導體裝置1904。在一些具體實例中，製程1900可用以藉由固化經後施加之UF材料1962且同時經由第一光子束1916及第二光子束1956將目標基板1902電耦接至半導體裝置1904而將目標基板1902機械地耦接至半導體裝置1904。製程1900之具體實例可藉由調變光子束之時間輪廓及/或空間輪廓而控制及/或減輕與由第一光子束1916及/或第二光子束1956提供之熱能相關聯的熱效應。製程1900之多個光子束配置可用以電耦接電觸點，使對應電接合件退火（經由圖16之製程1600），及/或固化UF材料，如本文中所論述。
製程1900之步驟1920可包括定位目標半導體裝置（例如，背板及/或目標基板1902）。目標基板1902包括複數個電觸點，其包括但不限於第一電觸點1996。在步驟1940處，製程可包括將另一半導體裝置（例如，半導體裝置1904）定位成接近目標基板1904。在一些具體實例中，半導體裝置1904可為以下各者中之任一者：本文中所論述之半導體裝置，諸如但不限於圖8A至圖8B之LED裝置810。因而，半導體裝置1904可包括安置於半導體裝置1904之第一表面1906與第二表面1908之間的主動層1910（例如，用於LED之一或多個量子井之層）。半導體裝置1904包括複數個電觸點，其包括但不限於第二電觸點1994。目標基板1902之電觸點與半導體裝置1902之電觸點之間可存在對應性。舉例而言，第一電觸點1996對應於第二電觸點1996。因而，當半導體裝置1904經定位成接近目標基板1904時，對應第一電觸點1996及第二電觸點1994之空間對準形成。另外，當半導體裝置1904經定位成接近目標基板1902時，且歸因於空間對準，對應電觸點1996/1994之界面1998形成。如通篇所論述，可在界面處施加焊接材料以實現用於電耦接第一電觸點1996與第二電觸點1994之焊料回焊製程。空間對準可包括X、Y、R、尖端及/或傾角對準。
目標基板1902可包括第一表面1928及第二表面1926。此外，目標基板1902可包括一或多個金屬化層1920。在一些具體實例中，一或多個金屬化層1920可安置於第二表面1936上或至少極靠近該第二表面。在其他具體實例中，一或多個金屬化層1936中之至少一者可安置於目標基板1902之第一表面1928與第二表面1928中間。一或多個金屬化層1920可包括將目標基板1902之電觸點電耦接至嵌入於目標基板1902內之電路的一或多個導電軌道及/或互連件（例如，金屬軌道）。其他具體實例不限於此，且目標基板1902及/或其他半導體裝置1904可為幾乎任何半導體裝置。當半導體裝置1904經定位成接近目標基板1902時，半導體裝置1904之第二表面1908可為目標基板1902之相對第二表面1936。
在步驟1960處，可提供熱能以在界面1998處形成電接合件1912。接合熱能之第一部分可經由第一光子束1916誘發，且接合熱能之第二部分可經由第二光子束1956誘發。第一光子束1916可入射於半導體裝置1904之第一表面1906上及/或照射該第一表面。第二光子束1956可入射於目標基板1902之第一表面1928上及/或照射該第一表面。第一坡印廷向量1966說明第一光子束1916之定向能通量。第二坡印廷向量1968說明第二光子束1956之定向能通量。應注意，第一坡印廷向量1966之方向與第二坡印廷向量1968之方向相反。在圖19中所說明之非限制性具體實例中，第一坡印廷向量1966及第二坡印廷向量1968為實質上對準之向量。因此，第一光子束1916及第二光子束1956可為相對的同軸光子束。
如通篇所論述，為了控制熱效應，第一光子束1916及第二光子束1956中之每一者可為光子脈衝。為了進一步控制熱效應，可選擇及/或調變第一光子脈衝1916及/或第二光子脈衝1956中之每一者之時間輪廓及/或空間輪廓，如通篇所論述。除了選擇、調變及/或控制第一光子脈衝1916之時間輪廓及/或空間輪廓之外，亦可選擇第一光子脈衝1916之光子之波長（或頻率），使得與第一光子脈衝1916相關聯之雷射輻射之至少相當大的量在半導體裝置1904之所選區中被吸收。舉例而言，可選擇第一光子脈衝1916之波長，使得第一光子脈衝1916之雷射輻射實質上在安置於照射表面（例如，半導體裝置1904之第一表面1906）與半導體裝置1904之主動層1910中間的區中被吸收。第一光子脈衝1916之空間輪廓1918示意性地說明半導體裝置1904之區，第一光子脈衝1916之雷射輻射實質上在該區中被吸收。應注意，第一光子脈衝1916之吸收區（例如，空間輪廓1918）安置於照射表面1906與主動層1910中間，與第一光子脈衝1916相關聯之雷射輻射實質上在該吸收區中被吸收。因此，第一光子脈衝1916之雷射輻射不傳遞穿透半導體裝置1904之量子井（位於主動層1910中）。
更具體言之，當半導體裝置1904由砷化鎵（GaAs）、氮化鎵（GaN）或其他鎵基化合物構成以使得第一光子脈衝1916之雷射輻射實質上在區1618中被吸收（亦即，半導體裝置1904之主體材料對光子束1916相對不透明）時，第一光子脈衝1916之光子之波長可在紫外線（ultraviolet；UV）範圍內。在至少一個具體實例中，第一光子脈衝1916之波長可小於360 nm。在其他具體實例中，第一光子脈衝1916之光子之波長可在電磁（electromagnetic；EM）頻譜之可見區內。在又其他具體實例中，第一光子脈衝1916之光子之波長在EM頻譜之紅外線（infrared；IR）區內。舉例而言，用於第一光子脈衝1916之光子源可為二氧化碳（CO 2）雷射，其中波長為約10微米（例如，中IR雷射）。
同樣，可選擇第二光子脈衝1956之光子之波長，使得與第二光子脈衝1956相關聯之雷射輻射之至少相當大的量在目標基板1902之所選區中被吸收。舉例而言，可選擇第二光子脈衝1956之波長，使得第二光子脈衝1956之雷射輻射實質上在安置於照射表面（例如，目標基板1902之第一表面1928）與目標基板1902之第二表面1936中間的區中被吸收。在至少一個具體實例中，選擇第二光子脈衝1956之波長，使得第二光子脈衝1956之雷射輻射實質上在金屬化層1920及/或目標基板1902之電觸點及/或半導體裝置1904之電觸點中被吸收。第二光子脈衝1956之空間輪廓1938示意性地說明目標基板1902及目標基板1902之電觸點的區，第二光子脈衝1956之雷射輻射實質上在該區中被吸收。應注意，第二光子脈衝1956之吸收區（例如，空間輪廓1938）在金屬化層1920及目標基板1902之電觸點內，與第二光子脈衝1956相關聯之雷射輻射實質上在該吸收區中被吸收。因此，所誘發的熱能可耗散至接合電觸點之界面。
更具體言之，可選擇第二光子脈衝1956之波長，使得目標基板之主體材料對第二光子脈衝1956實質上透明。此外，可選擇第二光子脈衝1956之波長，使得金屬化層1920之金屬軌道對第二光子脈衝1956實質上不透明。因此，第二光子脈衝1956之雷射輻射實質上在金屬化層1920及/或目標基板1902之電觸點中被吸收，如藉由空間輪廓1938所說明。在一個具體實例中，金屬化層1936在目標基板1902之第二表面1936下方大約15微米處。因而，由第二光子脈衝1956誘發之熱能實質上靠近目標基板1902之第二表面1936而被誘發。舉例而言，當目標基板1902之主體材料由矽（Si）構成時，第二光子脈衝1956之波長可在EM頻譜之IR範圍內。在一個非限制性具體實例中，第二光子脈衝1956之波長大於1300奈米。經由同軸光子脈衝1916/1956所誘發之熱能之局部化，各種不利的熱效應得以減輕或至少減少。
如通篇所論述，為了控制熱效應，可基於熱擴散長度而選擇第一光子脈衝1916及第二光子脈衝1956中之每一者之時間輪廓及/或空間輪廓，該熱擴散長度取決於雷射輻射將傳遞穿透之主體材料以及雷射脈衝持續時間（例如，時間脈衝寬度）及/或波長。如通篇所論述，熱擴散長度可至少近似地模型化以標度為
Figure 02_image013
，其中 D（熱擴散率）取決於半導體材料之物理性質， τ表示時間脈衝寬度，且ξ為取決於經照射裝置之幾何條件（例如，半導體裝置1904及/或目標基板1902之主體對薄膜態樣）的幾何因數。在GaN LED之一個非限制性具體實例中，
Figure 02_image015
。在一些具體實例中，第一光子脈衝1916及/或第二光子脈衝1956之時間脈衝寬度可在1微秒至10微秒之範圍內。在其他具體實例中，第一光子脈衝1916及/或第二光子脈衝1956中之至少一者可具有大約100奈秒之時間脈衝寬度。時間脈衝寬度為約10 ns脈衝之GaN之熱擴散長度可為大約6.5 μm。在其他具體實例中，時間脈衝寬度可在10奈秒至1微秒之範圍內，其中熱擴散長度之對應範圍為6.5 μm至65 μm。在又其他具體實例中，時間脈衝寬度可在1皮秒至10皮秒之範圍內，其中熱擴散長度之對應範圍為65奈米至200奈米。在又其他具體實例中，時間脈衝為大約100奈秒之光子脈衝之擴散長度可為大約12 μm。應注意，第一光子脈衝1916及第二光子脈衝1956可經聚焦以使所誘發的熱能之組合在所選電觸點處局部化。
如圖19中所展示，第一光子脈衝1916及第二光子脈衝1956可同時經脈衝及/或傳遞。亦即，第一光子脈衝1916及第二光子脈衝1956之脈衝可為同相的，使得由每一光子脈衝誘發之熱能被同時誘發。在其他具體實例中，可在脈衝之第一光子脈衝1916及第二光子脈衝1956中引入相對相位差。舉例而言，可引入相對相位差π/2、π或任何其他此類相位值。在多個光子源之脈衝中引入相位差可進一步控制不利的熱效應。
製程1900亦可用以固化UF材料。圖19展示藉由第一光子脈衝1916所誘發之熱能與第二光子脈衝1956所誘發之熱能的組合而固化UF材料1962。在各種具體實例中，當藉由所誘發的熱能加熱時，未經固化之UF材料1962之體積可膨脹以囊封第一電觸點1996、第二電觸點1994及電接合件1912。因此，UF材料1962可同時固化以形成電接合件1912。同軸光子脈衝1916及1946可增強熱能之局部化且進一步減少不利的熱效應。
箭頭1998展示傳遞第一光子脈衝1916及第二光子脈衝1956中之每一者之光子源的掃描方向。因而，電觸點電接合至光子脈衝1916/1956中之左側光子脈衝，而電觸點尚未接合至光子脈衝1916/1956中之右側光子脈衝，此係因為掃描光子脈衝尚未提供形成電接合件所需之熱能。如所提及，除了形成電接合件及固化UF材料之外，可採用多個光子脈衝之同軸組態使電接合件退火，如至少結合圖16所論述。
在步驟1980處，傳遞第一光子脈衝1916之光子源可掃描半導體裝置1904之第一表面1906。傳遞第二光子脈衝1956之光子源可掃描目標基板1902之第一表面1928。步驟1960說明半導體裝置1904及半導體裝置1906之第一表面1906的自上而下視圖。步驟1980中亦展示掃描第一光子脈衝1916之近似光束點1922。掃描可為1D掃描或2D掃描，諸如以箭頭1924及1926所說明。
第一表面1906可具有第一空間尺寸1932及第二空間尺寸1934。空間尺寸可為約數公分（centimeter；cm）或數毫米（millimeter；mm）。舉例而言，在一個具體實例中，第一空間尺寸1932可為大約4 mm，且第二空間尺寸1934可為大約5 mm。在其他具體實例中，空間尺寸1932/1934可變化。圖19可能並非按比例繪製。舉例而言，相對於圖19中所展示之空間尺寸1932/1934，光束點1922之典型特徵尺寸及/或空間尺寸（例如，空間脈衝寬度）可明顯較小。在一些具體實例中，光束點1922之空間脈衝寬度可小於0.5 mm。如通篇所論述，可調變光子源及/或脈衝光子束之掃描頻率及/或脈衝頻率以進一步控制熱效應。 用於經由電漿蝕刻及雷射固化預先施加之底部填充物材料的一般化製程
圖20說明用於經由電漿蝕刻及雷射固化預先施加之底部填充物（underfill；UF）材料之增強處理流程的一個具體實例。電漿可基於一或多種氣體，諸如但不限於O2、N2、氬氣或其類似者。製程2000之具體實例關於預先施加UF材料以使第一半導體裝置（例如，半導體裝置2020）與第二半導體裝置（例如，目標基板2040）之電耦接穩定。在製程2000中，可在形成在第一半導體裝置及第二半導體裝置之對應電觸點對之間形成對準的「夾層」之前施加UF材料。亦即，未經固化之UF材料可沈積於第一半導體裝置、第二半導體裝置或其組合上。未經固化之UF材料可經由一或多個光子束固化，該一或多個光子束亦用以電接合第一半導體裝置及第二半導體裝置之電觸點。在製程2000之其他具體實例中，可採用其他固化製程。在製程2000之一些具體實例中，可經由電漿蝕刻移除預先施加且未經固化之UF材料之過量部分。可採用連續光子束或脈衝光子束來形成電接合件及使電接合件退火，以及固化UF材料。
更具體言之，製程2000可用以固化已施加至第一半導體裝置及/或第二半導體裝置中之至少一者的UF材料。可在電耦接第一半導體裝置與第二半導體裝置之前將UF材料施加至第一半導體裝置或第二半導體裝置中之至少一者。在經固化後，UF材料可機械地耦接第一半導體裝置與第二半導體裝置。半導體裝置之機械耦接可增加半導體裝置之間的電耦接之可靠性。
在製程2000之一些具體實例中，提供熱能以固化UF材料。熱能可由連續或脈衝光子束提供。對於連續光子束，可選擇及/或調變光子束之空間輪廓以控制不利的熱效應（例如，歸因於半導體裝置之CTE失配的第一半導體裝置及第二半導體裝置之電觸點之未對準）。對於脈衝光子束（例如，光子脈衝），可選擇或調變空間輪廓及/或時間輪廓中之一或多者以控制熱效應。可採用本文中所論述之選擇或調變光子束/脈衝之時間輪廓及/或空間輪廓之各種方法中的任一種。在一些具體實例中，光子束或脈衝可為雷射光束或雷射脈衝。
在至少一個具體實例中，所提供熱能之至少一部分可經由在第一半導體裝置及第二半導體裝置之至少一個對應電觸點對之間形成一或多個電接合件而電耦接第一半導體裝置與第二半導體裝置。亦即，由光子脈衝提供之熱能之一部分固化UF材料，而熱能之另一部分在第一半導體裝置之第一電觸點與第二半導體裝置之第二電觸點之間形成電接合件。在一些具體實例中，經固化UF材料可使電耦接件及/或電接合件機械地穩定。如通篇所論述，可掃描傳遞光子束/脈衝之光子源以在第一半導體裝置及/或第二半導體裝置之相當大的部分上均一地提供熱能。掃描脈衝光子束可減少每單位時間提供之熱能之總量（此係因為在任何特定時刻僅照射半導體裝置之一小部分）。可保留兩個半導體裝置之間的電觸點之間的對準，即使在存在CTE失配情境之情況下亦如此。掃描光子源可確保每一對對應電觸點皆被接合且經施加UF材料之至少相當大的部分被固化。
在一些具體實例中，第一半導體裝置可為圖20中所展示之半導體裝置2020。半導體裝置2020可為幾乎任何半導體裝置，包括本文中所論述之LED裝置之各種具體實例中之任一者。舉例而言，半導體裝置2020可為具有小於100微米（micrometer；μm）之特徵尺寸的微型發光二極體（micro light emitting diode；μLED）。半導體裝置2020可包括於顯示裝置中。顯示裝置可包括於頭戴式裝置中，該頭戴式裝置為虛擬實境裝置、擴增實境裝置或混合實境裝置中之至少一者。第二半導體裝置可為幾乎任何其他半導體裝置，諸如但不限於目標基板2040。目標基板2040可等效於或至少相似於本文中所論述之目標基板裝置中之任一者。因此，目標基板2040可為顯示裝置之背板。
如圖20中所展示，半導體裝置2020可包括第一表面2032、第三表面2034及複數個電觸點，該複數個電觸點包括但不限於第一電觸點2022。半導體裝置2020之複數個電觸點中之至少一些可為及/或包括「焊料凸塊」型電觸點。半導體裝置2020之複數個電觸點中之至少一些可由奈米多孔金（nanoporous gold；NPG）構成。半導體裝置2020之複數個電觸點中之至少一些可由金、銀或其類似物構成。
如圖20中所展示，半導體裝置2020之複數個電觸點中之每一者可自半導體裝置2020之第一表面2032延伸且超出該第一表面。因而，第一電觸點2022包括遠端部分2024及近端部分2026。相比於第一電觸點2022之遠端部分2024，半導體裝置2020之第一電觸點2022之近端部分2026相對接近半導體裝置2020之第一表面2032。相比於半導體裝置2020之近端部分2026，半導體裝置2020之第一電觸點2022之遠端部分2024相對遠離半導體裝置2020之第一表面2032。亦即，第一電觸點2022之近端部分2026比第一電觸點2022之較遠的遠端部分2024更接近第一表面2032。
此外，目標基板2040可包括第二表面2052、第四表面2054及複數個電觸點，該複數個電觸點包括但不限於第二電觸點2042。相似於半導體裝置2020，目標基板2040之複數個電觸點中之至少一些可為「焊料凸塊」型電觸點。目標基板2040之複數個電觸點中之至少一些可由奈米多孔金（nanoporous gold；NPG）構成。目標基板2040之複數個電觸點中之至少一些可由金、銀或其類似物構成。如圖20中所展示，目標基板2040之複數個電觸點中之每一者自目標基板2040之第二表面2052延伸且超出該第二表面。因而，第二電觸點2042包括遠端部分2044及近端部分2046。相比於第二電觸點2042之遠端部分2044，目標基板2040之第二電觸點2042之近端部分2046相對接近目標基板2040之第二表面2052。相比於第二電觸點2042之近端部分2046，目標基板2040之第二電觸點2042之遠端部分2044相對遠離目標基板2040之第二表面2052。亦即，第二電觸點2042之近端部分2046比第二電觸點2042之較遠的遠端部分2044更接近第二表面2052。
在製程2000之步驟2002處，將未經固化之UF材料2060沈積於目標基板2040或半導體裝置2020中之至少一者之至少一個表面上及/或施加至該至少一個表面。在各種具體實例中，可採用UF施加器裝置及/或UF施加製程來施加及/或沈積未經固化之UF材料2060。UF施加製程可包括旋塗製程、浸塗製程、刀片刮抹（doctor blading）製程、噴塗製程或其類似製程。如圖20中所展示，未經固化之UF材料2060可沈積於目標基板2040之第二表面2052上。當沈積於目標基板2040之第二表面2052上時，未經固化之UF材料2060可實質上覆蓋第二表面2052且實質上囊封目標基板2040之第二電觸點2042。
在圖20中未展示之其他具體實例中，在步驟2002處，可將未經固化之UF材料2060沈積於半導體裝置2020之第一表面2032上，以實質上覆蓋第一表面2032且實質上囊封半導體裝置2020之第一電觸點2022。未經固化之UF材料2060可包括遠端部分2062及近端部分2064，其中相比於較遠的遠端部分2062，未經固化之UF材料2060之近端部分2064更接近於目標基板2040之第二表面2052。未經固化之UF材料2060之遠端部分2062可為未經固化之UF材料2060之過量部分。
在步驟2004處，移除未經固化之UF材料2060之遠端或過量部分2062以形成未經固化之UF材料2060之經曝露層2066。移除未經固化之UF材料2060之過量部分2062至少部分地曝露第二電觸點2042之遠端部分2044（或將未經固化之UF材料2060之第一電觸點2022之遠端部分2024施加至半導體裝置2020之第一表面2032）。未經固化之UF材料2060之過量部分2062可經由蝕刻製程移除。亦即，過量部分2062可藉由曝露於諸如但不限於蝕刻電漿之蝕刻源而移除。因此，未經固化之UF材料2060之過量部分2062可經由電漿蝕刻製程移除。舉例而言，未經固化之UF材料2060（或至少其過量部分2062）可曝露於電漿源，該電漿源蝕刻掉未經固化之UF材料2060之過量部分2062且形成（或曝露）未經固化之UF材料2060之經曝露層2066。電漿源之電漿可為射頻（radiofrequency；RF）氧電漿。
除了蝕刻未經固化之UF材料2060之過量部分2062之外，電漿亦可使第二電觸點2042之經曝露遠端部分2044之一或多個表面官能化。亦即，電漿可增加第二電觸點2042之遠端部分2044之一或多個表面的潤濕性質，使得在形成電接合件250之前，第二電觸點2042較易於以黏著方式接合至第一電觸點2022。在電耦接之前，第一電觸點2022經由第二電觸點2042之經曝露遠端部分2044之一或多個表面的官能化更好地黏接至第二電觸點2042為第一電觸點422與第二電觸點442之間的對準提供機械穩定性。亦即，在電耦接第一電觸點422與第二電觸點442之前，經由曝露於電漿材料而使第二電觸點242之一部分官能化降低了第一電觸點422與第二電觸點442之間未對準（歸因於與CTE失配相關聯之熱效應）的可能性。因此，官能化促成控制或至少降低不利的熱效應之嚴重性。
在步驟2006處，可將半導體裝置2020定位成接近於目標基板2040以形成半導體裝置2020之第一電觸點2022與目標基板2040之第二電觸點2042的空間對準。當經對準時，第一表面2032與第二表面2052可為相對表面，空隙2068安置於第一表面2032與未經固化之UF材料2060之經曝露層2066之間。第二電觸點2042之至少部分曝露之遠端部分2044鄰近第一電觸點2022之遠端部分2024。可採用取放頭（pick and place head；PPH）將半導體裝置2020定位成接近於目標基板2040且形成半導體裝置2020之第一電觸點2022與目標基板2040之第二電觸點2042的空間對準。
同樣在步驟2006處，將熱能提供至未經固化之UF材料2060以固化未經固化之UF材料2060。用陰影圖案270標記之區指示已經由熱能固化之UF材料260之一部分。熱能增大未經固化之UF材料2060之體積（如經由陰影區2070所展示）且減小安置於第一表面2032與未經固化之UF材料260之經曝露層2066之間的空隙2068之體積。經固化UF材料2070使第一電觸點2022與第二電觸點2042之空間對準穩定。所提供熱能之至少一部分可將第一電觸點2022之遠端部分2024電接合至第二電觸點2042之至少部分曝露之遠端部分2044。亦即，熱能之至少一部分可形成電接合件2050且形成半導體裝置2040與目標基板2040之間的電耦接。
在一些具體實例中，且為了產生熱能，可傳遞光子束2080以照射半導體裝置2020。在圖20中未展示之其他具體實例中，可傳遞光子束2080以照射目標基板2040。在又其他具體實例中，可採用相對及/或同軸光子束（諸如至少結合圖19所論述之所述光子束）來照射半導體裝置2020及目標基板2040兩者，且產生熱能之至少一部分。
可選擇光子束2080之光子之波長（或頻率），使得光子束2080之雷射輻射在經照射半導體裝置2020或經照射目標基板2040之所選區中被吸收。熱能之相當大的部分在半導體裝置2020或經照射目標基板2040之吸收區中被誘發。所誘發的熱能可耗散或流動至其他區以用於固化UF材料2060及/或形成電接合件（例如，電接合件2050）。半導體裝置2020之陰影之梯度指示所誘發的熱能遠離吸收區之流動及至熱能將固化UF材料且接合電觸點之區之流動的梯度。
在一些具體實例中，半導體裝置2020及/或目標基板2040可包括在半導體材料之半導體基板（或主體）區上分層的半導體材料之磊晶層（例如，磊晶矽（epi）層）。在一些具體實例中，可選擇光子束2080之波長，使得光子束2080之雷射輻射在半導體裝置2020或目標基板2040之磊晶矽層中被吸收。舉例而言，光子束2080之光子可為波長小於360奈米之紫外線（ultraviolet；UV）光子。在其他具體實例中，可選擇光子束2080之波長，使得光子束2080之雷射輻射在半導體裝置2020或目標基板2040之電觸點中被吸收（例如，吸收區可在第一電觸點2022及/或第二電觸點2042中）。在此類具體實例中，光子可為波長大於800奈米之紅外線（infrared；IR）光子。因此，可在半導體裝置2020之磊晶層、目標基板2040之磊晶層、第一電觸點2024或第二電觸點2042中之至少一者中產生及/或誘發熱能之至少一部分。
如上文所提及，光子束2080可為光子脈衝。光子脈衝2080可包括時間輪廓及/或空間輪廓，該時間輪廓及/或空間輪廓經調變以控制與熱能及/或第一電觸點與第二電觸點之空間對準、熱相關聯的熱效應。如通篇所論述，光子脈衝2080之時間輪廓及/或空間輪廓可基於與半導體裝置2020或目標基板2040相關聯之熱擴散率及幾何條件。可基於至少半導體裝置2020及/或目標基板2040之幾何條件（例如，半導體裝置2020之第一電觸點2022與鄰近電觸點之間的空間距離）而選擇及/或調變時間輪廓及/或空間輪廓。
時間輪廓將熱效應局部化至第一電觸點2022、第二電觸點2042及/或未經固化之UF材料之鄰近第二電觸點之部分（例如，陰影區2070）中的至少一者。經局部化熱效應可包括降低未經固化之UF材料之經局部化部分的黏度。如陰影區2070中所展示，經局部化熱能可增大未經固化之UF材料之經局部化部分的體積，使得未經固化之UF 2060材料之經局部化部分中之至少一些在第二電觸點2042之至少部分曝露之遠端部分2044或第一電觸點2022之遠端部分2024的表面上方流動。未經固化之UF材料2060之經局部化部分可圍繞第二電觸點2042及/或第一電觸點2022而局部化。亦即，UF材料2060之黏度降低及體積增大可能使電觸點（例如，第一電觸點2022及/或第二電觸點2042）之曝露表面「潤濕」。
更特定言之，在加熱UF材料2060時，UF材料2060之體積增大以填充包圍電觸點之任何空隙及/或間隙。舉例而言，在雷射掃描期間，隨著UF材料2060膨脹，間隙在空氣被持續移除時閉合。此外，當將UF材料2060加熱至高於UF材料2060之玻璃轉變溫度時，UF材料2060之CTE可增大。當半導體裝置2020及/或目標基板2040具有足夠低的熱導率及/或電觸點之間的間距足夠大以使得熱效應可為可接受的時，光子束2080可為連續操作之光子束。然而，當不利的熱效應為關注點時（例如，當裝置之熱導率足夠高及/或電觸點之間距足夠小時），光子束2080可為脈衝光子束。舉例而言，若互連件（柱/凸塊）之直徑足夠小，則由CTE失配誘發之熱走離（walk-off）可以各種間距發生。減小互連件間距可能產生自動變薄之凸塊。
如步驟2008中所展示，（脈衝或連續）光子束2080可為掃描光子束。因而，掃描光子束2080可照射半導體裝置2020之第三表面2034及/或目標基板2040之第四表面2054中之至少一者且在其上掃描。可經由掃描脈衝雷射源提供掃描光子束2080。可選擇脈衝掃描雷射光束2080之脈衝頻率及/或掃描頻率以進一步控制熱效應。在一些具體實例中，目標基板2040可填充電路板，諸如電路板2092。 用於經由雷射選擇性地接合半導體裝置及固化預先施加之底部填充物材料的一般化製程
圖21說明根據各種具體實例之用於經由光子束選擇性地接合半導體裝置及固化預先施加之底部填充物材料之增強處理流程的一個具體實例。在製程2100之具體實例中，對預先施加之UF材料採用雙階段固化製程。兩個UF固化階段可包括預固化階段及固化階段。在此類具體實例中，預先施加之UF材料可經由熱固化製程（例如，藉由紫外線（ultraviolet；UV）或紅外線（infrared；IR）光子束）預固化。在預固化之後，可經由雷射剝蝕及/或雷射磨蝕製程移除經預固化UF材料之過量部分。電觸點之電接合可經由連續或脈衝光子束形成。在一些具體實例中，除了脈衝光子束電接合觸點之外或作為脈衝光子束電接合觸點之替代方案，亦可在雷射磨蝕製程之後採用低溫熱壓來電接合電觸點。在第一半導體裝置（例如，半導體裝置2120）與第二半導體裝置（例如，目標基板2140）之電耦接之後（或之前），可經由室溫（或低溫）固化製程固化經預固化UF材料。舉例而言，可採用厭氧或濕固化製程來進行第二固化階段。
更具體言之，製程2100可用以固化已施加至第一半導體裝置及/或第二半導體裝置中之至少一者的UF材料。可在電耦接第一半導體裝置與第二半導體裝置之前將UF材料預先施加至第一半導體裝置、第二半導體裝置或其組合中之至少一者。在經固化後，UF材料可機械地耦接第一半導體裝置與第二半導體裝置。半導體裝置之機械耦接可增加半導體裝置之間的電耦接之可靠性。
製程2100之各種具體實例可包括雙階段固化製程。在第一階段期間，可對UF材料進行預固化。亦即，UF材料可包括2階段UF材料。預固化階段可包括紫外線（ultraviolet；UV）固化製程、紅外線（infrared；IR）固化製程或熱固化製程。第二階段固化製程可包括室溫或低溫固化製程。舉例而言，第二階段固化製程可包括在大約室溫下執行之厭氧或濕固化製程。固化階段可包括採用厭氧黏著劑來固化經預固化UF材料。在其他具體實例中，固化階段可包括採用吸濕製程來固化經預固化UF材料。
在預固化階段與固化階段之間，可經由連續操作之光子束或脈衝光子束（諸如本文中所論述之所述具體實例）來接合兩個半導體裝置之電觸點。在預固化製程之後及在電接合電觸點之前，可經由雷射磨蝕製程（例如，雷射剝蝕製程）移除經預固化UF材料之過量體積。雷射磨蝕/剝蝕製程可曝露第一半導體裝置或第二半導體裝置中之至少一者之電觸點以用於與另一裝置之電觸點接合。雷射磨蝕製程可在經預固化UF材料之遠端部分上形成平面表面。亦即，雷射磨蝕可使經預固化UF材料之表面平面化。
在一些具體實例中，第一半導體裝置可為圖21中所展示之半導體裝置2120。半導體裝置2120可為幾乎任何半導體裝置，包括本文中所論述之LED裝置之各種具體實例中之任一者。舉例而言，半導體裝置2120可為具有小於100微米（micrometer；μm）之特徵尺寸的微型發光二極體（micro light emitting diode；μLED）。半導體裝置2120可包括於顯示裝置中。顯示裝置可包括於頭戴式裝置中，該頭戴式裝置為虛擬實境裝置、擴增實境裝置或混合實境裝置中之至少一者。第二半導體裝置可為幾乎任何其他半導體裝置，諸如但不限於目標基板2140。目標基板2140可等效於或至少相似於本文中所論述之目標基板裝置中之任一者。因此，目標基板2140可為顯示裝置之背板。
如圖21中所展示，半導體裝置2120可包括第一表面2132、第三表面2134及複數個電觸點，該複數個電觸點包括但不限於第一電觸點2122。半導體裝置2120之複數個電觸點中之至少一些可為及/或包括「焊料凸塊」型電觸點。在一些具體實例中，半導體裝置2120之複數個電觸點可由可變形及/或可彎曲導電材料構成。舉例而言，半導體裝置2120之複數個電觸點中之至少一些可由可變形奈米多孔金（nanoporous gold；NPG）構成。在其他具體實例中，半導體裝置2120之複數個電觸點中之至少一些可由可變形金及/或可變形銀構成。可採用其他可變形且導電之材料來製造半導體裝置2120之複數個電觸點。
如圖21中所展示，半導體裝置2120之複數個電觸點中之每一者可自半導體裝置2120之第一表面2132延伸且超出該第一表面。因而，第一電觸點2122包括遠端部分2124及近端部分2126。相比於第一電觸點2122之遠端部分2124，半導體裝置2120之第一電觸點2122之近端部分2126相對接近半導體裝置2120之第一表面2132。相比於半導體裝置2120之近端部分2126，半導體裝置2120之第一電觸點2122之遠端部分2124相對遠離半導體裝置2120之第一表面2132。亦即，第一電觸點2122之近端部分2126比第一電觸點2122之較遠的遠端部分2124更接近第一表面2132。
此外，目標基板2140可包括第二表面2152、第四表面2154及複數個電觸點，該複數個電觸點包括但不限於第二電觸點2142。相似於半導體裝置2120，目標基板2140之複數個電觸點中之至少一些可為「焊料凸塊」型電觸點。在一些具體實例中，目標基板2140之複數個電觸點可由可變形及/或可彎曲導電材料構成。舉例而言，目標基板2140之複數個電觸點中之至少一些可由可變形奈米多孔金（nanoporous gold；NPG）構成。目標基板2140之複數個電觸點中之至少一些可由可變形金、銀或其類似物構成。
如圖21中所展示，目標基板2140之複數個電觸點中之每一者自目標基板2140之第二表面2152延伸且超出該第二表面。因而，第二電觸點2142包括遠端部分2144及近端部分2146。相比於第二電觸點2142之遠端部分2144，目標基板2140之第二電觸點2142之近端部分2146相對接近目標基板2140之第二表面2152。相比於第二電觸點2142之近端部分2146，目標基板2140之第二電觸點2142之遠端部分2144相對遠離目標基板2140之第二表面2152。亦即，第二電觸點2142之近端部分2146比第二電觸點2142之較遠的遠端部分2144更接近第二表面2152。
在製程2100之步驟2102處，可定位目標基板2140。在步驟2104處，將未經固化之UF材料2160沈積於目標基板2140或半導體裝置2120中之至少一者之至少一個表面上及/或施加至該至少一個表面。在各種具體實例中，可採用UF施加器裝置及/或UF施加製程來施加及/或沈積未經固化之UF材料2160。UF施加製程可包括旋塗製程、浸塗製程、刀片刮抹製程、噴塗製程或其類似製程。如圖21中所展示，未經固化之UF材料2160可沈積於目標基板2140之第二表面2152上。當沈積於目標基板2140之第二表面2152上時，未經固化之UF材料2160可實質上覆蓋第二表面2152且實質上囊封目標基板2140之第二電觸點2142。
在圖21中未展示之其他具體實例中，在步驟2104處，可將未經固化之UF材料2160沈積於半導體裝置2120之第一表面2132上，以實質上覆蓋第一表面2132且實質上囊封半導體裝置2120之第一電觸點2122。未經固化之UF材料2160可包括遠端部分2162及近端部分2164，其中相比於較遠的遠端部分2162，未經固化之UF材料2160之近端部分2164更接近於目標基板2140之第二表面2152。未經固化之UF材料2160之遠端部分2162可為未經固化之UF材料2160之過量部分。
在步驟2106處，可將熱能施加至未經固化之UF材料2160以預固化UF材料2060。亦即，UF預固化設備可採用熱固化製程來預固化未經固化之UF材料2160。步驟2104及步驟2106中之UF材料2160之陰影的不同密度展示自步驟2104中之未經固化之UF材料及步驟2106之經預固化UF材料2160的轉變。熱能可由光子源（圖21中未展示）提供。光子源可提供光子束（圖21中未展示）。步驟2106之光子束可為掃描光子束。光子束可為連續操作之光子束或脈衝光子束，諸如通篇所論述之所述具體實例。可選擇光子脈衝之時間輪廓及/或空間輪廓以控制不利的熱效應。光子束可由雷射裝置提供。光子束中之光子之波長可在紫外線（ultraviolet；UV）範圍內。在至少一個具體實例中，波長可小於360 nm。在其他具體實例中，光子之波長可在電磁（electromagnetic；EM）頻譜之可見區內。在又其他具體實例中，光子之波長在EM頻譜之紅外線（infrared；IR）區內。舉例而言，光子源可為二氧化碳（CO 2）雷射，其中波長為約10.6微米（例如，中IR雷射）。熱能可由除光子束以外之源提供。
在步驟2108處，可執行雷射磨蝕及/或雷射剝蝕製程以移除UF材料2160之過量部分2162部分。雷射剝蝕製程可包括藉由光子束2180照射經預固化UF材料2060之過量部分2162。光子束2180可由剝蝕設備（例如，雷射裝置）提供。光子束2180可為掃描光子束，如由掃描箭頭2182所指示。可在過量部分2162上掃描剝蝕光子束2180以移除經預固化UF材料2160之過量部分2162。剝蝕過量部分2162可形成經預固化UF材料2160之平面表面2166，該平面表面至少部分地曝露第二電觸點2142之遠端部分2144。掃描光子束2180可連續地操作或脈衝，如通篇所論述，以控制不利的熱效應。
在步驟2110處，可將半導體裝置2120定位成接近於目標基板2040以形成第一電觸點2122與第二電觸點2142之空間對準。半導體裝置2120之第一表面2132與目標基板2040之第二表面2152可為相對表面。第二電觸點2142之經曝露遠端部分2144鄰近第一電觸點2122之遠端部分2124。可採用取放頭（pick and place head；PPH）來定位半導體裝置2120。
同樣在步驟2110處，可藉由將第二電觸點2142之至少部分曝露之遠端部分2144接合至第一電觸點2122之鄰近遠端部分2124而形成半導體裝置2120與目標基板2140之間的電耦接。亦即，可在第一電觸點2122與第二電觸點2142之間形成電接合件2150，如步驟2112中所展示。將第二電觸點2142之經曝露遠端部分2144接合至第一電觸點2122之鄰近遠端部分2124可由額外熱能誘發。額外熱能可由額外光子束（圖21中未展示）產生。額外光子束可照射半導體裝置2120之第三表面2134或目標基板2140之第四表面2054中之至少一者。額外光子束可為連續操作之光子束或脈衝光子束。通篇所論述之脈衝光子束可包括時間輪廓及/或空間輪廓，該時間輪廓及/或空間輪廓經選擇及/或調變以控制與由額外光子束提供之額外熱能相關聯的不利的熱效應。在一些具體實例中，除了脈衝光子束電接合觸點之外或作為脈衝光子束電接合觸點之替代方案，亦可在雷射磨蝕製程之後採用低溫熱壓來電接合電觸點。亦即，電接合可至少部分地藉由低溫熱壓接合製程誘發。預固化階段之厭氧黏著劑可實現或增強熱壓製程。
在步驟2112處，可固化經預固化UF材料2160。經固化UF材料2160可使半導體裝置2120與目標基板2140之間的電耦接機械地穩定。可採用固化設備來固化經預固化UF材料2060。步驟2110及2112中之UF材料2160之陰影的差異指示自經預固化UF材料至經固化UF材料之轉變。固化設備可採用室溫UF固化製程來固化經預固化UF材料2160。舉例而言，可在室溫（或近室溫）下採用厭氧及/或濕固化製程。 用於經由雷射及介電質層之化學鍵結選擇性地接合半導體裝置及使電接合件機械地穩定的一般化製程
圖22說明用於經由雷射及介電質層之化學鍵結選擇性地接合半導體裝置及使電接合件機械地穩定之增強處理流程的一個具體實例。在製程2200之具體實例中，可在不採用UF材料之情況下使第一半導體裝置（例如，半導體裝置2220）與第二半導體裝置（例如，目標基板2240）之間的電接合件機械地穩定。絕緣（或介電質）層可形成於第一半導體裝置及第二半導體之表面上。絕緣層可經由電漿活化來活化。當壓縮在一起時，經活化絕緣層可至少部分地化學鍵結（例如，共價鍵結），以在電接合之前形成第一半導體裝置與第二半導體裝置之間至少略穩定的機械耦接。絕緣層之化學鍵結使第一半導體裝置及第二半導體裝置之對應電觸點之間的對準穩定。由於對準之穩定性，在電接合期間引起電觸點之未對準的不利的熱效應可得以減輕。取決於第一半導體裝置及/或第二半導體裝置之熱性質，可採用連續或脈衝光子束來形成電接合件。
如上文所提及，製程2200可用以在不採用底部填充物（underfill；UF）材料之情況下使電接合件穩定。在經電耦接之前，第一半導體裝置（例如，半導體裝置2220）及第二半導體裝置（例如，目標基板2040）可經由與半導體裝置2220及目標基板2240之介電質表面（例如，絕緣層2236及絕緣層2256）上之化學鍵結相關聯的黏著力而非UF材料至少弱機械接合。為了增加用於化學鍵結介電質表面之親和性，絕緣層2236及絕緣層2256中之每一者可經由電漿活化製程活化及/或官能化。在經由在半導體裝置2020與及目標基板2040之「夾層」上施加壓縮力而進行初始機械接合之後，可採用經局部化熱源（例如，連續或脈衝光子束）來形成如通篇所論述之電接合件。
半導體裝置2220可為幾乎任何半導體裝置，包括本文中所論述之LED裝置之各種具體實例中之任一者。舉例而言，半導體裝置2220可為具有小於100微米（micrometer；μm）之特徵尺寸的微型發光二極體（micro light emitting diode；μLED）。半導體裝置2220可包括於顯示裝置中。顯示裝置可包括於頭戴式裝置中，該頭戴式裝置為虛擬實境裝置、擴增實境裝置或混合實境裝置中之至少一者。目標基板2240可等效於或至少相似於本文中所論述之目標基板裝置中之任一者。因此，目標基板2240可為顯示裝置之背板。
如圖22中所展示，半導體裝置2220可包括第一表面2232、第三表面2234及複數個電觸點，該複數個電觸點包括但不限於第一電觸點2222。半導體裝置2220之複數個電觸點中之至少一些可為及/或包括「焊料凸塊」型電觸點。在一些具體實例中，半導體裝置2220之複數個電觸點可由可變形及/或可彎曲導電材料構成。舉例而言，半導體裝置2220之複數個電觸點中之至少一些可由可變形奈米多孔金（nanoporous gold；NPG）構成。在其他具體實例中，半導體裝置2220之複數個電觸點中之至少一些可由可變形金、銀或其類似物構成。可採用其他可變形且導電之材料來製造半導體裝置2220之複數個電觸點。
如圖22中所展示，半導體裝置2220之複數個電觸點中之每一者可自半導體裝置2220之第一表面2232延伸且超出該第一表面。因而，第一電觸點2222可包括遠端部分及近端部分。相比於第一電觸點2222之遠端部分，半導體裝置2220之第一電觸點2222之近端部分相對接近半導體裝置2220之第一表面2232。相比於半導體裝置2220之近端部分，半導體裝置2220之第一電觸點2222之遠端部分相對遠離半導體裝置2220之第一表面2232。亦即，第一電觸點2222之近端部分比第一電觸點2222之較遠的遠端部分更接近第一表面2232。
此外，目標基板2240可包括第二表面2252、第四表面2254及複數個電觸點，該複數個電觸點包括但不限於第二電觸點2242。相似於半導體裝置2220，目標基板2240之複數個電觸點中之至少一些可為「焊料凸塊」型電觸點。在一些具體實例中，目標基板2240之複數個電觸點可由可變形及/或可彎曲導電材料構成。舉例而言，目標基板2240之複數個電觸點中之至少一些可由可變形奈米多孔金（nanoporous gold；NPG）構成。目標基板2240之複數個電觸點中之至少一些可由可變形金、銀或其類似物構成。
如圖22中所展示，目標基板2240之複數個電觸點中之每一者自目標基板2240之第二表面2252中之凹處、凹陷、凹坑及/或凹槽延伸且超出該凹處、凹陷、凹坑及/或凹槽。歸因於目標基板2240之第二表面2252中之凹處、凹陷、凹坑及/或凹槽，空隙2248圍繞目標基板2040之第二電觸點2242而形成。更特定言之，空隙2284安置於第二絕緣層2252之一部分與第二觸點2242之間。第二電觸點2242包括遠端部分及近端部分。相比於第二電觸點2242之遠端部分，目標基板2240之第二電觸點2242之近端部分相對接近目標基板2240之第二表面2252。相比於第二電觸點2242之近端部分，目標基板2240之第二電觸點2242之遠端部分相對遠離目標基板2240之第二表面2252。亦即，第二電觸點2242之近端部分比第二電觸點2242之較遠的遠端部分更接近第二表面2252。
第一絕緣層2236可形成於半導體裝置2220之第一表面2032之至少一部分上。第一絕緣層2236可覆蓋半導體裝置2220之第一表面2032之至少部分且曝露半導體裝置2220之第一觸點2222之遠端部分。第二絕緣層2256可形成於目標基板2240之第二表面2052之至少一部分上。第二絕緣層2256可覆蓋第二表面2052之至少部分且曝露目標基板2240之第二觸點2242之遠端部分。
一或多個製造裝置可形成第一絕緣層2236及第二絕緣層2256。第一絕緣層2236及第二絕緣層2256可由幾乎任何絕緣及/或介電材料形成。在一些具體實例中，第一絕緣層2236及第二絕緣層2256中之一者或兩者可至少部分地由二氧化矽（SiO 2）、基於聚合物之絕緣鈍化層及/或另一電介質氧化物構成。在第二表面2252上形成第二絕緣層2256可至少部分地形成安置於第二絕緣層2256之部分與第二電觸點2242之間的空隙2250。在圖22中未展示之替代具體實例中，半導體裝置2220之第一電觸點2222可凹入於半導體裝置2220之第一表面2232中之凹陷、凹坑及/或凹槽內。因而，第一電觸點2222而非第二電觸點2242可至少部分地由空隙包圍。在一些具體實例中，半導體裝置2220及目標基板240中之每一者之電觸點可凹入於半導體裝置2220之第一表面2232及/或目標基板2040之第二表面2252中之凹陷、凹坑及/或凹槽內。
在步驟2202處，可將電漿活化製程應用於第一絕緣層2236及/或第二絕緣層2256。亦即，可將電漿施加至半導體裝置2220之第一絕緣層2036及目標基板2240之第二絕緣層2256。將第一絕緣層2236及第二絕緣層2256曝露於電漿可活化第一絕緣層2236及第二絕緣層2256中之每一者。活化絕緣層2236及2256可增強用於化學鍵結（例如，藉由共價鍵結）絕緣層2236及2256之親和性。更特定言之，電漿可使經活化第一絕緣層2236及經活化第二絕緣層2256平面化以增強步驟2204中之經活化第一絕緣層2236與經活化第二絕緣層2256之化學鍵結。電漿可由諸如但不限於電漿源之電漿設備施加。
在步驟2204處，可將半導體裝置2220定位成接近於目標基板2240以形成半導體裝置2220之第一電觸點2222與目標基板2240之第二觸點2242的空間對準。半導體裝置2220之經活化第一絕緣層2236及目標基板2240之第二絕緣層2256可為鄰近及/或相對之層。目標基板2240之第二觸點2242之經曝露遠端部分可鄰近半導體裝置2220之第一觸點2222之經曝露遠端部分。可採用取放頭（pick and place head；PPH）將半導體裝置2220定位成接近目標基板2240。
此外，在步驟2204處，可藉由將半導體裝置2220之經活化第一絕緣層2256化學鍵結至目標基板2240之經活化第二絕緣層2256而形成半導體裝置2220與目標基板2240之間的機械耦接。更特定言之，在步驟2204處，可將壓縮力施加至半導體裝置2220或目標基板2240中之至少一者。壓縮力可催化及/或活化半導體裝置2220之經活化第一絕緣層2236至目標基板2240之經活化第二絕緣層2256的化學鍵結（例如，共價鍵結）。化學鍵結可提供半導體裝置2220至目標基板2240之至少部分機械耦接。可採用PPH來提供壓縮力。
如上文所提及，第二電觸點2242（及/或第一電觸點2222）可由可變形導電材料（例如，NPG、金、銀或其類似物）構成。因而，壓縮力可使第一電觸點2222及/或第二電觸點2242中之至少一者之形狀變形。可在室溫或低溫下施加壓縮力。當第一電觸點2222及/或第二電觸點2242之形狀變形時，第一電觸點2222及/或第二電觸點2242之經位移導電材料（例如，形成變形形狀之材料）可至少部分地填充空隙2250，如步驟2204中所展示。舉例而言，第一電觸點2222及/或第二電觸點2242中之至少一者之形狀可「變平」且加寬以至少部分地填充空隙2250。在一些具體實例中，將第一半導體裝置2220定位成接近於目標基板2240及形成半導體裝置2220與目標基板2240之間的機械耦接可在室溫下且在大氣壓下執行。
在步驟2206處，可藉由經由誘發分別經局部化至第一電觸點2222及第二電觸點2242之熱能將第二觸點2242之經曝露遠端部分電接合至第一觸點2222之鄰近遠端部分而進行半導體裝置2220與目標基板2240之間的電耦接。半導體裝置2220與目標基板2240之間的機械耦接（例如，由第一絕緣層2236與第二絕緣層2256之共價鍵結提供）使電耦接機械地穩定。所誘發的熱能可由光子束2280誘發。光子束2280可為連續操作之光子束或光子脈衝。光子束及/或光子脈衝2280可包括經選擇以控制與熱能相關聯之熱效應的時間輪廓及/或空間輪廓。控制熱效應可包括使熱能局部化至第一觸點2222及第二觸點2242。電耦接裝置（例如，光子源及/或雷射）可提供熱能。光子源可為掃描光子源及/或掃描雷射。熱能可經局部化。半導體裝置2220之陰影之梯度指示所誘發的熱能遠離吸收區之流動及至熱能將接合電觸點之區之流動的局部化梯度。
儘管光子束2280如圖22中所展示照射半導體裝置之第三表面2234，但光子束2280可被傳遞以照射目標基板2240之第四表面2254。在一些具體實例中，可採用多個光子束來電耦接半導體裝置2220與目標基板2240，如至少結合圖19之具體實例所論述。光子脈衝2280可由在半導體裝置2220之第三表面2234及/或目標基板2240之第四表面2254中之至少一者上經掃描的脈衝光子束傳遞。
在一些具體實例中，半導體裝置2220及目標基板2240可經由製程2200以晶圓級機械耦接及/或電耦接。亦即，半導體裝置2220可為包括於第一半導體晶圓中之第一預切割半導體晶粒。目標基板2240可為包括於第二半導體晶圓中之第二預切割半導體晶粒。將第一半導體裝置2220定位成接近於目標基板2240可包括將第一半導體晶圓定位成接近第二半導體晶圓。
製程2200在將半導體裝置2220電耦接至目標基板2240時提供各種益處及/或優點。舉例而言，半導體裝置2220可在室溫下及/或在大氣壓下定位成接近目標基板2240。經化學鍵結之第一絕緣層2236及第二絕緣層2256之組合囊封經電接合之第一電觸點2222及第二電觸點2242。因此，可至少部分地縮短及/或減輕與第一電觸點2222及第二電觸點2242相關聯之電遷移過程。UF材料無需再分佈與CTE失配相關聯之熱機械應力。另外，電觸點可較小，此允許更容易地進行製造。 用於經由雷射及預先施加之底部填充物材料選擇性地接合半導體裝置及使電接合件機械地穩定的一般化製程
圖23說明根據各種具體實例之用於經由光子束及預先施加之底部填充物材料選擇性地接合半導體裝置及使電接合件機械地穩定之增強處理流程的一個具體實例。在製程2300之具體實例中，可採用預先施加之UF材料以使第一半導體裝置及第二半導體裝置（例如，目標基板2340）之電觸點之預接合對準穩定。第一半導體裝置或第二半導體裝置中之一者之電觸點可由可變形導電材料（例如，奈米多孔金、金、銀或其類似物）形成。半導體裝置2320或目標基板2340中之至少一者之可變形電觸點可形成為「釘狀」或錐形形狀。在一些具體實例中，半導體裝置2320或目標基板2340中之一者具有「釘狀」可變形觸點，而半導體裝置2320或目標基板2340中之另一者具有「扁平」觸點。未經固化之UF材料可預先施加至具有「扁平」觸點之裝置（例如，半導體裝置2320或目標基板2340）。預先施加且未經固化之UF材料可實質上囊封「扁平」電觸點。在圖23中所展示之非限制性具體實例中，半導體裝置2320具有「釘狀」可變形觸點，且未經固化之UF材料預先施加以實質上覆蓋或囊封目標基板2340之「扁平」電觸點。在圖23中未展示之另一具體實例中，目標基板2340具有「釘狀」可變形觸點，且未經固化之UF材料預先施加以實質上覆蓋或囊封第一半導體裝置2320之「扁平」電觸點。
可藉由將半導體裝置2320之「釘狀」電觸點與目標基板2340之對應「扁平」觸點（實質上由預先施加之未經固化UF材料囊封）對準而形成半導體裝置2320與目標基板2340之「夾層」2390。可經由壓縮力壓縮「夾層」2390。可在室溫或低溫下施加壓縮力。當壓縮時，「釘狀」觸點充當楔以「挖」除囊封對應扁平電觸點之未經固化之UF材料之至少一部分（或使其位移）。可在壓縮期間施加經局部化熱能（例如，來自連續或脈衝光子束）。經局部化熱能使「釘狀」電觸點變形且「變平」。當「釘狀」電觸點變形時，額外UF材料發生位移。經局部化熱能接合電觸點且固化UF材料。因為「釘狀」觸點在壓縮、接合及固化期間「變平」，所以此類具體實例容許所製造之電觸點之高度及形狀的變化。
半導體裝置2320可為幾乎任何半導體裝置，包括本文中所論述之LED裝置之各種具體實例中之任一者。舉例而言，半導體裝置2320可為具有小於100微米（micrometer；μm）之特徵尺寸的微型發光二極體（micro light emitting diode；μLED）。半導體裝置2320可包括於顯示裝置中。顯示裝置可包括於頭戴式裝置中，該頭戴式裝置為虛擬實境裝置、擴增實境裝置或混合實境裝置中之至少一者。目標基板2340可等效於或至少相似於本文中所論述之目標基板裝置中之任一者。因此，目標基板2340可為顯示裝置之背板。
如圖23中所展示，半導體裝置2320可包括第一表面2332、第三表面2334及複數個電觸點，該複數個電觸點包括但不限於第一電觸點2322。半導體裝置2320之複數個電觸點中之至少一些可為及/或包括「焊料凸塊」型電觸點。在一些具體實例中，半導體裝置2320之複數個電觸點可由可變形及/或可彎曲導電材料構成。舉例而言，半導體裝置2320之複數個電觸點中之至少一些可由可變形奈米多孔金（nanoporous gold；NPG）構成。在其他具體實例中，半導體裝置2320之複數個電觸點中之至少一些可由可變形金、銀或其類似物構成。可採用其他可變形且導電之材料來製造半導體裝置2320之複數個電觸點。
如圖23中所展示，半導體裝置2320之複數個電觸點中之每一者可自半導體裝置2320之第一表面332延伸且超出該第一表面。因而，第一電觸點2322包括遠端部分2324及近端部分2326。相比於第一電觸點2322之遠端部分2324，半導體裝置2320之第一電觸點2322之近端部分2326相對接近半導體裝置2320之第一表面2332。相比於半導體裝置2320之近端部分2326，半導體裝置2320之第一電觸點2322之遠端部分2324相對遠離半導體裝置2320之第一表面2332。亦即，第一電觸點2322之近端部分2326比第一電觸點2322之較遠的遠端部分2324更接近第一表面2332。
更特定言之，可形成半導體裝置2320之電觸點，使得半導體裝置2320之電觸點（包括但不限於第一電觸點2322）之形狀為「釘狀」及/或錐形形狀。亦即，第一電觸點2322之形狀可沿著實質上正交於半導體裝置2320之第一表面2332（及第三表面2334）的軸線2328呈錐形。第一電觸點2322之近端部分2326安置於第一表面2332與第一電觸點2322之遠端部分2324中間。第一電觸點2322之橫截面可為錐形的。舉例而言，第一電觸點2322之遠端部分2324之橫截面（例如，實質上正交於圖23之平面的橫截面）之面積小於第一電觸點2322之近端部分2326之橫截面（例如，實質上正交於圖23之平面的橫截面）之面積。第一電觸點2322之近端部分2326之橫截面及第一電觸點2322之遠端部分2324之橫截面中的每一者實質上正交於軸線2328。
此外，目標基板2340可包括第二表面2352、第四表面2354及複數個電觸點，該複數個電觸點包括但不限於第二電觸點2342。相似於半導體裝置2320，目標基板2340之複數個電觸點中之至少一些可為「焊料凸塊」型電觸點。在一些具體實例中，目標基板2340之複數個電觸點可由可變形及/或可彎曲導電材料構成。舉例而言，目標基板2340之複數個電觸點中之至少一些可由可變形奈米多孔金（nanoporous gold；NPG）構成。目標基板2340之複數個電觸點中之至少一些可由可變形金、銀或其類似物構成。在一些具體實例中，相比於半導體裝置2320之電觸點，目標基板2340之電觸點的可變形程度較低及/或可彎曲程度較低。
如圖23中所展示，目標基板2340之複數個電觸點中之每一者自目標基板2340之第二表面2352延伸且超出該第二表面。因而，第二電觸點2342包括遠端部分及近端部分。相比於第二電觸點2342之遠端部分，目標基板2340之第二電觸點2342之近端部分相對接近目標基板2340之第二表面2352。相比於第二電觸點2342之近端部分，目標基板2340之第二電觸點2342之遠端部分相對遠離目標基板2340之第二表面2352。亦即，第二電觸點2342之近端部分比第二電觸點2342之較遠的遠端部分更接近第二表面2352。
更特定言之，可形成目標基板2340之電觸點，使得目標基板2340之電觸點（包括但不限於第二電觸點2342）之形狀為「扁平」及/或均一的形狀。舉例而言，第二電觸點之形狀可為「圓片」或扁平「圓盤」形狀。亦即，第二電觸點2342之形狀可沿著實質上正交於目標基板2340之第二表面2352（及第四表面2354）的軸線2348為均一的。第二電觸點2342之近端部分安置於第二表面2352與第二電觸點2342之遠端部分中間。第二電觸點2342之橫截面可為實質上均一的。舉例而言，第二電觸點2342之遠端部分之橫截面（例如，實質上正交於圖23之平面的橫截面）之面積可實質上等於第二電觸點2342之近端部分之橫截面（例如，實質上正交於圖23之平面的橫截面）之面積。第二電觸點2342之近端部分之橫截面及第二電觸點2342之遠端部分之橫截面中的每一者實質上正交於軸線2348。一或多個製造裝置可形成半導體裝置2320之第一電觸點2322及目標基板2340之第二電觸點2342。
在製程2300之步驟2302處，可將未經固化之UF材料2360沈積於目標基板2340之第二表面2352上及/或施加至該第二表面。UF施加器可施加及/或沈積未經固化之UF材料2360。在施加後，未經固化之UF材料2360可實質上覆蓋第二表面2352且實質上囊封目標基板2340之第二電觸點2342。在其他具體實例中，半導體裝置2320之電觸點為「扁平」及/或均一電觸點。在此類具體實例中，目標基板2340之電觸點可為「釘狀」及/或錐形的。在此類具體實例中，在步驟2302處，可將未經固化之UF材料2360沈積於半導體裝置2320之第一表面2332上及/或施加至該第一表面。未經固化之UF材料2360可實質上覆蓋第一表面2332且實質上囊封半導體裝置2320之第一電觸點2322。在此類具體實例中，相比於目標基板2340之電觸點，半導體裝置2320之電觸點的可變形程度較低及/或可彎曲程度較低。
在步驟2304處，可將半導體裝置2320定位成接近於目標基板2340以形成半導體裝置2320之第一觸點2322與目標基板2340之第二觸點2342的空間對準。可在室溫下及/或在大氣壓下將半導體裝置2320定位成接近於目標基板2340。可採用取放頭（pick and place head；PPH）來定位半導體裝置2320。半導體裝置2320之第一表面2332與目標基板2340之第二表面2352可為相對表面。當第一電觸點2322之錐形遠端部分2324與第二電觸點2342之遠端部分實體接觸以使得第二電觸點2342之遠端部分鄰近第一電觸點2322之遠端部分2324時，半導體裝置之第一電觸點2322之錐形形狀使囊封目標基板2340之第二電觸點2342的未經固化之UF材料2360之至少一部分位移。
如步驟2304之說明中所展示，當半導體裝置2320經定位成接近於目標基板2340時，形成安置於未經固化之UF材料2360與半導體裝置2320之第一表面2332之間的空隙2392。同樣在步驟2304處，PPH或另一製造設備可將壓縮力施加至半導體裝置2320或目標基板2040中之至少一者。可在室溫或低溫下施加壓縮力。如步驟2304中所展示，壓縮力可使第一電觸點2322（或者第二電觸點2342）之錐形形狀變形。壓縮力可使第一電觸點2322之「釘狀」形狀略微「變平」。
在步驟2306處，提供熱能。熱能源可提供熱能。熱能之一部分可固化未經固化之UF材料2360。如步驟2306之說明中所展示，熱能可使第一電觸點2322之錐形形狀進一步變形。應注意，相比於第一電觸點2322之錐形形狀（如在步驟2302中所說明），第一電觸點2322之變形形狀（如步驟2306之說明中所展示）是較不漸縮的。第一電觸點2322之變形形狀使實質上囊封第二電觸點2342之未經固化之UF材料2360之額外部分位移。熱能可進一步使第一電觸點2322之「釘狀」形狀「變平」，且固化UF材料2360且將「變平」之第一電觸點2322電接合至第二電觸點2342。隨著第一電觸點2322之「釘狀」形狀變平，更多UF材料2360發生位移。此外，熱能可進一步軟化第一電觸點2322之可變形材料及/或進一步軟化UF材料2360。使UF材料2360位移可進一步增加第一電觸點4222與第二電觸點2342之電耦接的機械穩定性。在電接合及UF材料2360固化期間，並且隨著第一電觸點2322之錐形形狀變平，第一電觸點2322及第二電觸點2342之導電表面可保持實體接觸，從而進一步保持第一電觸點2322與第二電觸點2342之空間對準。亦應注意，提供熱能以固化UF材料2360可增大未經固化之UF材料2360之體積且發生位移、移除及/或至少部分地填充在空隙2392中。熱能可經局部化。半導體裝置2320之陰影之梯度指示所誘發的熱能遠離吸收區之流動及至熱能將固化UF材料2360且接合電觸點之區之流動的局部化梯度。
如通篇所論述，固化UF材料2360可形成半導體裝置2320與目標基板2340之間的機械耦接。熱能之另一部分可將第二電觸點2342之遠端部分電接合至第一電觸點2342之遠端部分2324。將第一電觸點2322電接合至第二電觸點2342可形成半導體裝置2320與目標基板2340之間的電耦接。半導體裝置2320與目標基板2340之間的機械耦接使第一電觸點2322與第二電觸點2342之間的電耦接機械地穩定。
熱能可由連續或脈衝光子束2380提供。因此，在步驟2306處，熱能源（例如，光子源，諸如但不限於雷射）可傳遞誘發熱能之光子束2380。光子束2380可為光子脈衝。光子脈衝2380可具有經選擇以控制與熱能相關聯之熱效應的時間輪廓及/或空間輪廓。控制熱效應可包括將熱效應局部化至第一電觸點2322、第二觸點2342及實質上囊封第一電觸點2322及第二電觸點2342之未經固化之UF材料2360的另一部分。可基於半導體裝置2320及/或目標基板2340之幾何性質及/或熱性質而選擇及/或調變光子脈衝2380之時間輪廓及/或空間輪廓。舉例而言，光子脈衝之時間輪廓及/或空間輪廓可基於半導體基板2320及/或目標基板之CTE、半導體裝置2320之第一電觸點2322與另一電觸點之間的空間距離（例如，半導體裝置2220之電觸點之間距）、目標基板2340之電觸點之間距，或其類似者。可選擇及/或調變光子脈衝2380之光子之波長（或頻率）以減少與光子脈衝2380之雷射輻射相關聯的輻射損傷，且進一步控制不利的熱效應。
如圖23中所展示，光子脈衝2380可照射半導體裝置2320之第三表面2334。在其他具體實例中，光子脈衝2380可照射目標基板之第四表面2354。在又其他具體實例中，多個光子脈衝可照射半導體裝置2320及目標基板2240兩者。舉例而言，可將至少結合圖19所論述之相對及同軸光子束配置用於製程2300。在一些具體實例中，光子束及/或脈衝2380可為掃描光子束。可在半導體裝置2320之第三表面2334及/或目標基板2340之第四表面2354上掃描一或多個掃描光子束。可選擇掃描光子束之時間輪廓及/或空間輪廓以保持第一電觸點2322與第二電觸點2342之間的空間對準。可選擇及/或調變掃描光子束之掃描頻率及/或脈衝頻率以控制熱效應。
如步驟2306之說明中所展示，當經固化時，UF材料2360之體積膨脹以實質上囊封經接合之第一電觸點2322及第二電觸點2342。當經由經固化UF材料2360進行囊封時，可縮短及/或減輕由穿過第一電觸點2322及第二電觸點2342之電流催化的電遷移過程。
在一些具體實例中，半導體裝置2320及目標基板2340可經由製程2300以晶圓級機械耦接及/或電耦接。亦即，半導體裝置2320可為包括於第一半導體晶圓中之第一預切割半導體晶粒。目標基板2340可為包括於第二半導體晶圓中之第二預切割半導體晶粒。將第一半導體裝置2320定位成接近於目標基板2340可包括將第一半導體晶圓定位成接近第二半導體晶圓。
製程2300在將半導體裝置2320電耦接至目標基板2340時提供各種益處及/或優點。舉例而言，半導體裝置2320可在室溫下及/或在大氣壓下定位成接近目標基板2340。經固化UF材料囊封經電接合之第一電觸點2322及第二電觸點2342。亦即，UF材料2360之層提供圍繞電觸點之密封。因此，可至少部分地縮短及/或減輕與第一電觸點2322及第二電觸點2342相關聯之電遷移過程。此外，因為「釘狀」電觸點變平，所以製程2300相對容許「釘狀」電觸點之尺寸及高度的製造變化。 額外具體實例
現將描述用於經由脈衝雷射選擇性地接合LED之額外及/或替代具體實例。此等具體實例與本文中所描述之各種具體實例一致。非限制性具體實例包括用於裝配顯示裝置之系統。系統可包括取放頭（pick and place head；PPH）、脈衝光子源及控制器。PPH將第一發光組件（light-emitting component；LEC）及第二LEC置放於顯示裝置之目標基板上。光子源藉由第一光子脈衝照射第一LEC。第一光子脈衝向第一LEC之第一電觸點提供第一熱能。第一熱能將第一LEC之第一電觸點與目標基板之第一電觸點電耦接。在一些具體實例中，接合可在小區域中執行，使得藉由逐凸塊接合來進行接合。光子源藉由第二光子源照射第二LEC。第二光子脈衝向第二LEC之第二電觸點提供第二熱能。第二熱能將第二LEC之第二電觸點與目標基板之第二電觸點電耦接。光子源發射具有時間脈衝寬度之第一光子脈衝及第二光子脈衝。調變時間脈衝寬度以控制與第一熱能及第二熱能相關聯之熱效應。控制器操作光子源且控制第一光子脈衝及第二光子脈衝之時間脈衝寬度。
可基於第一LEC及第二LEC之熱擴散率而調變第一光子脈衝及第二光子脈衝之時間脈衝寬度。在一些具體實例中，當第一LEC及第二LEC置放於目標基板上時，基於第一LEC之第一電觸點與第二LEC之第二電觸點之間的空間距離而調變第一光子脈衝及第二光子脈衝之時間脈衝寬度。在各種具體實例中，控制熱效應包括限制第一熱能之量，使得第二LEC之第二電觸點之位置得以維持，且第一光子脈衝向第一LEC之第一電觸點提供第一熱能。在至少一個具體實例中，控制熱效應包括限制第二熱能之量，使得當第二光子脈衝向第二LEC之第二電觸點提供第二熱能時，第一LEC之第一電觸點與目標基板之第一電觸點之間由第一光子脈衝形成的電耦接得以維持。
在各種具體實例中，光子源使第一光子脈衝及第二光子脈衝中之每一者傳遞穿透PPH以照射第一LEC及第二LEC。可調變第一光子脈衝及第二光子脈衝之時間脈衝寬度以控制與第一光子脈衝及第二光子脈衝相關聯之熱擴散長度。當第一LEC及第二LEC置放於目標基板上時，時間脈衝寬度之調變可基於第一LEC之第一電觸點與第二LEC之第二電觸點之間的空間距離。光子源可藉由第三光子脈衝照射第一LEC。第三光子脈衝向第一LEC之第一電觸點提供第三熱能，該第三熱能進一步將第一LEC之第一電觸點電耦接至目標基板之第一電觸點。當第一LEC及第二LEC置放於目標基板上時，第一光子脈衝與第三光子脈衝之間的時間段可基於第一LEC之第一電觸點與第二LEC之第二電觸點之間的空間距離。
另一具體實例包括顯示裝置，諸如但不限於LED顯示裝置。LED顯示裝置可為μLED顯示裝置。顯示裝置包括顯示基板（例如，Si背板）、複數個LED（例如，一或多個LED列）及複數個電耦接件。顯示裝置具有配置於其上之複數個電觸點。複數個電耦接件中之每一者將複數個LED中之一LED之引線貼附至顯示基板之對應電觸點。電耦接件使得顯示基板能夠操作經貼附之LED。複數個電耦接件中之每一者可藉由一方法形成，該方法包括將LED之引線與顯示基板之對應電觸點對準，使得在LED與顯示基板之電觸點之間形成熱接觸。該方法亦可包括藉由一或多個電磁（electromagnetic；EM）脈衝照射LED，該一或多個電磁脈衝諸如但不限於雷射脈衝。一或多個EM脈衝可具有經調變、調節、選取、選擇及/或調整之時間輪廓及/或空間輪廓。時間輪廓及/或空間輪廓經調變、調節、選取、選擇及/或調整以將足夠量之熱能提供至LED之引線及顯示基板之對應電觸點以形成電耦接且亦控制熱效應。
在一些具體實例中，形成複數個電耦接件中之每一者的方法亦包括在複數個LED上掃描雷射裝置。經掃描雷射裝置藉由一或多個EM脈衝照射LED中之每一者，該一或多個EM脈衝諸如但不限於雷射脈衝。在一些具體實例中，彈性界面層（e層）可形成於複數個LED上。PPH之適型表面可耦接、貼附及/或黏著至複數個LED之彈性體層。PPH可用以經由e層拾取複數個LED。PPH可用以將複數個LED中之每一者之引線與顯示基板之對應電觸點對準。雷射裝置可用以將一或多個雷射脈衝傳遞穿透PPH且照射複數個LED中之每一者。在各種具體實例中，顯示裝置包括於虛擬實境（virtual reality；VR）耳機及/或擴增實境（augmented reality；AR）耳機中。在各種具體實例中，控制熱效應包括維持複數個LED中之每一者之引線與顯示基板之對應電觸點之間的熱接觸。
自前述內容將看出，本發明非常適於達成上文所闡述之所有目的及目標，以及明顯且為系統及方法所固有之其他優點。將理解，某些特徵及子組合具有效用，且可在不參考其他特徵以及子組合之情況下採用。此由申請專利範圍之範圍涵蓋且在申請專利範圍之範圍內。
本文中具體描述本發明之標的物以滿足法定要求。然而，描述自身並不意欲限制本專利之範圍。實情為，本發明人已預料所主張標的物亦可以其他方式體現，以包括相似於本文件中所描述之步驟或步驟組合的不同步驟或步驟組合，以及其他目前或未來技術。此外，儘管術語「步驟」及/或「區塊」在本文中可用以意味所採用方法之不同要素，但所述術語不應解譯為意指本文中所揭示之各種步驟當中或之間的任何特定次序，除非在明確描述個別步驟之次序時及除了在明確描述個別步驟之次序時之外。
100:頭戴式裝置 102:框架 104A:左顯示裝置 104B:右顯示裝置 106:波導組態 108:眼框 110:眼睛 200:顯示裝置 202:控制器 204:波導後影像光 208:波導前影像光 214A:第一解耦元件 214B:第二解耦元件 216:頂面 218:底面 220:波導 230:來源組件 232:光源 234:光學系統 238:耦合元件 244:源光 248:經調節光 250:光調節組件 252:掃描鏡面組件 254:發射器陣列 254A:發射器陣列/第一源元件 254B:發射器陣列/第二源元件 254C:發射器陣列/第三發射器陣列 254D:源元件 254E:源元件 254F:源元件 344A:陣列外殼 344B:陣列外殼 344C:陣列外殼 348:背板 515:插圖 520:掃描鏡面 522:旋轉軸線 530:影像場 532:像素位置 534:插圖 544:耦合區域 550:傳播區域 560A:紅色影像 560B:藍色影像 560C:綠色影像 562:光瞳複製 590A:波導組態/右眼波導 590B:波導組態/左眼波導 592A:解耦區域 592B:解耦區域 594A:耦合區域 594B:耦合區域 594C:耦合區域 594D:耦合區域 596A:發射器陣列集合 596B:發射器陣列集合 596C:發射器陣列集合 596D:發射器陣列集合 598:有限區域/實線圓形 598A:有限區域 598B:有限區域 598C:有限區域 600A:發光二極體（LED） 600B:微型LED（μLED） 602:半導體層 604:發光表面 606:n觸點 608:p觸點 610:台面/台面結構 612:主動層 614:介電質層 616:箭頭 620:μ透鏡 720:單片的LED晶片 722:電觸點 724:電觸點 726:頂面 730:載體基板 732:單片的LED晶片 740:LED列 750:第一單片的LED晶片 752:第一上表面 754:第一電觸點 756:第一下表面 760:第二單片的LED晶片 762:第二上表面 764:第一電觸點 766:第二下表面 770:第三單片的LED晶片 772:第三上表面 774:第一電觸點 776:第二下表面 800:系統 802:控制器 804:致動器 806:取放頭（PPH） 808:拾取頭 810:LED列 812:電觸點 814:LED列 816:LED列 820:載體檯 822:載體基板 826:環境 830:目標檯 832:目標基板 834:電觸點 836:電觸點 840:成像裝置 842:顯微鏡物鏡 850:脈衝光子源 900:系統 902:脈衝光子源 904:致動鏡面 906:雙色鏡 908:成像裝置 910:顯微鏡物鏡 912:致動載玻片 914:拾取頭 916:LED列 918:目標基板 920:電觸點 922:電觸點 924:取放頭 926:電觸點 928:電觸點 930:光子脈衝 1000:系統 1012:致動載玻片 1014:拾取頭 1016:LED列 1018:背板 1020:電觸點 1022:電觸點 1024:PPH 1028:真空夾盤 1030:光子脈衝 1032:橢圓形 1040:電觸點 1042:電觸點 1044:電觸點 1046:電觸點 1100:系統 1114:拾取頭 1116:LED列 1118:目標基板 1124:PPH 1130:雷射脈衝 1150:彈性界面層（e層） 1200:系統 1202:脈衝光子源 1204:致動鏡面 1214:PPH 1216:LED列 1218:目標基板 1220:目標載體 1222:頂面 1224:背面 1230:光子脈衝 1232:橢圓形 1250:系統 1252:脈衝光子源 1254:致動鏡面 1256:透鏡 1260:光子脈衝 1262:橢圓形 1270:系統 1272:脈衝光子源 1274:致動鏡面 1276:透鏡 1290:光子脈衝 1292:橢圓形 1300:系統 1302:脈衝光子源 1304:致動鏡面 1306:雙色鏡 1308:成像裝置 1310:顯微鏡物鏡 1312:致動載玻片 1314:拾取頭 1316:LED列 1318:背板 1324:PPH 1328:真空夾盤 1330:雷射脈衝 1360:LED驅動器IC 1400:方法/製程 1402:區塊 1404:區塊 1406:區塊 1408:區塊 1410:區塊 1412:區塊 1500:顯示裝置 1502:背板 1504:像素 1506:LEC驅動器IC 1508:LEC控制電路 1600:製程 1602:目標基板 1604:半導體裝置 1606:第一表面/照射表面 1608:第二表面 1610:主動層 1612:第一電接合件 1614:第二電接合件 1616:雷射脈衝/光子束/光子脈衝 1618:空間輪廓 1620:步驟 1640:步驟 1660:步驟 1666:坡印廷向量 1700:製程 1702:目標基板 1704:半導體裝置 1706:第一表面 1708:第二表面 1712:第一電接合件 1714:第二電接合件 1716:雷射脈衝/光子束/光子脈衝 1720:步驟 1722:光束點 1724:箭頭 1726:箭頭 1732:第一空間尺寸 1734:第二空間尺寸 1740:步驟 1742:空隙 1760:步驟 1762:UF材料 1764:熱能 1766:坡印廷向量 1790:步驟 1800:製程 1802:目標基板 1804:半導體裝置 1812:電接合件 1816:第一光子束 1818:第二光子束 1820:步驟 1840:步驟 1860:步驟 1862:UF材料 1866:第一坡印廷向量 1868:第二坡印廷向量 1872:第一電接合件 1874:第二電接合件 1880:整合式半導體裝置 1882:第一電觸點 1884:第二電觸點 1890:電路板 1892:第三電觸點 1894:第四電觸點 1900:製程 1902:目標基板 1904:半導體裝置 1906:第一表面/照射表面 1908:第二表面 1910:主動層 1912:電接合件 1916:第一光子束 1918:空間輪廓 1920:步驟/金屬化層 1922:光束點 1924:箭頭 1926:第二表面/箭頭 1928:第一表面 1932:第一空間尺寸 1934:第二空間尺寸 1936:金屬化層 1938:空間輪廓 1940:步驟 1956:第二光子束 1960:步驟 1962:UF材料 1966:第一坡印廷向量 1968:第二坡印廷向量 1980:步驟 1994:第二電觸點 1996:第一電觸點 1998:界面 2000:製程 2002:步驟 2004:步驟 2006:步驟 2008:步驟 2020:半導體裝置 2022:第一電觸點 2024:遠端部分 2026:近端部分 2032:第一表面 2034:第三表面 2040:目標基板 2042:第二電觸點 2044:遠端部分 2046:近端部分 2050:電接合件 2052:第二表面 2054:第四表面 2060:UF材料 2062:過量部分/遠端部分 2064:近端部分 2066:曝露層 2068:空隙 2070:陰影區/經固化UF材料 2080:光子束 2092:電路板 2100:製程 2102:步驟 2104:步驟 2106:步驟 2108:步驟 2110:步驟 2112:步驟 2124:遠端部分 2126:近端部分 2132:第一表面 2134:第三表面 2140:目標基板 2142:第二電觸點 2144:遠端部分 2146:近端部分 2150:電接合件 2152:第二表面 2154:第四表面 2160:UF材料 2162:過量部分/遠端部分 2164:近端部分 2166:平面表面 2180:光子束 2182:掃描箭頭 2200:製程 2202:步驟 2204:步驟 2206:步驟 2220:半導體裝置 2222:第一電觸點 2232:第一表面 2234:第三表面 2236:絕緣層 2240:目標基板 2242:第二電觸點 2248:空隙 2252:第二絕緣層/第二表面 2254:第四表面 2256:絕緣層 2280:光子束/光子脈衝 2320:半導體裝置 2322:第一電觸點 2324:遠端部分 2326:近端部分 2328:軸線 2332:第一表面 2334:第三表面 2340:目標基板 2342:第二電觸點 2348:軸線 2352:第二表面 2354:第四表面 2360:UF材料 2380:光子束/光子脈衝 2390:夾層 2392:空隙 D1:距離 L1:長度 L2:長度 l T:熱擴散長度
下文參考隨附圖式詳細描述本發明，其中：
[圖1A]為根據一些具體實例之頭戴式裝置的圖；
[圖1B]說明根據一些具體實例之圖1A之頭戴式裝置之一部分的橫截面圖；
[圖2A]說明包括於頭戴式裝置中之顯示裝置之一具體實例的等角視圖；
[圖2B]說明包括於頭戴式裝置中之顯示裝置之另一具體實例的透視圖；
[圖2C]說明根據各種具體實例之圖2A至圖2B之來源組件230的方塊圖；
[圖3]說明根據各種具體實例之包括於圖2A至圖2C之顯示裝置中之光源之一具體實例的橫截面圖；
[圖4]展示根據一些具體實例之包括發射器陣列之1D組態的光源之俯視圖；
[圖5A]為說明根據一具體實例之顯示裝置之掃描具體實例之掃描操作的圖；
[圖5B]說明根據各種具體實例之形成影像及影像複製之顯示裝置的波導組態；
[圖5C]為根據一些具體實例之顯示裝置的俯視圖；
[圖6A]為說明根據一個具體實例之LED之一具體實例的橫截面圖；
[圖6B]為說明根據一個具體實例之LED之另一具體實例的橫截面圖；
[圖7A]為說明根據一個具體實例之整合至單片的LED晶片中之多個LED晶粒的俯視圖；
[圖7B]為說明根據一個具體實例之定位於載體基板上之多個單片的LED晶片的俯視圖；
[圖7C]為說明根據一個具體實例之包括三個單片的LED晶片之LED列的側視圖；
[圖8A]至[圖8B]包括用於經由脈衝光子源且根據一些具體實例在目標基板上接合LED列之系統的系統圖；
[圖9A]至[圖9B]包括說明根據各種具體實例之用於經由脈衝光子源將LED列選擇性接合至目標基板同時控制不利的熱效應之另一系統的圖；
[圖10]為說明根據一個具體實例之經由調變雷射脈衝之時間輪廓及空間輪廓局部化雷射誘發之熱能的橫截面圖；
[圖11A]為說明根據各種具體實例之LED列的側視圖，該LED列包括施加至LED列之頂面的彈性界面層；
[圖11B]為說明採用可重複使用的拾取頭將LED列定位於目標基板上之橫截面圖；
[圖12A]為說明根據各種具體實例之用於在LED列上掃描脈衝光子源以用於將LED選擇性接合至目標基板之系統的圖；
[圖12B]為說明根據各種具體實例之用於在LED列上掃描脈衝光子源以用於將LED選擇性接合至目標基板之替代系統的圖；
[圖12C]為說明根據各種具體實例之用於在LED列上掃描脈衝光子源以用於將LED選擇性接合至目標基板之又一替代系統的圖；
[圖13]為說明根據各種具體實例之用於採用專用拾取頭經由脈衝光子源選擇性接合LED列之系統的圖；
[圖14]說明根據各種具體實例之用於經由脈衝光子源選擇性地接合半導體裝置及控制不利的熱效應之增強處理流程的一個具體實例；
[圖15]示意性地說明根據各種具體實例之顯示裝置；
[圖16]說明根據各種具體實例之用於經由光子源選擇性地使耦接半導體裝置之電接合件退火及控制不利的熱效應的增強處理流程；
[圖17]說明根據各種具體實例之用於經由光子束固化經後施加之底部填充物（underfill；UF）材料的增強處理流程；
[圖18]說明根據各種具體實例之用於經由光子束選擇性地接合半導體裝置之封裝觸點的增強處理流程；
[圖19]說明根據各種具體實例之用於經由多個光子束選擇性地接合半導體裝置之增強處理流程的一個具體實例；
[圖20]說明根據各種具體實例之用於經由電漿蝕刻及光子束固化預先施加之底部填充物材料的增強處理流程；
[圖21]說明根據各種具體實例之用於經由光子束選擇性地接合半導體裝置及固化預先施加之底部填充物材料的增強處理流程；
[圖22]說明根據各種具體實例之用於經由光子束及介電質層之化學鍵結選擇性地接合半導體裝置及使電接合件機械地穩定的增強處理流程；且
[圖23]說明根據各種具體實例之用於經由光子束及預先施加之底部填充物材料選擇性地接合半導體裝置及使電接合件機械地穩定之增強處理流程的一個具體實例。
1012:致動載玻片
1014:拾取頭
1016:LED列
1018:背板
1020:電觸點
1022:電觸點
1024:PPH
1028:真空夾盤
1030:光子脈衝
1032:橢圓形
1040:電觸點
1042:電觸點
1044:電觸點
1046:電觸點

Claims (20)

  1. 一種用於將半導體裝置耦接至目標基板之方法，其中該半導體裝置包括第一表面以及設置在該第一表面上的第一觸點，該目標基板包括第二表面以及設置在該第二表面上的第二觸點，且該方法包括： 將未被固化的底部填充物（UF）材料沈積於該第二表面上，其中未被固化的該UF材料實質上覆蓋該第二表面和實質上囊封該第二觸點； 移除未被固化的該UF材料的過量部分以形成未被固化的該UF材料的曝露層，該曝露層至少部分地曝露該第二觸點的遠端部分； 將該半導體裝置定位為鄰近該目標基板以形成該第一觸點與該第二觸點的空間對準，其中該第一表面及該第二表面是相對的表面，空隙設置在該第一表面以及未被固化的該UF材料的該曝露層之間，且該第二觸點的至少部分曝露的該遠端部分是相鄰於該第一觸點的遠端部分；以及 提供熱能以固化未被固化的該UF材料，其中該熱能增加未被固化的該UF材料的體積並且減少設置在該第一表面以及未被固化的該UF材料的該曝露層之間的該空隙的體積，並且被固化的該UF材料穩定該第一觸點與該第二觸點的該空間對準。
  2. 如請求項1之方法，其中提供該熱能包括： 將光子束傳遞以照射該半導體裝置並且在該半導體裝置的磊晶層、該第一觸點或該第二觸點中之至少一者中產生該熱能之至少一部分。
  3. 如請求項2之方法，其中該光子束包括光子脈衝，該光子脈衝具有時間輪廓，該時間輪廓經調變以控制與熱能及該第一觸點與該第二觸點之該空間對準相關聯的熱效應，該熱能固化該UF材料。
  4. 如請求項2之方法，該光子束的時間輪廓是基於與該半導體裝置相關聯的熱擴散率及幾何形狀，使得該時間輪廓將熱效應局部化至該第一觸點、該第二觸點及鄰近於該第二觸電的未被固化的該UF材料的任何部分中的至少一者。
  5. 如請求項1之方法，其中移除未被固化的該UF材料的該過量部分包括： 將未被固化的該UF材料曝露於電漿源，該電漿源蝕刻移除該UF材料的該過量部分並且使該第二觸點的至少部分曝露的該遠端部分的表面官能化。
  6. 如請求項1之方法，其中提供該熱能包括： 局部化該熱效應，使得經局部化的該熱效應包括降低未被固化的該UF材料的經局部化部分的黏度並且增大未被固化的該UF材料的該經局部化部分的體積，使得未被固化的該UF材料的該經局部化部分中之至少一些在該第二觸點的至少部分曝露的該遠端部分的表面上方流動，其中未被固化的該UF材料的該經局部化部分圍繞該第二觸點而局部化。
  7. 如請求項1之方法，其中該熱能的至少一部分將該第一觸點的該遠端部分電性接合到該第二觸點的至少部分曝露的該遠端部分。
  8. 如請求項1之方法，其中該半導體裝置是特徵尺寸的微型發光二極體(μLED)，所述特徵尺寸為小於3微米(μm)，並且該目標基板是顯示裝置的背板。
  9. 如請求項1之方法，其中提供熱能包括： 以掃描光子束照射該半導體裝置或該目標基板中的至少一者，該掃描光子束橫跨該半導體裝置或該目標基板中之至少一者上。
  10. 如請求項9之方法，其中該掃描光子束是掃描脈衝雷射束。
  11. 一種用於將半導體裝置耦接至目標基板之系統，其中該半導體裝置包括第一表面以及設置在該第一表面上的第一觸點，該目標基板包括第二表面以及設置在該第二表面上的第二觸點，該系統包括： 底部填充物(UF)施加器，其沈積未被固化的底部填充物(UF)材料於該第二表面上，其中未被固化的該UF材料實質上覆蓋該第二表面並且實質上囊封該第二觸點； 蝕刻源，其移除未被固化的該UF材料的過量部分以形成未被固化的該UF材料的曝露層，該曝露層至少部分地曝露該第二觸點的遠端部分； 取放頭，該取放頭將該半導體裝置定位在鄰近於該目標基板以形成該第一觸點與該第二觸點的空間對準，其中該第一表面及該第二表面為相對的表面，空隙被設置在該第一表面以及未被固化的該UF材料的該曝露層之間，並且該第二觸點的至少部分經曝露的該遠端部分相鄰於該第一觸點的遠端部分；以及 熱能源，該熱能源提供熱能以固化未被固化的該UF材料，其中該熱能增加未被固化的該UF材料的體積並且減少該空隙的體積，並且被固化的該UF材料穩定該第一觸點與該第二觸點的該空間對準。
  12. 如請求項11之系統，其中該熱能源包括具有時間輪廓的掃描雷射束，該時間輪廓經調變以控制與該熱能及該第一觸點與該第二觸點之該空間對準相關聯的熱效應，該熱能固化該UF材料。
  13. 如請求項12之系統，其中該熱效應進一步由選擇該掃描雷射束的掃描頻率而控制。
  14. 如請求項11之系統，其中該熱能源包括具有時間輪廓的雷射脈衝，該時間輪廓基於該半導體裝置的第一觸點和另一處點之間的空間距離而被調變。
  15. 如請求項14之系統，其中該雷射脈衝的進一步調變包括該雷射脈衝的脈衝頻率或波長中的至少一者的調變。
  16. 如請求項11之系統，其中該蝕刻源包括射頻(RF)氧電漿源。
  17. 如請求項11之系統，其中該熱能的至少一部分將該第一觸點電接合到該第二觸點。
  18. 一種顯示裝置，其包含： 半導體裝置，其包括第一表面以及設置在該第一表面上的第一觸點；以及 目標基板，其包括第二表面以及設置在該第二表面上的第二觸點， 其中該顯示裝置是由一方法所組裝的，該方法包含： 將未被固化的底部填充物(UF)材料沈積在該第二表面上，其中未被固化的該UF材料實質上覆蓋該第二表面且實質上囊封該第二觸點； 移除未被固化的該UF材料的過量部分以形成未被固化的該UF材料的曝露層，該曝露層至少部分地曝露該第二觸點的遠端部分； 將該半導體裝置定位為鄰近該目標基板以形成該第一觸點與該第二觸點的空間對準，其中該第一表面及該第二表面是相對的表面，空隙設置在該第一表面以及未被固化的該UF材料的該曝露層之間，且該第二觸點的至少部分曝露的該遠端部分是相鄰於該第一觸點的遠端部分；以及 提供熱能以固化未被固化的該UF材料，其中該熱能增加該UF材料的體積並且減少該空隙的體積，並且被固化的該UF材料穩定該第一觸點與該第二觸點的該空間對準。
  19. 如請求項18之顯示裝置，其中該顯示裝置被包含在頭戴式裝置中，該頭戴式裝置是虛擬實境裝置、擴增實境裝置或混合實境中的至少一者。
  20. 如請求項18之顯示裝置，其中該第二觸點是由奈米多孔金(NPG)構成。
TW110148756A 2019-06-11 2020-06-09 經由脈衝雷射選擇性地接合發光裝置 TW202215559A (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
US201962860219P 2019-06-11 2019-06-11
US62/860,219 2019-06-11
US201962861938P 2019-06-14 2019-06-14
US201962861949P 2019-06-14 2019-06-14
US62/861,938 2019-06-14
US62/861,949 2019-06-14
US201962869905P 2019-07-02 2019-07-02
US201962869908P 2019-07-02 2019-07-02
US62/869,905 2019-07-02
US62/869,908 2019-07-02
US16/748,692 US11557692B2 (en) 2019-06-11 2020-01-21 Selectively bonding light-emitting devices via a pulsed laser
US16/748,692 2020-01-21

Publications (1)

Publication Number Publication Date
TW202215559A true TW202215559A (zh) 2022-04-16

Family

ID=73744808

Family Applications (5)

Application Number Title Priority Date Filing Date
TW109118501A TW202113927A (zh) 2019-06-11 2020-06-02 透過雷射固化預施加及雷射燒蝕的底部填充物
TW109118812A TW202101808A (zh) 2019-06-11 2020-06-04 採用可變形的觸點和預先施加的底部填充物用於經由雷射來接合led裝置
TW109119005A TW202114201A (zh) 2019-06-11 2020-06-05 經由電漿活化和雷射誘發加熱的介電質對介電質及金屬化接合
TW109119315A TW202114003A (zh) 2019-06-11 2020-06-09 經由脈衝雷射選擇性地接合發光裝置
TW110148756A TW202215559A (zh) 2019-06-11 2020-06-09 經由脈衝雷射選擇性地接合發光裝置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
TW109118501A TW202113927A (zh) 2019-06-11 2020-06-02 透過雷射固化預施加及雷射燒蝕的底部填充物
TW109118812A TW202101808A (zh) 2019-06-11 2020-06-04 採用可變形的觸點和預先施加的底部填充物用於經由雷射來接合led裝置
TW109119005A TW202114201A (zh) 2019-06-11 2020-06-05 經由電漿活化和雷射誘發加熱的介電質對介電質及金屬化接合
TW109119315A TW202114003A (zh) 2019-06-11 2020-06-09 經由脈衝雷射選擇性地接合發光裝置

Country Status (5)

Country Link
US (7) US11575069B2 (zh)
EP (5) EP3935664A1 (zh)
CN (5) CN114616660A (zh)
TW (5) TW202113927A (zh)
WO (4) WO2020251736A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824688B (zh) * 2022-08-31 2023-12-01 晶呈科技股份有限公司 晶粒封裝體的接合與轉移方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
KR20200128987A (ko) 2019-05-07 2020-11-17 삼성전자주식회사 마이크로 led 전사 방법 및 이에 의해 제조된 디스플레이 모듈
US11195973B1 (en) * 2019-05-17 2021-12-07 Facebook Technologies, Llc III-nitride micro-LEDs on semi-polar oriented GaN
US11575069B2 (en) * 2019-06-11 2023-02-07 Meta Platforms Technologies, Llc Employing deformable contacts and pre-applied underfill for bonding LED devices via lasers
KR102545300B1 (ko) * 2019-06-24 2023-06-16 삼성전자주식회사 콜렛 장치 및 이를 이용한 반도체 장치의 제조 방법
US11470287B2 (en) * 2019-12-05 2022-10-11 Samsung Electronics Co., Ltd. Color imaging apparatus using monochrome sensors for mobile devices
CN113260178B (zh) * 2021-06-16 2021-09-28 广东科翔电子科技股份有限公司 一种刚挠结合板高精密线路的制备方法
CN117751450A (zh) * 2021-08-05 2024-03-22 斯纳普公司 用于配置显示装置和显示系统的系统和方法
TWI825846B (zh) * 2022-07-13 2023-12-11 力成科技股份有限公司 封裝結構及其製造方法
CN115295712B (zh) * 2022-10-08 2023-02-03 合肥本源量子计算科技有限责任公司 一种互连单元、芯片结构、倒装芯片及其对准方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US978583A (en) 1910-12-13 Moore Architectural And Engineering Company Apparatus for use in reclaiming vulcanized-rubber waste.
US5272309A (en) 1990-08-01 1993-12-21 Microelectronics And Computer Technology Corporation Bonding metal members with multiple laser beams
US6046076A (en) 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
JP3209875B2 (ja) 1995-03-23 2001-09-17 株式会社日立製作所 基板の製造方法及び基板
US6260264B1 (en) 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6352881B1 (en) 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US8217304B2 (en) * 2001-03-29 2012-07-10 Gsi Group Corporation Methods and systems for thermal-based laser processing a multi-material device
KR100801945B1 (ko) 2000-10-17 2008-02-12 쓰리엠 이노베이티브 프로퍼티즈 캄파니 플립칩 접착을 위한 선-언더필드된 땜납 범프형 웨이퍼의 용매를 이용한 연마
US6884313B2 (en) 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
AU2002250076A1 (en) * 2001-02-16 2002-09-04 Bristol-Myers Squibb Company Polynucleotides encoding a novel glycine receptor alpha subunit expressed in the gastrointestinal tract, hgra4, and splice variant thereof
US6799437B2 (en) 2001-05-23 2004-10-05 Schott Glas Method for the hot shaping of molten gobs
GB0123676D0 (en) 2001-10-02 2001-11-21 Poly Flex Circuits Ltd Method of manufacturing circuits
US6815831B2 (en) 2001-12-12 2004-11-09 Intel Corporation Flip-chip device with multi-layered underfill having graded coefficient of thermal expansion
US20030132528A1 (en) * 2001-12-28 2003-07-17 Jimmy Liang Method and apparatus for flip chip device assembly by radiant heating
US20030224581A1 (en) * 2002-06-03 2003-12-04 Robert Bosch Gmbh Flip chip packaging process using laser-induced metal bonding technology, system utilizing the method, and device created by the method
US7301222B1 (en) 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
USRE44500E1 (en) * 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US7736950B2 (en) * 2003-11-10 2010-06-15 Stats Chippac, Ltd. Flip chip interconnection
US7547978B2 (en) 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
DE102005046280B4 (de) 2005-09-27 2007-11-08 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
US7867793B2 (en) 2007-07-09 2011-01-11 Koninklijke Philips Electronics N.V. Substrate removal during LED formation
US20090120916A1 (en) 2007-11-12 2009-05-14 L3 Communications Corporation Through-Via Laser Reflow Systems And Methods For Surface Mount Components
US20100159644A1 (en) 2008-12-19 2010-06-24 Rajiv Carl Dunne Low-cost flip-chip interconnect with an integrated wafer-applied photo-sensitive adhesive and metal-loaded epoxy paste system
CN101930990B (zh) 2010-03-09 2013-08-07 电子科技大学 一种有源驱动有机电致发光器件及其制备方法
US9555644B2 (en) 2011-07-14 2017-01-31 The Board Of Trustees Of The University Of Illinois Non-contact transfer printing
US9202714B2 (en) 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US20140061921A1 (en) 2012-09-05 2014-03-06 Alcatel-Lucent Usa, Incorporated Gold bonding in semiconductor devices using porous gold
US10114157B2 (en) * 2012-09-20 2018-10-30 Applied Materials, Inc. Pulse width controller
FR3008228B1 (fr) 2013-07-02 2015-07-17 Commissariat Energie Atomique Procede d'assemblage de deux composants electroniques, de type flip-chip par recuit uv, assemblage obtenu
JP2015185838A (ja) 2014-03-26 2015-10-22 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
US9793198B2 (en) 2014-05-12 2017-10-17 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture
US9373070B2 (en) 2014-08-04 2016-06-21 Avery Dennison Corporation Use of RFID chip as assembly facilitator
US9425179B2 (en) 2014-08-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US9888584B2 (en) 2014-12-31 2018-02-06 Invensas Corporation Contact structures with porous networks for solder connections, and methods of fabricating same
GB2541970B (en) 2015-09-02 2020-08-19 Facebook Tech Llc Display manufacture
JP6380342B2 (ja) 2015-11-12 2018-08-29 京セラドキュメントソリューションズ株式会社 画像形成装置
KR102246076B1 (ko) * 2015-11-17 2021-05-03 한국전자통신연구원 반도체 패키지의 제조 방법
WO2017107097A1 (en) * 2015-12-23 2017-06-29 Goertek.Inc Micro-led transfer method and manufacturing method
WO2017142877A1 (en) * 2016-02-16 2017-08-24 Glo Ab Method of selectively transferring led die to a backplane using height controlled bonding structures
US10020204B2 (en) * 2016-03-10 2018-07-10 Applied Materials, Inc. Bottom processing
US10193038B2 (en) 2016-04-04 2019-01-29 Glo Ab Through backplane laser irradiation for die transfer
US10622700B2 (en) 2016-05-18 2020-04-14 X-Celeprint Limited Antenna with micro-transfer-printed circuit element
US10170671B2 (en) * 2016-05-25 2019-01-01 Chen-Fu Chu Methods of filling a flowable material in a gap of an assembly module
US9691733B1 (en) 2016-07-28 2017-06-27 United Microelectronics Corp. Bonded semiconductor structure and method for forming the same
EP3529838B1 (en) * 2016-10-24 2022-02-23 Nanosys, Inc. Indium gallium nitride red light emitting diode and method of making thereof
US10283476B2 (en) * 2017-03-15 2019-05-07 Immunolight, Llc. Adhesive bonding composition and electronic components prepared from the same
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
US20200075560A1 (en) 2017-06-15 2020-03-05 Goertek Inc. Method for transferring micro-light emitting diodes, micro-light emitting diode device and electronic device
US20190043843A1 (en) 2017-08-01 2019-02-07 Innolux Corporation Methods for manufacturing a display device
US10636761B2 (en) 2017-08-29 2020-04-28 Electronics And Telecommunications Reearch Institute Method of fabricating a semiconductor package
KR102410948B1 (ko) 2017-09-29 2022-06-20 삼성전자주식회사 반도체 칩 접합용 지그, 이러한 지그를 포함하는 반도체 칩의 접합 장치 및 이 장치를 이용한 반도체 칩의 접합 방법
US10388631B1 (en) * 2018-01-29 2019-08-20 Globalfoundries Inc. 3D IC package with RDL interposer and related method
US10998286B1 (en) 2018-02-08 2021-05-04 Facebook Technologies, Llc Laser-induced selective heating for microLED placement and bonding
JP7026799B2 (ja) * 2018-03-12 2022-02-28 ヒューレット－パッカード デベロップメント カンパニー エル．ピー． 異なるダイ幅位置にあるノズルを備えた付加製造
US10888001B2 (en) 2018-06-08 2021-01-05 Unimicron Technology Corp. Circuit carrier board structure and manufacturing method thereof
US11488841B2 (en) 2019-02-20 2022-11-01 Electronics And Telecommunications Research Institute Method for manufacturing semiconductor package
US11195811B2 (en) 2019-04-08 2021-12-07 Texas Instruments Incorporated Dielectric and metallic nanowire bond layers
US11575069B2 (en) * 2019-06-11 2023-02-07 Meta Platforms Technologies, Llc Employing deformable contacts and pre-applied underfill for bonding LED devices via lasers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824688B (zh) * 2022-08-31 2023-12-01 晶呈科技股份有限公司 晶粒封裝體的接合與轉移方法

Also Published As

Publication number Publication date
TW202114003A (zh) 2021-04-01
EP4009355A1 (en) 2022-06-08
EP3931864A1 (en) 2022-01-05
TW202101808A (zh) 2021-01-01
US20200395521A1 (en) 2020-12-17
US11557692B2 (en) 2023-01-17
US11563142B2 (en) 2023-01-24
US20220352412A1 (en) 2022-11-03
EP3935666A1 (en) 2022-01-12
TW202113927A (zh) 2021-04-01
CN114730720A (zh) 2022-07-08
US20200395520A1 (en) 2020-12-17
CN114616660A (zh) 2022-06-10
US11735689B2 (en) 2023-08-22
WO2020251736A1 (en) 2020-12-17
US11575069B2 (en) 2023-02-07
WO2020252079A1 (en) 2020-12-17
CN114600259A (zh) 2022-06-07
US20200395504A1 (en) 2020-12-17
US20220393060A1 (en) 2022-12-08
WO2020252071A1 (en) 2020-12-17
US11374148B2 (en) 2022-06-28
CN115036408A (zh) 2022-09-09
EP3935665A1 (en) 2022-01-12
CN114600258A (zh) 2022-06-07
EP3935664A1 (en) 2022-01-12
US20230253524A1 (en) 2023-08-10
WO2020251817A1 (en) 2020-12-17
TW202114201A (zh) 2021-04-01
US20200395519A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
TW202215559A (zh) 經由脈衝雷射選擇性地接合發光裝置
TW202134691A (zh) 微型發光二極體的光萃取
TW201931495A (zh) 選取及放置半導體裝置的方法、製造系統及電子顯示器
TW202123409A (zh) 發光二極體陣列之接合
KR20220108073A (ko) 디스플레이 패키지의 내열성 및 평면성 관리
US11404600B2 (en) Display device and its process for curing post-applied underfill material and bonding packaging contacts via pulsed lasers
TW202134737A (zh) 對準準直器組件與發光二極體陣列
TW202349647A (zh) 具有光萃取效率增強的微顯示器架構
TW202304001A (zh) 用於減少在低溫退火和接合中的凹陷之銅襯墊
US11349053B1 (en) Flexible interconnect using conductive adhesive
TW202122870A (zh) 用於顯示裝置的右投影器及左投影器
TW202407421A (zh) 溝槽中的引導光萃取
TW202337023A (zh) 無校準的微顯示架構
US11677051B1 (en) Application of underfill via centrifugal force
TW202226609A (zh) 用於微發光二極體的光束整形二次光學組件