CN117751450A - 用于配置显示装置和显示系统的系统和方法 - Google Patents

用于配置显示装置和显示系统的系统和方法 Download PDF

Info

Publication number
CN117751450A
CN117751450A CN202280053280.5A CN202280053280A CN117751450A CN 117751450 A CN117751450 A CN 117751450A CN 202280053280 A CN202280053280 A CN 202280053280A CN 117751450 A CN117751450 A CN 117751450A
Authority
CN
China
Prior art keywords
pixel
circuitry
tile
data
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280053280.5A
Other languages
English (en)
Inventor
扬·凯尔斯
克莱夫·大卫·比奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Snap Inc
Original Assignee
Snap Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Snap Inc filed Critical Snap Inc
Publication of CN117751450A publication Critical patent/CN117751450A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Led Device Packages (AREA)

Abstract

显示器、系统和方法可以用于包括但不限于投影仪、平视显示器以及增强现实(AR)、混合现实(MR)和虚拟现实(VR)系统或装置，诸如头戴式耳机或其他近眼装置或系统的应用中。根据本发明，平铺或可平铺显示器和方法提供了不同尺寸的显示器，这样，平铺或可平铺显示器被配置成适应需要或包含显示器的各种可穿戴装置和移动装置所需的显示器尺寸。

Description

用于配置显示装置和显示系统的系统和方法
优先权要求
本专利申请要求于2021年8月5日提交的美国申请序列号为63/229,642的优先权的权益，该美国申请的全部内容通过应用并入本文中。
技术领域
本公开内容涉及显示器，例如，发光二极管(LED)显示器，包括LED显示器和OLED显示器，以及微显示器或其微版本(例如，微LED和微OLED显示器)。更具体地，本公开内容涉及可配置的LED显示器。
背景技术
通常，具有用于便携式、可穿戴、移动或手持装置的中型显示器(即，不是微显示器，也不是监视器、电视等)的直视应用通常采用带TFT背板的透射LCD或OLED技术制成。OLED显示器的寿命短，并且亮度有限，而LCD显示器需要背光，无论像素是开还是关，它都消耗每个像素的功率。TFT虽然便宜，但电阻过大(浪费功率)，并且太大而无法在每个像素下制作复杂的电路系统，因此限于依次驱动显示器的每一行的驱动方案，其中每个像素具有非常短的占空比，因此需要高电流密度以获得足够的亮度。相比之下，尽管微LED显示器具有长寿命，但微LED阵列在耦接至硅背板以形成微LED显示器时，通常会产生具有随机缺陷的显示器。
在构造具有硅背板的微LED显示器以实现物理上更大的应用(即，不是微显示器，而是直视显示器，例如用于VR头戴式耳机、可穿戴装置诸如手表、以及智能手机或者甚至监视器和电视)，构建各种形状和尺寸通常需要为每个新应用重新设计显示器和制造工艺。随着显示器的尺寸的增大，产量不断降低，这使得一些应用的成本过高或者至少不具备竞争力。
发明内容
根据本公开内容的实施方式，显示器可以用于包括但不限于投影仪、平视显示器、以及增强现实(AR)、混合现实(MR)和虚拟现实(VR)系统或装置，诸如头戴式耳机或其他近眼装置或系统的应用中。根据本公开内容的实施方式，平铺或可平铺显示器和方法提供了不同尺寸的显示器，这样，平铺或可平铺显示器被配置成适应需要或包含显示器的各种可穿戴装置和移动装置所需的显示器尺寸。
附图说明
图1示出了根据本公开内容的实施方式的用于圆形手表显示器的图块阵列。
图2示出了根据本公开内容的实施方式的具有接缝的图块。
图3示出了根据本公开内容的实施方式的操作管芯(例如，背板管芯)向能够几乎无缝邻接的形式的转换。
图4示出了根据本公开内容的实施方式的PCB上的图块的横截面。
图5示出了根据本公开内容的实施方式的图块的背侧。
图6示出了根据本公开内容的实施方式的用于形成阵列的图块的连接。
图7示出了根据本公开内容的实施方式的图块背板电路系统。
图8示出了根据本公开内容的实施方式的单个像素电路系统。
图9是根据本公开内容的实施方式的串行流格式。
具体实施方式
根据需要，本文中公开了详细的实施方式。必须理解，所公开的实施方式仅是各种替选形式的示例。如本文中所使用的，词语“示例性”被广泛用于指代用作图示、标本、模型或图案的实施方式。附图不一定按比例绘制并且一些特征可能被放大或缩小以示出特定部件的细节。在其他情况下，没有详细描述本领域普通技术人员已知的公知的部件、系统、材料或方法，以避免使本公开内容模糊。因此，本文中公开的具体结构和功能细节不应被解释为限制性的，而仅是作为权利要求的基础和作为教导本领域技术人员的代表性基础。
本公开内容使用了由独立并单独制造且独立测试的“图块”组成的显示器(解决了产量限制，因为它们更小且在制造过程中被测试，并且可以在制造过程完成之前进行修复，从而提高产量)。此外，不同的可穿戴或移动装置制造商试图通过工业设计来区分自己，这导致显示器尺寸和形状千差万别，这将需要为每个客户进行新的设计，但是根据本公开内容的实施方式，使用平铺或可平铺显示器和方法允许通过在PCB上布置图块来设计或配置新的显示器(与创建新的硅管芯和微LED阵列相比，可以快速设计和制造)。
图1示出了显示器图块的伪圆形阵列。在本公开内容的实施方式中，图块阵列或显示器图块阵列近似于圆形，并且可以用于用作圆形装置的显示装置(例如，LED显示装置或LED面板)。在本公开内容的实施方式中，可以以任何形状布置任何数量的图块。在本公开内容的实施方式中，照明装置(例如，图块)包括照明管芯(例如，LED管芯)和操作管芯(例如，背板管芯)。
在本公开内容的实施方式中，照明管芯(例如，LED管芯)包括耦接至照明基板(例如，Ga N基板)或集成到照明基板(例如，Ga N基板)中的照明元件。在本公开内容的实施方式中，照明元件，例如，照明元件(例如，任何类型或尺寸的LED)的阵列形成在照明基板上。照明元件(例如，LED)或照明阵列(例如，照明元件的阵列)和照明基板(例如，LED基板)集成和/或耦接在一起，并形成照明管芯。(例如，LED管芯)。
在本公开内容的实施方式中，当照明管芯的照明元件耦接(例如，电耦接)至控制或用于操作(例如，包括驱动相应的一个或多个照明元件)的电路系统(至少包括像素电路系统)时，形成像素。在本公开内容的实施方式中，像素电路系统至少包括驱动电路系统。在本公开内容的实施方式中，驱动电路系统至少包括根据时间确定像素的开/关状态的像素逻辑电路系统以及向LED提供电流的输入/输出电路系统。在本公开内容的实施方式中，每个照明元件(例如，LED)有一组像素电路系统。
在本公开内容的实施方式中，每个照明管芯(例如，LED管芯)耦接至(例如，电耦接至)操作管芯(例如，背板管芯)。操作管芯(例如，背板管芯)包括背板基板、以及像素电路系统和/或像素相关电路系统。
在本公开内容的实施方式中，然后由硅制成，并被称为硅操作管芯(例如，背板管芯)。在本公开内容的实施方式中，操作管芯(例如，背板管芯)包括布置在背板基板上、耦接至背板基板、集成到背板基板中、形成在背板基板中、沉积在背板基板上或嵌入到背板基板中的电路系统(例如，像素电路系统)。
在本公开内容的实施方式中，电路系统(例如，像素电路系统)或驱动电路系统至少分为像素逻辑电路系统和输入/输出电路系统。在本公开内容的实施方式中，像素逻辑电路系统操作或位于背板基板的一个或更多个部分中，所述像素逻辑电路系统操作或位于背板基板的一个或更多个部分与输入/输出电路系统操作或位于其中的背板基板的一个或更多个部分不同。
在本公开内容的实施方式中，像素逻辑电路系统操作或位于背板基板的一个或更多个条带或条状部分中，所述像素逻辑电路系统操作或位于背板基板的一个或更多个条带或条状部分与输入/输出电路系统操作或位于其中的背板基板的一个或更多个条带或条状部分不同。
在本公开内容的实施方式中，照明元件中的每一个与驱动照明元件(例如，确定照明元件的灰度级输出)的像素电路系统(即，驱动电路或驱动电路系统)相关联。在本公开内容的实施方式中，照明元件中的每一个与其自身的驱动照明元件(例如，确定照明元件的灰度级输出)的像素电路(即，驱动电路或驱动电路系统)相关联。在本公开内容的实施方式中，照明元件中的每一个与像素逻辑电路系统或电路以及输入/输出电路系统或电路相关联。在本公开内容的实施方式中，每个照明元件(例如，LED)及其相应的包括但不限于驱动电路系统的电路系统(例如，像素电路系统)的组合形成图块的像素。在本公开内容的实施方式中，在LED与像素电路系统之间存在电接触元件，因为它们在接合之前位于不同的晶片上。在本公开内容的实施方式中，电接触元件可以位于LED所在的晶片上或像素电路系统所在的晶片上。
在本公开内容的实施方式中，每个照明元件(例如，LED)及其相应的电路系统例如每个照明元件(例如，LED)及其相应的电路系统(例如，其相应的像素逻辑电路系统及其相应的输入/输出电路系统)的组合形成图块的像素。
在本公开内容的实施方式中，照明元件是主照明元件。在本公开内容的实施方式中，主照明元件包括多于一个的照明元件(例如，LED)。在本公开内容的实施方式中，主照明元件包括至少三(3)个照明元件，例如，三(3)个照明元件(例如，LED)的集合。
在本公开内容的实施方式中，当照明元件(例如，LED)耦接至(例如，电耦接至)驱动每个照明元件(例如，LED)的电路系统(例如，像素电路系统)时，形成像素。在本公开内容的实施方式中，当主照明元件(例如，LED集合或集，例如三(3)个LED)耦接至(例如，电耦接至)驱动主照明元件的每个照明元件(例如，LED)的电路系统(例如，像素电路系统)时，形成主像素。在本公开内容的实施方式中，照明元件(例如，LED)是3原色的集合，并且当LED被分组为集合时，在它们之间具有间隙，实现了感知上的无缝邻接。在本公开内容的实施方式中，图块包括多于一个主像素，例如，主像素阵列。在本公开内容的实施方式中，像素电路系统至少包括驱动电路系统。在本公开内容的实施方式中，驱动电路系统至少包括像素逻辑电路系统和输入/输出电路系统。
在本公开内容的实施方式中，图块可以例如以任何图案布置例如在PCB上。在本公开内容的实施方式中，图块可以例如以任何图案布置例如在PCB上以形成显示器。出于说明图块用途的目的，根据本公开内容的实施方式，图1中示出了图块的伪圆形阵列。例如，如图1中所示，显示器图块的伪圆形阵列被布置在印刷电路板(PCB)(未示出)上，并且被用于表盘显示器。在所示的示例中，根据本公开内容的实施方式，88个图块——每个图块3.6mm×3.6mm，包含60×60个像素——被排列以形成例如36mm直径的表盘。然而，本领域普通技术人员应当理解，图块的数量、每个图块的像素和/或主像素的数量、图块的形状和/或图块阵列的形状可以变化。在本公开内容的实施方式中，PCB上的图块的图案或布置可以变化。
在本公开内容的实施方式中，如图2中所示，相邻的图块被布置在PCB上，图块之间有空间、间隙或接缝。如图2中所示，在本公开内容的实施方式中，在两个相邻的图块(其中每个图块具有一个或更多个主像素或者三(3)个照明元件的集合(例如，LED及其相关联的像素电路系统))的侧面或边缘之间存在空间、间隙或接缝。本领域普通技术人员将理解，对LED的任何引用包括任何类型的LED(例如，LED、OLED、微LED或微OLED)。如图2中所示，在本公开内容的实施方式中，在相邻的图块之间存在间隙、空间或接缝。本领域普通技术人员应当理解，主照明元件或主像素(例如，LED的集合和/或电耦接至LED中的每一个的电路系统)中的LED的数量和颜色可以变化。
在本公开内容的实施方式中，间距(即，照明元件(例如，主像素、主照明元件或照明元件(例如，LED)的集合)之间的中心-中心距离)必须使得照明元件(例如，主像素、主照明元件、像素或照明元件(例如，LED)的集合)之间的空间足以考虑到间隙、接缝、空间而不中断像素间距(即，一个照明元件(例如，主像素或主照明元件)的中心与另一个照明元件(例如，主像素或主照明元件)的中心之间的距离)，并且同时保持像素间距对于所有相邻的照明元件(例如，主照明元件或主像素)或至少一些相邻的照明元件(例如，主照明元件或主像素)相同或基本/近似相同。在本公开内容的实施方式中，当图块是单色图块时，主像素和像素是相同的。
图3示出了传统背板管芯与根据本公开内容的实施方式的平铺或可平铺操作管芯(例如，背板管芯)例如操作管芯(例如，背板管芯(诸如硅背板管芯))之间的差异，其具有明显无缝邻接的图块的形式，因为主照明元件或主像素之间的间距是相同的。传统的管芯平面图具有或包括1/0和逻辑电路系统区域(其中输入区域包括1/0缓冲器，并且缓冲器用于在外部使用的逻辑电平与内部逻辑电平之间进行转换，并且逻辑区域包括寄存器、状态机和像素驱动电路系统，并且被用于从外部接收图像数据，将其分配给有源区域中的像素)。
在传统的管芯设计中，输入区域和逻辑区域位于或定位在显示器的有源区域周围(即，包含将生成例如图像的像素的区域)。在操作管芯的实施方式中，根据本公开内容的实施方式，操作管芯(例如，可平铺背板、背板管芯诸如硅背板管芯)包括交替的像素逻辑电路系统和1/0电路系统的条带。在本公开内容的实施方式中，1/0电路系统包括1/0缓冲器，并且缓冲器用于在外部使用的逻辑电平与内部逻辑电平之间进行转换。在本公开内容的实施方式中，逻辑区域包括寄存器、状态机和像素驱动电路系统，并且用于从外部接收图像数据，将其分配给有源区域中的像素，并且布线按行和列布置，使得与LED像素的连接保持在阵列中。在本公开内容的实施方式中，照明元件例如LED可以定位在像素逻辑电路系统或条带、1/0电路系统或条带的上方，或者定位在像素逻辑电路系统或条带和1/0电路系统或条带二者的上方。在本公开内容的实施方式中，电路系统条带被嵌入在操作管芯的背板基板中。
传统背板通常包含硅管芯上的外围接合焊盘或硅管芯上的凸块/柱连接以将1/0缓冲器连接至电路板或封装。平铺或可平铺背板与传统背板不同，因为根据本公开内容的实施方式的平铺或可平铺背板具有硅通孔(TSV)，其用于将其上有照明管芯(包括，例如，照明元件(例如，LED)或主照明元件或在耦接或电耦接至像素电路系统时形成主像素的LED集合)的操作管芯(例如，背板管芯诸如硅背板管芯)的一侧或前侧连接或电耦接至操作管芯(例如，背板管芯诸如硅背板管芯)的第二侧或背侧和/或PCB的电路系统。
图4示出了PCB上的图块的横截面。在本公开内容的实施方式中，图块包括使用本领域公知的接合和连接方法耦接(例如，接合和/或电耦接)至照明管芯(例如，LED晶片或管芯)的操作管芯(例如，背板管芯，诸如硅背板管芯或晶片)。
在照明管芯的实施方式中，根据本公开内容的实施方式，LED形成在、集成到或制造在基板例如Ga N基板中。然而，本领域普通技术人员应当理解，基板材料可以变化，例如，基板可以是能够形成发光结构的任何半导体材料。在本公开内容的实施方式中，金属触点耦接至照明管芯(例如，LED管芯)或集成到照明管芯(例如，LED管芯)中，用于将照明管芯电耦接至操作管芯(例如，背板管芯、硅管芯或硅操作管芯)。
根据本公开内容的实施方式，照明装置(例如，图块)包括通孔(例如，基板通孔或硅通孔(TSV))，其用于在操作管芯(例如，硅管芯)的第一侧或背侧和第二侧或前侧与电力供应和接口之间进行连接，以便向图块电路系统(例如，1/0逻辑电路系统和/或条带、像素电路系统逻辑电路系统和/或条带、和/或沉积在、耦接至或集成到PCB中的导电电路系统部分(例如，铜沉积物或其他导电元件)提供电力。在本公开内容的实施方式中，通孔(例如，基板通孔或硅通孔(TSV))在1/0缓冲器处接收数据电压输入，并用于将电力和接地装置、部件和/或源连接至照明管芯(例如，LED管芯)和/或操作管芯(例如，背板管芯)。
在本公开内容的实施方式中，操作管芯(例如，硅管芯)的背面处或背面上的基板通孔例如硅通孔(TSV)的开口用焊料或其他导电材料润湿，用于将焊料附接至下面PCB或下面PCB的电路系统。
在本公开内容的实施方式中，图块电路系统(例如，1/0逻辑电路或电路系统条带和像素或驱动电路系统逻辑条带)被沉积、形成、嵌入或集成到操作管芯(例如，背板基板、硅操作管芯或背板管芯或硅管芯)中。在本公开内容的实施方式中，照明管芯(例如，LED管芯)至少电连接、耦接和/或接合至操作管芯，并且硅管芯连接、耦接、电耦接或连接和/或接合至PC。在本公开内容的实施方式中，图块之间或图块阵列之间经由PCB(即，容纳图块的基板或图块所在、耦接、接合或定位的基板)存在连接性。
在本公开内容的实施方式中，电路系统或者一个或更多个导电元件被沉积到、制造在或集成到PCB中(例如，在PCB的一侧或更多个侧上)，并且被用于，例如：(1)将照明管芯(例如，LED管芯)和/或操作管芯(例如，背板管芯)电连接至电源或电力、数据源、电压源和/或电流源，以及/或者(2)接收数据、电压或其他输入。在本公开内容的实施方式中，PCB上的电路系统或导电元件或沉积物由铜材料制成，并且可以称为多个铜迹线或铜迹线。然而，本领域普通技术人员应当理解，导电元件可以由除铜以外的导电材料制成。PCB还用作向图块阵列提供支撑、刚性或刚性表面的结构。在本公开内容的实施方式中，PCB可以包括一层、两层或更多层电路系统(例如，任何图块相关的电路系统)。
图5示出了图块的背侧。在本公开内容的实施方式中，如图5中所示，在图块的背面或底部是用于接收例如输入数据或电压、输出数据或电压或者信号的TSV开口的阵列。在本公开内容的实施方式中，TSV开口可以用于将照明管芯(例如，LED管芯)电连接至PCB的电路系统(例如，电路系统(1)将LED管芯电连接至电源或电力、数据源、电压源和/或电流源，以及/或者(2)接收数据、电压或其他输入)。在本公开内容的实施方式中，TSV可以用于从图块输出数据。
图5中示出例如操作管芯(例如，硅管芯)中的通孔，其用于在PCB(其可以连接至电压源或一些其他电力源)与照明管芯(例如，LED管芯)之间进行电力连接。图5还示出了本公开内容的实施方式具有PCB的示例I-层布线图案，例如，沉积在PCB上或嵌入在PCB中的电线或导电元件。在本公开内容的实施方式中，标记为DI的TSV用于将来自控制器(其在图6中示出并且可以被称为图块阵列控制器、阵列控制器和/或主控制器)串行数据输入连接至图块。在本公开内容的实施方式中，图6中所示的控制器在图块和/或图块阵列的外部。在本公开内容的实施方式中，控制器(例如，图块阵列控制器或主控制器)位于或被耦接至基板诸如PCB，图块也被耦接至或位于该基板。在本公开内容的实施方式中，该控制器控制图块、图块阵列中的每个图块的操作和/或作为单元的图块阵列的操作。在本公开内容的实施方式中，控制器(例如，图块阵列控制器或主控制器)将数据分配给图块，并控制它们何时显示新数据。在本公开内容的实施方式中，图6的控制器之间的箭头和图6的图块之间的箭头表示关于PCB的图5中所示的串行数据和时钟抽头传输(“T”)线(即，导电元件(例如，有线元件例如铜线电线元件))。
标记为CK的TSV用于将来自控制器的时钟电压输出连接至图块，以对串行数据进行采样，并向图块的逻辑电路系统提供时钟。如关于图6将描述的，图块从控制器接收串行数据(DI)和时钟输出(CK)。
在本公开内容的实施方式中，至少一个通孔用于经由例如经由耦接或电连接至操作管芯(例如，背板管芯或硅操作管芯)的电力轨(例如，耦接至、沉积在、嵌入在和/或集成到PCB中的导电元件、接地元件/部件、线缆和/或其他部件)将电力连接或输送至图块和/或照明管芯(例如，LED管芯)。结果，根据本公开内容的实施方式，电力被提供给照明装置(例如，图块和/或照明管芯(例如，LED管芯))。
在本公开内容的实施方式中，照明管芯(例如，LED管芯)耦接至操作管芯(例如，硅操作管芯或背板管芯)。在本公开内容的实施方式中，硅通孔(例如，四个TSV)用于将PCB连接至照明管芯(例如，LED管芯)和/或图块的电力轨(即，VDD)，并且提供足够的载流容量和低电阻。本领域普通技术人员应当理解，用于将操作管芯(例如，背板管芯)的部件连接至电源、显示系统的其他部件、PCB和/或PCB的其他部件(或电耦接至PCB)的通孔的数量可以变化。
在本公开内容的实施方式中，控制器(例如，图块阵列控制器、阵列控制器、主控制器和/或主控制器芯片)向所有图块广播或发送数据，或者用于向所有图块或至少部分图块广播或发送数据，并且每个图块(或者至少一些图块)基于其(即图块的)地址或者例如基于图块的地址引脚的连接方式知道为自己保留数据的哪一部分。在本公开内容的实施方式中，控制器(例如，阵列控制器)将数据发送至第一图块，然后数据随后被流式传输或传输至图块阵列中的下一图块。在本公开内容的实施方式中，如图6中所示，每个图块根据与从控制器(例如，阵列控制器、主控制器或主控制器芯片)发送的数据相关联的报头中的信息来识别和提取发往它的数据，在本公开内容的实施方式中，每个图块可以根据在阵列处从控制器(例如，阵列控制器、主控制器或主控制器芯片)接收的数据的地址位中识别的图块的地址来接收数据(例如，表示为电压波形或脉冲的数据)。例如，在本公开内容的实施方式中，标记为A0至A5的TSV中的每一个识别LED或主像素阵列内的位置，并且电连接至像素、主像素和/或LED、主照明元件或主像素阵列中的LED。
在本公开内容的实施方式中，如图6中所示，图块被组装成图块阵列，并经由例如由数据信号和可选的时钟信号组成的串行总线电互连(通过，例如，通过线缆)。在本公开内容的实施方式中，如图6中所示，控制器(例如，阵列控制器、主控制器或主控制器芯片)将格式例如标准格式(例如MIPIDSI)的传入图像或视频数据转换为图块可以处理的自定义串行格式。
图6的第一侧或左侧示出了图块阵列，并且图块的第二侧或右侧(箭头指向的一侧)示出了阵列由串联连接的多个图块组成，并且由耦接至一系列图块或多个图块中的至少一个图块的控制器(例如，阵列控制器、主控制器或主控制器芯片)控制。
在本公开内容的实施方式中，根据能够将数据分配给所有图块并使每个图块能够容易地捕获其自己的数据部分的实施方式来确定自定义格式。在本公开内容的实施方式中，每个图块在阵列中具有预定位置，如图5所描述的，并且当识别或知道其地址时保存和/或显示为其识别的数据，并且知道串行数据输入上的数据在其沿着与其地址或其地理位置或阵列的部分(即，整个阵列或阵列的至少部分)相关联的总线行进时是如何布置的。在本公开内容的实施方式中，图块忽略串行总线上与其地址不相关联的任何数据。
在本公开内容的实施方式中，末端处有终端的抽头传输线包括传输线段，并且根据传输线匹配方法(即，用于提供没有诸如反射的损伤的传输路径以及用于匹配传输线与传输线电连接至的其他部件(例如，电气部件)和/或图块之间的阻抗的方法，以在与每个图块上的数据输入或数据输入引脚连接的输入电容相结合时给出受控的传输线阻抗)的实施方式，每个传输线段(即，串联的两个图块之间的传输线段)通过调整宽度进行调谐。
在本公开内容的实施方式中，当新数据从例如图像或视频数据源到达图块时，前一图像或视频帧的数据正被显示，并且允许在整个视频帧(即，正被显示的帧)的周期内传输新数据或下一帧的数据，这降低了所需的数据速率。例如，如图1中所示，本公开内容的实施方式中的阵列(例如，主像素或主照明元件的阵列)提供了例如220000个像素，具有660000个子照明元件(例如，子像素(例如，红色LED、绿色LED、蓝色LED))，每个都需要8位数据来定义它们的亮度。在本公开内容的实施方式中，支持图1中所示的实施方式所需的串行数据速率为158.4Mb/s下的60Hz刷新速率。
图7示出了根据本公开内容的实施方式的背板电路系统例如操作管芯(例如，硅管芯或图块背板)电路系统的实施方式。在本公开内容的实施方式中，(1)图块的操作管芯(例如，背板或背板管芯)电路系统包括或耦接至用于DIN(即，数据输入/信号)和CLK输入/信号(例如，串行数据和时钟电压输入)的接收器、逻辑电路系统、算法和/或软件算法或模块，以对在接收逻辑电路、电路系统或块处接收到的串行数据进行解码，以及(2)图块的操作管芯(例如，背板或背板管芯)电路系统确定何时将这样的串行数据加载到像素电路阵列中，以及何时更新像素以显示加载的数据。在本公开内容的实施方式中，像素电路(如图7中所示)被包括在操作管芯(例如，背板、背板管芯或硅管芯)电路系统中，并且像素电路包含接收和有源存储装置(例如，存储器装置)。本领域普通技术人员应当理解，像素电路可以使用任何调制方法来驱动像素电路。根据本公开内容的实施方式，像素结构将在图8中进一步描述。
图块控制器逻辑电路系统和/或装置从通过串行总线传输的发往图块的串行数据流(例如，由电压波形表示)中提取数据，并将其放置在用于像素阵列的列(应将其写入到所述列)的数据总线上，然后使用ROW-WRITE选通将其加载到主像素中。
图块控制器还向图块中的所有主像素或主照明元件(或至少其子集)产生LOAD输出控制电压，其控制从接收存储器到有源存储器的传送数据，并在TVV总线上输出时变值，这将在图8中进一步描述。
图块控制逻辑/电路系统/软件/装置还包括时变值(TVV)生成器，该时变值生成器创建供像素使用的变化数字模式。在本公开内容的实施方式中，偏置控制电路、软件和/或装置包含向DAC提供数字值的亮度控制寄存器和将寄存器值转换为电流的电流DAC。然后电流被转换为适于对电耦接至各个像素或电耦接至像素的像素电路系统中的电流源进行偏置的电压。
在本公开内容的实施方式中，配置(Config)寄存器可以从由解串器接收的传入串行数据中提取的数据中写入，并且可以用于控制由偏置控制电路系统和/或装置设置的偏置电流。在本公开内容的实施方式中，Config寄存器可以或也可以存储关于平铺显示器的X和Y像素计数(即，每行中的像素计数和每列中的像素计数)以及图块的活动状态(诸如睡眠或唤醒)的信息。
如图8中所示，在本公开内容的实施方式中，每个子像素(对于每个主像素或主照明元件，是一组例如3个中的一个)包含照明元件(例如，LED、微LED、OLED或微LED装置或部件)，其电耦接至存储器元件例如两组存储器元件、具有控制其电耦接至的锁存器(例如，最终锁存器)输出的逻辑功能电路系统、最终锁存器和用于向LED供应调制电流的电流驱动器。本领域普通技术人员应当理解，存储器元件、锁存器和电流驱动器的数量可以变化。
在本公开内容的实施方式中，接收存储装置(例如，存储器装置或接收像素存储器装置)加载有来自图块控制器的图像数据或视频数据(例如，图像或视频灰度数据)，该图块控制器将其从串行数据流中提取的要写入图块的数据通过解串器和解码器置于或传输至包含要写入的像素或主像素的列的数据总线上，然后图块控制器输出要写入的像素的行的ROWWRITE信号。本领域普通技术人员应当理解，可以使用其他行-列扫描方法来控制ROWWRITE操作。
然后，在本公开内容的实施方式中，图块控制器输出LOAD输出电压或信号，该LOAD输出电压或信号启动从接收存储装置(例如，存储器装置或接收存储存储器装置)到有源存储装置(例如，存储器或有源像素存储器装置)的数据的传送。然后，在本公开内容的实施方式中，显示周期开始。在该周期期间，图块控制器在时变值(TVV)总线上提供变化的值或电压，像素逻辑硬件和/或软件或像素逻辑硬件装置或方法和/或软件功能、算法或模块所述变化的值或电压与值(在软件的情况下)或由有源存储装置例如存储器中的电压表示的值相结合，以产生时变电压，例如，用于调制电流的单比特电压、电压脉冲或信号。在本公开内容的实施方式中，在图块控制器导致的TVV总线的每次改变时，由图块控制器中的计数器生成的COMPUTE信号或输出被确定或输出至逻辑功能电路系统和/或锁存器，以引起单比特输出或信号的计算并将其锁存至最终锁存器中，所述最终锁存器的输出直接控制电流源的开/关状态。像素逻辑硬件和/或软件的调制可以是各种产生的数字模式中的任何一种，例如PWM或二进制加权脉冲宽度，用于根据加载至存储装置(例如，存储器)中的数据来改变每个像素的亮度。
在本公开内容的实施方式中，从图块阵列控制器或主控制器至图块的串行数据流被格式化为在持续时间和频率上与显示器的刷新速率对应的帧。在本公开内容的实施方式中，如图9中所示，每帧包含帧开始(SOF)标记，该标记包含唯一模式，图块控制器的解码逻辑电路系统可以使用该唯一模式来稳健地检测帧的开始(即，在图块接收的数据中)，随后是描述视频数据的内容的报头信息，诸如在数据流中预期的字的数目和每个字中的位数，关于所配置的显示器中每行像素的数目的信息，并且还包含全局(即，对于整个像素阵列或其预定部分)寄存器更新诸如亮度控制或睡眠/唤醒状态。
在本公开内容的实施方式中，可以对从图块控制器或显示控制器传输至图块的串行数据流进行编码，例如8b1Ob或8b9b编码，以便提供稳健的传输和接收、错误检测和帧开始的唯一符号以及其他控制目的(例如，图块的功率状态控制)。每个图块保存其单独的数据，使用其地址索引到接收到的像素数据中，并识别发往该图块的数据的开始和结束。
根据本公开内容的一些实施方式，显示装置包括照明管芯，其中照明管芯包括至少一个照明元件，所述至少一个照明元件进行以下中的至少一者：耦接至照明元件基板、形成在照明元件基板上和集成到照明元件基板；以及背板装置，其耦接至照明管芯，并且其中背板装置包括背板基板和像素电路系统，并且像素电路系统进行以下中的至少一者：嵌入在背板基板中、集成到背板基板、形成在背板基板上或耦接至背板基板，并且其中所述像素电路系统包括像素逻辑电路系统和输入/输出逻辑电路系统。
在一些实施方式中，像素电路系统包括驱动电路系统。在一些实施方式中，至少一个照明元件包括三个照明元件。照明元件在一些实施方式中是LED，而在其他实施方式中是微LED。在一些实施方式中，像素电路系统电耦接到至少一个照明元件，并且像素电路系统驱动至少一个照明元件。在一些实施方式中，像素电路系统通过导电元件耦接到至少一个照明元件，并且像素电路系统驱动至少一个照明元件。
在一些实施方式中，背板装置由包括其中可以形成晶体管的硅或其他半导体的材料制造。在一些实施方式中，照明元件具有导电部分，并且像素电路系统包含用于将照明元件电耦接至其相应的像素电路的导电部分。在一些实施方式中，背板装置具有TSV，其中背板装置的顶侧通过TSV的端部上的导电材料或装置连接至背板装置的背侧。在一些实施方式中，PCB经由利用TSV耦接PCB和背板装置的导电元件电耦接至背板装置。在一些实施方式中，至少三个照明元件形成第一主像素。在一些实施方式中，显示装置包括第二主像素，其中第二主像素经由导电部件或线缆电耦接至第一主像素。在一些实施方式中，第一主像素和第二主像素形成图块。
在一些实施方式中，显示装置包括多个图块，其中图块包括照明管芯。照明管芯包括至少一个照明元件，所述至少一个照明元件进行以下中的至少一者：耦接至照明元件基板、形成在照明元件基板中和集成到照明元件基板；以及背板装置，其耦接至照明管芯，其中背板装置包括背板基板和像素电路系统，并且其中像素电路系统进行以下中的至少一者：嵌入在背板基板中、集成到背板基板、形成在背板基板上、沉积在背板基板上和耦接至背板基板。像素电路系统包括像素逻辑电路系统和输入/输出逻辑电路系统以及PCB。多个图块经由以下被电耦接：至少一个电路系统，所述至少一个电路系统进行以下中的至少一者：嵌入在背板基板中、集成到背板基板、形成在背板基板上、沉积到背板基板上和耦接至背板基板，以及至少一个电路系统，所述至少一个电路系统进行以下中的至少一者：嵌入在PCB中、集成到PCB、形成在PCB上、沉积到PCB上和耦接至PCB。
在一些实施方式中，像素逻辑电路系统进行以下中的至少一者：布置在背板基板的第一条带区域上、嵌入在背板基板的第一条带区域中、集成到背板基板的第一条带区域、形成在背板基板的第一条带区域上、沉积到背板基板的第一条带区域上或耦接至背板基板的第一条带区域。在一些实施方式中，输入/输出逻辑电路系统进行以下中的至少一者：布置在背板的第二条带区域上、嵌入在背板的第二条带区域中、集成到背板的第二条带区域、形成在背板的第二条带区域上、沉积到背板的第二条带区域上或耦接至背板的第二条带区域。
在一些实施方式中，显示系统包括图块控制器，其中图块控制器控制图块阵列或多个图块中的每个图块的操作，并且被包括或集成到图块中的每一个的操作管芯中，并且其中多个图块中的每个图块具有图块地址。主控制器耦接至多个图块或图块阵列中的图块中的至少一个图块，其中主控制器将数据发送至所述主控制器所耦接至的图块，并且其中图块控制器识别从主控制器接收的数据中的图块数据，并且其中图块数据是从主控制器发送的数据的子集，并且其中与图块地址相关联的图块控制器将图块数据存储在图块中的存储器部件处或与图块相关联的存储器部件处。
在一些实施方式中，从主控制器发送的数据包括从主控制器发送的数据的报头中的图块地址。在一些实施方式中，主控制器从第一装置接收第一格式的数据，并且其中主控制器将数据转换成适合的第二格式或者可以由图块或与图块相关联的图块控制器读取或处理的第二格式。
在一些实施方式中，第一装置是生成和/或输出图像或图像数据的装置。在一些实施方式中，多个图块或图块阵列中的图块串联电连接。在一些实施方式中，在当前帧的图像或视频数据被显示在用于下一帧中显示的图块上时，图像或视频数据被发送至所述图块。在一些实施方式中，每个图块包括照明元件，并且每个照明元件耦接至第一存储装置和第二存储装置。
在一些实施方式中，显示系统还包括电耦接至锁存器的逻辑功能电路系统，其中逻辑功能电路系统执行计算或布尔逻辑功能诸如等效或比较功能，并生成由逻辑功能电路系统所耦接至的锁存器接收的输出，并且其中锁存器存储逻辑功能电路系统的输出，并且其中锁存器还电耦接至电流驱动器电路或部件，并且其中电流驱动器电路或部件电耦接至照明元件，并且其中电流驱动器电路或部件向照明元件供应调制电流，并且其中电流驱动器电路或部件可以根据由逻辑功能电路系统生成的输出向照明元件供应调制电流。
在一些实施方式中，显示系统包括像素元件的像素阵列，其中像素阵列的像素的每个照明元件或主像素的每个照明元件电耦接至像素电路系统，该像素电路系统包括：第一存储装置或接收像素存储器装置；电耦接至接收像素存储器装置的第二存储装置或有源像素存储器装置。逻辑功能电路系统耦接至有源像素存储器装置。锁存器被耦接至逻辑功能电路系统；并且电流驱动装置耦接至锁存器，并且其中电流驱动装置驱动像素阵列的每个像素或主像素的操作。图块控制器包括从接收存储装置接收传入数据的解串器。解码器电耦接至解串器，并且解串器根据或当图块的地址在数据流中时，从在图块控制器的解串器处接收到的数据流提取图像或视频数据，并且其中解串器控制提取的数据到第一存储装置或接收像素存储器装置的写入。
在一些实施方式中，解码器在从数据流提取数据后对所提取的数据进行解码，并且其中，图块控制器指示控制逻辑块将已提取和随后要放置的解码数据写入数据总线，所述数据总线对应于或关联于包括或包含照明元件、像素、主像素、LED或LED集合的列，所述列已被识别为用于写入所提取和随后解码的数据的目的地。在一些实施方式中，图块控制器将ROW/WRITE输出或信号输出至已被识别为接收所提取和随后解码的数据的照明元件、像素、主像素、LED或LED集合的行。
在一些实施方式中，显示系统还包括输出LOAD输出电压或信号的图块控制器的控制逻辑电路系统，该LOAD输出电压或信号启动从接收存储装置到第二存储装置或有源存储装置的数据的传送。在一些实施方式中，显示系统还包括TVV(时变值)生成器，其中在数据已经被传输至第二存储装置或有源存储装置之后，显示周期开始，其中在显示周期期间，TVV生成器在时变值(TVV)总线上提供变化的值或电压，其中像素逻辑电路或像素逻辑装置将所述变化的值或电压与第二存储装置或有源存储装置中的值或电压相结合，并产生用于调制电耦接至主像素或主照明元件的电流驱动器电路或装置的时变电压。
在一些实施方式中，在TVV生成器导致的TVV总线的每次改变时，由图块控制器的TVV生成器中的计数器生成的COMPUTE信号或输出到达像素阵列的逻辑功能电路系统和/或锁存器，并且其中逻辑功能电路系统计算或执行布尔逻辑功能并生成单比特输出或信号，并将其输出至锁存器，并且其中锁存器的输出直接控制电流源的开/关状态，并从而控制像素、主像素、LED或LED集合的开/关状态。
以上描述的实施方式仅是为了清楚地理解原理而提出的实现方式的示例性说明。在不脱离权利要求的范围的情况下，可以对以上描述的实施方式进行变型、修改和组合。所有这些变型、修改和组合在本文中包括在本公开内容和所附权利要求的范围内。

Claims (31)

1.一种显示装置，包括：
照明管芯，其中，所述照明管芯包括至少一个照明元件，所述至少一个照明元件进行以下中的至少一者：耦接至照明元件基板、形成在照明元件基板中和集成到照明元件基板；以及
背板装置，所述背板装置耦接至所述照明管芯，其中，所述背板装置包括背板基板和像素电路系统，并且其中，所述像素电路系统进行以下中的至少一者：嵌入在所述背板基板中、集成到所述背板基板、形成在所述背板基板上或耦接至所述背板基板，并且其中，所述像素电路系统包括像素逻辑电路系统和输入/输出逻辑电路系统。
2.根据权利要求1所述的显示装置，其中，所述像素电路系统包括驱动电路系统。
3.根据权利要求1所述的显示装置，其中，所述至少一个照明元件包括三个照明元件。
4.根据权利要求1所述的显示装置，其中，所述照明元件是LED。
5.根据权利要求4所述的显示装置，其中，所述LED是微LED。
6.根据权利要求1所述的显示装置，其中，所述像素电路系统电耦接至所述至少一个照明元件，并且其中，所述像素电路系统驱动所述至少一个照明元件。
7.根据权利要求1所述的显示装置，其中，所述像素电路系统通过导电元件耦接至所述至少一个照明元件，并且其中，所述像素电路系统驱动所述至少一个照明元件。
8.根据权利要求1所述的显示装置，其中，所述背板装置由包括其中能够形成晶体管的硅或其他半导体的材料制造。
9.根据权利要求1所述的显示装置，其中，所述照明元件具有导电部分，并且其中，所述像素电路系统包含用于将所述照明元件电耦接至其相应的像素电路的导电部分。
10.根据权利要求1所述的显示装置，其中，所述背板装置具有TSV，并且其中，所述背板装置的顶侧通过所述TSV的端部上的导电材料或装置连接至所述背板装置的背侧。
11.根据权利要求10所述的显示装置，还包括经由导电元件电耦接至所述背板装置的PCB，所述导电元件利用所述TSV耦接所述PCB和所述背板装置。
12.根据权利要求3所述的显示装置，其中，所述至少三个照明元件形成第一主像素。
13.根据权利要求12所述的显示装置，还包括第二主像素，并且其中，所述第二主像素经由导电部件或线缆电耦接至所述第一主像素。
14.根据权利要求13所述的显示装置，其中，所述第一主像素和所述第二主像素形成图块。
15.一种显示装置，包括：
多个图块，其中，图块包括：
照明管芯，其中，所述照明管芯包括至少一个照明元件，所述至少一个照明元件进行以下中的至少一者：耦接至照明元件基板、形成在照明元件基板中和集成到照明元件基板；以及
背板装置，所述背板装置耦接至所述照明管芯，其中，所述背板装置包括背板基板和像素电路系统，并且其中，所述像素电路系统进行以下中的至少一者：嵌入在所述背板基板中、集成到所述背板基板、形成在所述背板基板上、沉积在所述背板基板上和耦接至所述背板基板，并且其中，所述像素电路系统包括像素逻辑电路系统和输入输出逻辑电路系统；以及
PCB，其中，所述多个图块经由以下被电耦接：
至少一个电路系统，所述至少一个电路系统进行以下中的至少一者：嵌入在所述背板基板中、集成到所述背板基板、形成在所述背板基板上、沉积到所述背板基板上和耦接至所述背板基板，以及
至少一个电路系统，所述至少一个电路系统进行以下中的至少一者：嵌入在所述PCB中、集成到所述PCB、形成在所述PCB上、沉积到所述PCB上和耦接至所述PCB。
16.根据权利要求15所述的显示装置，其中，所述像素逻辑电路系统进行以下中的至少一者：布置在所述背板基板的第一条带区域上、嵌入在所述背板基板的第一条带区域中、集成到所述背板基板的第一条带区域、形成在所述背板基板的第一条带区域上、沉积到所述背板基板的第一条带区域上或耦接至所述背板基板的第一条带区域。
17.根据权利要求15所述的显示装置，其中，输入/输出逻辑电路系统进行以下中的至少一者：布置在所述背板的第二条带区域上、嵌入在所述背板的第二条带区域中、集成到所述背板的第二条带区域、形成在所述背板的第二条带区域上、沉积到所述背板的第二条带区域上或耦接至所述背板的第二条带区域。
18.一种显示系统，包括：
图块控制器，其中，所述图块控制器控制图块阵列或多个图块中的每个图块的操作，并且被包括或集成到图块中的每一个的操作管芯中，并且其中，所述多个图块中的每个图块具有图块地址；以及
主控制器，所述主控制器耦接至所述多个图块或图块阵列中的图块中的至少一个图块，其中，所述主控制器将数据发送至所述主控制器所耦接至的图块，并且其中，所述图块控制器识别从所述主控制器接收的所述数据中的图块数据，并且其中，图块数据是从所述主控制器发送的所述数据的子集，并且其中，与所述图块地址相关联的所述图块控制器将所述图块数据存储在所述图块中的存储器部件处或与所述图块相关联的存储器部件处。
19.根据权利要求18所述的显示系统，其中，从所述主控制器发送的所述数据包括从所述主控制器发送的所述数据的报头中的图块地址。
20.根据权利要求19所述的显示系统，其中，所述主控制器从第一装置接收第一格式的数据，并且其中，所述主控制器将所述数据转换成适合的第二格式或者能够由所述图块或与所述图块相关联的所述图块控制器读取或处理的第二格式。
21.根据权利要求20所述的显示系统，其中，所述第一装置是生成和/或输出图像或图像数据的装置。
22.根据权利要求18所述的显示系统，其中，所述多个图块或图块阵列中的所述图块串联电连接。
23.根据权利要求22所述的显示系统，其中，在当前帧的图像或视频数据被显示在用于下一帧中显示的图块上时，图像或视频数据被发送至所述图块。
24.根据权利要求18所述的显示系统，其中，每个图块包括照明元件，并且其中，所述每个照明元件耦接至第一存储装置和第二存储装置。
25.根据权利要求23所述的显示系统，还包括：
电耦接至逻辑功能电路系统的逻辑功能电路系统和锁存器，其中，所述逻辑功能电路系统执行计算或布尔逻辑功能诸如等效或比较功能，并生成由所述逻辑功能电路系统所耦接至的锁存器接收的输出，并且其中，所述锁存器存储所述逻辑功能电路系统的所述输出，并且其中，所述锁存器还电耦接至电流驱动器电路或部件，并且其中，所述电流驱动器电路或部件电耦接至照明元件，并且其中，所述电流驱动器电路或部件向所述照明元件供应调制电流，并且其中，所述电流驱动器电路或部件能够根据由所述逻辑功能电路系统生成的输出向所述照明元件供应调制电流。
26.一种显示系统，包括：
像素元件的像素阵列，其中，所述像素阵列的像素的每个照明元件或主像素的每个照明元件电耦接至像素电路系统，所述像素电路系统包括：
第一存储装置或接收像素存储器装置；
电耦接至所述接收像素存储器装置的第二存储装置或有源像素存储器装置；
耦接至所述有源像素存储器装置的逻辑功能电路系统；
耦接至所述逻辑功能电路系统的锁存器；以及耦接至所述锁存器的电流驱动装置，并且其中，所述电流驱动装置驱动所述像素阵列的每个像素或主像素的操作；以及
图块控制器，所述图块控制器包括：
从所述接收存储装置接收传入数据的解串器；
解码器，其中，所述解码器电耦接至所述解串器，并且其中，所述解串器根据或当图块的地址在数据流中时从在所述图块控制器的所述解串器处接收到的数据流提取图像或视频数据，并且其中，所述解串器控制所述提取的数据到所述第一存储装置或接收像素存储器装置的写入。
27.根据权利要求26所述的显示系统，其中，所述解码器在从所述数据流提取数据后对所提取的数据进行解码，并且其中，所述图块控制器指示控制逻辑块将已提取和随后要放置的解码数据写入数据总线，所述数据总线对应于或关联于包括或包含照明元件、像素、主像素、LED或LED集合的列，所述列已被识别为用于写入所提取和随后解码的数据的目的地。
28.根据权利要求27所述的显示系统，其中，所述图块控制器将ROW/WRITE输出或信号输出至已被识别为接收所提取和随后解码的数据的照明元件、像素、主像素、LED或LED集合的行。
29.根据权利要求28所述的显示系统，还包括：
输出LOAD输出电压或信号的所述图块控制器的控制逻辑电路系统，所述LOAD输出电压或信号启动从所述接收存储装置到所述第二存储装置或有源存储装置的数据的传送。
30.根据权利要求29所述的显示系统，还包括：
TVV(时变值)生成器，其中，在所述数据已经被传送至所述第二存储装置或有源存储装置之后，显示周期开始，其中，在所述显示周期期间，所述TVV生成器在时变值(TVV)总线上提供变化的值或电压，像素逻辑电路或像素逻辑装置将所述变化的值或电压与所述第二存储装置或有源存储装置中的值或电压相结合，并产生用于调制电耦接至主像素或主照明元件的电流驱动器电路或装置的时变电压。
31.根据权利要求30所述的显示系统，其中，在所述TVV生成器导致的所述TVV总线的每次改变时，由所述图块控制器的所述TVV生成器中的计数器生成的COMPUTE信号或输出到达所述像素阵列的逻辑功能电路系统和/或锁存器，并且其中，所述逻辑功能电路系统计算或执行布尔逻辑功能并生成单比特输出或信号，并将所述单比特输出或信号输出至所述锁存器，并且其中，所述锁存器的输出直接控制电流源的开/关状态，并从而控制像素、主像素、LED或LED集合的开/关状态。
CN202280053280.5A 2021-08-05 2022-08-04 用于配置显示装置和显示系统的系统和方法 Pending CN117751450A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163229642P 2021-08-05 2021-08-05
US63/229,642 2021-08-05
PCT/US2022/074542 WO2023015257A1 (en) 2021-08-05 2022-08-04 Systems and methods for configuring a display device and display system

Publications (1)

Publication Number Publication Date
CN117751450A true CN117751450A (zh) 2024-03-22

Family

ID=83193196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280053280.5A Pending CN117751450A (zh) 2021-08-05 2022-08-04 用于配置显示装置和显示系统的系统和方法

Country Status (6)

Country Link
US (2) US11984062B2 (zh)
EP (1) EP4381543A1 (zh)
JP (1) JP2024530940A (zh)
KR (1) KR20240035905A (zh)
CN (1) CN117751450A (zh)
WO (1) WO2023015257A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023015257A1 (en) 2021-08-05 2023-02-09 Compound Photonics U.S. Corporation Systems and methods for configuring a display device and display system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014188149A1 (en) * 2013-05-20 2014-11-27 Milan Momcilo Popovich Holographic waveguide eye tracker
WO2016200882A1 (en) * 2015-06-08 2016-12-15 Corning Incorporated Microled display without transfer
US10535296B2 (en) * 2015-06-10 2020-01-14 Apple Inc. Display panel redundancy schemes
US11727858B2 (en) * 2018-12-10 2023-08-15 Auroratech Company Display driver IC (DDIC) backplane for scanning microLED array
US11355665B2 (en) * 2019-06-19 2022-06-07 Facebook Technologies, Llc Process flow for hybrid TFT-based micro display projector
US20240061171A9 (en) * 2019-03-20 2024-02-22 Ward Matthew E Mems-driven optical package with micro-led array
US11557692B2 (en) * 2019-06-11 2023-01-17 Meta Platforms Technologies, Llc Selectively bonding light-emitting devices via a pulsed laser
KR102612768B1 (ko) * 2020-01-08 2023-12-13 스냅 인코포레이티드 디스플레이 디바이스 상에 디스플레이되는 이미지를 업데이트하는 시스템들 및 방법들
US11488518B2 (en) * 2020-10-19 2022-11-01 X Display Company Technology Limited Pixel group and column token display architectures
US11688829B2 (en) * 2020-12-30 2023-06-27 Meta Platforms Technologies, Llc Engineered substrate architecture for InGaN red micro-LEDs
WO2023015257A1 (en) 2021-08-05 2023-02-09 Compound Photonics U.S. Corporation Systems and methods for configuring a display device and display system

Also Published As

Publication number Publication date
US20230040711A1 (en) 2023-02-09
US11984062B2 (en) 2024-05-14
KR20240035905A (ko) 2024-03-18
US20240242663A1 (en) 2024-07-18
WO2023015257A9 (en) 2024-02-15
WO2023015257A1 (en) 2023-02-09
JP2024530940A (ja) 2024-08-27
EP4381543A1 (en) 2024-06-12

Similar Documents

Publication Publication Date Title
US11289011B2 (en) Power line communication in a display device with distributed driver circuits
EP3477626B1 (en) Oled display panel and oled display device
CN113345362B (zh) 显示面板冗余方案
US11211001B2 (en) Display device with feedback via serial connections between distributed driver circuits
JP2023109871A (ja) Ｌｅｄ表示デバイス
US20240242663A1 (en) Systems and methods for configuring a display device and display system
KR102558857B1 (ko) 디스플레이 모듈 및 이를 이용한 대형 디스플레이 장치
JP2007034288A (ja) 有機電界発光表示装置
US11096279B2 (en) Display apparatus
CN111712758B (zh) 将驱动器ic嵌入lcd显示基板中的系统和方法
WO2022147791A1 (zh) 阵列基板、其驱动方法及显示装置
KR20210116826A (ko) 표시 장치
US20240159840A1 (en) Error detection in led packages
CN115394247B (zh) 显示面板、显示面板的驱动方法及显示装置
WO2024011508A1 (zh) 驱动芯片、发光基板及其测试方法、显示装置
TWI853332B (zh) 驅動器電路及其驅動方法、陣列基板、顯示裝置
KR20070063741A (ko) 평판표시장치의 검사방법 및 장치
KR20160046602A (ko) 평판표시장치
CN116235237A (zh) 显示装置、显示面板及其驱动方法
CN115831040A (zh) 像素岛、显示装置和光场显示装置
CN117597724A (zh) 装置及驱动方法、背光驱动单元、微芯片、数据传输方法
KR20050106835A (ko) 평판 디스플레이의 구동모듈
KR20110080804A (ko) 디스플레이 패널의 게이트 구동용 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination