CN114730720A - 使用可变形接触部和预涂敷底部填充物以经由激光键合led器件 - Google Patents

使用可变形接触部和预涂敷底部填充物以经由激光键合led器件 Download PDF

Info

Publication number
CN114730720A
CN114730720A CN202080042806.0A CN202080042806A CN114730720A CN 114730720 A CN114730720 A CN 114730720A CN 202080042806 A CN202080042806 A CN 202080042806A CN 114730720 A CN114730720 A CN 114730720A
Authority
CN
China
Prior art keywords
contact
target substrate
led
semiconductor device
photon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080042806.0A
Other languages
English (en)
Inventor
丹尼尔·布罗多塞亚努
奥斯卡·托伦茨阿巴德
吴振邦
赵政松
沙里·法伦斯
波亚·萨克提
阿里·森古尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meta Platforms Technologies LLC
Original Assignee
Facebook Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Facebook Technologies LLC filed Critical Facebook Technologies LLC
Publication of CN114730720A publication Critical patent/CN114730720A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B2027/0178—Eyeglass type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27422—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75263—Laser in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75611—Feeding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector
    • H01L2224/83031—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H01L2224/83092—Atmospheric pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859—Localised curing of parts of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Abstract

本发明的目的在于用于使用脉冲触发的光子(或EM能量)源(例如但不限于激光器)来将半导体器件的电接触部电气地耦合、键合和/或固定到其他半导体器件的电接触部的增强系统和方法。全部或部分LED行被电气地耦合、键合和/或固定到显示设备的背板。LED可以是μLED。脉冲光子源被用来通过扫描光子脉冲照射LED。EM辐射被表面、主体、衬底、LED的电接触部和/或背板的电接触部吸收，以生成引起在LED的电接触部和背板的电接触部之间的键合的热能。光子脉冲的时域分布和空间分布以及光子源的脉冲频率和扫描频率被选择以控制不利热效应。

Description

使用可变形接触部和预涂敷底部填充物以经由激光键合LED 器件
相关申请的交叉引用
本申请要求于2019年6月11日提交的且标题为“SELECTIVELY BONDING LIGHT-EMITTING DEVICES VIA A PULSED LASER”的美国临时专利申请62/860,219的优先权，该美国临时专利申请的内容被全部并入本文。本申请还要求于2019年6月14日提交的且标题为“SELECTIVELY BONDING LIGHT-EMITTING DEVICES VIA APULSED LASER”的美国临时专利申请62/861,949的优先权，该美国临时专利申请的内容被全部并入本文。本申请还要求于2019年6月14日提交的且标题为“LED Bonding with Underfill”的美国临时专利申请62/861,938的优先权，该美国临时专利申请的内容被全部并入本文。本申请此外要求于2019年7月2日提交的且标题为“DIELECTRIC-DIELECTRIC AND METALLIZATION BONDING VIAPLASMA ACTIVATION AND LASER-INDUCED HEATING”的美国临时专利申请62/869,905的优先权，该美国临时专利申请的内容被全部并入本文。本申请还要求于2019年7月2日提交的且标题为“BONDING FOR DEFORMABLE ELECTRICAL CONTACTS”的美国临时专利申请62/869,908的优先权，该美国临时专利申请的内容被全部并入本文。本申请还要求于2020年1月21日提交的且标题为“EMPLOYING DEFORMABLE CONTACTS AND PRE-APPLIED UNDERFILL FORBONDING LED DEVICES VIALASERS”的美国非临时专利申请16/748,697的优先权，该美国非临时专利申请的内容被全部并入本文。
背景
本公开涉及电子显示设备的制造和组装。
电子显示器是许多计算设备(例如智能手机、平板电脑、智能手表、膝上型电脑、台式计算机、电视机(TV)和头戴式设备(例如虚拟现实(VR)设备、增强现实(AR)设备和/或混合现实(MR)设备))的核心部件。现代显示设备可以包括数百万或甚至数千万像素的二维(2D)阵列。像素的2D阵列可以以像素的行和列进行布置。例如，4K电视可以包括接近于900万像素的4096行和2160列像素(即，4096×2160显示器)。
每个像素可以包括一个或更多个发光器件、子器件或部件，例如发光二极管(LED)。LED可以是无机LED(ILED)或有机LED(OLED)。每个像素可以包括多个LED。例如，RGB像素可以包括三个单独的LED：红色(R)LED、绿色(G)LED和蓝色(B)LED。因此，现代显示器可以包括远远超过一千万个单独的LED。LED可以在一个或更多个背板或印刷电路板(PCB)上按行和列进行布置。在组装显示器时，一般需要将每个LED电气地耦合、键合或固定到背板。将数百万个LED键合到一个或更多个背板的传统方法可能导致不利热效应，这增加了组装显示器的成本和时间，以及降低了在制造过程中的产量。
概述
根据所附权利要求，本发明的实施例涉及用于将发光器件和/或部件(例如但不限于发光二极管(LED)和/或微LED(μLED))选择性地键合到目标衬底(例如显示设备的背板)的方法和系统。μLED可以包括小于100微米(μm)的特征尺寸。在至少一个实施例中，特征尺寸可以小于1μm(即，特征尺寸可以是亚微米)。像素的特征尺寸可以指像素的物理尺寸和/或像素的电接触部和/或接触垫(contact pad)的尺寸。一个非限制性实施例包括用于将第一半导体器件(例如LED和/或μLED)电气地耦合到目标衬底(例如显示设备的背板)的方法。该方法包括将第一半导体器件定位成邻近目标衬底，并传输具有时域分布和/或空间分布的光子脉冲以照射第一半导体器件。将第一半导体器件定位成邻近目标衬底可以包括使第一半导体器件的电接触部与目标衬底的电接触部在空间上对准。光子脉冲的时域分布和/或空间分布中的至少一个被调制以控制与由所传输的光子脉冲诱导的热能相关联的热效应。热能可以将第一半导体器件的电接触部键合到目标衬底的电接触部。
可以使用拾取和放置头(PPH)的拾取头(例如拾取头)来从载体衬底拾取第一半导体器件。拾取头可以将第一半导体器件定位成邻近目标衬底。在一些实施例中，以及在定位第一半导体器件时，可以使用PPH来将第一半导体器件向下压到目标衬底，并且不显著影响所有电接触部的定位。这个所施加的力可以确保所有电接触部彼此接触或者至少是具有小于10nm的间隔。在一些实施例中，可以实现没有间隔。所施加的力可以取决于第一器件和/或目标衬底的尺寸以及第一器件/目标衬底的电和材料/机械性质，使得机械损伤和/或变形可以被避免。然后，可以通过拾取头传输光子脉冲以照射第一半导体器件。拾取头可以用作光路，并使光子脉冲能够穿过它，以便到达第一器件。拾取头可以从光子脉冲吸收最小量的能量或者完全不吸收能量。在一些实施例中，拾取头可以不因为脉冲光子的能量而被损坏或失去功能。
可以传输具有附加时域分布和/或空间分布的附加光子脉冲。附加时域分布和/或空间分布可以被调制以控制与由附加光子脉冲诱导的附加热能相关联的热效应。在一些实施例中，附加光子脉冲的附加时域分布和/或空间分布类似于光子脉冲的时域分布和/或空间分布。在其他实施例中，附加光子脉冲的附加时域分布和/或空间分布不同于光子脉冲的时域分布和/或空间分布。附加热能将第二半导体器件的电接触部键合到目标衬底的第二电接触部。第一半导体器件的电接触部可以与第二半导体器件的电接触部一起线性地被定位，从而形成半导体器件的线性阵列。可以通过跨线性地定位的第一半导体器件和第二半导体器件扫描光子脉冲源来传输光子脉冲和附加光子脉冲，以将第一半导体器件和第二半导体器件电气地耦合到目标衬底。在一些实施例中，多个光子源可以被包括在多个PPH中。许多型号的裸片键合机可以具有多个PPH以增加吞吐量。这样的多个PPH可以利用相同或不同的脉冲能量和波长的光子。
在多个实施例中，通过调制光子脉冲的时域分布和/或空间分布，由光子脉冲诱导的热能在空间上被局部化到第一半导体器件的电接触部和/或目标衬底的电接触部处，并且由光子脉冲诱导的热能基本上不影响第二半导体器件的电接触部或目标衬底的第二电接触部。同样，通过调制附加光子脉冲的附加时域分布和/或空间分布，由附加光子脉冲诱导的热能在空间上被局部化到第二半导体器件的电接触部和/或目标衬底的第二电接触部处，并且由附加光子脉冲诱导的热能基本上不影响第一半导体器件的电接触部或目标衬底的电接触部。
在至少一个实施例中，该方法包括用包括第一光子脉冲的多个光子脉冲照射第一半导体器件。在多个光子脉冲的连续光子脉冲之间的时间周期被调制以控制与由多个光子脉冲中的每一个提供的热能相关联的热效应。在一些实施例中，时域分布可以基于与第一半导体器件相关联的热扩散率和/或几何结构。时域分布可以被调制以将热效应局部化到第一半导体器件处。
除了经由光子束(例如连续光子束或光子脉冲)形成电键合部之外，一些实施例的目的还在于经由一个或更多个附加光子束退火(anneal)在第一半导体器件和目标衬底之间的电键合部。经由光子束退火电键合部可以加强电键合部的机械完整性以及增强键合部的电性能和/或特性(例如电阻降低、阻抗匹配增强等等)。类似于如上所述且为了控制不利热效应，可以针对第一半导体器件和目标衬底的材料、几何结构(例如特征尺寸和接触间距)和热性质的需要，来选择和/或调制退火光子脉冲的时域分布和/或空间分布。在一些实施例中，可以主动冷却目标衬底，而在其他实施例中，可以主动加热目标衬底。
附加实施例的目的在于经由底部填充(UF)材料在机械上使电键合部稳定。注意，如贯穿全文所使用的，UF材料可包括常规的底部填充材料以及电介质聚合物，例如但不限于苯并环丁烯(BCB)、高导电聚合物，等等。在一些实施例中，可在电键合部的形成和/或退火之后，经由未固化(或部分地固化)的UF材料上进行的毛细管流动工艺来涂敷UF材料。如贯穿全文所使用的，除了未固化的UF材料之外，术语“未固化的UF材料”还可以用来指部分地固化的UF材料。可以使用(脉冲触发的或连续的)光子束来固化UF材料。在其他实施例中，在将第一半导体器件定位成邻近目标衬底之前，可以将未固化的UF材料涂敷到第一半导体器件或目标衬底中的至少一个。也就是说，在使用光子束来将第一半导体器件电气地耦合到目标衬底之前，可以将UF材料设置在第一半导体器件和目标衬底“三明治结构(sandwich)”的中间。可以使用一种或更多种固化工艺(例如热、室温、脉冲触发的和/或扫描的光子束和诸如此类)来固化夹在中间的UF材料。在预涂敷UF材料实施例中，在使第一半导体器件和目标衬底的电接触部对准之前，未固化的UF材料可以被涂敷到第一半导体器件、目标衬底或它们的组合，以形成第一半导体器件和目标衬底“三明治结构”。因此，未固化的UF材料可以在“三明治结构”的一个或更多个内表面之间和/或设置在“三明治结构”的一个或更多个内表面中间。UF材料可以类似于在“倒装芯片”型半导体封装中使用的UF材料。
一旦被固化，UF材料就提供类似于与“倒装芯片”型封装半导体器件相关联的传统涂敷和固化的UF材料的许多好处。例如，固化的UF材料可以重新分布与在第一半导体器件和目标衬底之间的CTE不匹配相关联的任何热机械应力。此外，如其中所讨论的，UF材料在电键合和/或退火期间的存在可以对未耦合的电接触部对之间的对准提供增强的机械稳定性。固化的UF材料可以将第一半导体器件机械地耦合到目标衬底，因此可以在机械上使在第一半导体器件和目标衬底之间的任何对准和/或电耦合稳定。
更特别地且在一些实施例中，未固化的UF材料可以在电键合部的电键合和/或退火之后被涂敷。UF材料可经由毛细管作用(例如毛细管流动)被涂敷，并经由由一个或更多个(连续或脉冲)光子束诱导的热能被固化。光子束可以被扫描。此外，可以调制光子束的空间分布和/或时域分布以控制不利热效应。固化的UF材料可以在机械上使在第一半导体器件和目标衬底的电接触部之间的电键合部稳定。
其他实施例的目的在于封装机械地和/或电气地耦合的第一半导体器件和目标衬底(例如第一半导体器件和目标衬底的“集成设备”)。例如，集成设备可以经由各种实施例电气地耦合到具有输入/输出(I/O)引脚的电路板和/或封装板。更特别地，连续光子束或脉冲光子束可用于将第一半导体器件和/或目标衬底的附加电接触部(例如I/O引脚)电气地耦合到另一设备(例如印刷电路板或封装材料)。也就是说，可以经由脉冲光子束用半导体器件填充电路板。还可以选择光子脉冲的时域分布和/或空间分布以进一步控制热效应。
还有其他实施例的目的在于使用多个光子束或脉冲来形成电键合部和/或使电键合部退火以及固化UF材料。例如，一个光子脉冲可以照射第一半导体器件，而另一个光子脉冲可以照射目标衬底。光子脉冲可以是相对的和/或同轴的光子脉冲。在一些实施例中，可以脉冲触发和/或扫描相对的光子束。相对的光子束的脉冲和/或扫描频率可以彼此相似或不同。两个光子束的脉冲可以是基本上同相的(使得第一半导体器件和目标衬底被同时照射)。在一些实施例中，两个同轴束不一定需要同步脉冲(即，相同的重复率/脉冲频率)。根据背板和芯片的物理性质(例如厚度、材料类型)，可以以不同的脉冲频率实现最佳的局部加热。在其他实施例中，可以在两个光子束的脉冲中插入静态或动态地确定的相位差。同样，两个光子束的扫描可以对于一些实施例是同相的，而在其他实施例中在两个束的扫描中存在相位差。
如上面所提到的，一些实施例的目的在于预涂敷UF材料。在这些实施例中，可以在形成“三明治结构”之前涂敷UF材料，该“三明治结构”形成第一半导体器件和目标衬底的相对应的电接触部对之间的对准。也就是说，未固化的UF材料可以沉积在第一半导体器件、目标衬底或它们的组合上。未固化的UF材料可以经由一个或更多个光子束来固化，该一个或更多个光子束也用于电气地键合第一半导体器件和目标衬底的电接触部。在其他实施例中，可以采用其他固化工艺。
在一些实施例中，可以经由等离子体蚀刻移除预涂敷和未固化的UF材料的多余部分。连续光子束或脉冲光子束可用于形成电键合部和/或使电键合部退火以及固化UF材料。在另一实施例中，可以采用两阶段固化工艺。这两阶段可以包括预固化阶段和固化阶段。在这样的实施例中，可以经由热固化工艺(例如，用紫外(UV)或红外(IR)光子束)和/或经由光化学工艺(例如，UF材料可以包括光化学引发剂)在UV照射时预固化预涂敷的UF材料。在预固化之后，可以经由激光烧蚀和/或激光磨蚀工艺移除预固化的UF材料的多余部分。电接触部的电键合可以经由连续光子束或脉冲光子束形成。在一些实施例中且除了脉冲光子束电气地键合接触部之外或者作为脉冲光子束电气地键合接触部的替代，可以采用室温(或低温)热压键合过程来在激光磨蚀工艺之后电气地键合电接触部。在第一半导体器件和目标衬底的电耦合之后(或之前)，可以经由室温(或低温)固化工艺来固化预固化的UF材料。例如，可以对第二固化阶段采用厌氧或湿气固化工艺。在一些实施例中，未固化的UF材料可以是湿UF材料。在这样的实施例中，可能不需要预固化UF材料。因此，可能不需要移除多余的湿UF材料。湿UF材料的厚度可以基于凸起部高度来优化，以确保当脉冲光子被施加用于局部加热时UF材料膨胀到足以到达并粘附到半导体器件的底侧。
在另一实施例中，电键合部可以在不使用UF材料的情况下在机械上被稳定。绝缘(或介电)层可以在第一半导体器件和目标衬底的表面上形成。可以经由等离子体活化来使绝缘层活化。当被压缩在一起时，经活化的绝缘层可以至少部分地被化学地键合(例如共价键(covalent bond)、氢键(hydrogen bond)、范德瓦尔斯键(van der Wall bond)等)，以在电气地键合之前在第一半导体器件和目标衬底之间形成至少稍微稳定的机械耦合。绝缘层的化学键合使在第一半导体器件和目标衬底的相对应的电接触部之间的对准稳定。由于对准的稳定，可以减轻在电键合期间导致电接触部的未对准的不利热效应。可以使用连续或脉冲光子束来形成电键合部，这取决于第一半导体器件和/或目标衬底的热性质。
在又一实施例中，可以使用预涂敷的UF材料来使第一半导体器件和目标衬底的电接触部的预键合对准稳定。第一半导体或目标衬底之一的电接触部可以由可变形的导电材料(例如纳米多孔金、金、银，等等)形成。半导体器件或目标衬底中的至少一个的可变形电接触部可以被形成为“尖(spikey)”或锥形形状。在一些实施例中，第一半导体器件或目标衬底中的一个具有“尖”可变形接触部，而第一半导体器件或目标衬底中的另一个具有“平坦的(flat)”接触部。未固化的UF材料可以被预涂敷到具有“平坦的”接触部的器件(例如，第一半导体器件或目标衬底)。预涂敷和未固化的UF材料可以基本上封装“平坦的”电接触部。在一个非限制性实施例中，第一半导体器件具有“尖”可变形接触部，并且未固化的UF材料被预涂敷以基本上覆盖或封装目标衬底的“平坦的”电接触部。在另一实施例中，目标衬底具有“尖”可变形接触部，并且未固化的UF材料被预涂敷以基本上覆盖或封装第一半导体器件的“平坦的”电接触部。
第一半导体器件和目标衬底“三明治结构”可以通过将第一半导体器件的“尖”电接触部与(基本上由预涂敷的未固化的UF材料封装的)目标衬底的相对应的”平坦的”接触部对准来形成。可以经由压缩力来压缩“三明治结构”。当被压缩时，“尖”接触部充当楔形物，以“犁(plow)”走(或转移)封装相对应的平坦电接触部的未固化的UF材料的至少一部分。在压缩期间可以(例如，由连续或脉冲光子束)施加局部化的热能。局部化的热能使“尖”电接触部变形并“变得平坦(flattened-out)”。当“尖”电接触部变形时，附加UF材料被转移。局部化的热能键合电接触部并固化UF材料。因为“尖”接触部在压缩、键合和固化期间“变得平坦”，所以这样的实施例能耐受所制造的电接触部的高度和形状的变化。
本发明公开了一种用于将半导体器件耦合到目标衬底的方法，其中，半导体器件包括第一表面和设置在第一表面上的第一接触部，目标衬底包括第二表面和设置在第二表面上的第二接触部，以及方法包括：形成设置在第一表面上的第一接触部，其中，第一接触部的形状沿着基本上垂直于第一表面的轴逐渐变细，使得第一接触部的近侧部分被设置在第一表面和第一接触部的远侧部分之间，以及第一接触部的远侧部分的横截面的面积小于第一接触部的近侧部分的横截面的面积，以及其中，第一接触部的近侧部分的横截面和第一接触部的远侧部分的横截面中的每一个都基本上垂直于轴；将未固化的底部填充(UF)材料沉积在第二表面上以利用未固化的UF材料来基本上封装第二接触部；将半导体器件定位成邻近目标衬底以形成第一接触部与第二接触部的空间对准，其中，第一表面和第二表面是相对的表面，并且第一接触部的逐渐变细的形状转移了封装第二接触部的未固化的UF材料的至少一部分，使得第二接触部的远侧部分与第一接触部的远侧部分相邻；以及提供热能，热能固化未固化的UF材料，在半导体器件与目标衬底之间形成机械耦合，以及将第二接触部的远侧部分电气地键合到第一接触部的远侧部分，在半导体器件与目标衬底之间形成电耦合，其中，在半导体器件与目标衬底之间的机械耦合在机械上使电耦合稳定。
在根据本发明的方法的实施例中，提供热能的步骤还可以包括：传输诱导热能的光子脉冲，其中，光子脉冲可以具有时域分布，时域分布被选择以控制与热能相关联的热效应。
在根据本发明的方法的又一实施例中，控制热效应的步骤可以包括将热效应局部化到第一接触部、第二接触部和基本上封装第一接触部和第二接触部的未固化的UF材料的另外的部分。
在根据本发明的方法的另外的实施例中，热能可以使第一接触部的逐渐变细的形状变形，使得与第一接触部的逐渐变细的形状相比，第一接触部的变形的形状是不那么锥形的，以及其中，第一接触部的变形的形状可以转移基本上封装第一接触部的未固化的UF材料的附加部分。
在根据本发明的方法的其他实施例中，第一接触部包括纳米多孔金(NPG)。
在根据本发明的方法的又一实施例中，将半导体器件定位成邻近目标衬底的步骤可以是在室温和在大气压力下被执行的。
在根据本发明的方法的另外的实施例中，半导体器件可以是被包括在第一半导体晶圆中的第一预切割半导体裸片，并且目标衬底可以是被包括在第二半导体晶圆中的第二预切割半导体裸片。此外，将半导体器件定位成邻近目标衬底的步骤可以包括将第一半导体晶圆定位成邻近第二半导体晶圆。
在根据本发明的方法的其他实施例中，半导体器件可以是具有可以小于100微米(μm)的特征尺寸的微发光二极管(μLED)，以及目标衬底可以是显示设备的背板。
在根据本发明的方法的其他实施例中，提供热能的步骤还可以包括：利用跨半导体器件或目标衬底中的至少一个进行扫描的扫描光子束来照射半导体器件或目标衬底中的至少一个。
在根据本发明的方法的另一实施例中，将半导体器件定位成邻近目标衬底的步骤可以形成设置在未固化的UF材料和第一表面之间的空隙。此外，提供热能的步骤可以增加未固化的UF材料的体积，从而转移了空隙。
本发明还公开了一种用于将半导体器件耦合到目标衬底的系统，其中，目标衬底包括第一表面和设置在第一表面上的第一接触部，半导体器件包括第二表面和设置在第二表面上的第二接触部，以及系统包括：制造设备，其形成设置在第一表面上的第一接触部，其中，第一接触部的形状沿着基本上垂直于第一表面的轴逐渐变细，使得第一接触部的近侧部分被设置在第一表面和第一接触部的远侧部分之间，以及第一接触部的远侧部分的横截面的面积小于第一接触部的近侧部分的横截面的面积，以及其中，第一接触部的近侧部分的横截面和第一接触部的远侧部分的横截面中的每一个都基本上垂直于轴；底部填充(UF)涂敷器，其将未固化的底部填充(UF)材料沉积在第二表面上以利用未固化的UF材料来基本上封装第二接触部；拾取和放置头(PPH)，其将半导体器件定位成邻近目标衬底以形成第一接触部与第二接触部的空间对准，其中，第一表面和第二表面是相对的表面，并且第一接触部的逐渐变细的形状转移了封装第二接触部的未固化的UF材料的至少一部分，使得第二接触部的远侧部分与第一接触部的远侧部分相邻；以及热能源，其提供热能，热能固化未固化的UF材料，在半导体器件与目标衬底之间形成机械耦合，以及将第二接触部的远侧部分电气地键合到第一接触部的远侧部分，在半导体器件与目标衬底之间形成电耦合，其中，在半导体器件与目标衬底之间的机械耦合在机械上使电耦合稳定。
在根据本发明的系统的实施例中，热能源可以包括具有时域分布的扫描激光束，时域分布可以被调制以控制与热能相关联的热效应和第一接触部与第二接触部的空间对准，
在根据本发明的系统的其他实施例中，热效应还可以通过选择扫描激光束的扫描频率来进行控制。
在根据本发明的系统的又一实施例中，热能源可以包括具有时域分布的激光脉冲，时域分布可以是基于第一接触部与半导体器件的另一个接触部之间的空间距离调制的。
在根据本发明的系统的另外的实施例中，对激光脉冲的另外的调制可以包括对激光脉冲的脉冲频率或波长中的至少一个的调制。
在根据本发明的系统的其他实施例中，所固化的UF材料基本上可以封装第一接触部和第二接触部中的每一个，并且可以减轻与第一接触部和第二接触相关联的电迁移过程。
在根据本发明的系统的又一实施例中，PPH可以向半导体器件或目标衬底中的至少一个施加压缩力。此外，压缩力可以使第一接触部的逐渐变细的形状变形。
在根据本发明的系统的另外的实施例中，热能的至少一部分可以将第一接触部电气地键合到第二接触部。
本发明还公开了一种显示设备，该显示设备包括：半导体器件，其包括第一表面和设置在第一表面上的第一接触部；以及目标衬底，其包括第二表面和设置在第二表面上的第二接触部，以及其中，显示设备是通过如上的方法组装的。在本发明的实施例中，用于组装显示设备的方法可以包括：形成设置在第一表面上的第一接触部，其中，第一接触部的形状沿着基本上垂直于第一表面的轴逐渐变细，使得第一接触部的近侧部分被设置在第一表面和第一接触部的远侧部分之间，以及第一接触部的远侧部分的横截面的面积小于第一接触部的近侧部分的横截面的面积，以及其中，第一接触部的近侧部分的横截面和第一接触部的远侧部分的横截面中的每一个都基本上垂直于轴；将未固化的底部填充(UF)材料沉积在第二表面上以利用未固化的UF材料来基本上封装第二接触部；将半导体器件定位成邻近目标衬底以形成第一接触部与第二接触部的空间对准，其中，第一表面和第二表面是相对的表面，并且第一接触部的逐渐变细的形状转移了封装第二接触部的未固化的UF材料的至少一部分，使得第二接触部的远侧部分与第一接触部的远侧部分相邻；以及提供热能，热能固化未固化的UF材料，在半导体器件与目标衬底之间形成机械耦合，以及将第二接触部的远侧部分电气地键合到第一接触部的远侧部分，在半导体器件与目标衬底之间形成电耦合，其中，在半导体器件与目标衬底之间的机械耦合在机械上使电耦合稳定。
在根据本发明的显示器的实施例中，显示设备可以被包括在头戴式设备中，头戴式设备可以是虚拟现实设备、增强现实设备或混合现实设备中的至少一个。
本概述被提供是为了以简化的形式介绍下面将在详细描述中进一步描述的一系列概念。本概述并不意欲识别所主张的主题的关键特征或基本特征，也不意欲在确定所主张的主题的范围时被用作帮助。
附图简述
下面参考附图详细描述本发明，其中：
图1A是根据一些实施例的头戴式设备的图示。
图1B根据一些实施例示出了图1A的头戴式设备的一部分的横截面视图。
图2A示出了在头戴式设备中包括的显示设备的实施例的等距视图；
图2B示出了在头戴式设备中包括的显示设备的另一实施例的透视图；
图2C根据多个实施例示出了图2A-2B的源组件230的框图；
图3根据多个实施例示出了在图2A-2C的显示设备中包括的光源的实施例的横截面视图；
图4根据一些实施例示出了包括发射器阵列的1D配置的光源的俯视图；
图5A是根据实施例示出显示设备的扫描实施例的扫描操作的图示；
图5B根据多个实施例示出了形成图像和图像复制的显示设备的波导配置；
图5C是根据一些实施例的显示设备的俯视图；
图6A是根据一个实施例示出LED的实施例的横截面图；
图6B是根据一个实施例示出LED的另一实施例的横截面图；
图7A是根据一个实施例示出集成到单片LED芯片中的多个LED裸片的俯视图；
图7B是根据一个实施例示出位于载体衬底上的多个单片LED芯片的俯视图；
图7C是根据一个实施例示出包括三个单片LED芯片的一行LED的侧视图；
图8A-8B包括根据一些实施例的用于经由脉冲光子源将一行LED键合在目标衬底上的系统的系统图；
图9A-9B包括根据多个实施例示出用于经由脉冲光子源将LED行选择性地键合到目标衬底同时控制不利热效应的另一系统的图示；
图10是根据一个实施例示出经由对激光脉冲的时域分布和空间分布的调制来对激光诱导的热能局部化的横截面图；
图11A是示出根据多个实施例的一行LED的侧视图，该行LED包括涂敷到该行LED的顶表面的弹性体界面层；
图11B是示出将一行LED定位在目标衬底上的可重复使用的拾取头的使用的横截面图；
图12A是根据多个实施例示出用于跨一行LED扫描脉冲光子源以将LED选择性键合到目标衬底的系统的图示；
图12B是根据多个实施例示出用于跨一行LED扫描脉冲光子源以将LED选择性键合到目标衬底的替代系统的图示；
图12C是根据多个实施例示出用于用于跨一行LED扫描脉冲光子源以将LED选择性键合到目标衬底的又一替代系统的图示；
图13是根据多个实施例示出用于经由脉冲光子源使用专用拾取头来选择性地键合LED行的系统的图示；
图14示出了符合多个实施例的用于经由脉冲光子源来选择性键合半导体器件并控制不利热效应的增强工艺流程的一个实施例；
图15示意性地示出了符合多个实施例的显示设备；
图16示出了符合多个实施例的用于经由光子源来使耦合半导体器件的电键合部选择性地退火并控制不利热效应的增强工艺流程；
图17示出了符合多个实施例的用于经由光子束来固化涂敷后的底部填充(UF)材料的增强工艺流程；
图18示出了符合多个实施例的用于经由光子束来选择性地键合半导体器件的封装接触部的增强工艺流程；
图19示出了符合多个实施例的用于经由多个光子束来选择性地键合半导体器件的增强工艺流程的一个实施例；
图20示出了符合多个实施例的经由等离子体蚀刻和光子束来固化预涂敷的底部填充材料的增强工艺流程；
图21示出了符合多个实施例的用于经由光子束来选择性地键合半导体器件并固化预涂敷的底部填充材料的增强工艺流程；
图22示出了符合多个实施例的用于经由光子束和介电层的化学键合来选择性地键合半导体器件并在机械上使电键合部稳定的增强工艺流程；以及
图23示出了符合多个实施例的用于经由光子束和预涂敷的底部填充材料来选择性地键合半导体器件并在机械上使电键合部稳定的增强工艺流程的一个实施例。
详细描述
实施例的目的在于用于使用脉冲光子(或电磁(EM)能量)源(例如但不限于激光器)来将半导体器件(例如LED)的电接触部电气地耦合、键合和/或固定到其他半导体器件(例如目标衬底)的电接触部的增强系统和方法。在非限制性示例性实施例中，全部或部分行的发光二极管(LED)电气地耦合、键合和/或固定到显示设备的背板。LED可以是微LED(μLED)。脉冲光子源被用于用光照射LED和/或背板。光子脉冲的EM照射被表面、主体、衬底、LED的电接触部和/或背板的电接触部吸收，并被转换成将LED的电接触部键合和/或电气地耦合到背板的电接触部的热能。
如贯穿全文所讨论的，键合半导体器件的连续波(CW)激光器的常规使用可能引起不利热效应，不利热效应限制或减弱在LED和背板之间的期望电耦合，或甚至损坏器件。与常规的CW激光器方法对比，光子脉冲(或脉冲光子束)的时域分布或空间分布中的至少一个被调制以控制和/或减少与由脉冲束诱导的热能相关联的不利热效应。调制脉冲束的时域分布和/或空间分布使由束与半导体器件和/或器件的电接触部的EM交互作用诱导的热能的时间和空间局部化成为可能。因此，经由本文讨论的增强方法和系统，键合过程的任何不利热效应被充分控制。如在本文所使用的，术语“调制”可以与以下术语中的任一个同义地被使用：确定、选择(selecting)、挑选(choosing)、调整、控制、变更(varying)、调谐(tuning)、设置、至少部分地优化、改变(changing)，等等。例如，调制时域分布可以指确定、选择、挑选、调整、控制、设置、至少部分地优化、调谐、改变或变更光子束的时域分布。
由于充分控制不利热效应，在半导体器件之间的耦合根据需要电气地和机械地起作用，并且器件不被损坏。此外，且因为在键合被包括在一行LED中的任何LED之前不利热效应被控制(例如，减少)，整行(或行的一部分)的LED可以被定位于背板上。因为整行的LED可以在键合在该行中的任何LED之前被定位，所以本文讨论的增强键合方法和系统比传统的激光键合方法更有效和精确。
如在本文所使用的，术语光子脉冲或光子束的“时域分布”指光子脉冲的时间强度分布。也就是说，光子脉冲的时域分布指示与光子束相关联的并且作为时间的函数的每单位面积功率传输的分布。时域分布可以由时间脉冲宽度(例如1纳秒(ns)、10ns、100ns，等等)来表征。在至少一些实施例中，时间脉冲宽度可以小于1ns。例如，在一些实施例中，时间脉冲宽度可以是1皮秒(ps)、10ps或100ps。注意，这些时间脉冲宽度是非限制性的，并且光子脉冲的时域分布可以被调制为足以充分控制不利热效应的几乎任何时间脉冲宽度。时间脉冲宽度可以被称为脉冲持续时间。
类似地，术语光子脉冲(例如激光脉冲)或光子束的“空间分布”指光子脉冲在一个或更多个维度中的空间强度分布。也就是说，光子脉冲的空间分布指示与光子束相关联的、作为一个或两个空间尺寸的函数的每单位面积功率传输的分布。空间分布可以由1D或2D空间脉冲宽度、束斑大小等(例如1微米(μm)、3μm、5μm、10μm、20μm、30μm、50μm或100μm)来表征。在一些实施例中，空间脉冲宽度可以是亚微米(即，小于1μm)。空间分布可以包括束斑形状(例如圆形的或线性的)。光子脉冲的强度可以在空间和时间上由光子脉冲的时域分布和空间分布的组合来表征。
更特别地，一旦未键合的LED的行的(全部或部分)被定位在背板上，脉冲光子束就可以跨该行被扫描以选择性地将该行的每个LED键合到背板。在一些实施例中，为了键合LED的电接触部，可以经由扫描光子源用多个连续光子脉冲照射每个LED。光子脉冲可以跨该行LED被扫描。脉冲束的空间分布和焦点(即，空间分布的中心)可以被调制，使得由特定脉冲诱导的热能在空间上被局部化在该行LED中的特定LED处。也就是说，由脉冲光子源发射的特定光子脉冲可以选择性地瞄准一行LED中的特定LED，使得由特定脉冲诱导的热能至少基本上在空间上被局部化在选择性地瞄准的LED附近。此外，束的时域分布被调制以控制由单个脉冲诱导的热能的量。可以用多个连续的光子脉冲照射每个LED以确保电接触部的充分键合。也就是说，在扫描期间，可以用多个光子脉冲照射特定的LED或LED行，以在特定LED的电接触部和背板的相对应的电接触部之间生成电耦合。在瞄准特定LED的连续脉冲之间的时间间隔可能足以允许多余热能的耗散和控制不利热效应。
跨一行未键合的LED扫描在时间上和/或在空间上调制的脉冲束使由束诱导的热能(在时间和空间上)充分局部化成为可能。当将特定LED的电接触部键合到背板的相对应的电接触部时，脉冲束可以经由增强系统的光学部件与在该LED行内的特定LED的定位对准。一个或更多个脉冲可以照射特定LED，其中每个所对准的脉冲的时域分布和/或空间分布可以被调制。单个光子脉冲的热能可以在空间上被局部化在单个LED的单个电接触部和背板的相对应的电接触部处。在一些实施例中，单个光子脉冲的热能可以在空间上被局部化在LED的一对电接触部(以及背板的相对应的电接触部)处。在至少一个实施例中，单个光子脉冲的热能可以在空间上被局部化在多个LED的多个电接触部(以及背板的相应电接触部)处。
经由对脉冲束的分布的调制，诱导的热能在时间上和空间上被局部化在特定LED、特定LED的电接触部和/或背板的相对应的部分(例如背板的相对应的电接触部)附近。局部化的热能引起特定LED的电接触部到背板的相对应的电接触部的电耦合、键合和/或固定。此外，在键合特定LED时诱导的在时间上和/或在空间上局部化的热能没有不利地影响在行内的其它(已经键合的或尚未键合的)LED或背板的其它部分。脉冲束可以跨整行LED被扫描以键合在该行中的每个LED。
尽管在将LED行电气地耦合、键合和/或固定到显示设备的背板的背景下讨论了许多实施例，但是其他实施例并不被这样限制，并且各种增强的脉冲光子源系统和方法可以被用于将几乎任何第一半导体器件键合到几乎任何其他第二半导体器件。此外，尽管在使用脉冲激光器的背景下讨论了许多实施例，但是其他实施例并不被这样限制，并且各种实施例可以使用不是激光器的脉冲光子和/或EM能量源。例如，脉冲EM能量源不需要是相干源。可以使用提供适当波长和强度的明显准直的光子脉冲的其他源来提供EM能量，EM能量被利用来将第一半导体器件电气地耦合、键合和/或固定到第二半导体器件。足够准直和功率的几乎任何脉冲EM能量源可以用于将第一半导体器件键合到第二半导体器件。在一些实施例中，脉冲光子源发射在窄频率或波长范围内的光子。也就是说，脉冲光子源可以是单色或接近单色的光子源。在一些实施例中，单色光子源可以发射在266至1064纳米(nm)之间的波长的光子。作为一个示例，由光子源发射的光子的波长是355nm。作为另一个示例，由光子源发射的光子的波长大约为532nm。在一些实施例中，光子源是掺钕钇铝石榴石(Nd:YAG)激光器。因此，所发射的光子的波长可以包括Nd:YAG激光器的一个或更多个谐波，即，1062nm、532nm、355nm或266nm。
在一些实施例中，使用脉冲光子源来将数行不同颜色的LED键合到单个背板。例如，所键合的LED行可以在显示设备中形成像素的阵列，例如但不限于图15的显示设备1500的像素1504的2D阵列。在其他实施例中，使用脉冲光子源来将数行不同颜色的LED键合到不同的背板，例如每种颜色一个背板。例如，多行红色(R)LED可以(经由脉冲激光)键合到第一背板，多行绿色(G)LED(经由脉冲激光)键合到第二背板，以及多行蓝色(B)LED(经由脉冲激光)键合到第三背板。三个背板可以被集成以形成显示设备的RGB像素的行(和列)。在一些实施例中，这些行的LED可以形成发射器阵列，例如但不限于图2C和图3中的发射器阵列254A-254C。可以在头戴式设备(HMD)的显示设备(例如但不限于图1A和图1B中的HMD 100的近眼显示(NED)设备104A-104B)中使用键合到背板的LED行。HMD可以是虚拟现实(VR)HMD、增强现实(AR)HMD和/或混合现实(MR)HMD。
更特别地，LED或其他半导体器件的阵列(例如，LED的行或2D阵列)可以经由拾取头和/或拾取和放置头(PPH)从载体衬底运送到目标衬底(例如，显示设备的背板或印刷电路板(PCB))。LED阵列可以包括一行LED的至少一部分。当将LED阵列放置在目标衬底上时，PPH可以将LED的电接触部(或金属互连部)与目标衬底的相对应的电接触部对准。除了电互连部之外，如在本文所讨论的，术语“电接触部”可以包括焊料凸起部、接触垫或电引线。一旦被定位和对准，脉冲激光就可以跨LED阵列被扫描。在脉冲的光子和LED的晶格(或在电接触部中包括的导电材料)的电子之间的EM交互作用可以将EM能量转换成热能。热能经由熔化和/或材料扩散来在LED的电接触部和目标衬底的电接触部之间诱导键合，其中键合部由相同的金属类型或者金属合金组成。脉冲的时域分布或空间分布中的至少一个被调制以控制(例如，减少)键合过程的不利热效应。如下面所讨论的，光子脉冲的时域分布和空间分布的调制实现对与脉冲相关联的热扩散长度的控制。相关联的热扩散长度表征诱导的热能的空间局部化。在各种实施例中，热扩散长度既取决于脉冲持续时间又取决于被照射材料的热扩散率(或传导率)。因此，充分控制脉冲的光子源的脉冲持续时间在空间上局部化诱导的热能并控制不利热效应。在各种实施例中，扫描参数(即，扫描速度)或脉冲频率中的至少一个也被调制以控制不利热效应。
如在本文所使用的，术语“脉冲频率”可以指由脉冲光子源发射的每单位时间的光子脉冲数。在一些实施例中，脉冲频率可以被称为“脉冲重复率”。对于非限制性示例，光子源可以在10MHz的脉冲频率发射具有由10ns的时间脉冲宽度表征的时域分布的光子脉冲。因此，在1秒内，脉冲光子源发射107个光子脉冲，每个光子脉冲持续大约10-8秒。在连续10ns光子脉冲的开始之间的时间为大约10-7s(μs)(或100μs)。因为单个脉冲是10ns宽，在连续脉冲之间大约有90ns时间间隔。在这90ns“冷却”期期间，多余的热能可能被消散。在其他实施例中，基于不利热效应需要被控制的程度，脉冲频率(或脉冲重复率)可以被调制为在1Hz至3.5MHz之间的值。
术语“扫描频率”或“扫描速度”可以指每单位时间由脉冲光子源选择性地瞄准和/或照射的相对应的电接触部的数量(或可选地，LED的数量)。对于非限制性示例，脉冲光子源可以在1MHz的扫描频率扫描一行LED。也就是说，脉冲束每秒选择性地瞄准和照射在该行中的106个LED。如果脉冲的脉冲宽度为10ns以及脉冲频率为10MHz，则每个LED被用10个连续的10ns脉冲选择性地瞄准并照射。选择性地瞄准特定LED的10个连续的10ns脉冲可以诱导足够数量的热能，以将选择性地被瞄准的LED的电接触部键合到背板的相对应的电接触部。此外，与10ns脉冲相关联的热扩散长度充分地在空间上局部化诱导的热能，以充分地控制不利热效应。例如，10ns脉冲的热扩散长度可以为约6.5μm，其可以明显小于在该行LED内的单独LED的特征尺寸。时间脉冲宽度、空间脉冲宽度(例如束斑尺寸)、扫描频率和脉冲频率的这些示例性值是为了说明的目的而被提供的。应当注意，光子脉冲的这些性质可以采用其他值，并且这里提供的值绝不是用于限制光子脉冲的这些性质的值的方式。
在上面的示例中，在每对连续的10ns脉冲之间大约有90ns时间间隔。90ns时间间隔(或90ns“冷却”期)可以允许多余的热能耗散，并进一步减少任何相关联的不利热效应。因此，除了控制热扩散长度之外，时域分布/空间分布的调制以及脉冲光子源的扫描和脉冲频率的调制还可以进一步控制不利热效应。
不利热效应可能由在与PPH、LED相关联的热膨胀系数(CTE)和/或与背板相关联的CTE之间的不匹配引起。当暴露于热能时，材料以与材料的CTE相关联的速率(相对于材料的线性尺寸)膨胀。因此，当暴露于热能时，由具有不同CTE的材料制成的半导体器件以相异或不同的速率膨胀。LED常常被制造在砷化镓(GaAs)、氮化镓(GaN)或其他基于镓的晶圆上，而显示设备的背板可以包括互补金属氧化物半导体(CMOS)电路，因此常常被制造在硅(Si)晶圆上。Si的CTE(≈2.6·10-6℃-1)与GaAs的CTE明显不同，或与GaA的CTE(≈5.7·10-6℃-1)或GaN或GaN的CTE(≈5.6·10-6℃-1)明显不同。
与本文的增强实施例对比，传统的激光键合方法可以使用CW激光器而不是脉冲激光器。当将数百万个(或甚至数千万个)LED键合到背板时，传统的CW激光器可以在LED和/或LED/背板的互连部中诱导大量的热能。从传统CW激光器诱导的热能的至少一部分可以经由在LED的互连部和背板的互连部之间的热接触或耦合从GaAs/GaN LED(或互连部)转移到Si背板。因此，经由与CW激光器相关联的这个热转移以及因为LED和背板的CTE的不匹配，LED和背板以不同的速率热膨胀。对于尚未键合的互连部，不同的膨胀速率可能明显干扰在LED的互连部和背板的互连部之间的对准。在键合过程期间干扰未键合的互连部的对准可能导致LED的至少一部分没有充分电气地耦合到背板。此外，来自连续激光器的热可以再加热或者甚至“再熔化”已经键合的互连部的电耦合。因此，使用CW激光器的传统键合方法可能伴随有不利热效应，并导致在显示器中的“坏的”或甚至“死的”像素。
较大的背板裸片(或芯片)尺寸加剧了与CTE不匹配以及因而产生的互连部的未对准相关联的这些不利热效应。背板裸片越大，背板裸片的绝对膨胀就越大。因此，背板裸片越大，与经由CW激光器而诱导的热能相关联的互连部的未对准就越大。此外，(与背板的尺寸相比)较小的LED也加剧不利热效应。类似地，将更多数量的LED固定到单个背板裸片也增加不利热效应的程度。
在许多实施例中，LED可以是具有小于100微米(μm)的特征尺寸的μLED。在一些实施例中，μLED的特征尺寸可以为仅仅几十μm。在至少一个实施例中，μLED的特征尺寸小于1微米，即，特征尺寸可以是亚微米。束的空间分布可以被调制以导致大约几微米的束斑。在一些实施例中，束斑可以聚焦到亚微米尺寸。因此，脉冲激光的束斑尺寸可以被聚焦成明显小于单个μLED。
如上面所提到的，现代显示设备的背板可以包括数千行LED，每一行包括数千个单独的LED。因此，在各种实施例中，数百万(或甚至数千万)个LED可以固定到单个背板。μLED和背板裸片的空间尺寸的显著差异(背板裸片大于数百万μLED的集成面积)以及放置在单个背板裸片上的LED的大数量(和小间距)导致经由传统CW激光器引起的互连部的更大的未对准。此外，经由CW激光器诱导的大量热能可能导致在金属互连部上的氧化的形成，这进一步降低了像素的性能。
如上面所指示的以及与将数百万个μLED键合到背板的连续激光器的传统使用对比，本文的增强实施例使用脉冲激光(或良好地准直的光子的其他源)将μLED键合到背板。脉冲激光的时域分布和/或空间分布被调制以控制(例如，最小化或至少减少)上面讨论的不利热效应。脉冲激光器可以比CW激光器输送更少的热能，因此脉冲激光器减少了不利热效应。此外，在脉冲之间的时段期间，诱导的热能的至少一部分可以被耗散到周围环境或另一个散热器。时域分布和空间分布以及激光的波长、扫描频率和脉冲频率被调制以促使足够数量的热能诱导键合，同时控制热效应，使得不利热效应不恶化到可接受的水平之外。也就是说，调制激光的形状和脉冲宽度在时间上局部化由激光诱导的热能。
更特别地，一行或更多行μLED可以经由PPH放置在背板(或其他目标衬底)上。当将μLED放置在背板上时，PPH可以将μLED的电接触部、互连部、接触垫、焊料凸起部或引线与背板的相对应的电接触部、互连部、接触垫、焊料凸起部或引线对准，使得μLED的每个互连部与背板的相对应的互连部热接触。经由一个或更多个机械部件和/或一个或更多个光学部件，来自激光的一个或更多个脉冲可以被操纵和/或聚焦，使得由一个或更多个脉冲诱导的热能至少在空间上被局部化到邻近该行μLED中的第一μLED的第一互连部的区域。经由互连部的对准，第一μLED的第一互连部与背板的相对应的第二互连部热接触。激光的一个或更多个脉冲照射第一μLED，并且诱导的热能的至少一部分被第一互连部吸收。经由所吸收的热能以及在第一互连部和第二互连部之间的热接触，第一互连部和第二互连部被暂时熔化并在冷却之后键合。在一些实施例中，互连部不被熔化。而是，足够数量的热能被提供来使得足够的原子跨互连部扩散以形成电键合部。在所对准的互连部键合时，第一LED电气地耦合和/或固定到背板。经由(机械的和/或光学的)操纵部件，来自激光的脉冲被操纵和/或聚焦，以与相邻于第一LED的第二LED的另一互连部至少部分地对准。一个或更多个脉冲可以照射第二LED，以将第二LED的互连部电气地耦合到背板。因此，脉冲激光可以跨该行放置的LED扫描，以将该行中的每个LED电气地耦合到背板。PPH(或拾取头)可用于将整个LED芯片紧密且牢固地保持到背板，直到在LED芯片和背板之间的所有(或至少大量)电接触部彼此接触或至少是具有小于10nm的间隔为止。该PPH(和/或拾取头)可以在整个键合期期间保持在相同(或相似)的条件(将LED芯片紧密且牢固地保持到背板)和定位(确保在LED芯片和背板之间的电接触部对准)中，直到整个LED芯片的最后一个μLED的电接触部被脉冲激光键合为止。该PPH(拾取头)可以避免由于由脉冲激光的能量导致的退化效应而引起的它的功能的损坏或丧失。
如贯穿全文详细讨论的，脉冲激光束的时域分布和/或空间分布被调制以控制(例如，最小化或至少减少)转移到背板(和其他LED)的热能的数量。当确定和/或选择脉冲的时域分布和/或空间分布时，可以考虑LED和/或背板的材料的热扩散率以及LED和/或背板的几何结构。这样的因素可用于确定与特定波长的激光的特定时域分布和/或特定空间分布的脉冲相关联的热扩散长度。与脉冲相关联的热扩散长度表征由脉冲诱导的热能的空间局部化。基于在LED之间的距离(即，LED的间距)和用热量将LED耦合到背板的互连部的热性质，脉冲的至少时域分布和/或空间分布被选择以充分局部化诱导的热能。也就是说，分布被调制、挑选、调整和/或选择以导致足够小的热扩散长度，以减少热能到背板(和其他LED)的扩散，并将不利热效应控制在可接受的水平以下，同时仍然引起互连部的键合。更简洁地，分布被调制以在空间上和时间上将诱导的热能局部化到被键合的(在一行LED内的)特定的LED和背板上的区域或部分。
除了调制时域分布和/或空间分布之外，脉冲激光的扫描和/或脉冲频率以及脉冲激光的波长(或频率)也可以被调制、选择、挑选和/或调整以将不利热效应控制(例如，减少)为在可接受的水平处或之下，同时仍然引起互连部的键合。例如，可以调制脉冲频率以导致在连续脉冲之间的时间间隔，使得诱导的热能的相当大的部分可以在连续脉冲之间的“冷却”期内耗散到周围环境或另一个散热器。可以经由扫描频率来选择输送到单个LED或LED的互连部的脉冲的数量，以诱导足够的热能来键合互连部，同时仍然将不利热效应(即，加热周围区域)控制或至少降低到可接受的水平。
在一些实施例中，激光源的波长被选择为在LED的表面上或主体内被吸收。所吸收的热能扩散到热耦合的金属互连部中。在其他实施例中，波长被选择成使得LED对于脉冲激光束是明显光学地透明的，并且大部分热能经由光子和LED和/或背板的互连材料(例如，金属或其他导电材料)的交互作用生成。应当注意，本文的实施例不限于在金属互连部之间形成键合。而是，多种实施例可以另外在包括除了金属之外的材料的物体之间形成键合部。例如，多种实施例可用于在包括碳纳米管、石墨烯或填充有金属或非金属纳米粒子的聚合物的物体之间形成键合部(即，其中聚合物可吸收导致在聚合物的热或化学分解之后金属或非金属键形成的特定波长)。这些示例仅为了示例性目的而被列出，并且该列表并不旨在穷尽脉冲光子源可用于针对其形成键合部的材料。注意，所形成的键合部不需要是导电键合部。
为了从载体衬底运送一行LED并将该行LED定位在目标衬底(例如背板)上，使PPH的头(即，拾取头)与定位在载体衬底中的LED的上表面(或界面层)接触。PPH的头粘附或耦合到LED的上表面(或界面层)。经由这个粘附，PPH从载体衬底运送该行LED，并将该行定位在目标衬底上。在一些实施例中，拾取头可以是适形的但不可重复使用的拾取头。例如，拾取头可以包括不可重复使用的聚合物层，例如但不限于聚二甲基硅氧烷(PDMS)。在一些实施例中，PDMS拾取头可以是可重复使用的拾取头。适形PPH的聚合物层实现拾取头到该行LED的粘附。在其他实施例中，PPH可以是非适形的但可重复使用的PPH。例如，拾取头可以包括非适形的但可重复使用的熔融硅石或硼硅酸盐层。在这样的非适形实施例中，在从载体衬底运送之前，可以在LED的表面上形成弹性体界面层(e层)。e层可以包括聚二甲基硅氧烷(PDMS)。不同于不可重复使用的PPH的适形层，在LED上的e层便于LED粘附到非适形但可重复使用的PPH实施例。载体衬底可以被定位在载体台上或由载体台保持。目标衬底可以被定位在目标台上或由目标台保持。目标台可以是真空卡盘。在至少一个实施例中，目标台可以被冷却以进一步控制不利热效应。
在一些实施例中，PPH对于脉冲激光是光学地透明的。例如，拾取头可以由光学透明的非适形熔融硅石层或光学透明的适形聚合物层组成。在PPH用于将该行LED定位在背板上并且拾取头仍然粘附或耦合到LED之后，激光透射穿过PPH以照射LED。因此，脉冲激光可以透射穿过光学透明的PPH以将LED键合到背板。也就是说，在键合到背板之前，LED不需要从PPH去耦。因此，拾取头(同时仍然耦合到未键合的LED)可以用于在键合过程期间使一行LED的对准至少部分地稳定。经由光学透明的PPH这个稳定进一步保持在LED和背板的电接触部之间的对准。
总结至少一些实施例，一大组半导体芯片(例如，一整行μLED)可以经由通过压电致动反射镜跨该组半导体芯片被扫描的脉冲激光键合到目标衬底(例如，显示设备的背板)。脉冲激光照射半导体芯片并诱导热能，该热能将半导体芯片的电接触部电气地耦合到目标衬底的电接触部。为了照射该组半导体芯片，脉冲激光可以透射穿过光学透明的PPH，该PPH被用来将半导体芯片定位在目标衬底上。如贯穿全文所讨论的，因为不利热效应被控制，所以PPH可以立刻在背板上定位一整行LED。热能可以由被半导体芯片和/或半导体芯片的电接触部吸收的脉冲激光诱导。脉冲激光的时域分布和/或空间分布被调制、选择、挑选或优化以控制不利热效应，而同时优化(或至少增加)在相对应的电接触部之间的键合部的质量(例如，导电性和耦合的机械完整性)。
例如，可以在1ps–100ns的范围内选择脉冲激光的持续时间。脉冲激光的束斑可以被聚焦到几微米、几十微米或几微米或甚至几百微米的数量级。束斑可以被成形为或者圆形的或者线性的。如果光子源脉冲持续时间足够短(例如1ps–100ns)，则诱导的热能不能明显远离目标结构(即，被照射的结构和/或吸收脉冲激光的半导体芯片的结构)进行传播。因此，热能被局部化为邻近半导体芯片的目标结构。热能的空间局部化可以由热扩散长度来表征。热扩散长度取决于半导体芯片的材料、半导体芯片的几何结构(例如厚度、宽度和长度)以及脉冲激光的时域分布。通过减小激光脉冲持续时间，热扩散长度减小，因此与传统的非脉冲激光源(CW激光器)使用相比，该组半导体芯片和目标衬底的热膨胀急剧减小。因此，与CW激光器相关联的不利热效应(例如，半导体芯片和目标衬底的电接触部的未对准)被控制，并且键合质量提高。
为了进一步控制不利热效应并提高键合质量，可以调制脉冲激光的脉冲频率(或脉冲重复率)和/或扫描频率(或扫描速度)。此外，可以调制、选择、控制或优化脉冲激光的波长(或频率)和注量(或强度)以及目标载体(例如真空卡盘)的温度以控制不利热效应。在多种实施例中，可以在0-100mJ/cm2的范围内改变和/或调制脉冲的注量。目标衬底可以被冷却到40℃或更低的温度。
另外，光子脉冲的时域分布和/或空间分布可以在光子源的连续光子脉冲之间变化。例如，当将(一行LED中的)第一LED的第一电接触部(或一对电接触部)键合到背板的相对应的第一电接触部(或相对应的电接触部对)时，第一LED可以由具有第一时域分布和第一空间分布的单个光子脉冲或者多个光子脉冲照射。一旦第一LED的第一电接触部(或电接触部对)键合到背板的相对应的第一电接触部(或相对应的电接触部对)，光子源可以被扫描到该行LED中的第二LED。第二LED可以由具有第二时域分布和第二空间分布的单个光子脉冲或者多个光子脉冲照射，以将第二LED的电接触部键合到背板的相对应的电接触部。在一些实施例中，第一时域分布和第二时域分布可以是相似的，和/或第一空间分布和第二空间分布可以是相似的。在其他实施例中，第二时域分布可以不同于第一时域分布。同样，第二空间分布可以不同于第一空间分布。当光子脉冲跨一行LED被扫描时，光子脉冲的时域分布和/或空间分布可以变化以充分控制不利热效应，以及确保在芯片或一行LED内的所有LED的均匀照射。如果需要，扫描可以被循环执行，直到键合部达到期望的质量和/或完整性为止。在一行LED的扫描期间，时域分布和/或空间分布可以基于LED裸片和/或电接触部的几何结构和热性质而变化。
实施例提供了优于使用CW激光器来键合电接触部的传统方法的多个优点。例如，通过局部化热能，LED芯片/背板的受热面积可以减少到束斑的大小的数量级，这减少了LED芯片和背板的热膨胀。此外，因为束斑可以被调制、调谐或改变(即，聚焦)到几微米的数量级，各种实施例可以被部署成将μLED固定到背板。设备的热膨胀的减小明显降低了在键合过程期间的相对应的电接触部的未对准的可能性。与传统方法相比，金属氧化物(例如氧化锡或氧化铜)在电接触部上的生长也减少了。热效应的降低也减小了在脉冲激光的扫描期间对已经键合的电接触部的再加热或再熔化的可能性。也就是说，各种增强的实施例基本上避免重新加热已经键合的(例如，位于被照射区域附近的)电接触部对。因为热效应被控制，所以LED可以以更快的速率固定到背板，减少了包括由LED组成的像素的显示设备的组装时间。当接触部包括金时，可以在有或没有助熔剂/底层填料的情况下采用各种实施例。应当注意，各种实施例不限于金接触部，并且接触部或互连部可以包括其他材料，例如但不限于其他导电金属(例如银)。此外，因为控制不利热效应使整行LED能够放置在背板上，e层可以在该行LED上形成。在整行LED上形成e层比在单独LED或甚至单独的单片LED芯片上形成e层更容易。立刻将整行LED放置在背板上的能力也增加了显示设备的组装的吞吐量。
在多个实施例中，可以使用多个和/或单独的光子脉冲来键合、固定和/或电气地耦合至少两个半导体器件的电接触部。单独的脉冲可以来自多个和/或单独的光子源。单独的光子脉冲可以具有光子的单独波长和/或束斑尺寸。每个单独的光子脉冲可以提供不同数量的脉冲、占空比和/或能级以优化键合过程。例如，在不同半导体器件中的不同金属化方案可能需要不同的波长、束斑尺寸、不同数量的脉冲、占空比、能级，等等。可以单独地调制单独光子脉冲的各种特性(例如时域分布、空间分布，等等)中的每一个特性，以基于半导体器件和/或电接触部的特征、几何结构和/或材料来优化电接触部的键合。来自单独光子源的多个单独脉冲和/或单独脉冲可以经由波束合成器来组合，以使用各种聚焦光学部件(例如一个或更多个光学透镜)来形成单个束斑。也就是说，可以组合多个光子脉冲来照射半导体器件以键合半导体器件的电接触部。每个光子脉冲的空间分布和/或时域分布可以被单独地调制以优化键合过程。
除了经由光子束(例如，连续的光子束或光子脉冲)形成电键合部之外，一些实施例的目的在于经由一个或更多个附加光子束来退火在第一半导体器件(半导体器件)和第二半导体器件(例如目标衬底)之间的电键合部。经由光子束退火电键合部可以加强电键合部的机械完整性，以及增强键合部的电性能和/或特性(例如电阻减小、阻抗匹配增强，等等)。类似地，如上面所讨论的且为了控制不利热效应，可以根据需要针对第一半导体器件和目标衬底的材料、几何结构(例如特征尺寸和接触间距)和热性质来选择和/或调制退火光子脉冲的时域分布和/或空间分布。
另外的实施例的目的在于经由底部填充(UF)材料来在机械上使电键合部稳定。在一些实施例中，可在电键合部的形成和/或退火之后，经由在未固化的UF材料上进行的毛细管流动工艺来涂敷UF材料。可以使用(脉冲的或连续的)光子束来固化UF材料。在其他实施例中，在将第一半导体器件定位成邻近目标衬底之前，可以将未固化的UF材料涂敷到第一半导体器件或目标衬底中的至少一个。也就是说，在使用光子束来将第一半导体器件电气地耦合到目标衬底之前，可以将UF材料设置在第一半导体器件和目标衬底“三明治结构”的中间。可以采用一种或更多种固化工艺(例如热、室温、脉冲触发的和/或扫描的光子束，等等)来固化三明治结构中的UF材料。在预涂敷的UF材料实施例中，在使第一半导体器件和目标衬底的电接触部对准之前，未固化的UF材料可以被涂敷到第一半导体器件、目标衬底或它们的组合，以形成第一半导体器件和目标衬底“三明治结构”。因此，未固化的UF材料可以在“三明治结构”的一个或更多个内表面之间和/或设置在“三明治结构”的一个或更多个内表面中间。UF材料可以类似于在“倒装芯片”型半导体封装中使用的UF材料。
一旦被固化，UF材料就提供类似于与“倒装芯片”型封装半导体器件相关联的传统涂敷和固化的UF材料的许多好处。例如，固化的UF材料可以重新分布与在第一半导体器件和目标衬底之间的热膨胀系数(CTE)不匹配相关联的任何热机械应力。此外，如文中所讨论的，UF材料在电键合和/或退火期间的存在可以提供未耦合的电接触部对之间的对准的增强的机械稳定性。固化的UF材料可以将第一半导体器件机械地耦合到目标衬底，因此可以在机械上使在第一半导体器件和目标衬底之间的任何对准和/或电耦合稳定。
更特别地且在一些实施例中，未固化的UF材料可以在电键合部的电键合和/或退火之后被涂敷。UF材料可经由毛细管作用(例如毛细管流动)被涂敷，并经由由一个或更多个(连续或脉冲)光子束诱导的热能被固化。光子束可以被扫描。此外，可以调制光子束的空间分布和/或时域分布以控制不利热效应。固化的UF材料可以在机械上使在第一半导体器件和目标衬底的电接触部之间的电键合部稳定。
其他实施例的目的在于封装机械地和/或电气地耦合的第一半导体器件和目标衬底(例如第一半导体器件和目标衬底的“集成设备”)。例如，集成设备可以经由各种实施例电气地耦合到具有输入/输出(I/O)引脚的电路板和/或封装板。更特别地，连续光子束或脉冲光子束可用于将第一半导体器件和/或目标衬底的附加电接触部(例如I/O引脚)电气地耦合到另一设备(例如印刷电路板或封装材料)。也就是说，可以经由脉冲光子束用半导体器件填充电路板。还可以选择光子脉冲的时域分布和/或空间分布以进一步控制热效应。
还有其他实施例的目的在于使用多个光子束或脉冲来形成电键合部和/或使电键合部退火以及固化UF材料。例如，一个光子脉冲可以照射第一半导体器件，而另一个光子脉冲可以照射目标衬底。光子脉冲可以是相对的和/或同轴的光子脉冲。在一些实施例中，可以脉冲触发和/或扫描相对的光子束。相对的光子束的脉冲和/或扫描频率可以彼此相似或不同。两个光子束的脉冲可以是基本上同相的(使得第一半导体器件和目标衬底被同时照射)。在其他实施例中，可以在两个光子束的脉冲中插入静态或动态地确定的相位差。同样，两个光子束的扫描可以对于一些实施例是同相的，而在其他实施例中在两个束的扫描中存在相位差。
如上面所提到的，一些实施例的目的在于预涂敷UF材料。在这些实施例中，可以在形成“三明治结构”之前涂敷UF材料，该“三明治结构”形成第一半导体器件和目标衬底的相对应的电接触部对之间的对准。也就是说，未固化的UF材料可以沉积在第一半导体器件、目标衬底或它们的组合上。未固化的UF材料可以经由一个或更多个光子束来固化，该一个或更多个光子束也用于电气地键合第一半导体器件和目标衬底的电接触部。在其他实施例中，可以采用其他固化工艺。
在一些实施例中，可以经由等离子体蚀刻移除预涂敷和未固化的UF材料的多余部分。连续光子束或脉冲光子束可用于形成电键合部和/或使电键合部退火以及固化UF材料。在另一实施例中，可以采用两阶段固化工艺。这两阶段可以包括预固化阶段和固化阶段。在这样的实施例中，可以经由(例如，用紫外(UV)或红外(IR)光子束)热固化工艺预固化预涂敷的UF材料。在预固化之后，可以经由激光烧蚀和/或激光磨蚀工艺移除预固化的UF材料的多余部分。电接触部的电键合可以经由连续光子束或脉冲光子束形成。在一些实施例中且除了脉冲光子束电气地键合接触部之外或者作为脉冲光子束电气地键合接触部的替代，可以采用室温(或低温)热压过程来在激光磨蚀工艺之后电气地键合电接触部。在第一半导体器件和目标衬底的电耦合之后(或之前)，可以经由室温(或低温)固化工艺来固化预固化的UF材料。例如，可以对第二固化阶段采用厌氧或湿气固化工艺。
在另一实施例中，电键合部可以在不使用UF材料的情况下在机械上被稳定。绝缘(或介电)层可以在第一半导体器件和目标衬底的表面上形成。可以经由等离子体活化来使绝缘层活化。当被压缩在一起时，经活化的绝缘层可以至少部分地被化学地键合(例如共价键)，以在电气地键合之前在第一半导体器件和目标衬底之间形成至少稍微稳定的机械耦合。绝缘层的化学键合使在第一半导体器件和目标衬底的相对应的电接触部之间的对准稳定。由于对准的稳定，可以减轻在电键合期间导致电接触部的未对准的不利热效应。可以使用连续或脉冲光子束来形成电键合部，这取决于第一半导体器件和/或目标衬底的热性质。
在又一实施例中，可以使用预涂敷的UF材料来使第一半导体器件和目标衬底的电接触部的预键合对准稳定。第一半导体或目标衬底之一的电接触部可以由可变形的导电材料(例如纳米多孔金、金、银，等等)形成。半导体器件或目标衬底中的至少一个的可变形电接触部可以被形成为“尖”或锥形形状。在一些实施例中，第一半导体器件或目标衬底中的一个具有“尖”可变形接触部，而第一半导体器件或目标衬底中的另一个具有“平坦的”接触部。未固化的UF材料可以被预涂敷到具有“平坦的”接触部的器件(例如，第一半导体器件或目标衬底)。预涂敷和未固化的UF材料可以基本上封装“平坦的”电接触部。在一个非限制性实施例中，第一半导体器件具有“尖”可变形接触部，并且未固化的UF材料被预涂敷以基本上覆盖或封装目标衬底的“平坦的”电接触部。在另一实施例中，目标衬底具有“尖”可变形接触部，并且未固化的UF材料被预涂敷以基本上覆盖或封装第一半导体器件的“平坦的”电接触部。
第一半导体器件和目标衬底“三明治结构”可以通过将第一半导体器件的“尖”电接触部与(基本上由预涂敷的未固化的UF材料封装的)衬底器件的相对应的”平坦的”接触部对准来形成。可以经由压缩力来压缩“三明治结构”。当被压缩时，“尖”接触部充当楔形物，以“犁”走(或转移)封装相对应的平坦电接触部的未固化的UF材料的至少一部分。在压缩期间可以(例如，由连续或脉冲光子束)施加局部化的热能。局部化的热能使“尖”电接触部变形并“变得平坦”。当“尖”电接触部变形时，附加UF材料被转移。局部化的热能键合电接触部并固化UF材料。因为“尖”接触部在压缩、键合和固化期间“变得平坦”，所以这样的实施例能耐受所制造的电接触部的高度和形状的变化。
头戴式计算设备的示例性实施例
可以在头戴式设备(HMD)中包括的近眼显示器(NED)设备中使用发光部件(例如微发光二极管)。因此，现在将讨论NED和HMD的多个实施例。图1A是根据一些实施例的头戴式显示设备(HMD)100的图示。HMD 100是头戴式计算设备的一个示例实施例。这样，HMD 100可以包括近眼显示器(NED)，其可以包括一个或更多个显示设备。所描绘的实施例包括可以被统称为显示设备104的左显示设备104A和右显示设备104B。显示设备104可以向用户呈现内容。由显示设备104呈现的内容的示例可以包括但不限于一个或更多个图像、一系列图像(例如视频)、虚拟对象、音频或它们的某种组合。如贯穿全文所讨论的，显示设备104可以包括发光部件的一个或更多个阵列，例如但不限于发光二极管(LED)的一维(1D)或二维(2D)阵列。发光部件可以固定或键合到显示设备104的背板。
在一些实施例中，可以经由HMD 100的音频设备(例如扬声器和/或头戴式耳机)来呈现音频内容。音频设备可以从显示设备104、HMD 100的控制器或处理单元(未示出)或外部设备接收音频内容或信息。显示设备104通常可以被配置为作为增强现实(AR)NED来操作，使得用户可以通过显示设备104同时观看由显示设备104投射(或以另外方式呈现)的内容和它们的真实世界环境。在这样的实施例中，显示设备104可以用计算机生成的(或虚拟的)元素(例如，包括图像、视频、声音等的内容)来增强物理、有形和真实世界环境的视图。然而，在一些实施例中，可以修改显示设备104以附加地或可选地作为虚拟现实(VR)NED、混合现实(MR)NED或它们的某种组合来操作。
除了显示设备104之外，HMD 100可以包括将显示设备104固定在用户的头部上的适当位置上的支撑件或框架102。在一些实施例中，框架102可以是眼镜的框架。HMD 100可以包括以下中的至少一个：控制器或处理单元(例如中央处理单元、微控制器或微处理器)、非暂时性计算机可读存储设备(例如易失性或非易失性存储器设备)和通信收发器(例如无线和/或有线网络适配器)。如在本文结合一些示例性实施例所述的，显示设备104可以包括波导和全息和/或体积布拉格光栅。可以通过将一种或更多种掺杂剂或光敏介质涂敷到波导的表面的预定部分并随后暴露于紫外(UV)光或其他激活电磁(EM)辐射的过程来生成光栅。可以通过在处理器设备和/或控制器设备上执行指令来控制HMD 100的各种操作和/或功能。当指令被执行时，处理器设备和/或控制器设备可以导致各种动作和/或步骤的执行。指令可以存储在非暂时性计算机可读存储介质上。
图1B根据一些实施例示出了如图1A所示的HMD 100的一部分的横截面视图。图1B中所示的HMD 100的该部分与用户的单只眼睛110相关联。显示设备104A可以包括至少一个波导配置106。图1B示出了视窗(eye-box)108，其可以是当用户戴着HMD 100时用户的眼睛110所位于的位置。当眼睛110与视窗108对准时，可以经由波导配置106在视觉上给用户提供投射图像。波导配置106朝着视窗108引导投射图像。波导配置106可以接收多个光瞳复制(即，图像复制)并朝着视窗108引导多个光瞳复制。为了说明的目的，图1示出了与单只眼睛110和单个波导配置106相关联的横截面。在一些替代实施例中，另一波导配置(其可以与图1B所示的波导配置106分离)可以向关于用户的另一只眼睛定位的另一个视窗提供图像光，例如被包括在图1A的显示设备104A和104B中的每一个中的波导配置。
如图1B所示，波导配置106可以被配置成将图像光(即，形成图像的光)引导到定位成邻近眼睛110的视窗108。波导配置106可以包括具有一个或更多个折射率的一种或更多种材料(例如塑料、玻璃，等等)，所述一种或更多种材料有效地最小化显示设备104A的重量并加宽显示设备104A的视场(FOV)。在替代配置中，显示设备104A可以包括在波导配置106和眼睛110之间的一个或更多个光学元件。光学元件可以用来操纵从显示设备104A发射的光(例如，从显示设备104A发射的图像光)，对光执行一个或更多个其他光学调整或者它们的某种组合。光学元件的非限制性示例可以包括光圈、菲涅尔透镜、折射(例如凸和/或凹)透镜、反射表面、滤光器或操纵光的任何其他合适的光学元件。虽然在图1B中未示出，但是波导配置106可以包括具有一组或更多组布拉格光栅的波导。
在一些实施例中，为了实现期望的光学规格或标准，例如但不限于期望的视角、最大孔径尺寸、期望的分辨率、最小失真水平、颜色校正、后焦距等等，本文描述的透镜(和其他光学元件)可以包括各种设计。一个或多个透镜可以包括柱面透镜、变形透镜、菲涅耳透镜和/或梯度折射率透镜，等等。透镜可以包括超透镜，其至少一部分具有负折射率。透镜可以包括具有各种形状的多个透镜。在一些实施例中，一个或多个透镜可以包括各种光学材料。例如，透镜可以包括玻璃。在另一个非限制性示例实施例中，透镜可以包括塑料材料，例如但不限于CR-39透镜材料、基于氨基甲酸乙酯的聚合物或聚碳酸酯材料。
图2A示出了在头戴式设备中包括的显示设备200的实施例的等距视图。可以通过在处理器设备和/或控制器设备上执行指令来控制显示设备200的各种操作和/或功能。当指令被执行时，处理器设备和/或控制器设备可以导致各种动作和/或步骤的执行。指令可以存储在非暂时性计算机可读存储介质上。
显示设备200可以被包括在图1A-1B的HMD 100中。如上所说，显示设备200可以是图1A-1B的显示设备104A-104B的实施例(或至少类似于图1A-1B的显示设备104A-104B)。除了结合图1A-1B讨论的部件之外，显示设备200或HMD 100的其他部件也可以包括源组件230、波导配置106和控制器202。波导配置106可以至少包括波导220、耦合元件236、第一(或顶部)去耦元件214A和第二(或底部)去耦元件214B。波导220可以包括顶表面216和底表面218。
如图2A所示，波导220的底表面218和第二去耦元件214B面向用户的眼睛110，而波导220的顶表面216和第一去耦元件214A面向用户的环境的用户视场(FOV)。因此，底表面218可以被称为波导220的用户表面，而第二去耦元件214B可以被称为用户的去耦元件。相反，顶表面216可以被称为波导220的环境表面，而第一去耦元件214A可以被称为环境的去耦元件。如贯穿全文所讨论的，第二去耦元件214B将波导后图像光(post-waveguide imagelight)204输出到用户的眼睛110。因此，第二去耦元件214B可以被称为输出去耦元件(output decoupling element)。如结合图2B-2C所讨论的，源组件230可以包括光源和/或光学系统。在至少一个实施例中，源组件230可以被称为投影仪设备，或者简单地为投影仪。源组件230可以是图2C的源组件230的实施例(或至少类似于图2C的源组件230)。
控制器202可以是中央处理设备(CPU)、图形处理单元(GPU)、微控制器、微处理器或某种其他逻辑执行设备(例如现场可编程门阵列(FPGA)或专用集成电路(ASIC))的示例。类似于图1B，图2A的显示设备200与用户的单只眼睛110相关联。如结合图1A所讨论的，在HMD100中包括的另一显示设备可以向用户的另一只眼睛提供图像光。在一些实施例中，可以在用于每只眼睛的单独显示设备之间共享HMD 100的一个或更多个部件。在其他实施例中，单波导配置106或显示设备200可以向用户的两只眼睛提供波导后图像光204。波导220可以是在波导配置106中包括的一个或更多个波导中的一个波导。
源组件230可以生成波导前图像光(pre-waveguide image light)208，该波导前图像光208进入波导配置106，经由波导220被传输并离开波导配置106作为波导后图像光204，。如在本文所使用的，在经由耦合元件238进入波导配置106之前，图像光可以被称为波导前图像光208。在所传输的图像光经由第二去耦元件214B离开波导配置106之后，图像光可以被称为波导后图像光204。波导前图像光208可以形成一个或更多个二维(2D)单色或多色图像。一个或更多个图像可以经由耦合元件238由波导接收。一个或更多个图像可以通过波导220传输，并经由波导220的第二去耦元件214B朝着用户的眼睛110输出。波导后图像光204可以向用户的眼睛110提供所传输的一个或更多个2D图像。在各种实施例中，波导220是输出波导，因为它输出指向用户的眼睛110并由用户的眼睛110接收的图像光。
结合至少图2B-2C描述了源组件230的多个实施例。如图2B-2C所示，源组件230可以包括一个或更多个1D或2D单色或多色光源和光学系统。至少结合图2B-2C、图3和图4描述了光源和光学系统的多个实施例。然而，在这里简要地，光源(例如图2B-2C的光源232)可以生成波导前图像光208。光源可以包括生成图像光的单色或多色发光部件(例如LED)的阵列(例如发射器阵列)。发光部件可以键合到源组件230的背板。光源可以生成源光(sourcelight)，并且光学系统可以调节源光以朝着位于波导220的顶表面216上的耦合元件238投射波导前图像光208。所投射的波导前图像光208可以包括形成一个或更多个2D图像的2D图像光。
在至少一些实施例中，源组件230的光学系统可以包括扫描反射镜组件，该扫描反射镜组件包括扫描所生成的波导前图像光208的扫描反射镜。扫描反射镜组件的扫描图案使得所扫描的波导前图像光208形成一个或更多个2D图像。这样的非限制性实施例可以被称为扫描实施例。波导前图像光208可以沿着朝着耦合元件238的维度或方向传播，其中波导前图像光208由波导220接收和/或耦合到波导220。
波导220可以是经由被引导到用户的眼睛110的2D波导后图像光204输出2D图像的光波导。波导220可以在耦合元件238处接收经由源组件230投射的波导前图像光208。耦合元件238可以包括位于波导220的顶表面216上和/或主体内的一个或更多个耦合元件。耦合元件238可以将接收到的波导前图像光208导引和/或耦合到波导220的传播区域。耦合元件238可以包括衍射光栅、全息光栅、一个或更多个级联反射器、一个或更多个棱镜表面元件、全息反射器的阵列、超颖材料(meta-material)表面或它们的某种组合。耦合元件238的示例性但非限制性的实施例可以包括具有大约300nm至大约600nm的间距的光栅。耦合元件238可以被理解为从波导220的顶表面216延伸到底表面218。耦合元件238可以根据第一光栅矢量将接收到的波导前图像光208重定向到波导220的传播区域中。波导220可以被包括在波导配置106的主体中和/或在波导配置106的主体中形成。波导220可以位于第一去耦元件214A和第二去耦元件214B之间。
第一去耦元件214A可以重定向来自波导220的内反射图像光。第二去耦元件214B可以将图像光从波导220去耦，并朝着眼睛110引导图像光。在一些实施例中，内反射图像光可以是全内反射的或者至少接近全内反射的。第一去耦元件214A可以是波导220的顶表面216的一部分，固定到波导220的顶表面216或可以在波导220的顶表面216中形成。第二去耦元件214B可以是波导220的底表面218的一部分，固定到波导220的底表面218或在波导220的底表面218中形成，使得第一去耦元件214A与第二去耦元件214B相对。光传播区域可以在去耦元件214A-214B之间延伸。在一些实施例中，在相对的去耦元件214A-214B之间可以有偏移。偏移可以沿着图2A所示的3D笛卡尔坐标的x轴和/或y轴。去耦元件214A-214B可以包括衍射光栅、全息光栅、体积布拉格光栅、一个或更多个级联反射器、一个或更多个棱镜表面元件、全息反射器的阵列，等等。去耦元件214A-214B可以形成HMD 100的去耦区域。
在扫描实施例中，显示设备200可以是扫描显示设备。结合图2C和图5A讨论了扫描显示设备的多个实施例。然而，在这里简要地，源组件230可以经由以足以形成表观图像(apparent image)的扫描速率扫描投射光来提供一个或更多个1D或2D图像。这样，源组件230可以包括一个或更多个扫描反射镜。然而，在其他实施例中，显示设备200不是扫描显示设备，并且显示设备200不需要包括扫描反射镜。
无论是扫描实施例还是非扫描实施例，源组件230都可以经由被包括在源组件230中的发光部件的一个或更多个阵列(即，发射器阵列)来通过波导220将2D图像投射在图像场上。在一些实施例中，由发射器阵列发射的图像可以在波导前图像光208由波导220接收之前由光学系统和/或光调节组件(例如一个或更多个透镜)调节和/或放大。至少结合图2B-2C中的光学系统234讨论了这样的光学系统。
在多个实施例中，可通过改变进入耦合元件238的波导前图像光208的定向来控制从波导220出射的波导后图像光204的定向和/或定位。在这样的实施例中，被包括在源组件230的光学系统中的扫描部件可以在图像光进入耦合元件238之前重新定向和/或重新定位波导前图像光208。
在多个实施例中，一个或更多个逻辑设备(例如控制器202)可以控制源组件230的操作。如上面所提到的，控制器202可以包括任何逻辑设备，例如但不限于微处理器、微控制器、中央处理单元(CPU)、图形处理单元(GPU)、门阵列(例如FPGA)、ASIC，等等。控制器202可以为源组件230生成显示指令。显示指令可以包括投射一个或更多个单色或多色图像的指令。显示指令可以包括图像文件(例如位图)。可以从被包括在HMD 100中的另一处理设备、HMD 100的存储器设备、非暂时性计算机可读介质和/或无线/有线通信网络接收显示指令。如在本文所述的，显示指令还可以包括用于以下操作的指令：移动(例如扫描)在源组件230内的光学部件或在其中包括的单独发光阵列，或者通过激活致动系统来移动波导220。控制器202可以包括本文未明确示出的硬件、软件和/或固件的组合，以避免模糊本公开的其他方面。可以经由HMD 100或另一计算设备的存储设备或非暂时性计算机可读介质来存储软件和/或固件。
图2B示出了显示设备200的另一实施例的透视图。图2B所示的显示设备200的实施例也可以被包括在HMD(例如但不限于图1A-1B的HMD100)中。图2B所示的显示设备200的实施例可以是图1A-2A的显示设备104A-104B或图2A的显示设备200中的任一个的实施例(或至少类似于图1A-2A的显示设备104A-104B或图2A的显示设备200中的任一个)。类似于图2A所示的实施例，显示设备200包括各种部件，例如波导配置106或波导配置106的一部分、控制器202和源组件230。在替代实施例中，显示设备200被包括在其他HMD中或者被包括在向特定位置提供投射图像光的其他系统中。
类似于图2A所示的实施例，图2B的显示设备200包括波导配置106。波导配置106包括波导220、耦合元件238和去耦元件214B。由于图2B的透视图，示出了波导220的底表面218，但是波导220的顶表面216被波导配置106遮挡。类似地，第二去耦元件214B在图2B中是可见的，但是第一去耦元件214A被波导配置106遮挡。如在图2C中更详细示出的，源组件230可以包括光源232和光学系统234。光学系统234可以包括光调节组件250。在多个扫描实施例中，显示设备200可以是扫描显示设备。在这样的实施例中，光学系统234可以包括扫描反射镜组件。
至少结合图2C和图5A讨论了扫描显示设备的多个实施例。然而，在这里简要地，显示设备200可以经由以足以形成表观图像的扫描速率扫描投射光来提供一个或更多个1D或2D图像。这样，显示设备200可以包括一个或更多个扫描反射镜。例如，包括扫描反射镜的扫描反射镜组件可以被包括在源组件230的光学系统中。然而，在其他实施例中，显示设备200是非扫描显示设备，并且显示设备200不需要包括扫描反射镜组件。
如至少结合图2A和图5A-5B所讨论的，源组件230可以经由被包括在光源232中的发光部件的一个或更多个1D和/或2D阵列(即，发射器阵列)来通过波导配置106将(扫描的或非扫描的)图像光投射在图像场上。在扫描实施例中，可以使用扫描反射镜来扫描波导前图像光208使得在图像场上形成扫描图像。在一些扫描实施例以及非扫描实施例中，在光由耦合元件238接收并耦合到波导220或屏幕之前，由在光源232中包括的发射器阵列发射的图像可以被光学系统234和/或光调节组件(例如一个或更多个透镜)调节和/或放大。至少结合图2C的光学系统234来讨论这样的光学系统。
类似于图1B和图2A，显示设备200可以为两只眼睛或单只眼睛110提供图像。为了说明的目的，图2B示出了与单只眼睛110相关联的显示设备200。与显示设备200分离(或至少部分地分离)的另一显示设备(未示出)可以向用户的另一只眼睛提供图像光。在部分分离的系统中，可以在用于每只眼睛的显示设备之间共享一个或更多个部件。
源组件230可以是图2C的源组件230的实施例(或至少类似于图2C的源组件230)。这样，源组件230生成波导前图像光208。源组件230包括光源232和光学系统234。光源232是光学部件，其使用以矩阵布置的多个光发射器、即构成发光部件(LEC)或光发射器的发射器阵列来生成波导前图像光208。每个光发射器可以发射单色光。光源232生成波导前图像光208，包括但不限于红色(R)图像光、蓝色(B)图像光、绿色(G)图像光、红外图像光或具有任何其他波长的图像光。虽然在本公开中常常讨论RGB图像光、LEC和像素，但是本文描述的实施例不限于使用红色、绿色和蓝色作为原色。其他颜色也可能用作显示设备200的原色。此外，根据实施例的显示设备可以使用多于三种原色。光源232可以是图3的光源300中的一个的实施例或者至少类似于图3的光源300中的一个。
光学系统234执行一组光学过程，包括但不限于对由光源232生成的图像光的聚焦、组合、调节和/或扫描过程。在一些实施例中，光学系统234包括调节波导前图像光208的光调节组件。在扫描实施例中，光学系统234可以包括扫描反射镜组件，如下面至少结合图2C和图5A详细描述的。源组件230生成并输出波导前图像光208。类似于图2A的显示设备，波导前图像光208在耦合到波导220时由耦合元件238接收，以及由波导220传输。
波导220是向用户的眼睛110输出波导后图像光204的光波导。波导220在一个或更多个耦合元件238处接收波导前图像光208，并将接收到的输入图像光导引到一个或更多个去耦元件214B。耦合元件238可以是例如衍射光栅、全息光栅、将波导前图像光208耦合到波导220中的某个其他元件或它们的某种组合。例如，在耦合元件238是衍射光栅的实施例中，选择衍射光栅的间距，使得发生全(或至少接近全)内反射，并且波导前图像光208在内部朝着去耦元件214B传播。衍射光栅的间距可以是在300nm至600nm的范围内。
去耦元件214B去耦和/或输出来自波导220的全(或接近全)内反射的图像光。因此，波导可以是输出波导。去耦元件214B可以是例如衍射光栅、全息光栅、将图像光从波导220去耦输出的某种其他元件或它们的某种组合。例如，在去耦元件214B是衍射光栅的实施例中，衍射光栅的间距被挑选成使入射图像光离开波导220。在扫描实施例中，可通过改变进入耦合元件238的波导前图像光208的定向和定位来控制从波导220出射的波导后图像光204的定向和/或定位。衍射光栅的间距可以是在300nm至600nm的范围内。
波导220可以包括便于波导前图像光208的全(或接近全)内反射的一种或更多种材料。例如，波导220可以包括硅、塑料、玻璃或聚合物或它们的某种组合。波导220具有相对小的形状因数。例如，波导220可以是大约沿X维度50mm宽、沿Y维度30mm长和沿Z维度0.5-1mm厚。
类似于控制图2A的源组件230的实施例的操作，控制器202可以控制图2B所示的源组件230的实施例的图像渲染操作。控制器202至少基于一个或更多个显示指令来为源组件230确定指令。显示指令是渲染一个或更多个图像的指令。在一些实施例中，显示指令可以是图像文件(例如位图)。在另一个示例中，可以从未在图2B中示出的增强现实(AR)系统、虚拟现实(VR)系统和/或混合现实(MR)系统的控制台接收显示指令。在扫描实施例中，显示指令可以包括由源组件230使用来通过扫描波导前图像光208生成图像的扫描指令。例如，显示指令可以包括图像光(例如，单色、多色)的源的类型、扫描速率、扫描装置的定向、一个或更多个照明参数或它们的某种组合。控制器202包括为了不模糊本公开的其他方面在此处未示出的硬件、软件和/或固件的组合。
图2C根据各种实施例示出了图2A-2B的源组件230的示意性框图。也就是说，图2C的源组件230可以是图2A的源组件230和/或图2B的源组件230的实施例(或至少类似于图2A的源组件230和/或图2B的源组件230)。这样，源组件230包括光源232和光学系统234。在一些实施例中，源组件230可以是扫描源组件，而在其他实施例中，源组件230是非扫描源组件。可以通过在处理器设备和/或控制器设备上执行指令来控制源组件230的各种操作和/或功能。当指令被执行时，处理器设备和/或控制器设备可以导致各种动作和/或步骤的执行。指令可以存储在非暂时性计算机可读存储介质上。
光源232包括示意性地被示为源元件254A-254F的多个源元件。源元件可以包括发光部件(LEC)的阵列，即，源元件可以包括和/或是发射器阵列的实施例。结合图3-4讨论了发射器阵列的多个实施例。然而，在这里简要地，发射器阵列可以是LEC(例如但不限于发光二极管(LED))的2D阵列。如下面所讨论的，多个源元件的数量、布置和配置可以基于源组件是扫描源组件还是非扫描源组件而变化。
光学系统234包括光调节组件250。在扫描实施例中，除了光调节组件250之外，光学系统234还可以包括扫描反射镜组件252。在源组件230的非扫描实施例中，光学系统234不需要但可以包括扫描反射镜组件252。因为扫描反射镜组件252的包括是可选的，根据源组件230是扫描还是非扫描实施例，在图2C中经由虚线框来指示扫描反射镜组件252。
在非扫描实施例中，光源232可以包括比在扫描实施例中更多的源元件(例如发射器阵列)。在非扫描实施例中，在被包括在源元件中的单独LEC和显示设备的像素区域(例如但不限于图1A-1B的显示设备104和/或图2A-2B的显示设备200的像素区域)之间可能存在一对一映射(或对应关系)。在扫描实施例中，每个LEC可以被映射到显示设备的多于一个像素区域。例如，被包括在扫描反射镜组件252中的扫描反射镜可以用于将由单个LEC发射的光扫描到显示设备的多个像素。因此，经由扫描反射镜组件252，单个LEC可以照亮多个LEC，因此对于扫描实施例可能需要较少的源元件。例如，在源组件230的扫描实施例中，光源232可以包括源元件254A-254C，而在非扫描实施例中，光源232可以包括源元件254A-254C以及源元件254D-254F。
因为扫描实施例可以包括较少的源元件，所以在扫描实施例中的源元件可以被称为源元件或发射器阵列的“1D”布置。在非扫描实施例中的源元件可以被称为源元件或发射器阵列的“2D”布置。注意，即使1D和2D术语被使用，每个源元件(例如源元件254A)可以包括LEC的2D阵列。也就是说，在包括源元件254A-254C但不包括源元件254D-254F的扫描实施例中，所包括的源元件被称之为布置在1D阵列、即2D发射器阵列的1D布置中。在包括源元件254A-254F的非扫描实施例中，所包括的源元件被称之为布置在2D阵列、即2D发射器阵列的2D布置中。还应当注意，源元件254A-254C的1D布置和源元件254A-254F的2D布置仅是说明性的，并且源元件的总数、布置和配置可以随实施例而不同。源组件230根据来自控制器202的扫描指令来生成光。
光源232是生成图像光的光源。在一些实施例中，图像光是准直的或至少部分地准直的图像光。在其他实施例中，图像光不需要被准直。光源232根据从控制器202接收的一个或更多个照明参数来发射光。如上面所讨论的，光源232包括一个或更多个源元件254A-254C和/或源元件254A-254F，其中任一配置都可以被统称为源元件254。如贯穿全文所讨论的，源元件可以包括发光部件(LEC)。
发射器阵列的单独源元件254可以包括一个或更多个紧凑、高效和/或大功率的光源，例如至少具有超高亮度、低功耗和低占用面积的LEC。源元件254可以包括发光部件(LEC)(例如但不限于发光二极管(LED)，例如μLED、有机LED(OLED)、超发光LED(SLED)和有机μLED)的一个或更多个阵列。μLED可以是具有范围在亚微米到数百微米之间的特征尺寸的LED。结合图6A-6B讨论了μLED的多个实施例。在一些实施例中，基于GaN的无机LED可以被制造得比具有几微米的光发射区域的OLED亮几个数量级。
在一个实施例中，可以以凹形弯曲方式布置源元件254。例如，源元件254可以具有范围从几毫米到几厘米的曲率半径，这取决于显示尺寸和几毫米的长度。弯曲阵列的优点是，更容易在弯曲表面上形成紧凑型透镜以具有高质量图像而不校正该透镜的曲率场。在替代实施例中，可以以平坦和/或线性的方式布置源元件254。
源元件254向光学系统234发射源光244。在一些实施例中，源光244可以发射一种或更多种颜色(例如红色、绿色和蓝色)。例如，源元件254A可以发射红色源光，源元件254B可以发射蓝色源光，以及源元件254C可以发射绿色源光。在另外包括源元件254D-254F的非扫描实施例中，源元件254AD可以发射红色源光，源元件254E可以发射蓝色源光，以及源元件254F可以发射绿色源光。此外，在一些实施例中，一个或更多个源元件可以发射在红外区中的光或具有其他不可见波长的光。
光学系统234包括光调节组件250和扫描反射镜组件252。光调节组件250调节源光244，并发射经调节的光248。在包括扫描反射镜组件252的实施例中，经调节的光被提供给扫描反射镜组件252。在扫描实施例中，光调节组件250可以调节源光244以用于入射在扫描反射镜组件252上。在非扫描实施例中，光调节组件250可以调节源光244以用于由波导配置(例如但不限于图1B和图2A-2B的波导配置)接收。光调节组件250包括调节来自光源232的光的一个或更多个光学部件。调节来自光源232的光可以包括例如扩展、准直、校正一个或更多个光学误差(例如场曲率、色差等)、光的某个其他调整或它们的某种组合。光调节组件250调节源光244，并发射经调节的光248。在非扫描实施例中，经调节的光248可以作为波导前图像光208被输出。在扫描实施例中，经调节的光248可以由扫描反射镜组件252接收，以及所扫描和/或进一步调节的光可以作为波导前图像光208被输出。
扫描反射镜组件252包括一个或更多个光学元件，该一个或更多个光学元件经由扫描反射镜组件252的一个或更多个反射部分重定向图像光。图像光被重定向到的位置取决于一个或更多个反射部分的特定定向。在一些实施例中，扫描反射镜组件252包括被配置成在至少两个维度中进行扫描的单个扫描反射镜。在其他实施例中，扫描反射镜组件252可以包括多个扫描反射镜，每个扫描反射镜在彼此正交的方向上进行扫描。扫描反射镜组件252可以(水平地或垂直地)进行光栅扫描。在一些实施例中，扫描反射镜组件252可以以特定的振荡频率沿水平和/或垂直方向执行受控的振动，以沿两个维度进行扫描并生成呈现给用户眼睛的媒体的二维投射线图像(line image)。例如，扫描反射镜组件252可以基于期望的振荡频率沿着垂直方向经历峰间振幅(peak-to-peak amplitude)为每秒几百纳米的振荡。扫描反射镜组件252基于经调节的光248发射波导前图像光208。扫描反射镜组件252(根据扫描指令)在特定定向上并朝着波导配置输出波导前图像光208。
在一些实施例中，扫描反射镜组件252包括检流计反射镜。例如，检流计反射镜可以表示任何机电仪器，其通过用一个或更多个反射镜使图像光束偏转来指示它已经感测到电流。检流计反射镜可以被配置成在至少一个正交维度上扫描以生成经扫描的波导前图像光208。来自检流计反射镜的波导前图像光208表示呈现给用户的眼睛的媒体的二维线图像。如上面所提到的，在非扫描实施例中，源组件230不需要包括扫描反射镜组件252。
控制器202控制光源232和/或扫描反射镜组件252。控制器202获取用于显示的内容，并将内容划分成离散部分。控制器202指示光源232顺序地呈现离散部分。在扫描实施例中，控制器202指示扫描反射镜组件252将所呈现的离散部分扫描到波导220的耦合元件238的不同区域。因此，扫描光238离开波导220时，扫描光238的单独部分呈现在耦合元件238的不同位置上。尽管每个离散部分在不同时间被呈现，但是离散部分的呈现和扫描发生得足够快，使得用户的眼睛将不同部分整合成单个图像或图像系列。在非扫描实施例中，控制器202指示光源232将波导220的耦合元件238的不同区域呈现到不同的离散部分内。
例如，在扫描实施例中，控制器202经由扫描指令将内容分割成扫描线。扫描线被扫描输出到波导220的耦合元件238的不同区域。当经扫描的波导前图像光208离开波导220时，每条线呈现在不同的位置处，作为波导后图像光204，用户的眼睛将波导后图像光204整合成单个2D图像或2D图像系列。
例如，扫描指令可以使源组件230根据扫描模式(例如光栅、交错的等)来扫描输出图像。扫描指令控制从光源232发射的光的强度，并且光学系统234通过快速调整发射光的定向来扫描输出图像。如果以足够的频率扫描，人眼将所扫描的图案整合成单个2D图像。在非扫描实施例中，源组件230可以类似地生成2D图像而没有对扫描图案的需要，因为光源232包括针对显示设备的每个像素的一个或更多个LEC。例如，基于显示指令，控制器202可以操作被包括在源元件254A-254F中的单独LEC以照亮对应于2D图像的像素。
图3根据多个实施例示出了被包括在图2A-2C的显示设备中的光源232的实施例的横截面视图。如图3所示，光源232的一个实施例可以包括第一源元件254A、第二源元件254B和第三发射器阵列254C。如在本文所使用的，术语“源元件”和“发射器阵列”可以互换使用。发射器阵列254A、254B和254C中的每一个可以分别被设置在阵列壳体344A、344B和344C中。为了方便，发射器阵列254A-254C可以被统称为发射器阵列254，并且也可以单独地被称为发射器阵列254。类似地，阵列壳体344A-344C可以被统称为壳体344，或者可以单独地被称为壳体344。如至少结合图2C所讨论的，每个发射器阵列254可以包括发光部件(例如LED)的2D阵列。图3示出了用于扫描实施例的发射器阵列的1D布置。然而，如至少结合图2C所讨论的，发射器阵列的2D布置可以被用于非扫描实施例。
每个阵列壳体344可以包括光学系统234，光学系统234可以包括一个或更多个光学部件，例如透镜(例如玻璃、塑料或超颖材料透镜)、棱镜、滤波器、扫描反射镜，等等。如结合图2C所讨论的，光学系统234可以包括光调节组件。在扫描实施例中，光学系统234可以另外包括扫描反射镜组件，例如但不限于图2C的扫描反射镜组件252。在其他实施例中，光学系统234不被容纳在壳体344内。源元件254A-254C中的每一个可以包括单独的和/或不同的光学系统。
如至少结合图2C所讨论的，光学系统234可以调节和/或改变由发射器阵列254发射的源光244的方向或控制源光244的其他特性。如图3所示，发射器阵列254可以固定到公共结构，例如背板348或印刷电路板(PCB)。背板348可以包括逻辑设备，例如但不限于ASIC、处理器、FPGA、控制器202，等等。背板348可以包括将发射器阵列254的单独LEC电气地耦合到控制器202的电接触部(例如引线)。在其他实施例中，控制器202可以被设置在图1A-1B的HMD 100上的其他地方，或者直接或者间接地固定到图1A的框架102。
发射器阵列254中的每一个可以是具有单一颜色的单独发射器(例如LED)的1D或2D配置的单色发射器阵列。如在本文所述的，绿色光可以被理解为由具有在约500纳米(nm)至约555nm之间的波长范围的光子组成的光。此外，如在本文所述的，红色光可以被理解为由具有在约622nm至约780nm之间的波长范围的光子组成的光。蓝色光可以被理解为由具有在约440nm至约492nm之间的波长范围的光子组成的光。在一些实施例中，单色发射器阵列254可以发射在窄波长范围内的光而不是单一波长的光。例如，单色发射器阵列254可以发射具有在宽度上为5-10nm的窄波长范围内的彩色光(例如红色、绿色或蓝色光子)。
可以促使具有降低的消色差性能要求的简化投射透镜设计的一个或更多个彩色滤光器可以被用于进一步缩小发射器阵列的波长范围。在一些实施例中，发射器阵列254A可以仅包括发射红色光的部件，发射器阵列254B可以仅包括发射绿色光的部件，并且发射器阵列254C可以仅包括发射蓝色光的部件。在控制器202的指导下，发射器阵列254A-254C中的每一个可以根据它的相应发射器产生的颜色来产生单色2D图像。因此，三个单色发射器阵列254A-254C可以同时朝着光学系统234发射三个单色图像(例如红色图像、绿色图像和蓝色图像)。
如在别处所讨论的，三个单色图像可以被插入、合成或以其他方式组合以生成全色图像。例如，控制器202可以接收要显示给用户的全色图像，且然后将全色图像分解成多个单色图像，例如红色图像、绿色图像和蓝色图像。也就是说，全色图像可以被分离，或者以其他方式分解成原色的三个单色图像。如在本文所述的，图1B和图2A-2B的波导配置106可以组合(或重新组合)三个单色图像以产生全色图像或变色(或多色)图像，其经由波导后图像光204并朝向图1B和图2A-2B的眼睛110。在另外其他示例中，一个或更多个发射器阵列254A-254C可以产生具有多个波长、具有多个波长范围的光、或者除单色光之外的其他形式的光。
在一些实施例中，校准和/或对准系统(未在图3中示出)可以被用来(例如，经由单色发射器阵列254A-254C中的一个或更多个的机械移动或扫描，或在从单色图像的相关联的单色发射器254A-254C发射时单色图像中的一个或更多个移动一个或更多个像素)使多个单色图像对准以产生期望的或预期的、正确地对准的多色图像。
图4示出了根据一些实施例的包括发射器阵列254A-254C的1D配置的光源232的俯视图。图4所示的1D配置是2D发射器阵列254A-254C沿着A1轴的线性配置。在图4的实施例中，单独发射器阵列254A-254C具有大于1.0的纵横比(即，发射器阵列254是LEC的矩形2D阵列)。然而，在其他实施例中，发射器阵列254A-254C的纵横比可以等于1.0(即，发射器阵列254是LEC的正方形2D阵列)。可以根据矩形发射器阵列254A-254C的较长边来布置特定的线性配置。虽然在一些扫描实施例中发射器阵列254A-254C可以具有发射器(例如LED)的1D配置，但是在其他非扫描实施例中，发射器阵列254可以被布置在(正方形或矩形)2D配置中。在又一些其他实施例中，发射器阵列254A-254C可以具有其他非线性配置(例如椭圆形的、圆形的或以某种方式变圆的)，同时限定第一维度(例如宽度)和与第一方向正交的第二维度(例如长度)，一个维度彼此相等或不相等。被包括在发射器阵列254A-254C中的发射器可以具有大于1000×1000个发射器的2D发射器阵列配置。在一些实施例中，如图4所示，发射器阵列254A-254C可以是1D发射器阵列而不是2D发射器阵列。各种其他组合也在本公开的范围内。发射器阵列254A-254C可以被键合和/或电气地耦合到背板348。
图像的形成
图5A-5C根据不同实施例示出了如何基于光发射器的不同结构布置来在显示设备200中形成图像和光瞳复制。耦合元件238的图像场530是耦合元件238的、接收由光源232发射的并在耦合元件238上形成图像的经由波导220传输的波导前图像光208的区域。例如，图像场530可以对应于耦合元件238的一部分。注意，图2A-2B的去耦元件214B还包括将波导后图像光204输出到用户的眼睛110的图像场。在一些情况下，图像场不是实际的物理结构，而是波导前或波导后图像光被投射到的并且图像被形成到的区域。在一个实施例中，图像场是图2A-2B的耦合元件238的表面，并且当光穿过图2A-2B的波导220行进时，在图像场上形成的图像被放大。在另一实施例中，图像场是在光穿过波导之后形成的，波导组合不同颜色的光以形成图像场。在一些实施例中，图像场可以直接投射到用户的眼睛中。
图5A是根据实施例示出显示设备200的扫描实施例的扫描操作的图示意。图5A的显示设备200可以是图1A-1B的显示设备104的扫描实施例和/或图2A-2B的显示设备200的扫描实施例或在本文讨论的任何其他显示设备的扫描实施例。如至少结合图2A-2C所讨论的，显示设备200可以包括源组件230和波导配置，该波导配置包括波导220和耦合元件238。耦合元件238包括具有长度L2的图像场520。图像场520可以包括由插图534中的块表示的像素位置532的2D阵列。像素位置532的2D阵列可以包括经由行1到行p编索引的p行。源组件230包括光源232和光调节组件250。因为图5A的显示设备200是扫描显示设备，所以图5A的源组件另外包括扫描反射镜组件252，扫描反射镜组件252包括作为扫描反射镜的反射镜520。
如贯穿全文所讨论的，光源232包括发射器阵列(或源元件)254的1D配置。也就是说，光源232包括被包括在一个或更多个2D发射器阵列254中的多行和多列发光部件(LEC)。被包括在发射器阵列254中的单独LEC由在插图515中的点表示。因此，在一些实施例中，发射器阵列可以由LEC(例如但不限于发光二极管(LED))的一个或更多个阵列组成。至少结合图3-4讨论了发射器阵列的多个实施例。至少结合图6A-6B讨论了LED的多个非限制性实施例。
在一些实施例中，扫描光源232可以包括发射器阵列的1D配置，其中1D配置的单独发射器阵列254专用于待呈现的2D图像的每个原色。在多个实施例中，对于每个原色，光源232可以包括多于一个发射器阵列254。光源232可以发射源光244作为一组准直光束。例如，图5A示出了由被包括在发射器阵列254中的一列或更多列LEC发射的源光244的多个束。如至少结合图2A-2C所讨论的，光调节组件250可以调节源光244，并将所得到的经调节的光248传输到扫描反射镜组件252。
经调节的光248照射扫描反射镜组件252的扫描反射镜520。反射镜520反射、扫描和投射波导前图像光208。反射镜520可以围绕轴522旋转。反射镜520可以是微机电系统(MEMS)反射镜或任何其他合适的反射镜。当反射镜520围绕旋转轴522旋转时，波导前图像光208被引导到耦合元件238的图像场530的不同部分，如由波导前图像光208用实线表示的反射部分和由波导前图像光208用虚线表示的反射部分所指示的。
在反射镜520的特定定向(即，特定旋转角度)下，发射器阵列254照亮图像场530的一部分(例如，在图像场530上的多个像素位置532的特定子集)。在一个实施例中，发射器阵列254的LEC被布置并间隔成使得来自每个发射器阵列254的光束投射在相对应的像素位置532上。在另一实施例中，小的光发射器(例如μLED)被用于发射器阵列254，使得来自多个光发射器的子集的光束一起投射在相同的像素位置532处。换句话说，多个发射器阵列254的子集一次共同照亮单个像素位置532。
图像场530也可以被称为扫描场，因为当波导前图像光208被投射到图像场530的区域时，图像场530的区域由波导前图像光208照亮。图像场530可以由(由插图534中的块表示的)以行和列计的像素位置532的矩阵在空间上限定。这里的像素位指单个像素。在图像场530中的像素位置532(或简单地，像素)有时可能实际上不是附加的物理结构。替代地，像素位置532可以是划分图像场530的空间区域。此外，像素位置532的大小和位置可以取决于来自源组件230的波导前图像光208的投影。例如，在反射镜520的给定旋转角度下，从光源232发射的光束可以落在图像场530的区域上。因此，可以基于每个光束的位置来限定图像场530的像素位置532的大小和位置。
在一些实施例中，像素位置532可以在空间上细分成子像素(未示出)。例如，像素位置532可以包括红色子像素、绿色子像素和蓝色子像素。红色子像素对应于一个或更多个红色光束被投射到的位置等。当子像素存在时，像素532的颜色基于子像素的时间和/或空间平均值。
光源232的发射器阵列254的行和列的数量可以或可以不与在图像场530中的像素位置532的行和列的数量相同。在发射器阵列254的多种1D配置中，在一行中的发射器阵列254的数量等于在图像场530的一行中的像素位置532的数量，而在一列中的发射器阵列254的数量是二或更多，但是少于在图像场530的一列中的像素位置532的数量。
在发射器阵列254的其他1D配置中，光源232的发射器阵列254的配置具有的发射器阵列254的列的数量与在图像场530中的像素位置532的列的数量相同，但是具有比图像场530更少的行。例如，在一个特定实施例中，光源232具有发射器阵列254的大约1280列，这与图像场530的像素位置532的列的数量相同。光源232可以具有从发射器阵列254的第一行到最后一行测量的第一长度L1。图像场530具有从扫描场530的第1行到第p行测量的第二长度L2。在一个实施例中，L2大于L1(例如，L2比L1大50至10,000倍)。
如所提到的，显示设备200的扫描实施例包括发射器阵列254的1D配置，其中像素位置532的行的数量大于发射器阵列254的行的数量。在一些实施例中，显示设备200可以使用反射镜520来在不同的时间将光502投射到不同行的像素。当扫描反射镜520旋转并且波导前图像光208快速扫描通过图像场530时，所扫描的图像形成在图像场530上。在一些实施例中，光源232可以比图像场530具有更小数量的列。反射镜520可以在两个维度上旋转以用光填充图像场530(例如，光栅型向下扫描行，然后移动到图像场530中的新列)。
显示设备200可以在预定义的显示周期内操作。显示周期可以对应于形成图像的持续时间。例如，显示周期可以与帧速率相关联(例如，帧速率的倒数)。在图5A所示的特定扫描实施例中，扫描反射镜520以特定旋转频率旋转，并且显示周期是取决于反射镜520的旋转频率的扫描周期。反射镜520的完整旋转循环可以对应于扫描周期。本文的扫描周期指整个图像场530被完全扫描时的预定循环时间。对图像场530的扫描由反射镜520控制。
显示设备200的光生成可以与反射镜520的旋转同步。例如，在一个实施例中，反射镜520从将光投射到图像场530的行1的初始位置到将光投射到图像场530的行p的最后位置以及然后回到初始位置的旋转移动等于扫描周期。扫描周期也可以与显示设备200的帧速率相关。通过完成扫描周期，每扫描周期在图像场530上形成一个图像(例如一个帧)。因此，帧速率可以对应于在一秒钟内的扫描周期的数量。
当反射镜520旋转时，光扫描通过图像场并且图像被形成。给定像素位置532的实际颜色值和光强度(亮度)可以是在扫描周期期间照亮像素位置的各种颜色的光束的平均值。在完成扫描周期之后，反射镜520旋转回到初始位置以再次将光投射到图像场530的前几行上，不同之处在于新的一组驱动信号可以被馈送到发射器阵列254。当扫描反射镜520在循环中旋转时，相同的过程可以重复。因此，附加图像在不同的帧中在扫描场530中形成。
图5B根据多个实施例示出了形成图像和图像复制的显示设备的波导配置106。图像复制可以被称为光瞳复制。可以在扫描实施例以及本文讨论的非扫描实施例中使用波导配置106。波导配置包括光源232和波导220。光源232可以被包括在光源组件(例如但不限于图2B-2C和图5A的源组件230)中。因此，在扫描实施例中，光源232是扫描光源，而在非扫描实施例中，光源232是非扫描光源。因此，光源232可以包括三个单独的发射器阵列254，如至少结合图3-4所述。发射器阵列254的原色可以是红色、绿色和蓝色或者其他合适原色的另一组合。可以通过在处理器设备和/或控制器设备上执行指令来控制波导配置106的各种操作和/或功能。当指令被执行时，处理器设备和/或控制器设备可以导致各种动作和/或步骤的执行。指令可以存储在非暂时性计算机可读存储介质上。
在非扫描实施例中，发射器阵列254中的光发射器(例如单独LEC)的数量可以等于在图像场(图5B中未示出)中的像素位置的数量。因此，在非扫描实施例的发射器阵列254中包括的每个LEC可以专用于在图像场的特定像素位置处生成图像。在扫描实施例中，在发射器阵列254中的光发射器的数量可以少于在图像场中的像素位置的数量。因此，在扫描实施例中，在发射器阵列254中包括的每个LEC可以专用于在图像场的多个像素位置处生成图像。在还有其他实施例中，扫描和非扫描配置可以被组合以生成多个光瞳复制。
因此，在图5B中描绘的实施例可以提供许多图像复制(例如光瞳复制)的投射，或者使在单个点处的单个图像投射去耦。因此，所公开的NED的附加实施例可以提供单个去耦元件。朝着图1B的视窗108输出单个图像可以保持所耦合的图像光的强度。提供在单个点处的去耦的一些实施例还可以提供对输出图像光的操纵。这样的光瞳操纵的NED还可以包括用于眼睛跟踪以监测用户的注视的系统。如在本文所述，提供光瞳复制的波导配置106的一些实施例可以提供一维复制，而其他实施例可以提供二维复制。为了简单起见，图5B示出了一维光瞳复制。二维光瞳复制可以包括将光引导到图5B的平面内和到图5B的平面之外。图5B以简化的格式呈现。用户的检测到的注视可用于单独地调整发射器阵列254的定位和/或定向或者作为整体调整光源232的定位和/或定向和/或调整波导配置的定位和/或定向。
波导配置106被设置成与光源232协作，光源232可以包括被固定、键合和/或电气地耦合到支撑结构348(例如印刷电路板、背板或另一结构)的一个或更多个单色或多色发射器阵列254。支撑结构348可以耦合到图1A的框架102。波导配置106可以与光源232分开具有距离D1的气隙。在一些示例中，距离D1可以在从大约50μm到大约500μm的范围内。从光源232投射的单色图像或多色图像或图像(作为波导前图像光208)可以朝着波导配置106传递穿过气隙。本文描述的任何光源实施例可以被用作光源232。
波导220可以由玻璃或塑料材料形成。在一些实施例中，波导220可以包括耦合区域544(其包括耦合元件238)和由在顶表面216上的去耦元件214A和在底表面218上的去耦元件214B形成的去耦区域。在去耦元件214A和214B之间的在波导220内的区域可以被考虑为传播区域550，其中从光源232接收并通过在耦合区域544中包括的耦合元件238耦合到波导220中的(由波导前图像光208形成的)光图像可以在波导220内横向传播。
耦合区域544可以包括被配置成和尺寸适于耦合具有预定波长的光(例如红色光、绿色光或蓝色光)的耦合元件238。当白光发射器阵列被包括在光源232中时，落在预定波长中的白光的部分可以由耦合元件238中的每一个耦合元件耦合。在一些实施例中，耦合元件238可以是光栅(诸如布拉格光栅)，其尺寸适于耦合预定波长的光。在一些示例中，每个耦合元件238的光栅可以表现出光栅之间的间隔距离，该间隔距离与特定耦合元件238要耦合到波导220中的预定波长的光相关联，导致对于每个耦合元件238光栅间隔距离不同。因此，每个耦合元件238可以耦合来自白光发射器阵列(当被包括时)的白光的有限部分。在其他示例中，对于每个耦合元件238，光栅间隔距离可以相同。在一些示例中，耦合元件238可以是多路复用耦合器或包括多路复用耦合器。
如图5B所示，波导前图像光208可以包括红色图像560A、蓝色图像560B和绿色图像560C。图像560A-560C可以由耦合区域544的耦合元件238耦合到传播区域550中，并且可以开始在波导220内横向穿越。在一个实施例中，红色图像560A、蓝色图像560B和绿色图像560C(每个在图5B中由不同的虚线表示)可以会聚以形成由实线表示的整体图像。为了简单起见，图5B可以通过单个箭头示出图像，但是每个箭头可以表示其中形成图像的图像场。在另一实施例中，红色图像560A、蓝色图像560B和绿色图像560C可以对应于不同的空间位置。
在光接触去耦元件214A以用于一维光瞳复制之后以及在光接触去耦元件214A和去耦元件214B两者以用于二维光瞳复制之后，光的一部分可从波导220投射出(例如波导后光204)。在二维光瞳复制实施例中，光可以在去耦元件214A的图案与去耦元件214B的图案相交的位置处从波导220投射出。
没有被去耦元件214A从波导220投射出的光的部分可以在内部从去耦元件214B反射。如所描绘的，去耦元件214B可以朝着去耦元件214A将所有(或几乎所有)入射光反射回。因此，波导220可以将红色图像560A、蓝色图像560B和绿色图像560C组合成多色图像实例，其可以被称为光瞳复制562。多色光瞳复制562可以朝着图1B的视窗108投射并投射到眼睛110，眼睛220可以将光瞳复制562解释为全色图像(例如，除了红色、绿色和蓝色之外还包括其他颜色的图像)。光瞳复制562可以至少包括波导后图像光204的一部分。波导220可以产生数十或数百个光瞳复制562，或者可以产生单个复制562。
在一些实施例中，波导配置106可以不同于图5B所示的配置。例如，耦合区域544可以是不同的。不是包括光栅作为耦合元件238，替代实施例可以包括棱镜，该棱镜反射和折射接收到的图像光，将它引导到去耦元件214A。此外，尽管图5B总体上示出了具有耦合到同一支撑结构348的多个发射器阵列254的光源232，但是其他实施例可以使用具有位于在波导配置周围的不同位置处的单独单色发射器阵列254(例如，位于波导配置的顶表面附近的一个或更多个发射器阵列254和位于波导配置的底表面附近的一个或更多个发射器阵列254)的光源232。
此外，尽管在图5B中示出了仅仅三个发射器阵列(例如发射器阵列的扫描1D配置)，但是实施例可以包括更多或更少的发射器阵列。例如，在一个实施例中，显示设备可以包括两个红色发射器阵列、两个绿色发射器阵列和两个蓝色发射器阵列(例如，发射器阵列的非扫描2D配置)。在一种情况下，额外的一组发射器面板为相同的像素位置提供冗余光发射器。在另一种情况下，一组红色、绿色和蓝色面板负责生成对应于关于像素位置的颜色数据集的最高有效位的光，而另一组面板负责生成对应于颜色数据集的最低有效位的光。
图5C是根据一个实施例的显示系统(例如NED)的俯视图。NED可以包括一对波导配置。所包括的波导配置可以是图1B的波导配置106、图2A的波导配置和/或图5B的波导配置106中的至少一个的实施例，或者至少类似于图1B的波导配置106、图2A的波导配置和/或图5B的波导配置106中的至少一个。每个波导配置将图像投射到用户的眼睛。在图5C中未示出的一些实施例中，可以使用足够宽到将图像投射到两只眼睛的单波导配置。
波导配置590A和590B可以每个包括去耦区域592A或592B。为了通过波导配置590向用户的眼睛提供图像，可以在波导配置590的波导的顶表面中提供多个耦合区域594。耦合区域594A和594B可以包括多个耦合元件，以分别与由发射器阵列组596A和发射器阵列组596B提供的光图像对接。如在本文所述的，发射器阵列组596中的每一个可以包括多个单色光发射器阵列。如所示，发射器阵列组596可以各自包括红色发射器阵列、绿色发射器阵列和蓝色发射器阵列。如本文所述，一些发射器阵列组还可以包括白色发射器阵列或者发射某种其他颜色或颜色组合的发射器阵列。
右眼波导590A可包括一个或更多个耦合区域594A、594B、594C和594D(其全部或一部分可被统称为耦合区域594)和相对应的数量的发射器阵列组596A、596B、596C和596D(其全部或一部分可被统称为光发射器阵列组596)。因此，尽管右眼波导590A的所示实施例可包括两个耦合区域594和两个发射器阵列组596，但其他实施例可包括更多或更少的耦合区域和发射器阵列组。在一些实施例中，发射器阵列组的各个发射器阵列可以设置在去耦区域周围的不同位置处。例如，发射器阵列组596A可以包括沿着去耦区域592A的左侧设置的红色发射器阵列、沿着去耦区域592A的顶侧设置的绿色发射器阵列、以及沿着去耦区域592A的右侧设置的蓝色发射器阵列。因此，发射器阵列组的发射器阵列可以相对于去耦区域全部一起、成对或单独设置。
在一些实施例中，左眼波导590B可以包括与右眼波导590A相同数量和配置的耦合区域594和LED组596。在其他实施例中，左眼波导590B和右眼波导590A可以包括不同数量和配置(例如，定位和定向)的耦合区域594和发射器阵列组596。被包括在左波导590A和右波导590B的描绘中的是被包括在一个发射器阵列组596中的单独发射器阵列的光瞳复制区域的不同的可能布置。在一个实施例中，如在左波导590A中所示，由不同颜色发射器阵列形成的光瞳复制区域可以占据不同的区域。例如，发射器阵列组596中的红色发射器阵列可以在有限区域598A内产生红色图像的光瞳复制。绿色发射器阵列可以在有限区域598B内产生绿色图像的光瞳复制。蓝色发射器阵列可以在有限区域598C内产生蓝色图像的光瞳复制。因为有限区域598从一个单色发射器阵列到另一单色发射器阵列可以是不同的，所以只有有限区域598的重叠部分可以能够提供朝着视窗108投射的全色光瞳复制。在另一实施例中，如由在右波导590B中的单个实线圆圈598所示，由不同颜色发射器阵列形成的光瞳复制区域可以占据相同的空间。
在一个实施例中，波导部分590A和590B可以由桥式波导(未示出)连接。桥式波导可以允许来自发射器阵列组596A的光从波导部分590A传播到波导部分590B内。类似地，桥式波导可以允许从发射器阵列组596B发射的光从波导部分590B传播到波导部分590A内。在一些实施例中，桥式波导部分可以不包括任何去耦元件，使得所有光在波导部分内全内反射。在其他实施例中，桥式波导部分590C可以包括去耦区域。在一些实施例中，桥式波导可用于从波导部分590A和590B二者获得光，并将所获得的光耦合到检测器(例如光电检测器)，例如以检测在波导部分590A和590B之间的图像未对准。
发光二极管(LED)的结构
图6A是根据一个实施例示出LED 600A的横截面图。LED 600A可以是被包括在本文讨论的任何发射器阵列中的发光部件(LEC)。因此，LED600A可以被包括在头戴式设备(HMD)(例如但不限于图1A-1B的HMD100)中。LED 600A可以是LED裸片。在多个实施例中，LED 600A是微LED(μLED)，其中特征尺寸在几微米(μm)到数百微米的数量级上。在至少一些实施例中，LED 600A的特征尺寸可以小于一微米(即，特征尺寸可以是亚微米)。LED 600A是LED的一个示例，其可以被定位于显示衬底(例如，图3-4的背板348或图8A-8B所示的目标衬底832)的表面上并键合到显示衬底的表面以发射可见或不可见光。目标衬底可以是显示设备的背板，例如但不限于图3-4的背板348。
在一些实施例中，LED 600A形成在衬底层(未在图6A中示出)或半导体晶圆上，并且除了其他部件以外还包括半导体层602、设置在半导体层602上的介电层614、设置在介电层614的第一部分上的p接触部608以及设置在半导体层602的第二部分上的n接触部606。半导体层602可以形成在衬底层(例如但不限于镓衬底层)上。因此，半导体层602可以是镓(Ga)半导体层。注意，半导体层602可以由其他半导体晶格或材料(例如氮化镓(GaN)、磷化镓(GaP)、砷化镓(GaAS)或适合于LED的制造的任何其他半导体材料)形成。注意，LED 600A的这个讨论是非限制性的，并且LED 600A可以经由除了基于镓的晶格之外的其他半导体晶格形成。在一些实施例中，半导体层602在衬底层1102上被形成作为外延层。
p接触部608和n接触部606是分别耦合到LED 600A的p型和n型区域的电接触部。也就是说，p接触部608可以用于将LED 600A的p型区域电气地耦合到其他半导体器件，例如但不限于目标衬底。同样，n接触部606可以用于将LED 600A的n型区域电气地耦合到其他半导体器件。例如，p接触部608和n接触部606可以键合到背板的相对应的电接触部，以将LED600A键合到背板。p接触部608和n接触部606可以单独地或共同地被称为LED 600A的电接触部、电互连部、电引线或接触垫。在一些实施例中，p接触部608和n接触部606可以包括金属凸起部。在一些非限制性实施例中，p接触部608和n接触部606可以由铜-锡(CuSn)合金构成。
LED 600A可以在直径上小于100微米，抛物面结构在晶圆处理期间被蚀刻到LED裸片上以形成从发光面604射出的准准直光束。在至少一个实施例中，LED 600A可以在直径上小于100微米。LED 600A可以包括高光提取效率，并且由于它的形状而输出准准直光。如图6A所示，半导体层602可以被成形为台面结构(mesa-structure)610。有源(或发光)层612(或“有源发光区域”)被包括在台面结构610中。有源层612可以对应于LED 600A的带隙的区域。施加在p接触部608和n接触部606两端的电压差可导致有源层612发射可见或不可见光子(即，光)。台面(mesa)610具有在与发光面604相对的一侧上的截顶。台面610还具有弯曲的或接近抛物面的形状以针对在LED 600A内的光形成反射外壳。箭头616示出了从有源层612发射的光如何在足以使光逸出LED 600A的角度下(例如，在全内反射的角度内)从台面610的壁朝着发光面604反射。
当与未成形或传统的LED芯片相比时，LED 600A的结构导致光发射的效率的提高。因此，LED 600A以减小的电流(例如，纳安培的驱动电流)产生对人眼可见的光。LED 600A是LED裸片的一个示例，但是如在本文所讨论的，其他类型的LED裸片可以组装到显示器的背板上。
图6B描绘了在许多方面类似于图6A的μLED 600A的μLED 600B。μLED 600B还可以包括微透镜(μlens)620，其可以在抛物面结构上形成。在一些实施例中，可以通过在μLED600A上涂覆聚合物涂层、图案化涂层以及使涂层回流(reflow)以实现期望的透镜曲率来形成微透镜620。微透镜620可以设置在发射表面上以改变μLED 600B的主射线角度。在另一实施例中，可通过在μLED 600A上沉积微透镜材料(例如，通过旋涂法或沉积工艺)来形成μ微透镜620。例如，具有弯曲上表面的微透镜模板(未示出)可以在微透镜材料上被图案化。在一些实施例中，微透镜模板可以包括光致抗蚀剂材料，该光致抗蚀剂材料使用分布曝光剂量(distributing exposing light dose)来被曝光(例如，对于负性光致抗蚀剂，较多的光在曲率的底部处被曝光，而较少的光在曲率的顶部处被曝光)、被显影和被烘烤以形成圆形。然后，可以通过根据微透镜模板选择性地蚀刻微透镜材料来形成微透镜620。在一些实施例中，微透镜620的形状可以通过蚀刻到衬底中来形成。在其他实施例中，可以使用其他类型的光成形或光分布元件(例如环形透镜、菲涅耳透镜或光子晶体结构)来代替微透镜。注意，在图6B中，金属反射器层616被设置在介电层614和p接触部608上，但是金属反射器层616可以被省略。
在一些实施例中，除了上面结合图6A和图6B特别讨论的那些布置之外的μLED布置可以用作在本文讨论的发射器阵列的多个实施例中的μLED。例如，μLED可以包括由金属反射器包围的外延地生长的发光材料的隔离柱。发射器阵列的像素还可以包括外延地生长的材料的小柱(例如纳米线)的簇，小柱可以或可以不被反射材料或吸收材料包围以防止光学串扰。
在一些示例中，μLED像素可以是在平面的、外延地生长的LED器件上的单独金属p接触部，其中单独的像素可以使用钝化手段(例如等离子体处理、离子注入，等等)被电气地隔离。可以用光提取增强方法(例如，微透镜、衍射结构或光子晶体)制造这样的器件。在其他实施例中，可以采用除了在本文中特别公开的那些之外的用于制造具有上面提到的尺寸的μLED的其他工艺。
发射器阵列的LED的行
图7A是根据一个实施例示出集成到单片LED芯片中的多个LED裸片的俯视图。单片LED芯片720包括十六个集成LED裸片，例如但不限于图6A和图6B中的LED 600A和600B。每个单独的集成LED包括对应于LED 600A的p接触部608和n接触部606的两个电接触部。尽管电接触部由在单片LED芯片720的顶表面726上的椭圆指示，但是电接触部位于单片LED芯片720的底表面上，这在图7A中未示出。为了读者的清楚，椭圆显示在顶表面726上。单片LED芯片720的第一LED的两个接触部被标记为722和724。在一些实施例中，电接触部722是第一LED的p接触部，以及电接触部724是第一LED的n接触部。在其他实施例中，电接触部722是第一LED的n接触部，以及电接触部724是第一LED的p接触部。
尽管在图7A中未指示，但是单片LED芯片720的顶表面726包括十六个发光表面，例如但不限于LED 600A的发光表面604，其中十六个LED中的每一个包括十六个发光表面中的一个。每个发光表面位于相对应的LED的n接触部和p接触部之间。图7A被规定为仅作为示例并且是非限制性的。单片LED芯片的其他配置是可能的。例如，图7C示出了具有八个集成LED裸片的单片LED芯片。对于单片LED芯片，其他数量的集成到单片LED芯片中的LED裸片和LED裸片的物理布局也是可能的。
图7B是根据一个实施例示出位于载体衬底上的多个单片LED芯片的俯视图。如图7B所示，载体衬底730携带40个单片LED芯片。在图7B中，四十个单片LED芯片中的一个被标记为单片LED芯片732。每个单片LED芯片可以类似于图7A的单片LED芯片720。如贯穿全文所述，拾取和放置头(PPH)可以将单片LED芯片从载体衬底730运送到目标衬底(在图7B中未示出)。载体衬底730可以是经处理的LED晶圆。
图7C是示出包括三个单片LED芯片的一行LED的侧视图。LED行740包括三个单片LED芯片：第一单片LED芯片750、第二单片LED芯片760和第三单片LED芯片770。单片LED芯片750/760/770中的每一个可以类似于图7A的单片LED芯片720或图7B的单片LED芯片732中的至少一个。与单片LED芯片720/732对比，三个单片LED芯片750/760/770中的每一个包括八个(而不是十六个)集成LED裸片，例如但不限于图6A的LED 600A。
第一单片LED芯片750包括第一上表面752和第一下表面756。第二单片LED芯片760包括第二上表面762和第二下表面766。第三单片LED芯片770包括第三上表面772和第二下表面776。上表面752/762/772中的每一个包括集成到相应的单片LED芯片750/760/770中的八个LED的八个发光表面。下表面756/766/776中的每一个包括十六个电接触部，对于八个集成LED中的每一个有两个电接触部。由于LED行740的侧视图，每个LED的两个电接触部中的仅仅一个在图7C中是可见的。也就是说，图7C中仅示出了每个LED的两个电接触部中的第一电接触部。每个LED的相对应的第二电接触部隐藏在所示的第一电接触部后面。第一单片LED芯片750包括第一单片LED芯片750的第一LED的第一电接触部754。第二单片LED芯片760包括第二单片LED芯片760的第一LED的第一电接触部764。第三单片LED芯片770包括第三单片LED芯片770的第一LED的第一电接触部774。在一些实施例中，电接触部754/764/774是n接触部。在其他实施例中，电接触部754/764/774是p接触部。
在一些实施例中，集成在单片LED芯片750/760/770中的每个中的LED都发射相同(或几乎相同)频率(或波长)的光子(即，光)。在其他实施例中，集成在第一单片LED芯片750中的LED发射第一频率的光子，集成在第二单片LED芯片760中的LED发射第二频率的光子，以及集成在第三单片LED芯片770中的LED发射第三频率的光子。例如，第一单片LED芯片750可以发射红色(R)光，第二单片LED芯片760可以发射绿色(G)光，以及第三单片LED芯片770可以发射蓝色(B)光。可以通过将各种LED颜色的多个LED行布置在一起来构造包括发射红色的LED、发射绿色的LED和发射蓝色的LED中的每一个的RGB像素。在其他实施例中，LED行740可以集成到发射器阵列(例如但不限于图3和4的发射器阵列254A-254C)中。LED行740是一行LED的示例性实施例，并且单片LED芯片的其他配置和布置可以用来为显示设备(例如但不限于图1A-1B的HMD 100)生成一行LED和/或像素。
用于将一行LED键合到目标衬底的系统
图8A-8B包括根据一些实施例的用于经由脉冲光子源来将LED行键合在目标衬底上的系统800的系统图。系统800可以采用用于将半导体器件电气地耦合到目标衬底的一种或更多种方法，例如但不限于图14的方法1400。在一些非限制性实施例中，系统800可用于通过使用拾取和放置头(PPH)806以将LED行810定位在目标衬底832上并使用脉冲光子源850以将LED行810的电接触部812电气地耦合、键合和/或固定到目标衬底832的电接触部834来组装显示设备。由脉冲光子源850发射的光子脉冲的时域分布和/或空间分布可以被调制以控制与将LED行810的接触部812键合到目标衬底832的相对应的电接触部834相关联的不利热效应。LED行810可以类似于图7C的LED行740。类似于LED行740，LED行810可以包括三个单片LED芯片，其中每个所包括的单片LED芯片包括八个集成LED。如贯穿全文所讨论的，每个集成LED可以是微LED(μLED)。然而，其他实施例并不被这样限制，且LED行810可以包括少于或多于三个单片LED芯片。此外，被包括在LED行810中的每个单片LED芯片可以包括少于或多于八个集成LED。在一些实施例中，目标衬底832可以是显示衬底。例如，目标衬底832可以是显示设备的背板，例如但不限于图3-4的背板348。如在本文所讨论的，多行LED可以被放置在背板的像素位置处以形成显示设备的像素，例如单色像素或RGB像素。LED行可以形成本文讨论的1D和2D发射器阵列的多个实施例中的任一个。如贯穿全文所讨论的，脉冲光子源850可以用于将被包括在LED行810中的LED固定、键合和/或耦合到目标衬底832。
系统800除了其他部件或元件以外还可以包括环境826，环境826用于将LED行810从载体衬底822运送到目标衬底832，以及将被包括在该LED行810中的多个电接触部812与目标衬底832的相对应的电接触部834对准。在图8A-8B所示的实施例中，系统800包括位于环境826内的PPH 806、控制器802、成像设备840、致动器804、显微镜物镜842和脉冲光子源850。在一些非限制性实施例中，脉冲光子源850是脉冲激光器。系统800还可以包括载体台820和目标台830。目标台830可以包括真空卡盘(vacuum chuck)。为了帮助控制不利热效应，可以冷却目标台830。在一些实施例中，环境826是扫描电子显微镜(SEM)室的内部环境，以及成像设备840是扫描电子显微镜(SEM)。成像设备840可以包括相机设备，该相机设备根据检测到的从由SEM成像的结构反向散射的电子生成图像。
在一些实施例中，PPH 806包括拾取头808的阵列。每个拾取头808可以被选择性地激活以在载体衬底822上的适当位置上拾取(或提升)单个单片LED芯片。在其他实施例中，PPH 806可以包括单个拾取头，该单个拾取头从载体衬底822拾取被包括在LED行810中的每个单片LED芯片。如贯穿全文所讨论的，在一些实施例中，PPH 806对于由脉冲光子源850发射的光子(或电磁波)的频率(或波长)可以是光学透明的。例如，拾取头808可以由光学透明的、非适形的熔融硅石(或硼硅酸盐)层或光学透明的适形聚合物层(例如但不限于聚二甲基硅氧烷(PDMS))组成。
图8A描绘了在PPH 806从载体衬底822拾取LED行810之前的系统800。尽管系统800是在将LED行组装到显示设备的背板上的背景下讨论的，但是本文的实施例并不限于此。系统800可以用于将几乎任何半导体器件从载体衬底822运送到目标衬底832，并将所运送的半导体器件的电接触部键合到目标衬底832的电接触部834。例如，半导体器件可以包括光电二极管、垂直腔面发射激光器(VCSELS)或其他发光半导体部件(LEC)。LEC可以是发射光子的任何器件，例如但不限于LED、μLED、光电二极管、VCSELS，等等。半导体器件不需要是发光器件。例如，半导体器件可以包括晶体管、二极管的其他变体(例如整流二极管)、电阻元件、电容器、微机电(MEM)设备，等等。在一些实施例中，半导体器件可以包括逻辑设备(例如处理器和/或门阵列)、存储器设备(例如SRAM、DRAM和/或EEPROM)或任何其他集成电路(IC)设备。在一些实施例中，如果LED的架构是被构建用于背面发射，例如LED芯片在组装步骤期间可以颠倒地翻转，则透镜光栅可以被键合。
在一些实施例中，拾取头808可以是适形的但不可重复使用的拾取头。例如，拾取头808可以包括不可重复使用的聚合物层，例如但不限于聚二甲基硅氧烷(PDMS)。适形PPH806的聚合物层实现将拾取头808粘附到该LED行810。在其他实施例中，PPH 806可以是非适形的但可重复使用的PPH 806。例如，拾取头808可以包括非适形的但可重复使用的熔融硅石层。在这样的非适形实施例中，在从载体衬底822运送之前，弹性体界面层(e层)可以形成在单片LED芯片的表面上。不同于不可重复使用的PPH 806的适形层，在单片LED芯片上的e层便于单片LED芯片粘附到非适形但可重复使用的PPH实施例。e层可以包括PDMS。
一个或更多个致动器804连接到PPH 806并控制PPH 806的移动。例如，致动器804可以便于由多个自由度(例如能够向上和向下、向左和向右、向前和向后移动PPH 806以及围绕一个或更多个旋转轴的旋转的自由度)表征的平移和/或旋转移动。控制器802可以经由到致动器804的连接来控制PPH的移动。也就是说，控制器802通过控制致动器804的移动来控制PPH 806的平移和/或旋转移动。控制器802可以包括一个或更多个逻辑设备或处理器，例如但不限于中央处理单元(CPU)、微控制器、微处理器、现场可编程门阵列(FPGA)、专用集成电路(ASIC)，等等。
成像设备840便于该LED行810从邻近目标衬底832的载体衬底822的拾取、运送和定位的视觉布置。成像设备840还便于LED行810的电接触部812的放置与目标衬底832的相对应的电接触部834的视觉对准。例如，成像设备840可以生成PPH 806和载体衬底822的图像，并将图像提供到控制器802。经由各种计算机视觉技术、人类辅助视觉和/或它们的组合，控制器802基于图像来将PPH 806与载体衬底822(或该LED行810)对准，并且通过将所对准的PPH 806降低到该LED行810上来拾取LED行810。在拾取头808和该行LED 810的上表面(或在其上放置的弹性体层)之间的粘附力使该行LED 810的拾取成为可能。
在另一个示例中，成像设备840生成PPH 806和目标衬底832和/或目标衬底832的电接触部834的图像。这些图像可以被提供到控制器802。基于所提供的图像，控制器802可以平移和/或旋转PPH 806以将PPH 806(携带LED行810)与目标衬底832对准。在一些实施例中，控制器802可以将LED行810的电接触部812与目标衬底832的相对应的电接触部834对准。在多个实施例中，成像设备840通过显微镜物镜842捕获图像来生成图像，显微镜物镜842是包括一个或更多个透镜或其他光学元件的光学部件。
控制器802基于图像来将PPH 806与目标衬底832对准(或电接触部812与电接触部834对准)，并将LED行810(其粘附或附着到拾取头808)定位在目标衬底832上。在一些实施例中，成像设备840是环境扫描电子显微镜(ESEM)。在这些实施例中，环境826可以以ESEM室进行限定。在至少一个实施例中，ESEM室可以包括高压大气气体，例如但不限于氮气或氩气。在多个实施例中，可以使用其他类型的成像设备来促进对准。
载体台820保持载体衬底822。载体衬底822安装有一个或更多个LED行810。例如，载体衬底822可以类似于图7B的载体衬底730。在其中LED行810包括弹性体层的一些实施例中，LED行810被安装在载体衬底822上，弹性体层面向上以便于PPH 806的拾取头808对LED行810的粘附性拾取。在其他实施例中，PPH 806通过除范德瓦尔斯粘附(Van der Waalsadhesion)之外的一些吸引力(例如但不限于吸力、电磁力、射流膜，等等)来拾取LED行810。如上面所讨论的，系统800不限于拾取和放置LED行，并且可以与其他类型的半导体器件一起使用。
在一些实施例中，载体台820和/或目标台830可以被调整以便于与PPH 806的精确对准。例如，载体台820和/或目标台830可以至少包括三个自由度。自由度可以包括向左和向右、向后和向前以及一个或更多个旋转自由度。载体衬底822可以与载体台820一起移动，并且目标衬底832可以与目标台820一起移动。目标台830保持目标衬底832，以用于LED行810的放置和对准。
图8B描绘了在PPH 806已经将LED行810定位成邻近目标衬底832附近并且将LED行810的电接触部812与目标衬底832的电接触部834在空间上对准之后的系统800。如图8B所示，LED行的电接触部812中的特定电接触部816在空间上与目标衬底832的电接触部834中的相对应的特定电接触部836对准。尽管在图8A-8B中示出了单个载体衬底822，但是系统800可以包括多于一个载体衬底822。例如，不同的载体衬底822可以携带不同颜色的LED行。载体衬底822可以是单片LED芯片被制造在其上的原生衬底(native substrate)(例如半导体晶圆)，或者可以是为了便于单片LED芯片的制造的中间载体衬底。
在PPH 806已经将LED行810定位成邻近目标衬底832并且将LED行810的电接触部812与目标衬底832的电接触部834在空间上对准之后，控制器806可以扫描并对脉冲光子源850进行脉冲以照射LED行，并且将LED行810的电接触部812用热的方法键合到目标衬底832的相对应的电接触部垫834。如贯穿全文所提到的，控制器802可以至少调制脉冲光子束的时域分布和/或空间分布，以控制与诱导的热能相关联的不利热效应。在键合之后，LED行810的特定电接触部816电气地耦合到目标衬底832的相对应的特定电接触部834。在多个实施例中，光子脉冲(即，脉冲光子束)通过光学透明的拾取头808传输以照射单片LED芯片。附加脉冲触发的光子源850可用于支持单片LED芯片和/或多个LED行的并行键合。如贯穿全文所提到的，光子脉冲的时域分布和/或空间分布中的至少一个被调制，以控制与光子脉冲的诱导的热能相关联的不利热效应。下面结合图9A-14更详细地描述脉冲光子源850被操作来将电接触部812用热的方法键合到目标衬底832的电接触部834的方式。如图8B所示，载体衬底822可以包括附加LED行，例如但不限于LED行814。PPH 806可用于将附加LED行定位成邻近目标衬底832。
用于将LED行键合到目标衬底的脉冲激光诱导的选择性加热
图9A-9B是根据多个实施例示出用于经由脉冲光子源将LED行选择性地键合到目标衬底同时控制不利热效应的系统900的图示。系统900可以采用用于将半导体器件电气地耦合到目标衬底的一种或更多种方法，例如但不限于图14的方法1400。系统900可用于组装显示设备，例如但不限于图1A-1B的显示设备104A-104B和/或图15的显示设备1500。系统900包括脉冲光子源902、致动反射镜904、二向色反射镜906、成像设备908、显微镜物镜910、拾取和放置头(PPH)924、LED行916和目标衬底918。目标衬底918可以是显示设备的背板。PPH 924包括致动载玻片912和一个或更多个拾取头914。
图9A示出了将LED行916从载体衬底(未在图9A-9B中示出)运送到目标衬底918的PPH 924。LED行916包括多个电接触部920。目标衬底918包括对应于LED行916的电接触部920的多个电接触部922。系统900的各种元件可以对应于图8A-8B所示的系统800的元件。例如，脉冲光子源902可以对应于图8A-8B的脉冲光子源850，成像设备908可以对应于成像设备840，显微镜物镜910可以对应于显微镜物镜842，PPH 924可以对应于PPH 806，拾取头914可以对应于拾取头808，LED行916可以对应于LED行810，目标衬底918可以对应于目标衬底832，LED行916的电接触部920可以对应于LED行810的电接触部812，并且目标衬底918的电接触部922可以对应于目标衬底932的电接触部934。
首先参考图9A，示出了在PPH 924已经从载体衬底(未在图9A-9B中示出)拾取并运送LED行916之后并且在LED行916已经定位成邻近目标衬底918之前的系统900。为了说明的容易，图9A-9B所示的PPH 924被描绘为拾取和放置单个LED行916。然而，PPH 924可以一次拾取和放置多个LED行。
脉冲光子源902是能够发射脉冲光子束(例如脉冲激光束)的设备。脉冲束的时域分布和/或空间分布被调制以诱导足够的热能来将LED行916的电接触部920键合到目标衬底918的电接触部922，同时控制与诱导的热能相关的不利热效应。被控制的这样的不利热效应包括但不限于由在LED行916的热膨胀系数(CTE)和目标衬底918的CTE之间的不匹配引起的LED行916的电接触部920和目标衬底918的电接触部922的未对准。脉冲光子源902可以跨LED行916被扫描。在一些实施例中，脉冲光子源902发射在被LED行916的电接触部920吸收的波长下的脉冲光子束。例如，在一个实施例中，脉冲光子源902发射在220纳米(nm)和1200nm之间的波长下的脉冲光子束。LED行916的电接触部920可以由铜锡(CuSn)合金形成。在其他实施例中，接触部可以由其他金属和/或金属合金形成。这样的金属和/或金属合金可以具有相对低的熔点。这样的金属和/或金属合金可以包括但不限于金-锡(AuSn)、金-金(AuAu)、金-银(AuAg)、纳米多孔金、金-铟(AuIn)、共晶化合物或合金、金焊料、纳米多孔铜、碳纳米管金属，等等。具有在该范围内的波长的电磁(EM)辐射由CuSn电接触部920(或由LED行916的半导体层)吸收，因而使CuSn合金熔化并将LED行916的电接触部920键合到目标衬底918的电接触部922。在其他实施例中，LED行916的电接触部920由不同的材料形成，并且脉冲光子源902可以发射在适合于熔化和键合电接触部920和922的不同波长范围内的脉冲光子束。
致动反射镜904可以包括耦合到一个或更多个致动器(例如但不限于图8A-8B的致动器804)的光学反射镜。致动器可以(经由从图8A-8B的控制器802接收的控制信号)进行操作以在一个或更多个方向上移动致动反射镜804。在一个实施例中，致动器便于致动反射镜904在至少两个平移和/或旋转自由度上的移动。致动反射镜904可以是例如包括多个计算机控制的压电致动器的压电致动反射镜。如下面关于图9B更详细描述的，致动反射镜904可被操作以使脉冲光子束偏转通过二向色反射镜906和显微镜物镜910，从而跨LED行916扫描脉冲光子束。
二向色反射镜906反射在第一波长范围内的光子，但透射在第二波长范围内的光子。更特别地，二向色反射镜906可以以相对高的反射率(即，具有相对低或可忽略的吸收)反射由脉冲光子源902发射的脉冲光子束，但是透射可以由成像设备908检测的光子。在一个实施例中，二向色反射镜906反射在脉冲光子源902的波长和/或频率带宽内的光子(例如，在以脉冲光子源902的波长为中心的10nm带宽范围内)，但是透射在该范围之外的光子。例如，如果脉冲光子源902发射具有640nm的波长的光子(即，红光)，则二向色反射镜906可以反射在630nm和650nm之间的光子，但是透射在该频带之外的可见光。这允许成像设备908为了对准目的而通过二向色反射镜906、显微镜物镜910和拾取头914来捕获PPH 924和目标衬底918的图像，同时还允许由脉冲光子源902发射的光子被引导通过显微镜物镜910和PPH924以照射LED行916。
显微镜物镜910是包括一个或更多个透镜和/或其他光学元件的光学部件。显微镜物镜910可以与成像设备908对准，使得成像设备908可以通过显微镜物镜910(并且通过位于成像设备908和显微镜物镜910之间的二向色反射镜906)来捕获图像。显微镜物镜910放大由成像设备908捕获的图像，这允许成像设备908以足够的分辨率对LED行916成像，用于使PPH 924执行上面所述的定位和对准功能。此外，显微镜物镜910可以至少部分地调制由脉冲光子源902发射的脉冲光子束的空间分布。例如，如下面关于图9B详细描述的，显微镜物镜910可以将脉冲光子束聚焦到较小的束斑尺寸(或将脉冲光子束散焦到较大的束斑尺寸)。在一个实施例中，成像设备908、二向色反射镜906和显微镜物镜910被集成到单个成像系统中。例如，这三个部件906、908、910可以是单个光管的一部分。
一个或更多个拾取头914可以从图8A-8B的载体衬底822(未在图9A-9B中示出)拾取LED行916，并将它们放置到目标衬底918上或至少邻近目标衬底918。在一个实施例中，拾取头914的一个或更多个顶端(即，与LED行916接触的部分)具有与LED行916相同的尺寸(或基本上相似的尺寸)。在该实施例中，拾取头914的外壁可以被涂覆有反射金属，该反射金属可以用于调制脉冲光子束的空间分布。
拾取头914机械地耦合到PPH 924的致动载玻片912。致动载玻片912耦合到由控制器(例如图8A-8B的控制器806)控制的致动器(例如未在图9A-9B中示出的致动器804)。致动器移动载玻片912，载玻片912又平移和/或旋转拾取头914。在一个实施例中，致动器可以在六个自由度(即，三个平移方向和三个旋转方向)上移动载玻片912和拾取头914。例如，载玻片912和致动器可以形成能够以高准确度控制拾取头914的位置和定向的六脚系统。如上面所述的，集成到LED行916中的单独LED是可以包括半导体层(例如镓半导体层)、发光表面和电接触部920的发光半导体器件。例如，LED行916的单独LED可以包括至少两个电接触部(即，n接触部和p接触部)。如图9A-9B所示，LED行916中的特定LED包括对应于并对准目标衬底918的特定接触部928的特定电接触部926。如下面所讨论的，LED行916可以可选地包括弹性体界面层以便于附着到拾取头914。
如上面所提到的，目标衬底918包括多个电接触部922。目标衬底918的每个电接触部922对应于LED行的电接触部920中的一个电接触部。如上面所提到的，电接触部922中的电接触部928对应于电接触部920中的电接触部926。由脉冲光子源902发射的光子脉冲扫描LED行916以键合电接触部920和电接触部922中的相对应的电接触部对。例如，由脉冲光子源902发射的一个或更多个光子脉冲用来将电接触部926电气地耦合到相对应的电接触部928。目标衬底918的电接触部922可以耦合到在目标衬底918中的导电迹线，以限定被包括在LED行916中的LED的控制电路。在一个实施例中，目标衬底920的电接触部922和导电迹线由铜(Cu)形成。导电迹线可以由其他导电材料(例如但不限于金、银，等等)形成。一旦电气地耦合到LED行916的电接触部920，目标衬底918的控制电路就可以经由电气地耦合的目标衬底918的电接触部922和LED行916的电接触部920来向单独LED提供控制信号。
当在操作中时，图8A-8B的控制器802可以从成像设备908接收LED行916的一个或更多个图像。如上面所讨论的，可以通过二向色反射镜906、显微镜物镜910和光学透明的PPH 924来捕获图像。控制器902和致动器904移动(例如平移和/或旋转)拾取头914，使得LED行916的电接触部920与目标衬底918的相对应的电接触部922对准。在电接触部920、922被对准之后，PPH 924降低以将电接触部920定位成邻近所对准的和相对应的电接触部922。脉冲光子源902被脉冲和被扫描以用热的方法键合相对应的电接触部920和922。如贯穿全文所提到的，光子脉冲的时域分布和空间分布被调制以控制在电接触部920和922的键合期间的不利热效应。
在图9B中，示出了在拾取头914已经将LED行916的电接触部920与目标衬底918的相对应电接触部922对准(并LED行916的电接触部920定位成邻近目标衬底918的相对应的电接触部922)之后的系统900。如图9B所示，脉冲光子源902发射具有经调制的时域分布和空间分布的光子脉冲930。控制器(例如图8A-8B的控制器802)可以控制脉冲光子源902，包括至少部分地调制光子脉冲930的时域分布和空间分布。在图9A-9B所示的实施例中，由脉冲光子源902发射的光子脉冲930从致动反射镜904和二向色反射镜906反射，且然后穿过显微镜物镜910和光学透明的PPH 924以照射LED行916。在图9B中，LED行916的特定电接触部926键合到目标衬底918的相对应的特定接触部928。更特别地，致动反射镜904正在扫描光子脉冲930以(通过光学透明的PPH 424)照射包括特定电接触部926的特定LED。经由光子脉冲930，特定电接触部926电气地耦合到相对应的特定电接触部928。
如图9B所示，显微镜物镜910聚焦(或散焦)光子脉冲930，因此光子脉冲930的空间分布在离开显微镜物镜910之后会聚(或发散)到期望尺寸或大小的束斑。也就是说，显微镜物镜910可以进一步调制光子脉冲930的空间分布。在一个实施例中，在显微镜物镜910中的光学元件将光子脉冲930聚焦(或散焦)到具有与相对应的特定电接触部926、928中的一个大致相同的尺寸的束斑，这允许由光子脉冲930诱导的热能被施加到单对相对应的电接触部926、928。如贯穿全文所提到的，空间分布和时域分布的调制基本上控制与诱导的热能相关联的任何不利热效应。
在离开显微镜物镜910之后，光子脉冲920透射通过致动载玻片912和拾取头914，并照射LED行916。这些部件可以由不吸收在由脉冲光子源902发射的波长(例如，在355nm和1200nm之间的波长)中的电磁辐射并且耐高达300℃的温度的材料形成。在一个实施例中，致动载玻片912由玻璃形成，并且拾取头914可以由光学透明的聚二甲基硅氧烷(PDMS)、熔融硅石或硼硅酸盐玻璃形成。在还有其他实施例中，拾取头914可以由其他光学透明的材料(例如但不限于其他类型的透明玻璃和/或陶瓷)形成。在其他实施例中，这些部件912、914中的一个或两个由对在380nm和1200nm之间的波长透明或基本上透明的并且耐高达300℃的温度的不同材料形成。
在图9A-9B所示的实施例中，光子脉冲930经由基本上垂直于目标衬底918的平面的空间方向照射特定的LED和/或特定的相对应的电接触部926、928。在其他实施例中，脉冲光子源902被定位成使得光子脉冲930从不同的方向照射特定的LED和/或特定的相对应的电接触部926、928。在一个实施例中，光子脉冲930的坡印亭矢量(poynting vector)的方向可以以相对于垂直于目标衬底918的平面的方向的一定角度被定向，使得光子脉冲930不穿过PPH 924和/或LED行916中的一个或两个。在该实施例中，PPH 924和/或LED行916可以由不同的材料形成。在又一实施例中，脉冲光子源902位于目标衬底918下方(即，在与拾取头914相对的一侧上)，并且光子脉冲930在照射相对应的电接触部对926、928之前穿过目标衬底918。
在图9B所示的实施例中，光子脉冲930透射通过LED行916且基本上不被特定LED的半导体材料地吸收，以在相对应的电接触部对926、928附近诱导热能。例如，LED行916可以由半导体材料(例如但不限于氮化镓(GaN)或砷化镓(GaAn))形成。这样的半导体材料对于比由LED行916中的LED发射的光子的波长大(例如，大于发射红色光的GaAs LED的640nm，大于发射绿色光的GaN LED的530nm，以及大于发射蓝色光的GaN LED的460nm)的波长的电磁辐射可以是基本上透明的。这些半导体材料可以吸收比由LED发射的光子的波长小的波长。在这种情况下，光子脉冲930的波长被选择和/或调制为大于由LED行916中的LED发射的波长并且小于1200nm，使得PPH 924和LED行916都对光子脉冲930是基本上透明的。在LED行916或拾取头914包括弹性体层以便于粘附拾取的实施例中，弹性体层也由对光子脉冲930透明或是基本上透明的材料形成。
在一个实施例中，LED行916的电接触部920可以由铜锡合金(CuSn)形成，而目标衬底918的电接触部922由铜(Cu)形成。因为在460nm和1200nm之间(即，对拾取头914和LED行916都透明的波长的范围)的电磁辐射被铜锡合金吸收，光子脉冲使锡熔化并将电接触部920键合到相对应的电接触部922。
在另一实施例中，光子脉冲930由LED行916的主体或衬底吸收。在该实施例中，LED行916的主体经由EM电磁交互作用将光子脉冲930中的光子的至少一部分转换成热能。诱导的热能从LED行916的主体(例如，通过传导)转移到LED行916的电接触部920，以将电接触部920键合到目标衬底918的相对应的电接触部922。在该实施例中，选择光子脉冲930的波长，使得LED行916的主体吸收在光子脉冲930中包括的光子的至少相当大的部分。如上面所提到的，半导体材料(例如氮化镓(GaN)或砷化镓(GaAn))吸收比由LED发射的光子的波长更短的波长。因此，在该实施例中，光子脉冲922的波长被选择为短于由LED发射的光子的波长并且长于220nm(使得光子脉冲930可以透射通过拾取头914且没有显著的吸收或反射)。例如，被包括在LED行916中的LED可以包括氮化镓(GaN)层并发射蓝色光。光子脉冲930可以具有长于220nm且短于360nm的波长，这导致光子脉冲930被LED中的GaN层显著吸收。
如上面所提到的，在一些实施例中，PPH 924可以一次拾取和放置LED行916。在其他实施例中，每个单片LED芯片被单独拾取和放置。光子脉冲930的空间分布可以被调制和/或聚焦成束斑尺寸，该束斑尺寸具有与LED行916的电接触部920中的一个电接触部或目标衬底918的电接触部922中的一个电接触部大致相同的空间尺寸。例如，光子脉冲930的空间分布可以被调制以导致在几μm的数量级上的束斑。在致动反射镜904是平的(或基本上平的)实施例中，光子脉冲930的空间分布可以具有基本上圆形的形状和3-5μm的直径或某个其他直径。在其他实施例中，致动反射镜904具有线性地弯曲的形状，这使空间分布被线性地成形。然后，可以操作致动反射镜904(例如，经由来自控制器的控制信号)以通过显微镜物镜910使光子脉冲930偏转，使得光子脉冲在被包括在LED行916中的多个LED上执行扫描模式，以将每个LED的电接触部920键合到目标衬底918的相对应的电接触部922。在一个实施例中，致动反射镜904能够执行多种不同的扫描模式，以便提高键合质量，同时控制由LED行916和目标衬底918的CTE的不匹配引起的不利热效应。
在LED行916中的每个LED的电接触部920已经键合到目标衬底918的相对应的电接触部922之后，控制器升高PPH 924。因为键合过程形成将LED行916固定在适当位置上的物理连接，所以当PPH 924升高时，LED行916保持在目标衬底918上的适当位置上。
控制不利热效应
图10是根据一个实施例示出经由对激光脉冲的时域分布和空间分布的调制来定位激光诱导的热能的截面图。系统1000可以采用用于将半导体器件电气地耦合到目标衬底的一种或更多种方法，例如但不限于图14的方法1400。系统1000可用于组装显示设备，例如但不限于图1A-1B的显示设备104或图15的显示设备1500。在图10中，系统1000被示为经由激光脉冲1030将LED行1016的电接触部1020键合到背板1028的电接触部1022。尽管在图10中没有明确示出，但是系统1000可以包括在图8A-8B的系统800和/或图9A-9B的系统900中包括的各种部件或元件中的任一个。
更特别地，在图10中，光子脉冲1030被示为瞄准LED行1016中的特定LED。目标LED包括LED行1016的电接触部1020中的两个电接触部1040和1042。光子脉冲1030被聚焦以在目标LED的电接触部1040和1042附近诱导或沉积热能。在至少一个实施例中，电接触部1040和1042可以分别是目标LED的n接触部和p接触部(反之亦然)。背板1018的电接触部1022中的电接触部1044对应于目标LED的电接触部1040，并且(经由诱导的热能)被键合到目标LED的电接触部1040。类似地，背板1018的电接触部1022中的电接触部1046对应于目标LED的电接触部1042，并且(经由诱导的热能)被键合到目标LED的电接触部1042。在图10中，光子脉冲1030选择性地瞄准LED以将特定LED的电接触部1040、1042电气地耦合到背板1018的相对应的电接触部1044、1046。光子脉冲1030的时域分布和空间分布被调制，以在时间和空间上将诱导的热能局部化在目标LED附近。通过局部化热能，不利热效应被控制，例如被最小化或至少减少。例如，因为局部化热能，由于LED行1016和背板1018的相应CTE的不匹配而引起的电接触部1020和电接触部1022的相对应的电接触部对的任何未对准被最小化或至少被减少。
类似于图9B中的光子脉冲930，光子脉冲1030被透射通过光学透明的PPH 1024，以照射LED行1016。类似于图9A-9B的PPH 924，PPH 1024包括致动载玻片1012和拾取头1014。与图9A-9B的PPH 924和图8A-8B的PPH 806对比，PPH 1024包括单个拾取头1014而不是在LED行1016中包括的每个单片LED芯片的单独拾取头。在至少一个非限制性实施例中，粘附到LED行1016的拾取头1014的表面的空间尺寸可以大约为4000μm×50μm。在另一个非限制性实施例中，尺寸大约为5000μm×50μm。拾取头1014的表面的空间尺寸可以匹配或者至少类似于LED行1016的上表面的空间尺寸。光子脉冲1030的时域分布、空间分布、脉冲频率和/或扫描频率中的至少一个可以被调制，以经由在图10中未示出的控制器来控制不利热效应。
LED行1016可以类似于图7C的LED行740、图8A-8B的LED行816或图9A-9B的LED行916中的任一个。例如，LED行1016包括类似于图7A的单片LED芯片720的三个单片LED芯片，其中每个单片LED芯片包括多个集成LED。与图9A-9B的LED行916对比，在LED行1016中包括的LED的电接触部被配置和布置成使得单个LED的两个电接触部在图10中都是可见的。在图10中，n接触部可以不遮挡p接触部(反之亦然)。更确切地，分别如电接触部1040和1042，目标LED的n接触部和p接触部在图10中都是可见的(反之亦然)。
背板1018可以是显示设备的硅(Si)背板。在一些实施例中，背板1018可以类似于图3-4的背板348、图8A-8B的目标衬底832和/或图9A-9B的目标衬底918和/或被包括在图3-4的背板348、图8A-8B的目标衬底832和/或图9A-9B的目标衬底918中。在至少一个实施例中，LED控制电路可以被制造在背板1018上。更特别地，互补金属氧化物半导体(CMOS)结构可以被制造在背板1018上以形成LED控制电路。一旦电接触部1020电气地耦合到电接触部1022，背板1018的控制电路就可以操作LED行1016中的LED，使得LED起显示设备的像素的作用。
在系统1000中，背板1018被安装在真空卡盘1028上。真空卡盘1028可以类似于图8A-8B的目标台830和/或被包括在图8A-8B的目标台830中。在一些实施例中，真空卡盘1028可以被冷却以进一步控制不利热效应。在至少一个实施例中，真空卡盘1028可以被冷却到大约40℃的温度，以进一步控制与经由光子脉冲1030诱导的热能相关联的不利热效应。LED行1020的长度由L指示。在至少一个非限制性实施例中，L～4mm。如上面所讨论的，在一些实施例中，LED行1016的电接触部1020可以由铜-锡(CuSn)合金制造，以及背板1018的电接触部1022可以由铜(Cu)合金制造。在其他实施例中，电接触部1020和/或1022中的至少一个可以是金(Au)和/或银(Ag)电接触部。如贯穿全文所提到的，接触部和/或互连部不限于CuSn或Au接触部。接触部可以由其他金属或非金属导体和/或导电合金组成。接触部可以有或没有助熔剂和/或底层填料。在其他实施例中，接触部可以包括助熔剂和/或底层填料。在一些实施例中，拾取头1014可以是适形的但不可重复使用的拾取头。适形拾取头1014可以包括不可重复使用的聚合物层，例如但不限于聚二甲基硅氧烷(PDMS)。如上面所提到的，在一些实施例中，PDMS拾取头可以是可重复使用的拾取头。也就是说，PDMS拾取头至少对于几个拾取事件可以被重复使用。
由光子脉冲1030诱导的热能在LED行1016内的分布由椭圆1032指示。与在图8B中的基本上被目标LED的电接触部826和/或目标衬底818的相对应的电接触部828吸收的光子脉冲830对比，光子脉冲1030基本上在LED行1016的目标LED的主体(或整体)内被吸收。如由椭圆1032所示，由光子脉冲1030诱导的热能基本上在空间上被局部化在目标LED内并邻近目标LED的接触部1040和1042。热能的局部化由热扩散长度(lT)表征，如图10所示。热扩散长度(以及因此热能的局部化)取决于LED行1016和光子脉冲1030的各种性质和/或特征。LED行1016和光子脉冲1030的各种性质和/或特征中的任一个可以被调制以控制热扩散长度。通过控制由光子脉冲1030诱导的热能的热扩散长度，诱导的热能被局部化。通过充分局部化热能，可以减少不利热效应。
热扩散长度可以取决于LED行1016的半导体材料的热扩散率以及取决于单片LED芯片的几何结构(例如厚度、长度和宽度)的一个或更多个因素。如贯穿全文所提到的，LED可以由各种半导体材料(例如但不限于GaN和GaAs)制造。在GaN LED的非限制性实施例中，..在GaN LED的非限制性实施例中，DGaN≈0.43cm2s-1。热扩散长度可以取决于光子脉冲1030的空间分布和/或时域分布。例如，热扩散长度可以取决于光子脉冲1030的空间脉冲宽度(例如束斑尺寸和/或形状)和时间脉冲宽度(例如脉冲持续时间)。在多个实施例中，热扩散长度可以至少近似地按比例被建模为lt≈ξ(D·τ)1/2，其中D(即，热扩散率)取决于半导体材料的物理性质，τ表示时间脉冲宽度，以及ξ是取决于被包括在LED行516中的LED的几何结构的几何因子。在一些实施例中，时间和/或空间分布被调制成使得热扩散长度在几十纳米的数量级上。例如，时间脉冲宽度可以减少到亚皮秒值。因此，诱导的热能被局部化到比在LED中包括的结构小得多的体积。在其他实施例中，可以控制热扩散长度以包括值。在一些实施例中，时域分布和/或空间分布被调制成使得热扩散长度在几十纳米的数量级上。例如，时间脉冲宽度可以减少到亚皮秒值。因此，诱导的热能被局部化到比在LED中包括的结构小得多的体积。在其他实施例中，热扩散长度可以被控制为包括值ξ≈1。在一些实施例中，时域分布和/或空间分布被调制成使得热扩散长度在几十纳米的数量级上。例如，时间脉冲宽度可以减少到亚皮秒值。因此，诱导的热能被局部化到比在LED中包括的结构小得多的体积。在其他实施例中，热扩散长度可以被控制为包括以几微米或几十微米测量的值。例如，几十纳米的脉冲持续时间的激光脉冲可以导致热能局部化到与在LED中包括的结构的尺寸的数量级上的体积。
因此，为了控制不利热效应(例如，相对应的电连接对的未对准)同时还优化或至少增加所得到的电耦合的质量，脉冲激光的空间和/或时域分布以及脉冲频率(例如脉冲重复率)和扫描频率(例如扫描速度)可以基于半导体芯片几何结构(例如厚度、长度和宽度)、半导体材料(例如GaN或GaAs)、激光的波长和带隙、被包括在电接触部中的材料(例如Cu、CuSn或Au)以及目标衬底1028的温度中的一个或更多个被调制。调制激光脉冲的空间分布可以包括调制和/或改变脉冲的空间特征，例如但不限于空间脉冲宽度、束斑尺寸(例如，将束斑尺寸从亚微米值改变到范围在几十微米内的值)、束斑形状(例如圆形的或线性的)、激光注量(例如，在0-100mJ/cm2的范围内)，等等。调制激光脉冲的时域分布可以包括调制和/或改变脉冲的时间特征，例如但不限于时间脉冲宽度、脉冲持续时间等等。例如，时间脉冲宽度可以从亚皮秒值变化到在100纳秒的数量级上的值。脉冲频率可以从在1Hz到几十或甚至几百MHz之间的值变化。
在多个实施例中，可以使用多个和/或单独光子脉冲来键合、固定和/或电气地耦合至少两个半导体器件的电接触部。单独脉冲可以来自多个和/或单独光子源。单独光子脉冲可以具有单独波长的光子和/或束斑尺寸。每个单独光子脉冲可以提供不同数量的脉冲、占空比和/或能级以优化键合过程。例如，在不同半导体器件中的不同金属化方案可能需要不同的波长、束斑尺寸、不同数量的脉冲、占空比、能级，等等。单独光子脉冲的各种特性(例如时域分布、空间分布和诸如此类)中的每一个可以单独地被调制，以基于半导体器件和/或电接触部的特征、几何结构和/或材料来以优化电接触部的键合。可以经由波束合成器来组合来自单独光子源的多个单独脉冲和/或单独脉冲，以使用各种聚焦光学部件(例如一个或更多个光学透镜)来形成单个束斑。也就是说，可以组合多个光子脉冲来照射半导体器件以键合半导体器件的电接触部。每个光子脉冲的空间分布和/或时域分布可以单独地被调制以优化键合过程。
图11A是根据多个实施例示出LED行的侧视图，该LED行包括涂敷到该LED行的顶表面的弹性体界面层(e层)。LED行1116可以类似于图7C的LED行740。除了三个单片LED芯片和电接触部之外，LED行1116还包括涂敷在LED行1116的上表面上的e层1150。e层可以包括聚二甲基硅氧烷(PDMS)。
图11B是示出对将LED行定位在目标衬底上的可重复使用的拾取头的使用的横截面图。系统1100可以采用用于将半导体器件电气地耦合到目标衬底的一种或更多种方法，例如但不限于图14的方法1400。系统1100可用于组装显示设备，例如但不限于图1A-1B的HMD 100和/或图15的显示设备1500。系统1100可以类似于图10的系统1000。例如，在图11中，系统1100被示为经由激光脉冲1130将LED行1116的电接触部键合到目标衬底1118的电接触部。经由对激光脉冲1130的时域分布和/或空间分布的调制，诱导的热能被充分地局部化，并且任何不利热效应被充分地控制。
如图11A-11B所示，LED行1116包括e层1150。系统1100包括PPH1124。与图10的PPH1024的拾取头1014对比，PPH 1124包括光学透明的且可重复使用的拾取头1114。拾取头1114可以是非适形拾取头。拾取头1114可以由光学透明的熔融硅石制造。拾取头1114粘附到LED行1116的e层1150。对于图11A-11B中所示的实施例，由于LED行1116的上表面的明显较大的表面积，e层的涂敷比e层到单独LED裸片或芯片的较小上表面的涂敷明显更容易。例如，LED不需要是分立的或单个的LED。而是，如结合至少图7B所示和讨论的，单独LED可以集成到至少包括一整行LED的单片LED芯片中，LED行包括10个芯片。利用这样的矩形单片芯片结构，e层的制造比在单个LED或一组分立的LED芯片上制造e层明显更容易。此外，拾取、操纵单个单片LED芯片和使单个单片LED芯片与背板对准比在单个LED上的类似操作明显更容易。
因为可重复使用的拾取头1114可以经由e层1150来在目标衬底1118上拾取和定位整个LED行1116并且e层1150相对容易涂敷到LED 1116的上表面，所以图11A-11B所示的实施例提供了优于拾取和定位单独LED芯片的传统方法的各种优点。例如，与将单独LED定位在目标衬底上的传统方法相比，图11A-11B的实施例是更有效的，并且使显示设备的组装能够更快。
图12A是根据各种实施例示出用于跨LED行来扫描脉冲光子源以将LED选择性地键合到目标衬底的系统1200的图示。系统1200可以采用用于将半导体器件电气地耦合到目标衬底的一种或更多种方法，例如但不限于图14的方法1400。系统1200可用于组装显示设备，例如但不限于图1A-1B的显示设备104和/或图15的显示设备1500。系统1200可以类似于前面讨论的系统800、900、1000或1100中的任一个。系统1200包括脉冲光子源1202、致动反射镜1204、PPH 1214、LED行1216、目标衬底1218和目标载体1220。这些不同的部件可以类似于在前面的系统中讨论的相对应的部件。例如，类似于本文讨论的其他脉冲光子源，脉冲光子源1203可以发射光子脉冲1230。类似于系统900的致动反射镜904，致动反射镜1204可以跨LED行1216来扫描光子脉冲1230。可以调制光子脉冲1230的空间分布和时域分布以及脉冲频率和扫描频率以控制不利热效应。可以经由对致动反射镜1204的控制来调制扫描频率。扫描光子脉冲的扫描频率(和方向)由被标记为扫描频率的矢量表示。例如，可以从左到右(或任何其他扫描模式)跨LED行1216的上表面来扫描光子脉冲1230。注意，在系统1200中，光子脉冲1230入射在LED行1216的顶表面1222上并照射LED行1216的顶表面1222。椭圆1232指示光子脉冲1230基本上被LED行1216吸收，并且热效应被局部化到在LED行1216内的单个LED的单个电接触部或电接触部对。
图12B是根据多个实施例示出用于跨LED行来扫描脉冲光子源以将LED选择性地键合到目标衬底的替代系统1250的图示。系统1250可以采用用于将半导体器件电气地耦合到目标衬底的一种或更多种方法，例如但不限于图14的方法1400。系统1250可用于组装显示设备，例如但不限于图1A-1B的显示设备104和/或图15的显示设备1500。系统1250可以类似于图12A的系统1200，因为系统1250包括脉冲光子源1252、致动反射镜1254、PPH 1214、LED行1216、目标衬底1218和目标载体1220。在至少一些实施例中，本文讨论的系统(包括系统1250)可以包括调制光子脉冲的空间分布的一个或更多个光学元件。例如，系统1250包括透镜1256以使光子脉冲1260的空间分布聚焦或成形。
与系统1200对比，系统1250的脉冲光子源1252、致动反射镜1254和透镜1256被配置和布置成使得光子脉冲1260入射在目标衬底1218的后(或底)表面1224上并照射目标衬底1218的后(或底)表面1224。因此，在一些实施例中，光子脉冲1260可以透射通过目标载体1220和目标衬底1218的至少一部分。在这些实施例中，目标载体1220和/或目标衬底1218可以对光子脉冲1260是至少部分光学透明的。例如，目标衬底1220和/或目标衬底1218可以包括光学透明的玻璃。椭圆1262指示光子脉冲1260基本上被目标衬底1218吸收，并且热效应被局部化到目标衬底1218的单个电接触部或电接触部对。如图12B所示，在一个实施例中，目标载体1220可以是光学透明的，并且不吸收光子脉冲1260。光子脉冲1260的波长和/或透镜1256的焦距可以被调制，使得光子脉冲1260的能量的相当大部分在目标衬底1218的主体内被吸收。
图12C是根据多个实施例示出用于跨LED行来扫描脉冲光子源以将LED选择性键合到目标衬底的又一替代系统1270的图。系统1270可以采用用于将半导体器件电气地耦合到目标衬底的一种或更多种方法，例如但不限于图14的方法1400。系统1250可用于组装显示设备，例如但不限于图1A-1B的显示设备104和/或图15的显示设备1500。系统1270可以类似于图12B的系统1250，其中系统1270包括脉冲光子源1272、致动反射镜1274、透镜1276、PPH1214、LED行1216、目标衬底1218和目标载体1220。
类似于图12B的系统1250，系统1270的脉冲光子源1272、致动反射镜1274和透镜1276被配置和布置成使得光子脉冲1290入射在目标衬底1218的后(或底)表面1224上并照射目标衬底1218的后(或底)表面1224。与系统1250(其中光子脉冲1260在目标衬底1218内被吸收)对比，在图12C中，椭圆1292指示光子脉冲1290基本上被LED行1216吸收，并且热效应被局部化到在LED行1216内的单个LED的单个电接触部或电接触部对。也就是说，光子脉冲1290透射通过目标载体1220和目标衬底1218且没有能量的显著损失。以这种方式，经由光子脉冲1290诱导的热能被诱导和/或被局部化在LED行1216的单个LED内。在一些实施例中，热能被诱导和/或被局部化在LED行的一对LED内。在一些实施例中，热能被局部化在LED行1216的单个LED的电接触部或电接触部对处。在这样的实施例中，目标载体1220和目标衬底1218对于光子脉冲1290是光学透明的。在图12C中，目标载体1220和目标衬底1218是光学透明的，并且不吸收光子脉冲1260。例如，目标载体1220和目标衬底可以由光学透明的玻璃组成。光子脉冲1290的波长和/或透镜1276的焦距可以被调制成使得入射在目标衬底1218的后表面1224上的光子脉冲1290透射通过目标载体1220和目标衬底1218且没有显著的能量损失。更确切地，光子脉冲1290的能量的相当大部分在被包括在LED行1216中的单个LED的主体内被吸收。在这样的实施例中，热效应可以被局部化到在LED行中包括的单个LED的电接触部(或电接触部对)。在其他实施例中，光子脉冲1290的能量的相当大部分在LED行1216中包括的两个(或更多个)LED的主体内被吸收。
图13是根据各种实施例示出用于经由脉冲光子源、使用专用拾取头来选择性地键合LED行的系统的示意图。系统1300可以采用用于将半导体器件电气地耦合到目标衬底的一种或更多种方法，例如但不限于图14的方法1400。系统1300可用于组装显示设备，例如但不限于图15的显示设备1500。系统1300可以类似于前面讨论的系统中的任一个。例如，类似于图9A-9B的系统900，系统1300包括脉冲光子源1302、致动反射镜1304、二向色反射镜1306、成像设备1308、显微镜物镜1310、LED行1316、背板1318、PPH 1324和真空卡盘1328。可以经由热电冷却方法(例如但不限于使用珀耳帖效应(Peltier effect)的方法)来冷却真空卡盘1328以生成远离真空卡盘1328的热流。例如，(未在图13中示出的)珀耳帖单体(Peltier cell)可用于将真空卡盘1328冷却到大约4℃的温度。
背板1318包括LED驱动器IC 1360，其在背板1318被定位在系统1300内的真空卡盘1328上之前被预先键合到背板1318上。LED驱动器IC 1360可以驱动在背板1318中包括的控制电路信号，该控制电路信号控制在LED行1316中包括的LED。与LED行1316的高度相比，LED驱动器IC 1360的高度更高。
PPH 1324可以类似于图9A-9B的PPH 924，其中PPH 1324包括致动载玻片1312和拾取头1314。注意，拾取头1314的厚度已经增加，以使相对高的LED驱动器IC 1360能够安装在致动载玻片1312的下方。能够适应在系统1300内的LED驱动器IC 1360的高度允许了LED驱动器电路1360到背板1318的原位键合。因此，在各种实施例中，拾取头1314的形状可以被调节以适应不同的芯片几何结构，并允许具有不同几何结构的芯片的原位键合。也就是说，因为激光脉冲1330透射通过光学透明的拾取头1314并且拾取头1314基本上不吸收脉冲中的光子，所以拾取头1314的厚度(或高度)可以变化以适应各种芯片几何结构。这样的能力进一步提高了用于组装显示设备的速度和效率。
用于经由脉冲激光来选择性键合半导体器件的通用过程
图14示出了符合多个实施例的用于经由脉冲光子源来选择性键合半导体器件并控制不利热效应的增强过程流的一个实施例。过程1400可用于将半导体器件的电接触部键合、固定和/或电气地耦合到目标衬底的电接触部，同时控制与由脉冲光子源发射的光子脉冲诱导的热能相关联的不利热效应。过程1400可用于组装显示设备，例如但不限于图1A-1B的显示设备104和/或图15的显示设备1500。
过程1400的至少一部分可以由图8A-13的系统800、900、1000、1100、1200或1300中的任一个实现。这样，半导体器件可以包括LED行，例如但不限于图8A-8B的LED行816和/或图9A-9B的LED行916。在至少一个实施例中，被包括在LED行中的LED类似于图6A的LED 600A和/或图6B的LED 600B。LED可以是μLED。半导体器件可以是另一种类型的发光部件(LEC)。在其他实施例中，半导体器件不需要是发光器件。例如，半导体器件可以包括晶体管、非发光二极管、电阻元件、电容器、微机电(MEMS)设备等等。在一些实施例中，半导体器件可以包括逻辑设备(例如处理器和/或逻辑门阵列)、存储器设备(例如SRAM、DRAM和/或EEPROM)或任何其他集成电路(IC)设备。半导体器件可以包括半导体器件的线性或2D阵列。目标衬底可以是显示器的背板，例如但不限于图3-4的背板348、图10的背板1018和/或图15的背板1502。在一些实施例中，LED行是第一半导体器件，以及目标衬底是第二半导体器件。过程1400的各种操作、块、动作和/或步骤可以通过在处理器设备和/或控制器设备上执行指令来实现。当指令被执行时，处理器设备和/或控制器设备可以导致过程1400的各种操作、块、动作和/或步骤的执行。指令可以存储在非暂时性计算机可读存储媒介和/或介质上。
如在本文所使用的，计算机可读存储介质和/或介质可以是可由计算设备访问的任何可用介质，并且包括易失性和非易失性介质以及可移动和不可移动介质。作为示例而非限制，计算机可读介质可以包括计算机存储介质和通信介质。计算机存储介质包括以用于存储信息(例如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术实现的易失性和/或非易失性和可移动和/或不可移动介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储装置、盒式磁带、磁带、磁盘存储装置或其他磁存储设备、或可用于存储期望信息并可由计算设备访问的任何其他介质。非暂时性计算机可读存储介质本身不包括信号。通信介质一般体现计算机可读指令、数据结构、程序模块或在经调制数据信号(例如载波或其他传输机构)中的其他数据，并且包括任何信息传递介质。术语“经调制的数据信号”是指其一个或更多个特征以在信号中编码信息这样的方式被设置或改变的信号。作为示例而非限制，通信介质包括有线介质(例如有线网络或直接有线连接)以及无线介质(例如声学、RF、红外和其他无线介质)。任何上述项的组合也应当被包括在计算机可读介质的范围内。
过程1400开始于块1402，其中脉冲光子源的操作参数被确定。可以基于半导体器件、目标衬底和/或脉冲光子源来确定操作参数。所确定的操作参数可以包括可以被控制和/或改变以调制由脉冲光子源发射的光子脉冲的时域分布或空间分布中的至少一个以便控制不利热效应的任何操作参数的值。
所确定的操作参数可以包括光子脉冲的时间脉冲宽度和/或空间脉冲宽度。例如，操作参数可以包括光子脉冲的脉冲持续时间、束斑尺寸和/或束斑形状。作为另一个示例，操作参数还可以包括光子脉冲的脉冲频率(例如脉冲重复率)和/或扫描频率(例如扫描速度)。作为又一个示例，操作参数可以包括光子脉冲的注量。操作参数可以基于被包括在半导体器件和/或目标衬底中的半导体材料和/或导电材料(例如，被包括在电接触部中的材料)。例如，操作参数可以基于半导体材料的热扩散率。操作参数也可以基于半导体器件和/或目标器件的几何结构。操作参数还可以基于由脉冲光子源发射的光子的波长。操作参数可以基于保持目标衬底(例如冷却的真空卡盘)的目标台的温度。
确定操作参数可以包括确定与光子脉冲相关联的热扩散长度。热扩散长度可以基于半导体材料的热扩散率、半导体器件的几何结构以及光子脉冲的空间分布和/或时域分布。操作参数被确定，使得由照射半导体器件的光子脉冲诱导的热能引起的不利热效应被充分调制，同时导致半导体器件和目标衬底的电接触部的高质量机械耦合和电耦合。在一些实施例中，不利热效应被局部化在半导体器件的电接触部(或电接触部对)处。
在块1404，使用拾取和放置头(PPH)(或PPH的拾取头)来拾取半导体器件。例如，可以从载体衬底(例如但不限于图8A-8B的载体衬底822)拾取半导体器件。在一些实施例中，在块1404，使用PPH(和/或拾取头)来从载体衬底运送半导体器件以定位在目标衬底上方。
在块1406，使用PPH(或拾取头)来对准半导体器件。对准半导体器件可以包括将半导体器件的电接触部与目标衬底的相对应的电接触部对准。对准半导体器件可以包括将半导体器件的电接触部与目标衬底的相对应的电接触部在空间上对准。在块1408，使用PPH(或拾取头)来降低所对准的半导体器件。降低半导体器件可以包括将第一半导体器件定位成邻近目标衬底。
此外，在块1406，可以使用PPH(和/或拾取头)来紧密地和牢固地保持第一半导体器件靠着目标衬底，直到在第一半导体器件和目标衬底之间的所有电接触部(或至少其相当大部分的电接触部)彼此接触或者至少具有小于10nm的间隔为止。该PPH(和/或拾取头)可以在整个键合期中保持在相同的条件(紧密地和/或牢固地保持第一半导体器件)和位置(确保在第一半导体器件和目标衬底之间的电接触部被对准)中，直到最后的电接触部通过脉冲激光键合为止。这个PPH(和/或拾取头)被考虑为对脉冲激光是完全或几乎完全“透明的”，其中该PPH将不从脉冲激光吸收能量或至多吸收可忽略的能量，这可能影响键合效果或拾取头。拾取头可以避免由于从脉冲激光的能量引起的退化效应而导致的它的功能的破坏和/或损失。
在块1410，经由脉冲光子源的所确定的操作参数来操作脉冲光子源。在一些实施例中，控制器可以操作脉冲光子源。控制器可以基于所确定的操作参数来控制光子脉冲的时域分布和/或空间分布。操作脉冲光子源可以包括传输具有基于操作参数来调制的时域分布和/或空间分布的光子脉冲。如贯穿全文所提到的，所传输的光子脉冲的时域分布和/或空间分布被调制，以控制与由光子脉冲诱导的热能相关联的不利热效应。热能将半导体器件的所对准的电接触部键合到目标衬底的相对应的电接触部。例如，热能可以催化(例如，在底部填充材料和聚合材料内)化学键、金属键、共价键和/或聚合键中的至少一个的形成。在至少一个实施例中，光子脉冲照射半导体器件。在一些实施例中，在PPH仍然(经由拾取头)耦合(或粘附)到半导体器件时，光子脉冲可以透射通过PPH(和拾取头)被传输。通过使光子脉冲透射通过PPH，PPH可以使半导体器件的对准稳定，进一步控制不利热效应。操作脉冲光子源可以包括跨半导体器件来扫描脉冲光子源以选择性地接合每个接触部。在块1412，将PPH从半导体器件去耦，并且PPH可以被升高以将另一个半导体器件运送到目标衬底。
附加显示设备
图15示意性地示出了符合多个实施例的显示设备。显示设备1500包括显示背板1502。背板1502可以是显示衬底，其具有在其上布置的多个电接触部。多个发光部件(LEC)可以形成像素1504的2D阵列。例如，像素1004的阵列中的每个像素可以包括三个LEC：红色(R)LEC、绿色(G)LEC和蓝色(B)LEC。三个LED可以形成一个RGB像素。如图15所示，像素1504可以以像素的行和列进行布置。LEC可以成行地布置以形成像素1504的行和列。每个LEC可以包括一个或更多个电接触部。例如，每个LEC可以包括至少两个电引线，例如n接触部和p接触部。LED可以是LED或μLED。因此，显示设备1500可以是μLED显示器的LED显示器。多个电耦合将LEC的引线固定到背板1502的相对应的电接触部。背板1502可以包括LEC控制电路1508以控制包括像素1504的LEC的操作。此外，背板1502可以包括LEC驱动器集成电路(IC)1506。LEC驱动IC 1506可以包括与图13的LED驱动器IC 1360类似的功能。
可以经由图14的方法1400至少部分地组装显示设备1500。在一些实施例中，显示设备1500可以被包括在移动、非移动和/或可穿戴计算设备中。例如，显示设备1500可以被集成到设备(例如但不限于智能电话、平板电脑、智能手表、膝上型电脑、台式电脑、电视机(TV)和头戴式设备(例如虚拟现实(VR)设备和增强现实(AR)设备))内。在多个实施例中，显示设备1500可以被包括在图1A-1B的显示设备104中。也就是说，显示设备1500可以是被包括在头戴式计算设备(例如但不限于图1A-1B的HMD 100)中的近眼显示器(NED)。这样，背板1502可以类似于图3-4的背板348。
用于经由激光使耦合半导体器件的电键合部选择性地退火的通用过程
图16示出了符合多个实施例的用于经由光子源使耦合半导体器件的电键合部选择性地退火并控制不利热效应的增强过程流的一个实施例。过程1600的一些实施例的目的在于经由一个或更多个附加光子束使在第一半导体器件(例如半导体器件1604)和第二半导体器件(例如目标衬底1602)之间的电键合部退火。经由光子束使电键合部退火可以加强电键合部的机械完整性，以及增强键合部的电性能和/或特性(例如，电阻减小、阻抗匹配增强，等等)。类似于上面所讨论的并为了控制不利热效应，可以根据对第一半导体器件和目标衬底的材料、几何结构(例如特征尺寸和接触间距)和热性质需求来选择和/或调制退火光子脉冲的时域分布和/或空间分布。
过程1600可用于使由本文讨论的多个实施例中的任一个形成、生成和/或创建的任何电键合部退火。例如，如贯穿本文所讨论的，过程1600可用于使由脉冲激光形成的任何电键合部退火。然而，实施例并不限于此，以及过程1600可用于使通过其他方法(例如但不限于连续光子源、传统焊接等等)形成的电键合部退火。
如贯穿本文所讨论的，经由过程1600使电键合部退火可以增强电键合部的机械和/或电完整性，同时控制与向半导体器件提供热能相关联的任何不利效应。增强电键合部的机械完整性可以包括在机械上使在电接触部之间的电键合部稳定和/或在电接触部之间的电键合部的机械加强，其中电键合部可以机械地耦合至少两个半导体器件。增强电键合部的电完整性可以包括增加在电接触部之间的电键合部的电性质。例如，增加电性质可以包括增加键合部的电导率(或减小键合部的电阻)、提供在接触部之间的所增强的阻抗匹配、增加键合部的预期电和/或机械寿命等等。使电键合部退火可以包括在键合部已经被形成、生成和/或创建之后(例如，经由先前提供的其他热能)向键合部提供热能。过程1600的实施例可以控制和/或减轻与为退火提供的热能相关联的热效应(例如，CTE不匹配，CTE不匹配可能导致接触部的未对准)。
过程1600的步骤1620可以包括定位目标半导体器件(例如背板和/或目标衬底1602)。在步骤1640，该过程可以包括将另一半导体器件(例如半导体器件1604)定位成邻近目标衬底1604。此外，在步骤1640，可以在半导体器件1604和目标衬底1602的电接触部之间形成、生成和/或创建一个或更多个电键合部。例如，图16示出了在接触部之间的多个电键合部，包括但不限于第一电键合部1612和第二电键合部1614。可以经由本文讨论的任何实施例(例如，用一个或更多个光子脉冲以控制热效应)来形成电键合部。在一些实施例中，半导体器件1604可以是本文讨论的任何半导体器件，例如但不限于图8A-8B的LED器件810。因此，半导体器件1604可以包括设置在半导体器件1604的第一表面1606和第二表面1608之间的有源层1610(例如，用于LED的一个或更多个量子阱的层)。其他实施例并不限于此，以及目标衬底1602和/或半导体器件1604实际上可以是任何半导体器件。
在步骤1660，局部化的热能被提供到第一电键合部1612。所提供的热能可以使电键合部1612退火。热能可以由光子源提供。例如，光子源可以传输光子束1616，其中光子束1616被半导体器件1604和/或目标衬底1602中的至少一个吸收。对光子束1616的吸收可以诱导被提供来使第一电键合部1612退火的局部化的热能。可以通过将光子束1616聚焦到一个或更多个电接触部来局部化热能。也就是说，光子束1616的空间分布可以被定制以局部化热能。所传输的光子束1616可以是除了提供形成、创建和/或生成第一电键合部1612的热能的光子束(例如光子脉冲)之外的光子束。因此，使第一电键合部1612退火的热能可以是除了形成第一电键合部1612的热能之外的热能。光子源可以是激光器，因此光子束1616可以是激光束。在多个实施例中，光子束可以是具有被选择来控制与诱导的热能相关联的热效应的时域分布和/或空间分布的光子脉冲。如在多个实施例中的任一个中所讨论的，光子脉冲1616的时域分布和/或空间分布可以被选择、控制和/或调制，以控制与第一电键合部1612的热能和/或退火相关联的各种热效应中的任一个。
在图16所示的实施例中，光子脉冲1616照射半导体器件1604的第一表面1606。在图16中未示出的其他实施例中，光子脉冲1616可以照射目标衬底1602。坡印亭矢量1666说明了光子脉冲1616的定向能量流。在至少一个实施例中，可以使用两个或更多个光子脉冲来使第一电键合部1612退火。例如，至少一个光子脉冲可以照射半导体器件1604，而至少一个其他光子脉冲可以照射目标衬底1602。在多个实施例中，两个或更多个光子脉冲可以是相对的光子脉冲，例如在图19中所示的光子脉冲。因此，照射半导体器件1604的第一光子脉冲可以具有第一坡印亭矢量(例如坡印亭矢量1666)，以及照射目标衬底1602的第二光子脉冲可以具有第二坡印亭矢量(未在图16中示出)。第一坡印亭矢量和第二坡印亭矢量可以是基本上对准的坡印亭矢量。在第一坡印亭矢量和第二坡印亭矢量是相对的坡印亭矢量的实施例中，坡印亭矢量可以是基本上对准的坡印亭矢量。在一些非限制性实施例中，如图19所示，第一坡印亭矢量和第二坡印亭矢量可以是基本上相对且基本上同轴的坡印亭矢量。
除了选择、调制和/或控制光子束1616的时域分布和/或空间分布之外，还可以选择光子脉冲1616的光子的波长，使得与光子脉冲1616相关联的辐射的至少相当大的数量在半导体器件1604的选定区域和/或目标衬底1602的选定区域中被吸收。例如，当照射半导体器件1604的第一表面1606时，波长可以被选择成使得与光子束1616相关联的激光辐射基本上被半导体器件1604的设置在半导体器件1604的第一表面1606和第二表面1608之间(或中间)的部分或区域吸收。在至少一个实施例中，波长被选择成使得激光辐射基本上在设置在半导体器件1604的照射表面(例如第一表面1606)和有源层1610中间的区域中地被吸收。在步骤1660中所示的空间分布1618示意性地示出了半导体器件1604的在其处光子束1616的激光辐射基本上被吸收的区域。注意，激光辐射基本上被吸收的吸收区域(例如空间分布1618)被设置在照射表面1606和有源层1610中间。因此，光子脉冲1616的激光辐射不透射通过半导体器件1604的(位于有源层1610中的)量子阱透射。即使激光辐射在区域1618中基本上被吸收，诱导的热能的至少一部分也可以经由热扩散或其他热传递机制流动穿过有源层1610并到达第一电键合部1612。注意，热能可能对在有源层1610内的量子阱没有显著的热损伤效应。然而，随着有源层1610的量子阱出现的电离可能引起辐射损伤(例如，影响带隙能量和/或带隙区域)，并降低半导体器件1604的性能。因此，激光脉冲1616(或本文讨论的任何其他激光/光子脉冲和/或束)的波长可以被选择成避免、减轻或至少减少与激光辐射相关联的对半导体器件1604的任何辐射损伤的量，同时仍然使第一电键合部1612退火。
在一些实施例中，当半导体器件1604由砷化镓(GaAs)、氮化镓(GaN)或其他基于镓的化合物组成使得电离辐射在区域1618中基本上被吸收(即，半导体器件1604的块体材料(bulk material)对光子束1616是相对不透明的)时，光子的波长可以在紫外(UV)范围内。在至少一个实施例中，波长可以小于360nm。在其他实施例中，光子的波长可以在电磁(EM)光谱的可见区域内。在还有其他实施例中，光子的波长在EM光谱的红外(IR)区域内。例如，光子源可以是二氧化碳(CO2)激光器，其中波长为大约10微米(例如中IR激光器)。
如贯穿全文所讨论的，为了控制热效应，可以基于热扩散长度来选择光子脉冲1616的时域分布和/或空间分布，该热扩散长度取决于激光辐射将透射通过的块体材料以及激光脉冲持续时间(例如时间脉冲宽度)和/或波长。如贯穿全文所讨论的，热扩散长度可以至少近似地按比例被建模为lt≈ξ(D·τ)1/2，其中D取决于半导体材料的物理性质，τ表示时间脉冲宽度，以及ξ是取决于被照射器件(例如半导体器件1604或目标衬底1602)的几何结构的几何因子。在GaN LED的非限制性实施例中，DGaN≈0.43cm2s-1。在一些实施例中，时间脉冲宽度可以在1微秒到10微秒的范围内。具有大约10ns脉冲的时间脉冲宽度的GaN的热扩散长度可以是大约6.5μm。在其他实施例中，时间脉冲宽度可以在10纳秒到1微秒的范围内，热扩散长度的相对应的范围为6.5μm到65μm。在又一些其他实施例中，时间脉冲宽度可以在1皮秒到10皮秒的范围内，热扩散长度的相对应的范围为65纳米到200纳米。注意，光子脉冲1616可以被聚焦以将诱导的热能局部化在选定电接触部处。
用于经由激光来固化涂敷后的底部填充材料的通用过程
图17示出了用于经由光子束来固化涂敷后的固化底部填充(UF)材料的增强过程流的一个实施例。过程1700的一些实施例的目的在于经由UF材料来在机械上使在第一半导体器件(例如半导体器件1704)和第二半导体器件(例如目标衬底1702)之间的电键合部稳定。在过程1700中，可在电键合部的形成和/或退火之后经由在未固化的UF材料上进行的毛细管流动工艺来涂敷UF材料。可以使用(脉冲或连续)光子束来固化UF材料。在至少结合图20、图21和图23讨论的其他实施例中，在将半导体器件1704定位成邻近目标衬底1702之前，可以将未固化的UF材料涂敷到半导体1704或目标衬底1702中的至少一个上。也就是说，在使用光子束来将半导体器件1704电气地耦合到目标衬底1702之前，可以将UF材料设置在半导体器件1704和目标衬底1702“三明治结构”的中间。可以采用一种或更多种固化工艺(例如热、室温、脉冲和/或扫描的光子束等等)来固化三明治结构中的UF材料。在预涂敷的UF材料实施例(见图20、图21和图23)中，在使半导体器件1704和目标衬底1702的电接触部对准之前，未固化的UF材料可以被涂敷到半导体器件1704、目标衬底1702或它们的组合，以形成半导体器件和目标衬底“三明治结构”。因此，未固化的UF材料可以在“三明治结构”的一个或更多个内表面之间和/或设置在“三明治结构”的一个或更多个内表面上。UF材料可以类似于在“倒装芯片”型半导体封装中使用的UF材料。
一旦被固化，UF材料就提供类似于与“倒装芯片”型封装半导体器件相关联的传统涂敷和固化的UF材料的许多好处。例如，固化的UF材料可以重新分布与在半导体器件1704和目标衬底1702之间的CTE不匹配相关联的任何热机械应力。此外，如在本文所讨论的，UF材料在电键合和/或退火期间的存在可以提供在未耦合的电接触部对之间的对准的增强的机械稳定性。固化的UF材料可以将半导体器件1704机械地耦合到目标衬底1702，因此可以在机械上使在半导体器件1704和目标衬底1702之间的任何对准和/或电耦合稳定。
更特别地且在一些实施例中，未固化的UF材料可以在电键合部的电键合和/或退火之后进行涂敷。UF材料可经由毛细管作用(例如毛细管流动)进行涂敷，并经由一个或更多个(连续的或脉冲)光子束进行固化。光子束可以进行扫描。此外，可以调制光子束的空间分布和/或时域分布以控制不利热效应。固化的UF材料可以在机械上使在半导体器件1704和目标衬底1702的电接触部之间的电键合部稳定。
如上面所提到的，过程1700可用于固化UF材料以在机械上使耦合半导体器件的一个或更多个电键合部稳定。更特别地，在本文被讨论了，一旦被涂敷和固化，UF材料可以减少与芯片-背板热膨胀系数(CTE)不匹配相关联的热效应。此外，UF材料可以减少施加在电键合部上的机械应力和应变(例如，由于热膨胀)，并将这些集中力从电键合部重新分布到半导体器件的更大部分。例如，施加在电键合部处的集中压力(例如压缩、剪切和/或膨胀压力)被分配和减小。固化的UF材料可以额外保护电键合部(和耦合的半导体器件的其他部件)免受电迁移、湿气、热应力、机械冲击、振动应力和不良环境的其他因素。固化的UF材料可以至少部分地封装一个或更多个半导体器件的机械敏感的部分(例如电键合部和/或接触部)。固化的UF材料可以增强封装一个或更多个半导体器件的封装材料的机械完整性。在至少一个实施例中，UF材料在两个或更多个机械地(和/或电气地)耦合的半导体器件之间提供粘附(或结合)力。因此，一旦被固化，UF材料就可以机械地耦合和/或键合半导体器件。
过程1700的步骤1720可以包括定位目标半导体器件(例如背板和/或目标衬底1702)。在步骤1740，该过程包括将另一半导体器件(例如半导体器件1704)定位成邻近目标衬底1704。此外，在步骤1740，可以在半导体器件1704和目标衬底1702的电接触部之间形成、创建和/或生成一个或更多个电键合部。例如，图17示出了在接触部之间的多个电键合部，包括但不限于第一电键合部1712和第二电键合部1714。可以经由本文讨论的任何实施例(例如，用一个或更多个光子脉冲控制热效应)形成电键合部。在一些实施例中，半导体器件1704可以是本文讨论的任何半导体器件，例如但不限于图8A-8B的LED器件810。类似于图16的半导体器件1604，半导体器件1704可以包括设置在半导体器件1704的第一表面1706和第二表面1708之间的有源层(例如，LED的一个或更多个量子阱的层)。注意，这样的有源层没有在图17中明确示出。其他实施例并不限于此，并且目标半导体器件和/或其他半导体器件可以几乎是任何半导体器件。在至少一个实施例中，如结合图16的多个实施例所讨论的，电键合部可能已经被退火。注意，围绕目标衬底1702和半导体器件1704的电接触部并设置在目标衬底1702和半导体器件1704中间的体积限定了封装电接触部(和电键合部)的空隙1742。
在步骤1760，未固化的UF材料1762被涂敷。阴影体积1762指示UF材料。注意，在涂敷UF材料1762时，UF材料1762可以至少部分地填充空隙1742。可以经由毛细管作用/流动和/或UF回流过程在目标衬底1702和半导体器件1704的电键合之后涂敷UF材料1762。在一些实施例中，在使电键合部退火之前涂敷UF材料1762。在其他实施例中，在对电键合部退火之后涂敷UF材料1762。
在步骤1760，提供局部化的热能以固化未固化的UF材料1762。阴影图案1764表示热能的局部化。也就是说，热能被局部化到由阴影图案1764表示的体积。因此，局部化的热能可以被称为热能1764。局部化的热能1764可以由光子源提供。例如，光子源可以传输光子束1716，其中光子束1716被半导体器件1704和/或目标衬底1702中的至少一个吸收。光子束1716的吸收可诱导固化UF材料1762的局部化的热能1764。如至少结合图16所讨论的，所传输的光子束1716可以是除了提供形成、创建和/或生成第一电键合部1712的热能的光子束(例如光子脉冲)之外的光子束，和/或可以是除了使第一电键合部1712退火的光子束之外的光子束。因此，固化UF材料1764的热能1764可以是形成第一电键合部1712的热能之外的和/或除了使第一电键合部1712退火的热能之外的热能。光子源可以是激光器，因此光子束1716可以是激光束。在多个实施例中，光子束可以是具有被选择来控制与诱导的热能相关联的热效应的时域分布和/或空间分布的光子脉冲。如在多个实施例中的任一个中所讨论的，光子脉冲1716的时域分布和/或空间分布可以被选择、控制和/或调制，以控制与第一电键合部1712的热能和/或退火相关联的多种热效应中的任一种。如图17所示，光子脉冲1716的时域分布和/或空间分布可以被选择为局部化的热能1764。
在图17所示的实施例中，光子脉冲1716照射半导体器件1704的第一表面1706。在图17中未示出的其他实施例中，光子脉冲1716可以照射目标衬底1702。在至少一个实施例中，可以使用两个或更多个光子脉冲来使第一电键合部1712退火。例如，至少一个光子脉冲可以照射半导体器件1704，而至少一个其他光子脉冲可以照射目标衬底1702。在多个实施例中，两个或更多个光子脉冲可以是相对的光子脉冲，例如在图19中所示的光子脉冲。坡印亭矢量1766说明了光子脉冲1716的定向能量流。
除了选择、调制和/或控制光子束1716的时域分布和/或空间分布之外，还可以选择光子脉冲1716的光子的波长，使得与光子脉冲1716相关联的激光辐射的至少相当大的数量是在半导体器件1704的选定区域和/或目标衬底1702的选定区域中被吸收。例如，类似于图16的光子脉冲1616的讨论，当照射半导体器件1704的第一表面1706时，波长可以被选择成使得与光子束1716相关联的激光辐射基本上被半导体器件1704的设置在半导体器件1704的第一表面1706和第二表面1708之间(或中间)的部分或区域吸收。在至少一个实施例中，波长被选择成使得激光辐射基本上在设置在照射表面(例如第一表面1706)和半导体器件1704的有源层之间的区域中被吸收。即使激光辐射基本上是在从有源层排除的区域中被吸收并且如图17所示，诱导的热能的至少一部分可以经由热扩散或其他热传递机制流动通过有源层并到达未固化的UF材料1762。因此，激光脉冲1716(或本文讨论的任何其他激光/光子脉冲和/或束)的波长可以被选择成避免、减轻或至少减少与激光辐射相关联的对半导体器件1704的任何损害的量，同时仍然固化UF材料1762。
在一些实施例中，其中半导体器件1704由砷化镓(GaAs)、氮化镓(氮化镓)或其他基于镓的化合物组成，使得激光辐射基本上在半导体器件1704的块体材料中被吸收，光子的波长可以在紫外(UV)范围内。在至少一个实施例中，波长可以小于360nm。在其他实施例中，光子的波长可以在电磁(EM)光谱的可见区域内。在还有其他实施例中，光子的波长在EM光谱的红外(IR)区域内。例如，光子源可以是二氧化碳(CO2)激光器，其中波长为大约10.6微米(例如中IR激光器)。
如贯穿全文所讨论的，为了控制热效应，可以基于热扩散长度来选择时域分布和/或空间分布，热扩散长度取决于激光辐射将透射通过的块体材料以及激光脉冲持续时间(例如时间脉冲宽度)和/或波长。如贯穿全文所讨论的，热扩散长度可以至少近似地按比例被建模为lt≈ξ(D·τ)1/2，其中D(热扩散率)取决于半导体材料的物理性质，τ表示时间脉冲宽度，以及ξ是取决于被照射器件(例如半导体器件1704或目标衬底1702)的几何结构的几何因子。在GaN LED的非限制性实施例中，DGaN≈0.43cm2s-1。在一些实施例中，时间脉冲宽度可以在1微秒到10微秒的范围内。具有大约10ns脉冲的时间脉冲宽度的GaN的热扩散长度可以是大约6.5μm。在其他实施例中，时间脉冲宽度可以在10纳秒到1微秒的范围内，热扩散长度的相对应的范围为6.5μm到65μm。在还有其他实施例中，时间脉冲宽度可以在1皮秒到10皮秒的范围内，相对应的热扩散长度范围为65纳米到200纳米。
在步骤1790，光子源可以扫描半导体器件1704的第一表面1706(和/或如果目标衬底1702正在被照射，则扫描目标衬底1702的表面)，以引入附加热能来继续固化UF材料。也就是说，光子源可以被扫描和/或用脉冲触发，以提供用于固化UF材料1762的被排除在热能1764的局部化之外的部分所需的热能。步骤1790示出了半导体器件1704和半导体器件1706的第一表面1706的自顶向下视图。类似于图16，在步骤1790中还示出了扫描光子脉冲1716的近似束斑1722。扫描可以是1D扫描或2D扫描，例如箭头1724和1726所示的。在一些实施例中，扫描模式可以至少类似于Lissajous扫描模式，以进一步控制热效应。例如，可以使用处理Lissajous(或类似Lissajous的)扫描模式来向每个电接触部提供热能，同时仍然允许足够的热能消散和控制热效应。
第一表面1706可以具有第一空间尺寸1732和第二空间尺寸1734。空间尺寸可以是厘米(cm)或毫米(mm)的数量级。例如，在一个实施例中，第一空间尺寸1732可以为大约4mm，以及第二空间尺寸1734可以为大约5mm。在其他实施例中，空间尺寸1732/1734可以变化。类似于图16，图17可能是不按比例的。例如，相对于图17所示的空间尺寸1732/1734，束斑1722在它的特征尺寸和/或空间尺寸(例如空间脉冲宽度)方面可能明显更小。在一些实施例中，束斑1722的空间脉冲宽度可以小于0.5mm。如贯穿全文所讨论的，光子源和/或脉冲光子束的扫描频率和/或脉冲频率可以被调制以进一步控制热效应。扫描可以继续，直到整个UF材料被固化为止。一旦UF材料被固化，目标衬底1702和半导体1704就可以经由由固化的UF材料的粘附力形成的机械键合部来机械地耦合。机械耦合可以使在目标衬底1702和半导体器件1704之间的电耦合和/或电键合部稳定。一旦电气地和机械地被耦合，目标衬底1702和半导体器件1404就可以形成集成和/或复合半导体器件。
用于经由脉冲激光来选择性地键合半导体器件的封装接触部的通用过程
图18示出了用于经由光子束来选择性地键合半导体器件的封装接触部的增强过程流的一个实施例。过程1800的一些实施例的目的在于封装机械地和/或气地耦合的第一半导体器件和目标衬底(例如第一半导体器件和目标衬底“集成设备”)。例如，集成设备可以经由过程1800的多个实施例来电气地耦合到具有输入/输出(I/O)引脚的电路板和/或封装板。更特别地，连续或脉冲光子束可用于将第一半导体器件和/或目标衬底的附加电接触部(例如I/O引脚)电气地耦合到另一设备(例如印刷电路板或封装材料)。也就是说，可以经由脉冲光子束用半导体器件填充电路板。也可以选择光子脉冲的时域分布和/或空间分布以进一步控制热效应。
更特别地，过程1800可用于封装半导体器件，例如但不限于其中讨论的多个半导体器件中的任一个。在一些实施例中，过程1800可用于将半导体器件电气地耦合到电路板，例如但不限于被包括在半导体器件的封装中的电路板。更特别地，过程1800可用于将电接触部(例如输入/输出引脚)电气地键合到电路板的电接触部(例如封装电路板的输入/输出引脚)。因此，过程1800可用于用一个或更多个半导体器件填充电路板。
经由过程1800封装和/或电气地耦合到板的半导体器件可以包括两个或更多个电气地和/或机械地耦合的半导体器件。也就是说，经由过程1800封装和/或电气地耦合到板的半导体器件可以是复合和/或集成半导体器件(例如集成设备)。例如，一旦电气地和/或机械地被耦合，目标衬底(例如目标衬底1802)和半导体器件(例如半导体器件1804)就可以形成集成半导体器件1880。过程1800可用于将集成设备1880电气地耦合到电路板1890。
为了向其他设备(例如电路板1890)提供电信号，在集成设备(例如集成设备1880)中包括的至少一个半导体器件可以包括一个或更多个电接触部。如图18所示，集成设备1880包括经由目标衬底设备1802的电接触部。特别是，目标衬底设备1802包括多个电接触部，包括但不限于第一电接触部1882和第二电接触部1884。在其他实施例中，半导体器件1802可以包括一个或更多个电接触部。这样的电接触可以使输入和输出(I/O)信号能够进出集成设备1880进行传输。因此，第一电接触部1882和第二电接触部1884可以是集成设备1880的I/O引脚。
过程1800可以在步骤1820开始，其中经由目标衬底1802和半导体器件1804的电和机械耦合形成集成设备1880。目标衬底1802和半导体器件1804的耦合可以经由多种方法(包括但不限于贯穿全文讨论的那些方法)来生成。更特别地，半导体器件1804经由在半导体器件1804和目标衬底1802的电接触部之间的电键合部(例如电键合部1812)的形成而电气地耦合到目标衬底1802。在一些实施例中，半导体器件1804经由底部填充(UF)材料1862的涂敷和固化来机械地耦合到目标衬底1802。例如，UF材料1862可以经由本文讨论的多个实施例中的任一个(例如但不限于至少结合图17、图20、图21和图23讨论的那些实施例)进行涂敷和固化。其他实施例并不被限于此，以及机械耦合可以通过其他手段(例如但不限于设置在目标衬底1802和半导体器件1804中间的一个或更多个绝缘表面的化学键合)来生成，如结合图22所讨论的。在一些实施例中，各种电键合部(例如但不限于电键合部1812)可以通过本文讨论的任何电键合部退火方法、例如结合图16讨论的那些方法来退火。
在步骤1840，集成设备1880可以被定位成邻近另一个设备(例如板1890)，使得集成设备的I/O接触部(例如第一电接触部1882和第二电接触部1884)在空间上与板1890的I/O接触部(例如板1890的相对应的第三电接触部1892和第四电接触部1894)对准。注意，板1890可以是电路板，例如但不限于印刷电路板(PCB)。板1890可以是集成设备1880的封装的一部分。第三电接触部1892和第四电接触部1894可以是板1890的I/O接触部。因此，接触部1892/1894可以是集成设备1880的封装的I/O接触部。图18所示的各种电接触部可以包括一个或更多个电引线、引脚、I/O端口，等等。
在步骤1860，可以传输一个或更多个光子束(例如第一光子束1816和第二光子束1818)以提供将第一电接触部1882电气地键合到第三电接触部1892以及将第二电接触部1884电气地键合到第四电接触部1894的热能。如图18所示，由第一光子束816诱导的热能所生成的第一电键合部1872将第一电接触部1892电气地耦合到第三电接触部1892。第二电键合部1874将第二电接触部1884电气地耦合到第四电接触部1894。因此，集成设备1880电气地耦合到板1890，并且可以经由电键合部(例如但不限于电键合部1872和1874)从板1890传输以及接收电信号。
第一坡印亭矢量1866示出了第一光子脉冲1816的定向能量流。第二坡印亭矢量1868示出了第二光子脉冲1818的定向能量流。为了至少部分地照射电接触部1882、1884、1892和/或1894中的至少一个，坡印亭矢量1868和/或1868中的至少一个可以具有垂直于图18的平面的分量。在至少一个实施例中，坡印亭矢量1868和/或1868中的至少一个可以没有在图18的平面内的分量(或仅具有小分量)，并且坡印亭矢量1868和/或1868中的至少一个可以基本上垂直于图18的平面。在图18中未示出的实施例中，光子脉冲1816和/或1818中的至少一个可以至少部分地照射目标衬底1802、半导体器件1804和/或板1890中的至少一个以诱导局部化的热能。热能可以在目标衬底1802、半导体器件1804和/或板1890中的至少一个的主体中被诱导，并且流向被电气地耦合的电接触部。
在贯穿全文讨论的多个实施例中的任一个中，当经由由热能引起的电键合部的形成来将一个电接触部电气地耦合到另一个电接触部时，可以采用回流焊工艺(solderreflow process)。因此，焊接材料可以涂敷在两个电接触部之间的界面处的一个或更多个表面上。热能可以经由焊接材料的回流来引起电键合部。因此，为了形成电键合部1872/1874，可以采用回流焊方法，其中焊接材料被设置在第一电接触部1882和第三电接触部1892之间的界面处。附加焊接材料可以设置在第二电接触部1884和第四电接触部1894之间的界面处。由光子束1816/1818诱导的热能可以引起焊料回流以形成相对应的电键合部1872/1874。
为了控制与由光子束1816/1818诱导的热能相关联的热效应，如贯穿全文所讨论的，光子束1816/1818可以是光子脉冲。因此，可以调制和/或选择第一光子脉冲1816和/或第二光子脉冲1818的时域分布和/或空间分布以控制不利热效应。此外，可以调制光子脉冲1816/1818的扫描频率和/或脉冲频率以控制热效应。在其他实施例中，可以使用一个或更多个光子源(例如激光器)来同时或以交替的方式生成两个或更多个同时(或交替)的光子脉冲以形成电键合部。在又一些其他实施例中，为了进一步控制热效应，一次传输一个单光子脉冲，以将热能局部化在单个电接触部对处。也就是说，可以经由对第一光子脉冲1816的空间分布的调制来一次键合一对相对应的电接触部(例如第一电接触部1882和第三电接触部1892)。光子脉冲的脉冲频率和/或时域分布可以被调制以允许在连续脉冲之间的热耗散。时域分布(例如脉冲持续时间～100微秒)可以被选择成使得诱导的热能可以流动并通过各种半导体块体耗散足够的长度(例如几百微米)以到达被键合的电接触部。
用于经由多个脉冲激光来选择性地键合半导体器件的通用过程
图19示出了符合多个实施例的用于经由多个光子束来选择性键合半导体器件的增强过程流的一个实施例。过程1900的一些实施例的目的在于使用多个光子束或脉冲来形成电键合部和/或使电键合部退火，以及固化UF材料。例如，一个光子脉冲可以照射第一半导体器件(半导体器件1904)，而另一个光子脉冲可以照射第二半导体器件(例如目标衬底1902)。光子脉冲可以是相对的和/或同轴的光子脉冲。在一些实施例中，相对的光子束可以被脉冲和/或被扫描。相对的光子束的脉冲频率和/或扫描频率可以相似的或不同的。两个光子束的脉冲可以是基本上同相的(使得半导体器件1904和目标衬底1902被同时照射)。在其他实施例中，静态或动态地确定的相位差可以在两个光子束的脉冲中被插入。同样，在一些实施例中，两个光子束的扫描可以是同相的，而在其他实施例中，在两个束的扫描中存在相位差。
更特别地，过程1900可用于将目标衬底1902电气地耦合到半导体器件1904。在一些实施例中，过程1900可用于通过固化涂敷后的UF材料1962来将目标衬底1902机械地耦合到半导体器件1904，以及同时经由第一光子束1916和第二光子束1956来将目标衬底1902电气地耦合到半导体器件1904。过程1900的实施例可以通过调制光子束的时域分布和/或空间分布来控制和/或减轻与第一光子束1916和/或第二光子束1956提供的热能相关联的热效应。如在本文所讨论的，过程1900的多光子束布置可用于电气地耦合电接触部、使相对应的电键合部退火(经由图16的过程1600)和/或固化UF材料。
过程1900的步骤1920可以包括定位目标半导体器件(例如背板和/或目标衬底1902)。目标衬底1902包括多个电接触部，包括但不限于第一电接触部1996。在步骤1940，该过程可以包括将另一半导体器件(例如半导体器件1904)定位成邻近目标衬底1904。在一些实施例中，半导体器件1904可以是本文讨论的任何半导体器件，例如但不限于图8A-8B的LED器件810。因此，半导体器件1904可以包括设置在半导体器件1904的第一表面1906和第二表面1908之间的有源层1910(例如LED的一个或更多个量子阱的层)。半导体器件1904包括多个电接触部，包括但不限于第二电接触部1994。在目标衬底1902的电接触部和半导体器件1902的电接触部之间可以存在对应关系。例如，第一电接触部1996对应于第二电接触部1996。因此，当半导体器件1904定位成邻近目标衬底1904时，相对应的第一电接触部1996和第二电接触部1994的空间对准被形成。此外，当半导体器件1904定位成邻近目标衬底1902时且由于空间对准，相对应电接触部1996/1994的界面1998被形成。如贯穿全文所讨论的，可以在界面处涂敷焊接材料以实现用于第一电接触部1996和第二电接触部1994的电耦合的回流焊工艺。空间对准可以包括X、Y、R、顶端和/或倾斜对准。
目标衬底1902可以包括第一表面1928和第二表面1926。此外，目标衬底1902可以包括一个或更多个金属化层1920。在一些实施例中，一个或更多个金属化层1920可以设置在第二表面1936上或者至少非常靠近第二表面1936。在其他实施例中，一个或更多个金属化层1936中的至少一个可以设置在目标衬底1902的第一表面1928和第二表面1928中间。一个或更多个金属化层1920可以包括一个或更多个导电轨道和/或互连部(例如金属轨道)，其将目标衬底1902的电接触部电气地耦合到嵌在目标衬底1902内的电路。其他实施例并不被这样限制，且目标衬底1902和/或其他半导体器件1904可以是几乎任何半导体器件。当半导体器件1904定位成邻近目标衬底1902时，半导体器件1904的第二表面1908可以与目标衬底1902的第二表面1936相对。
在步骤1960，可以提供热能以在界面1998处形成电键合部1912。可以经由第一光子束1916来诱导键合热能的第一部分，以及可以经由第二光子束1956来诱导键合热能的第二部分。第一光子束1916可以入射在半导体器件1904的第一表面1906上和/或照射半导体器件1904的第一表面1906。第二光子束1956可以入射在目标衬底1902的第一表面1928上和/或照射目标衬底1902的第一表面1928。第一坡印亭矢量1966示出了第一光子束1916的定向能量流。第二坡印亭矢量1968示出了第二光子束1956的定向能量流。注意，第一坡印亭矢量1966的方向在与第二坡印亭矢量1968的方向相对的方向上。在图19所示的非限制性实施例中，第一坡印亭矢量1966和第二坡印亭矢量1968是基本上对准的矢量。因此，第一光子束1916和第二光子束1956可以是相对的同轴光子束。
如贯穿全文所讨论的，为了控制热效应，第一光子束1916和第二光子束1956中的每一个可以是光子脉冲。如贯穿全文所讨论的，为了进一步控制热效应，可以选择和/或调制第一光子脉冲1916和/或第二光子脉冲1956中的每一个的时域分布和/或空间分布。除了选择、调制和/或控制第一光子脉冲1916的时域分布和/或空间分布之外，还可以选择第一光子脉冲1916的光子的波长(或频率)，使得与第一光子脉冲1916相关联的至少相当大数量的激光辐射是在半导体器件1904的选定区域中被吸收。例如，可以选择第一光子脉冲1916的波长，使得第一光子脉冲1916的激光辐射基本上在设置在照射表面(例如半导体器件1904的第一表面1906)和半导体器件1904的有源层1910中间的区域中被吸收。第一光子脉冲1916的空间分布1918示意性地示出了半导体器件1904的其中第一光子脉冲1916的激光辐射基本上被吸收的区域。注意，第一光子脉冲1916的其中与第一光子脉冲1916相关联的激光辐射基本上被吸收的吸收区域(例如空间分布1918)设置在照射表面1906和有源层1910中间。因此，第一光子脉冲1916的激光辐射并不透射通过半导体器件1904的(位于有源层1910中的)量子阱。
更特别地，当半导体器件1904由砷化镓(GaAs)、氮化镓(GaN)或其他基于镓的化合物组成使得第一光子脉冲1916的激光辐射基本上在区域1618中被吸收(即，半导体器件1904的块体材料对光子束1916是相对不透明的)时，第一光子脉冲1916的光子的波长可以在紫外(UV)范围内。在至少一个实施例中，第一光子脉冲1916的波长可以小于360nm。在其他实施例中，第一光子脉冲1916的光子的波长可以在电磁(EM)频谱的可见区域内。在又一些其他实施例中，第一光子脉冲1916的光子的波长在EM光谱的红外(IR)区域内。例如，第一光子脉冲1916的光子源可以是二氧化碳(CO2)激光器，其中波长为大约10微米(例如中IR激光器)。
同样，可以选择第二光子脉冲1956的光子的波长，使得与第二光子脉冲1956相关联的至少相当大数量的激光辐射在目标衬底1902的选定区域中被吸收。例如，可以选择第二光子脉冲1956的波长，使得第二光子脉冲1956的激光辐射基本上在设置在照射表面(例如目标衬底1902的第一表面1928)和目标衬底1902的第二表面1936中间的区域中被吸收。在至少一个实施例中，选择第二光子脉冲1956的波长，使得第二光子脉冲1956的激光辐射基本上在金属化层1920和/或目标衬底1902的电接触部和/或半导体器件1904的电接触部中被吸收。第二光子脉冲1956的空间分布1938示意性地示出了目标衬底1902和目标衬底1902的电接触部的其中第二光子脉冲1956的激光辐射基本上被吸收的区域。注意，第二光子脉冲1956的吸收区域(例如空间分布1938)，其中与第二光子脉冲1956相关联的激光辐射基本上在金属化层1920和目标衬底1902的电接触部内被吸收。因此，诱导的热能可以耗散到被键合的电接触部的界面。
更特别地，可以选择第二光子脉冲1956的波长，使得目标衬底的块体材料对第二光子脉冲1956基本上是透明的。此外，可以选择第二光子脉冲1956的波长，使得金属化层1920的金属轨道对于第二光子脉冲1956基本上是不透明的。因此，如由空间分布1938所示的，第二光子脉冲1956的激光辐射基本上在金属化层1920和/或目标衬底1902的电接触部中被吸收。在一个实施例中，金属化层1936在目标衬底1902的第二表面1936下方大约15微米。因此，由第二光子脉冲1956诱导的热能基本上是在目标衬底1902的第二表面1936附近被诱导的。例如，当目标衬底1902的块体材料由硅(Si)组成时，第二光子脉冲1956的波长可以在EM光谱的IR范围内。在一个非限制性实施例中，第二光子脉冲1956的波长大于1300纳米。通过由同轴光子脉冲1916/1956诱导的热能的局部化，各种不利热效应被减轻或至少减少。
如贯穿全文所讨论的，为了控制热效应，可以基于热扩散长度来选择第一光子脉冲1916和第二光子脉冲1956中的每一个的时域分布和/或空间分布，该热扩散长度取决于激光辐射将透射通过的块体材料以及激光脉冲持续时间(例如时间脉冲宽度)和/或波长。如贯穿全文所讨论的，热扩散长度可以至少近似地按比例被建模为lt≈ξ(D·τ)1/2，其中D(热扩散率)取决于半导体材料的物理性质，τ表示时间脉冲宽度，以及ξ是取决于被照射器件的几何结构的几何因子(例如半导体器件1904或目标衬底1902的主体与薄膜对比关系)。在GaN LED的非限制性实施例中，DGaN≈0.43cm2s-1。在一些实施例中，第一光子脉冲1916和/或第二光子脉冲1956的时间脉冲宽度可以在1微秒到10微秒的范围内。在其他实施例中，第一光子脉冲1916和/或第二光子脉冲1956中的至少一个可以具有大约100纳秒的时间脉冲宽度。具有大约10ns脉冲的时间脉冲宽度的GaN的热扩散长度可以是大约6.5μm。在其他实施例中，时间脉冲宽度可以在10纳秒到1微秒的范围内，热扩散长度的相对应的范围为6.5μm到65μm。在又一些其他实施例中，时间脉冲宽度可以在1皮秒到10皮秒的范围内，相对应的热扩散长度范围为65纳米到200纳米。在又一些其他实施例中，具有大约100纳秒的时间脉冲的光子脉冲的扩散长度可以为大约12μm。注意，第一光子脉冲1916和第二光子脉冲1956可以被聚焦以将诱导的热能的组合局部化在选定电接触部处。
如图19所示，第一光子脉冲1916和第二光子脉冲1956可以同时被脉冲和/或传输。也就是说，第一光子脉冲1916和第二光子脉冲1956的脉冲可以是同相的，使得由每个光子脉冲诱导的热能被同时诱导。在其他实施例中，可以在脉冲第一光子脉冲1916和第二光子脉冲1956中引入相对相位差。例如，可以引入相对相位差为π/2、π或任何其他这样的相位值。在多个光子源的脉冲中引入相位差可以进一步控制不利热效应。
过程1900也可用于固化UF材料。图19示出了UF材料1962通过由第一光子脉冲1916诱导的热能和由第二光子脉冲1956诱导的热能的组合而被固化。在多个实施例中，当被诱导的热能加热时，未固化的UF材料1962的体积可以膨胀以封装第一电接触部1996、第二电接触部1994和电键合部1912。因此，可以与电键合部1912的形成同时地固化UF材料1962。同轴光子脉冲1916和1946可以实现热能的增强的局部化，并进一步减少不利热效应。
箭头1998示出了传输第一光子脉冲1916和第二光子脉冲1956中的每一个的光子源的扫描方向。因此，在光子脉冲1916/1956左边的电接触部电气地被键合，而在光子脉冲1916/1956右边的电接触部还没有被键合，因为扫描光子脉冲还没有提供形成电键合部所需的热能。如所提到的，如至少结合图16所讨论的，除了形成电键合部和固化UF材料之外，多个光子脉冲的同轴配置还可以用于使电键合部退火。
在步骤1980，传输第一光子脉冲1916的光子源可以扫描半导体器件1904的第一表面1906。传输第二光子脉冲1956的光子源可以扫描目标衬底1902的第一表面1928。步骤1960示出了半导体器件1904和半导体器件1906的第一表面1906的自顶向下视图。在步骤1980中还示出了扫描第一光子脉冲1916的近似束斑1922。如由箭头1924和1926所示的，扫描可以是1D扫描或2D扫描。
第一表面1906可以具有第一空间尺寸1932和第二空间尺寸1934。空间尺寸可以在厘米(cm)或毫米(mm)的数量级上。例如，在一个实施例中，第一空间尺寸1932可以是大约4mm，以及第二空间尺寸1934可以是大约5mm。在其他实施例中，空间维度1932/1934可以变化。图19可以是不按比例的。例如，相比于图19中所示，相对于空间尺寸1932/1934，束斑1922在特征尺寸和/或空间尺寸(例如空间脉冲宽度)方面可以明显更小。在一些实施例中，束斑1922的空间脉冲宽度可以小于0.5mm。如贯穿全文所讨论的，可以调制光子源和/或脉冲光子束的扫描频率和/或脉冲频率以进一步控制热效应。
用于经由等离子蚀刻和激光来固化预涂覆的底部填充材料的通用过程
图20示出了用于经由等离子体蚀刻和激光来固化预涂覆的底部填充(UF)材料的增强过程流的一个实施例。等离子体可以基于一种或更多种气体，例如但不限于O2、N2、氩气，等等。过程2000的实施例的目的在于预涂敷UF材料以使第一半导体器件(例如半导体器件2020)和第二半导体器件(例如目标衬底2040)的电耦合稳定。在过程2000中，可在形成“三明治结构”之前涂敷UF材料，该“三明治结构”形成在第一半导体器件和第二半导体器件的相对应的电接触部对之间的对准。也就是说，未固化的UF材料可以沉积在第一半导体器件、第二半导体器件或它们的组合上。未固化的UF材料可以经由一个或更多个光子束来固化，该一个或更多个光子束也用于电气地键合第一半导体器件和第二半导体器件的电接触部。在过程2000的其他实施例中，可以采用其他固化工艺。在过程2000的一些实施例中，可以经由等离子体蚀刻来移除预涂敷的和未固化的UF材料的多余部分。连续光子束或脉冲光子束可用于形成电键合部和使电键合部退火，以及固化UF材料。
更特别地，过程2000可用于固化已经涂敷到第一半导体器件和/或第二半导体器件中的至少一个的UF材料。在电气地耦合第一半导体器件和第二半导体器件之前，可以将UF材料涂敷到第一半导体器件或第二半导体器件中的至少一个。一旦被固化，UF材料就可以机械地耦合第一半导体器件和第二半导体器件。半导体器件的机械耦合可以增加在半导体器件之间的电耦合的可靠性。
在过程2000的一些实施例中，提供热能以固化UF材料。热能可以由连续或脉冲光子束提供。对于连续光子束，可以选择和/或调制光子束的空间分布以控制不利热效应(例如，由于半导体器件的CTE不匹配而导致第一半导体器件和第二半导体器件的电接触部的未对准)。对于脉冲光子束(例如光子脉冲)，可以选择或调制空间分布和/或时域分布中的一个或更多个以控制不利热效应。可以采用本文讨论的选择或调制光子束/脉冲的时域分布和/或空间分布的各种方法中的任一个。在一些实施例中，光子束或脉冲可以是激光束或激光脉冲。
在至少一个实施例中，所提供的热能的至少一部分可以通过在第一半导体器件和第二半导体器件的至少一对相对应的电接触部之间形成一个或更多个电键合部来电气地耦合第一半导体器件和第二半导体器件。也就是说，由光子脉冲提供的热能的一部分固化UF材料，而热能的另一部分在第一半导体器件的第一电接触部和第二半导体器件的第二电接触部之间形成电键合部。在一些实施例中，固化的UF材料可以在机械上使电耦合和/或电键合部稳定。如贯穿全文所讨论的，可以扫描传输光子束/脉冲的光子源，以跨第一半导体器件和/或第二半导体器件的相当大部分来均匀地提供热能。扫描脉冲光子束可以减少每单位时间提供的热能的总数量(因为在任何特定时刻只有半导体器件的一小部分被照射)。在两个半导体器件之间的电接触部之间的对准可以被保持，甚至在存在CTE不匹配的情形中也可以使该对准被保持。扫描光子源可以确保每对相对应的电接触部被键合，并且所涂敷的UF材料的至少相当大的部分被固化。
在一些实施例中，第一半导体器件可以是图20所示的半导体器件2020。半导体器件2020可以是几乎任何半导体器件，包括本文讨论的LED器件的多个实施例中的任一个。例如，半导体器件2020可以是具有小于100微米(μm)的特征尺寸的微发光二极管(μLED)。半导体器件2020可以被包括在显示设备中。显示设备可以被包括在头戴式设备中，该头戴式设备是虚拟现实设备、增强现实设备或混合现实设备中的至少一个。第二半导体器件可以是几乎任何其他半导体器件，例如但不限于目标衬底2040。目标衬底2040可以等同于或至少类似于本文讨论的任何目标衬底设备。因此，目标衬底2040可以是显示设备的背板。
如图20所示，半导体器件2020可以包括第一表面2032、第三表面2034和多个电接触部，包括但不限于第一电接触部2022。半导体器件2020的多个电接触部中的至少一些可以是和/或包括“焊料凸起部”型电接触部。半导体器件2020的多个电接触部中的至少一些可以由纳米多孔金(NPG)组成。半导体器件2020的多个电接触部中的至少一些可以由金、银等组成。
如图20所示，半导体器件2020的多个电接触部中的每一个可以从半导体器件2020的第一表面2032延伸并超出第一表面2032。因此，第一电接触部2022包括远侧部分2024和近侧部分2026。与第一电接触部2022的远侧部分2024相比，半导体器件2020的第一电接触部2022的近侧部分2026相对靠近半导体器件2020的第一表面2032。与半导体器件2020的近侧部分2026相比，半导体器件2020的第一电接触部2022的远侧部分2024相对远离半导体器件2020的第一表面2032。也就是说，第一电接触部2022的近侧部分2026比第一电接触部2022的较远的远侧部分2024更靠近第一表面2032。
此外，目标衬底2040可以包括第二表面2052、第四表面2054和多个电接触部，包括但不限于第二电接触部2042。类似于半导体器件2020，目标衬底2040的多个电接触部中的至少一些可以是“焊料凸起部”型电接触部。目标衬底2040的多个电接触部中的至少一些可以由纳米多孔金(NPG)组成。目标衬底2040的多个电接触部中的至少一些可以由金、银等组成。如图20所示，目标衬底2040的多个电接触部中的每一个从目标衬底2040的第二表面2052延伸并超出第二表面2052。因此，第二电接触部2042包括远侧部分2044和近侧部分2046。与第二电接触部2042的远侧部分2044相比，目标衬底2040的第二电接触部2042的近侧部分2046相对靠近目标衬底2040的第二表面2052。与第二电接触部2042的近侧部分2046相比，目标衬底2040的第二电接触部2042的远侧部分2044相对远离目标衬底2040的第二表面2052。也就是说，第二电接触部2042的近侧部分2046比第二电接触部2042的较远的远侧部分2044更靠近第二表面2052。
在过程2000的步骤2002，未固化的UF材料2060被沉积在目标衬底2040或半导体器件2020中的至少一个的至少一个表面上和/或涂敷到目标衬底2040或半导体器件2020中的至少一个的至少一个表面。在多个实施例中，可使用UF涂敷器设备和/或UF涂敷过程来涂敷和/或沉积未固化的UF材料2060。UF涂敷过程可包括旋涂过程、浸涂过程、刮片过程、喷涂过程等等。如图20所示，未固化的UF材料2060可以沉积在目标衬底2040的第二表面2052上。当沉积在目标衬底2040的第二表面2052上时，未固化的UF材料2060可以基本上覆盖第二表面2052并基本上封装目标衬底2040的第二电接触部2042。
在图20中未示出的其他实施例中，在步骤2002，未固化的UF材料2060可以沉积在半导体器件2020的第一表面2032上，以基本上覆盖第一表面2032并基本上封装半导体器件2020的第一电接触部2022。未固化的UF材料2060可包括远侧部分2062和近侧部分2064，其中未固化的UF材料2060的近侧部分2064比较远的远侧部分2062更靠近目标衬底2040的第二表面2052。未固化的UF材料2060的远侧部分2062可以是未固化的UF材料2060的多余部分。
在步骤2004，未固化的UF材料2060的远端或多余部分2062被移除以形成未固化的UF材料2060的被暴露层2066。对未固化的UF材料2060的多余部分2062的移除至少部分地暴露第二电接触部2042的远侧部分2044(或者未固化的UF材料2060的第一电接触部2022的远侧部分2024被涂覆到半导体器件2020的第一表面2032)。未固化的UF材料2060的多余部分2062可以经由蚀刻工艺移除。也就是说，可以通过暴露于蚀刻源(例如但不限于蚀刻等离子体)来移除多余部分2062。因此，可以经由等离子体蚀刻过程来移除未固化的UF材料2060的多余部分2062。例如，未固化的UF材料2060(或至少其多余部分2062)可暴露于等离子体源，该等离子体源蚀刻掉未固化的UF材料2060的多余部分2062，并形成(或暴露)未固化的UF材料2060的被暴露层2066。等离子体源的等离子体可以是射频(RF)氧等离子体。
除了蚀刻未固化的UF材料2060的多余部分2062之外，等离子体还可以使第二电接触部2042的被暴露的远侧部分2044的一个或更多个表面功能化。也就是说，等离子体可以增加第二电接触部2042的远侧部分2044的一个或更多个表面的润湿性质，使得第二电接触部2042在电键合部250的形成之前更容易粘附地键合到第一电接触部2022。通过第二电接触部2042的被暴露的远侧部分2044的一个或更多个表面的功能化，第一电接触部2022到第二电接触部2042的增强的粘附性键合为在电气地耦合之前在第一电接触部422和第二电接触部442之间的对准提供机械稳定性。也就是说，在电气地耦合第一电接触部422和第二电接触部442之前，通过暴露于等离子体材料来功能化第二电接触部242的一部分减小了在第一电接触部422和第二电接触部442之间的(由于与CTE不匹配相关联的热效应引起的)未对准的可能性。因此，功能化有助于控制或至少降低不利热效应的严重性。
在步骤2006，可以将半导体器件2020定位成邻近目标衬底2040，以形成半导体器件2020的第一电接触部2022与目标衬底2040的第二电接触部2042的空间对准。当被对准时，第一表面2032和第二表面2052可以是相对的表面，空隙2068被设置在第一表面2032和未固化的UF材料2060的被暴露层2066之间。第二电接触部2042的至少部分地被暴露的远侧部分2044相邻于第一电接触部2022的远侧部分2024。可以使用拾取和放置头(PPH)来将半导体器件2020定位成邻近目标衬底2040，并且形成半导体器件2020的第一电接触部2022与目标衬底2040的第二电接触部2042的空间对准。
此外，在步骤2006，向未固化的UF材料2060提供热能以固化未固化的UF材料2060。用阴影图案270标记的区域指示已经经由热能固化的UF材料260的一部分。热能增加了未固化的UF材料2060的体积(如经由阴影区域2070所示的)，并减少了设置在第一表面2032和未固化的UF材料260的被暴露层2066之间的空隙2068的体积。固化的UF材料2070使第一电接触部2022与第二电接触部2042的空间对准稳定。所提供的热能的至少一部分可以将第一电接触部2022的远侧部分2024电气地键合到第二电接触部2042的至少部分地被暴露的远侧部分2044。也就是说，热能的至少一部分可以形成电键合部2050，并在半导体器件2040和目标衬底2040之间形成电耦合。
在一些实施例中且为了生成热能，光子束2080可以被透射以照射半导体器件2020。在图20中未示出的其他实施例中，光子束2080可以被透射以照射目标衬底2040。在又一些其他实施例中，可以使用相对的和/或同轴的光子束(例如结合至少图19讨论的同轴的光子束)来既照射半导体器件2020又照射目标衬底2040，并生成热能的至少一部分。
可以选择光子束2080的光子的波长(或频率)，使得光子束2080的激光辐射在被照射的半导体器件2020或被照射的目标衬底2040的选定区域中被吸收。热能的相当大部分在半导体器件2020或被照射的目标衬底2040的吸收区域中被诱导。诱导的热能可以耗散或流到其它区域，以用于固化UF材料2060和/或形成电键合部(例如电键合部2050)。半导体器件2020的描影中的梯度指示诱导的热能远离吸收区域的流和到其中热能将固化UF材料并键合电接触部的区域的流的梯度。
在一些实施例中，半导体器件2020和/或目标衬底2040可以包括在半导体材料的半导体衬底(或主体)区域上分层堆积的半导体材料的外延层(例如epi层)。在一些实施例中，可以选择光子束2080的波长，使得光子束2080的激光辐射在半导体器件2020或目标衬底2040的外延层中被吸收。例如，光子束2080的光子可以是具有小于360纳米的波长的紫外(UV)光子。在其他实施例中，可以选择光子束2080的波长，使得光子束2080的激光辐射在半导体器件2020或目标衬底2040的电接触部中被吸收(例如，吸收区域可以在第一电接触2022和/或第二电接触2042中)。在这样的实施例中，光子可以是具有大于800纳米的波长的红外(IR)光子。因此，可以在半导体器件2020的外延层、目标衬底2040的外延层、第一电接触2024或第二电接触2042中的至少一个中生成和/或诱导热能的至少一部分。
如上面所提到的，光子束2080可以是光子脉冲。光子脉冲2080可以包括被调制以控制与热能相关联的热效应和/或第一电接触与第二电接触的空间对准、热的时域分布和/或空间分布。如贯穿全文所讨论的，光子脉冲2080的时域分布和/或空间分布可以基于与半导体器件2020或目标衬底2040相关联的热扩散率和几何结构。可以基于至少半导体器件2020和/或目标衬底2040的几何结构(例如，在半导体器件2020的第一电接触部2022和相邻电接触部之间的空间距离)来选择和/或调制时域分布和/或空间分布。
时域分布将热效应局部化到第一电接触部2022、第二电接触部2042和/或相邻于第二电接触部的未固化UF材料的部分(例如阴影区域2070)中的至少一个。局部化的热效应可包括降低未固化UF材料的局部化部分的粘度。如在阴影区域2070中所示的，局部化的热能可以增加未固化的UF材料的局部化部分的体积，使得未固化的UF 2060材料的局部化部分的至少一些在第二电接触部2042的至少部分地被暴露的远侧部分2044或第一电接触部2022的远侧部分2024的表面上流动。未固化的UF材料2060的局部化部分可以被局部化在第二电接触部2042和/或第一电接触部2022周围。也就是说，UF材料2060的降低的粘度和增加的体积可以“润湿”电接触部(例如第一电接触部2022和/或第二电接触部2042)的被暴露的表面。
更特别地，当UF材料2060被加热时，UF材料2060的体积增加以填充围绕电接触部的任何空隙和/或间隔。例如，在激光扫描期间，当UF材料2060膨胀时，间隔闭合，同时空气稳定地被移除。此外，当UF材料2060被加热到高于UF材料2060的玻璃转化温度时，UF材料2060的CTE可以增加。当半导体器件2020和/或目标衬底2040具有足够低的热导率和/或在电接触部之间的间距足够大到使得热效应可以是可接受的时，光子束2080可以是连续地操作的光子束。然而，当不利热效应是顾虑时(例如，当设备的热导率足够高和/或电接触部的间距足够小时)，光子束2080可以是脉冲光子束。例如，如果互连部(柱/凸起部)的直径足够小，则由CTE不匹配引起的热走离可能会出现在不同的间距处。减小互连部间距可以导致自动变薄的凸起部。
如在步骤2008中所示的，(脉冲或连续的)光子束2080可以是扫描光子束。因此，扫描光子束2080可以照射半导体器件2020的第三表面2034和/或目标衬底2040的第四表面2054中的至少一个并跨半导体器件2020的第三表面2034和/或目标衬底2040的第四表面2054中的至少一个来进行扫描。可以经由扫描脉冲激光源来提供扫描光子束2080。可以选择脉冲扫描激光束2080的脉冲频率和/或扫描频率以进一步控制热效应。在一些实施例中，目标衬底2040可以填充电路板，例如电路板2092。
用于经由激光来选择性地键合半导体器件并固化预涂覆的底部填充材料的通用 过程
图21示出了符合多个实施例的用于经由光子束来选择性地键合半导体器件并固化预涂敷的底部填充材料的增强过程流的一个实施例。在过程2100的实施例中，对预涂敷的UF材料采用两阶段固化工艺。两个UF固化阶段可以包括预固化阶段和固化阶段。在这样的实施例中，可以经由热固化工艺(例如，用紫外(UV)或红外(IR)光子束)来预固化预涂敷的UF材料。在预固化之后，可以经由激光烧蚀和/或激光磨蚀工艺来移除预固化的UF材料的多余部分。电接触部的电键合可以经由连续光子束或脉冲光子束形成。在一些实施例中，除了脉冲光子束电气地键合接触部之外或者作为脉冲光子束电气地键合接触部的替代，可以采用低温热压来在激光磨蚀工艺之后电气地键合电接触部。在第一半导体器件(例如半导体器件2120)和第二半导体器件(例如目标衬底2140)的电耦合之后(或之前)，可以经由室温(或低温)固化工艺来固化预固化的UF材料。例如，可以对第二固化阶段采用厌氧或湿气固化工艺。
更特别地，过程2100可用于固化已被涂敷到第一半导体器件和/或第二半导体器件中的至少一个的UF材料。在电气地耦合第一半导体器件和第二半导体器件之前，可以将UF材料预涂敷到第一半导体器件、第二半导体器件或它们的组合中的至少一个。一旦被固化，UF材料就可以机械地耦合第一半导体器件和第二半导体器件。半导体器件的机械耦合可以增加在半导体器件之间的电耦合的可靠性。
过程2100的多个实施例可以包括两阶段固化工艺。在第一阶段期间，可以预固化UF材料。也就是说，UF材料可以包括2阶段UF材料。预固化阶段可以包括紫外(UV)固化工艺、红外(IR)固化工艺或热固化工艺。第二阶段固化工艺可以包括室温或低温固化工艺。例如，第二阶段固化工艺可以包括在大约室温下执行的厌氧或湿气固化工艺。固化阶段可以包括使用厌氧粘合剂来固化预固化的UF材料。在其他实施例中，固化阶段可以包括采用湿气吸收过程来固化预固化的UF材料。
在预固化和固化阶段之间，两个半导体器件的电接触部可以经由连续地操作的光子束或脉冲光子束被键合，例如本文讨论的那些实施例。在预固化工艺之后和在电气地键合电接触部之前，可以经由激光磨蚀工艺(例如激光烧蚀工艺)来移除预固化UF材料的多余体积。激光磨蚀/烧蚀工艺可以暴露第一半导体器件或第二半导体器件中的至少一个的电接触部，以用于与另一个器件的电接触部键合。激光磨蚀工艺可以在预固化的UF材料的远侧部分上形成平坦表面。也就是说，激光磨蚀可以使预固化的UF材料的表面平坦。
在一些实施例中，第一半导体器件可以是图21所示的半导体器件2120。半导体器件2120可以是几乎任何半导体器件，包括本文讨论的LED器件的多个实施例中的任一个。例如，半导体器件2120可以是具有小于100微米(μm)的特征尺寸的微发光二极管(μLED)。半导体器件2120可以被包括在显示设备中。显示设备可以被包括在头戴式设备中，该头戴式设备是虚拟现实设备、增强现实设备或混合现实设备中的至少一个。第二半导体器件可以是几乎任何其他半导体器件，例如但不限于目标衬底2140。目标衬底2140可以等同于或至少类似于本文讨论的任何目标衬底器件。因此，目标衬底2140可以是显示设备的背板。
如图21所示，半导体器件2120可以包括第一表面2132、第三表面2134和多个电接触部，包括但不限于第一电接触部2122。半导体器件2120的多个电接触部中的至少一些可以是和/或包括“焊料凸起部”型电接触部。在一些实施例中，半导体器件2120的多个电接触部可以由可变形和/或柔韧的导电材料组成。例如，半导体器件2120的多个电接触部中的至少一些可以由可变形纳米多孔金(NPG)组成。在其他实施例中，半导体器件2120的多个电接触部中的至少一些可以由可变形的金和/或可变形的银组成。可以使用其他可变形的导电材料来制造半导体器件2120的多个电接触部。
如图21所示，半导体器件2120的多个电接触部中的每一个可以从半导体器件2120的第一表面2132延伸并超出第一表面2132。因此，第一电接触部2122包括远侧部分2124和近侧部分2126。与第一电接触部2122的远侧部分2124相比，半导体器件2120的第一电接触部2122的近侧部分2126相对靠近半导体器件2120的第一表面2132。与半导体器件2120的近侧部分2126相比，半导体器件2120的第一电接触部2122的远侧部分2124相对远离半导体器件2120的第一表面2132。也就是说，第一电接触部2122的近侧部分2126比第一电接触部2122的较远的远侧部分2124更靠近第一表面2132。
此外，目标衬底2140可以包括第二表面2152、第四表面2154和多个电接触部，包括但不限于第二电接触部2142。类似于半导体器件2120，目标衬底2140的多个电接触部中的至少一些可以是“焊料凸起部”型电接触部。在一些实施例中，目标衬底2140的多个电接触部可以由可变形和/或柔韧的导电材料组成。例如，目标衬底2140的多个电接触部中的至少一些可以由可变形纳米多孔金(NPG)组成。目标衬底2140的多个电接触部中的至少一些可以由可变形的金、银等组成。
如图21所示，目标衬底2140的多个电接触部中的每一个从目标衬底2140的第二表面2152延伸并超出第二表面2152。因此，第二电接触部2142包括远侧部分2144和近侧部分2146。与第二电接触部2142的远侧部分2144相比，目标衬底2140的第二电接触部2142的近侧部分2146相对靠近目标衬底2140的第二表面2152。与第二电接触部2142的近侧部分2146相比，目标衬底2140的第二电接触部2142的远侧部分2144相对远离目标衬底2140的第二表面2152。也就是说，第二电接触部2142的近侧部分2146比第二电接触部2142的较远的远侧部分2144更靠近第二表面2152。
在过程2100的步骤2102，可以定位目标衬底2140。在步骤2104，未固化的UF材料2160被沉积在目标衬底2140或半导体器件2120中的至少一个的至少一个表面上和/或涂敷到目标衬底2140或半导体器件2120中的至少一个的至少一个表面上。在多个实施例中，可使用UF涂敷器设备和/或UF涂敷过程来涂敷和/或沉积未固化的UF材料2160。UF涂敷过程可包括旋涂过程、浸涂过程、刮片过程、喷涂过程等等。如图21所示，未固化的UF材料2160可以沉积在目标衬底2140的第二表面2152上。当沉积在目标衬底2140的第二表面2152上时，未固化的UF材料2160可以基本上覆盖第二表面2152并基本上封装目标衬底2140的第二电接触部2142。
在图21中未示出的其他实施例中，在步骤2104，未固化的UF材料2160可以沉积在半导体器件2120的第一表面2132上以基本上覆盖第一表面2132并基本上封装半导体器件2120的第一电接触部2122。未固化的UF材料2160可包括远侧部分2162和近侧部分2164，其中未固化的UF材料2160的近侧部分2164比较远的远侧部分2162更靠近目标基底2140的第二表面2152。未固化的UF材料2160的远侧部分2162可以是未固化的UF材料2160的多余部分。
在步骤2106，热能可以被施加到未固化的UF材料2160以预固化UF材料2060。也就是说，UF预固化装置可以采用热固化工艺来预固化未固化的UF材料2160。在步骤2104和步骤2106中UF材料2160的描影的不同密度示出了从步骤2104中的未固化UF材料到步骤2106的预固化UF材料2160的转变。热能可以由光子源(未在图21中示出)提供。光子源可以提供光子束(未在图21中示出)。步骤2106的光子束可以是扫描光子束。例如贯穿全文讨论的那些实施例，光子束可以是连续地操作的光子束或脉冲光子束。可以选择光子脉冲的时域分布和/或空间分布来控制不利热效应。光子束可以由激光设备提供。在光子束中的光子的波长可以在紫外(UV)范围内。在至少一个实施例中，波长可以小于360nm。在其他实施例中，光子的波长可以在电磁(EM)光谱的可见区域内。在又一些其他实施例中，光子的波长在EM光谱的红外(IR)区域内。例如，光子源可以是二氧化碳(CO2)激光器，其中波长为大约10.6微米(例如中IR激光器)。热能可以由除光子束以外的源提供。
在步骤2108，可以执行激光磨蚀和/或激光烧蚀工艺以移除UF材料2160的多余部分2162。激光烧蚀工艺可以包括用光子束2180照射预固化的UF材料2060的多余部分2162。光子束2180可以由烧蚀装置(例如激光设备)提供。光子束2180可以是如由扫描箭头2182所指示的扫描光子束。烧蚀光子束2180可以跨多余部分2162进行扫描以移除预固化的UF材料2160的多余部分2162。烧蚀多余部分2162可以形成预固化的UF材料2160的平坦表面2166，其至少部分地暴露第二电接触部2142的远侧部分2144。扫描光子束2180可以如贯穿全文所讨论地连续地被操作或脉冲以控制不利热效应。
在步骤2110，半导体器件2120可以定位成邻近目标衬底2040以形成第一电接触部2122与第二电接触部2142的空间对准。半导体器件2120的第一表面2132和目标衬底2040的第二表面2152可以是相对的表面。第二电接触部2142的被暴露的远侧部分2144相邻于第一电接触部2122的远侧部分2124。可以使用拾取和放置头(PPH)来定位半导体器件2120。
此外，在步骤2110，可以通过将第二电接触部2142的至少部分地被暴露的远侧部分2144键合到第一电接触部2122的相邻远侧部分2124来形成在半导体器件2120和目标衬底2140之间的电耦合。也就是说，如在步骤2112中所示的，可以在第一电接触部2122和第二电接触部2142之间形成电键合部2150。将第二电接触部2142的被暴露的远侧部分2144键合到第一电接触部2122的相邻远侧部分2124可以由附加热能引起。附加热能可以由附加光子束(未在图21中示出)生成。附加光子束可以照射半导体器件2120的第三表面2134或目标衬底2140的第四表面2054中的至少一个。附加光子束可以是连续地操作的光子束或脉冲光子束。如贯穿全文所讨论的，脉冲光子束可以包括被选择和/或调制以控制与由附加光子束提供的附加热能相关联的不利热效应的时域分布和/或空间分布。在一些实施例中，除了脉冲光子束电气地键合接触部之外或者作为脉冲光子束电气地键合接触部的替代，可以采用低温热压来在激光磨蚀过程之后电气地键合电接触部。也就是说，电键合可以至少部分地由低温热压键合过程引起。预固化阶段的厌氧粘合剂可以实现或增强热压过程。
在步骤2112，可以固化预固化的UF材料2160。固化的UF材料2160可以在机械上使在半导体器件2120和目标衬底2140之间的电耦合稳定。可以使用固化装置来固化预固化的UF材料2060。在步骤2110和2112中的UF材料2160的描影的差异指示从预固化的UF材料到固化的UF材料的转变。固化装置可以采用室温UF固化工艺来固化预固化的UF材料2160。例如，可以在室温(或接近室温)下采用厌氧和/或湿气固化工艺。
用于经由激光和介电层的化学键合来选择性地键合半导体器件并在机械上使电 键合部稳定的通用过程
图22示出了用于经由激光和介电层的化学键合来选择性地键合半导体器件并在机械上使电键合部稳定的增强过程流的一个实施例。在过程2200的实施例中，在第一半导体器件(例如半导体器件2220)和第二半导体器件(例如目标衬底2240)之间的电键合部可以在不使用UF材料的情况下在机械上被稳定。绝缘(或介电)层可以在第一半导体器件和第二半导体的表面上形成。可以经由等离子体活化来使绝缘层活化。当被压缩在一起时，经活化的绝缘层可以至少部分地化学地键合(例如共价键)，以在电气地键合之前在第一半导体器件和第二半导体器件之间形成至少稍微稳定的机械耦合。绝缘层的化学键合使在第一半导体器件和第二半导体器件的相对应的电接触部之间的对准稳定。由于对准的稳定化，可以减轻在电键合期间导致电接触部的未对准的不利热效应。可以采用连续光子束或脉冲光子束来形成电键合部，这取决于第一半导体器件和/或第二半导体器件的热性质。
如上面所提到的，过程2200可用于使电键合部稳定而不使用底部填充(UF)材料。不是UF材料，第一半导体器件(例如半导体器件2220)和第二半导体器件(例如目标衬底2040)可以在被电气地耦合之前经由与在半导体器件2220和目标衬底2240的介电表面(例如绝缘层2236和绝缘层2256)上的化学键合相关联的粘附力来至少弱机械键合。为了增加化学地键合介电表面的亲和力，绝缘层2236和绝缘层2256中的每一个可以经由等离子体活化工艺被活化和/或功能化。在经由在半导体器件2020和目标衬底2040“三明治结构”上的压缩力的施加进行初始机械键合之后，可以如贯穿全文所讨论的，使用局部化的热源(例如连续光子束或脉冲光子束)来形成电键合部。
半导体器件2220可以是几乎任何半导体器件，包括本文讨论的LED器件的多个实施例中的任一个。例如，半导体器件2220可以是具有小于100微米(μm)的特征尺寸的微发光二极管(μLED)。半导体器件2220可以被包括在显示设备中。显示设备可以被包括在头戴式设备中，该头戴式设备是虚拟现实设备、增强现实设备或混合现实设备中的至少一个。目标衬底2240可以等同于或至少类似于本文讨论的任何目标衬底设备。因此，目标衬底2240可以是显示设备的背板。
如图22所示，半导体器件2220可以包括第一表面2232、第三表面2234和多个电接触部，包括但不限于第一电接触部2222。半导体器件2220的多个电接触部中的至少一些可以是和/或包括“焊料凸起部”型电接触部。在一些实施例中，半导体器件2220的多个电接触部可以由可变形和/或柔韧的导电材料组成。例如，半导体器件2220的多个电接触部中的至少一些可以由可变形纳米多孔金(NPG)组成。在其他实施例中，半导体器件2220的多个电接触部中的至少一些可以由可变形的金、银等等组成。可以使用其他可变形的导电材料来制造半导体器件2220的多个电接触部。
如图22所示，半导体器件2220的多个电接触部中的每一个可以从半导体器件2220的第一表面2232延伸并超出第一表面2232。因此，第一电接触部2222可以包括远侧部分和近侧部分。与第一电接触部2222的远侧部分相比，半导体器件2220的第一电接触部2222的近侧部分相对靠近半导体器件2220的第一表面2232。与半导体器件2220的近侧部分相比，半导体器件2220的第一电接触部2222的远侧部分相对远离半导体器件2220的第一表面2232。也就是说，第一电接触部2222的近侧部分比第一电接触部2222的较远的远侧部分更靠近第一表面2232。
此外，目标衬底2240可以包括第二表面2252、第四表面2254和多个电接触部，包括但不限于第二电接触部2242。类似于半导体器件2220，目标衬底2240的多个电接触部中的至少一些可以是“焊料凸起部”型电接触部。在一些实施例中，目标衬底2240的多个电接触部可以由可变形和/或柔韧的导电材料组成。例如，目标衬底2240的多个电接触部中的至少一些可以由可变形纳米多孔金(NPG)组成。目标衬底2240的多个电接触部中的至少一些可以由可变形的金、银等组成。
如图22所示，目标衬底2240的多个电接触部中的每一个从目标衬底2240的第二表面2252中的凹处(recession)、凹陷(depression)、凹坑(divot)和/或井(well)延伸并超出该凹处、凹陷、凹坑和/或井。由于在目标衬底2240的第二表面2252中的凹处、凹陷、凹坑和/或井，空隙2248在目标衬底2040的第二电接触部2242周围形成。更特别地，空隙2284设置在第二绝缘层2252的一部分和第二接触部2242之间。第二电接触部2242包括远侧部分和近侧部分。与第二电接触部2242的远侧部分相比，目标衬底2240的第二电接触部2242的近侧部分相对靠近目标衬底2240的第二表面2252。与第二电接触部2242的近侧部分相比，目标衬底2240的第二电接触部2242的远侧部分相对远离目标衬底2240的第二表面2252。也就是说，第二电接触部2242的近侧部分比第二电接触部2242的较远的远侧部分更靠近第二表面2252。
第一绝缘层2236可以形成在半导体器件2220的第一表面2032的至少一部分上。第一绝缘层2236可以覆盖半导体器件2220的第一表面2032的该至少一部分，并且暴露半导体器件2220的第一接触部2222的远侧部分。第二绝缘层2256可以形成在目标衬底2240的第二表面2052的至少一部分上。第二绝缘层2256可以覆盖第二表面2052的该至少一部分，并暴露目标衬底2240的第二接触部2242的远侧部分。
一个或更多个制造设备可以形成第一绝缘层2236和第二绝缘层2256。第一绝缘层2236和第二绝缘层2256可以由几乎任何绝缘和/或介电材料形成。在一些实施例中，第一绝缘层2236和第二绝缘层2256中的一个或两个可以至少部分地由二氧化硅(SiO2)、基于聚合物的绝缘钝化层和/或另一介电氧化物组成。在第二表面2252上形成第二绝缘层2256可以至少部分地形成设置在第二绝缘层2256的一部分和第二电接触部2242之间的空隙2250。在图22中未示出的替代实施例中，半导体器件2220的第一电接触部2222可以在半导体器件2220的第一表面2232中的凹陷、凹坑和/或井中凹进。因此，第一电接触部2222可以至少部分地被空隙而不是第二电接触部2242包围。在一些实施例中，半导体器件2220和目标衬底240中的每一个的电接触部可以在半导体器件2220的第一表面2232和/或目标衬底2040的第二表面2252中的凹陷、凹坑和/或井中凹进。
在步骤2202，可以将等离子体活化工艺应用于第一绝缘层2236和/或第二绝缘层2256。也就是说，可以将等离子体施加到半导体器件2220的第一绝缘层2036和目标衬底2240的第二绝缘层2256。将第一绝缘层2236和第二绝缘层2236暴露于等离子体可以使第一绝缘层2236和第二绝缘层2256中的每一个活化。使绝缘层2236和2256活化可以增强对化学地键合(例如，用共价键)绝缘层2236和2256的亲和力。更特别地，在步骤2204中，等离子体可以平坦化经活化的第一绝缘层2236和经活化的第二绝缘层2256变得平坦，以增强经活化的第一绝缘层2236和经活化的第二绝缘层2256的化学键合。等离子体可以由等离子体装置(例如但不限于等离子体源)施加。
在步骤2204，半导体器件2220可以定位成邻近目标衬底2240，以形成半导体器件2220的第一接触部2222与目标衬底2240的第二接触部2242的空间对准。半导体器件2220的经活化的第一绝缘层2236和目标衬底2240的第二绝缘层2256可以是相邻的和/或相对的层。目标衬底2240的第二接触部2242的被暴露的远侧部分可以与半导体器件2220的第一接触部2222的被暴露的远侧部分相邻。拾取和放置头(PPH)可用于将半导体器件2220定位成邻近目标衬底2240。
此外，在步骤2204，可以通过将半导体器件2220的经活化的第一绝缘层2256化学地键合到目标衬底2240的经活化的第二绝缘层2256来形成在半导体器件2220和目标衬底2240之间的机械耦合。更特别地，在步骤2204，可以向半导体器件2220或目标衬底2240中的至少一个施加压力。压缩力可以催化和/或活化半导体器件2220的经活化的第一绝缘层2236到目标衬底2240的经活化的第二绝缘层2256的化学键合(例如共价键)。化学键合可以至少提供半导体器件2220到目标衬底2240的部分机械耦合。可以使用PPH来提供压缩力。
如上面所提到的，第二电接触部2242(和/或第一电接触部2222)可以由可变形的导电材料(例如NPG、金、银等等)组成。因此，压缩力可以使第一电接触部2222和/或第二电接触部2242中的至少一个的形状变形。可以在室温或低温下施加压缩力。当第一电接触部2222和/或第二电接触部2242的形状变形时，第一电接触部2222和/或第二电接触部2242的被移位的导电材料(例如，形成变形形状的材料)可以至少部分地填充空隙2250，如在步骤2204中所示。例如，第一电接触部2222和/或第二电接触部2242中的至少一个的形状可以被“拉平(flattened-out)”和加宽以至少部分地填充空隙2250。在一些实施例中，将第一半导体器件2220定位成邻近目标衬底2240并在半导体器件2220和目标衬底2240之间形成机械耦合可以在室温和大气压力下被执行。
在步骤2206，通过经由诱导分别被局部化到第一电接触部2222和第二电接触部2242的热能来将第二接触部2242的被暴露的远侧部分电气地键合到第一接触部2222的相邻远侧部分，可以产生在半导体器件2220和目标衬底2240之间的电耦合。在半导体器件2220和目标衬底2240之间的机械耦合(例如，由第一绝缘层2236和第二绝缘层2256的共价键合提供)在机械上使电耦合稳定。诱导的热能可以是通过光子束2280诱导的。光子束2280可以是连续地操作的光子束或光子脉冲。光子束和/或光子脉冲2280可以包括被选择来控制与热能相关联的热效应的时域分布和/或空间分布。控制热效应可以包括将热能局部化到第一接触部2222和第二接触部2242。电耦合设备(例如光子源和/或激光器)可以提供热能。光子源可以是扫描光子源和/或扫描激光器。热能可以被局部化。半导体器件2220的描影中的梯度指示诱导的热能远离吸收区域的流和到其中热能将键合电接触部的区域的流中的局部化梯度。
尽管如图22所示的光子束2280照射半导体器件的第三表面2234，但是光子束2280可以被传输以照射目标衬底2240的第四表面2254。在一些实施例中，如至少结合图19的实施例所讨论的，可以使用多个光子束来电气地耦合半导体器件2220和目标衬底2240。光子脉冲2280可以通过脉冲光子束进行传输，该脉冲光子束跨半导体器件2220的第三表面2234和/或目标衬底2240的第四表面2254中的至少一个来进行扫描。
在一些实施例中，半导体器件2220和目标衬底2240可以在晶圆级处经由过程2200机械地和/或电气地被耦合。也就是说，半导体器件2220可以是被包括在第一半导体晶圆中的第一预切割半导体裸片。目标衬底2240可以是被包括在第二半导体晶圆中的第二预切割半导体裸片。将第一半导体器件2220定位成邻近目标衬底2240可以包括将第一半导体晶圆定位成邻近第二半导体晶圆。
过程2200提供了当将半导体器件2220电气地耦合到目标衬底2240时的各种益处和/或优点。例如，半导体器件2220可以在室温和/或大气压力下定位成靠近目标衬底2240。化学地键合的第一绝缘层2236和第二绝缘层2256的组合封装电气地键合的第一电接触部2222和第二电接触部2242。因此，可以至少部分地减少和/或减轻与第一电接触部2222和第二电接触部2242相关联的电迁移过程。不需要UF材料来重新分布与CTE不匹配相关联的热机械应力。此外，电接触部可以更小，以更容易实现制造。
用于经由激光和预涂敷的底部填充材料来选择性地键合半导体器件和在机械上 使电键合部稳定的通用过程
图23示出了符合多个实施例的用于经由光子束和预涂敷的底部填充材料来选择性地键合半导体器件并在机械上使电键合部稳定的增强过程流的一个实施例。在过程2300的实施例中，可以使用预涂敷的UF材料来使第一半导体器件和第二半导体器件(例如目标衬底2340)的电接触部的预键合对准稳定。第一半导体器件或第二半导体器件中的一个的电接触部可以由可变形的导电材料(例如纳米多孔金、金、银等等)形成。半导体器件2320或目标衬底2340中的至少一个的可变形电接触部可以被形成为“尖”或锥形形状。在一些实施例中，半导体器件2320或目标衬底2340中的一个具有“尖”可变形接触部，而半导体器件2320或目标衬底2340中的另一个具有“平坦的”接触部。未固化的UF材料可以预涂敷到具有“平坦的”接触部的器件(例如半导体器件2320或目标衬底2340)。预涂敷和未固化的UF材料可以基本上封装“平坦的”电接触部。在图23所示的非限制性实施例中，半导体器件2320具有“尖”可变形接触部，并且未固化的UF材料被预涂敷以基本上覆盖或封装目标衬底2340的“平坦的”电接触部。在图23中未示出的另一实施例中，目标衬底2340具有“尖”可变形接触部，并且未固化的UF材料被预涂敷以基本上覆盖或封装第一半导体器件2320的“平坦的”电接触部。
可以通过将半导体器件2320的“尖”电接触部与目标衬底2340的相对应的“平坦的”接触部(基本上由预涂敷的未固化UF材料封装)对准来形成半导体器件2320和目标衬底2340“三明治结构”2390。可以经由压缩力来压缩“三明治结构”2390。可以在室温或低温下施加压缩力。当被压缩时，“尖”接触部充当楔形物，以“犁”走(或转移)封装相对应的平坦电接触部的未固化UF材料的至少一部分。可以在压缩期间施加(例如，来自连续光子束或脉冲光子束的)局部化的热能。局部化的热能使“尖”电接触部变形并“变平”。当“尖”电接触部变形时，附加UF材料被转移。局化的热能键合电接触部并固化UF材料。因为“尖”接触部在压缩、键合和固化期间被“拉平”，所以这样的实施例能耐受所制造的电接触部的高度和形状的变化。
半导体器件2320可以是基本上任何半导体器件，包括本文讨论的LED器件的多个实施例中的任一个。例如，半导体器件2320可以是具有小于100微米(μm)的特征尺寸的微发光二极管(μLED)。半导体器件2320可以被包括在显示设备中。显示设备可以被包括在头戴式设备中，该头戴式设备是虚拟现实设备、增强现实设备或混合现实设备中的至少一个。目标衬底2340可以等同于或至少类似于本文讨论的任何目标衬底设备。因此，目标衬底2340可以是显示设备的背板。
如图23所示，半导体器件2320可以包括第一表面2332、第三表面2334和多个电接触部，包括但不限于第一电接触部2322。半导体器件2320的多个电接触部中的至少一些可以是和/或包括“焊料凸起部”型电接触部。在一些实施例中，半导体器件2320的多个电接触部可以由可变形和/或柔韧的导电材料组成。例如，半导体器件2320的多个电接触部中的至少一些可以由可变形纳米多孔金(NPG)组成。在其他实施例中，半导体器件2320的多个电接触部中的至少一些可以由可变形的金、银等等组成。可以使用其他可变形的导电材料来制造半导体器件2320的多个电接触部。
如图23所示，半导体器件2320的多个电接触部中的每一个可以从半导体器件2320的第一表面332延伸并超出该第一表面。因此，第一电接触部2322包括远侧部分2324和近侧部分2326。与第一电接触部2322的远侧部分2324相比，半导体器件2320的第一电接触部2322的近侧部分2326相对靠近半导体器件2320的第一表面2332。与半导体器件2320的近侧部分2326相比，半导体器件2320的第一电接触部2322的远侧部分2324相对远离半导体器件2320的第一表面2332。也就是说，第一电接触部2322的近侧部分2326比第一电接触部2322的较远的远侧部分2324更靠近第一表面2332。
更特别地，半导体器件2320的电接触部可以被形成为使得半导体器件2320的电接触部(包括但不限于第一电接触部2322)的形状是“尖”和/或锥形形状。也就是说，第一电接触部2322的形状可以沿着基本上垂直于半导体器件2320的第一表面2332(和第三表面2334)的轴2328逐渐变细。第一电接触部2322的近侧部分2326设置在第一表面2332和第一电接触部2322的远侧部分2324中间。第一电接触部2322的横截面可以是锥形的。例如，第一电接触部2322的远侧部分2324的横截面(例如，基本上垂直于图23的平面的横截面)的面积小于第一电接触部2322的近侧部分2326的横截面(例如，基本上垂直于图23的平面的横截面)的面积。第一电接触部2322的近侧部分2326的横截面和第一电接触部2322的远侧部分2324的横截面中的每一个基本上垂直于轴2328。
此外，目标衬底2340可以包括第二表面2352、第四表面2354和多个电接触部，包括但不限于第二电接触部2342。类似于半导体器件2320，目标衬底2340的多个电接触部中的至少一些可以是“焊料凸起部”型电接触部。在一些实施例中，目标衬底2340的多个电接触部可以由可变形和/或柔韧的导电材料组成。例如，目标衬底2340的多个电接触部中的至少一些可以由可变形纳米多孔金(NPG)组成。目标衬底2340的多个电接触部中的至少一些可以由可变形的金、银等等组成。在一些实施例中，目标衬底2340的电接触部比半导体器件2320的电接触部是更不可变形的和/或更不柔韧的。
如图23所示，目标衬底2340的多个电接触部中的每一个从目标衬底2340的第二表面2352延伸并超出第二表面2352。因此，第二电接触部2342包括远侧部分和近侧部分。与第二电接触部2342的远侧部分相比，目标衬底2340的第二电接触部2342的近侧部分相对邻近目标衬底2340的第二表面2352。与第二电接触部2342的近侧部分相比，目标衬底2340的第二电接触部2342的远侧部分相对远离目标衬底2340的第二表面2352。也就是说，第二电接触部2342的近侧部分比第二电接触部2342的较远的远侧部分更靠近第二表面2352。
更特别地，目标衬底2340的电接触部可以被形成为使得目标衬底2340的电接触部(包括但不限于第二电接触部2342)的形状是“平坦”和/或均匀的形状。例如，第二电接触部的形状可以是“圆盘(puck)”或平坦的“盘(disk)”形状。也就是说，第二电接触部2342的形状可以沿着基本上垂直于目标衬底2340的第二表面2352(和第四表面2354)的轴2348是均匀的。第二电接触部2342的近侧部分设置在第二表面2352和第二电接触部2342的远侧部分中间。第二电接触部2342的横截面可以是基本上均匀的。例如，第二电接触部2342的远侧部分的横截面(例如，基本上垂直于图23的平面的横截面)的面积可以基本上等于第二电接触部2342的近侧部分的横截面(例如，基本上垂直于图23的平面的横截面)的面积。第二电接触部2342的近侧部分的横截面和第二电接触部2342的远侧部分的横截面中的每一个基本上垂直于轴2348。一个或更多个制造设备可以形成半导体器件2320的第一电接触部2322和目标衬底2340的第二电接触部2342。
在过程2300的步骤2302，未固化的UF材料2360可以被沉积在目标衬底2340的第二表面2352上和/或涂敷到目标衬底2340的第二表面2352。UF涂敷器可以涂敷和/或沉积未固化的UF材料2360。一旦被涂敷，未固化的UF材料2360就可以基本上覆盖第二表面2352，并且基本上封装目标衬底2340的第二电接触部2342。在其他实施例中，半导体器件2320的电接触部是“平坦”和/或均匀的电接触部。在这样的实施例中，目标衬底2340的电接触部可以是“尖的”和/或锥形的。在这样的实施例中，在步骤2302，未固化的UF材料2360可以被沉积在半导体器件2320的第一表面2332上和/或涂敷到半导体器件2320的第一表面2332。未固化的UF材料2360可以基本上覆盖第一表面2332，并且基本上封装半导体器件2320的第一电接触部2322。在这样的实施例中，半导体器件2320的电接触部可以比目标衬底2340的电接触部是更不可变形的和/或更不柔韧的。
在步骤2304，半导体器件2320可以定位成邻近目标衬底2340，以形成半导体器件2320的第一接触部2322与目标衬底2340的第二接触部2342的空间对准。邻近目标衬底2340的半导体器件2320可以在室温和/或大气压力下被执行。可以使用拾取和放置头(PPH)来定位半导体器件2320。半导体器件2320的第一表面2332和目标衬底2340的第二表面2352可以是相对的表面。当第一电接触部2322的锥形远侧部分2324与第二电接触部2342的远侧部分进入物理接触使得第二电接触部2342的远侧部分相邻于第一电接触部2322的远侧部分2324时，半导体器件的第一电接触部2322的锥形形状转移封装目标衬底2340的第二电接触部2342的未固化UF材料2360的至少一部分。
如在步骤2304的图示中所示的，当半导体器件2320定位成邻近目标衬底2340时，设置在未固化的UF材料2360和半导体器件2320的第一表面2332之间的空隙2392被形成。此外，在步骤2304，PPH或另一制造装置可以向半导体器件2320或目标衬底2040中的至少一个施加压缩力。可以在室温或低温下施加压缩力。如在步骤2304中所示，压缩力可以使第一电接触部2322(或可选地，第二电接触部2342)的锥形形状变形。压缩力可以稍微“拉平”第一电接触部2322的“尖”形状。
在步骤2306，提供热能。热能源可以提供热能。热能的一部分可以固化未固化的UF材料2360。如在步骤2306的图示中所示，热能可以进一步使第一电接触部2322的锥形形状变形。注意，第一电接触部2322的变形形状(如在步骤2306的图示中所示)比第一电接触部2322的锥形形状(如在步骤2302中所示)是更不锥形的。第一电接触部2322的变形形状转移未固化的UF材料2360的附加部分，其基本上封装第二电接触部2342。热能可以进一步“拉平”第一电接触部2322的“尖”形状，以及固化UF材料2360并将“拉平”的第一电接触部2322电气地键合到第二电接触部2342。当第一电接触部2322的“尖”形状被拉平时，更多的UF材料2360被转移。此外，热能可以进一步使第一电接触部2322的可变形材料变软和/或进一步使UF材料2360变软。转移UF材料2360可以进一步增加第一电接触部4222和第二电接触部2342的电耦合的机械稳定性。在电键合和UF材料2360的固化期间并且当第一电接触部2322的锥形形状被拉平时，第一电接触部2322和第二电接触部2342的导电表面可以保持物理接触，进一步保持第一电接触部2322和第二电接触部2342的空间对准。还注意到，提供热能以固化UF材料2360可以增加未固化的UF材料2360的体积，并且转移、移除和/或至少部分地填充空隙2392。热能可以被局部化。半导体器件2320在描影中的梯度指示诱导的热能远离吸收区域的流以及到其中热能将固化UF材料2360并键合电接触部的区域的流中的局部化的梯度。
如贯穿全文所讨论的，固化UF材料2360可以在半导体器件2320和目标衬底2340之间形成机械耦合。热能的另一部分可以将第二电接触部2342的远侧部分电气地键合到第一电接触部2342的远侧部分2324。将第一电接触部2322电气地键合到第二电接触部2342可以在半导体器件2320和目标衬底2340之间形成电耦合。在半导体器件2320和目标衬底2340之间的机械耦合在机械上使在第一电接触部2322和第二电接触部2342之间的电耦合稳定。
热能可以由连续光子束2380或脉冲光子束2380提供。因此，在步骤2306，热能源(例如光子源，例如但不限于激光器)可以传输诱导热能的光子束2380。光子束2380可以是光子脉冲。光子脉冲2380可以具有被选择来控制与热能相关联的热效应的时域分布和/或空间分布。控制热效应可以包括将热效应局部化到第一电接触部2322、第二电接触部2342和基本上封装第一电接触部2322和第二电接触部2342的未固化的UF材料2360的另一部分。可以基于半导体器件2320和/或目标衬底2340的几何和/或热性质来选择和/或调制光子脉冲2380的时域分布和/或空间分布。例如，光子脉冲的时域分布和/或空间分布可以基于半导体衬底2320和/或目标衬底的CTE、在第一电接触部2322和半导体器件2320的另一电接触部之间的空间距离(例如，半导体器件2220的电接触部的间距)、目标衬底2340的电接触部的间距等等。光子脉冲2380的光子的波长(或频率)可以被选择和/或调制，以减少与光子脉冲2380的激光辐射相关联的辐射损伤，以及进一步控制不利热效应。
如图23所示，光子脉冲2380可以照射半导体器件2320的第三表面2334。在其他实施例中，光子脉冲2380可以照射目标衬底的第四表面2354。在又一些其他实施例中，多个光子脉冲可以既照射半导体器件2320又照射目标衬底2240。例如，至少结合图19讨论的相对和同轴光子束布置可以用于过程2300。在一些实施例中，光子束和/或脉冲2380可以是扫描光子束。一个或更多个扫描光子束可以跨半导体器件2320的第三表面2334和/或目标衬底2340的第四表面2354来进行扫描。可以选择扫描光子束的时域分布和/或空间分布以保持在第一电接触部2322和第二电接触部2342之间的空间对准。可以选择和/或调制扫描光子束的扫描频率和/或脉冲频率以控制热效应。
如在步骤2306的图示中所示，当被固化时，UF材料2360的体积膨胀以基本上封装键合的第一电接触部2322和第二电接触部2342。当经由固化的UF材料2360被封装时，可以减少和/或减轻由流过第一电接触部2322和第二电接触部2342的电流催化的电迁移过程。
在一些实施例中，半导体器件2320和目标衬底2340可以在晶圆级处经由过程2300机械地和/或电气地被耦合。也就是说，半导体器件2320可以是被包括在第一半导体晶圆中的第一预切割半导体裸片。目标衬底2340可以是被包括在第二半导体晶圆中的第二预切割半导体裸片。将第一半导体器件2320定位成邻近目标衬底2340可以包括将第一半导体晶圆定位成邻近第二半导体晶圆。
过程2300提供当将半导体器件2320电气地耦合到目标衬底2340时的多种益处和/或优点。例如，半导体器件2320可以在室温和/或大气压力下定位成邻近目标衬底2340。固化的UF材料封装电气地键合的第一电接触部2322和第二电接触部2342。也就是说，UF材料层2360提供在电接触部周围的密封。因此，可以至少部分地减少和/或减轻与第一电接触部2322和第二电接触部2342相关联的电迁移过程。此外，因为“尖”电接触部被拉平，所以过程2300对“尖”电接触部的尺寸和高度的制造变化是相对能耐受的。
附加实施例
现在将描述用于经由脉冲激光来选择性地键合LED的附加和/或替代实施例。这些实施例符合本文描述的多个实施例。非限制性实施例包括用于组装显示设备的系统。该系统可以包括拾取和放置头(PPH)、脉冲光子源和控制器。PPH将第一发光部件(LEC)和第二LEC放置在显示设备的目标衬底上。光子源用第一光子脉冲照射第一LEC。第一光子脉冲给第一LEC的第一电接触部提供第一热能。第一热能将第一LEC的第一电接触部与目标衬底的第一电接触部电气地耦合。在一些实施例中，键合可以在小区域中被执行，使得键合通过一个凸起部接一个凸起部地键合而出现。光子源用第二光子源照射第二LEC。第二光子脉冲给第二LEC的第二电接触部提供第二热能。第二热能将第二LEC的第二电接触部与目标衬底的第二电接触部电气地耦合。光子源发射具有时间脉冲宽度的第一光子脉冲和第二光子脉冲。时间脉冲宽度被调制以控制与第一热能和第二热能相关联的热效应。控制器操作光子源并控制第一光子脉冲和第二光子脉冲的时间脉冲宽度。
可以基于第一LEC和第二LEC的热扩散率来调制第一光子脉冲和第二光子脉冲的时间脉冲宽度。在一些实施例中，当第一LEC和第二LEC被放置在目标衬底上时，基于在第一LEC和第二LEC的第一电接触部和第二电接触部之间的空间距离来调制第一光子脉冲和第二光子脉冲的时间脉冲宽度。在多个实施例中，控制热效应包括限制第一热能的量，使得第二LEC的第二电接触部的定位被保持，并且第一光子脉冲给第一LEC的第一电接触部提供第一热能。在至少一个实施例中，控制热效应包括限制第二热能的量，使得当第二光子脉冲给第二LEC的第二电接触部提供第二热能时，由第一光子脉冲形成的在第一LEC的第一电接触部与目标衬底的第一电接触部之间的电耦合被保持。
在多个实施例中，光子源第一光子脉冲和第二光子脉冲中的每一个透射通过PPH以照射第一LEC和第二LEC。第一光子脉冲和第二光子脉冲的时间脉冲宽度可以被调制，以控制与第一光子脉冲和第二光子脉冲相关联的热扩散长度。对时间脉冲宽度的调制可以基于当第一LEC和第二LEC被放置在目标衬底上时在第一LEC和第二LEC的第一电接触部和第二电接触部之间的空间距离。光子源可以用第三光子脉冲照射第一LEC。第三光子脉冲给第一LEC的第一电接触部提供第三热能，该第三热能进一步将第一LEC的第一电接触部电气地耦合到目标衬底的第一电接触部。在第一光子脉冲和第三光子脉冲之间的时间周期可以基于当第一LEC和第二LEC被放置在目标衬底上时在第一LEC和第二LEC的第一电接触部和第二电接触部之间的空间距离。
另一实施例包括显示设备，例如但不限于LED显示设备。LED显示设备可以是μLED显示设备。显示设备包括显示衬底(例如Si背板)、多个LED(例如一行或多行LED)和多个电耦合。显示设备具有被布置在其上的多个电接触部。多个电耦合中的每一个将多个LED中的一个LED的引线固定到显示衬底的相对应的电接触部。电耦合使显示衬底能够操作固定的LED。多个电耦合中的每一个可以通过一种方法形成，该方法包括将LED的引线与显示衬底的相对应的电接触部对准，使得热接触在LED和显示衬底的电接触部之间形成。该方法还可以包括用一个或更多个电磁(EM)脉冲(例如但不限于激光脉冲)照射LED。一个或更多个EM脉冲可以具有被调制、调谐、选择、挑选和/或调整的时域分布和/或空间分布。时域分布和/或空间分布被调制、调谐、选择、挑选和/或调整以向LED的引线和显示衬底的相对应的电接触部提供足够量的热能，以形成电耦合，而还控制热效应。
在一些实施例中，形成多个电耦合中的每一个的方法还包括跨多个LED扫描激光设备。被扫描的激光设备用一个或更多个EM脉冲照射每个LED，例如但不限于激光脉冲。在一些实施例中，弹性体界面层(e层)可以形成在多个LED上。PPH的适形表面可以被耦合、固定和/或粘附到多个后LED的弹性体层。PPH可用于经由e层拾取多个LED。PPH可用于将多个LED中的每一个的引线与显示衬底的相对应的电接触部对准。该激光设备可用于将一个或更多个激光脉冲透射通过PPH，并照射多个LED中的每一个。在多个实施例中，显示设备被包括在虚拟现实(VR)头戴式装置和/或增强现实(AR)头戴式装置中。在多个实施例中，控制热效应包括保持在多个LED中的每一个的引线和显示衬底的相对应的电接触部之间的热接触。
从上文中将看到，本发明是很好地适合于实现上面阐述的所有目的和目标连同对系统和方法明显和固有的其他优点的发明。要理解的是，某些特征和子组合是有用的，并且可以在不参考其他特征和子组合的情况下被使用。这是被权利要求预期到的并且在权利要求的范围内。
本文具体地描述了本发明的主题以满足法定要求。然而，描述本身并不意欲限制本专利的范围。更确切地，发明人设想了，所主张的主题也可以以其他方式体现，以包括不同的步骤或与在本文档中结合其他当前或未来的技术描述的步骤相似的步骤的组合。此外，尽管术语“步骤”和/或“块”在本文可以用来意味着所采用的方法的不同元素，但是这些术语不应该被解释为暗示在本文公开的各个步骤之中或之间的任何特定顺序，除非且除了当单独步骤的顺序被明确地描述。

Claims (15)

1.一种用于将半导体器件耦合到目标衬底的方法，其中，所述半导体器件包括第一表面和设置在所述第一表面上的第一接触部，所述目标衬底包括第二表面和设置在所述第二表面上的第二接触部，以及所述方法包括：
形成设置在所述第一表面上的所述第一接触部，其中，所述第一接触部的形状沿着基本上垂直于所述第一表面的轴逐渐变细，使得所述第一接触部的近侧部分被设置在所述第一表面和所述第一接触部的远侧部分之间，以及所述第一接触部的远侧部分的横截面的面积小于所述第一接触部的近侧部分的横截面的面积，以及其中，所述第一接触部的近侧部分的横截面和所述第一接触部的远侧部分的横截面中的每一个都基本上垂直于所述轴；
将未固化的底部填充(UF)材料沉积在所述第二表面上以利用未固化的UF材料来基本上封装所述第二接触部；
将所述半导体器件定位成邻近所述目标衬底以形成所述第一接触部与所述第二接触部的空间对准，其中，所述第一表面和所述第二表面是相对的表面，并且所述第一接触部的逐渐变细的形状转移了封装所述第二接触部的未固化的UF材料的至少一部分，使得所述第二接触部的远侧部分与所述第一接触部的远侧部分相邻；以及
提供热能，所述热能固化所述未固化的UF材料，在所述半导体器件与所述目标衬底之间形成机械耦合，以及将所述第二接触部的远侧部分电气地键合到所述第一接触部的远侧部分，在所述半导体器件与所述目标衬底之间形成电耦合，其中，在所述半导体器件与所述目标衬底之间的机械耦合在机械上使所述电耦合稳定。
2.根据权利要求1所述的方法，其中，提供所述热能包括：
传输诱导所述热能的光子脉冲，其中，所述光子脉冲具有时域分布，所述时域分布被选择以控制与所述热能相关联的热效应，以及可选地，其中，控制所述热效应包括将所述热效应局部化到所述第一接触部、所述第二接触部和基本上封装所述第一接触部和所述第二接触部的所述未固化的UF材料的另外的部分。
3.根据权利要求1所述的方法，其中，所述热能使所述第一接触部的逐渐变细的形状变形，使得与所述第一接触部的逐渐变细的形状相比，所述第一接触部的变形的形状是不那么锥形的，以及其中，所述第一接触部的变形的形状转移了基本上封装所述第一接触部的所述未固化的UF材料的附加部分。
4.根据权利要求1所述的方法，其中，所述第一接触部包括纳米多孔金(NPG)。
5.根据权利要求1所述的方法，其中，将所述半导体器件定位成邻近所述目标衬底是在室温和在大气压力下被执行的。
6.根据权利要求1所述的方法，其中，所述半导体器件是被包括在第一半导体晶圆中的第一预切割半导体裸片，并且所述目标衬底是被包括在第二半导体晶圆中的第二预切割半导体裸片，以及其中，将所述半导体器件定位成邻近所述目标衬底包括将所述第一半导体晶圆定位成邻近所述第二半导体晶圆，或者其中，所述半导体器件是具有小于100微米(μm)的特征尺寸的微发光二极管(μLED)，以及所述目标衬底是显示设备的背板。
7.根据权利要求1所述的方法，其中，提供热能包括：
利用跨所述半导体器件或所述目标衬底中的至少一个进行扫描的扫描光子束来照射所述半导体器件或所述目标衬底中的至少一个。
8.根据权利要求1所述的方法，其中，将所述半导体器件定位成邻近所述目标衬底形成设置在所述未固化的UF材料和所述第一表面之间的空隙，以及其中，提供所述热能增加所述未固化的UF材料的体积，从而转移了所述空隙。
9.一种用于将半导体器件耦合到目标衬底的系统，其中，所述目标衬底包括第一表面和设置在所述第一表面上的第一接触部，所述半导体器件包括第二表面和设置在所述第二表面上的第二接触部，以及所述系统包括：
制造设备，其形成设置在所述第一表面上的所述第一接触部，其中，所述第一接触部的形状沿着基本上垂直于所述第一表面的轴逐渐变细，使得所述第一接触部的近侧部分被设置在所述第一表面和所述第一接触部的远侧部分之间，以及所述第一接触部的远侧部分的横截面的面积小于所述第一接触部的近侧部分的横截面的面积，以及其中，所述第一接触部的近侧部分的横截面和所述第一接触部的远侧部分的横截面中的每一个都基本上垂直于所述轴；
底部填充(UF)涂敷器，其将未固化的底部填充(UF)材料沉积在所述第二表面上以利用未固化的UF材料来基本上封装所述第二接触部；
拾取和放置头(PPH)，其将所述半导体器件定位成邻近所述目标衬底以形成所述第一接触部与所述第二接触部的空间对准，其中，所述第一表面和所述第二表面是相对的表面，并且所述第一接触部的逐渐变细的形状转移了封装所述第二接触部的未固化的UF材料的至少一部分，使得所述第二接触部的远侧部分与所述第一接触部的远侧部分相邻；以及
热能源，其提供热能，所述热能固化所述未固化的UF材料，在所述半导体器件与所述目标衬底之间形成机械耦合，以及将所述第二接触部的远侧部分电气地键合到所述第一接触部的远侧部分，在所述半导体器件与所述目标衬底之间形成电耦合，其中，在所述半导体器件与所述目标衬底之间的所述机械耦合在机械上使所述电耦合稳定。
10.根据权利要求9所述的系统，其中，所述热能源包括具有时域分布的扫描激光束，所述时域分布被调制以控制与所述热能相关联的热效应和所述第一接触部与所述第二接触部的所述空间对准，以及，可选地，其中，所述热效应还通过选择所述扫描激光束的扫描频率来进行控制。
11.根据权利要求9所述的系统，其中，所述热能源包括具有时域分布的激光脉冲，所述时域分布是基于所述第一接触部与所述半导体器件的另一个接触部之间的空间距离调制的，以及，可选地，其中，对所述激光脉冲的另外的调制包括对所述激光脉冲的脉冲频率或波长中的至少一个的调制。
12.根据权利要求9所述的系统，其中，所固化的UF材料基本上封装所述第一接触部和所述第二接触部中的每一个，并减轻与所述第一接触部和所述第二接触相关联的电迁移过程。
13.根据权利要求9所述的系统，其中，所述PPH向所述半导体器件或所述目标衬底中的至少一个施加压缩力，以及其中，所述压缩力使所述第一接触部的逐渐变细的形状变形，或者其中，所述热能的至少一部分将所述第一接触部电气地键合到所述第二接触部。
14.一种显示设备，包括：
半导体器件，其包括第一表面和设置在所述第一表面上的第一接触部；以及
目标衬底，其包括第二表面和设置在所述第二表面上的第二接触部，以及
其中，所述显示设备是通过包括以下操作的方法组装的：
形成设置在所述第一表面上的所述第一接触部，其中，所述第一接触部的形状沿着基本上垂直于所述第一表面的轴逐渐变细，使得所述第一接触部的近侧部分被设置在所述第一表面和所述第一接触部的远侧部分之间，以及所述第一接触部的远侧部分的横截面的面积小于所述第一接触部的近侧部分的横截面的面积，以及其中，所述第一接触部的近侧部分的横截面和所述第一接触部的远侧部分的横截面中的每一个都基本上垂直于所述轴；
将未固化的底部填充(UF)材料沉积在所述第二表面上以利用未固化的UF材料来基本上封装所述第二接触部；
将所述半导体器件定位成邻近所述目标衬底以形成所述第一接触部与所述第二接触部的空间对准，其中，所述第一表面和所述第二表面是相对的表面，并且所述第一接触部的逐渐变细的形状转移了封装所述第二接触部的未固化的UF材料的至少一部分，使得所述第二接触部的远侧部分与所述第一接触部的远侧部分相邻；以及
提供热能，所述热能固化所述未固化的UF材料，在所述半导体器件与所述目标衬底之间形成机械耦合，以及将所述第二接触部的远侧部分电气地键合到所述第一接触部的远侧部分，在所述半导体器件与所述目标衬底之间形成电耦合，其中，在所述半导体器件与所述目标衬底之间的所述机械耦合在机械上使所述电耦合稳定。
15.根据权利要求14所述的显示设备，其中，所述显示设备被包括在头戴式设备中，所述头戴式设备是虚拟现实设备、增强现实设备或混合现实设备中的至少一个。
CN202080042806.0A 2019-06-11 2020-06-03 使用可变形接触部和预涂敷底部填充物以经由激光键合led器件 Pending CN114730720A (zh)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
US201962860219P 2019-06-11 2019-06-11
US62/860,219 2019-06-11
US201962861949P 2019-06-14 2019-06-14
US201962861938P 2019-06-14 2019-06-14
US62/861,938 2019-06-14
US62/861,949 2019-06-14
US201962869908P 2019-07-02 2019-07-02
US201962869905P 2019-07-02 2019-07-02
US62/869,905 2019-07-02
US62/869,908 2019-07-02
US16/748,697 2020-01-21
US16/748,697 US11575069B2 (en) 2019-06-11 2020-01-21 Employing deformable contacts and pre-applied underfill for bonding LED devices via lasers
PCT/US2020/035869 WO2020251817A1 (en) 2019-06-11 2020-06-03 Employing deformable contacts and pre-applied underfill for bonding led devices via lasers

Publications (1)

Publication Number Publication Date
CN114730720A true CN114730720A (zh) 2022-07-08

Family

ID=73744808

Family Applications (5)

Application Number Title Priority Date Filing Date
CN202080042948.7A Pending CN114616660A (zh) 2019-06-11 2020-05-21 经由激光固化预涂敷的和激光烧蚀的底部填充物
CN202080042806.0A Pending CN114730720A (zh) 2019-06-11 2020-06-03 使用可变形接触部和预涂敷底部填充物以经由激光键合led器件
CN202210508391.2A Pending CN115036408A (zh) 2019-06-11 2020-06-10 经由脉冲激光选择性地键合发光器件
CN202080042845.0A Pending CN114600259A (zh) 2019-06-11 2020-06-10 经由脉冲激光选择性地键合发光器件
CN202080042814.5A Pending CN114600258A (zh) 2019-06-11 2020-06-10 经由等离子体活化和激光诱导加热的电介质-电介质和金属化键合

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202080042948.7A Pending CN114616660A (zh) 2019-06-11 2020-05-21 经由激光固化预涂敷的和激光烧蚀的底部填充物

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN202210508391.2A Pending CN115036408A (zh) 2019-06-11 2020-06-10 经由脉冲激光选择性地键合发光器件
CN202080042845.0A Pending CN114600259A (zh) 2019-06-11 2020-06-10 经由脉冲激光选择性地键合发光器件
CN202080042814.5A Pending CN114600258A (zh) 2019-06-11 2020-06-10 经由等离子体活化和激光诱导加热的电介质-电介质和金属化键合

Country Status (5)

Country Link
US (7) US11557692B2 (zh)
EP (5) EP3935664A1 (zh)
CN (5) CN114616660A (zh)
TW (5) TW202113927A (zh)
WO (4) WO2020251736A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295712A (zh) * 2022-10-08 2022-11-04 合肥本源量子计算科技有限责任公司 一种互连单元、芯片结构、倒装芯片及其对准方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
KR20200128987A (ko) * 2019-05-07 2020-11-17 삼성전자주식회사 마이크로 led 전사 방법 및 이에 의해 제조된 디스플레이 모듈
US11195973B1 (en) * 2019-05-17 2021-12-07 Facebook Technologies, Llc III-nitride micro-LEDs on semi-polar oriented GaN
US11557692B2 (en) * 2019-06-11 2023-01-17 Meta Platforms Technologies, Llc Selectively bonding light-emitting devices via a pulsed laser
KR102545300B1 (ko) * 2019-06-24 2023-06-16 삼성전자주식회사 콜렛 장치 및 이를 이용한 반도체 장치의 제조 방법
US11470287B2 (en) * 2019-12-05 2022-10-11 Samsung Electronics Co., Ltd. Color imaging apparatus using monochrome sensors for mobile devices
CN113260178B (zh) * 2021-06-16 2021-09-28 广东科翔电子科技股份有限公司 一种刚挠结合板高精密线路的制备方法
CN117751450A (zh) * 2021-08-05 2024-03-22 斯纳普公司 用于配置显示装置和显示系统的系统和方法
TWI825846B (zh) * 2022-07-13 2023-12-11 力成科技股份有限公司 封裝結構及其製造方法
TWI824688B (zh) * 2022-08-31 2023-12-01 晶呈科技股份有限公司 晶粒封裝體的接合與轉移方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US978583A (en) 1910-12-13 Moore Architectural And Engineering Company Apparatus for use in reclaiming vulcanized-rubber waste.
US5272309A (en) 1990-08-01 1993-12-21 Microelectronics And Computer Technology Corporation Bonding metal members with multiple laser beams
US6046076A (en) * 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
JP3209875B2 (ja) 1995-03-23 2001-09-17 株式会社日立製作所 基板の製造方法及び基板
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6352881B1 (en) 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
EP1327264A1 (en) 2000-10-17 2003-07-16 3M Innovative Properties Company Solvent assisted burnishing of pre-underfilled solder-bumped wafers for flipchip bonding
US6884313B2 (en) 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
AU2002250076A1 (en) 2001-02-16 2002-09-04 Bristol-Myers Squibb Company Polynucleotides encoding a novel glycine receptor alpha subunit expressed in the gastrointestinal tract, hgra4, and splice variant thereof
US6777645B2 (en) * 2001-03-29 2004-08-17 Gsi Lumonics Corporation High-speed, precision, laser-based method and system for processing material of one or more targets within a field
US6799437B2 (en) 2001-05-23 2004-10-05 Schott Glas Method for the hot shaping of molten gobs
GB0123676D0 (en) 2001-10-02 2001-11-21 Poly Flex Circuits Ltd Method of manufacturing circuits
US6815831B2 (en) 2001-12-12 2004-11-09 Intel Corporation Flip-chip device with multi-layered underfill having graded coefficient of thermal expansion
US20030132528A1 (en) * 2001-12-28 2003-07-17 Jimmy Liang Method and apparatus for flip chip device assembly by radiant heating
US20030224581A1 (en) 2002-06-03 2003-12-04 Robert Bosch Gmbh Flip chip packaging process using laser-induced metal bonding technology, system utilizing the method, and device created by the method
US7301222B1 (en) 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
US7736950B2 (en) 2003-11-10 2010-06-15 Stats Chippac, Ltd. Flip chip interconnection
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US7547978B2 (en) 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
DE102005046280B4 (de) 2005-09-27 2007-11-08 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
US7867793B2 (en) 2007-07-09 2011-01-11 Koninklijke Philips Electronics N.V. Substrate removal during LED formation
US20090120916A1 (en) 2007-11-12 2009-05-14 L3 Communications Corporation Through-Via Laser Reflow Systems And Methods For Surface Mount Components
US20100159644A1 (en) 2008-12-19 2010-06-24 Rajiv Carl Dunne Low-cost flip-chip interconnect with an integrated wafer-applied photo-sensitive adhesive and metal-loaded epoxy paste system
CN101930990B (zh) 2010-03-09 2013-08-07 电子科技大学 一种有源驱动有机电致发光器件及其制备方法
WO2013010113A1 (en) 2011-07-14 2013-01-17 The Board Of Trustees Of The University Of Illinois Non-contact transfer printing
US9202714B2 (en) 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US20140061921A1 (en) 2012-09-05 2014-03-06 Alcatel-Lucent Usa, Incorporated Gold bonding in semiconductor devices using porous gold
US10114157B2 (en) 2012-09-20 2018-10-30 Applied Materials, Inc. Pulse width controller
FR3008228B1 (fr) 2013-07-02 2015-07-17 Commissariat Energie Atomique Procede d'assemblage de deux composants electroniques, de type flip-chip par recuit uv, assemblage obtenu
JP2015185838A (ja) 2014-03-26 2015-10-22 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
US9793198B2 (en) 2014-05-12 2017-10-17 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture
US9373070B2 (en) 2014-08-04 2016-06-21 Avery Dennison Corporation Use of RFID chip as assembly facilitator
US9425179B2 (en) 2014-08-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US9888584B2 (en) * 2014-12-31 2018-02-06 Invensas Corporation Contact structures with porous networks for solder connections, and methods of fabricating same
GB2541970B (en) 2015-09-02 2020-08-19 Facebook Tech Llc Display manufacture
JP6380342B2 (ja) 2015-11-12 2018-08-29 京セラドキュメントソリューションズ株式会社 画像形成装置
KR102246076B1 (ko) 2015-11-17 2021-05-03 한국전자통신연구원 반도체 패키지의 제조 방법
WO2017107097A1 (en) 2015-12-23 2017-06-29 Goertek.Inc Micro-led transfer method and manufacturing method
US10714464B2 (en) 2016-02-16 2020-07-14 Glo Ab Method of selectively transferring LED die to a backplane using height controlled bonding structures
US10020204B2 (en) * 2016-03-10 2018-07-10 Applied Materials, Inc. Bottom processing
US10193038B2 (en) 2016-04-04 2019-01-29 Glo Ab Through backplane laser irradiation for die transfer
US10622700B2 (en) * 2016-05-18 2020-04-14 X-Celeprint Limited Antenna with micro-transfer-printed circuit element
WO2017202331A1 (en) 2016-05-25 2017-11-30 Chen-Fu Chu Methods of filling organic or inorganic liquid in assembly module
US9691733B1 (en) 2016-07-28 2017-06-27 United Microelectronics Corp. Bonded semiconductor structure and method for forming the same
WO2018080860A1 (en) 2016-10-24 2018-05-03 Glo Ab Indium gallium nitride red light emitting diode and method of making thereof
US10283476B2 (en) 2017-03-15 2019-05-07 Immunolight, Llc. Adhesive bonding composition and electronic components prepared from the same
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
WO2018227453A1 (en) 2017-06-15 2018-12-20 Goertek Inc. Method for transferring micro-light emitting diodes, micro-light emitting diode device and electronic device
US20190043843A1 (en) 2017-08-01 2019-02-07 Innolux Corporation Methods for manufacturing a display device
US10636761B2 (en) 2017-08-29 2020-04-28 Electronics And Telecommunications Reearch Institute Method of fabricating a semiconductor package
KR102410948B1 (ko) 2017-09-29 2022-06-20 삼성전자주식회사 반도체 칩 접합용 지그, 이러한 지그를 포함하는 반도체 칩의 접합 장치 및 이 장치를 이용한 반도체 칩의 접합 방법
US10388631B1 (en) 2018-01-29 2019-08-20 Globalfoundries Inc. 3D IC package with RDL interposer and related method
US10998286B1 (en) 2018-02-08 2021-05-04 Facebook Technologies, Llc Laser-induced selective heating for microLED placement and bonding
EP3710228A4 (en) 2018-03-12 2021-07-14 Hewlett-Packard Development Company, L.P. GENERATIVE MANUFACTURING WITH NOZZLES WITH DIFFERENT NOZZLE WIDTHS
US10888001B2 (en) 2018-06-08 2021-01-05 Unimicron Technology Corp. Circuit carrier board structure and manufacturing method thereof
US11488841B2 (en) 2019-02-20 2022-11-01 Electronics And Telecommunications Research Institute Method for manufacturing semiconductor package
US11195811B2 (en) * 2019-04-08 2021-12-07 Texas Instruments Incorporated Dielectric and metallic nanowire bond layers
US11557692B2 (en) * 2019-06-11 2023-01-17 Meta Platforms Technologies, Llc Selectively bonding light-emitting devices via a pulsed laser

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295712A (zh) * 2022-10-08 2022-11-04 合肥本源量子计算科技有限责任公司 一种互连单元、芯片结构、倒装芯片及其对准方法
CN115295712B (zh) * 2022-10-08 2023-02-03 合肥本源量子计算科技有限责任公司 一种互连单元、芯片结构、倒装芯片及其对准方法

Also Published As

Publication number Publication date
US20200395519A1 (en) 2020-12-17
US11575069B2 (en) 2023-02-07
EP3935664A1 (en) 2022-01-12
US11563142B2 (en) 2023-01-24
TW202114003A (zh) 2021-04-01
US20220393060A1 (en) 2022-12-08
CN115036408A (zh) 2022-09-09
WO2020252079A1 (en) 2020-12-17
CN114600258A (zh) 2022-06-07
US20220352412A1 (en) 2022-11-03
CN114616660A (zh) 2022-06-10
US20200395521A1 (en) 2020-12-17
CN114600259A (zh) 2022-06-07
EP3931864A1 (en) 2022-01-05
EP4009355A1 (en) 2022-06-08
EP3935665A1 (en) 2022-01-12
US20230253524A1 (en) 2023-08-10
TW202101808A (zh) 2021-01-01
US11735689B2 (en) 2023-08-22
US11557692B2 (en) 2023-01-17
TW202113927A (zh) 2021-04-01
US11374148B2 (en) 2022-06-28
WO2020251736A1 (en) 2020-12-17
WO2020252071A1 (en) 2020-12-17
WO2020251817A1 (en) 2020-12-17
TW202114201A (zh) 2021-04-01
EP3935666A1 (en) 2022-01-12
TW202215559A (zh) 2022-04-16
US20200395504A1 (en) 2020-12-17
US20200395520A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
US11374148B2 (en) Dielectric-dielectric and metallization bonding via plasma activation and laser-induced heating
TWI719045B (zh) 投射顯示器系統
US11404600B2 (en) Display device and its process for curing post-applied underfill material and bonding packaging contacts via pulsed lasers
TW202134691A (zh) 微型發光二極體的光萃取
KR20220108073A (ko) 디스플레이 패키지의 내열성 및 평면성 관리
TW202123409A (zh) 發光二極體陣列之接合
TW202134737A (zh) 對準準直器組件與發光二極體陣列
CN117296149A (zh) 介电层中的结合焊盘
TW202122870A (zh) 用於顯示裝置的右投影器及左投影器
US11349053B1 (en) Flexible interconnect using conductive adhesive
WO2022221081A1 (en) Semiconductor reconstitution
US11677051B1 (en) Application of underfill via centrifugal force
EP4118683A1 (en) Integrating control circuits with light emissive circuits with dissimilar wafer sizes
TW202226609A (zh) 用於微發光二極體的光束整形二次光學組件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: California, USA

Applicant after: Yuan Platform Technology Co.,Ltd.

Address before: California, USA

Applicant before: Facebook Technologies, LLC

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination