CN117296149A - 介电层中的结合焊盘 - Google Patents

介电层中的结合焊盘 Download PDF

Info

Publication number
CN117296149A
CN117296149A CN202280031780.9A CN202280031780A CN117296149A CN 117296149 A CN117296149 A CN 117296149A CN 202280031780 A CN202280031780 A CN 202280031780A CN 117296149 A CN117296149 A CN 117296149A
Authority
CN
China
Prior art keywords
metal bond
bond pads
bonding
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280031780.9A
Other languages
English (en)
Inventor
莎朗·南内特·法伦斯
斯蒂芬·鲁特格恩
雷声辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meta Platforms Technologies LLC
Original Assignee
Meta Platforms Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meta Platforms Technologies LLC filed Critical Meta Platforms Technologies LLC
Priority claimed from PCT/US2022/027163 external-priority patent/WO2022232665A1/en
Publication of CN117296149A publication Critical patent/CN117296149A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05015—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3656—Formation of Kirkendall voids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

一种设备包括光源(例如，微型LED、微型RCLED、微型激光器、微型SLED或微型VCSEL)阵列、位于该光源阵列上的介电层、以及位于该介电层中的金属结合焊盘(例如，铜结合焊盘)组。金属结合焊盘组中的每个金属结合焊盘电连接到该光源阵列的相应光源。金属结合焊盘组中的每个金属结合焊盘包括位于结合表面处的第一部分，该第一部分的特性在于第一横截面面积；以及离开该结合表面的第二部分，该第二部分的特性在于第二横截面面积，该第二横截面面积大于该第一横截面面积的两倍。该设备可以通过低退火温度混合式结合而被结合到包括驱动电路的背板。

Description

介电层中的结合焊盘
相关申请的交叉引用
本申请要求以下专利申请的权益和优先权：于2021年4月30日提交的申请号为63/182,689的美国临时专利申请，以及于2021年6月10日提交的申请号为17/344131的美国非临时申请，这两个美国专利申请的名称均为“CU PADS FOR REDUCEDDISHING IN LOWTEMPERATURE ANNEALING AND BONDING(用于在低温退火和结合中减少凹陷的铜焊盘)”，这两个美国专利申请的公开内容在此通过引用整体并入以用于所有目的。
背景技术
发光二极管(light emitting diode，LED)将电能转换成光能并且相比其它光源具有许多益处，例如尺寸减小、耐久性提高、以及效率提高。LED可以用作许多显示系统(例如电视、计算机监视器、膝上型计算机、平板电脑、智能手机、投影系统和可穿戴电子设备)中的光源。基于III-V族半导体(例如，AlN、GaN、InN、InGaN、AlGaInP的合金，其它三元和四元砷化物和磷化物合金(包括GaInAsPN、AlGaInSb等))的微型LED(“μLED”)由于其小尺寸(例如，具有小于100μm、小于50μm、小于10μm或小于5μm的线性尺寸)、高封装密度(因此具有更高的分辨率)和高亮度而已经开始针对各种显示应用研发。例如，发射不同颜色(例如，红色、绿色和蓝色)的光的微型LED可以用于形成显示系统(例如，电视或近眼显示器系统)的子像素。
发明内容
本公开总体上涉及微型发光二极管(微型LED)。更具体地，本文公开的技术涉及具有小间距的微型LED器件的可靠混合式结合，以在低温下驱动(例如，互补金属氧化物半导体(CMOS)背板上的)电路，从而实现高结合强度，最小化或消除金属凹陷，并避免高温晶片弯曲。本文描述了各种发明实施例，包括设备、系统、方法、结构、材料和工艺等。
在本发明的一个方面，提供了一种设备，该设备包括：光源阵列、介电层和金属结合焊盘组，该介电层位于该光源阵列上，该金属结合焊盘组位于该介电层中，该金属结合焊盘组中的每个金属结合焊盘包括：结合表面、第一部分和第二部分，该结合表面用于结合到驱动电路，该第一部分位于该结合表面处并且特性在于第一横截面面积，该第二部分离开该结合表面并且电连接到该光源阵列的相应光源，该第二部分的特性在于第二横截面面积，该第二横截面面积大于该第一横截面面积的1.2倍。在一些实施例中，该金属结合焊盘组的间距(pitch)可以小于10μm、小于5μm、小于3μm或小于2μm。
在一些实施例中，该金属结合焊盘组中的每个金属结合焊盘可以在该结合表面处具有圆形形状、椭圆形形状、三角形形状、矩形形状、四边形形状或另一多边形形状；并且该金属结合焊盘组中的每个金属结合焊盘在该结合表面处的线性尺寸可以小于该金属结合焊盘组的间距的二分之一、三分之一或四分之一。该金属结合焊盘组中的每个金属结合焊盘可以包括具有第一直径的第一圆柱状部段和具有第二直径的第二圆柱状部段，该第二直径大于该第一直径；并且金属结合焊盘的结合表面可以位于该第一圆柱状部段上。该第一圆柱状部段的高度可以等于或小于该第二圆柱状部段的高度的二分之一。该第一直径可以小于该第二直径的四分之三或二分之一。该金属结合焊盘组中的每个金属结合焊盘的特性可以在于截锥体的形状。该截锥体的顶表面的直径可以小于该截锥体的底部(base)的直径的四分之三或二分之一。该金属结合焊盘组中的每个金属结合焊盘可以电连接到该光源阵列的相应光源的p接触区域。
在本发明的一个方面，提供了一种光源，该光源包括：背板以及发光二极管(LED)裸片，该背板包括：驱动电路、第一介电层以及第一组金属结合焊盘；该第一介电层位于该驱动电路上；该第一组金属结合焊盘位于该第一介电层中并且电连接到该驱动电路；该LED裸片包括：微型发光二极管(微型LED)阵列、第二介电层以及第二组金属结合焊盘；该第二介电层位于该微型LED阵列上；该第二组金属结合焊盘位于该第二介电层中并且电连接到该微型LED阵列，其中，该第一介电层通过介电结合在该结合表面处结合到该第二介电层，其中该第一组金属结合焊盘中的每个金属结合焊盘结合到该第二组金属结合焊盘的对应的金属结合焊盘，其中该第一组金属结合焊盘中的金属结合焊盘或该第二组金属结合焊盘中的金属结合焊盘中的至少一者包括第一部分和第二部分，该第一部分位于该结合表面处并且特性在于第一横截面面积，该第二部分离开该结合表面并且特性在于第二横截面面积，该第二横截面面积大于该第一横截面面积的1.2倍。在一些实施例中，该第一组金属结合焊盘的间距以及该微型LED阵列的间距可以小于10μm、小于5μm、小于3μm或小于2μm。
在一些实施例中，该第二组金属结合焊盘中的金属结合焊盘在该结合表面处的线性尺寸可以小于该第二组金属结合焊盘的间距的二分之一、三分之一或四分之一。在一些实施例中，该第一组金属结合焊盘和该第二组金属结合焊盘中的每个金属结合焊盘可以包括第一圆柱状部段以及第二圆柱状部段，该第一圆柱状部段具有第一直径，该第二圆柱状部段具有第二直径，该第二直径大于该第一直径，其中该第一圆柱状部段的高度可以等于或小于该第二圆柱状部段的高度的二分之一，并且该第一直径可以小于该第二直径的四分之三或二分之一。在一些实施例中，该第一组金属结合焊盘和该第二组金属结合焊盘中的每个金属结合焊盘的特性可以在于截锥体的形状，并且其中该截锥体的顶表面的直径可以小于该截锥体的底部的直径的四分之三或二分之一。该第一组金属结合焊盘中的每个金属结合焊盘可以包括铜结合焊盘、金结合焊盘或铝结合焊盘。该第一组金属结合焊盘中的每个金属结合焊盘与该第二组金属结合焊盘中的对应的金属结合焊盘之间没有空隙。该第一组金属结合焊盘中的每个金属结合焊盘可以通过该第二组金属结合焊盘中的对应的金属结合焊盘电连接到该微型LED阵列中的相应的微型LED。
在本发明的一个方面，提供了一种方法，该方法包括：制造晶片，该晶片包括光源阵列以及位于第一介电层中的第一组金属结合焊盘，其中，该第一组金属结合焊盘的间距小于10μm；制造CMOS背板，该CMOS背板包括驱动电路以及位于第二介电层中的第二组金属结合焊盘，其中，该第一组金属结合焊盘中的金属结合焊盘或该第二组金属结合焊盘中的至少一者的特性在于非一致的横截面面积，并且在结合表面处具有最小的横截面面积，并且该第一组金属结合焊盘中的金属结合焊盘或该第二组金属结合焊盘中的金属结合焊盘中的至少一者在该结合表面处具有凹表面；在第一温度下通过介电结合将该晶片的第一介电层在该结合表面处结合到该CMOS背板的第二介电层；以及在高于该第一温度的第二温度下对该晶片和该CMOS背板进行退火，以将该第一组金属结合焊盘结合到该第二组金属结合焊盘。
在一些实施例中，该第一组金属结合焊盘和该第二组金属结合焊盘可以包括铜结合焊盘；该第一温度可以为50℃或50℃以下，第二温度可以为340℃或340℃以下、或者为200℃或200℃以下。在一些实施例中，该第一组金属结合焊盘和该第二组金属结合焊盘中的每个金属结合焊盘可以包括第一部分以及第二部分，该第一部分在该结合表面处具有第一直径，该第二部分具有第二直径，该第二直径大于该第一直径的1.2倍。
本发明内容既不旨在标识所要求保护的主题的关键或基本特征，也不旨在孤立地用于确定所要求保护的主题的范围。本主题可以参考本公开的整个说明书的适当部分、任何或全部附图以及每个权利要求进行理解。前述内容以及其它特征和示例将在以下说明书、权利要求书和附图中更详细地描述。
附图说明
下面参考附图详细描述说明性实施例。
图1为根据某些实施例的包括近眼显示器的人工现实系统环境的示例的简化框图。
图2为用于实现本文公开的一些示例的呈头戴式显示器(head-mounted display，HMD)设备的形式的近眼显示器的示例的立体图。
图3为用于实现本文公开的一些示例的呈一副眼镜形式的近眼显示器的示例的立体图。
图4示出了根据某些实施例的包括波导显示器的光学透视增强现实系统的示例。
图5A示出了根据某些实施例的包括波导显示器的近眼显示器装置的示例。
图5B示出了根据某些实施例的包括波导显示器的近眼显示器装置的示例。
图6示出了根据某些实施例的增强现实系统中的图像源组件的示例。
图7A示出了根据某些实施例的具有竖直台面结构的发光二极管(LED)的示例。
图7B为根据某些实施例的具有抛物面台面结构的LED的示例的截面图。
图8A示出了根据某些实施例的用于LED阵列的裸片到晶片结合的方法的示例。
图8B示出了根据某些实施例的用于LED阵列的晶片到晶片结合的方法的示例。
图9A至图9D示出了根据某些实施例的用于LED阵列的混合式结合的方法的示例。
图10示出了根据某些实施例的具有制造在其上的辅助光学部件的LED阵列的示例。
图11A示出了两个晶片或裸片的混合式结合的示例。
图11B示出了在两个晶片或裸片的混合式结合期间的未对准的示例。
图11C示出了通过两个晶片的混合式结合形成的裸片堆叠体的示例。
图12A至图12C示出了用于减少混合式结合期间的未对准的结合焊盘设计的示例。
图13A示出了包括具有凹陷的结合焊盘的晶片的示例。
图13B以晶片为示例示出了具有凹陷的结合焊盘。
图13C示出了晶片的示例的测量表面轮廓，该晶片包括具有凹陷的铜结合焊盘。
图14示出了晶片的示例，该晶片包括具有不同深度的凹陷的铜结合焊盘。
图15A和图15B示出了两个晶片的混合式结合的示例，该两个晶片包括具有凹陷的铜结合焊盘。
图16A至图16D示出了由两个晶片的混合式结合形成的晶片堆叠体的退火工艺的示例，该两个晶片包括具有凹陷的铜结合焊盘。
图17示出了具有不同直径和凹陷深度的铜结合焊盘的示例在不同退火温度下的铜膨胀的示例。
图18示出了在不同退火温度下的混合式结合的晶片堆叠体的晶片弯曲的示例。
图19A至图19G示出了根据某些实施例的用于降低退火温度和提高结合强度的铜结合焊盘设计的示例。
图20A和图20B示出了根据某些实施例的铜结合焊盘设计的示例的尺寸。
图21示出了根据某些实施例的根据不同铜结合焊盘设计的退火温度的铜膨胀。
图22A示出了结合表面处的势垒层沟槽化(trenching)的示例。
图22B示出了根据某些实施例的结合表面处的势垒层沟槽化的示例。
图22C示出了根据某些实施例的结合两个结合焊盘的示例。
图23示出了根据某些实施例的混合式结合的过程的示例。
图24A示出了根据某些实施例的微型LED阵列的示例。
图24B示出了根据某些实施例的图19A中所示的微型LED阵列的示例的截面图。
图24C示出了根据某些实施例的结合到CMOS背板的微型LED阵列的示例。
图25A示出了根据某些实施例的微型LED阵列的示例。
图25B示出了根据某些实施例的图11A中所示的微型LED阵列的示例的截面图。
图25C示出了根据某些实施例的结合到CMOS背板的微型LED阵列的示例。
图26为根据某些实施例的近眼显示器的示例的电子系统的简化框图。
附图仅出于说明的目的描绘了本公开的实施例。本领域技术人员将容易地从以下描述认识到，可以在不脱离本公开的原理或所主张的益处的情况下采用所示的结构和方法的替代实施例。
在附图中，相似的部件和/或特征可以具有相同的附图标记。此外，相同类型的各种部件可以通过在附图标记后加上破折号和第二附图标记来区分，第二附图标记用于区分相似的部件。如果在说明书中仅使用第一附图标记，则该描述适用于具有相同第一附图标记的相似部件中的任何一个，而与第二附图标记无关。
具体实施方式
本公开总体上涉及微型发光二极管(微型LED)。更具体地，本文公开的技术涉及具有小间距的微型LED器件的可靠混合式结合，以在低温(例如，在约200℃或约150℃或低于约200℃或约150℃)下驱动(例如，CMOS背板上的)电路，从而实现高结合强度，消除在退火期间的金属凹陷，在晶片到晶片或裸片到晶片的结合中形成具有低电阻和高互连成品率的良好金属到金属互连扩散结合，以及避免高温晶片弯曲。本文描述了各种发明实施例，包括设备、系统、方法、结构、材料和过程等。
增强现实(augmented reality，AR)应用和虚拟现实(virtual reality，VR)应用可以使用近眼显示器，该近眼显示器包括微光发射器(例如，迷你型LED或微型LED)。在发光二极管(LED)中，通过注入的电子和空穴在有源区(例如，可以形成一个或多个量子阱的一个或多个半导体层)内的复合来生成光子。LED可以由驱动电路控制，这些驱动电路可以控制每个LED的驱动电流，从而控制注入载流子的数量和每个LED发射的光的强度。对于具有小间距的微型LED器件(例如，小于约10μm、小于约5μm、小于约3μm或小于约2μm)，可能难以使用例如结合导线、结合凸起等将驱动电路电连接到LED的电极。在一些实施方式中，可以使用微型LED器件表面上的结合焊盘以及驱动电路上的结合焊盘来将微型LED器件与驱动电路面对面地结合，从而可以不需要布线，并且微型LED与驱动电路之间的互连可以很短，这可以实现高密度和高性能的结合。
要将微型LED器件上的结合焊盘与驱动电路上的结合焊盘精确对准，并在可以包括介电材料(例如，SiO2、SiN或SiCN)和金属(例如，铜、金或铝)结合焊盘两者的接口处形成可靠的结合是具有挑战性的。例如，当微型LED器件的间距约为2μm或3μm或更小时，结合焊盘可以具有小于约1μm的线性尺寸，以避免与相邻的微型LED短路并提高介电结合的结合强度。另一方面，对于较小的结合焊盘，未对准可能会减小金属结合面积，增加接触电阻(或者甚至可能是开路)，和/或导致金属扩散到介电材料和半导体材料。
此外，为了通过晶片级混合式结合将(例如，在晶片上的)微型LED器件与(例如，CMOS背板上的)驱动电路结合，可能需要例如通过化学机械平坦化(chemical mechanicalplanarization，CMP)技术或其它技术来使微型LED晶片的结合表面和CMOS背板的结合表面平坦化。结合表面的平坦化可能导致金属结合焊盘中的凹陷(凹表面)。因此，由于两个金属结合焊盘上的凹陷，在微型LED器件上的金属结合焊盘与在CMOS背板上的对应金属结合焊盘之间可能存在空隙。可以在高温下进行退火，使得金属结合焊盘可以膨胀以减少或消除空隙并形成可靠的金属连接。当凹陷引起的空隙的体积与金属结合焊盘中的金属材料的体积之间的比率很大时，可能需要非常高的退火温度，以便使金属材料充分膨胀以完全填充空隙。例如，由于不同材料(例如，CMOS背板的Si衬底和微型LED器件的GaAs(或蓝宝石)衬底)的热膨胀系数(thermal expansion coefficient，CTE)不同，在高温下对不同衬底上包括不同材料的结合晶片堆叠体进行退火可能会导致较大的晶片弯曲。晶片弯曲可能在结合的晶片堆叠体中产生缺陷或损坏，例如高应力、裂纹、分层、滑移线、成坑(cratering)等。此外，在高温下对微型LED器件进行退火可能会降低微型LED的性能。
根据某些实施例，通过使金属结合焊盘的基部远大于金属结合焊盘(在结合表面处)的接触部分，可以增加金属(例如，铜)结合焊盘的总体积，同时仍能确保结合强度。例如，结合焊盘可以具有截锥体的形状，或者可以包括具有不同直径的两个或更多个部段。结果，即使对于小间距的微型LED器件，结合表面处的截面面积也可以保持相对较小，以具有相对较大的氧化物结合表面积以用于高结合强度，而金属(例如，铜)结合焊盘的总体积可以显著增加，使得用于消除凹陷和空隙的最低退火温度可以例如降低约50℃或更多。此外，由于金属结合焊盘在结合表面的截面积较小，因此在结合表面处的势垒层可以具有较大的宽度，使得结合表面处的势垒层沟槽化的和/或结合焊盘的未对准可能不会导致金属扩散到介电层或半导体材料中。
根据某些实施例，光源可以包括结合到LED裸片或晶片的背板。背板可以包括驱动电路、位于驱动电路上的第一电介质层、以及位于第一介电层中并电连接到驱动电路的第一组结合焊盘。LED裸片可以包括微型LED阵列、位于微型LED阵列上的第二介电层、以及位于第二介电层中并电连接到微型LED阵列的第二组结合焊盘。第一介电层可以通过低温(例如，室温)介电结合而结合到第二介电层。第一组结合焊盘的每个结合焊盘可以结合到第二组结合焊盘的对应的结合焊盘。第一组结合焊盘中的结合焊盘或第二组结合焊盘中的结合焊盘中的至少一者可以包括第一部分和第二部分，该第一部分的特性在于在结合表面处的第一横截面面积，该第二部分离开结合表面并且特性在于第二横截面面积，该第二横截面面积大于该第一横截面面积，例如该第二横截面面积大于该第一横截面面积的两倍或更多。
本文描述的微型LED可以与各种技术(例如，人工现实系统)结合使用。人工现实系统(例如，头戴式显示器(HMD)系统或平视显示器(heads-up display，HUD)系统)通常包括显示器，该显示器被配置为呈现描绘虚拟环境中的对象的人工图像。如在虚拟现实(VR)应用、增强现实(AR)应用或混合现实(mixed reality，MR)应用中，显示器可以呈现虚拟对象，或将真实对象的图像与虚拟对象的图像组合。例如，在AR系统中，用户可以通过例如透视透明显示眼镜或透镜(通常称为光学透视)、或查看由摄像头捕获的周围环境的显示图像(通常称为视频透视)，来查看虚拟对象(例如，计算机生成的图像(computer-generatedimage，CGI))的显示图像和周围环境这两者。在一些AR系统中，可以使用基于LED的显示子系统向用户呈现人工图像。
如本文所使用的，术语“发光二极管(LED)”指的是至少包括n型半导体层、p型半导体层、以及n型半导体层与p型半导体层之间的发光区域(即，有源区)的光源。发光区域可以包括形成一个或多个异质结构(例如，量子阱)的一个或多个半导体层。在一些实施例中，发光区域可以包括形成一个或多个多量子阱(multiple-quantum-well，MQW)的多个半导体层，每个多量子阱包括多个(例如，约2至6个)量子阱。
如本文所使用的，术语“微型LED”或“μLED”指的是具有芯片的LED，其中该芯片的线性尺寸小于约200μm，例如小于100μm、小于50μm、小于20μm、小于10μm或更小。例如，微型LED的线性尺寸可以小至6μm、5μm、4μm、2μm或更小。一些微型LED可以具有与少数载流子扩散长度相当的线性尺寸(例如，长度或直径)。然而，本文的公开内容不限于微型LED，并且还可以应用于迷你型LED和大型LED。
如本文所使用的，术语“LED阵列前体”指的是如下的LED裸片或晶片：该LED裸片或晶片不具有用于每个LED的相对电触点和/或相关联的驱动电路，从而可以将驱动电压或电流施加到LED以使LED发光。例如，LED阵列前体可以是：具有可以包括或可以不包括发光区域的外延层堆叠体的晶片或裸片、形成在外延层堆叠体中的具有台面结构的晶片或裸片、在其上形成有LED阵列和金属触点但没有驱动电路的晶片或裸片等。因此，LED裸片或晶片是单片LED阵列的前体，该单片LED阵列可以在执行后续工艺步骤(例如形成台面结构、形成金属电极、结合到电背板、移除衬底或形成光提取结构等)之后形成。
如本文所使用的，术语“结合(bonding)”可以指物理连接和/或电连接两个或更多个器件和/或晶片的各种方法，例如粘合剂结合、金属到金属结合、金属氧化物结合、晶片到晶片结合、裸片到晶片结合、混合式结合、焊接和凸块下金属化(under-bumpmetallization)等。例如，粘合剂结合可以使用可固化粘合剂(例如，环氧树脂)以通过粘合物理地结合两个或更多个器件和/或晶片。金属到金属结合可以包括例如使用焊接界面(例如，焊盘或球)、导电粘合剂、或金属之间的焊接接头的引线结合或倒装芯片结合。金属氧化物混合式结合可以在每个表面上形成金属和氧化物图案，将氧化物部分结合在一起，然后将金属部分结合在一起以形成导电路径。晶片到晶片结合可以在没有任何中间层的情况下结合两个晶片(例如，硅晶片或其它半导体晶片)，且基于两个晶片的表面之间的化学键。晶片到晶片结合可以包括晶片清洁和其它预处理、在室温下对准和预结合、以及在升高的温度(例如，约250℃或更高)下退火。裸片到晶片结合可以使用一个晶片上的凸块将预成形芯片的特征与晶片的驱动器对准。混合式结合可以包括例如晶片清洁、一个晶片的触点与另一个晶片的触点的高精度对准、在室温下晶片内的介电材料的介电结合、以及触点通过退火(例如，在250℃至300℃或更高的温度下)的金属结合。如本文中所使用的，术语“凸块”一般可以指在结合期间使用或形成的金属互连件。
在以下描述中，出于解释的目的，阐述了具体细节以便提供对本公开的示例的透彻理解。然而，显而易见的是，可以在没有这些具体细节的情况下实践各种示例。例如，设备、系统、结构、组件、方法和其它部件可以框图形式示出为部件，以避免不必要的细节混淆示例。在其它情况下，已知的设备、过程、系统、结构和技术可以在没有必要细节的情况下示出，以避免模糊示例。附图和描述并非旨在是限制性的。在本公开中使用的术语和表达被用作描述而非限制的术语，并且不存在使用此类术语和表达排除所示和所描述的特征的任何等同物或其部分的意图。词语“示例”在本文中用于表示“用作示例、实例或图示”。本文中描述为“示例”的任何实施例或设计不一定被解释为比其它实施例或设计优选或有利。
图1为根据某些实施例的包括近眼显示器120的人工现实系统环境100的示例的简化框图。图1中示出的人工现实系统环境100可以包括近眼显示器120、可选的外部成像设备150和可选的输入/输出接口140，近眼显示器、外部成像设备和输入/输出接口中的每一者可以耦合到可选的控制台110。虽然图1示出了包括一个近眼显示器120、一个外部成像设备150和一个输入/输出接口140的人工现实系统环境100的示例，但是该人工现实系统环境100可以包括任何数量的这些部件，或者可以省略这些部件中的任何部件。例如，可以存在多个近眼显示器120，该多个近眼显示器120由与控制台110通信的一个或多个外部成像设备150监视。在一些配置中，人工现实系统环境100可以不包括外部成像设备150、可选的输入/输出接口140和可选的控制台110。在替代配置中，人工现实系统环境100可以包括不同的部件或附加的部件。
近眼显示器120可以是向用户呈现内容的头戴式显示器。由近眼显示器120呈现的内容的示例包括图像、视频、音频或其任何组合中的一者或多者。在一些实施例中，音频可以经由外部设备(例如，扬声器和/或耳机)来呈现，该外部设备从近眼显示器120、控制台110或这两者接收音频信息，并且基于音频信息呈现音频数据。近眼显示器120可以包括一个或多个刚性本体，这些刚性本体可以彼此刚性或非刚性地联接。刚性本体之间的刚性联接可以使被联接的刚性本体充当单个刚性实体。刚性本体之间的非刚性联接可以允许刚性本体相对于彼此移动。在各种实施例中，近眼显示器120可以以任何合适的形状要素(包括一副眼镜)来实现。近眼显示器120的一些实施例在下文中关于图2和图3进一步描述。另外，在各种实施例中，本文描述的功能可以在头戴式设备(headset)中使用，该头戴式设备对近眼显示器120外部的环境的图像与人工现实内容(例如，计算机生成的图像)进行组合。因此，近眼显示器120可以利用所生成的内容(例如，图像、视频、声音等)来增强近眼显示器120外部的物理的、真实世界环境的图像，以向用户呈现增强现实。
在各种实施例中，近眼显示器120可以包括显示电子器件122、显示光学器件124和眼睛追踪单元130中的一者或多者。在一些实施例中，近眼显示器120还可以包括一个或多个定位器126、一个或多个位置传感器128和惯性测量单元(inertial measurement unit，IMU)132。近眼显示器120可以省略眼睛追踪单元130、定位器126、位置传感器128和IMU 132中的任何一者，或者在各种实施例中包括附加的元件。另外，在一些实施例中，近眼显示器120可以包括组合了结合图1中描述的各种元件的功能的元件。
显示电子器件122可以根据(例如，从控制台110)接收到的数据向用户显示图像，或促进图像的显示。在各种实施例中，显示电子器件122可以包括一个或多个显示面板，例如液晶显示器(liquid crystal display，LCD)、有机发光二极管(organic lightemitting diode，OLED)显示器、无机发光二极管(inorganic light emitting diode，ILED)显示器、微型发光二极管(micro light emitting diode，μLED)显示器、有源矩阵OLED(active-matrix OLED，AMOLED)显示器、透明OLED(transparent OLED，TOLED)显示器或一些其它显示器。例如，在近眼显示器120的一个实施方式中，显示电子器件122可以包括前TOLED面板、后显示面板、以及在前TOLED显示面板与后显示面板之间的光学部件(例如，衰减器、偏振器、衍射膜或光谱膜)。显示电子器件122可以包括发射例如红色、绿色、蓝色、白色或黄色等主导颜色的光的像素。在一些实施方式中，显示电子设备122可以通过由二维面板产生的立体效果来显示三维(3D)图像，以产生图像深度的主观感知。例如，显示电子设备122可以包括分别位于用户的左眼和右眼的前方的左显示器和右显示器。左显示器和右显示器可以呈现相对于彼此水平移位的图像的副本，以产生立体效果(即，观看图像的用户对图像深度的感知)。
在某些实施例中，显示光学器件124可以(例如，使用光波导和耦合器)光学地显示图像内容，或者可以放大从显示电子器件122接收到的图像光，校正与图像光相关联的光学误差，并且将校正的图像光呈现给近眼显示器120的用户。在各种实施例中，显示光学器件124可以包括一个或多个光学元件，例如衬底、光波导、光圈、菲涅耳透镜、凸透镜、凹透镜、滤光器、输入/输出耦合器、或可以影响从显示电子器件122发射的图像光的任何其它合适的光学元件。显示光学器件124可以包括不同光学元件的组合以及机械联接件以维持组合中光学元件的相对间隔和取向。显示光学器件124中的一个或多个光学元件可以具有光学涂层(例如，抗反射涂层、反射涂层、滤光涂层或不同光学涂层的组合)。
显示光学器件124对图像光的放大可以允许显示电子器件122比更大的显示器在物理上更小、更轻，并且消耗更少的功率。另外，放大可以增加所显示的内容的视场。可以通过调整光学元件、添加光学元件、或从显示光学器件124移除光学元件来改变显示光学器件124对图像光的放大量。在一些实施例中，显示光学器件124可以将所显示的图像投射到一个或多个图像平面，该一个或多个图像平面可以比近眼显示器120更远离用户的眼睛。
显示光学器件124还可以被设计成校正一种或多种类型的光学误差，例如二维光学误差、三维光学误差或其任何组合。二维误差可以包括在两个维度中出现的光学像差。二维误差的示例类型可以包括桶形失真、枕形失真、纵向色差和横向色差。三维误差可以包括在三维中发生的光学误差。三维误差的示例类型可以包括球面像差、彗形像差、场曲率和像散。
定位器126可以是相对于彼此并且相对于近眼显示器120上的参考点而位于近眼显示器120上的特定位置处的对象。在一些实施方式中，控制台110可以识别由外部成像设备150捕获的图像中的定位器126，以确定人工现实头戴式设备的位置、取向或这两者。定位器126可以是LED、隅角立方反射器、反射标记、与近眼显示器120操作的环境形成对比的一类光源、或其任何组合。在定位器126为有源部件(例如，LED或其它类型的发光器件)的实施例中，定位器126可以在可见光波段(例如，约380nm至750nm)、红外(infrared，IR)波段(例如，约750nm至1mm)、紫外波段(例如，约10m至约380nm)、电磁波谱的另一部分、或电磁波谱的多个部分的任何组合中发射光。
外部成像设备150可以包括一个或多个摄像头、一个或多个摄像机、能够捕获包括定位器126中的一个或多个定位器的图像的任何其它设备、或其任何组合。另外，外部成像设备150可以包括一或多个滤光器(例如，以增加信噪比)。外部成像设备150可以被配置为检测从处于外部成像设备150的视场中的定位器126发射的光或反射的光。在定位器126包括无源元件(例如，回反射器)的实施例中，外部成像设备150可以包括照射定位器126中的一些或全部的光源，这些定位器126可以将光回射到外部成像设备150中的光源。可以从外部成像设备150向控制台110传送慢速校准数据，并且外部成像设备150可以接收来自控制台110的一个或多个校准参数，以调整一个或多个成像参数(例如，焦距、焦点、帧率、传感器温度、快门速度、光圈等)。
位置传感器128可以响应于近眼显示器120的运动而生成一个或多个测量信号。位置传感器128的示例可以包括加速度计、陀螺仪、磁力计、其它运动检测传感器或误差校正传感器、或其任何组合。例如，在一些实施例中，位置传感器128可以包括多个加速度计以测量平移运动(例如，向前/向后、向上/向下、或向左/向右)，并且包括多个陀螺仪以测量转动运动(例如，俯仰、偏转或翻滚)。在一些实施例中，各种位置传感器可以彼此正交地定向。
IMU 132可以是如下的电子设备：该电子设备基于从多个位置传感器128中的一个或多个位置传感器接收到的测量信号，生成快速校准数据。位置传感器128可以位于IMU132的外部、IMU 132的内部、或其任何组合。基于来自一个或多个位置传感器128的一个或多个测量信号，IMU 132可以生成快速校准数据，该快速校准数据指示近眼显示器120的、相对于近眼显示器120的初始位置的估计位置。例如，IMU 132可以将从加速度计接收的测量信号随时间进行积分以估计速度矢量，并且将速度矢量随时间进行积分以确定近眼显示器120上的参考点的估计位置。替代性地，IMU 132可以向控制台110提供采样的测量信号，控制台110可以确定快速校准数据。虽然可以将参考点笼统地定义为空间中的点，但是在各种实施例中，该参考点还可以被定义为近眼显示器120内的点(例如，IMU 132的中心)。
眼睛追踪单元130可以包括一个或多个眼睛追踪系统。眼睛追踪可以指确定眼睛相对于近眼显示器120的位置(包括眼睛的取向和定位)。眼睛追踪系统可以包括成像系统以对一只或多只眼睛成像，并且可以可选地包括光发射器，该光发射器可以生成指向眼睛的光，使得由眼睛反射的光可以被成像系统捕获。例如，眼睛追踪单元130可以包括发射可见光谱或红外光谱中的光的非相干或相干光源(例如，激光二极管)、以及捕获由用户的眼睛反射的光的摄像头。作为另一示例，眼睛追踪单元130可以捕获所反射的、由微型雷达单元发射的无线电波。眼睛追踪单元130可以使用低功率光发射器，该低功率光发射器在不会伤害眼睛或引起身体不适的频率和强度下发射光。眼睛追踪单元130可以被布置成增加由眼睛追踪单元130捕获的眼睛的图像的对比度，并降低眼睛追踪单元130消耗的总功率(例如，降低由眼睛追踪单元130中包括的光发射器和成像系统消耗的功率)。例如，在一些实施方式中，眼睛追踪单元130可以消耗小于100毫瓦的功率。
近眼显示器120可以使用眼睛的取向来例如确定用户的瞳孔间距(inter-pupillary distance，IPD)、确定注视方向、引入深度线索(例如，用户的主视线之外的模糊图像)、收集关于VR媒体中的用户交互的启发式方法(例如，花费在任何特定主题、对象或帧上的时间随遭受的刺激的变化)、部分地基于用户的眼睛中的至少一只眼睛的取向的一些其它功能、或其任何组合。因为可以确定用户的两只眼睛的取向，所以眼睛追踪单元130能够确定用户正在观看的位置。例如，确定用户注视的方向可以包括基于所确定的用户的左眼和右眼的取向来确定会聚点。会聚点可以是用户双眼的两个视网膜中央凹轴(fovealaxes)相交的点。用户注视的方向可以是穿过会聚点和用户双眼的瞳孔之间的中点的线的方向。
输入/输出接口140可以是允许用户向控制台110发送动作请求的设备。动作请求可以是执行特定动作的请求。例如，动作请求可以是开始或结束应用程序或在应用程序内执行特定动作。输入/输出接口140可以包括一个或多个输入设备。示例性输入设备可以包括键盘、鼠标、游戏控制器、手套、按钮、触摸屏、或用于接收动作请求并向控制台110传送所接收的动作请求的任何其它合适的设备。可以向控制台110传送由输入/输出接口140接收的动作请求，控制台110可以执行与所请求的动作相对应的动作。在一些实施例中，输入/输出接口140可以根据从控制台110接收的指令向用户提供触觉反馈。例如，当接收到动作请求时，或者当控制台110已经执行所请求的动作并且向输入/输出接口140传送指令时，输入/输出接口140可以提供触觉反馈。在一些实施例中，外部成像设备150可以用于追踪输入/输出接口140，例如追踪控制器(其可以包括例如IR光源)或用户的手部的定位或位置以确定用户的运动。在一些实施例中，近眼显示器120可以包括一个或多个成像设备以追踪输入/输出接口140，例如追踪控制器或用户的手部的定位或位置以确定用户的运动。
控制台110可以根据从外部成像设备150、近眼显示器120和输入/输出接口140中的一者或多者接收到的信息，向近眼显示器120提供内容以呈现给用户。在图1所示的示例中，控制台110可以包括应用程序库112、头戴式设备追踪模块114、人工现实引擎116和眼睛追踪模块118。控制台110的一些实施例可以包括与结合图1描述的模块不同的模块或额外的模块。下面进一步描述的功能可以以与这里描述的方式不同的方式分布在控制台110的部件之间。
在一些实施例中，控制台110可以包括处理器和非暂时性计算机可读存储介质，该非暂时性计算机可读存储介质存储有指令，所述指令可由该处理器执行。处理器可以包括并行执行指令的多个处理单元。非暂时性计算机可读存储介质可以是任何存储器，例如硬盘驱动器、可移除存储器或固态驱动器(例如，闪存或动态随机存取存储器(dynamicrandom access memory，DRAM))。在各种实施例中，结合图1描述的控制台110的模块可以被编码为非暂时性计算机可读存储介质中的指令，这些指令在由处理器执行时，使得处理器执行下面进一步描述的功能。
应用程序库112可以存储由控制台110执行的一个或多个应用程序。应用程序可以包括一组指令，该组指令在由处理器执行时生成呈现给用户的内容。由应用程序生成的内容可以响应于经由用户眼睛的移动而从用户接收的输入或从输入/输出接口140接收的输入。应用程序的示例可以包括游戏应用程序、会议应用程序、视频播放应用程序或其它合适的应用程序。
头戴式设备追踪模块114可以使用来自外部成像设备150的慢速校准信息，来追踪近眼显示器120的移动。例如，头戴式设备追踪模块114可以使用来自慢速校准信息的观察到的定位器和近眼显示器120的模型，来确定近眼显示器120的参考点的位置。头戴式设备追踪模块114还可以使用来自快速校准信息的位置信息，来确定近眼显示器120的参考点的位置。另外，在一些实施例中，头戴式设备追踪模块114可以使用快速校准信息、慢速校准信息或其任何组合中的多个部分，来预测近眼显示器120的未来位置。头戴式设备追踪模块114可以向人工现实引擎116提供近眼显示器120的估计的或预测的未来位置。
人工现实引擎116可以在人工现实系统环境100内执行应用程序，并且从头戴式设备追踪模块114接收近眼显示器120的位置信息、近眼显示器120的加速度信息、近眼显示器120的速度信息、近眼显示器120的预测的未来位置或其任何组合。人工现实引擎116还可以从眼睛追踪模块118接收估计的眼睛位置和取向信息。基于接收到的信息，人工现实引擎116可以确定向近眼显示器120提供以呈现给用户的内容。例如，如果接收到的信息指示用户已经向左看，则人工现实引擎116可以生成近眼显示器120的内容，该内容反映用户眼睛在虚拟环境中的移动。另外，人工现实引擎116可以响应于从输入/输出接口140接收的动作请求，在控制台110上执行的应用程序内执行动作，并且向用户提供反馈以指示该动作已经执行。该反馈可以是经由近眼显示器120的视觉反馈或听觉反馈、或经由输入/输出接口140的触觉反馈。
眼睛追踪模块118可以从眼睛追踪单元130接收眼睛追踪数据，并且基于眼睛追踪数据来确定用户眼睛的位置。眼睛的位置可以包括眼睛相对于近眼显示器120或其任何元件的取向、位置或这两者。因为眼睛的旋转轴线根据眼睛在其眼眶中的位置而改变，所以确定眼睛在其眼眶中的位置可以允许眼睛追踪模块118更准确地确定眼睛的取向。
图2为用于实现本文公开的一些示例的呈HMD设备200的形式的近眼显示器的示例的立体图。HMD设备200可以例如是VR系统、AR系统、MR系统或其任何组合的一部分。HMD设备200可以包括本体220和头带230。图2在立体图中示出了本体220的底侧223、前侧225和左侧227。头带230可以具有可调节或可延伸的长度。在HMD设备200的本体220与头带230之间可以具有足够的空间，以允许用户将HMD设备200固定到用户的头部上。在各种实施例中，HMD设备200可以包括附加的、更少的或不同的部件。例如，在一些实施例中，HMD设备200可以包括如例如下文图3中所示的眼镜镜脚和脚套，而没有头带230。
HMD设备200可以向用户呈现媒体，该媒体包括物理的、真实世界环境的虚拟和/或增强视图，所述视图具有计算机生成的元素。由HMD设备200呈现的媒体的示例可以包括图像(例如，二维(2D)图像或三维(3D)图像)、视频(例如，2D视频或3D视频)、音频或其任何组合。图像和视频可以由包围在HMD设备200的本体220中的一个或多个显示组件(图2中未示出)呈现给用户的每只眼睛。在各种实施例中，一个或多个显示组件可以包括单个电子显示面板或多个电子显示面板(例如，一个显示面板对应用户的一只眼睛)。(一个或多个)电子显示面板的示例可以包括例如LCD显示器、OLED显示器、ILED显示器、μLED显示器、AMOLED显示器、TOLED显示器、某种其它显示器或其任何组合。HMD设备200可以包括两个适眼框(eyebox)区域。
在一些实施方式中，HMD设备200可以包括各种传感器(未示出)，例如深度传感器、运动传感器、位置传感器和眼睛追踪传感器。这些传感器中的一些传感器可以使用结构化光图案来进行感测。在一些实施方式中，HMD设备200可以包括用于与控制台通信的输入/输出接口。在一些实施方式中，HMD设备200可以包括虚拟现实引擎(未示出)，该虚拟现实引擎可以执行HMD设备200内的应用程序并且从各种传感器接收HMD设备200的深度信息、位置信息、加速度信息、速度信息、预测的未来位置或其任何组合。在一些实施方式中，由虚拟现实引擎接收的信息可以用于生成提供给一个或多个显示组件的信号(例如，显示指令)。在一些实施方式中，HMD设备200可以包括定位器(未示出，例如定位器126)，这些定位器相对于彼此并且相对于参考点而位于本体220上的固定位置。这些定位器中的每个定位器可以发射可由外部成像设备检测的光。
图3为用于实现本文公开的一些示例的呈一副眼镜形式的近眼显示器300的示例的立体图。近眼显示器300可以为图1的近眼显示器120的具体实施方式，并且可以被配置作为虚拟现实显示器、增强现实显示器和/或混合现实显示器运行。近眼显示器300可以包括框架305和显示设备310。显示设备310可以被配置为向用户呈现内容。在一些实施例中，显示设备310可以包括显示电子器件和/或显示光学器件。例如，如上文关于图1的近眼显示器120所述的，显示设备310可以包括LCD显示面板、LED显示面板或光学显示面板(例如，波导显示组件)。
近眼显示器300还可以包括位于框架305上或框架305内的各种传感器350a、350b、350c、350d和350e。在一些实施例中，传感器350a至传感器350e可以包括一个或多个深度传感器、运动传感器、位置传感器、惯性传感器或环境光传感器。在一些实施例中，传感器350a至传感器350e可以包括一个或多个图像传感器，该一个或多个图像传感器被配置为生成表示不同方向上的不同视场的图像数据。在一些实施例中，传感器350a至传感器350e可以用作输入设备，以控制或影响近眼显示器300的显示内容，和/或向近眼显示器300的用户提供交互式VR/AR/MR体验。在一些实施例中，传感器350a至传感器350e也可以用于立体成像。
在一些实施例中，近眼显示器300还可以包括一个或多个照明器330，该一个或多个照明器用于将光投射到物理环境。投射的光可以与不同的频带(例如，可见光、红外光、紫外光等)相关联，并且可以用于各种目的。例如，(一个或多个)照明器330可以在黑暗环境中(或者在具有低强度的红外光、紫外光等的环境中)投射光，以辅助传感器350a至传感器350e在黑暗环境内捕获不同对象的图像。在一些实施例中，(一个或多个)照明器330可以用于将某些光图案投射到环境内的对象上。在一些实施例中，(一个或多个)照明器330可以用作定位器，例如上文关于图1所述的定位器126。
在一些实施例中，近眼显示器300还可以包括高分辨率摄像头340。摄像头340可以捕获视场中的物理环境的图像。所捕获的图像可以例如由虚拟现实引擎(例如，图1的人工现实引擎116)处理，以将虚拟对象添加到捕获的图像中，或修改捕获的图像中的物理对象，并且可以通过用于AR应用或MR应用的显示设备310向用户显示处理后的图像。
图4示出了根据某些实施例的包括波导显示器的光学透视增强现实系统400的示例。增强现实系统400可以包括投射器410和组合器415。投射器410可以包括光源或图像源412和投射器光学器件414。在一些实施例中，光源或图像源412可以包括上述的一个或多个微型LED器件。在一些实施例中，图像源412可以包括显示虚拟对象的多个像素，例如LCD显示面板或LED显示面板。在一些实施例中，图像源412可以包括产生相干光或部分相干光的光源。例如，图像源412可以包括激光二极管、垂直腔面发射激光器、LED、和/或上述的微型LED。在一些实施例中，图像源412可以包括多个光源(例如，上述的微型LED阵列)，每个光源发射对应于原色(例如，红色、绿色或蓝色)的单色图像光。在一些实施例中，图像源412可以包括三个二维微型LED阵列，其中每个二维微型LED阵列可以包括多个微型LED，这些微型LED被配置为发射原色(例如，红色、绿色或蓝色)光。在一些实施例中，图像源412可以包括光学图案产生器，例如空间光调制器。投射器光学器件414可以包括一个或多个光学部件，该一个或多个光学部件可以调节来自图像源412的光，例如扩展来自图像源412的光、对来自图像源412的光进行准直、扫描来自图像源412的光、或将来自图像源412的光投射到组合器415。该一个或多个光学部件可以包括例如一个或多个透镜、液体透镜、反射镜、光圈和/或光栅。例如，在一些实施例中，图像源412可以包括一个或多个一维微型LED阵列或长形的二维微型LED阵列，并且投射器光学器件414可以包括一个或多个一维扫描仪(例如，微型反射镜或棱镜)，该一个或多个一维扫描仪被配置为扫描一维微型LED阵列或长形的二维微型LED阵列，以生成图像帧。在一些实施例中，投射器光学器件414可以包括具有多个电极的液体透镜(例如，液晶透镜)，该液体透镜允许扫描来自图像源412的光。
组合器415可以包括输入耦合器430，该输入耦合器用于将来自投射器410的光耦合到组合器415的衬底420上。组合器415可以在第一波长范围内透射至少50％的光，并且在第二波长范围内反射至少25％的光。例如，第一波长范围可以是从约400nm至约650nm的可见光，并且第二波长范围可以是例如从约800nm至约1000nm的红外波段。输入耦合器430可以包括体全息光栅、衍射光学元件(diffractive optical element，DOE)(例如，表面起伏光栅)、衬底420的倾斜表面、或折射耦合器(例如，光楔(wedge)或棱镜)。例如，输入耦合器430可以包括反射体布拉格光栅或透射体布拉格光栅。对于可见光，输入耦合器430可以具有大于30％、50％、75％、90％或更高的耦合效率。耦合到衬底420中的光可以通过例如全内反射(TIR)在衬底420内传播。衬底420可以是一副眼镜的透镜的形式。衬底420可以具有平坦或弯曲表面，并且可以包括一种或多种类型的介电材料，例如玻璃、石英、塑料、聚合物、聚甲基丙烯酸甲酯(PMMA)、晶体或陶瓷。例如，衬底420的厚度可以在小于约1mm至约10mm或更大的范围内。衬底420对于可见光可以是透明的。
衬底420可以包括多个输出耦合器440或可以耦合到多个输出耦合器440，每个输出耦合器被配置为从衬底420提取由衬底420引导并在衬底420内传播的光的至少一部分，并且将提取的光460指向适眼框495，其中当增强现实系统400被使用时，增强现实系统400的用户的眼睛490可以位于该适眼框内。多个输出耦合器440可以复制出射光瞳以增加适眼框495的尺寸，使得所显示的图像在更大的区域中可见。如输入耦合器430，输出耦合器440可以包括光栅耦合器(例如，体全息光栅或表面起伏光栅)、其它衍射光学元件(DOE)、棱镜等。例如，输出耦合器440可以包括反射体布拉格光栅或透射体布拉格光栅。输出耦合器440在不同位置处可以具有不同的耦合(例如，衍射)效率。衬底420还可以允许来自组合器415前方的环境的光450很少损失地或没有损失地穿过。输出耦合器440还可以允许光450很少损失地穿过。例如，在一些实施方式中，输出耦合器440对于光450可以具有非常低的衍射效率，使得光450可以被折射，或者很少损失地穿过输出耦合器440，因此可以比提取的光460具有更高的强度。在一些实施方式中，输出耦合器440对于光450可以具有高衍射效率，并且可以在某些期望方向(即，衍射角)上很少损失地衍射该光450。结果，用户能够查看组合器415前方的环境与由投射器410投射的虚拟对象的图像的组合图像。
图5A示出了根据某些实施例的包括波导显示器530的近眼显示器(NED)设备500的示例。NED设备500可以是近眼显示器120、增强现实系统400或另一类型的显示设备的示例。NED设备500可以包括光源510、投射光学器件520和波导显示器530。光源510可以包括用于不同颜色的光发射器的多个面板，例如，红光发射器512的面板、绿光发射器514的面板和蓝光发射器516的面板。多个红光发射器512被组织成一个阵列；多个绿光发射器514被组织成一个阵列；并且多个蓝光发射器516被组织成一个阵列。光源510中的光发射器的尺寸和间距可以很小。例如，每个光发射器可以具有小于2μm(例如，约1.2μm)的直径，并且间距可以小于2μm(例如，约1.5μm)。因此，该多个红光发射器512、该多个绿光发射器514和该多个蓝光发射器516各自中的光发射器的数量可以等于或大于显示图像中的像素的数量(例如，960×720、1280×720、1440×1080、1920×1080、2160×1080或2560×1080个像素)。因此，可以由光源510同时地生成显示图像。在NED设备500中可以不使用扫描元件。
在到达波导显示器530之前，由光源510发射的光可以由投射光学器件520调节，投射光学器件520可以包括透镜阵列。投射光学器件520可以对由光源510发射的光进行准直或将由光源510发射的光聚焦到波导显示器530，波导显示器530可以包括耦合器532，该耦合器用于将由光源510发射的光耦合到波导显示器530中。耦合到波导显示器530中的光可以通过例如上文关于图4所述的全内反射在波导显示器530内传播。耦合器532还可以将在波导显示器530内传播的部分光从波导显示器530耦出并且朝向用户的眼睛590耦合。
图5B示出了根据某些实施例的包括波导显示器580的近眼显示器(NED)设备550的示例。在一些实施例中，NED设备550可以使用扫描镜570将来自光源540的光投射到用户的眼睛590可能所在的图像场。NED设备550可以是近眼显示器120、增强现实系统400或另一类型的显示设备的示例。光源540可以包括一行或多行或一列或多列不同颜色的光发射器，例如，多行红光发射器542、多行绿光发射器544和多行蓝光发射器546。例如，多个红光发射器542、多个绿光发射器544和多个蓝光发射器546可以各自包括N行，每行包括例如2560个光发射器(像素)。该多个红光发射器542被组织成一个阵列；该多个绿光发射器544被组织成一个阵列；并且该多个蓝光发射器546被组织成一个阵列。在一些实施例中，光源540可以包括针对每种颜色的单行光发射器。在一些实施例中，光源540可以包括针对红色、绿色和蓝色中的每一个的多列光发射器，其中每列可以包括例如1080个光发射器。在一些实施例中，光源540中的光发射器的尺寸和/或间距可以相对较大(例如，约3μm至5μm)，因此光源540可不包括用于同时生成全显示图像的足够的光发射器。例如，针对单个颜色的光发射器的数量可以小于显示图像中的像素的数量(例如，2560×1080个像素)。由光源540发射的光可以是一组准直或发散光束。
在到达扫描镜570之前，由光源540发射的光可以由各种光学器件(例如，准直透镜或自由形式光学元件560)调节。自由形式光学元件560可以包括例如多小面棱镜或另一光折叠元件，该多小面棱镜或另一光折叠元件用于将由光源540发射的光朝向扫描镜570引导，从而例如以诸如约90°或更大角度来改变由光源540发射的光的传播方向。在一些实施例中，自由形式光学元件560可以是可转动的以扫描光。扫描镜570和/或自由形式光学元件560可以将由光源540发射的光反射并投射到波导显示器580，波导显示器580可以包括耦合器582，该耦合器用于将由光源540发射的光耦合到波导显示器580中。耦合到波导显示器580中的光可以通过例如上文关于图4所述的全内反射在波导显示器580内传播。耦合器582还可以将在波导显示器580内传播的部分光从波导显示器580耦出并且朝向用户的眼睛590耦合。
扫描镜570可以包括微机电系统(microelectromechanical system，MEMS)镜或任何其它合适的镜。扫描镜570可以转动以在一个维度或两个维度扫描。当扫描镜570转动时，可以向波导显示器580的不同区域引导由光源540发射的光，使得全显示图像可以被投射到波导显示器580上并且在每个扫描周期中由波导显示器580向用户的眼睛590引导。例如，在光源540包括用于一行或多行、或一列或多列中所有像素的光发射器的实施例中，扫描镜570可以在列方向或行方向(例如，x方向或y方向)上转动以扫描图像。在光源540包括用于一行或多行、或一列或多列中一些但不是所有像素的光发射器的实施例中，扫描镜570可以在行方向和列方向(例如，x方向和y方向)两者上转动以(例如，使用光栅型扫描图案)投射显示图像。
NED设备550可以在预定显示时段内运行。显示时段(例如，显示周期)可以指扫描或投射全图像的持续时间。例如，显示时段可以是期望的帧率的倒数。在包括扫描镜570的NED设备550中，显示时段也可以称为扫描时段或扫描周期。光源540的光产生可以与扫描镜570的转动同步。例如，每个扫描周期可以包括多个扫描步骤，其中光源540可以在每个相应的扫描步骤中生成不同的光图案。
在每个扫描周期中，随着扫描镜570转动，显示图像可以被投射到波导显示器580和用户的眼睛590上。显示图像的给定像素位置的实际颜色值和光强度(例如，亮度)可以是在扫描时段期间照射该像素位置的三种颜色(例如，红色、绿色和蓝色)的光束的平均值。在完成扫描时段之后，扫描镜570可以回复到初始位置以投射下一显示图像的前几行的光，或者可以以相反方向转动，或者扫描图案以投射下一显示图像的光，其中可以向光源540馈送新的一组驱动信号。当扫描镜570在每个扫描周期中转动时，可以重复相同的过程。这样，可以在不同的扫描周期中向用户的眼睛590投射不同的图像。
图6示出了根据某些实施例的近眼显示器系统600中的图像源组件610的示例。图像源组件610可以包括例如显示面板640和投射器650，该显示面板可以生成要向用户的眼睛投射的显示图像，该投射器可以向上文关于图4至图5B所述的波导显示器投射由显示面板640生成的显示图像。显示面板640可以包括光源642和用于光源642的驱动电路644。光源642可以包括例如光源510或540。投射器650可以包括例如上述的自由形式光学元件560、扫描镜570和/或投射光学器件520。近眼显示器系统600还可以包括控制器620，该控制器同步地控制光源642和投射器650(例如，扫描镜570)。图像源组件610可以生成图像光并将其输出到波导显示器(图6中未示出)，例如波导显示器530或580。如上所述，波导显示器可以在一个或多个输入耦合元件处接收图像光，并且向一个或多个输出耦合元件引导接收到的图像光。输入耦合元件和输出耦合元件可以包括例如衍射光栅、全息光栅、棱镜或其任何组合。输入耦合元件可以被选择成使得在波导显示器内发生全内反射。输出耦合元件可以将经全内反射的图像光的多个部分从波导显示器耦出。
如上所述，光源642可以包括以阵列或矩阵布置的多个光发射器。每个光发射器可以发射单色光，例如红光、蓝光、绿光和红外光等。虽然在本公开中经常讨论RGB颜色，但是本文描述的实施例不限于使用红色、绿色和蓝色作为原色。其它颜色也可以用作近眼显示器系统600的原色。在一些实施例中，根据实施例的显示面板可以使用三种以上的原色。光源642中的每个像素可以包括三个子像素，这些子像素包括红色微型LED、绿色微型LED和蓝色微型LED。半导体LED通常包括多层半导体材料内的有源发光层。多层半导体材料可以包括不同的化合物材料、或掺杂剂不同和/或掺杂密度不同的同一基础材料。例如，多层半导体材料可以包括n型材料层、有源区以及p型材料层，该有源区可以包括异质结构(例如，一个或多个量子阱)。多层半导体材料可以生长在衬底的具有特定取向的表面上。在一些实施例中，为了提高光提取效率，可以形成包括多层半导体材料中的至少一些的台面。
控制器620可以控制图像源组件610的图像渲染操作，例如光源642的操作和/或投射器650的操作。例如，控制器620可以确定用于图像源组件610的、渲染一个或多个显示图像的指令。指令可以包括显示指令和扫描指令。在一些实施例中，显示指令可以包括图像文件(例如，位图文件)。可以例如接收来自控制台(例如上文关于图1所述的控制台110)的显示指令。图像源组件610可以使用扫描指令来生成图像光。扫描指令可以指定例如图像光的源的类型(例如，单色或多色)、扫描速率、扫描装置的取向、一个或多个照明参数或其任何组合。控制器620可以包括硬件、软件和/或固件的组合，该组合未在这里示出，以免模糊本公开的其它方面。
在一些实施例中，控制器620可以是显示设备的图形处理单元(graphicsprocessing unit，GPU)。在其它实施例中，控制器620可以是其它种类的处理器。由控制器620执行的操作可以包括获取用于显示的内容并且将该内容划分成离散部分。控制器620可以向光源642提供扫描指令，这些扫描指令包括与光源642的单独源元件相对应的地址和/或施加到单独源元件的电偏压。控制器620可以指示光源642使用与最终向用户显示的图像中的一行或多行像素相对应的光发射器顺序地呈现离散部分。控制器620还可以指示投射器650对光进行不同的调整。例如，控制器620可以控制投射器650将离散部分扫描到上文关于图5B所述的波导显示器(例如，波导显示器580)的耦合元件的不同区域中。这样，在波导显示器的出射光瞳处，每个离散部分呈现在各自不同的位置中。虽然每个离散部分在各自不同的时间呈现，但是离散部分的呈现和扫描发生地足够快，使得用户的眼睛可以将不同部分整合到单个图像或一系列图像中。
图像处理器630可以是专用于执行本文描述的特征的通用处理器和/或一个或多个专用电路。在一个实施例中，通用处理器可以耦接到存储器以执行软件指令，这些软件指令使该处理器执行本文中所描述的某些过程。在另一个实施例中，图像处理器630可以是专用于执行某些特征的一个或多个电路。虽然图6中的图像处理器630被示出为与控制器620和驱动电路644分离的独立单元，但是在其它实施例中，图像处理器630可以是控制器620的子单元或驱动电路644的子单元。换句话说，在那些实施例中，控制器620或驱动电路644可以执行图像处理器630的各种图像处理功能。图像处理器630也可以被称为图像处理电路。
在图6中所示的示例中，光源642可以由驱动电路644基于从控制器620或图像处理器630发送的数据或指令(例如，显示指令和扫描指令)来驱动。在一个实施例中，驱动电路644可以包括电路板，该电路板连接到光源642的各种光发射器并且机械地保持光源642的各种光发射器。光源642可以根据由控制器620设定并且可能由图像处理器630和驱动电路644调整的一个或多个照明参数来发射光。光源642可以使用照明参数来产生光。照明参数可以包括例如源波长、脉冲速率、脉冲幅度、射束类型(连续式或脉冲式)、可能影响发射光的(一个或多个)其它参数、或其任何组合。在一些实施例中，由光源642产生的源光可以包括多束的红光、绿光和蓝光，或其任何组合。
投射器650可以执行一组光学功能，例如聚焦由光源642生成的图像光、组合由光源642生成的图像光、调节由光源642生成的图像光、或扫描由光源642生成的图像光。在一些实施例中，投射器650可以包括组合组件、光调节组件或扫描镜组件。投射器650可以包括一个或多个光学部件，该一个或多个光学部件光学地调整来自光源642的光，并且可能对来自光源642的光进行重定向。对光进行调整的一个示例可以包括调节光，例如扩展、准直、校正一个或多个光学误差(例如，场曲率、色差等)、光的一些其它调整或其任何组合。投射器650的光学部件可以包括例如透镜、反射镜、光圈、光栅或其任何组合。
投射器650可以经由其一个或多个反射部分和/或折射部分重定向图像光，使得图像光以某些取向朝向波导显示器投射。图像光朝向波导显示器重定向的位置可以取决于一个或多个反射部分和/或折射部分的特定取向。在一些实施例中，投射器650包括在至少两个维度上扫描的单个扫描镜。在其它实施例中，投射器650可以包括多个扫描镜，每个扫描镜在彼此正交的方向上扫描。投射器650可以(水平地或竖直地)执行光栅扫描、双共振扫描或其任何组合。在一些实施例中，投射器650可以沿着水平方向和/或竖直方向以特定振荡频率执行受控振动，以沿着两个维度扫描并生成呈现给用户眼睛的媒体的二维投射图像。在其它实施例中，投射器650可以包括透镜或棱镜，该透镜或棱镜可以起到与一个或多个扫描镜类似或相同的功能。在一些实施例中，图像源组件610可以不包括投射器，其中由光源642发射的光可以直接入射在波导显示器上。
(例如，增强现实系统400、NED设备500或NED设备550中的)光子集成电路或基于波导的显示器的总体效率可以是各个部件的效率的乘积，并且还可以取决于部件如何连接。例如，增强现实系统400中的基于波导的显示器的总体效率ηtot可以取决于图像源412的发光效率、通过投射器光学器件414和输入耦合器430从图像源412到组合器415的光耦合效率、以及输出耦合器440的输出耦合效率，因此可以被确定为：
ηtot＝ηEQE×ηin×ηout， (1)其中，ηEQE是图像源412的外部量子效率，ηin是来自图像源412的光到波导(例如，衬底420)的耦入效率，以及ηout是由输出耦合器440将来自波导的光朝向用户的眼睛的耦出效率。因此，可以通过对ηEQE、ηin以及ηout中的一者或多者进行改进来提高基于波导的显示器的总体效率ηtot。
将来自光源的发射光耦合到波导的光学耦合器(例如，输入耦合器430或耦合器532)可以包括例如光栅、透镜、微透镜、棱镜。在一些实施例中，来自小光源(例如，微型LED)的光可以直接(例如，端对端)从光源耦合到波导，而不使用光学耦合器。在一些实施例中，可以在光源上制造光学耦合器(例如，透镜或抛物形反射器)。
上述的光源、图像源或其它显示器可以包括一个或多个LED。例如，显示器中的每个像素可以包括三个子像素，这些子像素包括红色微型LED、绿色微型LED和蓝色微型LED。半导体发光二极管通常包括多层半导体材料内的有源发光层。多层半导体材料可以包括不同的化合物材料、或掺杂剂不同和/或掺杂密度不同的同一基础材料。例如，多层半导体材料通常可以包括n型材料层、有源层以及p型材料层，该有源层可以包括异质结构(例如，一个或多个量子阱)。多层半导体材料可以生长在衬底的具有特定取向的表面上。
可以通过电子和空穴在有源层(例如，包括一个或多个半导体层)内的复合以一定的内部量子效率在半导体LED(例如，微型LED)中生成光子。然后，所产生的光可以在特定方向上或在特定立体角内从LED中提取。从LED提取的发射光子的数量与通过LED的电子的数量的比率被称为外部量子效率，外部量子效率描述了LED如何高效地将注入的电子转换成从器件提取的光子。外部量子效率可以与注入效率、内部量子效率和提取效率成比例。注入效率是指穿过器件注入到有源区中的电子的比例。提取效率是在有源区中生成的、从器件逸出的光子的比例。对于LED、尤其是对于物理尺寸减小的微型LED，提高内部量子效率和外部量子效率可能具有挑战性。在一些实施例中，为了提高光提取效率，可以形成包括半导体材料层中的至少一些层的台面。
图7A示出了具有竖直台面结构的LED 700的示例。LED 700可以是光源510、540或642中的光发射器。LED 700可以是由无机材料(例如，多层半导体材料)制成的微型LED。分层式半导体发光器件可以包括多层III-V族半导体材料。III-V族半导体材料可以包括与V族元素(例如，氮(N)、磷(P)、砷(As)或锑(Sb))组合的一种或多种III族元素(例如，铝(Al)、镓(Ga)或铟(In))。当III-V族半导体材料的V族元素包括氮时，III-V族半导体材料被称为III族氮化物材料。可以通过使用例如气相外延(vapor-phase epitaxy，VPE)、液相外延(liquid-phase epitaxy，LPE)、分子束外延(molecular beam epitaxy，MBE)或金属有机化学气相沉积(metalorganic chemical vapor deposition，MOCVD)等技术在衬底上生长多个外延层来制造分层式半导体发光器件。例如，多层半导体材料可以在具有特定晶格取向(例如，极性取向、非极性取向、或半极性取向)的衬底上逐层生长，该衬底例如是GaN衬底、GaAs衬底或GaP衬底，或者是包括但不限于蓝宝石、碳化硅、硅、氧化锌、氮化硼、铝酸锂、铌酸锂、锗、氮化铝、镓酸锂、部分取代的尖晶石、或共享β-LiAlO2结构的四元四方氧化物的衬底，其中该衬底可以是在特定方向上切割的以暴露特定平面作为生长表面。
在图7A中所示的示例中，LED 700可以包括衬底710，该衬底可以包括例如蓝宝石衬底或GaN衬底。半导体层720可以生长在衬底710上。半导体层720可以包括III-V族材料，例如GaN，并且可以是p型掺杂的(例如，掺杂有Mg、Ca、Zn或Be)或n型掺杂的(例如，掺杂有Si或Ge)。一个或多个有源层730可以生长在半导体层720上以形成有源区。有源层730可以包括III-V族材料(例如，一个或多个InGaN层、一个或多个AlGaInP层和/或一个或多个GaN层)，III-V族材料可以形成一个或多个异质结构(例如，一个或多个量子阱或MQW)。半导体层740可以生长在有源层730上。半导体层740可以包括III-V族材料(例如，GaN)，并且可以是p型掺杂的(例如，掺杂有Mg、Ca、Zn或Be)或n型掺杂的(例如，掺杂有Si或Ge)。半导体层720和半导体层740中的一者可以是p型层，而另一者可以是n型层。半导体层720和半导体层740将有源层730夹在中间以形成发光区域。例如，LED 700可以包括InGaN层，InGaN层位于掺杂有镁的p型GaN层与掺杂有硅或氧的n型GaN层之间。在一些实施例中，LED 700可以包括AlGaInP层，AlGaInP层位于掺杂有锌或镁的p型AlGaInP层与掺杂有硒、硅或碲的n型AlGaInP层之间。
在一些实施例中，可以生长电子势垒层(electron-blocking layer，EBL)(图7A中未示出)以在有源层730与半导体层720或半导体层740中的至少一者之间形成层。EBL可以减小电子泄漏电流并提高LED的效率。在一些实施例中，重掺杂的半导体层750(例如，P+半导体层或P++半导体层)可以形成在半导体层740上，并且充当形成欧姆接触并减小器件的接触阻抗的接触层。在一些实施例中，导电层760可以形成在重掺杂的半导体层750上。导电层760可以包括例如氧化铟锡(indium tin oxide，ITO)或Al/Ni/Au膜。在一个示例中，导电层760可以包括透明ITO层。
为了与半导体层720(例如，n-GaN层)接触并且更高效地从LED 700提取由有源层730发射的光，可以蚀刻半导体材料层(包括重掺杂的半导体层750、半导体层740、有源层730和半导体层720)，以暴露半导体层720并且形成包括层720至层760的台面结构。台面结构可以将载流子限制在器件内。蚀刻台面结构可以导致台面侧壁732的形成，台面侧壁可以与生长平面正交。可以在台面结构的台面侧壁732上形成钝化层770。钝化层770可以包括氧化物层(例如，SiO2层)，并且可以充当反射器以将发射光从LED 700反射出来。接触层780可以包括金属层(例如，Al、Au、Ni、Ti或其任何组合)，并且可以形成在半导体层720上并且可以充当LED 700的电极。此外，另一接触层790(例如，Al/Ni/Au金属层)可以形成在导电层760上，并且可以充当LED 700的另一电极。
当向接触层780和790施加电压信号时，电子和空穴可以在有源层730中复合，其中电子和空穴的复合可以引起光子发射。所发射的光子的波长和能量可以取决于有源层730中的价带与导带之间的能带间隙。例如，InGaN有源层可以发射绿光或蓝光，AlGaN有源层可以发射蓝光至紫外光，而AlGaInP有源层可以发射红光、橙光、黄光或绿光。所发射的光子可以被钝化层770反射，并且可以从顶部(例如，导电层760和接触层790)或底部(例如，衬底710)离开LED 700。
在一些实施例中，LED 700可以包括位于光发射表面(例如，衬底710)上的一个或多个其它部件(例如，透镜)，以将发射光聚焦或准直，或将发射光耦合到波导中。在一些实施例中，LED可以包括另一形状(例如平面、圆锥形、半抛物面、或抛物面)的台面，并且台面的基部区域可以为圆形、矩形、六边形或三角形。例如，LED可以包括弯曲形状(例如，抛物面形状)和/或非弯曲形状(例如，圆锥形状)的台面。台面可以是截平的或非截平的。
图7B为具有抛物面台面结构的LED 705的示例的截面图。类似于LED 700，LED 705可以包括多层半导体材料，例如多层III-V族半导体材料。半导体材料层可以在衬底715(例如，GaN衬底或蓝宝石衬底)上外延生长。例如，半导体层725可以生长在衬底715上。半导体层725可以包括III-V族材料(例如，GaN)，并且可以是p型掺杂的(例如，掺杂有Mg、Ca、Zn或Be)或n型掺杂的(例如，掺杂有Si或Ge)。一个或多个有源层735可以生长在半导体层725上。有源层735可以包括III-V族材料(例如，一个或多个InGaN层、一个或多个AlGaInP层和/或一个或多个GaN层)，III-V族材料可以形成一个或多个异质结构(例如，一个或多个量子阱)。半导体层745可以生长在有源层735上。半导体层745可以包括III-V族材料(例如，GaN)，并且可以是p型掺杂的(例如，掺杂有Mg、Ca、Zn或Be)或n型掺杂的(例如，掺杂有Si或Ge)。半导体层725和半导体层745中的一者可以是p型层，而另一者可以是n型层。
为了与半导体层725(例如，n型GaN层)接触并且更高效地从LED 705提取由有源层735发射的光，可以蚀刻半导体层以暴露半导体层725，并且形成包括层725至层745的台面结构。台面结构可以将载流子限制在器件的注入区域内。蚀刻台面结构可以导致台面侧壁(在本文中也称为小面)的形成，台面侧壁可以不平行于生长平面、或者在一些情况下与生长平面正交，该生长平面与层725至层745的晶体生长相关联。
如图7B所示，LED 705可以具有包括平坦顶部的台面结构。介电层775(例如，SiO2或SiN)可以在台面结构的小面上形成。在一些实施例中，介电层775可以包括多层介电材料。在一些实施例中，金属层795可以在介电层775上形成。金属层795可以包括一种或多种金属或金属合金材料，例如铝(Al)、银(Ag)、金(Au)、铂(Pt)、钛(Ti)、铜(Cu)或其任何组合。介电层775和金属层795可以形成台面反射器，该台面反射器可以将由有源层735发射的光朝向衬底715反射。在一些实施例中，台面反射器可以是抛物面形的以充当可以至少部分地对发射光进行准直的抛物面反射器。
电触点765和电触点785可以分别形成在半导体层745和半导体层725上以用作电极。电触点765和电触点785各自可以包括导电材料，例如Al、Au、Pt、Ag、Ni、Ti、Cu或其任何组合(例如，Ag/Pt/Au或Al/Ni/Au)，并且可以充当LED 705的电极。在图7B中所示的示例中，电触点785可以是n触点，电触点765可以是p触点。电触点765和半导体层745(例如，p型半导体层)可以形成背反射器(back reflector)，该背反射器用于将由有源层735发射的光反射回衬底715。在一些实施例中，电触点765和金属层795包括(一种或多种)相同的材料并且可以使用相同的工艺形成。在一些实施例中，可以包括附加导电层(未示出)作为中间导电层，该中间导电层位于电触点765和785与半导体层之间。
当在电触点765和785上施加电压信号时，电子和空穴可以在有源层735中复合。电子和空穴的复合可以导致光子发射，从而产生光。所发射的光子的波长和能量可以取决于有源层735中的价带与导带之间的能带间隙。例如，InGaN有源层可以发射绿光或蓝光，而AlGaInP有源层可以发射红光、橙光、黄光或绿光。所发射的光子可以在许多不同的方向上传播，并且可以被台面反射器和/或背反射器反射，并且可以例如从图7B中所示的底侧(例如，衬底715)离开LED 705。一个或多个其它辅助光学部件(例如，透镜或光栅)可以形成在光发射表面(例如，衬底715)上，以聚焦发射光或对发射光进行准直和/或将发射光耦合到波导中。
当形成(例如，蚀刻)台面结构时，台面结构的小面(例如，台面侧壁732)可能包括一些瑕疵，例如不满意的结合、化学污染和结构损坏(例如，当干法蚀刻时)，这可能会降低LED的内部量子效率。例如，在小面处，半导体层的原子晶格结构可能突然结束，其中半导体材料的一些原子可能缺少可以连接键的邻居。这导致了“悬挂键”，悬挂键的特性在于不成对的价电子。这些悬挂键产生了原本不会存在于半导体材料带隙内的能级，导致台面结构的小面或其附近的非辐射电子-空穴复合。因此，这些缺陷可能成为复合中心，电子和空穴可能被限制在该复合中心，直到它们非辐射式地复合为止。
图8A示出了根据某些实施例的用于LED阵列的裸片到晶片结合的方法的示例。在图8A所示的示例中，LED阵列801可以包括位于载体衬底805上的多个LED 807(包括形成在其上的结合层)。载体衬底805可以包括各种材料，例如GaAs、InP、GaN、AlN、蓝宝石、SiC或Si等。LED 807可以是通过例如在执行结合之前使各种外延层生长、形成台面结构、以及形成电触点或电极来制造的。外延层可以包括各种材料，例如GaN、InGaN、(AlGaIn)P、(AlGaIn)AsP、(AlGaIn)AsN、(Eu:InGa)N、或(AlGaIn)N等，并且可以包括n型层、p型层和包括一个或多个异质结构(例如，一个或多个量子阱或MQW)的有源层。电触点可以包括各种导电材料，例如金属或金属合金。
晶片803可以包括基层809，该基层具有制造在其上的无源或有源集成电路(例如，驱动电路811)。基层809可以包括例如硅晶片。驱动电路811可以用于控制LED 807的操作。例如，用于每个LED 807的驱动电路可以包括2T1C像素结构，2T1C像素结构具有两个晶体管和一个电容器。晶片803还可以包括结合层813。结合层813可以包括各种材料，例如金属、氧化物、电介质、CuSn和AuTi等。在一些实施例中，可以在结合层813的表面上形成图案化层815，其中图案化层815可以包括金属网格，该金属网格由导电材料(例如，Cu、Ag、Au或Al等)制成。
LED阵列801可以经由结合层813或图案化层815结合到晶片803。例如，图案化层815可以包括由各种材料(例如，CuSn、AuSn或纳米多孔Au)制成的金属焊盘或凸块，金属焊盘或凸块可以用于将LED阵列801的LED 807与晶片803上的对应驱动电路811对准。在一个示例中，LED阵列801可以被带向晶片803，直到LED 807与对应于驱动电路811的相应金属焊盘或凸块接触为止。LED 807中的一些或全部LED可以与驱动电路811对准，然后可以通过各种结合技术(例如，金属到金属结合)经由图案化层815结合到晶片803。在将LED 807结合到晶片803之后，可以从LED 807去除载体衬底805。
图8B示出了根据某些实施例的用于LED阵列的晶片到晶片结合的方法的示例。如图8B所示，第一晶片802可以包括衬底804、第一半导体层806、有源层808和第二半导体层810。衬底804可以包括各种材料，例如GaAs、InP、GaN、AlN、蓝宝石、SiC或Si等。第一半导体层806、有源层808和第二半导体层810可以包括各种半导体材料，例如GaN、InGaN、(AlGaIn)P、(AlGaIn)AsP、(AlGaIn)AsN、(AlGaIn)Pas、(Eu:InGa)N或(AlGaIn)N等。在一些实施例中，第一半导体层806可以是n型层，而第二半导体层810可以是p型层。例如，第一半导体层806可以是n型掺杂的GaN层(例如，掺杂有Si或Ge)，而第二半导体层810可以是p型掺杂的GaN层(例如，掺杂有Mg、Ca、Zn或Be)。有源层808可以包括例如一个或多个GaN层、一个或多个InGaN层和一个或多个AlInGaP层等，这些层可以形成一个或多个异质结构(例如，一个或多个量子阱或MQW)。
在一些实施例中，第一晶片802还可以包括结合层。结合层812可以包括各种材料，例如金属、氧化物、电介质、CuSn或AuTi等。在一个示例中，结合层812可以包括p触点和/或n触点(未示出)。在一些实施例中，在第一晶片802上也可以包括其它层，例如衬底804与第一半导体层806之间的缓冲层。缓冲层可以包括各种材料，例如多晶GaN或AlN。在一些实施例中，接触层可以位于第二半导体层810与结合层812之间。接触层可以包括用于向第二半导体层810和/或第一半导体层806提供电接触的任何合适的材料。
第一晶片802可以经由结合层813和/或结合层812结合到晶片803，晶片803包括如上所述的驱动电路811和结合层813。结合层812和结合层813可以由相同材料或不同材料制成。结合层813和结合层812可以大体上是平坦的。第一晶片802可以通过各种方法(例如，金属到金属结合、共晶结合、金属氧化物结合、阳极结合、热压结合、紫外线(ultraviolet，UV)结合、和/或熔融结合)而被结合到晶片803。
如图8B所示，第一晶片802可以结合到晶片803，其中第一晶片802的p侧(例如，第二半导体层810)朝下(即，朝向晶片803)。在结合之后，可以从第一晶片802去除衬底804，并且随后可以从n侧处理第一晶片802。该处理可以包括例如形成各个LED的某些台面形状，以及形成对应于各个LED的光学部件。
图9A至图9D示出了根据某些实施例的用于LED阵列的混合式结合的方法的示例。混合式结合通常可以包括晶片清洁和活化、一个晶片的触点与另一晶片的触点的高精度对准、在室温下晶片的表面处的介电材料的介电结合、以及在升高的温度下这些触点通过退火的金属结合。图9A示出了衬底910，衬底910上制造有无源或有源电路920。如上文关于图8A至图8B所述的，衬底910可以包括例如硅晶片。电路920可以包括用于LED阵列的驱动电路。结合层可以包括介电区域940和通过电互连件922连接到电路920的接触焊盘930。接触焊盘930可以包括例如Cu、Ag、Au、Al、W、Mo、Ni、Ti、Pt或Pd等。介电区域940中的介电材料可以包括SiCN、SiO2、SiN、Al2O3、HfO2、ZrO2或Ta2O5等。可以使用例如化学机械抛光来平坦化和抛光结合层，其中平坦化或抛光可能在接触焊盘中引起凹陷(碗状轮廓)。结合层的表面可以通过例如离子(例如，等离子体)或快原子(例如，Ar)束905来清洁和活化。活化的表面可以是原子级清洁的，并且当晶片例如在室温下接触时，该活化的表面可以反应以在晶片之间形成直接结合。
图9B示出了晶片950，该晶片包括如上所述制造在其上的微型LED 970阵列。晶片950可以是载体晶片(或者生长衬底)并且可以包括例如GaAs、InP、GaN、AlN、蓝宝石、SiC或Si等。微型LED 970可以包括在晶片950上外延生长的n型层、有源区和p型层。外延层可以包括上述的各种III-V族半导体材料，并且可以从p型层侧处理以在外延层中蚀刻台面结构(例如，大体竖直结构、抛物面结构或锥形结构等)。可以在台面结构的侧壁上形成钝化层和/或反射层。可以在沉积于台面结构上的介电材料层960中形成p触点980和n触点982，并且可以使p触点980和n触点982分别与p型层和n型层形成电触点。介电材料层960中的介电材料可以例如包括例如SiCN、SiO2、SiN、Al2O3、HfO2、ZrO2或Ta2O5等。p触点980和n触点982可以包括例如Cu、Ag、Au、Al、W、Mo、Ni、Ti、Pt或Pd等。p触点980的顶表面、n触点982的顶表面和介电材料层960的顶表面可以形成结合层。可以使用例如化学机械抛光来平坦化和抛光结合层，其中抛光可能导致p触点980和n触点982中的凹陷。然后该结合层可以通过例如离子(例如，等离子体)或快原子(例如，Ar)束915来清洁和活化。活化的表面可以是原子级清洁的，并且当晶片例如在室温下接触时，该活化的表面可以反应以在晶片之间形成直接结合。
图9C示出了用于在结合层中结合介电材料的室温结合工艺。例如，在包括介电区域940和接触焊盘930的结合层，以及包括p触点980、n触点982和介电材料层960的结合层被表面活化之后，可以使晶片950和微型LED 970倒置，并且使晶片950和微型LED 970与衬底910和形成在该衬底上的电路接触。在一些实施例中，可以向衬底910和晶片950施加压缩压力925，使得结合层彼此压靠。由于表面活化和触点中的凹陷，介电区域940和介电材料层960可以直接接触，并且可以在介电区域940和介电材料层960之间发生反应并形成化学键，这是因为表面原子可以具有悬挂键并且可以在活化之后处于非稳定能态。因此，可以利用热处理或压力、或不利用热处理或压力，将介电区域940中的介电材料和介电材料层960中的介电材料结合在一起。
图9D示出了在结合了结合层中的介电材料之后用于结合这些结合层中的触点的退火工艺。例如，接触焊盘930和p触点980或n触点982可以通过在例如约90℃至400℃或更高的温度下退火而被结合在一起。在退火工艺期间，热量935可以使触点膨胀超过介电材料(因为热膨胀系数不同)，因此可以闭合这些触点之间的凹陷间隙，使得接触焊盘930和p触点980或n触点982可以接触，并且可以在活化的表面处形成直接金属结合。
在两个结合的晶片的材料具有不同的热膨胀系数(CTE)的一些实施例中，在室温下结合的介电材料可以有助于降低或防止由不同的热膨胀引起的接触焊盘的错位。在一些实施例中，为了进一步降低或避免在退火期间在高温下接触焊盘的错位，可以在结合之前，在微型LED之间、在成组的微型LED之间、或穿过一部分或全部的衬底等形成沟槽。
在将微型LED结合到驱动电路之后，可以使上面制造有微型LED的衬底变薄或者去除该衬底，并且可以在微型LED的发光表面上制造各种辅助光学部件，以便例如提取从微型LED的有源区发射的光、对从微型LED的有源区发射的光进行准直、以及重定向从微型LED的有源区发射的光。在一个示例中，可以在微型LED上形成微透镜，其中每个微透镜可以对应于相应的微型LED，并且可以帮助改善光提取效率，并对由微型LED发射的光进行准直。在一些实施例中，可以在微型LED的衬底或n型层中制造辅助光学部件。在一些实施例中，可以在沉积于微型LED的n型侧上的介电层中制造辅助光学部件。辅助光学部件的示例可以包括透镜、光栅、抗反射(AR)涂层、棱镜或光子晶体等。
图10示出了根据某些实施例的LED阵列1000的示例，在该LED阵列上制造有辅助光学部件。LED阵列1000可以是通过使用上文关于例如图8A至图9D所述的任何合适的结合技术将LED芯片或晶片与硅晶片进行结合来制造的，在该硅晶片上制造有电子电路。在图10中所示的示例中，LED阵列1000可以是使用如上文关于图9A至图9D所述的晶片到晶片混合式结合技术来结合的。LED阵列1000可以包括衬底1010，该衬底可以例如是硅晶片。可以在衬底1010上制造集成电路1020(例如，LED驱动电路)。集成电路1020可以通过互连件1022和接触焊盘1030而被连接到微型LED 1070的p触点1074和n触点1072，其中接触焊盘1030可以与p触点1074与n触点1072形成金属结合。衬底1010上的介电层1040可以通过熔融结合而被结合到介电层1060。
可以使LED芯片或晶片的衬底(未示出)变薄、或者可以去除LED芯片或晶片的衬底，以暴露微型LED 1070的n型层1050。各种辅助光学部件(例如，球形微透镜1082、光栅1084、微透镜1086和抗反射层1088等)可以形成在n型层1050中或n型层1050的顶部上。例如，可以使用灰度掩模和具有对曝光具有线性响应的光刻胶，或者使用通过图案化光刻胶层的热回流形成的蚀刻掩模，在微型LED 1070的半导体材料中蚀刻球形微透镜阵列。也可以使用类似的光刻技术或其它技术，在沉积于n型层1050上的介电层中蚀刻辅助光学部件。例如，可以通过使用二元掩模(binary mask)图案化的聚合物层的热回流，在聚合物层中形成微透镜阵列。聚合物层中的微透镜阵列可以用作辅助光学部件，或者可以用作蚀刻掩模以将微透镜阵列的轮廓转移到介电层或半导体层中。介电层可以包括例如SiCN、SiO2、SiN、Al2O3、HfO2、ZrO2或Ta2O5等。在一些实施例中，微型LED 1070可以具有多个对应的辅助光学部件，例如微透镜和抗反射涂层、在半导体材料中蚀刻过的微透镜和在介电材料层中蚀刻过的微透镜、微透镜和光栅、球面透镜和非球面透镜等。在图10中示出了三个不同的辅助光学部件，以示出可以在微型LED 1070上形成的辅助光学部件的一些示例，这并不一定意味着对于每个LED阵列同时使用不同的辅助光学部件。
在上述例如关于图9A至图9D所述的过程中，要将微型LED器件上的结合焊盘与驱动电路上的结合焊盘精确对准，并在可以包括介电材料(例如，SiO2)和金属(例如，Cu)结合焊盘的接口处形成可靠的结合，可能是非常具有挑战性的。例如，当微型LED器件的间距约为2μm或3μm或更小时，为了避免相邻微型LED之间的短路，结合焊盘可具有小于约1μm(例如，约0.7μm)的线性尺寸。另一方面，对于小结合焊盘，未对准可能会减小结合焊盘之间的金属与金属重叠，增加接触电阻(或者甚至可能是开路)，和/或导致金属扩散到介电材料中，从而可能导致电流泄漏。
图11A示出了两个晶片或裸片之间的混合式结合的示例。图11A示出了两个晶片或裸片的结合层，其中第一晶片(例如，其上制造有微型LED的GaAs或蓝宝石晶片)可以包括结合层1110，而第二晶片(例如，其上制造有驱动电路的硅晶片)可以包括结合层1150。结合层1110可以包括氧化物层1120(例如，SiO2层)，其中结合焊盘1140(或金属插塞)形成在氧化物层1120中。例如可以通过如下方式形成结合层1110：在第一晶片上沉积氧化物层1120、使氧化物层1120平坦化、选择性地蚀刻氧化物层1120以在氧化物层1120中形成沟槽、在沟槽的侧壁上沉积势垒层1130(例如，Ti或W)、沉积金属层(例如，Cu、Au或Al)以填充沟槽、移除氧化物层1120顶部的金属层、以及(例如，使用化学机械平坦化)使结合层1110的表面平坦化。势垒层1130可以用于减少或防止金属材料扩散到其它区域，否则可能导致泄漏。保留在沟槽中的金属层可以形成结合焊盘1140。类似地，例如可以通过如下方式形成结合层1150：在第二晶片上沉积氧化物层1160、使氧化物层1160平坦化、选择性地蚀刻氧化物层1160以在氧化物层1160中形成沟槽、在沟槽的侧壁上沉积势垒层1170(例如，Ti或W)、沉积金属(例如，Cu、Au或Al)层以填充沟槽、移除氧化物层1160顶部的金属层、以及(例如，使用化学机械平坦化)使结合层1150的表面平坦化。保留在沟槽中的金属层可以形成结合焊盘1180。
如上所述，可以在混合式结合之前对结合层1110和1150的结合表面进行调节。例如，金属结合焊盘(例如，Cu、Au或Al焊盘)的表面可以包括表面氧化物和/或其它污染物。结合表面的过度氧化和/或污染可能会显著降低结合强度和导电性。扩散结合可以在真空中或在惰性气氛(例如，干氮、氩或氦)中进行，以减少有害的氧化或结合表面的污染。例如，结合层可以通过例如离子(例如，等离子体)束或快原子(例如，Ar)束来进行清洁和活化。Ar溅射也可以去除Cu氧化物层。活化的表面可以是原子清洁的，并且当晶片例如在室温下接触时，活化的表面可以反应以在晶片之间形成直接结合。等离子体之前的表面处理可以包括使用柠檬酸和草酸等去除金属上的表面氧化物层的工艺。
在混合式结合期间，可以使结合层1110和1150接触。在一些实施例中，可以向结合层1110和1150施加压缩力，使得结合层1110和1150可以彼此压靠。由于表面活化以及结合焊盘1140和1180中的凹陷，氧化物层1120中的氧化物与氧化物层1160中的氧化物可以直接接触，并且因为表面原子可能具有悬挂键并且可能在活化之后处于非稳定能态，因此可以发生反应并在二者之间形成化学键。因此，氧化物层1120中的氧化物和氧化物层1160中的氧化物可以在有热处理或压力或没有热处理或压力的情况下通过范德华引力结合在一起。在退火期间，与氧化物层1160接触的氧化物层1120可以通过两步缩合反应来强化这些结合，以将氧化物-氧化物界面融合在一起。所结合的晶片堆叠体还可以进一步退火以使得金属触点膨胀，使得结合焊盘1140和1180可以接触并可以在活化表面处形成直接金属结合。
图11B示出了在两个晶片或裸片的混合式结合期间的未对准的示例。对于具有小间距(例如，小于约5μm、3μm或2μm)的微型LED器件，为了在室温下具有足够大的面积以用于氧化物-氧化物界面的强介电结合，金属结合焊盘可能需要很小，例如大约为总结合界面面积的四分之一、三分之一或二分之一。可能需要金属结合焊盘的精确对准以在结合焊盘1140与1180之间建立良好的电连接。在图11B所示的示例中，结合焊盘1140和1180可能未对准，并且结合焊盘1140与1180之间的接触区域可能小于结合焊盘1140或结合焊盘1180的结合面积。此外，由于未对准，结合焊盘1140和1180的金属材料可以与结合层的氧化物材料直接接触，从而可能扩散到氧化物材料中，并可能导致相邻微型LED的结合焊盘之间的泄漏电流。
图11C示出了通过第一晶片1102与第二晶片1104的混合式结合形成的裸片堆叠体的示例。所示出的示例示出了结合焊盘在结合界面1106处的未对准。如上所述，未对准可能增加结合界面处的电阻，并且可能导致金属材料(例如，铜)扩散到氧化物材料中。在一些情况下，结合焊盘很小，而未对准至少在一些区域内可能很大。因此，一个晶片上的一些结合焊盘可能不与另一个晶片上的相应结合焊盘接触，因此一些微型LED电极可能未连接到驱动电路。
图12A至图12C示出了可以在一定程度上减轻混合式结合期间的未对准的结合焊盘设计的示例。然而，这些结合焊盘设计可以减小结合表面处的介电结合区域，或者可以导致相邻微型LED的结合焊盘之间的短路。在图12A所示的示例中，第一晶片(例如，其上制造有微型LED的GaAs晶片)可以包括结合层1212，而第二晶片(例如，其上制造有驱动电路的硅晶片)可以包括结合层1242。如上所述，结合层1212可以包括氧化物(例如，SiO2)层1222，其中结合焊盘1232(或金属插塞)形成在氧化物层1222中。一个或多个侧壁层(例如，粘合层、势垒层和种子层，图12A中未示出)可以位于氧化物层1222和结合焊盘1232之间。如上所述，结合层1242可以包括氧化物(例如，SiO2)层1252，其中结合焊盘1262(或金属插塞)形成在氧化物层1252中。一个或多个侧壁层(图12A中未示出)可以位于氧化物层1252与结合焊盘1262之间。结合焊盘1262可以比结合焊盘1232更大，从而即使存在一些未对准，结合焊盘1232也可以与结合焊盘1262完全接触。
在图12B所示的示例中，第一晶片(例如，其上制造有微型LED的GaAs晶片)可以包括结合层1214，而第二晶片(例如，其上制造有驱动电路的硅晶片)可以包括结合层1244。如上所述，结合层1214可以包括氧化物(例如，SiO2)层1224，其中金属结合焊盘1234(或金属插塞)形成在氧化物层1224中。一个或多个侧壁层(图12B中未示出)可以位于氧化物层1224与结合焊盘1234之间。如上所述，结合层1244可以包括氧化物(例如，SiO2)层1254，其中结合焊盘1264(或金属插塞)形成在氧化物层1254中。一个或多个侧壁层(图12B中未示出)可以位于氧化物层1254与结合焊盘1264之间。结合焊盘1264可以包括具有不同尺寸的两个部段，其中结合表面处的顶部部分1270可以大于结合焊盘1264的另一部分并且大于结合焊盘1234，从而即使存在一些未对准，结合焊盘1234也可以与结合焊盘1264完全接触。
在图12C所示的示例中，第一晶片(例如，其上制造有微型LED的GaAs晶片)可以包括结合层1216，而第二晶片(例如，其上制造有驱动电路的硅晶片)可以包括结合层1246。如上所述，结合层1216可以包括氧化物(例如，SiO2)层1226，其中结合焊盘1236(或金属插塞)形成在氧化物层1226中。结合焊盘1236可以包括具有不同尺寸的两个或更多个部段，其中结合表面处的顶部部分1274可以大于结合焊盘1236的其它部分。一个或多个侧壁层(图12C中未示出)可以位于氧化物层1226与结合焊盘1236之间。如上所述，结合层1246可以包括氧化物(例如，SiO2)层1256，其中结合焊盘1266(或金属插塞)形成在氧化物层1256中。一个或多个侧壁层(图12C中未示出)可以位于氧化物层1256与结合焊盘1266之间。结合焊盘1266还可以包括具有不同尺寸的两个或更多个部段，其中顶部部分1272可以大于结合焊盘1266的其它部分。因此，即使存在一些未对准，结合焊盘1236与结合焊盘1266之间也可以有足够大的接触面积。图12A至图12C中所示的结合焊盘设计的示例可以减小结合表面处的介电结合区域，因此可能没有足够的介电结合强度。此外，如果未对准程度较大，则较大的结合焊盘可能会导致相邻微型LED的结合焊盘之间的短路。
如上文关于例如图9A至图9D所述，为了通过晶片级混合式结合将(例如，III-V族晶片上的)微型LED器件与(例如，CMOS背板上的)驱动电路结合，可能需要例如通过化学机械平坦化(CMP)技术或其它技术来使微型LED晶片的结合表面和CMOS背板的结合表面平坦化。结合表面的平坦化可能导致金属结合焊盘中的凹陷。因此，由于两个金属结合焊盘上的凹陷，微型LED器件上的金属结合焊盘与CMOS背板上的对应金属结合焊盘之间可能存在空隙。在一些CMP工艺中，可以使用焊盘-浆料匹配(pad-slurry matching)来控制铜凹陷和氧化物侵蚀。
图13A示出了包括具有凹陷的结合焊盘1340的晶片1300的示例。晶片1300可以包括衬底1310，例如硅衬底、GaAs衬底或蓝宝石衬底等。电子电路或光电子电路1320可以形成在衬底1310上。介电层1330可以沉积在电子电路或光电子电路1320上。沟槽可以被蚀刻在介电层1330中，并且可以用金属材料(例如，铜、金或铝)填充，以形成结合焊盘1340。晶片1300的顶表面可以如上所述被平坦化，以去除介电层1330顶部的金属材料，并形成光滑且平坦的结合表面，该表面可以被清洁或活化以用于如上所述的混合式结合。平坦化工艺可能导致结合焊盘1340中的凹陷。
图13B以晶片1302为示例示出了具有凹陷的结合焊盘1342。在所示示例中，结合焊盘1342的二维阵列的间距(例如，对于p触点)可以是约2μm，并且每个结合焊盘1342的直径可以是约0.75μm或0.8μm。结合焊盘1342的凹陷深度可以是约2nm至约2.5nm。
图13C示出了晶片1302的示例的测量表面轮廓，该晶片包括具有凹陷的铜结合焊盘1342。曲线1350示出了结合焊盘1342的二维阵列的线性阵列的高度轮廓。曲线1360示出了结合焊盘1342的二维阵列的另一个线性阵列的高度轮廓。图13C示出了结合焊盘1342的凹陷深度可以约为2nm至约2.5nm。
图14示出了包括具有不同深度的凹陷的铜结合焊盘的晶片1400的示例。在所示示例中，晶片1400可以是8英寸硅晶片。晶片1400的中心区域1410处的凹陷深度可以约为2nm。晶片1400的区域1420处的凹陷深度可以约为2.5nm。晶片1400的边缘区域1430处的凹陷深度可以约为3nm。
图15A和图15B示出了两个晶片1502和1504的混合式结合的示例，该两个晶片包括具有凹陷的铜结合焊盘。图15A示出了混合式结合之前的晶片1502和1504。晶片1502可以包括硅衬底1510，衬底1510上制造有驱动电路1520。可以在驱动电路1520上沉积介电层1530(例如，SiO2)。沟槽可以被蚀刻在介电层1530中，并且可以用金属材料(例如，铜、金或铝)填充，以形成结合焊盘1540。如上所述，势垒层(例如，Ti、Ta或W层，图15A中未示出)可以在沉积金属材料之前形成在沟槽的侧壁上，以减少或防止金属材料扩散到其它区域，否则可能导致泄漏。晶片1502的顶表面可以如上所述被平坦化，以去除介电层1530顶部的金属材料，并形成平滑且平坦的结合表面，然后可以清洁或活化该结合表面以用于如上所述的混合式结合。平坦化工艺可能导致如图15A所示的结合焊盘1540中的凹陷。
晶片1504可以包括例如衬底1550(例如，GaAs衬底)，该衬底上制造有微型LED1560阵列。微型LED 1560阵列可以包括在衬底1550上外延生长的n型半导体层、有源区和p型半导体层。然后，可以从p型半导体层的侧面处理外延层，以形成单独的台面结构、背反射器/侧壁反射器、p触点1566和n触点1564。介电层1570(例如，SiO2)可以沉积在p触点1566和n触点1564上。沟槽可以被蚀刻在介电层1570中，并且可以用金属材料(例如，铜、金或铝)填充，以形成结合焊盘1580。如上所述，在沉积金属材料之前，可以在沟槽的侧壁上形成至少一个势垒层(例如，Ti、Ta或W层，或多个势垒层堆叠体，例如TiN/Ti、TaN/Ta、Ti/TiN、Ta/TaN等，图15A中未示出)，以减少或防止金属材料扩散到其它区域，否则可能导致泄漏。晶片1504的顶表面可以如上所述被平坦化，以去除介电层1570顶部的金属材料，并形成平滑且平坦的结合表面，然后可以清洁或活化该结合表面以用于如上所述的混合式结合。平坦化工艺可能导致如图15A所示的结合焊盘1580中的凹陷。
图15B示出了晶片1502和晶片1504可以进行接触。在一些实施例中，可以向晶片1502和晶片1504施加压缩力，使得晶片1502和晶片1504的结合表面可以彼此压靠。由于结合焊盘1540和1580的表面活化和其中的凹陷，介电层1530的介电材料(例如，SiO2)与介电层1570的介电材料(例如，SiO2)可以直接接触，并且可以在它们之间反应并形成化学键，这是因为表面原子可能具有悬挂键或吸附的羟基，并且在活化之后可能处于非稳定能态。因此，可以利用热处理或压力、或不利用热处理或压力，将介电层1530中的介电材料(例如，SiO2)与介电材料层1570中的介电材料(例如，SiO2)结合在一起。由于结合焊盘1540和1580中的凹陷，在晶片1502上的结合焊盘1540与晶片1504上的相应结合焊盘1580之间可能存在空隙1590。因此，在结合焊盘1540与结合焊盘1580之间可以没有电连接或仅有高阻抗电连接。
可以在高温下进行退火，使得金属结合焊盘可以膨胀以减小或消除空隙1590并形成可靠的金属连接。当凹陷引起的空隙1590的体积与金属结合焊盘(例如，结合焊盘1540和结合焊盘1580)中的金属材料的体积之间的比率很大时，可能需要较高的退火温度，以使金属材料充分膨胀以完全填充空隙。由于例如不同材料(例如，CMOS背板的Si衬底和微型LED器件的GaAs(或蓝宝石)衬底)的不同热膨胀系数，在高温下对不同衬底上包括不同材料的结合晶片堆叠体进行退火可能会导致大的晶片弯曲。晶片弯曲可能会在结合的晶片堆叠体中产生缺陷或损坏，例如高应力、裂纹、分层、晶体位错滑移(滑动)和成坑等。
图16A至图16D示出了由两个晶片的混合式结合形成的晶片堆叠体的退火工艺的示例，该两个晶片包括具有凹陷的铜结合焊盘。图16A示出了晶片堆叠体1600，该晶片堆叠体包括在室温下通过介电结合结合在一起的第一晶片1602(可以类似于晶片1502)和第二晶片1604(可以类似于晶片1504)。由于结合焊盘1610和1620中的凹陷，第一晶片1602上的结合焊盘1610与第二晶片1604上的相应结合焊盘1620之间可能存在空隙1630。
图16B示出了晶片堆叠体1600在一个或多个高温下的热退火。在一个或多个足够高的退火温度下，结合焊盘1610和1620中的金属材料(例如，铜、金或铝)可以膨胀以完全填充空隙，因此可以通过金属结合将结合焊盘1610结合到结合焊盘1620。如上所述，由于例如不同材料(例如，第一晶片1602(CMOS背板)的Si衬底以及第二晶片1604的GaAs(或蓝宝石)衬底)的不同CTE，在高温下对不同衬底上包括不同材料的结合晶片堆叠体1600进行退火可能导致大的晶片弯曲。当衬底的厚度较高时(例如，在支撑衬底变薄或移除之前)，弯曲可能更为显著。例如，在一些示例中，对于200mm的晶片，晶片弯曲可以高达500μm到1000μm以上。
图16C示出了结合晶片堆叠体1600可以逐渐冷却至室温，其中第一晶片1602和第二晶片1604可以是平坦的。如上所述，晶片堆叠体1600的弯曲和/或随后的平坦化可能在结合的晶片堆叠体1600中产生各种缺陷或损坏。
图16D示出了混合式结合期间的温度循环。介电结合可以在室温下进行。可以在升高的温度下进行退火，其中最低的退火温度可以基于凹陷引起的空隙的体积、金属结合焊盘中的金属材料的体积、金属结合焊盘的形状和/或尺寸等来确定。例如，如上文关于图14所述，凹陷的深度在晶片的不同区域处可能不同。因此，可以对晶片堆叠体的不同区域施加不同的最低退火温度，而不是对晶片堆叠体的整个区域施加相同的退火温度，以降低退火温度以及高温退火导致的弯曲。在图16D所示的示例中，在退火期间，可以将三个不同的温度施加到例如晶片堆叠体1600的三个不同区域。在一个示例中，晶片堆叠体1600的中心区域可以具有较低的凹陷深度(例如，在图14中所示的示例中约为2nm)，因此可以使用大约150℃的退火温度。晶片堆叠体1600的周边区域可具有较高的凹陷深度(例如，在图14中所示的示例中约为3nm)，因此可以使用大约250℃的退火温度。晶片堆叠体1600的中心区域与周边区域之间的区域可以具有中间的凹陷深度(例如，大约2.5nm)，因此可以使用中间的退火温度(例如，大约200℃)。这种非均匀的加热可以减少金属结合焊盘上的过热，并减少凹陷以及在较高的退火温度下对于较大的凹陷所产生的介电结合(例如，氧化物到氧化物的结合)的分层。在一定时间段的退火之后，晶片堆叠体1600可以逐渐冷却到室温。
图17包括图表1700，图表1700示出了对于具有不同直径和凹陷深度的铜结合焊盘的不同示例在不同退火温度下的铜膨胀的示例。示例中所示的每个结合焊盘可以具有基本均匀的直径约750nm或约1000nm的圆柱形状，并且可以具有不同的凹陷深度d凹陷，例如约2nm、约2.5nm或约3nm。结合焊盘在高温下膨胀的高度为d膨胀。最低退火温度是这样的温度：在该温度下，结合焊盘的膨胀高度d膨胀与凹陷深度d凹陷相同。
在所示示例中，对于直径约750nm且凹陷深度d凹陷约2nm的结合焊盘，不同退火温度下的d膨胀与d凹陷之间的比值可由曲线1710示出，其中，当d膨胀/d凹陷达到1.0时的最低退火温度约为225℃。对于直径约750nm且凹陷深度d凹陷约2.5nm的结合焊盘，不同退火温度下的d膨胀与d凹陷之间的比值可以由曲线1720示出，其中当d膨胀/d凹陷达到1.0时的最低退火温度约为250℃。对于直径约750nm且凹陷深度d凹陷约3nm的结合焊盘，不同退火温度下的d膨胀与d凹陷之间的比值可以由曲线1730示出，其中当d膨胀/d凹陷达到1.0时的最低退火温度约为300℃。因此，对于给定的结合焊盘，凹陷深度d凹陷越大，最低退火温度可能需要越高。
对于直径约1000nm且凹陷深度d凹陷约2nm的结合焊盘，不同退火温度下的d膨胀与d凹陷之间的比值可以由曲线1740示出，其中当d膨胀/d凹陷达到1.0时的最低退火温度约为175℃。对于直径约1000nm且凹陷深度d凹陷约2.5nm的结合焊盘，不同退火温度下的d膨胀与d凹陷之间的比值可以由曲线1750示出，其中当d膨胀/d凹陷达到1.0时的最低退火温度约为200℃。对于直径约1000nm且凹陷深度d凹陷约为3nm的结合焊盘，不同退火温度下的d膨胀与d凹陷之间的比值可以由曲线1760示出，其中当d膨胀/d凹陷达到1.0时的最低退火温度约为250℃。与具有较小直径的结合焊盘相比，直径较大的焊盘可以在较低的退火温度下进行退火，以消除具有相同深度的凹陷。
图18示出了混合式结合的晶片堆叠体在不同退火温度下的晶片弯曲的示例。图18中的曲线1810示出了包括第一晶片和第二晶片的混合式结合的晶片堆叠体在不同退火温度下的晶片弯曲，其中第一晶片的厚度约为50μm。图18中的曲线1820示出了包括第一晶片和第二晶片的混合式结合的晶片堆叠体在不同退火温度下的晶片弯曲，其中第一晶片的厚度约为600μm。曲线1810和1820示出了混合式结合晶片堆叠体的晶片弯曲在较高的退火温度下可以非常大，特别是对于厚晶片是如此的。因此，可能希望降低最低退火温度，以降低晶片弯曲和电路中的相关缺陷或对结合的晶片堆叠体的损坏。
根据某些实施例，通过使金属结合焊盘的基部远大于金属结合焊盘(在结合表面处)的接触部分，可以增加金属(例如，Cu)结合焊盘的总体积，同时仍确保介电结合强度。结果，即使对于小间距的微型LED器件(例如，小于约5μm、3μm或2μm)，结合表面处的截面面积也可以保持相对较小以具有相对较大的氧化物结合面积以用于高介电结合强度，而金属(例如，铜)结合焊盘的总体积可以显著增加，使得可以使退火温度降低例如约50℃或更高。此外，由于金属结合焊盘在结合表面处的截面面积较小，在结合表面处的势垒层可以具有较大的宽度，使得在结合表面处的势垒层沟槽化和/或结合焊盘的未对准可能不会导致金属扩散到介电层中。
图19A至图19G示出了根据某些实施例的用于降低退火温度并提高结合强度的铜结合焊盘设计的一些示例。铜结合焊盘可以在结合表面处和/或在水平(x-y)截面上具有任何合适的形状，例如圆形形状、椭圆形形状、三角形形状、矩形形状、正方形形状、另一个多边形形状或任何其它规则或不规则形状。尽管在示例中示出了铜结合焊盘，但其它金属(例如，金或铝)也可以用于金属互连件和结合焊盘。
在图19A所示的示例中，可以使用混合式结合将两个晶片上的两个结合层1910和1940结合在一起。结合层1910可以包括形成在介电层(例如，SiO2)中的多个结合焊盘1920(例如，铜焊盘)。每个结合焊盘1920可以包括两个部段，其中(在结合表面处的)顶部部分1930可以具有较小的直径，使得在界面处可以有较大的介电结合区域，以提高介电结合强度并降低与结合层1940上的相邻焊盘短路的可能性。结合焊盘1920的底部(或基部)部分可以具有大直径，因此，即使结合焊盘1920在结合表面处的接触面积较小(该结合焊盘在表面平坦化之后也可以具有较小的凹陷深度)，结合焊盘1920中的金属材料的总体积也可以很大。因此，可以使用较低的退火温度来消除室温介电结合后形成的凹陷和空隙。如上所述，可以在结合焊盘1920与介电材料之间形成至少一个势垒层(图19A中未示出)，以防止或减少金属材料的扩散。
类似地，结合层1940可以包括在介电层(例如，SiO2)中形成的多个结合焊盘1950(例如，铜焊盘)。每个结合焊盘1950可以包括两个部段，其中(在结合表面处的)顶部部分1960可以具有较小的直径，使得在界面处可以有较大的介电结合区域，以提高介电结合强度并降低与结合层1910上的相邻结合焊盘短路的可能性。结合焊盘1950的底部(或基部)部分可以具有大直径，因此即使结合焊盘1950在结合表面处的接触面积较小(该结合焊盘在表面平坦化之后也可以具有较小的凹陷深度)，结合焊盘1950中的金属材料的总体积也可以很大。因此，可以使用较低的退火温度来消除室温介电结合后形成的凹陷和空隙。如上所述，可以在结合焊盘1950与介电材料之间形成至少一个势垒层(图19A中未示出)，以防止或减少金属材料的扩散。
在图19B中所示的示例中，可以使用混合式结合将两个晶片上的两个结合层1912与1942结合在一起。结合层1912可以包括形成在介电层(例如，SiO2)中的多个结合焊盘1922(例如，铜焊盘)。每个结合焊盘1922可以具有截锥体的形状，其中(在结合表面处的)顶表面可以具有较小的直径(因此在表面平坦化之后可以具有较小的凹陷深度)，从而在界面处可以有较大的介电结合区域，以提高介电结合强度并降低与结合层1942上的相邻焊盘短路的可能性。结合焊盘1922的直径可以随着距结合表面的距离的增加而逐渐增大。结合焊盘1922中的金属材料的总体积可以大于圆柱状结合焊盘，该圆柱状结合焊盘的直径与结合焊盘1922在结合表面处的直径相同。如上所述，可以在结合焊盘1920与介电材料之间形成至少一个势垒层(图19B中未示出)，以防止或减少金属材料的扩散。结合层1942可以包括形成在介电层(例如，SiO2)中的多个结合焊盘1952(例如，铜焊盘)，其中每个结合焊盘1952可以类似于结合焊盘1922。因此，可以使用较低的退火温度来消除室温介电结合后形成的凹陷和空隙。
在图19C中所示的示例中，可以使用混合式结合将两个晶片上的两个结合层1914和1944结合在一起。结合层1914可以包括形成在介电层(例如，SiO2)中的多个结合焊盘1924(例如，铜焊盘)，其中每个结合焊盘1924可以具有圆柱形状，该圆柱形状具有较小直径(例如，小于等于多个结合焊盘1924的间距的大约1/2、1/3或1/4)。如上所述，可以在结合焊盘1924与介电材料之间形成至少一个势垒层(图19C中未示出)，以防止或减少金属材料的扩散。结合层1944可以包括形成在介电层(例如，SiO2)中的多个结合焊盘1954(例如，铜焊盘)。如上所述，可以在结合焊盘1954与介电材料之间形成至少一个势垒层(图19C中未示出)。每个结合焊盘1954可以包括两个部段，其中(在结合表面处的)顶部部分1964可以具有较小的直径，使得在界面处可以有较大的介电结合区域，以提高介电结合强度并降低与结合层1914上的相邻焊盘短路的可能性。结合焊盘1954的底部(或基部)部分可以具有大直径，因此，即使结合焊盘1954在结合表面处的接触面积较小(该结合焊盘在表面平坦化后可以具有较小的凹陷深度)，结合焊盘1954中的金属材料的总体积也可以很大。因此，可以使用较低的退火温度来消除室温介电结合后形成的凹陷和空隙。在一些实施例中，可以用结合焊盘1922或1952替换结合焊盘1924。
在图19D中所示的示例中，可以使用混合式结合将两个晶片上的两个结合层1916和1946结合在一起。结合层1916可以包括形成在介电层(例如，SiO2)中的多个结合焊盘1926(例如，铜焊盘)，其中每个结合焊盘1926可以具有圆柱形状，该圆柱形状具有较大直径。如上所述，可以在结合焊盘1926与介电材料之间形成至少一个势垒层(图19D中未示出)，以防止或减少金属材料的扩散。结合层1946可以包括形成在介电层(例如，SiO2)中的多个结合焊盘1956(例如，铜焊盘)。如上所述，可以在结合焊盘1956与介电材料之间形成至少一个势垒层(图19D中未示出)。每个结合焊盘1956可以包括两个部段，其中(在结合表面处的)顶部部分1966可以具有较小的直径，以降低与结合层1916上的相邻焊盘短路的可能性。结合焊盘1956的底部(或基部)部分可以具有大直径，因此，即使结合焊盘1956在焊盘表面处的接触面积较小(该结合焊盘在表面平坦化后可以具有较小的凹陷深度)，结合焊盘1956中的金属材料的总体积也可以很大。因此，可以采用较低的退火温度来消除室温介电结合后形成的凹陷和空隙。在一些实施例中，可以用结合焊盘1922或1952替换结合焊盘1926。
图19E示出了通过混合式结合将(两个晶片上的)两个结合层1911和1941结合在一起。结合层1911可以包括形成在介电(例如，SiO2)层中的多个金属(例如，Cu、Au或Al)结合焊盘1921，其中每个金属结合焊盘1921可以具有圆柱形状。结合层1941可以包括形成在介电(例如，SiO2)层中的多个金属(例如，Cu、Au或Al)结合焊盘1951。结合层1941中的介电材料可以通过室温介电结合被结合到结合层1911中的介电材料。每个金属结合焊盘1951可以具有截锥体形状，并且可以被结合到金属结合焊盘1921。金属结合焊盘1951的底部(或基部)部分可以具有大直径，因此，即使金属结合焊盘1951在结合表面处的接触面积较小(因此在表面平坦化之后可以具有较小的凹陷深度)，金属结合焊盘1951中的金属材料的总体积也可以很大。因此，可以使用较低的退火温度来消除室温介电结合后形成的凹陷和空隙。
图19F示出了通过混合式结合将(两个晶片上的)两个结合层1913和1943结合在一起。结合层1913可以包括形成在介电(例如，SiO2)层中的多个金属(例如，Cu、Au或Al)结合焊盘1923，其中每个金属结合焊盘1923可以具有圆柱形状。结合层1943可以包括形成在介电(例如，SiO2)层中的多个金属(例如，Cu、Au或Al)结合焊盘1953。结合层1943中的介电材料可以通过室温介电结合被结合到结合层1913中的介电材料。每个金属结合焊盘1953可以具有截锥体形状，并且可以被结合到金属结合焊盘1923。金属结合焊盘1953的底部(或基部)部分可以具有大直径，因此，即使金属结合焊盘1953在结合表面处的接触面积较小(因此在表面平坦化之后可以具有较小的凹陷深度)，金属结合焊盘1953中的金属材料的总体积也可以很大。金属结合焊盘1923也可以具有大直径，从而具有大体积。因此，可以使用较低的退火温度来消除室温介电结合后形成的凹陷和空隙。
图19G示出了通过混合式结合将(两个晶片上的)两个结合层1915和1945结合在一起。结合层1915可以包括形成在介电(例如，SiO2)层中的多个金属(例如，Cu、Au或Al)结合焊盘1925。每个金属结合焊盘1925可以包括两个部段，其中(位于结合表面处或靠近结合表面的)顶部部分1935可以具有较小的直径，从而在界面处可以有较大的介电结合区域，以提高介电结合强度并降低与结合层1945上的相邻金属结合焊盘短路的可能性。金属结合焊盘1925的底部(或基部)部分可以具有大直径，因此，即使金属结合焊盘1925在结合表面处的接触面积较小(因此在表面平坦化之后可以具有较小的凹陷深度)，金属结合焊盘1925中的金属材料的总体积也可以很大。结合层1945可以包括形成在介电(例如，SiO2)层中的多个金属(例如，Cu、Au或Al)结合焊盘1955。结合层1945中的介电材料可以通过室温介电结合被结合到结合层1915中的介电材料。每个金属结合焊盘1955可以具有截锥体形状，并且可以被结合到金属结合焊盘1925。金属结合焊盘1955的底部(或基部)部分可以具有大直径，因此，即使金属结合焊盘1955在结合表面处的接触面积较小(因此在表面平坦化之后可以具有较小的凹陷深度)，金属结合焊盘1955中的金属材料的总体积也可以很大。因此，可以使用较低的退火温度来消除室温介电结合后形成的凹陷和空隙。
图20A和图20B示出了根据某些实施例的铜结合焊盘设计的示例的尺寸。图20A中所示的结合焊盘2000的示例是上述的结合焊盘1920、1950、1954或1956中的一个示例，并且可以包括金属材料(例如，铜、金或铝)。结合焊盘2000包括具有不同直径和/或高度的基部部分2010(底部)和结合部分2020(顶部或接触部分)。基部部分2010可以具有直径Db和高度Hb。结合部分2020可以具有直径Dt和高度Ht，并且可以在结合表面具有深度为H凹陷的铜凹陷。结合焊盘2000的总高度为H焊盘。结合焊盘2000的总高度为H焊盘。直径Db、高度Hb、直径Dt和高度Ht可以是基于例如结合焊盘的间距、介电结合强度、凹陷的深度H凹陷、最低退火温度等确定的任何合适的值。
图20B中示出的结合焊盘2002的示例是上述的结合焊盘1922或1952的一个示例，并且可以包括金属材料(例如，铜、金或铝)。结合焊盘2002在截面上可以具有梯形形状(或在3D中为截锥体形状)，其中(结合表面处的)顶表面可以具有直径Dt，并且可以具有深度为H凹陷的凹陷。结合焊盘2002的直径可以随着距结合表面的距离的增加而逐渐增大。基部(底部)处的结合焊盘2002的直径可以是Db。结合焊盘2002的总高度为H焊盘。直径Db和直径Dt可以是基于例如间距、介电结合强度、凹陷的深度H凹陷、最低退火温度等确定的任何合适的值。
表1示出了上述的结合焊盘设计的示例的参数。表1中所示的参考设计的示例包括如图11A、图11B和图15A至图16C所示的圆柱状铜结合焊盘，其中结合焊盘的高度H焊盘约为800nm，并且结合焊盘的结合表面可以具有约750nm的直径Dt和约2.5nm的凹陷深度H凹陷。表1中所示的结合焊盘2000的示例也可以具有约800nm的高度H焊盘，并且结合焊盘的结合表面可以具有约750nm的直径Dt和约2.5nm的凹陷深度H凹陷。表1中所示的结合焊盘2000的示例的直径Dt与直径Db之间的比率可以是约5:11，并且表1中所示的结合焊盘2000的示例的高度Ht与高度Hb的比率可以约为1:2。表1中所示的结合焊盘2002的示例也可以具有约800nm的高度H焊盘，并且结合焊盘2002的结合表面可以具有约750nm的直径Dt和约2.5nm的凹陷深度H凹陷。表1中所示的结合焊盘2002的示例的直径Dt与直径Db之间的比率可以约为5:11。结合焊盘的三个示例中的每一个都可以用于间距约为2μm的铜结合焊盘的阵列中。
表1铜结合焊盘设计的示例的参数
参考结合焊盘 结合焊盘2000 结合焊盘2002
Dt，nm 750 750 750
H焊盘，nm 800 800 800
H凹陷，nm 2.5 2.5 2.5
间距，nm 2000 2000 2000
Dt:Db 1 5:11 5:11
Ht:Hb 不适用 1:2 不适用
图21包括图表2100，图表2100示出了根据某些实施例的、根据表1中所示的铜结合焊盘设计的示例的退火温度的铜膨胀。在所有三个示例中，凹陷的深度均约为2.5nm。图21中的曲线2110示出了在表1的参考结合焊盘中在不同退火温度下的d膨胀与d凹陷的比值，其中当d膨胀/d凹陷达到1.0(完全填充空隙)时的最低退火温度约为250℃。图21中的曲线2120示出了在表1的结合焊盘2002的示例中在不同的退火温度下的d膨胀与d凹陷的比值，其中当d膨胀/d凹陷达到1.0时的最低退火温度约为225℃。图21中的曲线2130示出了在表1的结合焊盘2000的示例中在不同的退火温度下的d膨胀与d凹陷的比值，其中当d膨胀/d凹陷达到1.0时的最低退火温度约为200℃。因此，由于结合焊盘2000中可用于膨胀的铜的体积较大，因此用于消除结合焊盘2000中的凹陷的最低退火温度可以比针对参考设计的退火温度低约50℃。由于可用于膨胀的铜体积略小，因此用于消除结合焊盘2002中的凹陷的最低退火温度可以高于用于消除结合焊盘2000中的凹陷的最低退火温度，但由于结合焊盘2002中可用于膨胀的铜体积大于参考设计中可用于膨胀的铜体积，因此用于消除焊盘2002中的凹陷的最低退火温度可以比针对参考设计的退火温度低约25℃。
图22A示出了结合表面处的势垒层沟槽化的示例。图22A示出了结合层2200，该结合层包括形成在介电材料层2210中的铜结合焊盘2230。结合层2200还包括位于铜结合焊盘2230与介电材料层2210的介电材料之间的势垒层2220。如上所述，势垒层2220可能需要具有一定的厚度，以防止铜从铜结合焊盘2230扩散到介电材料。图22A示出了结合层2200的结合表面的平坦化可以在结合表面附近产生势垒层沟槽2222。因此，例如，当铜结合焊盘2230在退火期间膨胀时，铜结合焊盘2230中的铜材料可以与介电材料接触。
图22B示出了根据某些实施例的在结合表面处的势垒层沟槽化的示例。图22B示出了结合层2202，该结合层包括形成在介电材料层2212中的结合焊盘2232。如上所述，结合焊盘2232可以包括具有较大直径的底部(基部)部分和具有较小直径的顶部部分2234。结合层2202还包括位于结合焊盘2232与介电材料层2212的介电材料之间的势垒层2224。由于结合焊盘2232的顶部部分2234在结合表面处的截面面积较小，因此在结合表面的处势垒层可以具有较大的宽度，使得在结合表面处的势垒层沟槽化和/或结合焊盘的未对准可能不会导致金属扩散到介电层中。例如，图22B示出了：即使在结合表面处可能存在势垒层沟槽化，但在结合焊盘2232和介电材料层2212的介电材料之间仍可能存在一些势垒层材料以防止金属扩散。
图22C示出了根据某些实施例的将结合焊盘2236结合到结合焊盘2232的示例。如上所述，结合层2204包括介电层2214，并且形成在介电层2214中的结合焊盘2236结合到结合层2202。结合层2204可以具有与结合层2202类似的结构。如图所示，由于在结合表面或附近有较厚的势垒层，所以结合表面处的势垒层沟槽化以及两个结合层中的结合焊盘的未对准可能不会导致金属扩散到介电层中。
图23包括流程图2300，该流程图示出了根据一些实施例的混合式结合的过程的示例。流程图2300中描述的操作仅用于说明目的，并非旨在限制性的。根据替代实施例，也可以执行其它操作序列。例如，替代实施例可以以不同的顺序执行操作。此外，图23中所示的各个操作可以包括多个子操作，这些子操作可以以适合于各个操作的各种顺序来执行。此外，可以根据特定应用添加或移除一些操作。在一些实施方式中，可以并行地执行两个或更多个操作。本领域技术人员将识别出许多变化、修改和替换。
框2310处的操作可以包括制造微型LED晶片，该微型LED晶片包括微型LED阵列以及位于第一介电层中的第一组结合焊盘。第一组结合焊盘中的每个结合焊盘可以具有非一致的横截面面积，并且可以在第一表面(结合表面)处具有最小的横截面面积。微型LED阵列的间距可以小于约10μm、小于5μm、小于3μm或小于2μm。第一组结合焊盘的间距可以小于约10μm、小于5μm、小于3μm或小于2μm。第一组结合焊盘可以包括金属结合焊盘，例如铜焊盘或铝焊盘。在一些实施例中，第一组结合焊盘的每个结合焊盘包括具有第一直径的第一部段和具有大于第一直径的第二直径的第二部段。第一部段的高度可以小于第二部段的高度的二分之一或三分之一。第一直径可以小于第二直径的四分之三或二分之一。在一些实施例中，第一组结合焊盘的每个结合焊盘可以具有截锥体的形状。截锥体的顶表面的直径可以小于截锥体的底部的直径的大约四分之三或二分之一。第一组结合焊盘的每个结合焊盘可以电连接到微型LED阵列中的相应微型LED。
框2320处的操作可以包括制造CMOS背板，该CMOS背板包括驱动电路以及位于第二介电层中的第二组结合焊盘。第二组结合焊盘中的每个结合焊盘的特性可以在于非一致的横截面面积，并且在第二表面(结合表面)处可以具有最小的横截面面积。第二组结合焊盘的间距可以小于约10μm、小于5μm、小于3μm或小于2μm。第二组结合焊盘可以包括金属结合焊盘，例如铜焊盘、金焊盘或铝焊盘。在一些实施例中，第二组结合焊盘中的每个结合焊盘可以包括具有第一直径的第一部段和具有大于第一直径的第二直径的第二部段。第一部段的高度可以小于第二部段的高度的二分之一或三分之一。第一直径可以小于第二直径的四分之三或二分之一。在一些实施例中，第二组结合焊盘中的每个结合焊盘可以具有截锥体的形状。截锥体的顶表面的直径可以小于截锥体的底部的直径的大约四分之三或二分之一。第二组结合焊盘中的每个结合焊盘可以通过第一组结合焊盘的相应结合焊盘电连接到微型LED阵列中的相应微型LED。
框2330处的操作可以包括在第一温度(例如，室温或低于50℃的另一温度)下通过介电结合将微型LED晶片上的第一介电层结合到CMOS背板上的第二介电层。如上所述，在结合之前，可以对微型LED晶片的结合表面和CMOS背板的结合表面进行平坦化、清洁和/或活化。在平坦化之后，结合焊盘可以具有凹陷，因此结合的晶片堆叠体可以在相应的结合焊盘之间包括空隙。
框2340处的操作可以包括在高于第一温度的第二温度下对微型LED晶片和CMOS背板进行退火，以(例如，通过热膨胀)将第一组结合焊盘结合到第二组结合焊盘。第二温度可以低于约250℃，为200℃或低于约200℃，为150℃或低于约150℃。该退火可以导致结合焊盘的金属材料(例如，铜)的膨胀以填充空隙以及用于金属结合。
框2350处的可选操作可以包括在微型LED晶片上形成多个光提取结构，例如微透镜、纳米结构、光栅等，如上文参考例如图10所述。
根据一些实施例，可以替换地或附加地使用具有较大高度的金属互连件来提供更多的金属材料并降低退火温度以最小化凹陷和空隙。可以在更高的沉积温度下沉积其中形成有金属互连件的较厚的介电层，更高的温度例如对于PECVD大于约300℃(例如，在约350℃与约400℃之间)或对于电感耦合等离子体增强化学气相沉积(inductively-coupledplasma enhanced chemical vapor deposition，ICPECVD)大于约120℃(例如，在约150℃至约250℃之间)。较高的沉积温度可能会导致Si、GaAs或其它晶片在室温下出现较大的晶片弯曲。在一些实施例中，为了降低晶片弯曲和翘曲(例如，小于约±25μm)以实现高成品率的高精度结合，可以在LED晶片的背面和/或硅晶片的背面上沉积附加的应变补偿层，例如SiN层、类金刚石碳(diamond like carbon，DLC)层等。在一些实施例中，为了降低晶片弯曲和翘曲，可以通过在晶片上扫描激光束来执行激光光斑内的局部退火，而不是执行完整的晶片级退火(例如，250℃或250℃以下)。
图24A示出了根据某些实施例的微型LED阵列2400的示例。图24B示出了根据某些实施例的微型LED阵列2400的示例的截面图。微型LED阵列2400可以包括布置成多列和多行的微型LED的二维阵列。图24A示出了微型LED阵列2400中的微型LED的各个p触点2440，以及靠近微型LED阵列2400的两个边缘的两个共享n触点2430。图24B示出了沿线2402的截面。
在图24B中所示的示例中，微型LED阵列2400可以包括n型半导体层2410、可以包括一个或多个量子阱的有源层2412、以及p型半导体层2414。层2410、2412和2414可以被蚀刻以形成单独的台面结构。可以在台面结构的表面上形成图案化的介电层2420(例如，SiN)作为势垒层，并且可以在暴露的n型半导体层2410上形成n触点2430。金属(例如，铝)层2424可以形成在介电层2420和n触点2430上。P触点2440可以形成在台面结构的p型半导体层2414上。台面结构之间的区域可以填充有介电材料2426，例如SiO2。金属互连件2450(例如，Cu、Au或Al互连件)可以形成在介电(例如，SiO2、SiN或SiCN)层2452中，以连接到p触点2440与n触点2430。势垒层和/或金属种子层2454(例如，TiN/Ti或TaN/Ta)可以位于金属互连件2450与介电层2452之间。可以在n型半导体层的底表面上形成图案化的电流散布层2460，以在每个单独的微型LED附近提供附加的n触点。光提取结构2470(例如，微透镜)可以形成在n型半导体层2410的暴露区域上。
在一些实施例中，在将微型LED阵列2400结合到制造在硅晶片上的驱动器电路(如下所述)之后，可以在n型半导体层2410上形成图案化的电流散布层2460和光提取结构2470，使得硅晶片可以用作操作晶片，并且可以从n型半导体层2410的侧面执行该工艺。
图24C示出了根据某些实施例的设备2405的示例，设备2405包括结合到CMOS背板2480的微型LED阵列(例如，微型LED阵列2400)。CMOS背板2480可以包括衬底2482(例如，硅衬底)。可以在衬底2482上制造CMOS集成电路2484(例如，微型LED驱动电路)。CMOS背板2480还可以包括形成在介电(例如，SiO2、SiN或SiCN)层2488中的金属(例如，Cu、Au或Al)互连件2486。可以将微型LED阵列2400与CMOS背板2480结合在一起，使得可以将金属互连件2450与金属互连件2486结合在一起，并且可以将介电层2452与介电层2488结合在一起。
在一些实施例中，可以使用本文公开的裸片到晶片或晶片到晶片的混合式结合工艺将微型LED阵列2400结合到CMOS背板2480。例如，微型LED阵列晶片的表面以及CMOS背板晶片的表面可以被清洁，然后通过低温(例如，室温)等离子体表面活化工艺来活化。表面活化的晶片可以在低温(例如，室温)下对准和预结合，以将微型LED晶片表面上的介电层结合到CMOS背板晶片的表面上的介电层。然后，可以在较高温度下(例如，约150℃与约350℃之间)对预结合晶片进行退火，以将微型LED晶片上的金属焊盘结合到CMOS背板晶片上的金属焊盘。
图25A示出了根据某些实施例的微型LED阵列2500的示例。图25B示出了根据某些实施例的在图25A所示的微型LED阵列2500的示例的截面图。微型LED阵列2500可以包括布置成多列和多行的微型LED的二维阵列。图25A示出了用于微型LED阵列2500中的微型LED的各个p触点2540、靠近微型LED阵列2500的两个边缘的两个共享的n触点2530、以及邻近各个微型LED的台面结构以及位于各个微型LED的台面结构之间的n触点2532。图25B示出了沿线2504的截面。
在图25B中所示的示例中，微型LED阵列2500可以包括n型半导体层2510、可以包括一个或多个量子阱的有源层2512、以及p型半导体层2514。层2510、2512和2514可以被蚀刻以形成单独的台面结构。可以在台面结构的表面上形成图案化的介电层2520(例如，SiN)作为势垒层，并且可以在暴露的n型半导体层2510上形成n触点2530和2532。图25B中沿线2504的截面图示出了在相邻台面结构之间可能存在较大间隙的位置处的n触点2532，该位置例如为不在二维微型LED阵列2500的同一列或同一行中的两个相邻台面结构之间的对角线(例如，沿线2504)的中心。在微型LED可以具有大间距的实施例中，n触点2532也可以位于相同行或相同列中的相邻台面结构之间的位置。金属(例如，铝)层2524可以形成在介电层2520和n触点2530和2532上。P触点2540可以形成在台面结构的P型半导体层2514上。台面结构之间的区域可以使用介电材料(例如，SiO2)2526填充。金属(例如，Cu、Au或Al)互连件2550可以形成在介电(例如，SiO2、SiN或SiCN)层2552中，以连接到p触点2540与n触点2530。势垒层和/或金属种子层2554(例如，TiN/Ti或TaN/Ta)可以位于金属互连件2550与介电层2552之间。光提取结构2560(例如，微透镜)可以形成在n型半导体层2510中。
在一些实施例中，在将微型LED阵列2500结合到制造在硅晶片上的驱动电路(如下所述)之后，可以在n型半导体层2510上形成光提取结构2560，使得硅晶片可以用作操作晶片，并且可以从n型半导体层2510的侧面执行该工艺。
图25C示出了根据某些实施例的设备2505的示例，该设备2505包括结合到CMOS背板2580的微型LED阵列(例如，微型LED阵列2500)。CMOS背板2580可以包括衬底2582，例如硅衬底。可以在衬底2582上制造CMOS集成电路2584(例如，微型LED驱动电路)。CMOS背板2580还可以包括形成在介电(例如，SiO2、SiN或SiCN)层2588中的金属(例如，Cu、Au或Al)互连件2586。微型LED阵列2500和CMOS背板2580可以结合在一起，使得金属互连件2550与金属互连件2586可以结合在一起，并且介电层2552与介电层2588可以结合在一起。图25C示出了沿线2502的微型LED阵列2500的截面图，因此n触点2532可以不可见。
在一些实施例中，可以使用本文公开的裸片到晶片或晶片到晶片的混合式结合工艺将微型LED阵列2500结合到CMOS背板2580。例如，微型LED阵列晶片的表面和CMOS背板晶片的表面可以被清洁，然后通过低温(例如，室温)等离子体表面活化工艺来进行活化。表面活化的晶片可以在低温(例如，室温)下对准和预结合，以将微型LED晶片的表面上的介电层结合到CMOS背板晶片的表面上的介电层。然后，可以在高温(例如，约150℃至约350℃)下对预结合的晶片进行退火，以将微型LED晶片上的金属焊盘结合到CMOS背板晶片上的金属焊盘。
本文公开的实施例可以用于实现人工现实系统的部件，或者可以结合人工现实系统来实现。人工现实是在呈现给用户之前已经以某种方式调整的现实的形式，人工现实可以包括例如虚拟现实、增强现实、混合现实(mixed reality或hybrid reality)或其某种组合和/或衍生物。人工现实内容可以包括完全生成的内容、或组合了捕获的(例如，真实世界)内容的生成的内容。人工现实内容可以包括视频、音频、触觉反馈或其某种组合，并且这些人工现实内容中的任何一个可以在单个通道中或在多个通道(例如，向观看者产生三维效果的立体视频)中呈现。另外，在一些实施例中，人工现实还可以与应用程序、产品、附件、服务或其某种组合相关联，这些应用程序、产品、附件、服务或其某种组合用于例如在人工现实中创建内容和/或以其它方式在人工现实中使用(例如，执行活动)。提供人工现实内容的人工现实系统可以在各种平台上实现，这些平台包括连接到主机计算机系统的HMD、独立式HMD、移动设备或计算系统、或能够向一个或多个观看者提供人工现实内容的任何其它硬件平台。
图26为用于实现本文公开的这些示例中的一些示例的示例近眼显示器(例如，HMD设备)的示例电子系统2600的示例的简化框图。电子系统2600可以用作上述的HMD设备或其它近眼显示器的电子系统。在该示例中，电子系统2600可以包括一个或多个处理器2610和存储器2620。(一个或多个)处理器2610可以被配置为执行用于在多个部件处执行操作的指令，并且可以例如是适合于在便携式电子设备内实现的通用处理器或微处理器。(一个或多个)处理器2610可以与电子系统2600内的多个部件通信地耦接。为了实现该通信耦接，(一个或多个)处理器2610可以通过总线2640与其它示出的部件通信。总线2640可以是适于在电子系统2600内传输数据的任何子系统。总线2640可以包括多个计算机总线和附加电路以用于传输数据。
存储器2620可以耦接到(一个或多个)处理器2610。在一些实施例中，存储器2620可以提供短期存储和长期存储，并且可以被划分成若干单元。存储器2620可以是易失性的，例如静态随机存取存储器(static random access memory，SRAM)和/或动态随机存取存储器(dynamic random access memory，DRAM)；和/或存储器2620可以是非易失性的，例如只读存储器(read-only memory，ROM)和闪存等。此外，存储器2620可以包括可移动存储设备，例如安全数字(secure digital，SD)卡。存储器2620可以为电子系统2600提供对计算机可读指令、数据结构、程序模块和其它数据的存储。在一些实施例中，存储器2620可以分布到不同的硬件模块中。一组指令和/或代码可以存储在存储器2620上。指令可以采取可由电子系统2600执行的可执行代码的形式，和/或可以采取源代码和/或可安装代码的形式，在电子系统2600上(例如，使用各种通常可用的编译器、安装程序、压缩/解压缩实用程序等中的任何一种)对这些指令进行编译和/或安装时，可以采用可执行代码的形式。
在一些实施例中，存储器2620可以存储多个应用程序模块2622至2624，这些应用程序模块可以包括任何数量的应用程序。应用程序的示例可以包括游戏应用程序、会议应用程序、视频播放应用程序或其它合适的应用程序。这些应用程序可以包括深度感测功能或眼睛追踪功能。应用程序模块2622至2624可以包括由处理器2610执行的特定指令。在一些实施例中，某些应用程序或应用程序模块2622至2624的某些部分可以由其它硬件模块2680执行。在某些实施例中，存储器2620可以附加地包括安全存储器，该安全存储器可以包括附加的安全控制，以防止复制安全信息或对安全信息的其它未授权的访问。
在一些实施例中，存储器2620可以包括加载在其中的操作系统2625。操作系统2625可以是可操作的，以启动执行由应用程序模块2622至2624提供的指令、和/或管理其它硬件模块2680以及通过无线通信子系统2630的交互，该无线通信子系统2630可以包括一或多个无线收发器。操作系统2625可以适于跨电子系统2600的部件执行其它操作，这些操作包括线程、资源管理、数据存储控制和其它类似功能。
无线通信子系统2630可以包括例如红外通信设备、无线通信设备和/或芯片组(例如，蓝牙设备、IEEE 802.11设备、Wi-Fi设备、WiMax设备、蜂窝通信设施等)、和/或类似的通信接口。电子系统2600可以包括用于无线通信的一根或多根天线2634，该一根或多根天线作为无线通信子系统2630的一部分，或者作为耦合到该系统的任何部分的单独部件。基于期望的功能，无线通信子系统2630可以包括单独的收发器，该单独的收发器与基站收发台和其它无线设备和接入点通信，这可以包括与不同的数据网络和/或网络类型通信，数据网络和/或网络类型例如为无线广域网(wireless wide-area network，WWAN)、无线局域网(wireless local area network，WLAN)或无线个域网(wireless personal areanetwork，WPAN)。WWAN可以例如是WiMax(IEEE 802.26)网络。WLAN可以例如是IEEE 802.11x网络。WPAN可以例如是蓝牙网络、IEEE 802.15x或一些其它类型的网络。本文描述的技术还可以用于WWAN、WLAN和/或WPAN的任何组合。无线通信子系统2630可以允许与网络、其它计算机系统和/或本文描述的任何其它设备交换数据。无线通信子系统2630可以包括用于使用(一个或多个)天线2634和(一个或多个)无线链路2632来发送或接收数据(例如，HMD设备的标识符、位置数据、地理地图、热图、照片或视频)的装置。无线通信子系统2630、(一个或多个)处理器2610和存储器2620可以一起构成用于执行本文所公开的一些功能的这些装置中的一个或多个装置的至少一部分。
电子系统2600的实施例还可以包括一个或多个传感器2690。(一个或多个)传感器2690可以包括例如图像传感器、加速度计、压力传感器、温度传感器、接近传感器、磁力计、陀螺仪、惯性传感器(例如，组合加速度计和陀螺仪的模块)、环境光传感器或可操作以提供感官输出和/或接收传感输入的任何其它类似模块，该模块例如是深度传感器或位置传感器。例如，在一些实施方式中，(一个或多个)传感器2690可以包括一个或多个惯性测量单元(inertial measurement unit，IMU)和/或一个或多个位置传感器。IMU可以基于从一个或多个位置传感器接收到的测量信号生成校准数据，该校准数据指示HMD设备的、相对于HMD设备的初始位置的估计位置。位置传感器可以响应于HMD设备的运动而生成一个或多个测量信号。位置传感器的示例可以包括但不限于一个或多个加速度计、一个或多个陀螺仪、一个或多个磁力计、检测运动的其它合适类型的传感器、用于IMU的误差校正的一种传感器、或其任何组合。位置传感器可以位于IMU的外部、IMU的内部、或其任何组合。至少一些传感器可以使用结构化光图案来感测。
电子系统2600可以包括显示模块2660。显示模块2660可以是近眼显示器，并且可以从电子系统2600以图形方式向用户呈现信息(例如，图像、视频和各种指令)。这样的信息可以从一个或多个应用程序模块2622至2624、虚拟现实引擎2626、一个或多个其它硬件模块2680、它们的组合、或用于(例如，通过操作系统2625)为用户解析图形内容的任何其它合适的装置得出。显示模块2660可以使用LCD技术、LED技术(包括例如OLED、ILED、μLED、AMOLED、TOLED等)、发光聚合物显示(light emitting polymer display，LPD)技术或一些其它显示技术。
电子系统2600可以包括用户输入/输出模块2670。用户输入/输出模块2670可以允许用户向电子系统2600发送动作请求。动作请求可以是执行特定动作的请求。例如，动作请求可以是开始或结束应用程序或在应用程序内执行特定动作。用户输入/输出模块2670可以包括一个或多个输入设备。示例性输入设备可以包括触摸屏、触摸板、(一个或多个)麦克风、(一个或多个)按钮、(一个或多个)拨盘、(一个或多个)开关、键盘、鼠标、游戏控制器、或用于接收动作请求并向电子系统2600传送接收到的动作请求的任何其它合适的设备。在一些实施例中，用户输入/输出模块2670可以根据从电子系统2600接收的指令向用户提供触觉反馈。例如，当接收或已经执行动作请求时，可以提供触觉反馈。
电子系统2600可以包括摄像头2650，该摄像头可以用于拍摄用户的照片或视频，例如，用于追踪用户的眼睛位置。摄像头2650还可以用于拍摄环境的照片或视频，例如，用于VR应用、AR应用或MR应用。摄像头2650可以包括例如具有数百万或数千万像素的互补金属氧化物半导体(complementary metal–oxide–semiconductor，CMOS)图像传感器。在一些实施方式中，摄像头2650可以包括可以用于捕获3D图像的两个或更多个摄像头。
在一些实施例中，电子系统2600可以包括多个其它硬件模块2680。其它硬件模块2680中的每一个硬件模块可以是电子系统2600内的物理模块。虽然其它硬件模块2680中的每一个硬件模块可以永久地配置为结构，但是其它硬件模块2680中的一些硬件模块可以临时配置为执行特定功能或临时激活。其它硬件模块2680的示例可以包括例如音频输出和/或输入模块(例如，麦克风或扬声器)、近场通信(near field communication，NFC)模块、可再充电电池、电池管理系统、有线/无线电池充电系统等。在一些实施例中，其它硬件模块2680的一个或多个功能可以以软件来实现。
在一些实施例中，电子系统2600的存储器2620还可以存储虚拟现实引擎2626。虚拟现实引擎2626可以执行电子系统2600内的应用程序，并且从各种传感器接收HMD设备的位置信息、加速度信息、速度信息、预测的未来位置、或其任何组合。在一些实施例中，由虚拟现实引擎2626接收的信息可以用于向显示模块2660产生信号(例如，显示指令)。例如，如果接收到的信息指示用户已经向左看，则虚拟现实引擎2626可以为HMD设备生成反映用户在虚拟环境中的移动的内容。另外，虚拟现实引擎2626可以响应于从用户输入/输出模块2670接收到的动作请求在应用程序内执行动作，并且向用户提供反馈。所提供的反馈可以是视觉反馈、听觉反馈或触觉反馈。在一些实施方式中，(一个或多个)处理器2610可以包括可以执行虚拟现实引擎2626的一个或多个GPU。
在各种实施方式中，上述硬件和模块可以在单个设备上实现或在可以使用有线连接或无线连接彼此通信的多个设备上实现。例如，在一些实施方式中，一些部件或模块(例如，GPU、虚拟现实引擎2626和应用程序(例如，追踪应用程序))可以在与头戴式显示设备分离的控制台上实现。在一些实施方式中，一个控制台可以连接到一个以上的HMD或支撑一个以上的HMD。
在替代配置中，电子系统2600中可以包括不同和/或额外部件。类似地，一个或多个部件的功能可以以与上述方式不同的方式分布在多个部件之间。例如，在一些实施例中，电子系统2600可以被修改为包括其它系统环境，例如AR系统环境和/或MR环境。
以上讨论的方法、系统和设备为示例。各种实施例可以适当地省略、替代或添加各种程序或部件。例如，在替代配置中，所描述的方法可以以与所描述的顺序不同的顺序来执行，和/或可以添加、省略和/或组合各种阶段。此外，关于某些实施例描述的特征可以在各种其它实施例中组合。实施例的不同方面和元件可以以类似的方式组合。此外，技术在发展，因此许多元件都是示例，这些示例不将本公开的范围限制于那些特定示例。
在说明书中给出许多具体细节以提供对实施例的透彻理解。然而，可以在没有这些具体细节的情况下来实践实施例。例如，为了避免模糊实施例，已经在不具有非必要细节的情况下示出了公知的电路、过程、系统、结构和技术。本说明书仅提供了示例性实施例，并且不旨在限制本发明的范围、适用性或配置。而是，实施例的前述描述将为本领域技术人员提供用于实现各种实施例的实现描述。在不脱离本公开的精神和范围的情况下，可以对元件的功能和布置做出各种改变。
此外，将一些实施例作为被描绘为流程图或框图的过程进行了描述。尽管每个过程可以将操作描述为顺序过程，但是许多操作可以并行或同时执行。此外，可以重新排列操作的顺序。一个过程可以具有图中未包括的附加步骤。此外，方法的实施例可以由硬件、软件、固件、中间件、微代码、硬件描述语言或其任何组合来实现。当在软件、固件、中间件或微代码中实现时，用于执行相关联的任务的程序代码或代码段可以存储在计算机可读介质(例如，存储介质)中。处理器可以执行相关联的任务。
对于本领域技术人员来说显而易见的是，可以根据具体要求做出实质性变化。例如，也可以使用定制或专用硬件，和/或可以在硬件、软件(包括便携式软件，例如小程序等)、或硬件和软件这两者中实现多个特定元素。此外，可以采用与其它计算设备(例如，网络输入/输出设备)的连接。
参考附图，可以包括存储器的部件可以包括非暂时性机器可读介质。术语“机器可读介质”和“计算机可读介质”可以指参与提供使机器以特定方式运行的数据的任何存储介质。在上文中提供的实施例中，各种机器可读介质可以涉及向处理单元和/或其它一个或多个设备提供指令/代码以供执行。附加地或替代地，机器可读介质可以用于存储和/或携带这样的指令/代码。在许多实施方式中，计算机可读介质是物理的存储介质和/或有形的存储介质。这样的介质可以采用多种形式，包括但不限于非易失性介质、易失性介质和传输介质。计算机可读介质的常见形式包括例如磁性和/或光学介质(例如光盘(compact disk，CD)或数字多功能盘(digital versatiledisk，DVD))、打孔卡、纸带、具有孔图案的任何其它物理介质、RAM、可编程只读存储器(programmable read-only memory，PROM)、可擦除可编程只读存储器(erasable programmable read-only memory，EPROM)、FLASH-EPROM、任何其它存储器芯片或盒式储存器、如下所述的载波、或计算机可以从其读取指令和/或代码的任何其它介质。计算机程序产品可以包括代码和/或机器可执行指令，代码和/或机器可执行指令可以代表过程、功能、子程序、程序、例程、应用程序(application，APP)、子例程、模块、软件包、类、或指令的任何组合、数据结构或程序语句。
本领域技术人员将理解，可以使用各种不同的技术和工艺中的任何一种来表示用于传输本文描述的消息的信息和信号。例如，可以在整个以上描述中引用的数据、指令、命令、信息、信号、比特、符号和芯片可以由电压、电流、电磁波、磁场或粒子、光场或粒子、或其任何组合来表示。
如本文所使用的术语“和”和“或”可以包括多种含义，还至少部分地取决于使用此类术语的语境来预期这些含义。通常，“或”如果用于关联列表(例如A、B或C)，则旨在表示A、B和C(这里在包含意义上使用)、以及A、B或C(这里在排他性意义上使用)。另外，如本文中所使用的术语“一个或多个”可用于以单数形式描述任何特征、结构或特性，或可以用于描述特征、结构或特性的一些组合。然而，应当注意，这仅仅是说明性示例，并且所要求保护的主题不限于该示例。此外，术语“至少一个”如果用于关联列表(例如A、B或C)，则可以被解释为表示A、B、C，或A、B和/或C的任何组合，例如AB、AC、BC、AA、ABC、AAB或AABBCCC等。
此外，虽然已经使用硬件和软件的特定组合描述了某些实施例，但是应当认识到，硬件和软件的其它组合也是可能的。某些实施例可以仅以硬件实现，或者仅以软件实现，或者使用其组合来实现。在一个示例中，可以使用包含计算机程序代码或指令的计算机程序产品来实现软件，该计算机程序代码或指令可以由一个或多个处理器执行以用于执行本公开中描述的任何或所有步骤、操作或过程，其中，计算机程序可以存储在非暂时性计算机可读介质上。本文描述的各种过程可以在同一处理器或以任何组合的不同处理器上实现。
在设备、系统、部件或模块被描述为被配置为执行某些操作或功能的情况下，这样的配置可以例如通过如下来实现：设计电子电路来执行该操作，对可编程电子电路(例如微处理器)进行编程来执行该操作(例如通过执行计算机指令或代码)，被编程的处理器或内核来执行存储在非暂态存储器介质上的代码或指令来执行该操作，或它们的任何组合。进程可以使用各种技术进行通信，这些技术包括但不限于用于进程间通信的常规技术，并且不同进程对可以使用不同的技术，或者同一进程对可以在不同时间使用不同的技术。
因此，说明书和附图被认为是说明性的而非限制性的。然而，显而易见的是，在不脱离权利要求中阐述的更广泛的精神和范围的情况下，还可以进行添加、删减、删除和其它修改和改变。因此，尽管已经描述了特定实施例，但是这些实施例不旨在是限制性的。各种修改和等同物在以下权利要求的范围内。

Claims (15)

1.一种设备，所述设备包括：
光源阵列；
介电层，所述介电层位于所述光源阵列上；以及
金属结合焊盘组，所述金属结合焊盘组位于所述介电层中，所述金属结合焊盘组中的每个金属结合焊盘包括：
结合表面，所述结合表面用于结合到驱动电路；
第一部分，所述第一部分位于所述结合表面处并且特性在于第一横截面面积；以及
第二部分，所述第二部分离开所述结合表面并且电连接到所述光源阵列的相应光源，所述第二部分的特性在于第二横截面面积，所述第二横截面面积大于所述第一横截面面积的1.2倍。
2.根据权利要求1所述的设备，其中，所述金属结合焊盘组的间距小于10μm、小于5μm、小于3μm或小于2μm。
3.根据权利要求1所述的设备，其中，
所述金属结合焊盘组中的每个金属结合焊盘在所述结合表面处具有圆形形状、椭圆形形状、三角形形状、矩形形状、四边形形状或另一多边形形状；并且
所述金属结合焊盘组中的每个金属结合焊盘在所述结合表面处的线性尺寸小于所述金属结合焊盘组的间距的二分之一、三分之一或四分之一。
4.根据权利要求1所述的设备，其中，
所述金属结合焊盘组中的每个金属结合焊盘包括具有第一直径的第一圆柱状部段和具有第二直径的第二圆柱状部段，所述第二直径大于所述第一直径；并且
所述金属结合焊盘的所述结合表面位于所述第一圆柱状部段上；并且，可选地，
其中，所述第一圆柱状部段的高度等于或小于所述第二圆柱状部段的高度的二分之一；并且/或者
其中，所述第一直径小于所述第二直径的四分之三或二分之一。
5.根据权利要求1所述的设备，其中，所述金属结合焊盘组中的每个金属结合焊盘的特性在于截锥体的形状；并且，可选地，
其中，所述截锥体的顶表面的直径小于所述截锥体的底部的直径的四分之三或二分之一。
6.根据权利要求1所述的设备，其中，所述金属结合焊盘组中的每个金属结合焊盘电连接到所述光源阵列的相应光源的p接触区域。
7.一种光源，所述光源包括：
背板，所述背板包括：
驱动电路；
第一介电层，所述第一介电层位于所述驱动电路上；以及
第一组金属结合焊盘，所述第一组金属结合焊盘位于所述第一介电层中并且电连接到所述驱动电路；以及
发光二极管(LED)裸片，所述LED裸片包括：
微型发光二极管(微型LED)阵列；
第二介电层，所述第二介电层位于所述微型LED阵列上；以及
第二组金属结合焊盘，所述第二组金属结合焊盘位于所述第二介电层中并且电连接到所述微型LED阵列，
其中，所述第一介电层通过介电结合在结合表面处结合到所述第二介电层，
其中，所述第一组金属结合焊盘中的每个金属结合焊盘结合到所述第二组金属结合焊盘的对应的金属结合焊盘，并且
其中，所述第一组金属结合焊盘中的金属结合焊盘或所述第二组金属结合焊盘中的金属结合焊盘中的至少一者包括：
第一部分，所述第一部分位于所述结合表面处并且特性在于第一横截面面积；以及
第二部分，所述第二部分离开所述结合表面并且特性在于第二横截面面积，所述第二横截面面积大于所述第一横截面面积的1.2倍。
8.根据权利要求7所述的光源，其中，所述第一组金属结合焊盘的间距与所述微型LED阵列的间距小于10μm、小于5μm、小于3μm或小于2μm；并且/或者
其中，所述第二组金属结合焊盘中的金属结合焊盘在所述结合表面处的线性尺寸小于所述第二组金属结合焊盘的间距的二分之一、三分之一或四分之一。
9.根据权利要求7所述的光源，其中，所述第一组金属结合焊盘和所述第二组金属结合焊盘中的每个金属结合焊盘包括：
第一圆柱状部段，所述第一圆柱状部段具有第一直径；以及
第二圆柱状部段，所述第二圆柱状部段具有第二直径，所述第二直径大于所述第一直径，
其中，所述第一圆柱状部段的高度等于或小于所述第二圆柱状部段的高度的二分之一，并且
其中，所述第一直径小于所述第二直径的四分之三或二分之一。
10.根据权利要求7所述的光源，其中，所述第一组金属结合焊盘和所述第二组金属结合焊盘中的每个金属结合焊盘的特性在于截锥体的形状，并且其中，所述截锥体的顶表面的直径小于所述截锥体的底部的直径的四分之三或二分之一。
11.根据权利要求7所述的光源，其中，所述第一组金属结合焊盘中的每个金属结合焊盘包括铜结合焊盘、金结合焊盘或铝结合焊盘。
12.根据权利要求7所述的光源，其中，所述第一组金属结合焊盘中的每个金属结合焊盘与所述第二组金属结合焊盘中的对应的金属结合焊盘之间没有空隙。
13.根据权利要求7所述的光源，其中，所述第一组金属结合焊盘中的每个金属结合焊盘通过所述第二组金属结合焊盘中的对应的金属结合焊盘电连接到所述微型LED阵列中的相应的微型LED。
14.一种方法，所述方法包括：
制造晶片，所述晶片包括光源阵列以及位于第一介电层中的第一组金属结合焊盘，其中，所述第一组金属结合焊盘的间距小于10μm；
制造互补金属氧化物半导体CMOS背板，所述CMOS背板包括驱动电路以及位于第二介电层中的第二组金属结合焊盘，其中，
所述第一组金属结合焊盘中的金属结合焊盘或所述第二组金属结合焊盘中的金属结合焊盘中的至少一者的特性在于非一致的横截面面积并且在结合表面处具有最小的横截面面积，并且
所述第一组金属结合焊盘中的金属结合焊盘或所述第二组金属结合焊盘中的金属结合焊盘中的至少一者在所述结合表面处具有凹表面；
在第一温度下通过介电结合将所述晶片的所述第一介电层在所述结合表面处结合到所述CMOS背板的所述第二介电层；以及
在高于所述第一温度的第二温度下对所述晶片和所述CMOS背板进行退火，以将所述第一组金属结合焊盘结合到所述第二组金属结合焊盘。
15.根据权利要求14所述的方法，其中，
所述第一组金属结合焊盘和所述第二组金属结合焊盘包括铜结合焊盘；
所述第一温度为50℃或50℃以下；并且
所述第二温度为340℃或340℃以下，或所述第二温度为200℃或200℃以下；并且/或者
其中，所述第一组金属结合焊盘和所述第二组金属结合焊盘中的每个金属结合焊盘包括：
第一部分，所述第一部分在所述结合表面处具有第一直径；以及
第二部分，所述第二部分具有第二直径，所述第二直径大于所述第一直径的1.2倍。
CN202280031780.9A 2021-04-30 2022-04-30 介电层中的结合焊盘 Pending CN117296149A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163182689P 2021-04-30 2021-04-30
US63/182,689 2021-04-30
US17/344,131 US20220352441A1 (en) 2021-04-30 2021-06-10 Cu pads for reduced dishing in low temperature annealing and bonding
US17/344,131 2021-06-10
PCT/US2022/027163 WO2022232665A1 (en) 2021-04-30 2022-04-30 Bonding pads in dielectric layer

Publications (1)

Publication Number Publication Date
CN117296149A true CN117296149A (zh) 2023-12-26

Family

ID=83808602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280031780.9A Pending CN117296149A (zh) 2021-04-30 2022-04-30 介电层中的结合焊盘

Country Status (4)

Country Link
US (1) US20220352441A1 (zh)
EP (1) EP4331014A1 (zh)
CN (1) CN117296149A (zh)
TW (1) TW202304001A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115472494A (zh) * 2021-06-11 2022-12-13 联华电子股份有限公司 用于晶片级接合的半导体结构及接合半导体结构
US11741278B2 (en) * 2022-01-03 2023-08-29 International Business Machines Corporation Context projection and wire editing in augmented media

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893939B1 (ko) * 2007-02-16 2009-04-21 삼성전자주식회사 본딩 패드 구조체를 갖는 전자 장치 및 그 제조방법
US11145564B2 (en) * 2018-06-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer passivation structure and method

Also Published As

Publication number Publication date
EP4331014A1 (en) 2024-03-06
US20220352441A1 (en) 2022-11-03
TW202304001A (zh) 2023-01-16

Similar Documents

Publication Publication Date Title
KR20220105649A (ko) 마이크로-led를 위한 광 추출
US11728460B2 (en) LEDs arrays having a reduced pitch
US11688829B2 (en) Engineered substrate architecture for InGaN red micro-LEDs
US11569414B2 (en) Self-aligned ITO DBR based p-contact for small pitch micro-LED
KR20220108073A (ko) 디스플레이 패키지의 내열성 및 평면성 관리
TW202230714A (zh) 使用金屬奈米粒子之電漿散射的微型led之增強的光輸出耦合
CN114730790A (zh) 发光二极管阵列的键合
CN117296149A (zh) 介电层中的结合焊盘
TW202243231A (zh) 用於多色光發射的具有選擇性多孔化的工程晶圓
CN114746777A (zh) 将准直器组件与led阵列对准
WO2023183503A1 (en) Guided light extraction in trenches
WO2023097057A1 (en) Alignment-free micro-display architecture
TW202324787A (zh) 朝向較高效率以及低彎曲度的三族p型微型led磊晶的應變管理
EP4261902A1 (en) Aln-based hybrid bonding
EP4325588A1 (en) Micro-led design for high light extraction efficiency
US20230155074A1 (en) Red light-emitting diode with phosphide epitaxial heterostructure grown on silicon
US20230187591A1 (en) P-side-up micro-leds
WO2022232665A1 (en) Bonding pads in dielectric layer
CN116805662A (zh) 通过使用台面侧壁外延局限发光区域从微型led提取定向光
WO2023091693A1 (en) Red light-emitting diode with phosphide epitaxial heterostructure grown on silicon
TW202249301A (zh) 用於降低微型發光二極體的台面側壁處的表面損耗之表面位勢障壁
TW202236662A (zh) 微型發光二極體陣列的n型觸點之低電阻電流擴散
WO2024049512A9 (en) Nanowire architecture for micro-displays
CN117410305A (zh) 光源及制造微型发光二极管器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination