TW202214062A - 電子封裝件及其承載基板 - Google Patents

電子封裝件及其承載基板 Download PDF

Info

Publication number
TW202214062A
TW202214062A TW109133496A TW109133496A TW202214062A TW 202214062 A TW202214062 A TW 202214062A TW 109133496 A TW109133496 A TW 109133496A TW 109133496 A TW109133496 A TW 109133496A TW 202214062 A TW202214062 A TW 202214062A
Authority
TW
Taiwan
Prior art keywords
layer
signal
signal layer
carrier substrate
circuit
Prior art date
Application number
TW109133496A
Other languages
English (en)
Other versions
TWI770618B (zh
Inventor
賴佳助
林河全
盧盈維
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW109133496A priority Critical patent/TWI770618B/zh
Priority to CN202011126039.XA priority patent/CN114334889A/zh
Publication of TW202214062A publication Critical patent/TW202214062A/zh
Application granted granted Critical
Publication of TWI770618B publication Critical patent/TWI770618B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種承載基板，係於線路板體中配置相互間隔堆疊之第一訊號層與第二訊號層，使兩者之長度及形狀一致，故該第一訊號層與第二訊號層之佈線路徑能符合需求，使兩者之訊號之間的雜訊之抵消程度符合需求。

Description

電子封裝件及其承載基板
本發明係有關一種半導體封裝結構，尤指一種電子封裝件及其承載基板。
習知半導體封裝基板之內部係依功能需求配置複數線路，如具有傳輸訊號(Signal)、接地(Ground)及電源(Power)等功能之線路。
圖1A係為習知封裝基板1之的剖面示意圖。如圖1A所示，所述之封裝基板1係包括：一核心層10、至少一貫通該核心層10之導電通孔100、及形成於該核心層10上且電性連接該導電通孔100之增層結構11。該增層結構11係具有複數介電層110、複數設於該介電層110上之線路層111及複數設於該介電層110中並電性連接各該線路層111之導電盲孔112。
該增層結構11於接觸該核心層10之線路層111係配置有一差分訊號部12，其包含用以輸入訊號之第一訊號線路13a、用以輸出訊號之第二訊號線路13b、第一接地線路14a及第二接地線路14b，且該第一訊號線路13a與第二訊號線路13b係作為訊號組，以藉由兩者之訊號傳輸方向分別為一進一出之相反方向，及該第一訊號線路13a與第二訊號線路13b之佈線路徑大致設計為相似且等 長(如圖1B所示)，使兩者之訊號之間的雜訊盡可能相互抵消，且於該第一訊號線路13a與第二訊號線路13b之外側分別配置第一接地線路14a及第二接地線路14b(如圖1C所示)，並於該差分訊號部12之上、下側分別配置接地層120，以屏蔽該第一訊號線路13a與第二訊號線路13b之訊號，使該第一訊號線路13a與第二訊號線路13b之訊號不受外界訊號或雜訊干擾。
惟，習知差分訊號部12中，該第一訊號線路13a與第二訊號線路13b之佈線路徑常無法符合實際設計需求。例如，為了配合其它線路之配置，該第一訊號線路13a與第二訊號線路13b需彎曲佈設(如圖1B所示)，若兩者需對稱或平行佈設，則兩者無法等長；若兩者需等長配置，則不僅需耗時設計兩者之路徑(需考量其它功能線路之路徑)，且兩者難以對稱或平行佈設。因此，習知差分訊號部12常因無法滿足該第一訊號線路13a與第二訊號線路13b之佈線路徑相同且等長之設計需求，因而兩者之訊號之間的雜訊之抵消程度難以符合實際需求。
再者，該差分訊號部12之訊號組係配置於同一線路層111，致使該核心層10之佈設面積需考量該第一訊號線路13a、第二訊號線路13b、第一接地線路14a及第二接地線路14b之佈設路徑，因而難以縮減該核心層10之佈設面積，導致該封裝基板1難以符合微小化之需求。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種承載基板，係包括：線路板體；第一訊號層，係設於該線路板體中，用以傳輸差分訊號；以及第二訊號層，係設於該線路板體中且間隔堆疊於該第一訊號層之其中一側，用以傳輸差分訊號。
前述之承載基板中，該線路板體係包含絕緣部及結合該絕緣部之線路部，使該線路部電性連接該第一訊號層與第二訊號層。
前述之承載基板中，該線路板體係包含一核心層，其具有相對之第一表面與第二表面及至少一連通該第一表面與第二表面之導電通孔，且於該第一表面與第二表面上形成增層結構，以令該第一訊號層與第二訊號層配置於該增層結構中。例如，該第一訊號層係位於該核心層之第一表面上，且該第二訊號層係位於該核心層之第二表面上。另外，復可於該第一訊號層與第二訊號層兩側設置接地線路。
前述之承載基板中，復包括設於該線路板體中之第一接地層，其間隔堆疊於該第一訊號層之另一側。
前述之承載基板中，復包括設於該線路板體中之第二接地層，其與該第二訊號層間隔堆疊。
本發明復提供一種電子封裝件，係包括：前述之承載基板；以及電子元件，係結合該承載基板且電性連接該承載基板。
前述之電子封裝件中，該電子元件係電性連接該第一訊號層與第二訊號層。
前述之電子封裝件中，復包括複數結合該承載基板之導電元件。
由上可知，本發明之電子封裝件及其承載基板中，主要藉由第二訊號層間隔堆疊於該第一訊號層之其中一側，使兩者之長度及形狀一致，故相較 於習知技術，本發明之第一訊號層與第二訊號層之佈線路徑能符合需求，使兩者之訊號之間的雜訊之抵消程度符合需求。
再者，藉由該第一訊號層與第二訊號層相互堆疊配置，使該承載基板之單一層線路佈設面積僅需考量該第一或第二訊號層之佈設路徑，故相較於習知技術，該承載基板能有效縮減其佈設面積，以利於該承載基板之微小化。
1:封裝基板
10:核心層
100:導電通孔
11:增層結構
110:介電層
111:線路層
112:導電盲孔
12:差分訊號部
120:接地層
13a:第一訊號線路
13b:第二訊號線路
14a:第一接地線路
14b:第二接地線路
2:承載基板
2a:線路板體
2b:絕緣部
2c:線路部
20:核心層
20a:第一表面
20b:第二表面
200:導電通孔
200’:墊部
21:第一增層結構
210:第一介電層
211:第一線路層
211’,221’:接地線路
212:第一導電盲孔
213:第一絕緣保護層
214:電性接觸墊
22:第二增層結構
220:第二介電層
221:第二線路層
222:第二導電盲孔
223:第二絕緣保護層
224:植球墊
31:第一訊號層
32:第二訊號層
41:第一接地層
42:第二接地層
5:電子封裝件
50:電子元件
500:導電凸塊
51:導電元件
52:封裝層
P1,P2:分貝比例
Y:箭頭方向
圖1A係為習知封裝基板之剖面示意圖。
圖1B係為圖1A之局部上視示意圖。
圖1C係為圖1A之局部立體示意圖。
圖2A係為本發明之承載基板之剖視示意圖。
圖2B係為圖2A之局部立體示意圖。
圖3係為本發明之承載基板與習知封裝基板之插入損失之比較曲線圖。
圖4係為本發明之電子封裝件之剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的 下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
圖2A至圖2B係為本發明之承載基板2的示意圖。如圖2A所示，所述之承載基板2係包括：一線路板體2a、設於該線路板體2a中之第一訊號層31、第二訊號層32、第一接地層41及第二接地層42。
於本實施例中，該線路板體2a係包含一絕緣部2b及結合該絕緣部2b之線路部2c，且令該線路部2c電性連接該第二接地層42、第二訊號層32、第一訊號層31與第一接地層41。
例如，該線路板體2a係包含一核心層20，其具有相對之第一表面20a與第二表面20b及至少一連通該第一表面20a與第二表面20b之導電通孔200，且於該第一表面20a與第二表面20b上分別形成第一增層結構21與第二增層結構22，以令該第二接地層42、第二訊號層32、第一訊號層31與第一接地層41配置於該第一增層結構21與第二增層結構22中。
進一步，該第一增層結構21係具有複數第一介電層210、複數設於該第一介電層210上之第一線路層211及複數設於該第一介電層210中並電性連接各該第一線路層211之第一導電盲孔212，且該第一增層結構21於最外側可形成有一如防銲層之第一絕緣保護層213，以令該第一絕緣保護層213外露部分該第一線路層211，俾供作為電性接觸墊214。例如，該第一線路層211可為扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)，且該第一介電層210之介電材係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等。
相同地，該第二增層結構22係具有複數第二介電層220、複數設於該第二介電層220上之第二線路層221及複數設於該第二介電層220中並電性連接各該第二線路層221之第二導電盲孔222，且該第二增層結構22於最外側可形成有一如防銲層之第二絕緣保護層223，以令該第二絕緣保護層223外露部分該第二線路層221，俾供作為植球墊224。例如，該第二線路層221可為扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)，且該第二介電層220之介電材係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等。
因此，於本實施例中，該絕緣部2b係包含該核心層20、第一介電層210、第一絕緣保護層213、第二介電層220及第二絕緣保護層223，且該線路部2c係包含該導電通孔200、第一線路層211、第一導電盲孔212、第二線路層221及第二導電盲孔222。應可理解地，有關該線路板體2a之型式種類繁多，如無核心層(coreless)形式，故其構造並不限於上述。
所述之第一訊號層31係設於該核心層20之第一表面20a上且電性連接該第一線路層211。
於本實施例中，該第一訊號層31係包含至少一線體(如圖2B所示)，其用以傳輸差分訊號。例如，該第一增層結構21於製作最內側之第一線路層211時，可一併製作該第一訊號層31。
所述之第二訊號層32係設於該核心層20之第二表面20b上且電性連接該第二線路層221。
於本實施例中，該第二訊號層32係包含至少一線體(如圖2B所示)，其用以傳輸差分訊號，且該第二訊號層32間隔堆疊於該第一訊號層31之一側。例如，該第二增層結構22於製作最內側之第二線路層221時，可一併製作該 第二訊號層32，使該第二訊號層32與該第一訊號層31藉由該核心層20相互間隔堆疊。
所述之第一接地層41係設於該第一介電層210上且電性連接該第一線路層211與第一導電盲孔212。
於本實施例中，該第一接地層41係包含一片體(如圖2B所示)，其間隔堆疊於該第一訊號層31之另一側。例如，該第一增層結構21於製作外側第一線路層211時，可一併製作該第一接地層41，使該第一接地層41與該第一訊號層31藉由該第一介電層210相互間隔堆疊。
所述之第二接地層42係設於該第二介電層220上且電性連接該第二線路層221與第二導電盲孔222。
於本實施例中，該第二接地層42係包含一片體(如圖2B所示)，其與該第二訊號層32相互間隔堆疊，以沿一方向(如圖2A所示之由下往上之箭頭方向Y)依序堆疊該第二接地層42、第二訊號層32、第一訊號層31與第一接地層41。例如，該第二增層結構22於製作外側第二線路層221時，可一併製作該第二接地層42，使該第二接地層42與該第二訊號層32藉由該第二介電層220相互間隔堆疊。
再者，該導電通孔200係藉由墊部200’電性連接該第一導電盲孔212與該第二導電盲孔222，使該導電通孔200得以電性連接該第一接地層41與第二接地層42。
因此，本發明之承載基板2藉由該第一訊號層31與第二訊號層32相互堆疊配置，即差動訊號線路採用重直式佈局，使差分訊號組之上方線路(如第一訊號層31)與下方線路(如第二訊號層32)之長度及形狀一致(如圖2B所示)，即以相互垂直投影方式配置兩者，故相較於習知技術，本發明之第一訊號層31與第二訊號層32之佈線路徑能符合需求，使兩者之訊號之間的雜訊之抵消 程度符合需求，如差分訊號之雜訊可完全消除。具體地，以線寬為13微米(um)及阻抗為90歐姆(ohm)之設計，本發明之插入損失(Insertion loss)幾乎貼合(0.6%@30GHz)，且，如圖3所示本發明之回波損耗(return loss)之分貝(dB)比例P1遠小於習知之回波損耗之分貝比例P2，如本發明之回波損耗均在-25dB以下的良好表現。
再者，本發明之承載基板2將該第一訊號層31與第二訊號層32相互堆疊配置於上下層(如該核心層20之第一表面20a與第二表面20b)，使該核心層20之第一表面20a之佈設面積僅需考量該第一訊號層31之佈設路徑，而其第二表面20b之佈設面積僅需考量該第二訊號層32之佈設路徑，故相較於習知技術，該核心層20之佈設面積能縮減21%，因而能有效縮減該核心層20之佈設面積，以利於該承載基板2之微小化。
又，若該核心層20之佈設面積同於習知封裝基板之佈設面積，則該核心層20多出來之佈設面積可依需求佈設其它功能線路，以提升該承載基板2之面積利用率。
另外，該第一訊號層31與第二訊號層32之上下兩側係配置如接地片(Ground plane)之第一接地層41與第二接地層42，且該第一訊號層31與第二訊號層32之左右兩側可依需求配置接地線路211’,221’(如圖2B所示)，以屏蔽該第一訊號層31與第二訊號層32之訊號，使該第一訊號層31與第二訊號層32之訊號不受外界訊號或雜訊干擾。
本發明復提供一種電子封裝件5，係包括：承載基板2以及至少一結合該承載基板2之電子元件50。
所述之電子元件50係電性連接該承載基板2，如電性連接該第一訊號層31與第二訊號層32。
於本實施例中，該電子元件50係為主動元件、被動元件或其二者組合，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。例如，該半導體晶片係藉由複數如銲錫材料、金屬柱(pillar)或其它等之導電凸塊500以覆晶方式設於該承載基板2之電性接觸墊214上以電性連接該第一線路層211與該第一訊號層31，且可依需求以如底膠(圖略)包覆該些導電凸塊500；或者，該電子元件50可藉由複數銲線(圖未示)以打線方式電性連接該電性接觸墊214；亦或，該電子元件50可直接接觸該電性接觸墊214。應可理解地，有關電子元件50電性連接承載基板2之方式繁多，並不限於上述。
再者，可於該承載基板2上形成一包覆該電子元件50之封裝層52，其形成材質係為絕緣材，如聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝層(molding compound)。例如，該封裝層52之製程可選擇液態封膠(liquid compound)、噴塗(injection)、壓合(lamination)或模壓(compression molding)等方式形成於該承載基板2上。
應可理解地，該電子元件50亦可嵌埋於該承載基板2中，以省略該封裝層52之製作。因此，有關電子元件50之封裝方式繁多，並無特別限制。
於一實施例中，該電子封裝件5復包括複數結合該承載基板2之導電元件51。例如，該些導電元件51係接觸結合該植球墊224，以電性連接該第二線路層221。
綜上所述，本發明之電子封裝件及其承載基板，係藉由該第一訊號層與第二訊號層相互堆疊配置，使兩者之長度及形狀一致，故本發明之第一訊號層與第二訊號層之佈線路徑能符合需求，使兩者之訊號之間的雜訊之抵消程度符合需求。
再者，本發明之承載基板將該第一訊號層與第二訊號層相互堆疊配置於上下層，以利於縮減該承載基板之佈設面積，故能有效微小化該承載基板。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2:承載基板
2a:線路板體
2b:絕緣部
2c:線路部
20:核心層
20a:第一表面
20b:第二表面
200:導電通孔
200’:墊部
21:第一增層結構
210:第一介電層
211:第一線路層
212:第一導電盲孔
213:第一絕緣保護層
214:電性接觸墊
22:第二增層結構
220:第二介電層
221:第二線路層
222:第二導電盲孔
223:第二絕緣保護層
224:植球墊
31:第一訊號層
32:第二訊號層
41:第一接地層
42:第二接地層
Y:箭頭方向

Claims (10)

  1. 一種承載基板，係包括：
    線路板體；
    第一訊號層，係設於該線路板體中，用以傳輸差分訊號；以及
    第二訊號層，係設於該線路板體中且間隔堆疊於該第一訊號層之一側，用以傳輸差分訊號。
  2. 如請求項1所述之承載基板，其中，該線路板體係包含絕緣部及結合該絕緣部之線路部，使該線路部電性連接該第一訊號層與第二訊號層。
  3. 如請求項1所述之承載基板，其中，該線路板體係包含一核心層，其具有相對之第一表面與第二表面及至少一連通該第一表面與第二表面之導電通孔，且於該第一表面與第二表面上形成增層結構，以令該第一訊號層與第二訊號層配置於該增層結構中。
  4. 如請求項3所述之承載基板，其中，該第一訊號層係位於該核心層之第一表面上，且該第二訊號層係位於該核心層之第二表面上。
  5. 如請求項1所述之承載基板，復包括配置於該第一訊號層與第二訊號層兩側之接地線路。
  6. 如請求項1所述之承載基板，復包括設於該線路板體中之第一接地層，其間隔堆疊於該第一訊號層之另一側。
  7. 如請求項1所述之承載基板，復包括設於該線路板體中之第二接地層，其與該第二訊號層間隔堆疊。
  8. 一種電子封裝件，係包括：
    如請求項1至7之其中一者所述之承載基板；以及
    電子元件，係結合該承載基板且電性連接該承載基板。
  9. 如請求項8所述之電子封裝件，其中，該電子元件係電性連接該第一訊號層與第二訊號層。
  10. 如請求項8所述之電子封裝件，復包括複數結合該承載基板之導電元件。
TW109133496A 2020-09-26 2020-09-26 電子封裝件及其承載基板 TWI770618B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109133496A TWI770618B (zh) 2020-09-26 2020-09-26 電子封裝件及其承載基板
CN202011126039.XA CN114334889A (zh) 2020-09-26 2020-10-20 电子封装件及其承载基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109133496A TWI770618B (zh) 2020-09-26 2020-09-26 電子封裝件及其承載基板

Publications (2)

Publication Number Publication Date
TW202214062A true TW202214062A (zh) 2022-04-01
TWI770618B TWI770618B (zh) 2022-07-11

Family

ID=81032853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109133496A TWI770618B (zh) 2020-09-26 2020-09-26 電子封裝件及其承載基板

Country Status (2)

Country Link
CN (1) CN114334889A (zh)
TW (1) TWI770618B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI822461B (zh) * 2022-11-11 2023-11-11 華東科技股份有限公司 具金屬屏蔽層的晶片封裝及其製造方法
TWI829353B (zh) * 2022-09-20 2024-01-11 大陸商芯愛科技（南京）有限公司 封裝基板及其製法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176383B2 (en) * 2003-12-22 2007-02-13 Endicott Interconnect Technologies, Inc. Printed circuit board with low cross-talk noise
US9949360B2 (en) * 2011-03-10 2018-04-17 Mediatek Inc. Printed circuit board design for high speed application

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI829353B (zh) * 2022-09-20 2024-01-11 大陸商芯愛科技（南京）有限公司 封裝基板及其製法
TWI822461B (zh) * 2022-11-11 2023-11-11 華東科技股份有限公司 具金屬屏蔽層的晶片封裝及其製造方法

Also Published As

Publication number Publication date
TWI770618B (zh) 2022-07-11
CN114334889A (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
US10134663B2 (en) Semiconductor device
US9076789B2 (en) Semiconductor device having a high frequency external connection electrode positioned within a via hole
US7968991B2 (en) Stacked package module and board having exposed ends
TWI418003B (zh) 嵌埋電子元件之封裝結構及其製法
JP2003110084A (ja) 半導体装置
US8378482B2 (en) Wiring board
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
TW201405758A (zh) 具有防電磁波干擾之半導體元件
TWI770618B (zh) 電子封裝件及其承載基板
TW201517240A (zh) 封裝結構及其製法
CN110718528A (zh) 半导体封装件
TWI678772B (zh) 電子封裝件及其製法
TWI566352B (zh) 封裝基板及封裝件
US20090084592A1 (en) Semiconductor device including wiring excellent in impedance matching, and method for designing the same
TWI493668B (zh) 接墊結構、線路載板及積體電路晶片
TW202416455A (zh) 電子封裝件
TWI768322B (zh) 電子裝置及其製法
US11328999B2 (en) Semiconductor device package
TWI716198B (zh) 晶片封裝元件
CN109390311A (zh) 封装结构及其封装基板
TW201901913A (zh) 電感組合及其線路結構
JP7367381B2 (ja) パッケージ基板及び電子機器
US20230127676A1 (en) Wiring board and semiconductor package
CN109509728B (zh) 电子封装件
TWI602250B (zh) 半導體元件封裝製程