TW202209668A

TW202209668A - 可拉伸的畫素陣列基板

Info

Publication number: TW202209668A
Application number: TW110100032A
Authority: TW
Inventors: 潘韵文; 林恭正
Original assignee: 友達光電股份有限公司
Priority date: 2020-08-21
Filing date: 2021-01-04
Publication date: 2022-03-01
Also published as: TW202209435A; TWI758083B; TWI779573B; TW202209669A; TW202209280A; TWI793551B; TWI742977B; TWI757026B; TW202209653A

Abstract

一種可拉伸的畫素陣列基板，包括基底及元件層。基底具有多個第一開口及多個第二開口，其中每一第一開口具有第一開口延伸方向，每一第二開口具有第二開口延伸方向，且第一開口延伸方向與第二開口延伸方向不同。多個第一開口及多個第二開口在第一方向及第二方向上交替排列，以定義基底的多個島及多個橋。元件層設置於基底上且包括多個島部及多個橋部。多個島部具有多個畫素結構且分別設置於基底的多個島上。多個橋部具有多條導線且分別設置於基底的多個橋上，其中多條導線電性連接至多個畫素結構。

Description

可拉伸的畫素陣列基板

本發明是有關於一種畫素陣列基板，且特別是有關於一種可拉伸的畫素陣列基板。

隨著電子技術的高度發展，電子產品不斷推陳出新。為使電子產品能應用於各種不同的領域，可拉伸、輕薄及外型不受限的特性逐漸受到重視。也就是說，電子產品逐漸被要求依據不同的應用方式以及應用環境而具有不同的外型，因此電子產品需具有可拉伸性。

然而，電子產品在被拉伸的狀態下，可能會因為承受應力造成結構上的斷裂，甚至進一步造成內部線路的斷路。因此，如何使可拉伸的電子產品具有良好的製造良率（yield）及產品可靠度（reliability），實為目前亟欲解決的課題。

本發明提供一種畫素陣列基板，不易裂損。

本發明的可拉伸的畫素陣列基板，包括基底及元件層。基底具有多個第一開口及多個第二開口，其中每一第一開口具有第一開口延伸方向，每一第二開口具有第二開口延伸方向，且第一開口延伸方向與第二開口延伸方向不同。多個第一開口及多個第二開口在第一方向及第二方向上交替排列，以定義基底的多個島及多個橋。第一方向與第二方向交錯，第一方向與第一開口延伸方向交錯，且第二方向與第二開口延伸方向交錯。每一第一開口具有相對的多個第一邊緣及相對的多個第二邊緣，多個第一邊緣在第一方向上排列，且多個第二邊緣在第一開口延伸方向上排列。每一第二開口具有相對的多個第三邊緣及相對的多個第四邊緣，多個第三邊緣在第二方向上排列，且多個第四邊緣在第二開口延伸方向上排列。元件層設置於基底上且包括多個島部及多個橋部。多個島部具有多個畫素結構且分別設置於基底的多個島上。多個橋部具有多條導線且分別設置於基底的多個橋上，其中多條導線電性連接至多個畫素結構。元件層的每一島部具有相鄰於基底之一第一開口的一第一邊緣，元件層之每一島部的第一邊緣不平行且不垂直於第一方向及第二方向，且元件層之每一島部的第一邊緣與第一開口之第一邊緣的第一段具有一銳角θ1。

現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。

應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。再者，“電性連接”或“耦合”可以是二元件間存在其它元件。

本文使用的“約”、“近似”、或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的“約”、“近似”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

圖1為本發明一實施例之可拉伸的畫素陣列基板100的俯視示意圖。請參照圖1，可拉伸的畫素陣列基板100包括陣列排列的多個重複單元R。

圖2為本發明一實施例之可拉伸的畫素陣列基板100的一個重複單元R的放大示意圖。

圖3為本發明一實施例之可拉伸的畫素陣列基板100的剖面示意圖。

請參照圖1、圖2及圖3，可拉伸的畫素陣列基板100包括基底110，用以承載可拉伸的畫素陣列基板100的其它構件。基底110具有彈性及可延展性。換言之，基板110可拉伸。舉例而言，在本實施例中，基底110的材質可包括聚醯亞胺（polyimide；PI）、聚萘二甲酸乙醇酯（polyethylene naphthalate；PEN）、聚對苯二甲酸乙二酯（polyethylene terephthalate；PET）、聚碳酸酯（polycarbonates；PC）、聚醚碸（polyether sulfone；PES）或聚芳基酸酯（polyarylate）、其它合適的材料或前述至少二種材料之組合，但本發明不以此為限。

請參照圖1及圖2，基底110具有多個第一開口112及多個第二開口114。每一第一開口112具有第一開口延伸方向E1，每一第二開口114具有第二開口延伸方向E2，且第一開口延伸方向E1與第二開口延伸方向E2不同。舉例而言，在本實施例中，第一開口延伸方向E1與第二開口延伸方向E2可選擇性地垂直。也就是說，在本實施例中，第一開口延伸方向E1與第二開口延伸方向E2的夾角α可為90^o 。然而，本發明不以此為限，在其它實施例中，第一開口延伸方向E1與第二開口延伸方向E2的夾角α也可以是大於0^o 且小於180^o 的其它角度。

請參照圖1及圖2，基底110的多個第一開口112及多個第二開口114在第一方向D1及第二方向D2上交替排列，以定義基底110的多個島116及多個橋118。第一方向D1與第二方向D2交錯，第一方向D1與第一開口延伸方向E1交錯，且第二方向D2與第二開口延伸方向E2交錯。舉例而言，在本實施例中，第一方向D1與第二方向D2可選擇性地垂直，第一方向D1與第一開口延伸方向E1可選擇性地垂直，且第二方向D2與第二開口延伸方向E2可選擇性地垂直，但本發明不以此為限。

請參照圖1圖2，每一第一開口112具有相對的多個第一邊緣112a及相對的多個第二邊緣112b，多個第一邊緣112a在第一方向D1上排列，且多個第二邊緣112b在第一開口延伸方向E1上排列。每一第二開口114具有相對的多個第三邊緣114a及相對的多個第四邊緣114b，多個第三邊緣114a在第二方向D2上排列，且多個第四邊緣114b在第二開口延伸方向E2上排列。

舉例而言，在本實施例中，第一開口112的形狀可類似於一8字形的外輪廓，第一開口112的第一邊緣112a可為所述8字形之外輪廓的較長側邊，且第一開口112的第二邊緣112b可為所述8字形之外輪廓的較短側邊。然而，本發明不限於此，在其它實施例中，第一開口112也可呈其它形狀。

舉例而言，在本實施例中，第二開口114的形狀可類似於一8字形的外輪廓，第二開口114的第三邊緣114a可為所述8字形之外輪廓的較長側邊，且第二開口114的第四邊緣114b可為所述8字形之外輪廓的較短側邊。然而，本發明不限於此，在其它實施例中，第二開口114也可呈其它形狀。

請參照圖2，在本實施例中，基底110的每一橋118由對應之一第一開口112的一第二邊緣112b及對應之一第二開口114的一第三邊緣114a所定義，或由對應之一第一開口112的一第一邊緣112a及對應之一第二開口114的一第四邊緣114b所定義。具體而言，在本實施例中，基底110的多個橋118包括多個第一橋118-1及多個第二橋118-2，每一第一橋118-1大致上在第一方向D1上延伸，每一第二橋118-2大致上在第二方向D2上延伸，每一第一橋118-1可由對應之第一開口112的第二邊緣112b及對應之第二開口114的第三邊緣114a所定義，每一第二橋118-2可由對應之第一開口112的第一邊緣112a及對應之第二開口114的第四邊緣114b所定義。

請參照圖1、圖2及圖3，可拉伸的畫素陣列基板100更包括元件層120，設置於基底110上。請參照圖1及圖2，元件層120包括多個島部126。請參照圖2，元件層120的多個島部126具有多個畫素結構PX且分別設置於基底110的多個島116上。

請參照圖2，舉例而言，在本實施例中，基底110的一個島116上可設有元件層120的一個島部126，每一島部126具有至少一畫素結構PX，且每一畫素結構PX包括至少一子畫素結構SPX。舉例而言，在本實施例中，元件層120的一個島部126可具有一個畫素結構PX，所述一個畫素結構PX可包括分別用以顯示紅色、藍色及綠色的三個子畫素結構SPX，但本發明不以此為限。

圖4為本發明一實施例之可拉伸的畫素陣列基板100的一個子畫素結構SPX的等效電路示意圖。

請參照圖2、圖3及圖4，在本實施例中，每一子畫素結構SPX可包括一第一電晶體T1及一畫素電極PE，第一電晶體T1具有第一端T1a、第二端T1b、控制端T1c及半導體圖案T1d，第一端T1a及第二端T1b分別電性連接至半導體圖案T1d的不同兩區，第一絕緣層GI夾設於第一電晶體T1的控制端T1c與半導體圖案T1d之間，第二絕緣層PL夾設於第一電晶體T1與畫素電極PE之間，且畫素電極PE透過第二絕緣層PL的接觸窗PLa電性連接至第一電晶體T1的第二端T1b。在本實施例中，每一子畫素結構SPX可選擇性地更包括一第二電晶體T2（繪示於圖4），其中第二電晶體T2具有第一端T2a、第二端T2b及控制端T2c，且第二電晶體T2的第二端T2b電性連接至第一電晶體T1的控制端T1c；但本發明不以此為限。

請參照圖1及圖2，元件層120更包括多個橋部128。請參照圖2，元件層120的多個橋部128具有多條導線L且分別設置於基底110的多個橋118上，其中多條導線L電性連接至多個畫素結構PX。

請參照圖2，在本實施例中，元件層120的多個橋部128包括多個第一橋部128-1及多個第二橋部128-2，元件層120的多個第一橋部128-1及多個第二橋部128-2分別設置於基底110的多個第一橋118-1及多個第二橋118-2上，每一第一橋部128-1大致上在第一方向D1上延伸，每一第二橋部128-2大致上在第二方向D2上延伸，多條導線L包括多條第一導線L1及多條第二導線L2，元件層120的多個第一橋部128-1具有多條第一導線L1，元件層120的多個第二橋部128-2具有多條第二導線L2。

請參照圖2及圖4，舉例而言，在本實施例中，多條第一導線L1可包括電性連接至子畫素結構SPX之第二電晶體T2之控制端T2c的閘極驅動線、一第一共用線及電性連接至子畫素結構SPX之第一電晶體T1之第一端T1a的第一電源線；多條第二導線L2可包括電性連接至子畫素結構SPX之第二電晶體T2之第一端T2a的資料線、第二共用線及電性連接至子畫素結構SPX之第一電晶體T1之第一端T1a的第二電源線；但本發明不以此為限。

請參照圖2，在本實施例中，元件層120的每一橋部128靠近對應之第二開口114的第三邊緣114a且遠離對應之第一開口112的第二邊緣112b，或靠近對應之第一開口112的第一邊緣112a且遠離對應之第二開口114的第四邊緣114b。

舉例而言，在本實施例中，元件層120的每一第一橋部128-1靠近對應之第二開口114的第三邊緣114a且遠離對應之第一開口112的第二邊緣112b；元件層120的每一第二橋部128-2靠近對應之第一開口112的第一邊緣112a且遠離對應之第二開口114的第四邊緣114b；也就是說，在本實施例中，元件層120的每一橋部128由一第一開口112及一第二開口114所定義，每一橋部128靠近第一開口112及第二開口114之一者的較長側邊且遠離第一開口112及第二開口114之另一者的較短側邊，但本發明不以此為限。

值得注意的是，元件層120的每一島部126具有相鄰於基底110之一第一開口112的一第一邊緣126a-1，元件層120之每一島部126的第一邊緣126a-1不平行且不垂直於第一方向D1及第二方向D2，且元件層120之每一島部126的第一邊緣126a-1與第一開口112之一第一邊緣112a的一第一段112a-1具有一銳角θ1。元件層120的每一島部126具有相鄰於基底110之一第二開口114的一第二邊緣126a-2，元件層120之每一島部126的第二邊緣126a-2不平行且不垂直於第一方向D1及第二方向D2，且元件層120之每一島部126的第二邊緣126a-2與第二開口114之一第三邊緣114a的一第一段114a-1具有一銳角θ2。

簡言之，元件層120的每一島部126係相對於所在之基底110的一島116旋轉一角度。藉此，每一橋118之內側（即，靠近第一開口112之第二邊緣112b的一側，或靠近第二開口114之第四邊緣114b的一側）上的應力可被均勻分散，進而降低設置於橋118上之導線L斷線的機率。

舉例而言，在本實施例中，1^o ≤θ1≤45^o ；1^o ≤θ2≤45^o ；但本發明不以此為限。

請參照圖2及圖3，需說明的是，元件層120的邊緣126a包括每一島部126的第一邊緣126a-1及第二邊緣126a-2，元件層120的邊緣126a是指元件層120之整個膜層的邊緣。舉例而言，在本實施例中，元件層120的邊緣126a可指第一絕緣層GI的邊緣GIb、第二絕緣層PL的邊緣PLb或其組合，但本發明不以此為限。

請參照圖2，在本實施例中，基底110的多個島116包括在第一方向D1上排列的第一島116-1及第二島116-2，基底110的多個橋118包括連接第一島116-1與第二島116-2的第一橋118-1，元件層120的多個島部126包括第一島部126-1及第二島部126-2，元件層120的第一島部126-1及第二島部126-2分別設置於基底110的第一島116-1及第二島116-2上且分別具有多個畫素結構PX的第一畫素結構PX1及第二畫素結構PX2，元件層120的多個橋部128包括第一橋部128-1，第一橋部128-1設置於基底110的第一橋118-1上且連接元件層120的第一島部126-1與第二島部126-2。特別是，元件層120之第一島部126-1的第一邊緣126a-1及元件層120之第二島部126-2的第一邊緣126a-1分別相鄰於同一第一開口112的多個第一邊緣112a，且元件層120之第一島部126-1的第一邊緣126a-1與元件層120之第二島部126-2的第一邊緣126a-1分別朝相反的兩方向傾斜。

簡言之，在本實施例中，彼此相鄰且位於同一第一開口112之左右兩側的二個島部126係朝相反的兩方向相對於其所在之基底110的島116旋轉，例如：一島部126朝順時鐘方向旋轉一角度，另一島部126朝逆時鐘方向旋轉一角度。

在本實施例中，基底110的多個島116更包括一第三島116-3，第一島116-1及第三島116-3在第二方向D2上排列；元件層120的多個島部126更包括一第三島部126-3，設置於基底110的第三島116-3上且具有多個畫素結構PX的一第三畫素結構PX3；基底110的多個橋118包括一第二橋118-2，連接基底110的第一島116-1與第三島116-3；元件層120的多個橋部128更包括一第二橋部128-2，設置於基底110的第二橋118-2上且連接元件層120的第一島部126-1與第三島部126-3；元件層120的第二橋部128-2具有多條導線L的第二導線L2，第二導線L2電性連接第一畫素結構PX1與第三畫素結構PX3。特別是，元件層120之第一島部126-1的第二邊緣126a-2及元件層120之第三島部126-3的第二邊緣126a-2分別相鄰於同一第二開口114的多個第三邊緣114a，且元件層120之第一島部126-1的第二邊緣126a-2與元件層120之第三島部126-3的第二邊緣126a-2分別朝相反的兩方向傾斜。

簡言之，在本實施例中，彼此相鄰且分別位於同一第二開口114之上下兩側的二個島部126係朝相反的兩方向相對於其所在之基底110的島116旋轉，例如：一島部126朝逆時鐘方向旋轉一角度，另一島部126朝順時鐘方向旋轉一角度。

請參照圖2，在本實施例中，第一開口112的第一邊緣112a可包括一曲線；第一開口112的第二邊緣112b可包括一曲線；第二開口114的第三邊緣114a可包括一曲線；第二開口114的第四邊緣114b可包括一曲線；但本發明不以此為限。此外，在本實施例中，元件層120的導線L及/或橋部128可選擇性地呈曲線，但本發明也不以此為限。

圖5示出本發明一實施例之可拉伸的畫素陣列基板100的應力分佈情況。

圖6示出一比較例之可拉伸的畫素陣列基板100’的應力分佈情況。

比較例之可拉伸的畫素陣列基板100’與本實施例之可拉伸的畫素陣列基板100的差異在於：比較例之可拉伸的畫素陣列基板100的元件層120的每一島部126未相對於其所在的基底110的島116旋轉一角度。

比較圖5之本實施例之可拉伸的畫素陣列基板100的應力分佈情況與圖6之比較例之可拉伸的畫素陣列基板100’的應力分佈情況可發現，本實施例之可拉伸的畫素陣列基板100所承受的應力較小且分佈較均勻。

100、100’:可拉伸的畫素陣列基板 110:基底 112:第一開口 112a:第一邊緣 112a-1、114a-1:第一段 112b:第二邊緣 114:第二開口 114a:第三邊緣 114b:第四邊緣 116:島 116-1:第一島 116-2:第二島 116-3:第三島 118:橋 118-1:第一橋 118-2:第二橋 120:元件層 126:島部 126a:邊緣 126a-1:第一邊緣 126a-2:第二邊緣 126-1:第一島部 126-2:第二島部 126-3:第三島部 128:橋部 128-1:第一橋部 128-2:第二橋部 D1:第一方向 D2:第二方向 E1:第一開口延伸方向 E2:第二開口延伸方向 PX:畫素結構 PX1:第一畫素結構 PX2:第二畫素結構 PX3:第三畫素結構 GI:第一絕緣層 GIb、PLb:邊緣 L:導線 L1:第一導線 L2:第二導線 PE:畫素電極 PL:第二絕緣層 PLa:接觸窗 R:重複單元 SPX:子畫素結構 T1:第一電晶體 T1a、T2a:第一端 T1b、T2b:第二端 T1c、T2c:控制端 T1d:半導體圖案 T2:第二電晶體 θ1、θ2:銳角

圖1為本發明一實施例之可拉伸的畫素陣列基板100的俯視示意圖。圖2為本發明一實施例之可拉伸的畫素陣列基板100的一個重複單元R的放大示意圖。圖3為本發明一實施例之可拉伸的畫素陣列基板100的剖面示意圖。圖4為本發明一實施例之可拉伸的畫素陣列基板100的一個子畫素結構SPX的等效電路示意圖。圖5示出本發明一實施例之可拉伸的畫素陣列基板100的應力分佈情況。圖6示出一比較例之可拉伸的畫素陣列基板100’的應力分佈情況。

100:可拉伸的畫素陣列基板

110:基底

112:第一開口

112a:第一邊緣

112a-1、114a-1:第一段

112b:第二邊緣

114:第二開口

114a:第三邊緣

114b:第四邊緣

116:島

116-1:第一島

116-2:第二島

116-3:第三島

118:橋

118-1:第一橋

118-2:第二橋

120:元件層

126:島部

126a:邊緣

126a-1:第一邊緣

126a-2:第二邊緣

126-1:第一島部

126-2:第二島部

126-3:第三島部

128:橋部

128-1:第一橋部

128-2:第二橋部

D1:第一方向

D2:第二方向

E1:第一開口延伸方向

E2:第二開口延伸方向

PX:畫素結構

PX1:第一畫素結構

PX2:第二畫素結構

PX3:第三畫素結構

L:導線

L1:第一導線

L2:第二導線

R:重複單元

SPX:子畫素結構

θ1、θ2:銳角

Claims

一種可拉伸的畫素陣列基板，包括：一基底，具有多個第一開口及多個第二開口，其中每一第一開口具有一第一開口延伸方向，每一第二開口具有一第二開口延伸方向，且該第一開口延伸方向與該第二開口延伸方向不同；該些第一開口及該些第二開口在一第一方向及一第二方向上交替排列，以定義該基底的多個島及多個橋；該第一方向與該第二方向交錯，該第一方向與該第一開口延伸方向交錯，且該第二方向與該第二開口延伸方向交錯；每一該第一開口具有相對的多個第一邊緣及相對的多個第二邊緣，該些第一邊緣在該第一方向上排列，且該些第二邊緣在該第一開口延伸方向上排列；每一該第二開口具有相對的多個第三邊緣及相對的多個第四邊緣，該些第三邊緣在該第二方向上排列，且該些第四邊緣在該第二開口延伸方向上排列；以及一元件層，設置於該基底上，且包括：多個島部，具有多個畫素結構，且分別設置於該基底的該些島上；以及多個橋部，具有多條導線，且分別設置於該基底的該些橋上，其中該些導線電性連接至該些畫素結構；該元件層的每一島部具有相鄰於該基底之一第一開口的一第一邊緣，該元件層之每一該島部的該第一邊緣不平行且不垂直於該第一方向及該第二方向；該元件層之每一該島部的該第一邊緣與該第一開口之一第一邊緣的一第一段具有一銳角θ1。
如請求項1所述的可拉伸的畫素陣列基板，其中該1^o ≤θ1≤45^o 。
如請求項1所述的可拉伸的畫素陣列基板，其中該元件層的每一該島部具有相鄰於該基底之一第二開口的一第二邊緣，該元件層之每一該島部的該第二邊緣不平行且不垂直於該第一方向及該第二方向；該元件層之每一該島部的該第二邊緣與該第二開口之一第三邊緣的一第一段具有一銳角θ2。
如請求項3所述的可拉伸的畫素陣列基板，其中該1^o ≤θ2≤45^o 。
如請求項1所述的可拉伸的畫素陣列基板，其中該該基底的該些島包括一第一島及一第二島，在該第一方向上排列；該元件層的該些島部包括一第一島部及一第二島部，分別設置於該基底的該第一島及該第二島上；該元件層的該第一島部具有一第一邊緣，該元件層的該第二島部具有一第一邊緣，該元件層之該第一島部的該第一邊緣及該元件層之該第二島部的該第一邊緣分別相鄰於同一第一開口的該些第一邊緣；該元件層之該第一島部的該第一邊緣與該元件層之該第二島部的該第一邊緣分別朝相反的兩方向傾斜。
如請求項5所述的可拉伸的畫素陣列基板，其中該基底的該些島更包括一第三島，該第一島及該第三島在該第二方向上排列；該元件層的該些島部更包括一第三島部，設置於該基底的該第三島上；該元件層的該第一島部具有一第二邊緣，該元件層的該第三島部具有一第二邊緣，該元件層之該第一島部的該第二邊緣及該元件層之該第三島部的該第二邊緣分別相鄰於同一第二開口的該些第三邊緣；該元件層之該第一島部的該第二邊緣與該元件層之該第三島部的該第二邊緣分別朝相反的兩方向傾斜。
如請求項1所述的可拉伸的畫素陣列基板，其中每該一第一開口的一第一邊緣包括一曲線。
如請求項1所述的可拉伸的畫素陣列基板，其中每該一第一開口的一第二邊緣包括一曲線。
如請求項1所述的可拉伸的畫素陣列基板，其中每該一第二開口的一第三邊緣包括一曲線。
如請求項1所述的可拉伸的畫素陣列基板，其中每該一第二開口的一第四邊緣包括一曲線。