TWI758083B - 電路基底及其製造方法 - Google Patents

電路基底及其製造方法 Download PDF

Info

Publication number
TWI758083B
TWI758083B TW110103975A TW110103975A TWI758083B TW I758083 B TWI758083 B TW I758083B TW 110103975 A TW110103975 A TW 110103975A TW 110103975 A TW110103975 A TW 110103975A TW I758083 B TWI758083 B TW I758083B
Authority
TW
Taiwan
Prior art keywords
insulating
circuit
circuit substrate
layer
semiconductor layers
Prior art date
Application number
TW110103975A
Other languages
English (en)
Other versions
TW202209435A (zh
Inventor
潘韵文
林恭正
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to CN202110771734.XA priority Critical patent/CN113838864B/zh
Publication of TW202209435A publication Critical patent/TW202209435A/zh
Application granted granted Critical
Publication of TWI758083B publication Critical patent/TWI758083B/zh

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Developing Agents For Electrophotography (AREA)

Abstract

一種電路基底，包括圖案化基底、圖案化絕緣結構以及訊號線。圖案化絕緣結構包括多個裝置部以及多個線路部。多個裝置部位於圖案化基底上。多個線路部位於圖案化基底上，且連接對應的裝置部。至少一個線路部包含經離子摻雜的第一絕緣部以及相連第一絕緣部的第二絕緣部。多條訊號線位於第一絕緣部上。

Description

電路基底及其製造方法
本發明是有關於一種電路基底，且特別是有關於一種可伸縮的電路基底及其製造方法。
隨著電子技術的高度發展，電子產品不斷推陳出新。為使電子產品能應用於各種不同的領域，可拉伸、輕薄及外型不受限的特性逐漸受到重視。也就是說，電子產品逐漸被要求依據不同的應用方式以及應用環境而具有不同的外型，因此電子產品需具有可拉伸性。
然而，電子產品在被拉伸的狀態下，可能會因為承受應力造成結構上的斷裂，甚至進一步造成內部線路的斷路。因此，如何使可拉伸的電子產品具有良好的製造良率(yield)及產品可靠度(reliability)，實為目前亟欲解決的課題。
本發明提供一種電路基底，能改善電路基底因為伸縮而 斷裂的問題。
本發明提供一種電路基底的製造方法，能改善電路基底因為伸縮而斷裂的問題。
本發明的至少一實施例提供一種電路基底。電路基底包括圖案化基底、圖案化絕緣結構以及訊號線。圖案化絕緣結構包括多個裝置部以及多個線路部。多個裝置部位於圖案化基底上。多個線路部位於圖案化基底上，且連接對應的裝置部。至少一個線路部包含經離子摻雜的第一絕緣部以及相連第一絕緣部的第二絕緣部。訊號線位於第一絕緣部上。
本發明的至少一實施例提供一種電路基底的製造方法，包括：提供基底；形成絕緣結構於基底上；形成遮罩層於絕緣結構上；以遮罩層為罩幕，對絕緣結構執行第一離子摻雜製程；圖案化絕緣結構，以獲得圖案化絕緣結構；在圖案化該絕緣結構之前或之後形成訊號線於該基底上。圖案化絕緣結構包括多個裝置部以及多個線路部。線路部連接對應的裝置部。至少一個線路部包括第一絕緣部以及相連第一絕緣部的第二絕緣部。第一絕緣部在第一離子摻雜製程中經離子摻雜。訊號線重疊於第一絕緣部。
10、20、30、40:電路基底
100:基底
110:絕緣結構
110’:圖案化絕緣結構
110a、110b、110c、120a、120b、120c、120d:摻雜區
112:第一絕緣層
114:第二絕緣層
116:第三絕緣層
118:第四絕緣層
120:半導體層
130:閘極絕緣層
130’:閘極絕緣結構
140:層間介電層
140’:層間介電結構
142、142’:第一絕緣層
144、144’:第二絕緣層
150:訊號線
200:加強結構
D:汲極
DAM:阻擋件
E1:第一方向
E2:第二方向
ET1:第一電極
ET2:第二電極
F:拉伸
G:遮蔽導電層
G’:閘極
H1、H2、H3、H4:開口
IL:介電層
L:訊號線
OBP:絕緣結構
OLED:有機發光二極體
PDL:畫素定義層
PL:圖案化平坦化層
PR:遮罩層
R1:裝置區
R2:橋接區
S:源極
SM:有機發光半導體
TE:轉接電極
TH1:第一開孔
TH2:第二開孔
TP:裝置部
W1、W2:寬度
WP:線路部
WPa:第二絕緣部
WPb:第二絕緣部
X1、X2:厚度
圖1A至圖1J是依照本發明的一實施例的一種電路基底的製造方法的剖面示意圖。
圖2是依照本發明的一實施例的一種電路基底的上視示意圖。
圖3是依照本發明的一實施例的一種電路基底的上視示意圖。
圖4是依照本發明的一實施例的一種電路基底的上視示意圖。
圖5是依照本發明的一實施例的一種電路基底的上視示意圖。
圖1A至圖1J是依照本發明的一實施例的一種電路基底的製造方法的剖面示意圖。
請參考圖1A，提供基底100。基底100具有彈性及可延展性。換言之，基底100可拉伸。舉例而言，在本實施例中，基底100的材質可包括聚醯亞胺(polyimide；PI)、聚萘二甲酸乙醇酯(polyethylene naphthalate；PEN)、聚對苯二甲酸乙二酯(polyethylene terephthalate；PET)、聚碳酸酯(polycarbonates；PC)、聚醚碸(polyether sulfone；PES)或聚芳基酸酯(polyarylate)、其它合適的材料或前述至少二種材料之組合，但本發明不以此為限。
形成絕緣結構110於基底100上。絕緣結構110為單層或多層結構。在本實施例中，絕緣結構110為多層結構，且包括 自基底100朝上依序堆疊的第一絕緣層112、第二絕緣層114、第三絕緣層116以及第四絕緣層118。在本實施例中，第一絕緣層112與第三絕緣層116的材料包括氮化矽，第二絕緣層114以及第四絕緣層118的材料包括氧化矽。換句話說，絕緣結構110包括氮化矽與氧化矽的堆疊層。
請參考圖1B，形成多個半導體層120於絕緣結構110上。圖1B僅以其中一個半導體層120示意，並省略繪出了絕緣結構110上的其他半導體層120。在本實施例中，電路基底具有裝置區R1以及橋接區R2，半導體層120形成於裝置區R1。
半導體層120為單層或多層結構，其包含非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料(例如：銦鋅氧化物、銦鎵鋅氧化物或是其他合適的材料、或上述之組合)或其他合適的材料或上述材料之組合。
形成閘極絕緣層130於半導體層120以及絕緣結構110上。閘極絕緣層130例如為有機材料或無機材料。
請參考圖1C，形成多個遮蔽導電層G於半導體層120上。閘極絕緣層130位於遮蔽導電層G與半導體層120之間。圖1B僅以其中一個遮蔽導電層G示意，並省略繪出了閘極絕緣層130上的其他半導體層120遮蔽導電層G。各遮蔽導電層G重疊於對應的半導體層120的中間，且不重疊於對應的半導體層120的兩端。
形成遮罩層PR於絕緣結構110上。遮罩層PR例如為光 阻或其他是適合的材料。遮罩層PR具有開口O1以及開口O2。開口O1以及開口O2分別位於裝置區R1與橋接區R2。開口O1以及開口O2暴露出閘極絕緣層130。開口O1重疊於對應的遮蔽導電層G以及對應的半導體層120，在垂直基底100的方向上觀察，半導體層120的兩端位於開口O1的側壁與遮蔽導電層G的側壁之間。
以遮罩層PR以及遮蔽導電層G為罩幕，對絕緣結構110以及半導體層120執行第一離子摻雜製程P1，以於半導體層120中形成多個摻雜區120a、120b，並於絕緣結構110中形成摻雜區110a。摻雜區120a、120b重疊於遮罩層PR以及遮蔽導電層G之間的間隙，且摻雜區110a重疊於遮罩層PR的開口O2。在一些實施例中，部分絕緣結構110重疊於開口O1，且不重疊於半導體層120、遮罩層PR以及閘極G，因此，在執行第一離子摻雜製程P1後，重疊於開口O1的部分絕緣結構110中具有摻雜區110b、110c，但本發明不以此為限。在其他實施例中，重疊於開口O1的絕緣結構110皆被半導體層120遮住，因此不會於絕緣結構110中形成重疊於開口O1的摻雜區110b、110c。
在本實施例中，絕緣結構110與半導體層120皆是在第一離子摻雜製程P1中進行摻雜，因此，第一離子摻雜製程P1選用能改變半導體層120導電性質的元素進行摻雜，例如磷、硼或其他適用於摻雜的材料。在其他實施例中，絕緣結構110與半導體層120分別於不同的製程進行摻雜。舉例來說，絕緣結構110 與半導體層120以不同的遮罩為罩幕執行離子摻雜製程，因此摻雜絕緣結構110所使用的摻子(例如碳、氫、氧、氮或其他元素)可以不同於摻雜半導體層120所使用的摻子。
請參考圖1D，蝕刻遮蔽導電層G以形成閘極G’於半導體層120上。閘極G’的尺寸小於遮蔽導電層G。
請參考圖1E，以遮罩層PR以及閘極G’為罩幕，對絕緣結構110以及半導體層120執行第二離子摻雜製程P2，以於半導體層120中形成多個摻雜區120c、120d。摻雜區120c、120d重疊於遮罩層PR以及閘極G’之間的間隙。在一些實施例中，摻雜區120c、120d的摻雜濃度小於摻雜區120a、120b的摻雜濃度。在本實施例中，第二離子摻雜製程P2與第一離子摻雜製程P1使用相同的摻子進行摻雜，例如磷、硼或其他適用於摻雜的材料。在本實施例中，第二離子摻雜製程P2與第一離子摻雜製程P1皆使用遮罩層PR為罩幕，但本發明不以此為限。在其他實施例中，執行第二離子摻雜製程P2之前，移除遮罩層PR並形成其他光阻層作為罩幕。
請參考圖1F，移除遮罩層PR。形成層間介電層140於閘極G’以及閘極絕緣層130上。層間介電層140為單層或多層結構。在本實施例中，層間介電層140包括依序堆疊的第一絕緣層142與第二絕緣層144。第一絕緣層142包括氮化矽，且第二絕緣層144包括氧化矽，但本發明不以此為限。
請參考圖1G，圖案化層間介電層140以及閘極絕緣層 130，以形成開口H1、H2、H3、H4。開口H1、H2、H3貫穿層間介電層140以及閘極絕緣層130。開口H1、H2分別暴露出半導體層120的摻雜區120a、120b。開口H3暴露出絕緣結構110。開口H4暴露出閘極G’。
在本實施例中，圖案化閘極絕緣層130以及層間介電層140以形成多個閘極絕緣結構130’以及層間介電結構140’。閘極絕緣結構130’與層間介電結構140’位於裝置區R1，且位於閘極G’以及半導體層120之間。在本實施例中，每個閘極G’與對應的半導體層120之間各有一個閘極絕緣結構130’。層間介電結構140’包括圖案化的第一絕緣層142’與圖案化的第二絕緣層144’。
請參考圖1H，圖案化絕緣結構110。移除部分絕緣結構110以使部分絕緣結構110的厚度減薄。在本實施例中，橋接區R2中的第三絕緣層116以及第四絕緣層118被移除，且裝置區R1中的部分第三絕緣層116以及第四絕緣層118被移除。在本實施例中，移除部分絕緣結構110後，摻雜區110a的厚度減薄。
請參考圖1I，形成訊號線150於基底100上。在本實施例中，形成訊號線150、源極S、汲極D以及轉接電極TE於基底100上。訊號線150、源極S、汲極D以及轉接電極TE屬於相同膜層。
源極S、汲極D以及轉接電極TE形成於裝置區R1。源極S以及汲極D分別填入開口H1、H2，並分別電性連接至半導體層120的摻雜區120a、120b。轉接電極TE填入開口H4，並電 性連接至閘極G’。
訊號線150形成於橋接區R2。訊號線150重疊於經減薄的絕緣結構110的摻雜區110a。
在一些實施例中，選擇性地形成訊號線L於裝置區R1中。訊號線L為傳遞各種電子訊號之訊號線(例如閘極訊號線、資料線或電源線)。
圖2是依照本發明的一實施例的一種電路基底的上視示意圖。圖1J對應了圖2的線A-A’，且圖2繪出了圖案化絕緣結構110’、圖案化基底100’、訊號線150以及簡化的主動元件，並省略繪示其他構件。
請參考圖1J與圖2，圖案化減薄後的絕緣結構110，以於減薄後的部分絕緣結構110中形成多個第一開孔TH1，以獲得圖案化絕緣結構110’。圖案化絕緣結構110’包括裝置部TP以及線路部WP。線路部WP的寬度W1小於裝置部TP的寬度W2。裝置部TP以及線路部WP分別位於裝置區R1中與線路區R2中。線路部WP連接對應的裝置部TP。在一些實施例中，圖案化絕緣結構110’包括氧化矽與氮化矽的堆疊結構。
各第一開孔TH1被對應的四個裝置部TP以及對應的四個線路部WP所環繞。在本實施例中，部分第一開孔TH1沿著第一方向E1延伸，且另一部分第一開孔TH1沿著第二方向E2延伸。沿著第一方向E1延伸的部分第一開孔TH1以及沿著第二方向E2延伸的另一部分第一開孔TH1交替排列，藉此提升電路基底10 的伸縮性。在本實施例中，部分線路部WP沿著第一方向E1延伸，且另一部分線路部WP沿著第二方向E2延伸。
在本實施例中，線路部WP的厚度X1小於重疊於半導體層120的裝置部TP的厚度X2，藉此提升電路基板10的可伸縮性。在一些實施例中，線路部WP的厚度X1為0.1微米至3微米，重疊於半導體層120的裝置部TP的厚度X2為0.1微米至5微米。
至少一個線路部WP包含經離子摻雜的第一絕緣部WPa以及相連第一絕緣部WPa的第二絕緣部WPb。在本實施例中，第一絕緣部WPa在第一離子摻雜製程中經離子摻雜，第一絕緣部WPa等於摻雜區110a。在其他實施例中，因為絕緣結構110在經圖案化以獲得圖案化絕緣結構110’時，移除了部分摻雜區110a，因此第一絕緣部WPa的尺寸可能小於摻雜區110a。
第一絕緣部WPa經由離子摻雜(例如第一離子摻雜製程及/或第二離子摻雜製程)以增加第一絕緣部WPa中至少一種化學元素(例如磷、硼、碳、氫、氧、氮或其他元素)的濃度，前述化學元素在第一絕緣部WPa中的濃度大於前述化學元素在第二絕緣部WPb中的濃度的一個數量級以上。在一些實施例中，第一絕緣部WPa經由前述化學元素所摻雜，且第二絕緣部WPb中不包含前述化學元素。在一些實施例中，前述化學元素在第一絕緣部WPa中的濃度介於1E16cm-3至1E24cm-3，且前述化學元素在第二絕緣部WPb中的濃度介於1E15cm-3至1E23cm-3。
訊號線150重疊於第一絕緣部WPa。在一些實施例中， 部分訊號線150沿著第一方向E1延伸，且另一部分訊號線150沿著第二方向E2延伸。沿著第一方向E1延伸的訊號線150位於沿著第一方向E1延伸的線路部WP上。沿著第二方向E2延伸的訊號線150位於沿著第二方向E2延伸的線路部WP上。在本實施例中，每個線路部WP上設置有一個或兩個以上的訊號線150。
在一些實施例中，由於第一絕緣部WPa經摻雜(例如經由磷、硼、碳、氮、氧或前述材料之組合所摻雜)，因此，第一絕緣部WPa殘留有壓應力，且第二絕緣部WPb殘留有張應力。在本實施例中，第一絕緣部WPa相較於第二絕緣部WPb更靠近第一開孔TH1的長邊，藉此避免第一絕緣部WPa上之訊號線150因為拉伸F而斷裂的問題。
在本實施例中，在圖案化絕緣結構110以形成圖案化絕緣結構110’之前形成訊號線150、訊號線L、源極S、汲極D以及轉接電極TE，但本發明不以此為限。在其他實施例中，在圖案化絕緣結構110以形成圖案化絕緣結構110’之後形成訊號線150、訊號線L、源極S、汲極D以及轉接電極TE。
形成介電層IL、有機發光二極體OLED、圖案化平坦化層PL、畫素定義層PDL、阻擋件DAM以及絕緣結構OBP於基底100上。
介電層IL覆蓋裝置部TP。圖案化平坦化層PL覆蓋裝置部TP以及線路部WP。在本實施例中，圖案化平坦化層PL填入第一開孔TH1，並接觸裝置部TP的側壁以及線路部WP的側壁。 圖案化平坦化層PL的材料包括有機絕緣材料或其他合適的材料。
主動元件位於裝置部TP上，且各主動元件包括半導體層120、源極S、汲極D以及閘極G’。換句話說，半導體層120、源極S、汲極D以及閘極G’位於裝置部TP上。在本實施例中，半導體層120與線路部WP的第一絕緣部WPa包括相同的離子摻雜材料(例如磷、硼或前述材料之組合)。
有機發光二極體OLED或其他顯示元件位於裝置部TP上。有機發光二極體OLED包括依序堆疊的第一電極ET1、有機發光半導體SM以及第二電極ET2。
畫素定義層PDL以及絕緣結構OBP位於圖案化平坦化層PL上。阻擋件DAM位於介電層IL上。在一些實施例中，畫素定義層PDL、阻擋件DAM以及絕緣結構OBP是於同道製程中形成，但本發明不以此為限。
對基底100執行圖案化製程，以形成圖案化基底100’。圖案化基底100’包括多個第二開孔TH2。第二開孔TH2重疊於第一開孔TH1。第二開孔TH2的尺寸小於第一開孔TH1的尺寸。在本實施例中，部分第二開孔TH2沿著第一方向E1延伸，且另一部分第二開孔TH2沿著第二方向E2延伸。沿著第一方向E1延伸的部分第二開孔TH2以及沿著第二方向E2延伸的另一部分第二開孔TH2交替排列，藉此提升電路基底10的伸縮性。
在本實施例中，每個裝置部TP上可包含一個或一個以上的主動元件以及有機發光二極體OLED。舉例來說，每個裝置部 TP上包含紅色有機發光二極體、綠色有機發光二極體以及藍色有機發光二極體，使每個裝置部TP上具有一個畫素。在其他實施例中，裝置部TP上具有無機發光二極體-或其他形式的顯示元件。在其他實施例中，裝置部TP上具有其他電子元件。
基於上述，在本實施例中，線路部WP包含經離子摻雜的第一絕緣部WPa以及相連第一絕緣部WPa的第二絕緣部WPb，且訊號線150位於第一絕緣部WPa上，因此，可以避免訊號線150因為拉伸F而產生斷裂的問題。
圖3是依照本發明的一實施例的一種電路基底的上視示意圖。在此必須說明的是，圖3的實施例沿用圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖3的電路基底20與圖2的電路基底10的差異在於：電路基底10的每個線路部WP都包含第一絕緣部WPa，而電路基底20只有在沿著第一方向E1延伸的線路部WP包含第一絕緣部WPa。
請參考圖3，在本實施例中，對沿著第一方向E1延伸的線路部WP進行離子摻雜製程，使沿著第一方向E1延伸的線路部WP包含沿著第一方向E1延伸的經離子摻雜的第一絕緣部WPa以及未經離子摻雜的第二絕緣部WPb。
在本實施例中，沿著第一方向E1延伸的第一絕緣部WPa 有助於避免電路基底20因為平行於第一方向E1的拉伸F而導致沿著第一方向E1延伸的訊號線150出現斷裂的問題。
在本實施例中，對每個沿著第一方向E1延伸的線路部WP執行離子摻雜製程，但本發明不以此為限。在其他實施例中，對一個或一個以上的沿著第一方向E1延伸的線路部WP執行離子摻雜製程。
圖4是依照本發明的一實施例的一種電路基底的上視示意圖。在此必須說明的是，圖4的實施例沿用圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖4的電路基底30與圖2的電路基底10的差異在於：電路基底10的每個線路部WP都包含第一絕緣部WPa，而電路基底30只有在沿著第二方向E2延伸的線路部WP包含第一絕緣部WPa。
請參考圖4，在本實施例中，對沿著第二方向E2延伸的線路部WP進行離子摻雜製程，使沿著第二方向E2延伸的線路部WP包含沿著第二方向E2延伸的經離子摻雜的第一絕緣部WPa以及未經離子摻雜的第二絕緣部WPb。
在本實施例中，沿著第二方向E2延伸的第一絕緣部WPa有助於避免電路基底30因為平行於第二方向E2的拉伸F而導致沿著第二方向E2延伸的訊號線150出現斷裂的問題。
在本實施例中，對每個沿著第二方向E2延伸的線路部WP執行離子摻雜製程，但本發明不以此為限。在其他實施例中，對一個或一個以上的沿著第二方向E2延伸的線路部WP執行離子摻雜製程。
圖5是依照本發明的一實施例的一種電路基底的上視示意圖。在此必須說明的是，圖5的實施例沿用圖2的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖5的電路基底40與圖2的電路基底10的差異在於：電路基底40更包括多個加強結構200。
加強結構200設置於線路部WP的第二絕緣部WPb上且與訊號線150隔開。在一些實施例中，加強結構200可調整於線路部WP的中性軸位置，並降低訊號線150因為拉伸而斷線的風險。此外，由於加強結構200與訊號線150隔開，因此，即便加強結構200出現裂痕，裂痕也不易延裂至訊號線150，造成訊號線150斷線。在一些實施例中，加強結構200可以為備用導線。
綜上所述，本發明的圖案化絕緣結構的線路部包含經離子摻雜的第一絕緣部以及相連第一絕緣部的第二絕緣部，且訊號線位於第一絕緣部上，因此，可以避免訊號線因為拉伸而產生斷裂的問題。
10:電路基底 100:基底 110’:圖案化絕緣結構 110b、110c、120a、120b、120c、120d:摻雜區 112:第一絕緣層 114:第二絕緣層 116:第三絕緣層 118:第四絕緣層 120:半導體層 130’:閘極絕緣結構 140’:層間介電結構 142’:第一絕緣層 144’:第二絕緣層 150:訊號線 D:汲極 DAM:阻擋件 ET1:第一電極 ET2:第二電極 G’:閘極 IL:介電層 L:訊號線 OBP:絕緣結構 OLED:有機發光二極體 PDL:畫素定義層 PL:圖案化平坦化層 R1:裝置區 R2:橋接區 S:源極 SM:有機發光半導體 TE:轉接電極 TH1:第一開孔 TH2:第二開孔 TP:裝置部 WP:線路部 WPa:第二絕緣部 WPb:第二絕緣部 X1、X2:厚度

Claims (16)

  1. 一種電路基底，包括：一圖案化基底；一圖案化絕緣結構，包括：多個裝置部，位於該圖案化基底上；以及多個線路部，位於該圖案化基底上，且連接對應的該些裝置部，其中至少一個該線路部包含經離子摻雜的一第一絕緣部以及相連該第一絕緣部的一第二絕緣部；以及一訊號線，位於該第一絕緣部上，其中該些線路部的寬度小於該些裝置部的寬度，且該圖案化絕緣結構包括多個第一開孔，各該第一開孔被對應的四個該些裝置部以及對應的四個該些線路部所環繞。
  2. 如請求項1所述的電路基底，其中該第一絕緣部經由離子摻雜以增加該第一絕緣部中至少一種化學元素的濃度，該化學元素在該第一絕緣部中的濃度大於該化學元素在該第二絕緣部中的濃度的一個數量級以上。
  3. 如請求項1所述的電路基底，其中該第一絕緣部經由一化學元素所摻雜，且該第二絕緣部中不包含該化學元素。
  4. 如請求項1所述的電路基底，其中該第一絕緣部相較於該第二絕緣部更靠近該些第一開孔的長邊。
  5. 如請求項1所述的電路基底，部分該些第一開孔沿著一第一方向延伸，且另一部分該些第一開孔沿著一第二方向延 伸，其中沿著該第一方向延伸的部分該些第一開孔以及沿著該第二方向延伸的另一部分該些第一開孔交替排列。
  6. 如請求項1所述的電路基底，更包括：多個半導體層，位於該些裝置部上，其中該些半導體層與該些線路部的該第一絕緣部包括相同的離子摻雜材料；多個閘極，重疊於該些半導體層；多個閘極絕緣結構，位於該些閘極與該些半導體層之間；以及多個源極與多個汲極，電性連接至該些半導體層。
  7. 如請求項1所述的電路基底，其中該圖案化絕緣結構包括氧化矽與氮化矽的堆疊結構。
  8. 如請求項1所述的電路基底，其中該第一絕緣部經由磷、硼、碳、氮、氧或前述材料之組合所摻雜。
  9. 如請求項1所述的電路基底，其中該第一絕緣部殘留壓應力。
  10. 如請求項1所述的電路基底，其中該些線路部的厚度小於該些裝置部的厚度。
  11. 如請求項1所述的電路基底，更包括一加強結構，設置於該第二絕緣部上。
  12. 一種電路基底的製造方法，包括：提供一基底；形成一絕緣結構於該基底上； 形成一遮罩層於該絕緣結構上；以該遮罩層為罩幕，對該絕緣結構執行第一離子摻雜製程；圖案化該絕緣結構，以獲得一圖案化絕緣結構，該圖案化絕緣結構包括：多個裝置部；以及多個線路部，連接對應的該些裝置部，且至少一個該線路部包括一第一絕緣部以及相連該第一絕緣部的一第二絕緣部，其中該第一絕緣部在該第一離子摻雜製程中經離子摻雜，其中該些線路部的寬度小於該些裝置部的寬度，且該圖案化絕緣結構包括多個第一開孔，各該第一開孔被對應的四個該些裝置部以及對應的四個該些線路部所環繞；以及在圖案化該絕緣結構之前或之後形成一訊號線於該基底上，其中該訊號線重疊於該第一絕緣部。
  13. 如請求項12所述的電路基底的製造方法，更包括：形成多個半導體層於該絕緣結構上；形成一閘極絕緣層於該些半導體層以及該絕緣結構上；形成多個遮蔽導電層於該些半導體層上，其中各該遮蔽導電層重疊於對應的半導體層的中間；以該遮罩層以及該些遮蔽導電層為罩幕，對該絕緣結構以及該些半導體層執行該第一離子摻雜製程，以於該些半導體層中形成多個摻雜區。
  14. 如請求項13所述的電路基底的製造方法，更包括：蝕刻該些遮蔽導電層以形成該些閘極於該些半導體層上，其中各該閘極重疊於對應的半導體層的中間；以及以該遮罩層以及該些閘極為罩幕，對該些半導體層執行一第二離子摻雜製程。
  15. 如請求項13所述的電路基底的製造方法，更包括：圖案化該閘極絕緣層以形成多個閘極絕緣結構，該些閘極絕緣結構位於該些閘極以及該些半導體層之間。
  16. 如請求項13所述的電路基底的製造方法，其中圖案化該絕緣結構的方法包括：移除部分該絕緣結構以使部分該絕緣結構的厚度減薄；以及於減薄後的部分該絕緣結構中形成該些第一開孔，以形成該些裝置部以及該些線路部，且該些線路部的厚度小於重疊於該些半導體層的該些裝置部的厚度。
TW110103975A 2020-08-21 2021-02-03 電路基底及其製造方法 TWI758083B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110771734.XA CN113838864B (zh) 2020-08-21 2021-07-08 电路基底及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063068435P 2020-08-21 2020-08-21
US63/068,435 2020-08-21

Publications (2)

Publication Number Publication Date
TW202209435A TW202209435A (zh) 2022-03-01
TWI758083B true TWI758083B (zh) 2022-03-11

Family

ID=80782604

Family Applications (5)

Application Number Title Priority Date Filing Date
TW109146912A TWI742977B (zh) 2020-08-21 2020-12-30 可拉伸的畫素陣列基板
TW110100032A TWI757026B (zh) 2020-08-21 2021-01-04 可拉伸的畫素陣列基板
TW110103975A TWI758083B (zh) 2020-08-21 2021-02-03 電路基底及其製造方法
TW110109440A TWI793551B (zh) 2020-08-21 2021-03-16 拉伸型顯示器
TW110114369A TWI779573B (zh) 2020-08-21 2021-04-21 可拉伸顯示器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW109146912A TWI742977B (zh) 2020-08-21 2020-12-30 可拉伸的畫素陣列基板
TW110100032A TWI757026B (zh) 2020-08-21 2021-01-04 可拉伸的畫素陣列基板

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW110109440A TWI793551B (zh) 2020-08-21 2021-03-16 拉伸型顯示器
TW110114369A TWI779573B (zh) 2020-08-21 2021-04-21 可拉伸顯示器

Country Status (1)

Country Link
TW (5) TWI742977B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116647975A (zh) * 2022-02-15 2023-08-25 群创光电股份有限公司 电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130029464A1 (en) * 2011-07-27 2013-01-31 Globalfoundries Inc. Methods for fabricating integrated circuits using non-oxidizing resist removal
US20170018632A1 (en) * 2012-03-02 2017-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102282492B1 (ko) * 2015-03-10 2021-07-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102432345B1 (ko) * 2015-04-30 2022-08-12 삼성디스플레이 주식회사 신축성 표시 장치
KR102289220B1 (ko) * 2016-03-18 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20180021306A (ko) * 2016-08-18 2018-03-02 삼성디스플레이 주식회사 표시 패널
KR20180033375A (ko) * 2016-09-23 2018-04-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20180045968A (ko) * 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치
CN110133886A (zh) * 2018-02-09 2019-08-16 京东方科技集团股份有限公司 像素排列结构、显示基板和显示装置
TWI678009B (zh) * 2018-06-22 2019-11-21 友達光電股份有限公司 顯示面板及其製作方法
CN110751902B (zh) * 2018-07-24 2021-01-26 京东方科技集团股份有限公司 显示装置及其制备方法
CN111326543A (zh) * 2018-12-13 2020-06-23 昆山工研院新型平板显示技术中心有限公司 可拉伸阵列基板和显示装置
CN109860119B (zh) * 2019-01-10 2020-11-24 云谷（固安）科技有限公司 显示屏体及显示装置
CN109904338B (zh) * 2019-01-10 2021-09-03 云谷（固安）科技有限公司 显示屏体及显示装置
CN209487512U (zh) * 2019-04-22 2019-10-11 云谷（固安）科技有限公司 可拉伸显示模组及可拉伸显示屏
CN110518036B (zh) * 2019-08-23 2022-11-08 京东方科技集团股份有限公司 显示基板及显示装置
CN110634937B (zh) * 2019-10-31 2022-04-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN116234375A (zh) * 2020-03-16 2023-06-06 京东方科技集团股份有限公司 一种柔性基板和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130029464A1 (en) * 2011-07-27 2013-01-31 Globalfoundries Inc. Methods for fabricating integrated circuits using non-oxidizing resist removal
US20170018632A1 (en) * 2012-03-02 2017-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film

Also Published As

Publication number Publication date
TW202209669A (zh) 2022-03-01
TW202209668A (zh) 2022-03-01
TWI742977B (zh) 2021-10-11
TWI779573B (zh) 2022-10-01
TW202209280A (zh) 2022-03-01
TW202209653A (zh) 2022-03-01
TW202209435A (zh) 2022-03-01
TWI757026B (zh) 2022-03-01
TWI793551B (zh) 2023-02-21

Similar Documents

Publication Publication Date Title
TWI618123B (zh) 陣列基板、顯示裝置及陣列基板的製備方法
CN107170758B (zh) 柔性显示基板及其制作方法、显示装置
US9356052B2 (en) Thin film transistor with integrated connecting portion
JP4113197B2 (ja) 有機電界発光表示装置
TWI653747B (zh) 陣列基板及其製造方法
CN107293569B (zh) 有机发光显示装置及其制造方法
US10964790B1 (en) TFT substrate and manufacturing method thereof
KR102131195B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
US8278158B2 (en) Thin film transistor substrate, method of manufacturing the same, and display apparatus having the same
JP2014053590A (ja) 薄膜トランジスタ基板及びその製造方法
KR101825053B1 (ko) 유기발광표시장치의 제조방법
US11183650B2 (en) Display substrate, method of manufacturing the same, and display device including the same
TWI696868B (zh) 顯示面板及顯示面板製作方法
TWI758083B (zh) 電路基底及其製造方法
TWI567871B (zh) 薄膜電晶體及其製造方法
US8614443B2 (en) Display apparatus and method of manufacturing the same
KR101822120B1 (ko) 유기 발광 표시 장치의 제조 방법
US20210175309A1 (en) Active device substrate and manufacturing method thereof
TW202018992A (zh) 畫素結構
US20150340383A1 (en) Pixel structure
CN113838864B (zh) 电路基底及其制造方法
US8519393B2 (en) Thin film transistor array panel and manufacturing method thereof
TWI498974B (zh) 畫素結構的製作方法及畫素結構
KR102162909B1 (ko) 박막 트랜지스터를 포함하는 어레이 기판 및 이의 제조 방법
US20220328528A1 (en) Display device