TW202205529A - 摻雜的ald氮化鉭中的雜質移除 - Google Patents

摻雜的ald氮化鉭中的雜質移除 Download PDF

Info

Publication number
TW202205529A
TW202205529A TW110120896A TW110120896A TW202205529A TW 202205529 A TW202205529 A TW 202205529A TW 110120896 A TW110120896 A TW 110120896A TW 110120896 A TW110120896 A TW 110120896A TW 202205529 A TW202205529 A TW 202205529A
Authority
TW
Taiwan
Prior art keywords
tantalum nitride
substrate
doped
plasma
nitride layer
Prior art date
Application number
TW110120896A
Other languages
English (en)
Inventor
李睿
謝祥金
河泰泓
先敏 唐
陳璐
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202205529A publication Critical patent/TW202205529A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Analytical Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

茲描述形成銅互連之方法。形成於基板上之銅層上之經摻雜氮化鉭層具有第一摻質量。將經摻雜氮化鉭層暴露於包含氦或氖中之一或多者之電漿，以形成經處理的經摻雜氮化鉭層，經處理的經摻雜氮化鉭層具有減少的摻質量。亦描述用於進行所述方法之設備。

Description

摻雜的ALD氮化鉭中的雜質移除
大體而言，本揭示內容之實施例關於形成阻障層之方法。具體而言，本揭示內容之實施例關於形成氮化鉭阻障層之方法。
半導體電路元件的小型化已經達到以商業規模製造20 nm以下的特徵尺寸之程度。隨著臨界尺寸的尺寸持續減小，填充電路元件之間的間隙等製程步驟出現了新的挑戰。隨著元件之間的寬度持續縮減，它們之間的間隙通常變得越來越高也越來越窄，使得間隙更難填充，且更難使觸點堅固。
正在研究經釕摻雜氮化鉭作為用於較小節點應用之銅阻障材料。然而，由於，例如，緊鄰釕之銅的電遷移破壞了連結之故，將經釕摻雜氮化鉭整合至較小特徵內可造成銅/釕腐蝕。
經釕(Ru)摻雜氮化鉭(TaN)通常含有高碳(C)濃度，且在原子層沉積(ALD)氮化鉭形成期間無法有效地或輕易地由原位H2 /Ar電漿去除。對在物理氣相沉積(PVD)腔室中使ALD TaN緻密化之研究顯示，Ar電漿處理可藉由選擇性地去除氮(N)而使ALD TaN膜緻密化。
因此，需要形成用於觸點形成之阻障層的方法。
本揭示內容之一或多個實施例涉及形成互連之方法。經摻雜氮化鉭層形成於基板上。經摻雜氮化鉭層具有第一摻質量，摻質包含釕、鎢或鈷中之一或多者。將經摻雜氮化鉭層暴露於包含氦或氖中之一或多者之電漿，以形成經處理的經摻雜氮化鉭層，經處理的經摻雜氮化鉭層具有第二摻質量，第二摻質量少於第一摻質量。
本揭示內容之額外實施例涉及群集工具，所述群集工具包含一或多個製程腔室圍繞中央移送站。一或多個製程腔室經配置以沉積經摻雜氮化鉭膜、將經摻雜氮化鉭膜退火，並將經退火經摻雜氮化鉭膜暴露於包含氦或氖中之一或多者之電漿。將至少一個控制器連接至一或多個製程腔室及中央移送站。至少一個控制器具有選自下列一或多種配置：沉積氮化鉭膜之配置；沉積含摻質膜之配置；將基板退火之配置；在一或多個製程腔室與中央移送站間移動基板之配置；及將基板暴露於氖電漿之配置。
本揭示內容之進一步實施例涉及包括指令之非暫態電腦可讀取媒體，當由製程腔室的控制器執行時，該等指令導致製程腔室進行以下操作：將氮化鉭膜沉積於基板上；將含摻質膜沉積於基板上；將基板退火；及將基板暴露於氖電漿。
在描述本揭示內容的數個示例性實施例之前，應瞭解到本揭示內容不受限於下面說明書中所闡述的建置或處理程序的細節。本揭示內容能夠具有其他實施例，並能夠被由各種方式實作或執行。
如在此說明書及隨附申請專利範圍中所使用，術語「基板(substrate)」指的是表面，或表面的部分，其中製程在所述表面或表面的部分上進行。本案所屬技術領域中具通常知識者亦將理解的是，除非上下文另有明確指示，否則參照基板可僅指基板的一部分。此外，對沉積在基板上之參照可指裸基板和具有在其上沉積或形成的一或多個膜或特徵之基板二者。
如本文所用，「基板」指的是任何基板或形成於基板上之材料表面，在製造製程期間，在所述基板或形成於基板上之材料表面上進行膜處理。舉例而言，取決於應用，於上面可進行處理之基板表面可包括：諸如矽、氧化矽、應變矽、絕緣體上矽(SOI)、經碳摻雜的氧化矽、非晶矽、經摻雜的矽、鍺、砷化鎵、玻璃、藍寶石等材料，及任何其他材料(如金屬、金屬氮化物、金屬合金及其他導電材料)。基板可包括，但不限於，半導體晶圓。可將基板暴露於預處理製程，以研磨、蝕刻、還原、氧化、羥基化、退火、UV硬化、電子束硬化及/或烘烤基板表面。除了在基板本身的表面上直接進行膜處理之外，在本揭示內容中，也可在形成於基板上的下方層(underlayer)上進行本文所揭示的任何膜處理程序（如下文更詳細地揭示），且術語「基板表面」欲包括前後文所指的此類下方層。因此，舉例而言，當膜/層或部分膜/層已被沉積至基板表面上，新沉積之膜/層的暴露表面便成為基板表面。
本揭示內容之一或多個實施例有利地提供了減少經摻雜氮化鉭(TaN)膜中之釕(Ru)、鎢(W)、鈷(Co)及/或碳(C)。一些實施例有利地增進用於銅(Cu)互連之膜的阻障性質。
在一些實施例中，氦(He)或氖(Ne)電漿用於降低TaN膜的蝕刻速度。在一些實施例中，氮對鉭之蝕刻選擇性增加。一些實施例藉由降低蝕刻速度並增加蝕刻製程之選擇性來提供更好的製程控制。在一些實施例中，氖電漿處理從TaN膜去除釕，並降低觸點中銅腐蝕之可能性。一些實施例去除碳雜質，以改善膜電阻率。在一些實施例中，增加鉭：氮比例來改善阻障物密度。
第1圖繪示根據一或多個實施例使用之結構。第1圖中繪示之基板10包括材料15（如，介電質），其中結構20形成於材料15的表面18中。結構20具有頂部22、底部26及側部24、25。在圖解之實施例中，結構20由材料15界定底部26及側部24、25。在一些實施例中，由不同於側部24、25之材料(未示出)界定結構20的底部26。舉例而言，在一些實施例中，結構的底部26包含導電材料而側部24、25包含介電質。在一些實施例中，結構20的底部26包含介電質而側部24、25包含導電材料。在一些實施例中，底部及側部為不同材料，且底部及側部都是介電質或導電材料。
將結構20的寬度W界定為側部24、25之間的距離。本案所屬技術領域中具通常知識者將可認知到，所繪示之結構為示例性，且典型的結構可能不具有方形轉角(squared corner)。以平行於結構的表面側得之側壁間的平均距離來測量這種結構的寬度。將結構的深度D界定為從頂部22至結構20的底部26之距離。將結構20的深寬比界定為結構的深度D：結構的寬度W。在一些實施例中，深寬比為大於或等於5：1、10：1、15：1、20：1或25：1。
在一些實施例中，材料15包含介電質。合適的介電質包括，但不限於，氧化矽(SiO)、二氧化矽(SiO2 )、氮化矽(SiN)、氮氧化矽(SiON)、氮化鋁(AlN)、氧化鋁(AlO)或高k介電材料。在一些實施例中，材料包含硬遮罩材料（如，碳(C)）。如此說明書和隨附申請專利範圍所用，除非下標另有指明，否則化學式為元素識別之表示且無意暗示任何特定的化學計量比例。舉例而言，氮化鈦(TiN)膜可為鈦及氮原子之任何合適組合，且不限於一致關係(unity relationship)。
方法的一些實施例包含藉由原子層沉積或化學氣相沉積(CVD)製程來沉積氮化鉭、經摻雜氮化鉭及氮化鉭膜。方法的一或多個實施例包含藉由原子層沉積或化學氣相沉積製程來依序沉積經釕摻雜氮化鉭、氮化鉭、經釕摻雜氮化鉭膜。在一些實施例中應用原位 電漿以減少膜雜質，並將經摻雜層併入TaN層以改善阻障物及/或黏附性質。
在一些實施例中，以高密度電漿及可偏壓基座進行之物理氣相沉積(PVD)處理進一步改善阻障物性能、碳及/或釕含量中之一或多者，而不會損壞低k介電質。
在一些實施例中，氖或氦電漿暴露提升了鉭與氮之間的蝕刻選擇性（原子選擇性(atomic selectivity)）。一些實施例提供了控制斜角表面(beveled surface)上之損壞的方法幾何選擇性（(geometry selectivity)）。一或多個實施例降低大於或等於約30%的沉積速率，從而允許更大的製程可控制性。在一些實施例中，提供了具有DC/RF線圈製程腔室之整合式硬體解決方案。
第2圖繪示根據本揭示內容之一或多個實施例之形成銅互連的方法100之實施例。第3A至3E圖繪示使用第2圖的方法100處理之電子元件120。本案所屬技術領域中具通常知識者將認知到，所繪示之實施例僅為示範實施例，且本揭示內容不限於所繪示之製程。
第3A圖繪示了基板125還有形成結構135之第一材料130及第二材料132。由第一材料130的表面131界定所繪示之結構135的側壁137，且由第二材料132的頂表面133界定所繪示之結構135的底部136。
於製程102，將基板125，及形成於其上之任何層，暴露於一或多種合適的沉積條件，以形成經（釕）摻雜的氮化鉭層140，如第3B圖所示。本揭示內容描述圖式並指稱經釕摻雜膜。然而，經摻雜氮化鉭層140可經釕、鎢及/或鈷摻雜。本揭示內容並不限於經釕摻雜膜，且可以鎢及/或鈷取代釕，或可進一步包括鎢及/或鈷。根據本揭示內容之一或多個實施例，第5A及5B圖繪示第3B圖中之區域5的放大視圖。在本文全文中，對「釕」之參照可替換為「鈷」及/或「鎢」。
第一材料130可為任何合適的材料或材料的組合。在一些實施例中，第一材料130包含介電質。合適的介電質包括，但不限於：氧化矽、氮化矽、氮氧化矽、低k介電質（如，k值小於約5之多孔或經碳摻雜的SiOx ）。在一些實施例中，低k介電質包含以下一或多者：經氟摻雜氧化矽、有機矽酸鹽玻璃或多孔二氧化矽。在其他實施例中，介電層為多層結構。舉例而言，在一或多個實施例中，介電層包含氧化物層及氮化物層之堆疊。
一些實施例之經摻雜氮化鉭層140包含多層之積層。在第2、3B及5A圖所繪示之實施例中，形成經摻雜氮化鉭層140由以下者構成：於製程104中形成之第一氮化鉭層142的積層、由製程106形成之含摻質層144，及由製程108形成之第二氮化鉭層146。含摻質層144的摻質包含以下一或多者：釕、鈷或鎢。本說明書全文中對「釕」之引用可替換為「鎢」及/或「鈷」。如本文所用，摻質指的是釕、鈷及/或鎢。在一些實施例中，形成經摻雜氮化鉭層包含藉由原子層沉積形成氮化鉭及含摻質層之積層。
在一些實施例中，藉由任何合適的沉積技術將第一氮化鉭層142形成至第一層厚度T1 （如第5A圖所示）。在示範實施例中，藉由原子層沉積將氮化鉭層142形成至5 Å至10 Å的範圍內之第一層厚度。在一些實施例中，第一層厚度為約7 Å。在一些實施例中，第一層厚度為大於或等於5 Å、10 Å、15 Å或20 Å，且小於或等於40 Å、35 Å、30 Å或25 Å。
在一些實施例中，TaN之原子層沉積包含依序暴露於鉭前驅物及氮反應物。鉭前驅物可為任何合適的鉭物種，包括但不限於：五(二甲胺基)鉭(PDMAT)，且氮反應物包含氨。本案所屬技術領域中具通常知識者將認知到，以PDMAT及NH3 進行之反應僅代表一種可能的ALD反應，且不應被視為本揭示內容之範圍的限制。
取決於，例如，所使用之反應性物種，在形成氮化鉭層142期間之溫度可為任何合適的溫度。在一些實施例中，可將基板維持在以下溫度：在200 ºC至350 ºC的範圍內，或在225 ºC至300 ºC的範圍內，或在250 ºC至275 ºC的範圍內。
由製程106形成之含摻質層144可為任何合適的材料。在一些實施例中，含摻質層144包含以下一或多者：金屬釕、金屬鎢或金屬鈷。在一些實施例中，含釕層144基本上由以下一或多者組成：金屬釕、金屬鎢或金屬鈷。以此方式所使用，術語「基本上由…組成」意指以原子計，所指稱之層由大於或等於95%、98%、99%或99.5%的所指稱物種所組成。
在一些實施例中，含摻質層144包含以釕、鎢或鈷中之一或多者摻雜之氮化鉭。在一些實施例中，藉由快閃CVD (flash CVD)形成以釕、鎢或鈷中之一或多者摻雜之氮化鉭。在一些實施例中，含摻質層144為藉由CVD沉積之薄共形膜。
在一些實施例中，含摻質層144具有在0.5 Å至5 Å之範圍內，或在約1 Å至約2 Å之範圍內的處理前厚度TR （請參見第5A圖）。在一些實施例中，含摻質層144為非晶態。在一些實施例中，含摻質層144為實質上非晶態。如以此方式所用，術語「實質上非晶態」意指大於90%、95%或98%之含摻質層144的體積為非晶態。在一些實施例中，含摻質層144具有奈米晶體結構。
在一些實施例中，在將基板維持於與形成第一氮化鉭層142期間相同之製程溫度的同時形成含摻質層。
在一些實施例中，藉由製程108沉積第二氮化鉭層146是由與第一氮化鉭層142相同的製程所形成。在一些實施例中，藉由與第一氮化鉭層142相異之製程來形成第二氮化鉭層146。在一些實施例中，藉由使用PDMAT及氨之ALD來形成第二氮化鉭層146。在一些實施例中，可將基板維持在以下溫度而形成第二氮化鉭層146：在200 ºC至350 ºC的範圍內，或在225 ºC至300 ºC的範圍內，或在250 ºC至275 ºC的範圍內。
第二氮化鉭層146的厚度T2 （請參見第5A圖）可為任何合適的厚度。在一些實施例中，第二氮化鉭層146的第二厚度小於、等於或大於第一氮化鉭層142的第一厚度。在一些實施例中，第二氮化鉭層146的第二厚度在1 Å至5 Å的範圍內，或在2 Å至4 Å範圍內，或約3 Å。在一些實施例中，第二厚度為大於或等於1 Å、2 Å、3 Å、4 Å或5 Å，且小於或等於10 Å、9 Å、8 Å、7 Å或6 Å。
在一些實施例中，經摻雜氮化鉭層140的總厚度TF （請參見第5A圖）大於5 Å、7.5 Å、10 Å、15 Å或20 Å。在示範實施例中，經(Ru、W及/或Co)摻雜的TaN層140之厚度在約10 Å至15 Å的範圍內，或在11 Å至12 Å的範圍內。
在一些實施例中，經摻雜氮化鉭層140包含至少一個氮化鉭層及至少一個含摻質層。在一些實施例中，將經摻雜氮化鉭層140沉積為單層。舉例而言，在一些實施例中，藉由ALD或CVD形成氮化鉭層140，並將摻質前驅物配加入反應內。
在一些實施例中，在形成經摻雜氮化鉭層140積層後，於製程110將基板退火。如第3C圖所示，將第一氮化鉭層142、含摻質層144及第二氮化鉭層146之積層退火形成了經退火的經摻雜氮化鉭層150。為了闡述之目的，在圖中以點標記摻質原子152。
可藉由本案所屬技術領域中具通常知識者所知之任何合適的技術對積層進行退火。在一些實施例中，在大於或等於300 ºC、400 ºC、500 ºC、600 ºC、700 ºC、800 ºC、900 ºC或1000 ºC之溫度下完成退火。在一些實施例中，在包含以下一或多者之氣氛中完成退火：惰性氣體（如，分子氮(N2 )、氬(Ar)）、還原氣體（如，分子氫(H2 )或氨(NH3 )）或氧化劑（如，分子氧(O2 )、臭氧(O3 )或過氧化物）。可進行退火達任何合適的時間長度。在一些實施例中，將膜退火達約15秒至約90分鐘的範圍內，或約1分鐘至約60分鐘的範圍內之預定時間。在一些實施例中，將所沉積之膜退火增加了膜的密度、降低了膜的電阻率及/或提升膜的純度。
在一些實施例中，如第3A圖所示，第一材料130中之結構135具有底部136及至少一個側壁137。在一些實施例中，結構135是具有一個圓柱狀側壁137之圓形通孔。在一些實施例中，結構135是具有兩個或更多個側壁137之溝槽。在圖解之示範實施例中，經摻雜氮化鉭膜150為形成於結構的側壁和底部上之共形膜。以此方式所用，「共形膜(conformal film)」具有之厚度相對於平均厚度的變化不超過0.5%、1%、5%、10%或15%。在一些實施例中，退火前之積層的各層為共形膜。在一些實施例中，第一氮化鉭層142及第二氮化鉭層146是共形膜。
請再次參見第2圖之方法100，於製程112，將經退火的經摻雜氮化鉭層150暴露於電漿，以形成經處理的經摻雜氮化鉭層154。在一些實施例中，經退火的經摻雜氮化鉭層150為經退火的經釕摻雜氮化鉭層、經退火的經鎢摻雜的氮化鉭層及/或經退火的經鈷摻雜的氮化鉭層。在一些實施例中，電漿包含氦或氖中之一或多者。在一些實施例中，電漿包含氖。在一些實施例中，電漿包含氦。
電漿暴露製程112產生經處理的經摻雜氮化鉭層154，其具有比經摻雜氮化鉭層150還少之摻質原子152的量。在一些實施例中，電漿暴露製程112產生經處理的經釕摻雜氮化鉭層，其具有比經釕摻雜氮化鉭層還少之釕原子的量。在一些實施例中，電漿暴露製程112產生經處理的經鎢摻雜的氮化鉭層，其具有比經鎢摻雜的氮化鉭層還少之鎢原子的量。在一些實施例中，電漿暴露製程112產生經處理的經鈷摻雜的氮化鉭層，其具有比經鈷摻雜的氮化鉭層還少之鈷原子的量。
電漿暴露製程112導致摻雜程度從電漿暴露前之第一摻質量降低至電漿暴露後之小於第一摻質量的第二摻質量。在一些實施例中，電漿暴露製程112導致釕摻雜程度從電漿暴露前之第一釕量降低至電漿暴露後之小於第一釕量的第二釕量。在一些實施例中，電漿暴露製程112導致鎢摻雜程度從電漿暴露前之第一鎢量降低至電漿暴露後之小於第一鎢量的第二鎢量。在一些實施例中，電漿暴露製程112導致鈷摻雜程度從電漿暴露前之第一鈷量降低至電漿暴露後之小於第一鈷量的第二鈷量。
在一些實施例中，如第5A及5B圖所示，經摻雜氮化鉭層140未經退火，或維持在具有不同層之積層結構外觀(laminate structural appearance)。在保持積層結構外觀的同時，各個層的相鄰邊緣可能會模糊在一起。在圖解之實施例中，將經摻雜氮化鉭層140暴露於包含氦或氖中之一或多者之電漿可形成具有條紋狀層結構(striated layer structure)之經處理的經摻雜氮化鉭層154a。
如第5B圖所示，一些實施例之經摻雜氮化鉭層140的厚度TF 改變成為經處理厚度TFT 。厚度TF 至經處理厚度TFT 的減小取決於多種因素，包括但不限於：電漿暴露的長度、電漿暴露的功率、沉積各個層之方法及各個層的成分。在一些實施例中，經處理厚度TFT 小於電漿暴露前之厚度TF 的90%、80%、70%或60%。
各個層的厚度可能受到電漿暴露之不同程度的影響。在一些實施例中，電漿暴露改變含摻質層144的厚度且實質上不改變其他層的厚度。如以此方式所用，若厚度變化小於電漿前厚度的±5%，則膜厚度實質上沒有變化。在一些實施例中，第一氮化鉭層142的厚度T1 減小為經處理厚度T1T ，第二氮化鉭層146的厚度T2 減小為經處理厚度T2T ，且含摻質層144的厚度TR 減小為經處理厚度TRT 。在一些實施例中，發生以下一或多者：第一氮化鉭層142的厚度T1 減小為經處理厚度T1T 、第二氮化鉭層146的厚度T2 減小為經處理厚度T2T ，或含摻質層144的厚度TR 減小為經處理厚度TRT 。在一些實施例中，含摻質層144的厚度TR 為大於或等於2 Å、3 Å或4 Å，且減小為小於1 Å、2 Å、3 Å或4 Å之經處理厚度TRT 。在一些實施例中，含摻質層144的厚度TR 為大於2 Å、3 Å或4 Å，且減小為小於1 Å、2 Å、3 Å或4 Å之經處理厚度TRT 。
在第5A及5B圖所示之實施例中，電漿暴露製程112產生經處理的經摻雜氮化鉭層154a，其具有比經摻雜氮化鉭層150還少之摻質原子的量。電漿暴露製程112導致摻雜程度從電漿暴露前之第一摻質量降低至電漿暴露後之小於第一摻質量的第二摻質量。
在一些實施例中，經摻雜氮化鉭層140中之摻質的濃度在經摻雜氮化鉭層140的總重量之0.5至50重量%的範圍內，或1至45重量%的範圍內，或2至40重量%的範圍內，或3至35重量%的範圍內，或4至30重量%的範圍內，或5至25重量%的範圍內。在一些實施例中，經摻雜氮化鉭層140中之摻質的重量百分比減小至大於或等於0.5%、1%、2%、3%、4%、5%、6%、7%、8%、9%或10%且小於或等於50%、45%、40%、35%、30%、25%、20%或15%的量。
在一或多個實施例中，於電漿暴露後，經處理的經摻雜氮化鉭層154、154a中之摻質的濃度降低至經處理的經摻雜氮化鉭層154、154a的總重量之0.05至20重量%的範圍內，或0.1至15重量%的範圍內，或0.2至10重量%的範圍內，或0.3至8重量%的範圍內，或0.4至6重量%的範圍內，或0.5至5重量%的範圍內。在一些實施例中，經處理的經摻雜氮化鉭層154、154a中之摻質的重量百分比減少到大於或等於0.05%、0.1%、0.2%、0.3%、0.4%、0.5%、0.6%、0.7%、0.8%、0.9%、1.0%、1.5%、2.0%、2.5%、3.0%、3.5%、4.0%、4.5%或5.0%且小於或等於20%、17.5%、15%、12.5%、10%、9%、8%、7%、6%或5%的量。
經摻雜氮化鉭層154的電阻率小於熱ALD TaN（無摻質）和經摻雜的熱ALD TaN（無氦或氖電漿暴露）二者的電阻率。在一些實施例中，經摻雜氮化鉭層150的電阻率為大於或等於1000 µΩ-cm、1100 µΩ-cm、1200 µΩ-cm、1300 µΩ-cm、1400 µΩ-cm、1500 µΩ-cm或1600 µΩ-cm。在一些實施例中，經處理的經摻雜氮化鉭層154的電阻率為小於或等於1000 µΩ-cm、900 µΩ-cm、800 µΩ-cm、700 µΩ-cm、600 µΩ-cm或500 µΩ-cm。在一些實施例中，氦及/或氖電漿暴露將經摻雜氮化鉭層150的電阻率降低到小於電漿前（處理前）的量之60%、50%、40%或30%。舉例而言，在範例製程中，藉由暴露於氖電漿而使經摻雜氮化鉭膜150的電阻率從約1700 µΩ-cm降低至約500 µΩ-cm。
一些實施例之經摻雜氮化鉭膜具有電漿前碳含量(pre-plasma carbon content)及電漿後碳含量(post-plasma carbon content)。在一些實施例中，暴露於氦或氖電漿使電漿前碳含量減小至電漿後碳含量。在一些實施例中，以原子計，經摻雜氮化鉭膜150的電漿前碳含量大於0.8 %。在一些實施例中，以原子計，經摻雜氮化鉭膜154的電漿後碳含量小於0.6%、0.5%或0.4%。在一些實施例中，暴露於氦或氖電漿使經摻雜氮化鉭膜中之碳含量降低大於或等於25%、30%、35%、40%、45%或50%。
電漿可為任何合適的電漿。在一些實施例中，氦或氖電漿為感應耦合電漿(ICP)，感應耦合電漿由ICP線圈產生。可在較低的壓力下運行ICP線圈產生較高的電漿密度。在一些實施例中，感應耦合電漿的電漿密度大於或等於約1011 cm-3 、1012 cm-3 或1013 cm-3 ，或大於或等於所記載之數量級。在一些實施例中，由ICP線圈產生之電漿具有2 MHz的頻率。在一些實施例中，可在約400 kHz與約60 MHz之間的頻率下供應約500瓦與約25 kW之間的RF源功率。可對基板支撐件施加處於13.56 MHz或2 MHz的頻率下高達約3000瓦之RF偏壓功率。在一些實施例中，可對氣體混合物供應約400 kHz與約60 MHz的頻率下之約100瓦與約3000瓦之間的RF源功率。在某些情況下，可用雙頻或三頻來調變離子能量。可以脈衝模式將約1 kW與約10 kW之間的DC偏壓功率施加至準直器(collimator)。或者，可以連續模式將DC偏壓功率施加至準直器。在一些實施例中，電漿壓力在0.1毫托耳至100毫托耳的範圍內。在一些實施例中，將基板維持在-20 ºC至400 ºC的範圍內之溫度。
請再次參見第2圖之方法100，在一些實施例中，如第3E圖所示，於製程114將金屬膜156沉積在經處理的氮化鉭層154上，以填充結構。在一些實施例中，金屬膜156為金屬觸點。在一些實施例中，金屬膜156包含以下一或多者或基本上由以下一或多者組成：銅(Cu)、鈷(Co)，或以錳(Mn)、鎢(W)或鋁(Al)中之一或多者摻雜的銅。
可由本案所屬技術領域中具通常知識者所知之任何合適的技術來沉積金屬膜156。在一些實施例中，藉由原子層沉積、化學氣相沉積或物理氣相沉積來沉積金屬膜156。
第4圖顯示根據本揭示內容之一或多個實施例的另一個電子元件120。第4圖中之結構135在側面以第一材料130為界，且在底部以第二材料132為界。在一些實施例中，第一材料130包含介電質，且第二材料132包含導電材料。在一些實施例中，導電材料包含銅層。在一些實施例中，第一材料130包含低k介電材料。
在一些實施例中，將經摻雜氮化鉭膜150沉積為具有第一摻質量之共形膜。在圖解之實施例中，在電漿暴露製程112期間，使基板125受偏壓而形成定向性電漿(directional plasma)。偏壓基板125導致氖電漿中之離子朝向基板表面移動，致使摻質原子152的去除圖案(removal pattern)與未對基板施加偏壓所觀察到的不同。
在一些實施例中，如第4圖所示，定向性電漿從結構135的底部157上之氮化鉭去除摻質152，並留下側壁158上之氮化鉭中的實質上全部摻質。如以此方式所用，術語「實質上全部(substantially all)」意指大於或等於約85%、90%、95%或更多的原始摻質原子保留在第一材料130的頂表面以下之氮化鉭膜的側壁中。在圖解之實施例中，亦從共形膜的氮化鉭頂部155去除摻質。
可使用各種硬體佈置來實現方法100。在一些實施例中，氮化鉭膜之沉積、電漿暴露及退火可在相同的製程腔室中發生。在一些實施例中，沉積、退火及電漿暴露在獨立的製程腔室中發生。
第6圖描繪根據本揭示內容之一些實施例的說明性製程腔室200（如，PVD腔室）之概要剖面視圖。合適的PVD 腔室之實例包括可購自加州聖大克勞拉市之應用材料公司之ENCORE® II及ENCORE® III還有其他PVD製程腔室。然而，本文揭示之方法也可用於其他製造商提供之製程腔室中。在一個實施例中，製程腔室200能夠在基板218上沉積，例如，金屬、金屬氮化物、金屬氟化物、金屬碳化物等等。
製程腔室200具有腔室主體205，腔室主體205包括側壁202、底部203及蓋組件204，側壁202、底部203及蓋組件204全體封圍內部容積206。基板支撐件208設置於製程腔室200的內部容積206的下方部分中與靶材214相對。基板移送埠209形成於側壁202中，用於移送基板進出內部容積206。
氣體源210耦接製程腔室200，以將製程氣體供應至內部容積206內。在一個實施例中，製程氣體可包括惰性氣體、非反應性氣體及反應性氣體等等。可由氣體源210提供之製程氣體的實例包括，但不限於：氬氣(Ar)、氦(He)、氖氣(Ne)、氮氣(N2 )、氧氣(O2 )、氫氣(H2 )及H2 O等等。
泵212耦接製程腔室200，與內部容積206連通，以控制內部容積206之壓力。在一個實施例中，可將製程腔室200之壓力維持在大於零壓力至約10毫托耳或更小。在另一個實施例中，可將製程腔室200內之壓力維持在約3毫托耳。
背板213可在內部容積206的上方部分中支撐靶材214。可藉由隔離器215使背板213與側壁202電性隔離。靶材214通常提供將沉積在基板218上之材料源。靶材214可由含有以下者之材料製成：鈦(Ti)金屬、鉭金屬(Ta)、鈮(Nb)金屬、鎢(W)金屬、鈷(Co)、鎳(Ni)、銅(Cu)、鋁(Al)、錳(Mn)、前述者之合金、前述者之組合或類似者。在本文描述之示範性實施例中，可以鈷金屬(Co)製造靶材214。
靶材214可耦接源組件216，源組件216包含供靶材214所用之電源217。在一些實施例中，電源217可為RF產生器。在一些實施例中，電源217也可以是DC源電源。在一些實施例中，電源217可包括DC和RF功率源二者。
額外的RF功率源280也可透過基板支撐件208耦接至製程腔室200，以於靶材214與基板支撐件208之間提供偏壓功率。在一個實施例中，RF功率源280可將約1 MHz 與約100 MHz之間的頻率（如約13.56 MHz）下之功率供應至基板支撐件208以偏壓基板218。
如箭頭282所示，基板支撐件208可在舉升位置與下降位置之間移動。在下降位置時，基板支撐件208的支撐表面211可對齊基板移送埠209或正好低於基板移送埠209，以有助於基板218進入製程腔室200和移出製程腔室200。支撐表面211可具有邊緣沉積環236，邊緣沉積環236的尺寸被設計為在其上接納基板218同時保護基板支撐件208不受電漿和沉積的材料之影響。可將基板支撐件208移動至更靠近靶材214之舉升位置，以於製程腔室200中對基板218進行處理。當基板支撐件208處於舉升位置時，覆蓋環226可嚙合邊緣沉積環236。覆蓋環226可防止沉積材料在基板218與基板支撐件208之間橋接。當基板支撐件208處於下降位置時，覆蓋環226懸在基板支撐件208及安置於其上之基板218上方，以允許基板傳送。
在將基板傳送至製程腔室200/從製程腔室200傳送基板期間，其上具有基板218之機器人葉片（未示出）延伸通過基板移送埠209。舉升銷（未示出）延伸通過基板支撐件208的支撐表面211，以從基板支撐件208的支撐表面211舉升基板218，從而允許供機器人葉片在基板218與基板支撐件208之間通過之空間。機器人可接著通過基板移送埠209運送基板218進入或離開製程腔室200。可藉由控制器298控制基板支撐件208及/或舉升銷之升高或降低。
在濺射沉積期間，可藉由利用設置於基板支撐件208中之熱控制器238來控制基板218的溫度。可視情況將基板218加熱至期望溫度以進行處理。在一些實施例中，可使用可選的加熱使基板及/或膜溫度達到約200至約400 °C的溫度。在其他實施例中，可在室溫下（約15 °C至約30 °C）處理基板。在其他實施例，溫度在約15 °C至約400 °C的範圍內。處理後，可利用設置在基板支撐件208中之熱控制器238快速冷卻基板218。熱控制器238控制基板218的溫度，且可利用熱控制器238使基板218的溫度在幾秒至約一分鐘內從第一溫度變成第二溫度。
內屏蔽件220可位於靶材214與基板支撐件208之間的內部容積206中。可由鋁或不鏽鋼或其他材料形成內屏蔽件220。在一個實施例中，由不鏽鋼形成內屏蔽件220。外屏蔽件222可形成於內屏蔽件220與側壁202之間。可由鋁或不鏽鋼或其他材料形成外屏蔽件222。外屏蔽件222可延伸經過內屏蔽件220，並經配置以在基板支撐件208處於下降位置時支撐覆蓋環226。
在一個實施例中，內屏蔽件220包括徑向凸緣223，徑向凸緣223包括之內徑大於內屏蔽件220的外徑。徑向凸緣223相對於內屏蔽件220的內徑表面以大於約90度(90°)之角度從內屏蔽件220延伸。徑向凸緣223可為從內屏蔽件220的表面延伸之圓形脊部(circular ridge)，且通常適於與設置在基板支撐件208上之覆蓋環226中形成的凹部配合。所述凹部可為形成於覆蓋環226中之圓形凹槽，其使覆蓋環226相對於基板支撐件208的縱軸置中。
在一些實施例中，製程腔室200可包括感應線圈242。製程腔室200的感應線圈242可具有一匝或超過一匝。感應線圈242可正好在內屏蔽件220內並位於基板支撐件208上方。感應線圈242可經安置而比靶材214更靠近基板支撐件208。可由成分與靶材214類似或相等的材料（如，舉例而言，鈷）形成感應線圈242，以作為副濺射靶材。藉由複數個線圈間隔物240從內屏蔽件220支撐感應線圈242。線圈間隔物240可使感應線圈242與內屏蔽件220及其他腔室部件電性隔離，並防止內屏蔽件220及其他腔室部件被濺射以避免短路或產生不理想的電漿激發源。
感應線圈242可耦接至功率源250。功率源250可具有電引線，所述電引線穿過製程腔室200的側壁202、外屏蔽件222、內屏蔽件220及線圈間隔物240。電引線連接到感應線圈242上之電集線器244，以向感應線圈242供電。電集線器244可具有複數個絕緣電連接，用於向感應線圈242供電。此外，電集線器244可經配置以與線圈間隔物240介接並支撐感應線圈242。在一個實施例中，功率源250施加電流至感應線圈242，以在製程腔室200內引發RF場，並將功率耦合至電漿以增加電漿密度，即，反應性離子的濃度。在一些實施例中，在小於RF功率源280的RF功率頻率之RF功率頻率下操作感應線圈242。在一個實施例中，供應至感應線圈242之RF功率頻率為約2MHz。在其他實施例中，可在約1.8 MHz至約2.2 MHz的範圍內操作RF功率頻率。在其他實施例中，RF功率頻率的範圍可從約0.1 MHz至99 MHz。在一些實施例中，可由能被濺射至基板上之諸如金屬材料等材料製造感應線圈242。然後功率源250也可施加DC功率至感應線圈242，以在將RF功率耦接電漿的同時能夠濺射感應線圈242。
控制器（未示出）耦接至製程腔室200。控制器包括中央處理單元(CPU)、記憶體和輔助電路。利用控制器來控制製程序、調節從氣體源210進入製程腔室200之氣流，並控制靶材214及感應線圈242的離子轟擊。在一個實施例中，控制器調節第一電源（如，RF功率源280）之第一RF功率位準、第二電源（如，功率源250）之第二RF功率位準、第二電源（如，功率源250）之第一DC功率位準及第三電源（如，電源217）之第二DC功率位準，同時濺射靶材及/或感應線圈並同時調控進入製程腔室200的內部容積206內之蝕刻氣體流。以下描述控制器之其他態樣。
第7圖繪示根據一或多個實施例之處理工具300。在一或多個實施例中，處理工具300包含製程腔室301。製程腔室包含蓋302和至少一個側壁304。在一或多個實施例中，蓋302及至少一個側壁304界定了製程腔室301的內部容積305。在一或多個實施例中，處理工具300包含位於製程腔室301的內部容積305內之遠端電漿單元306。在一或多個實施例中，直接電漿單元308位在製程腔室301的內部容積305內。在一或多個實施例中，遠端電漿單元306之一者生成遠端電漿，且直接電漿單元308生成直接電漿。在一或多個實施例中，遠端電漿的生成及直接電漿的生成是依序發生。在一些實施例中，先發生遠端電漿之生成，其後發生直接電漿之生成。在其他實施例中，先發生直接電漿之生成，其後發生遠端電漿之生成。在一或多個實施例中，遠端電漿之生成與直接電漿之生成同時發生。
在一或多個實施例中，離子過濾器312分隔遠端電漿單元306和直接電漿單元308。在一或多個實施例中，離子過濾器312用於在從遠端電漿單元306傳輸至基板處理區域315期間過濾來自電漿流出物之離子。在一或多個實施例中，離子過濾器312的作用是減少或消除遠端電漿單元306行進至基板330的帶離子電荷物種。在一或多個實施例中，不帶電的中性和自由基物種可通過離子過濾器312中之至少一個孔洞318以在基板330處反應。應注意的是，並不總是以將圍繞基板330之反應區域315中之帶離子電荷物種完全消除作為期望目標。在一或多個實施例中，需要有離子性物種到達基板330，以進行蝕刻及/或沉積製程。在這些實例中，離子過濾器312有助於將反應區域315中之離子性物種的濃度控制在能輔助處理/清潔及/或沉積製程之水平。在一或多個實施例中，離子過濾器312包含噴灑頭。
在一或多個實施例中，處理工具包含位於製程腔室內之至少一個電極。在一或多個實施例中，至少一個電極位在製程腔室301的內部容積305內。在第6圖繪示之實施例中，至少一個電極316經安置而與基座314電連通。
在一或多個實施例中，製程腔室301包含基座314。在一或多個實施例中，基座314經配置以在處理區域315中支撐半導體基板330。在一或多個實施例中，基座314可具有熱交換通道（未圖解），熱交換流體通過熱交換通道以控制基板330的溫度。在一或多個實施例中，可將基板330溫度冷卻或加熱，以維持相對低溫，如從約-20 ºC至約400 ºC，或從約0 ºC至約400 ºC。在一或多個實施例中，熱交換流體包含乙二醇或水中之一或多者。在其他實施例中，通過使用嵌入式電阻加熱器元件（未圖解），以電阻式加熱基座314以達到相對高的溫度，如從約100 ºC至約1100 ºC，或從約200 ºC至約750 ºC。在一或多個實施例中，基座314經配置以旋轉。在一或多個實施例中，基座314包含位於基座314內部之電極316，且由RF產生器350對基座314供電並由RF匹配器340匹配。在一或多個實施例中，基座314由金屬材料構成且本身為電極。可將電極316極化，以偏壓基板或基板支撐件並形成定向性電漿。
在一或多個實施例中，至少一個功率源，如，RF產生器350，經由RF匹配器340電連接至製程腔室301。
在一或多個實施例中，兩個RF產生器電連接至製程腔室301。在此類實施例中，第一RF產生器350電連接至基座電極316，且第二RF產生器355電連接至感應耦合電漿(ICP)線圈370。
在一或多個實施例中，使用以射頻(RF)供電之遠端電漿單元306及直接電漿單元308產生電漿。在一或多個實施例中，交流(AC)電源經整流和切換以向RF放大器供應電流。RF放大器以參考頻率（如，13.56 MHz）運作，驅動電流通過輸出匹配網路，並接著通過功率測量電路到達電源的輸出。通常將輸出匹配設計為連接產生器，所述產生器經優化而驅動特定阻抗（如，舉例而言，50 ohms），以具有與產業中常用之同軸電纜相同的特性阻抗。藉由匹配控制器測量通過經匹配電纜區段之功率流，並通過負載匹配器進行轉換。負載匹配器通常是動力化自動調諧器(motorized automatic tuner)，因此在正確配置系統之前，負載匹配操作會產生預定的時間延遲。在通過負載匹配器後，功率接著被引導進入電漿激發電路內，電漿激發電路驅動抽空的製程腔室中之兩個電極。將處理器體導入抽空的製程腔室，且當由電路驅動時，產生電漿。由於匹配網路或負載匹配器為動力化的，匹配網路的回應時間通常在約一秒或以上之數量級。
在一些實施例中，電漿功率在約10 W至約1000 W的範圍內，包括從約200 W至約600 W。在一些實施例中，電漿功率小於或等於約1000 W，或小於或等於約6500 W。
電漿頻率可為任何合適的頻率。在一些實施例中，電漿具有以下範圍之頻率：約200 kHz至30 MHz。在一些實施例中，電漿頻率小於或等於約20 MHz、小於或等於約10 MHz、小於或等於約5 MHz、小於或等於約1000 kHz或小於或等於約500 kHz。在一些實施例中，電漿頻率大於或等於約210 kHz、大於或等於約250 kHz、大於或等於約600 kHz、大於或等於約750 MHz、大於或等於約1200 kHz、大於或等於約2 MHz、大於或等於約4 MHz、大於或等於約7 MHz、大於或等於約12 MHz、大於或等於約15 MHz或大於或等於約25 MHz。在一或多個實施例中，電漿具有以下頻率：約13.56 MHz、或約350 kHz、或約400 kHz、或約27 MHz、或約40 MHz、或約60 MHz。
在一或多個實施例中，可提供控制器320並將控制器320耦接至處理工具300的各種組件，以控制所述組件之操作。控制器320可為控制整個處理工具300之單一控制器，或可為控制處理工具300的個別部分之多個控制器。舉例而言，處理工具300可包括針對各製程腔室301、遠端電漿單元306、直接電漿單元308及功率源（如，RF產生器350）之獨立控制器。
在一些實施例中，製程腔室301進一步包含控制器320。在一或多個實施例中，控制器320藉由製程腔室301內的遠端電漿單元306及/或直接電漿單元308控制電漿之點燃。
在一些實施例中，控制器320可包括中央處理單元(CPU) 322、記憶體324、輸入/輸出(I/O) 326及輔助電路328。控制器320可直接控制處理工具300，或經由與特定製程腔室及/或支援系統部件相關聯的電腦（或控制器）來控制。
控制器320可為可用於工業設定上以控制各種腔室及子處理器之任何形式的通用電腦處理器之一種。記憶體324或控制器320的電腦可讀取媒體可以是能輕易取得的一或多種記憶體，如非暫態記憶體（例如隨機存取記憶體(RAM)）、唯讀記憶體(ROM)、軟碟、硬碟、光學儲存媒體（例如，光碟或數位視訊光碟）、隨身碟或任何其他形式的數位儲存器（近端或遠端的）。記憶體324可保留指令集，可由處理器（CPU 322）操作所述指令集，以控制處理工具300的參數和部件。
輔助電路328耦接至CPU 322，用於以習用方式支持處理器。這些電路包括快取、電源供應、時脈電路、輸入/輸出電路、子系統等。一或多個製程可被儲存於記憶體324中作為軟體常式，當由處理器執行或呼叫時，所述軟體常式導致處理器以本文所述之方式控制處理工具300或個別處理單元（如，遠端電漿單元306及直接電漿單元308）之操作。亦可由位在受CPU 322控制之硬體的遠端之第二CPU（未示出）儲存及/或執行軟體常式。
也可在硬體中執行本揭示內容之一些或全部製程及方法。由此，可將製程實現為軟體並使用電腦系統來執行、被實現為硬體（如，專用積體電路或其他類型的硬體實作），或被實現為軟體和硬體的組合。當由處理器執行時，軟體常式將通用電腦轉換成控制腔室操作以執行處理之專用電腦（控制器）。
在一些實施例中，控制器320具有一或多種配置以執行單獨的製程或子製程以執行所述方法。控制器320可連接到中間部件並經配置以操作中間部件，以執行所述方法之功能。舉例而言，控制器320可連接到以下一或多者並經配置以控制以下一或多者：遠端電漿單元306、直接電漿單元308、基座314、至少一個電極316、ICP線圈370或其他組件。
本揭示內容之額外實施例涉及了具有一或多個製程腔室之處理系統。在一或多個實施例中，製程腔室包括第5圖或第6圖之處理工具。
本揭示內容之額外實施例涉及如第7圖所示之處理工具，所述處理工具用於形成記憶體元件並用於本文所述之方法。群集工具900包括具有複數個側邊之至少一個中央移送站921、931。機器人925、935安置在中央移送站921、931內並經配置以移動機器人葉片和晶圓至所述複數個側邊中之各側邊。
群集工具900包含連接至中央傳送站之複數個製程腔室902、904、906、908、910、912、914、916及918，亦稱作處理站。各種製程腔室提供與相鄰處理站隔離之獨立處理區域。製程腔室可為任何合適的腔室，包括，但不限於：預清潔腔室、緩衝腔室、（多個）傳送空間、晶圓定向器(orienter)/脫氣腔室、低溫冷卻腔室、沉積腔室、退火腔室、蝕刻腔室、選擇性蝕刻腔室等等。可取決於群集工具而改變製程腔室和部件之具體佈置，且不應被視為限制本揭示內容之範疇。
在第8圖所示之實施例中，工廠介面950連接至群集工具900的前側。工廠介面950包括位在工廠介面950的前側951之裝載腔室954及卸載腔室956。儘管裝載腔室954顯示在左側且卸載腔室956顯示在右側，但本案所屬技術領域中具通常知識者將理解到這僅代表一種可能的配置。
裝載腔室954及卸載腔室956的尺寸和形狀可根據，例如，在群集工具900中待處理之基板而變化。在所示之實施例中，裝載腔室954及卸載腔室956的尺寸被設置以保持晶圓匣，其中複數個晶圓安置於所述匣內。
機器人952位於工廠介面950內，且可在裝載腔室954與卸載腔室956之間移動。機器人952能夠通過工廠介面950將晶圓從裝載腔室954中之匣傳送至裝載閘腔室960。機器人952也能夠通過工廠介面950將晶圓從裝載閘腔室962傳送至卸載腔室956中之匣。如本案所屬技術領域中具通常知識者將理解的，工廠介面950可具有超過一個機器人952。舉例而言，工廠介面950可具有在裝載腔室954與裝載閘腔室960之間傳送晶圓之第一機器人，及在裝載閘腔室962與卸載腔室956之間傳送晶圓之第二機器人。
圖示之群集工具900具有第一區塊920及第二區塊930。第一區塊920通過裝載閘腔室960、962連接至工廠介面950。第一區塊920包括第一移送腔室921，至少一個機器人925位於第一移送腔室921中。機器人925也被稱為機器人式晶圓輸送機構。第一移送腔室921相對於裝載閘腔室960、962、製程腔室902、904、916、918及緩衝腔室922、924置中定位。一些實施例的機器人925為能夠一次獨自移動超過一個晶圓之多臂機器人。在一些實施例中，第一移送腔室921包含超過一個機器人式晶圓傳送機構。第一移送腔室921中之機器人925經配置以在第一移送腔室921周圍的腔室之間移動晶圓。各晶圓被乘載於晶圓輸送葉片上，所述晶圓輸送葉片位於第一機器人式機構的遠端。
在第一區塊920中處理晶圓之後，可經由穿越腔室將晶圓送至第二區塊930。舉例而言，腔室922、924可為單向或雙向穿越腔室。穿越腔室922、924可用於，例如，在第二區塊930中處理之前低溫冷卻晶圓，或容許晶圓在移回第一區塊920之前冷卻或後處理。
系統控制器990與第一機器人925、第二機器人935、第一複數個製程腔室902、904、916、918及第二複數個製程腔室906、908、910、912、914通訊。系統控制器990可為任何合適的組件，其可控制製程腔室和機器人。舉例而言，系統控制器990可為包括中央處理單元(CPU)、記憶體、合適的電路及儲存器之電腦。
因此，本揭示內容之一或多個實施例涉及群集工具，所述群集工具包含一或多個製程腔室圍繞中央移送站。一些實施例的一或多個製程腔室經配置以沉積經釕摻雜氮化鉭膜、將經釕摻雜氮化鉭膜退火，並將經退火氮化鉭膜暴露於氖電漿。將至少一個控制器連接至一或多個製程腔室及中央移送站。一些實施例的至少一個控制器具有選自下列一或多種配置：沉積氮化鉭膜之配置；沉積含釕膜之配置；將基板退火之配置；在一或多個製程腔室與中央移送站間移動基板之配置；及將基板暴露於氖電漿之配置。
通常可將製程儲存在系統控制器990的記憶體中做為軟體常式，當由處理器執行時，所述軟體常式致使製程腔室進行本揭示內容的製程。亦可由位在受處理器控制之硬體的遠端之第二處理器(未示出)儲存及/或執行所述軟體常式。也可在硬體中執行本揭示內容的一些或全部方法。由此，可將製程實現為軟體並使用電腦系統來執行、被實現為硬體（如，專用積體電路或其他類型的硬體實作），或被實現為軟體和硬體的組合。當由處理器執行時，軟體常式將通用電腦轉換成控制腔室操作以執行處理之專用電腦（控制器）。
本揭示內容之額外實施例涉及了包括指令之非暫態電腦可讀取媒體，當由製程腔室的控制器執行時，該等指令導致製程腔室進行以下操作：將氮化鉭膜沉積於基板上；將含釕膜沉積於基板上；將基板退火；及將基板暴露於氖電漿。
一或多個實施例涉及了包括指令之非暫態電腦可讀取媒體，當由製程腔室的控制器執行時，該等指令導致製程腔室進行以下操作：將包含表面結構（所述表面結構具有金屬底部、介電質側壁及介電質場）之基板暴露於製程腔室中之雙重電漿處理，以從所述金屬底部、介電質側壁及/或介電質場去除化學殘留物及/或雜質，及/或修復所述介電質側壁及/或介電質場中之表面缺陷；其中雙重電漿處理包含直接電漿及後續的遠端電漿。
可在本文使用諸如「下方」、「之下」、「下」、「之上」、「上」等空間相應術語以方便描述圖中所示之一個元件或特徵與其他一或多個元件或特徵之關係。可理解到，除了圖中描繪之取向外，空間相應術語欲涵蓋使用或操作中之元件的不同取向。舉例而言，若圖中的元件被翻轉，則描述在其他元件或特徵「之下」或「下方」之元件將因此被定向為在其他元件或特徵「之上」。因此，範例術語「之下」可涵蓋之上與之下兩個取向。可以其他方式定向元件（旋轉90度或在其他方向上），且據此以本文所用之空間相應描述做解釋。
在整個說明書中對「一個實施例」、「某些實施例」、「一或多個實施例」或「一實施例」之參照意味著結合該實施例描述之具體特徵、結構、材料或特性包括在本揭示內容之至少一個實施例中。因此，在本說明書中各處出現諸如「在一或多個實施例中」、「在某些實施例中」、「在一個實施例中」或「在一實施例中」的詞語，不一定指本揭示內容的相同實施例。此外，在一或多個實施例中，具體特徵、結構、材料或特性可以任何方式組合。
儘管已參照特定實施例描述本文之揭示內容，但本案所屬技術領域中具通常知識者將可瞭解這些實施例僅是對本揭示內容之原理和應用的解說。在本揭示內容所屬技術領域中具有通常知識者將明瞭到，可對本揭示內容的方法與設備進行各種修改與變化，而不脫離本揭示內容的精神與範圍。因此，本揭示內容欲包括隨附申請專利範圍及其均等者之範疇內的修飾和變化。
5:區域 10:基板 15:材料 18:表面 20:結構 22:頂部 24,25:側部 26:底部 100:方法 102~114:製程 120:電子元件 125:基板 130:第一材料 131:表面 132:第二材料 133:頂表面 135:結構 136:底部 137:側壁 140:經摻雜氮化鉭層 142:第一氮化鉭層 144:含摻質層 146:第二氮化鉭層 150:經摻雜氮化鉭膜 152:摻質原子 154,154a:經處理的經摻雜氮化鉭層 155:氮化鉭頂部 156:金屬膜 157:底部 158:側壁 200:製程腔室 202:側壁 203:底部 204:蓋組件 205:腔室主體 206:內部容積 208:基板支撐件 209:基板移送埠 210:氣體源 211:支撐表面 212:泵 213:背板 214:靶材 215:隔離器 216:源組件 217:電源 218:基板 220:內屏蔽件 222:外屏蔽件 223:徑向凸緣 226:覆蓋環 236:邊緣沉積環 238:熱控制器 240:線圈間隔物 242:感應線圈 244:電集線器 250:功率源 280:RF功率源 282:箭頭 300:處理工具 301:製程腔室 302:蓋 304:側壁 305:內部容積 306:遠端電漿單元 308:直接電漿單元 312:離子過濾器 314:基座 315:處理區域 316:電極 318:孔洞 320:控制器 322:中央處理單元 324:記憶體 326:輸入/輸出 328:輔助電路 330:基板 340:RF匹配器 350,355:RF產生器 370:感應耦合電漿(ICP)線圈 900:群集工具 902~918:製程腔室/處理站 920:第一區塊 921:中央移送站/第一移送腔室 922,924:穿越腔室 925:機器人 930:第二區塊 931:中央傳送站 935:機器人 950:工廠介面 952:機器人 954:裝載腔室 956:卸載腔室 960,962:裝載閘腔室 990:系統控制器 992:系統控制器 994:記憶體 996:輸入/輸出 998:電路
因此，可詳細理解本揭示內容之上述特徵之方式，即可參照實施例更具體描述上文簡要概述之本揭示內容，其中一些實施例圖示於隨附圖式中。然而，應注意的是，附圖僅顯示出此揭示內容的一般實施例，並且因此不應被認為是對其範圍的限制，因為本案可允許其他等效實施例。
第1圖顯示根據本揭示內容之一或多個實施例的基板結構之示意性代表圖；
第2圖繪示根據本揭示內容之一或多個實施例的方法之流程圖；
第3A至3E圖繪示在執行第2圖的方法期間之電子元件的示意性代表圖；
第4圖繪示根據本揭示內容之一或多個實施例的電子元件之示意性代表圖；
第5A及5B圖繪示根據本揭示內容之一或多個實施例之第3B圖的區域5之放大視圖；
第6圖繪示根據本揭示內容之一或多個實施例的處理工具之示意圖；
第7圖繪示根據本揭示內容之一或多個實施例的處理工具之示意圖；以及
第8圖繪示根據本揭示內容之一或多個實施例的群集工具之示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
120:電子元件
125:基板
130:第一材料
132:第二材料
135:結構
152:摻質原子
154:經處理的經摻雜氮化鉭層
155:氮化鉭頂部
156:金屬膜
157:底部
158:側壁

Claims (20)

  1. 一種形成一互連(interconnect)之方法，該方法包含以下步驟： 將一經摻雜氮化鉭層形成於一基板上，該經摻雜氮化鉭層具有一第一摻質量，該摻質包含釕、鎢或鈷中之一或多者；以及 將該經摻雜氮化鉭層暴露於一電漿，以形成一經處理的經摻雜氮化鉭層，該電漿包含氦或氖中之一或多者，該經處理的經摻雜氮化鉭層具有一第二摻質量，該第二摻質量少於該第一摻質量。
  2. 如請求項1所述之方法，其中該第一摻質量在該經摻雜氮化鉭層之0.5至50重量%的範圍內。
  3. 如請求項2所述之方法，其中該第二摻質量從該第一摻質量減少，且在該經處理的經摻雜氮化鉭層之0.05至20重量%的範圍內。
  4. 如請求項1所述之方法，其中形成該經摻雜氮化鉭層包含以下步驟：藉由原子層沉積形成氮化鉭及含摻質層之一積層(lamination)，並接著將該積層退火。
  5. 如請求項1所述之方法，其中該經摻雜氮化鉭層具有大於1200 µΩ-cm之一電阻率。
  6. 如請求項1所述之方法，其中該經處理的經摻雜氮化鉭層具有小於600 µΩ-cm之一電阻率。
  7. 如請求項1所述之方法，其中，以原子計，該經摻雜氮化鉭具有大於0.8 %之一碳含量。
  8. 如請求項7所述之方法，其中，以原子計，該經處理的經摻雜氮化鉭層具有小於0.6 %之一碳含量。
  9. 如請求項1所述之方法，其中該電漿係由一ICP線圈產生之一感應耦合電漿。
  10. 如請求項9所述之方法，其中由該ICP線圈產生之該電漿具有2 MHz之一頻率。
  11. 如請求項1所述之方法，其中該基板經偏壓以生成一定向性電漿(directional plasma)。
  12. 如請求項1所述之方法，進一步包含以下步驟：將一金屬觸點沉積在該經處理的經摻雜氮化鉭層上。
  13. 如請求項12所述之方法，其中該金屬觸點包含以下一或多者：銅、鈷或摻雜以下一或多者之銅：錳、鎢或鋁。
  14. 如請求項1所述之方法，其中該基板具有一表面，一結構形成於該表面中，該結構延伸至該基板內一段距離並具有側壁及一底部，該底部包含一銅層。
  15. 如請求項14所述之方法，其中該結構的該等側壁包含一低k介電材料。
  16. 如請求項15所述之方法，其中該低k介電材料包含經氟摻雜氧化矽、有機矽酸鹽玻璃或多孔二氧化矽中之一或多者。
  17. 如請求項16所述之方法，其中該經摻雜氮化鉭層為形成於該結構的該等側壁及底部上之一共形膜。
  18. 如請求項17所述之方法，其中該基板經偏壓以產生一定向性電漿，該定向性電漿從該結構的該底部上之該氮化鉭去除該摻質，並使該等側壁上之該氮化鉭中之實質上所有的摻質留下。
  19. 一種群集工具，包含： 一或多個製程腔室，圍繞一中央移送站，該一或多個製程腔室經配置以沉積一經摻雜氮化鉭膜、將該經摻雜氮化鉭膜退火，並將該經退火經摻雜氮化鉭膜暴露於一電漿，該電漿包含氦或氖中之一或多者；以及 至少一個控制器，連接至該一或多個製程腔室及中央移送站，該至少一個控制器具有選自以下之一或多種配置：沉積一氮化鉭膜之一配置；沉積一含摻質膜之一配置；將一基板退火之一配置；在該一或多個製程腔室與中央移送站之間移動該基板之一配置；以及將該基板暴露於一氖電漿之一配置。
  20. 一種非暫態(non-transitory)電腦可讀取媒體，包括指令，當由一製程腔室的一控制器執行該等指令時，導致該製程腔室執行以下操作： 將一氮化鉭膜沉積於一基板上； 將一含摻質膜沉積於該基板上； 將該基板退火；以及 將該基板暴露於一氖電漿。
TW110120896A 2020-06-28 2021-06-09 摻雜的ald氮化鉭中的雜質移除 TW202205529A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/914,416 US11410881B2 (en) 2020-06-28 2020-06-28 Impurity removal in doped ALD tantalum nitride
US16/914,416 2020-06-28

Publications (1)

Publication Number Publication Date
TW202205529A true TW202205529A (zh) 2022-02-01

Family

ID=79031417

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110120896A TW202205529A (zh) 2020-06-28 2021-06-09 摻雜的ald氮化鉭中的雜質移除

Country Status (6)

Country Link
US (2) US11410881B2 (zh)
JP (1) JP7476319B2 (zh)
KR (1) KR20230029578A (zh)
CN (1) CN115335980A (zh)
TW (1) TW202205529A (zh)
WO (1) WO2022005948A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI837617B (zh) * 2022-03-16 2024-04-01 南韓商細美事有限公司 處理基板之設備及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202419664A (zh) * 2022-08-25 2024-05-16 美商應用材料股份有限公司 用於互連的鉭摻雜釕層

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
JP2005158761A (ja) 2003-11-20 2005-06-16 Ulvac Japan Ltd 薄膜製造方法、半導体装置の製造方法、及び半導体装置
US8916232B2 (en) 2006-08-30 2014-12-23 Lam Research Corporation Method for barrier interface preparation of copper interconnect
US8026605B2 (en) 2006-12-14 2011-09-27 Lam Research Corporation Interconnect structure and method of manufacturing a damascene structure
JP5103914B2 (ja) 2007-01-31 2012-12-19 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
TWI645511B (zh) * 2011-12-01 2018-12-21 美商應用材料股份有限公司 用於銅阻障層應用之摻雜的氮化鉭
KR102263554B1 (ko) 2013-09-27 2021-06-09 어플라이드 머티어리얼스, 인코포레이티드 심리스 코발트 갭-충전을 가능하게 하는 방법
US10847463B2 (en) 2017-08-22 2020-11-24 Applied Materials, Inc. Seed layers for copper interconnects
TW202000967A (zh) * 2018-06-17 2020-01-01 美商應用材料股份有限公司 屏障層的處理及摻雜

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI837617B (zh) * 2022-03-16 2024-04-01 南韓商細美事有限公司 處理基板之設備及方法

Also Published As

Publication number Publication date
WO2022005948A1 (en) 2022-01-06
US20210407853A1 (en) 2021-12-30
KR20230029578A (ko) 2023-03-03
CN115335980A (zh) 2022-11-11
US11410881B2 (en) 2022-08-09
JP2023516856A (ja) 2023-04-21
US20220328348A1 (en) 2022-10-13
JP7476319B2 (ja) 2024-04-30

Similar Documents

Publication Publication Date Title
TWI416622B (zh) Etching method and memory media
US20050272247A1 (en) Substrate processing method and fabrication process of a semiconductor device
US20220328348A1 (en) Impurity Removal in Doped ALD Tantalum Nitride
JP2024102093A (ja) 間隙充填堆積プロセス
KR101739613B1 (ko) Cu 배선의 형성 방법
TWI801374B (zh) 阻障膜沉積及處理
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
US20190385908A1 (en) Treatment And Doping Of Barrier Layers
US11170998B2 (en) Method and apparatus for depositing a metal containing layer on a substrate
JP2008140998A (ja) 成膜方法、成膜装置及び記憶媒体、並びに半導体装置
JPH08115901A (ja) プラズマ処理方法およびプラズマ処理装置
JP6584326B2 (ja) Ｃｕ配線の製造方法
US20210159070A1 (en) Dual plasma pre-clean for selective gap fill
WO2009096095A1 (ja) 薄膜の形成方法、プラズマ成膜装置及び記憶媒体
WO2021046212A1 (en) Interconnection structure of selective deposition process
US20220364230A1 (en) Pulsing plasma treatment for film densification
TWI505360B (zh) 用於氟碳化物膜之金屬碳化物阻障層的形成方法
CN108511389A (zh) 半导体制造方法和等离子体处理装置
JP2003282722A (ja) アモルファス金属酸化膜を有する容量素子および半導体装置の各製造方法
JP2003282563A (ja) アモルファス金属酸化膜の製造方法
JP2005248222A (ja) スパッタリング方法