TW202205521A - 形成用於複合基板之高電阻率處理支撐物的方法 - Google Patents

形成用於複合基板之高電阻率處理支撐物的方法 Download PDF

Info

Publication number
TW202205521A
TW202205521A TW109142789A TW109142789A TW202205521A TW 202205521 A TW202205521 A TW 202205521A TW 109142789 A TW109142789 A TW 109142789A TW 109142789 A TW109142789 A TW 109142789A TW 202205521 A TW202205521 A TW 202205521A
Authority
TW
Taiwan
Prior art keywords
substrate
layer
base substrate
polycrystalline
silicon carbide
Prior art date
Application number
TW109142789A
Other languages
English (en)
Inventor
金永弼
克莉絲朵 梵媞蘇
Original Assignee
法商梭意泰科公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商梭意泰科公司 filed Critical 法商梭意泰科公司
Publication of TW202205521A publication Critical patent/TW202205521A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明係關於一種形成用於複合基板之高電阻率處理基板的方法，該方法包括： 提供由矽製成之基底基板； 在低於大氣壓力之壓力下將該基底基板暴露於碳單前驅物以於該基底基板之表面上形成至少10 nm之多晶碳化矽層；及然後 在該含碳層上生長多晶電荷捕獲層。

Description

形成用於複合基板之高電阻率處理支撐物的方法
本發明係關於一種用於複合基板之高電阻率處理。本發明亦關於一種形成此種處理基板的方法。
WO2017144821描述一種用於複合基板之高電阻率處理基板，該複合基板包含設置在基底基板上之電荷捕獲層。複合基板可為例如絕緣體上覆矽基板，其包含轉移至處理基板上之矽薄膜。
在描述於前述文件中之一個實施例中，電荷捕獲層係由中間層及多晶主層製成。中間層由矽及碳合金(或由碳)組成且直接設置在基底基板上。主層設置在中間層上且與中間層接觸。
電荷捕獲層之多層結構使得可在將基板暴露於高溫時，例如在其製造期間或在複合基板上製造積體裝置期間，防止多晶主層之再結晶現象。當捕獲層再結晶，甚至部分地再結晶時，基板及將形成於其上之積體裝置之RF (射頻)性能受到影響，此當然係非所需的。
為製備高電阻率處理基板，該文件提出將基底基板置於習知沉積腔室中。第一前驅物氣體流行進穿過該腔室。第一前驅物氣體可為含矽前驅物，例如SiH4 ，以生長多晶主層。將包含碳之第二前驅物氣體引入腔室中以形成中間層。此前驅物氣體可包含甲烷(CH4 )、乙烷(C2 H6 )、丙烷(C3 H8 )、乙炔(C2 H2 )、乙烯(C2 H4 )…
當兩種前驅物氣體同時流入腔室中以生長中間矽及碳合金層，存在形成沉積物於腔室壁上及基底基板所在的基座上之風險。此種沉積物需要例如藉由蝕刻廣泛清潔該腔室，此係耗時且降低製造產出量。此種問題例如文件記載於公開案WO2019002376中。再者，矽及碳物質之沉積物可產生可輸送至基底基板或處理基板表面上之顆粒，且使得基板不適於進一步使用。
亦已觀測到，可將摻雜物質(像硼)併入中間層及/或主層中，特別是當基底基板為標準CZ矽基板(亦即不設計成呈現高電阻率特性) 時。此種CZ矽基板包含一些殘餘濃度之硼及其他摻雜劑，其在電荷捕獲層之生長期間可朝著基底晶圓表面遷移。當存在於電荷捕獲層中時，摻雜劑會降低該層之電阻率及處理基板之總體RF性能。本發明之標的
本發明旨在克服所有或一些前述缺點。本發明尤其旨在提供一種形成呈現高電阻率特性且易於製造之處理基板的方法。
著眼於達成此目標，本發明之標的提出一種形成用於複合基板之高電阻率處理基板的方法，該方法包括： - 提供由單晶矽製成之基底基板； - 在低於大氣壓力之壓力下，將該基底基板暴露於碳單前驅物以形成至少10 nm之多晶碳化矽層於該基底基板之表面上；及然後 - 在該多晶碳化矽層上生長多晶電荷捕獲層。
根據本發明之其他優點及非限制性特徵，單獨或以任何技術上可達成之組合採用： - 基底基板具有大於1000 ohm.cm之電阻率； - 基底基板具有小於1000 ohm.cm之電阻率； - 該方法進一步包括在將該基底基板暴露於該碳單前驅物之前，直接在該基底基板上形成矽本質磊晶層； - 電荷捕獲層具有大於5或10微米之厚度； - 電荷捕獲層係由多晶矽製成； - 碳單前驅物呈現包含在700℃與1200℃之間之溫度； - 該方法進一步包括在將該基底基板暴露於碳單前驅物之前，將該基底基板暴露於處在至少900℃之溫度下的還原氛圍以自該基底基板移除原生氧化物層； - 多晶碳化矽層係化學計量的。
根據另一個態樣，本發明亦關於一種用於複合基板之高電阻率處理基板，該複合基板包含： - 由單晶矽製成之基底基板； - 直接於該基底基板之表面上的呈現至少10 nm之厚度之多晶碳化矽層； - 於該多晶碳化矽層上之多晶電荷捕獲層。
視需要，多晶碳化矽層可包含小於1014 at/cm3 之濃度之摻雜劑及高電阻率處理基板可進一步包含與基底基板接觸及與多晶碳化矽層接觸之矽本質磊晶層。多晶碳化矽層係化學計量的。
最後，本發明亦關於一種包含如前面所述的高電阻率處理基板及位於該處理基板之頂部上的由結晶材料製成的薄膜之複合基板。
有利地，複合基板進一步包含設置在該處理基板與該薄膜之間的電介質層。
圖1示意性地顯示根據本發明之一個實施例之用於複合基板之高電阻率處理支撐物。處理基板1可呈標準尺寸(例如直徑為200 mm或300 mm，或甚至450 mm)之圓形晶圓之形式。然而，本發明決不限於此等尺寸或此種形式。
處理基板1包含通常幾百微米厚的單晶矽基底基板3。矽基底基板呈現光滑表面，粗糙度低於0.5 nm RMS。較佳地，矽基底基板具有大於1000 ohm.cm，且更佳大於3000 ohm.cm之高電阻率。以此方式，限制有可能在基底基板中移動之電荷、電洞或電子之密度。其可例如為具有小間隙氧含量之CZ基板，正如本身所熟知，其具有可大於500 ohm.cm或大於1000 ohm.cm之電阻率。
然而，本發明不限於具有此種電阻率之矽基底基板，且在基底基板具有約幾百ohm.cm或更小，例如小於1000 ohm.cm或小於500 ohm.cm或甚至小於或等於10 ohm.cm之更尋常電阻率時，亦獲得在RF性能方面之優點。
當基底基板3具有小於1000或500 ohm.cm之更尋常電阻率時，提供直接設置在基底基板3頂部上之矽本質磊晶層可係有利的。「本質」意指此層未經有意摻雜。生長矽磊晶層以在此種情況下呈現高於2000 ohm.cm，較佳在2000 ohm.cm與20000 ohm.cm之間之電阻率。該磊晶層2具有通常在2至100微米範圍內之厚度。當基底基板由矽製成時，此方法尤其有利，因為其提供具有適宜表面電阻率之基板，而無在與展現跨其總厚度之高電阻率的基底基板相關聯之成本及可利用性方面之缺陷。
處理基板1亦包含位於基底基板3上之多晶電荷捕獲層2。電荷捕獲層之功能係捕獲可存在於處理基板1中之任何電荷載子且限制其遷移率。
出於可利用性及成本之原因，電荷捕獲層2較佳係由多晶矽製成。然而，其可由另一種半導體及多晶材料形成，或包含由另一種半導體及多晶材料製成之部分。其可係例如鍺、矽鍺等之情況。
在所有情況下，多晶電荷捕獲層2具有通常高於3000 ohm.cm之高電阻率。為此目的，此層未經有意摻雜，亦即，其具有小於10 E14個原子/立方厘米之摻雜劑濃度。其可富含氮或碳以便改良其電阻率特性。
高電阻率處理基板1亦包含插入介於基底基板3與多晶電荷捕獲層2之間的至少10 nm厚的多晶碳化矽層4。此種厚度之碳化矽形成有效障壁抵抗可包含在基底基板3中之摻雜劑(諸如硼)之擴散。此層通常呈現高於1000 ohm.cm之電阻率。「碳化矽層」意指形成該層之矽及碳物質以化學計量或接近化學計量比例存在於該層中。
高電阻率處理基板1因此由基底基板3 (視需要包含頂部矽本質磊晶層)、直接與基底基板3接觸之多晶碳化矽層4及位於碳化矽多晶層4上且直接與碳化矽多晶層4接觸之多晶電荷捕獲層2組成。在此特定實施例中，未做出規定在多晶電荷捕獲層2中或之下併入其他層，特別是電絕緣層，此可修改所提出之結構之性質。
多晶電荷捕獲層2可具有大於1微米、或大於5微米或甚至大於10微米之厚度。無論其厚度為大於或小於此等限值，電荷捕獲層2可由尺寸在100奈米與1000奈米之間之晶粒組成。
最後且如圖1中所示，處理基板1可視需要具有直接位於捕獲層2上之電介質層5。此電介質層5 (其係可選的)可促進處理基板1與另一基板之組裝。其可例如由氧化矽或氮化矽製成。
為了完整起見，圖2表示包含根據本發明之處理基板1之複合基板。自該圖極顯然，複合基板包含位於處理基板1之頂部上的較佳由結晶材料製成的薄膜6。例如但非限制地，薄膜6可由半導體材料，諸如矽製成，或由壓電材料，諸如鉭酸鋰(LiTaO3 )、鈮酸鋰(LiNbO3 )、氧化鋰鋁(LiAlO3 )、鈦酸鋇(BaTiO3 )、鋯酸鈦酸鉛(PbZrTiO3 )、鈮酸鉀(KNbO3 )、鋯酸鋇(BaZrO3 )、鈦酸鈣(CaTiO3 )、鈦酸鉛(PbTiO3 )、鉭酸鉀(KTaO3 )等製成。
圖2之結構可以多種方式自處理基板1形成，但有利地，此種形成包含將薄膜6轉移至處理基板1上之步驟。正如本身所熟知，此轉移通常藉由將供體基板之面組裝於處理基板1上來進行。此可在存在電介質層5或無電介質層5下進行。
當薄膜6由壓電材料製成時，其晶體定向根據預期應用來選擇。對於由LiTaO3 材料製成的SAW濾波器，通常選擇在30°與60° XY之間或在40°與50° XY之間之定向。對於LiNbO3 材料，通常選擇約128° XY之定向。但本發明決不限於壓電薄膜之特定晶體定向。供體基板可已自鐵電材料之鑄錠取下使得供體基板呈現所選擇的晶體定向。或者，供體基板可包括組裝至支撐基板之厚鐵電材料層。
在此組裝步驟之後，減小供體基板之厚度以形成薄膜6。此減小步驟可藉由機械或化學薄化進行。亦可例如根據Smart Cut™技術之原理，藉由在先前引入至供體基板中之易碎區段處斷裂來進行。
可將修整薄膜6之步驟(諸如拋光步驟)、在還原或中性氛圍下之熱處理或犧牲氧化與厚度減小步驟相連接。
當供體基板為簡單基板，亦即不包含任何積體裝置時，形成「絕緣體上覆半導體」型的複合基板，其中薄膜6為包含本發明之處理基板1之襯底半導體層。然後可將複合基板用於形成積體裝置。
當已預先處理供體基板以便在其表面上形成積體裝置時，在此方法結束時，可獲得包含此等裝置之薄膜6。
本發明之處理基板1之製造特別簡單且可利用此項工業之標準沉積設備來達成。
基底基板3經提供且置於習知沉積腔室中。正如本身所熟知，可在沉積之前準備好基底基板3，例如以自其表面消除原生氧化物層。此可藉由將腔室中之基底基板暴露於溫度為至少900℃之還原氛圍來進行。然而，此步驟並非是必須且此氧化物可保持。事實上，足夠精細(1 nm至2 nm)沒有任何絕緣效應(藉由隧道效應傳導穿過此層)，只要將來的熱處理不係藉由溶解使其完全消失。
然後將矽基底基板3之平坦表面暴露於在低於大氣壓力，例如包含在0.01托與760托之間之壓力下之單碳前驅氣體。碳前驅氣體可由甲烷(CH4 )、乙烷(C2 H6 )、丙烷(C3 H8 )、乙炔(C2 H2 )、乙烯(C2 H4 )…構成。前驅氣體可流動進入在包含在700℃與1200℃之間的溫度下之腔室(或經加熱進入腔室中)，使得碳物質成核至基底基板表面上。亦可將傳輸氣體流(諸如H2 )同時引入腔室中，但除了碳前驅氣體之外沒有其他前驅氣體流經基底基板3。藉由避免碳物質之反應以與第二前驅物之其他物質反應，限制腔室壁上碳化合物之沉積，且避免顆粒產生。
已驚人地觀測到，當此沉積步驟在降低之碳分壓(亦即低於大氣壓)下進行時，碳物質之此成核係在表面上的隔絕島上進行。來自基底晶圓之矽原子然後擴散進入碳島中，形成化學計量或接近化學計量之3C/6H及4H類型之碳化矽島。該等島聚結以形成相對較厚的化學計量或接近化學計量比例之多晶碳化矽層。在碳前驅氣體之流動維持三兩分鐘之情況下，多晶層之厚度生長至數nm。
在一個特定實例中，引入經以180 sccm/5 slm比例與H2 混合之C3 H8 之碳前驅氣體且在腔室中在10托之壓力下流動5分鐘並在1000℃下加熱。然後在矽基底基板3之表面上觀測到10 nm的碳化矽之多晶層4。
當在大氣壓力或高於大氣壓力下進行沉積步驟(諸如於引言中引述之WO2019002376中所文件記載)時，基底基板3表面上發生完全不同的現象。碳物質以大密度成核於基底晶圓之表面上且阻斷阻止矽原子自該表面擴散。結晶或部分結晶碳層然後慢慢地以3C結構生長於表面上，與矽晶格對齊。在沉積10分鐘後，此種層通常呈現2 nm之厚度。
因此似乎使單碳前驅氣體在減壓下流經基底基板3係形成相對較厚(大於或等於10 nm)多晶碳化矽層之極有效方式。此種層之所以有利是因為由於其多晶性質，其然後允許製備且保持生長在其頂部上的電荷捕獲層之多晶性質。再者，相對較大厚度之碳化矽多晶層相當快速地形成，且構成有效擴散障壁以避免摻雜物質自基底晶圓3遷移至電荷捕獲層。
另外，已觀測到，此種在減壓下之生長方法在碳化矽中間層中併入極少摻雜劑(像硼)。測量已顯示，此種碳化矽層中硼之濃度為小於1014 at/cm3 。咸信，摻雜物質(其可存在於基底晶圓之表面上或併入基底晶圓中)在碳化矽層形成期間自碳化矽層擴散出且與前驅物及輸送氣體一起自沉積腔室排出。
在碳化矽多晶層已生長於基底基板上之後，腔室具有在約1000℃之溫度下的第二前驅氣體流動行進通過該腔室，例如SiH4 ，以便以習知方式形成多晶電荷捕獲層。第二前驅氣體之循環持續時間決定多晶層2之厚度，及此持續時間可選擇成使得生長5微米、10微米或更大之層。
有利地，碳化矽多晶層及多晶電荷捕獲層係在相同沉積腔室中原位形成。此避免層堆疊經摻雜劑或來自大氣之污染物污染，且保持處理基板1之高電阻率特性。
為了完整，處理基板1可提供有習知上沉積之電介質層5，例如氧化矽或氮化矽。此絕緣體4亦可進行拋光。
當基底基板3提供有矽本質磊晶層時，此層之形成可伴隨碳化矽多晶層之形成原位實現。此種方法避免破壞沉積腔室中之真空且因此改良原始處理時間及總體方法效率。其亦防止處理基板捉住來自環境氛圍之污染物，諸如可存在於潔淨室中之顆粒或硼殘餘物。此兩層亦可於單獨沉積腔室中形成，但該等腔室共享共同轉移模組。除了已經引述的優點之外，使用單獨腔室之此種方法可更佳地管理所需腔室清潔。顯然地，亦可在完全分開的腔室中形成該兩層。
為顯示該製造方法之益處，圖3表示沿著根據本發明之處理晶圓之深度的SRP測量(展佈電阻譜)。在該特定測量中，基底晶圓為高電阻率矽晶圓(3500 ohm.cm)，其上依次生長10 nm之碳化矽多晶層及2微米之矽多晶電荷捕獲層。從該圖可看出，生長於基底基板頂部上的層之電阻率對於其完整深度分佈大於3500 ohm.cm。
圖4表示由基底基板製成之處理晶圓之SRP測量，在此情況下呈現4000 ohm cm之電阻率。在此基板頂部上依次生長在大氣壓力下形成且因此主要係晶型之2 nm之碳層及2微米之矽多晶電荷捕獲層。此次從圖4極其顯然，生長於基底基板頂部上之層之電阻率在與基底基板之界面處或接近與基底基板之界面處達到低值(小於10 ohm.cm)。此種差的電阻率會在處理基板中形成導電平面，此影響裝置之性能。
此比較例清楚地顯示，在低於大氣壓力之壓力下將基底基板暴露於碳單前驅物之利益。
當然，本發明不限於所描述之實施例及可在不超出如申請專利範圍所限定的本發明範疇下作出實現之變型。
1:高電阻率處理基板 2:多晶電荷捕獲層 3:基底基板 4:多晶碳化矽層 5:電介質層 6:薄膜
本發明之其他特徵及優點將自隨後的本發明之實施方式並參考附圖浮出，其中： [圖1] 圖1示意性地顯示根據本發明之用於半導體結構之處理基板； [圖2] 圖2示意性地顯示使用根據本發明之處理基板之複合基板； [圖3] [圖4]. 圖3及4為兩個處理基板之各自SRP測量值。
1:高電阻率處理基板
2:多晶電荷捕獲層
3:基底基板
4:多晶碳化矽層
5:電介質層

Claims (9)

  1. 一種形成用於複合基板之高電阻率處理基板(1)的方法，該方法包括： 提供由單晶矽製成之基底基板(3)； 在低於大氣壓力之壓力下，將該基底基板(3)暴露於碳單前驅物，以於該基底基板之表面上形成至少10 nm之多晶碳化矽層(4)；及然後 在該多晶碳化矽層上生長多晶電荷捕獲層(2)。
  2. 如請求項1之方法，其中該基底基板(3)具有大於1000 ohm.cm之電阻率。
  3. 如請求項1之方法，其中該基底基板(3)具有小於1000 ohm.cm之電阻率。
  4. 如請求項3之方法，其中該方法進一步包括在將該基底基板(3)暴露於該碳單前驅物之前，直接在該基底基板(3)上形成矽本質磊晶層。
  5. 如前述請求項中任一項之方法，其中該電荷捕獲層(2)具有大於5或10微米之厚度。
  6. 如前述請求項中任一項之方法，其中該電荷捕獲層(2)係由多晶矽製成。
  7. 如前述請求項中任一項之方法，其中該碳單前驅物呈現包含在700℃與1200℃之間之溫度。
  8. 如前述請求項中任一項之方法，該方法進一步包括在將該基底基板(3)暴露於該碳單前驅物之前，將該基底基板暴露於處在至少900℃之溫度下的還原氛圍以自該基底基板(3)移除原生氧化物層。
  9. 如前述請求項中任一項之方法，其中該多晶碳化矽層係化學計量的。
TW109142789A 2019-12-05 2020-12-04 形成用於複合基板之高電阻率處理支撐物的方法 TW202205521A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1913781 2019-12-05
FR1913781A FR3104318B1 (fr) 2019-12-05 2019-12-05 Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite

Publications (1)

Publication Number Publication Date
TW202205521A true TW202205521A (zh) 2022-02-01

Family

ID=69811151

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109142789A TW202205521A (zh) 2019-12-05 2020-12-04 形成用於複合基板之高電阻率處理支撐物的方法

Country Status (8)

Country Link
US (1) US20220399200A1 (zh)
EP (1) EP4070368B1 (zh)
JP (1) JP2023504597A (zh)
KR (1) KR20220113455A (zh)
CN (1) CN114556526A (zh)
FR (1) FR3104318B1 (zh)
TW (1) TW202205521A (zh)
WO (1) WO2021110513A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3141590A1 (fr) * 2022-10-26 2024-05-03 Soitec Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI)
FR3141591A1 (fr) * 2022-10-26 2024-05-03 Soitec Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI)
FR3141592A1 (fr) * 2022-10-26 2024-05-03 Soitec Substrat piézoélectrique sur isolant (POI) et procédé de fabrication d’un substrat piézoélectrique sur isolant (POI)
CN117750868B (zh) * 2024-02-20 2024-05-10 北京青禾晶元半导体科技有限责任公司 一种复合压电衬底及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3048306B1 (fr) 2016-02-26 2018-03-16 Soitec Support pour une structure semi-conductrice
FR3068506B1 (fr) 2017-06-30 2020-02-21 Soitec Procede pour preparer un support pour une structure semi-conductrice
FR3091011B1 (fr) * 2018-12-21 2022-08-05 Soitec Silicon On Insulator Substrat de type semi-conducteur sur isolant pour des applications radiofréquences

Also Published As

Publication number Publication date
FR3104318A1 (fr) 2021-06-11
WO2021110513A1 (en) 2021-06-10
FR3104318B1 (fr) 2023-03-03
EP4070368B1 (en) 2023-11-08
CN114556526A (zh) 2022-05-27
EP4070368A1 (en) 2022-10-12
JP2023504597A (ja) 2023-02-06
KR20220113455A (ko) 2022-08-12
US20220399200A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
TW202205521A (zh) 形成用於複合基板之高電阻率處理支撐物的方法
TWI711067B (zh) 以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法
JP5285942B2 (ja) 半導体ウェハ
JP7191886B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
TWI787172B (zh) 用於半導體結構的支撐件
US20230005787A1 (en) Method for forming a handling substrate for a composite structure intended for rf applications and handling substrate
TWI770209B (zh) 用於準備半導體結構用支撐件之方法
JP4213896B2 (ja) 半導体基板の製造方法
US12009209B2 (en) Process for preparing a support for a semiconductor structure
JP3922674B2 (ja) シリコンウエハの製造方法
JP2017168671A (ja) 半導体装置および半導体装置の製造方法
JP3983341B2 (ja) 炭化珪素、及び炭化珪素の製造方法
TWI751352B (zh) 集成射頻元件用底材及其製作方法
TW202040750A (zh) 形成rf絕緣體上覆矽元件之方法
JP2002261011A (ja) デバイス用多層構造基板
JPH05335261A (ja) 単結晶半導体薄膜の形成方法