TW202147937A - 用於與印刷電子電路相容且增強通孔可靠度之焊料凸塊的製備技術 - Google Patents
用於與印刷電子電路相容且增強通孔可靠度之焊料凸塊的製備技術 Download PDFInfo
- Publication number
- TW202147937A TW202147937A TW110117370A TW110117370A TW202147937A TW 202147937 A TW202147937 A TW 202147937A TW 110117370 A TW110117370 A TW 110117370A TW 110117370 A TW110117370 A TW 110117370A TW 202147937 A TW202147937 A TW 202147937A
- Authority
- TW
- Taiwan
- Prior art keywords
- sheet
- dielectric material
- solder bump
- solder
- conductive
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09154—Bevelled, chamferred or tapered edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09572—Solder filled plated through-hole in the final product
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/046—Means for drawing solder, e.g. for removing excess solder from pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
一種製造一電路的方法,其包括:提供一第一介電材料片,其包括具有至少一第一傳導跡線的一第一頂表面,以及一第二介電材料片,其包括具有至少一第二傳導跡線的一第二頂表面;在該至少一第一傳導跡線上置設一第一焊料凸塊;將該第二介電材料片施加至該第一介電材料片,而其間夾置接合膜;將該第一與第二介電材料片彼此接合;以及提供一傳導材料,以將該至少一第一傳導跡線上的該第一焊料凸塊連接至該至少一第二傳導跡線。
Description
本發明係有關用於與印刷電子電路相容且增強通孔可靠度之焊料凸塊的製備技術。
政府權利不適用。
射頻(RF)及電磁電路可使用習知印刷電路板(PCB)方法製造。習知PCB製造方法可包括層積、電鍍、遮蔽、蝕刻及其他複雜方法步驟,且可需要多個步驟、昂貴且/或有害的材料、多個重複、大量的勞力等,全部都會導致較高的成本及較慢之處理時間。另外,習知PCB製造方法具有受限之可容許小的形貌體的尺寸的能力,諸如信號跡線(例如,帶狀線)的尺寸,以及導體之間之介電材料的尺寸(例如,介電質厚度、通孔間間隔等),藉此限制了此等電路可支持之最高頻率信號的範圍。
各種電路內的信號導體(例如,信號跡線、帶狀線、層間「垂直」饋給)以及參考表面與導體(例如,接地平面、法拉第邊界或「壁」)係合適於各種電路板製造,包括射頻電路實施例。增式及減式製造技術提供了用於傳輸及圍阻各種信號之結構,且尤其是在微波及毫米波範圍中之射頻信號。
在該PCB方法中,在接合方法完成後,該電路板通常被置放在一酸浴中以從銅跡線移除氧化體。此亦可在順序式層積方法期間完成。此係一種可影響由銀奈米粒子製成之先前印刷電路的濕式方法,而不是一般鍍銅方法。若不使用此酸浴方法,則可使用雷射來剝蝕接合膜且從淺孔內部之電路板表面清潔氧化體,但用於此印刷電子電路作法之一些孔的深度會使得此方法困難,因為雷射係僅針對淺孔所設計。該雷射亦可能無法有效率地移除焊料,導致比用一酸浴所得之建造時間更長。斜坡狀及垂直結構可被生成以作出在一多層印刷電路板內的印刷互連,但因非相似金屬以及在接合方法期間所形成之氧化層之故,將一銀奈米粒子跡線連接至一銅跡線可能係困難的。一斜坡狀結構可在一多層層積方法之後以一研磨操作生成。然而,在該層積方法之後,該等銅跡線仍會氧化,因此在印刷時,該跡線不會在兩個表面之間形成非常好的接觸。為了用於一關鍵應用,需要更好的黏著。
本揭露內容之一態樣係針對一製造電路之方法。在一實施例中,該方法包含:提供一第一介電材料片,其包括具有至少一第一傳導跡線的一第一頂表面,以及一第二介電材料片,其包括具有至少一第二傳導跡線的一第二頂表面;在該至少一第一傳導跡線上置設一第一焊料凸塊;將該第二介電材料片施加至該第一介電材料片,而其間夾置接合膜;將該第一與第二介電材料片彼此接合;以及提供一傳導材料,以將該至少一第一傳導跡線上的該第一焊料凸塊連接至該至少一第二傳導跡線。
該方法之實施例可進一步包括置設一第二焊料凸塊在該至少一第二傳導跡線上。該方法可進一步包括移除該第一焊料凸塊與該第二焊料凸塊之間的該第二介電材料片之一部分,以在其間生成一斜坡。移除該第二介電材料片之一部分可包括使用一研磨方法以移除該部分。該方法可進一步包括移除該第一焊料凸塊及該第二焊料凸塊中之至少一者的一部分,以提供用於焊接的一乾淨表面。移除該第一焊料凸塊及該第二焊料凸塊中之至少一者的一部分可包括使用一研磨方法來移除該部分。傳導性互連可藉由一氣溶膠噴射方法來執行,其係組配來利用空氣動力聚焦,以精確地且準確地將電子墨水置設於該第一焊料凸塊與該第二焊料凸塊之間。該第一焊料凸塊可位於該第一介電材料片與該第二介電材料片之間。該第二傳導跡線可包括一接地平面。該方法可進一步包括生成自該第二介電材料片、該第一焊料凸塊及該第一介電材料片穿通的一通孔。該傳導材料可被施加至該通孔之壁。該傳導材料可包括安置在該通孔上方、由焊料糊材料形成的一焊料球,且該焊料球被回焊,使得該焊料糊材料被汲取通過該通孔。可藉由一真空方法將該焊料糊材料汲取通過該通孔,以塗覆該通孔之壁。該第一焊料凸塊可包括以鉛為基之焊料或無鉛焊料。將該第一與第二介電材料片彼此接合可包括在壓力及溫度下固化該等片材,以形成一整體最終產品。
本揭露內容之另一態樣係針對一電路,其包含一第一介電材料片,其包括具有至少一第一傳導跡線的一第一頂表面,以及一第二介電材料片,其包括具有至少一第二傳導跡線的一第二頂表面。該第二介電材料片係以接合膜接合至該第一介電材料片。該電路進一步包含設置在該至少一第一傳導跡線上之一第一焊料凸塊,及組配來將在該至少一第一傳導跡線上的該第一焊料凸塊連接至該至少一第二傳導跡線之一傳導材料。
該電路之實施例可進一步包括在該至少一第二傳導跡線上之一第二焊料凸塊。該電路可進一步包括一斜坡,其係藉由移除在該第一焊料凸塊與該第二焊料凸塊之間的該第二介電材料片之一部分所生成。該第一焊料凸塊可位於該第一介電材料片與該第二介電材料片之間。該電路可進一步包括自該第二介電材料片、該第一焊料凸塊及該第一介電材料片穿通的一通孔。該傳導材料可被施加至該通孔之壁。
本文所描述之製造方法可尤其合適於具有能夠支援在8至75 GHz或以上範圍內之電磁信號的小電路形貌體之此等電路結構的製造。根據本文所描述之作法的電磁及射頻(RF)電路結構可尤其合適於在28至70 GHz系統中的應用,包括毫米波通訊、感測、定範圍等。所描述之態樣及實施例亦可合適於較低頻率範圍,諸如於S頻帶(2–4 GHz)、X頻帶(8–12 GHz)或其他。
本文所描述之方法相較於習知方法可支援較小配置及尺寸。此等習知電路板會受限於低於約30 GHz的頻率。本文中所描述之方法使用較安全、較不複雜之製造、且以較低成本,可允許或適應較小尺寸之電路的製造,合適於所欲在較高頻率下操作之射頻電路。
根據本文所描述之電路及製造方法,包括層積技術,用以生產能夠處理較高頻率之電磁及射頻電路及組件,比習知電路及方法具有較低輪廓,以及降低之成本、周期時間、及設計風險。技術之範例包括將標準印刷電路板(PCB)之層積體片材(亦即,具有銅跡線之介電材料)予以彼此層積。
以上範例技術及/或其他技術中之任一者可經組合以製作各種組件及/或電路。此等技術之態樣及範例於本文中就射頻互連而描述及例示成包含且輸送一信號,其於一維度上沿著一電路層、且於另一維度上垂直穿過其他電路層。本文所描述之技術可用以形成各種組件、連接器、電路、總成及系統。另外,這些技術可用來生成直流(DC)連接。
多層印刷電路板可經組配來使數位及RF電路能成為一單個總成。此建構減小了印刷電路板之總體大小。多層印刷電路板可使用低介電常數、低損耗片材黏著劑或接合膜予以接合。在一範例中,接合膜可包括一熱塑性氯氟共聚物,其具有合適於微波帶線封裝體及其他多層電路的一低介電常數PTFE(鐵氟龍®氟碳聚合物)。在另一範例中,該接合膜可包括一熱固性、環氧樹脂為基、銀填充黏著劑膜,其用於將電路板接合至重鍍層金屬底板、散熱座及RF模組殼體。在又另一範例中,接合膜可包括一非強化、以烴為基之薄膜黏著劑,尤其合適於高效能、高可靠性之多層建構。該接合膜亦可被用來將其他結構及電氣組件接合至該介電質。接合膜材料可用於大部分電路製造廠熟知的層積方法。在一實施例中,可使用厚度為0.0015吋(in) (0.381毫米(mm))、連續12 in (305 mm)寬捲、標準內徑核心3 in的接合膜。其他接合膜材料可進一步被提供。
本揭露內容係針對一種用於在一印刷電路板(PCB)之內部及外部兩者形成焊料凸塊互連的製造作法,該PCB係藉由用以生成微波及數位PCB之方法所製成。促進一印刷電子電路跡線與一銅線之間的黏著可為困難的,尤其是在保持該銅極端乾淨且無氧化體方面。本文中所揭露之實施例係針對兩種應用方法,以藉由保護及移除在該印刷電路板接合在一起之後形成的氧化層,來促進傳導材料對一銅跡線的黏著。在一斜坡作法或者一通孔作法上藉由施加一焊料凸塊至該銅跡線,銅在層積方法期間受保護而免於氧化。在焊料經研磨或者鑽穿之後,未氧化之新鮮焊料及銅線被暴露,藉此提供一更好的表面供任何傳導材料接合或鍍覆。這些方法從該PCB方法中移除一濕式方法步驟。研磨及鑽穿一板之頂部上的該焊料凸塊以平坦化及暴露該凸塊之內部上未氧化之焊料表面,可有助於促進傳導材料在一印刷電子電路應用及習知鍍敷操作兩者中之黏著。
本文所揭露之方法之實施例利用提供一焊料凸塊及研磨操作來製備在一板內部或外部之一跡線,以接受一印刷電子電路跡線。該等方法在該電路板已層積在一起後移除在該等銅跡線上的一氧化層。在使用混合製造方法來生成電路板時,移除此氧化層有益於一印刷電子電路跡線之黏著。該等方法包括兩個可適用之不同應用,一者其中生成一斜坡狀介面,且一者其中生成一習知通孔系統。
本揭露內容之實施例係針對以一塊焊料在一銅跡線的頂部上方來保護該跡線,以便促成印刷電子電路。此作法在層積方法期間對暴露之銅施加一焊料凸塊。在層積之後,一研磨機針對兩個應用以及暴露新鮮焊料,移除焊料凸塊的部分。在一實施例中,接著使用一氣溶膠噴射或一通孔填充機來生成該互連。
該等方法包括研磨穿過一板之頂部上的該焊料凸塊以平坦化及暴露該凸塊之內部上未氧化之焊料表面。該等方法進一步包括鑽穿該板之內部上的一焊料凸塊以暴露該凸塊之內部上的未氧化之焊料表面。上文兩種方法係施加至印刷電子電路或任何傳導材料方法,以促進在連接跡線或通孔與該電路板上之該等銅跡線之間的黏著。
參看圖式,且更特定言之,參看圖1,本揭露內容之一實施例的一電路係大體上於10指出。如所顯示,電路10包括一第一介電層12及施加至該第一介電層之一頂表面之一第二介電層14。如所顯示,第二介電層14係層積至第一介電層12。可使用一接合膜層16來輔助達成第一介電層12與第二介電層14之層積。例示性介電材料可包括玻璃強化環氧樹脂層積材料,例如FR-4。其他材料可被提供。
如已知者,電子電路10可為一PCB之部分,該PCB包括一介電材料的平坦片材,其具有一施加至該片材之銅層。該銅層係形成為傳導線路及跡線,包括由化學蝕刻或其他適當方法形成的襯墊。PCB可組配成包括具有多個層積片材之多個層,其中接合膜設置於層積片材間,以在固化期間將該等層積片材彼此固接。在所示實施例中,第二介電層14係施加至第一介電層12,以在該等介電層之間形成一斜坡。亦可形成其他結構。
電路10進一步包括安置在第一介電層12之一頂表面上的一傳導跡線18。傳導跡線18包括一焊料凸塊20,其可置設在該傳導跡線的一襯墊上。該焊料凸塊20可以是任何類型的焊料,例如,以鉛為基之焊料或無鉛焊料。焊料凸塊20可被提供來固接第一介電層12上之一組件。類似地,電路10進一步包括安置在第二介電層14之一頂表面上的一傳導跡線22。傳導跡線22包括一焊料凸塊24,其亦可置設在該傳導跡線的一襯墊上。焊料凸塊24亦可被提供來固接第二介電層14上之一組件。
電路10進一步包括一斜坡表面,其藉由沿著穿過焊料凸塊20、介電層14、部分的傳導跡線22及焊料凸塊24之一連續路徑進行研磨而形成。電路10進一步包括一傳導性互連26,例如焊料糊或傳導性墨水,其係被施加至第一介電層12之傳導跡線18上之焊料凸塊20上及至第二介電層14之傳導跡線22上之焊料凸塊24上,以及前者到後者之間。在一實施例中,傳導性互連26可藉由氣溶膠噴射方法來達成,其係組配來利用空氣動力聚焦,以精確地且準確地將例如電子墨水之電子材料置設在基體上。在一方法中,一電子墨水被置放入一噴霧器,其生成材料滿載之微滴的一濃霧。用來生成該傳導性互連之電子墨水之印刷形貌體可在十(10)微米至毫米之範圍內。
在一實施例中,第二介電層14可由與第一介電層12相同之材料製成。然而,第二介電層14可由與第一介電層12不同之材料製成。儘管顯示兩個介電層12、14,但可設置額外的介電層以生成多個層。一旦經堆疊,該介電層12、14係在壓力及溫度下固化,以形成具有均勻厚度的一整體最終產品。
該方法可從焊料凸塊20、24移除一所欲焊料量,以導致具有一精確控制量或體積之焊料凸塊。此方法亦可被用來在焊料凸塊20、24上呈現乾淨頂表面,供用以焊接一銅線或其他電氣組件至該焊料凸塊。
參看圖2,本揭露內容之另一實施例的一電路係大體上於30指出。如所顯示,電路30包括一第一介電層32、施加至該第一介電層之一頂表面之一第二介電層34,以及施加至該第二介電層之一頂表面之一相對薄的第三介電層36。如所顯示,第二介電層34係層積至第一介電層32,並且第三介電層36係層積至第二介電層34。可使用一接合膜層38來達成第二介電層34至第一介電層32之層積。可使用另一接合膜層40來達成第三介電層36至第二介電層34之層積。
該電路進一步包括安置在第一介電層32之一底表面上的一接地平面42,及安置於該第一介電層之一頂表面上的一傳導跡線44。傳導跡線44包括一焊料凸塊46,其可在層積之前置設在該傳導跡線的一襯墊上。類似地,電路30進一步包括安置在第三介電層36之一頂表面上的一傳導跡線或接地平面48。如所顯示,傳導跡線44係安置於第一介電層32與第二介電層34之間,其中該第二介電層係以接合膜層38層積至該第一介電層。第三介電層36係以接合膜層40層積至第二介電層34。通孔50係設置於第一介電層32、第二介電層34與第三介電層36之間。通孔的安裝可被用於一些大型組件,諸如電容器及連接器。
電路30進一步包括一傳導性互連52,例如焊料糊,其係被施加於通孔50的表面,以在第一介電層32之接地平面42、安置於第一介電層32與第二介電層34之間的傳導跡線44及焊料凸塊46、以及第三介電層36上的傳導跡線或接地平面48之間生成一電氣連接。在一實施例中,傳導性互連52可藉由例如在該通孔之頂部上施加一焊料球、回焊該焊料球,且藉由一真空方法汲取焊料通過該通孔來達成。在其他實施例中,傳導性互連52可藉由施加一傳導性墨水或透過一些其他已知方法來達成。
在一實施例中,第二介電層34及/或第三介電層36可由與第一介電層32相同之材料製成。然而,第二介電層34及/或第三介電層36可由與第一介電層32不同之材料製成。儘管顯示三個介電層32、34、36,但可設置額外的介電層以生成多個層。此外,可提供僅有兩介電層,例如介電層32、34。一旦經堆疊,介電層32、34、36係在壓力及溫度下固化,以形成具有均勻厚度的一整體最終產品。
參看圖3-5顯示生成電子電路10之方法。如圖3所示,第二介電層14係層積至第一介電層12。第一介電層12包括傳導跡線18及焊料凸塊20。接合膜層16係安置於第一介電層12與第二介電層14之間,以輔助將該等層層積在一起。第二介電層14包括具有焊料凸塊24的傳導跡線22。
參看圖4,可利用一端銑操作,以移除第一介電層12之傳導跡線18上的焊料凸塊20的部分,以及來自第二介電層14之傳導跡線22之焊料凸塊24的部分。該端銑操作進一步可用來移除第二介電層14之部分,以在第一介電層12上之焊料凸塊20與第二介電層14上之焊料凸塊24之間生成一斜坡28。在一實施例中,該端銑操作可使用旋轉切割器來執行非所需材料之移除。在另一實施例中,可利用一較正規之方法。
參看圖5,傳導性互連26係施配在第一介電層12之傳導跡線18上的焊料凸塊20上及在第二介電層14之傳導跡線22上的焊料凸塊24上,且係自前者施配至後者。在一實施例中,傳導性互連26包括所施用之一銀奈米粒子糊,如藉由噴塗,以改良具有焊料凸塊20、24之傳導跡線18、22的連接。該糊係在焊料凸塊20、24之頂表面及中介之斜坡28上構成一極薄的銀奈米粒子層。此傳導性互連26可被視為電路10之另一傳導跡線。如上文所論述者,傳導性互連26可藉由氣溶膠噴射方法來達成,其係組配來精確地將電子墨水置設在基體上。一旦施加,電路10即完成。
參看圖6-9顯示生成電子電路30之方法。如圖6所示,第二介電層34係層積至第一介電層32,並且第三介電層36係層積至第二介電層34。第一介電層32包括傳導跡線44及焊料凸塊46。接合膜層38係安置於第一介電層32與第二介電層34之間、以及在第三介電層36與第二介電層34之間,以輔助將該等層層積在一起。第一介電層32包括接地平面42,且第三介電層36包括接地平面48。
參看圖7,通孔50係從第三介電層36、焊料凸塊46及第一介電層32鑽穿焊料凸塊46的中心。在一實施例中,可利用一鑽孔或一端銑操作來鑽孔或研磨通孔50。舉例而言,當利用一鑽孔操作時,一鑽頭被施加至一鑽床以生成通孔50。當利用一端銑操作時,旋轉切割器用來生成通孔50。
參看圖8,一旦形成通孔50,則將傳導材料施加至該通孔之壁以生成傳導性互連52。在一實施例中,由焊料糊材料形成的一焊料球54係安置在通孔50上方。在某一實施例中,焊料球54被回焊使得該焊料糊材料被汲取通過該通孔。在另一實施例中,焊料球54可被定位於通孔50下方且被汲取向上通過該通孔。在又另一實施例中,以液體形式提供焊料糊。
參看圖9,焊料糊或例如一銀奈米粒子墨水之合適傳導材料,係藉由一真空方法被汲取通過通孔50。在所示實施例中,該焊料糊塗覆通孔50之壁以生成更大的傳導材料接觸面積,以供連接至內部之傳導跡線44。一旦生成傳導性互連52,電路30即完成。
應理解的是本文所討論之方法的實施例在應用上不受限於以下之描述所闡述或例示於隨附圖式中的建構細節及組件配置。該等方法能夠在其他實施例中實行,並且能夠以各種方式實現或進行。特定實行方式之範例係為了例示性目的在本文中提供,且非意欲作為限制。另外,本文所使用之措辭及術語係為了描述之目的且不應視為限制性。「包括」、「包含」、「具有」、「含有」、「涉及」及其變化在本文中之使用,意謂包含下文列出之項目及其等效物,以及額外之項目。對「或」之引用可解釋為包括性的,使得使用「或」描述之任何術語可能指示所描述術語中之單個、一個以上及全部中的任一者。任何前與後、左與右、頂與底、上與下、端點、側邊、垂直與水平、及類似者之引用係意欲便於描述,並非將本案之系統及方法或其組件限制於任一位置性或空間性方向。
如本文所使用之術語「射頻」不意欲限於特定頻率、頻率範圍、頻帶、頻譜等,除非藉由上下文明確地表述及/或特定地指示。類似地,術語「射頻信號」及「電磁信號」可互換地使用且可指各種合適頻率之信號,用於在任何特定實行方式下傳播資訊攜帶信號。此等射頻信號通常可在低端被約束於千赫(kHz)範圍中之頻率,且在高端被約束於高達數百個千兆赫(GHz)之頻率,且明確地包括於微波或毫米波範圍之信號。一般而言,根據本文中所描述者之方法可合適於以低於光學領域中慣常所處理者之頻率,例如,低於例如紅外線信號之頻率,來處理非離子化輻射。
射頻電路之各種實施例可用所選擇之尺寸被設計及/或標稱地製造,以在各種頻率下操作。適當尺寸之選擇可自一般電磁原理進行且並未在本文詳細地呈現。
應理解的是本文中所描述之作法可施用於具有變化之幾何形狀、大小及層數的電路設計上。本文中所描述之作法為示範且不限於本文中所描述及顯示之電路設計。
在一些實施例中,所得電路板結構僅為一範例且為其中可設置一電路之一結構的部分。所示基體的進一步範圍可容納各種電路組件,且於各種實施例中可提供具有額外層以容納額外電路組件之額外基體。通常,電路之一部分可安置在一特定層上、且可包括上方及/或下方的接地平面,並且總電路(或系統)的其他部分可能存在於同一層之不同區域處或在其他層上。
因此描述了至少一實施例之若干態樣,應理解的是熟習此項技術者將易於想到各種更改、修改及改良。此等更改、修改及改良意欲作為本揭露內容之一部分且意欲為落於本揭露內容之範疇內。因此,前文描述及圖式係僅作為範例。
10,30:電路
12,32:第一介電層,介電層
14,34:第二介電層,介電層
16,38,40:接合膜層
18,22,44:傳導跡線
20,24,46:焊料凸塊
26,52:傳導性互連
28:斜坡
36:第三介電層,介電層
42,48:接地平面
50:通孔
54:焊料球
下文參照非按比例繪製的隨附圖式討論至少一實施例之各種態樣。圖式被包括來提供例示及對各種態樣及實施例之進一步理解,並且被併入且構成本說明書之一部分,但非意欲作為本揭露內容之限制的一定義。在圖式中,各種圖式中所例示之每一等同或幾乎等同的組件可由類似數字來表示。為清晰性之目的,可能並非每一組件都在每一圖式中標示。圖式中:
圖1為本揭露內容之一實施例之一印刷電路板(PCB)封裝體的截面圖;
圖2為本揭露內容之另一實施例之一PCB封裝體的截面圖;
圖3-5為顯示用來生成圖1中所示之PCB封裝體的一步驟序列的截面圖;以及
圖6-9為顯示用來生成圖2中所示之PCB封裝體的一步驟序列的截面圖。
10:電路
12:第一介電層,介電層
14:第二介電層,介電層
16:接合膜層
18:傳導跡線
20:焊料凸塊
22:傳導跡線
24:焊料凸塊
26:傳導性互連
28:斜坡
Claims (20)
- 一種製造一電路之方法,該方法包含: 提供一第一介電材料片,其包括具有至少一第一傳導跡線的一第一頂表面,以及一第二介電材料片,其包括具有至少一第二傳導跡線的一第二頂表面; 置設一第一焊料凸塊於該至少一第一傳導跡線上; 將該第二介電材料片施加至該第一介電材料片,其間夾置接合膜; 將該第一介電材料片及該第二介電材料片彼此接合;以及 提供一傳導材料,以將在該至少一第一傳導跡線上的該第一焊料凸塊連接至該至少一第二傳導跡線。
- 如請求項1之方法,其進一步包含置設一第二焊料凸塊在該至少一第二傳導跡線上。
- 如請求項2之方法,其進一步包含移除在該第一焊料凸塊與該第二焊料凸塊之間的該第二介電材料片之一部分,以在其間生成一斜坡。
- 如請求項3之方法,其中移除該第二介電材料片之一部分包括使用一研磨方法以移除該部分。
- 如請求項2的方法,其進一步包含移除該第一焊料凸塊及該第二焊料凸塊中至少一者的一部分,以提供用於焊接的一乾淨表面。
- 如請求項5之方法,其中移除該第一焊料凸塊及該第二焊料凸塊中至少一者的一部分包括使用一研磨方法來移除該部分。
- 如請求項1之方法,其中該傳導性互連係藉由一氣溶膠噴射方法來執行,其係組配來利用空氣動力聚焦,以精確地且準確地將電子墨水置設於該第一焊料凸塊與該第二焊料凸塊之間。
- 如請求項1之方法,其中該第一焊料凸塊係位於該第一介電材料片與該第二介電材料片之間。
- 如請求項8之方法,其中該第二傳導跡線包括一接地平面。
- 如請求項9之方法,其進一步包含生成自該第二介電材料片、該第一焊料凸塊及該第一介電材料片穿通的一通孔。
- 如請求項10之方法,其中該傳導材料係施加至該通孔之壁。
- 如請求項11之方法,其中該傳導材料包括安置在該通孔上方、由焊料糊材料形成的一焊料球,該焊料球被回焊使得該焊料糊材料被汲取通過該通孔。
- 如請求項12之方法,其中該焊料糊材料藉由一真空方法被汲取通過該通孔,以塗覆該通孔之壁。
- 如請求項1之方法,其中該第一焊料凸塊包括以鉛為基之焊料或無鉛焊料。
- 如請求項1之方法,其中將該第一介電材料片及該第二介電材料片彼此接合,包括在壓力及溫度下固化該等片材以形成一整體最終產品。
- 一種電路,其包含: 一第一介電材料片,其包括具有至少一第一傳導跡線的一第一頂表面; 一第二介電材料片,其包括具有至少一第二傳導跡線的一第二頂表面,該第二介電材料片係以接合膜接合至該第一介電材料片; 一第一焊料凸塊,其被設置在該至少一第一傳導跡線上;以及 一傳導材料,其係組配來將該至少一第一傳導跡線上的該第一焊料凸塊連接至該至少一第二傳導跡線。
- 如請求項16之電路,其進一步包含該至少一第二傳導跡線上之一第二焊料凸塊。
- 如請求項17之電路,其進一步包含一斜坡,其係藉由移除在該第一焊料凸塊與該第二焊料凸塊之間的該第二介電材料片之一部分所生成。
- 如請求項16之電路,其中該第一焊料凸塊係位於該第一介電材料片與該第二介電材料片之間,該電路進一步包含自該第二介電材料片、該第一焊料凸塊及該第一介電材料片穿通的一通孔。
- 如請求項19之電路,其中該傳導材料係施加至該通孔之壁。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/898,930 US11122692B1 (en) | 2020-06-11 | 2020-06-11 | Preparation of solder bump for compatibility with printed electronics and enhanced via reliability |
US16/898,930 | 2020-06-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202147937A true TW202147937A (zh) | 2021-12-16 |
Family
ID=76197594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110117370A TW202147937A (zh) | 2020-06-11 | 2021-05-13 | 用於與印刷電子電路相容且增強通孔可靠度之焊料凸塊的製備技術 |
Country Status (7)
Country | Link |
---|---|
US (2) | US11122692B1 (zh) |
EP (1) | EP4136942A1 (zh) |
JP (1) | JP2023529894A (zh) |
KR (1) | KR20230018480A (zh) |
CN (1) | CN115702603A (zh) |
TW (1) | TW202147937A (zh) |
WO (1) | WO2021252111A1 (zh) |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3082327A (en) * | 1960-12-08 | 1963-03-19 | Ibm | Interconnected printed circuit boards |
US5543586A (en) * | 1994-03-11 | 1996-08-06 | The Panda Project | Apparatus having inner layers supporting surface-mount components |
US5675180A (en) * | 1994-06-23 | 1997-10-07 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments |
JPH08314113A (ja) * | 1995-05-17 | 1996-11-29 | Fujitsu Ltd | マスク及びこれを使用して形成されるプリント基板 |
US6267650B1 (en) * | 1999-08-09 | 2001-07-31 | Micron Technology, Inc. | Apparatus and methods for substantial planarization of solder bumps |
US6501663B1 (en) * | 2000-02-28 | 2002-12-31 | Hewlett Packard Company | Three-dimensional interconnect system |
JP2006303408A (ja) * | 2004-09-09 | 2006-11-02 | Seiko Epson Corp | 電子装置及びその製造方法 |
JP2008219348A (ja) * | 2007-03-02 | 2008-09-18 | Epson Toyocom Corp | 圧電デバイスの製造方法および圧電デバイス |
US8723332B2 (en) * | 2007-06-11 | 2014-05-13 | Invensas Corporation | Electrically interconnected stacked die assemblies |
WO2010001715A1 (ja) * | 2008-06-30 | 2010-01-07 | コニカミノルタホールディングス株式会社 | 配線形成方法 |
CN103318838B (zh) * | 2013-05-24 | 2015-10-14 | 厦门大学 | 一种应用于微机电系统器件的真空封装方法 |
JP6600353B2 (ja) * | 2014-09-24 | 2019-10-30 | コーニンクレッカ フィリップス エヌ ヴェ | プリント回路基板およびプリント回路基板配置 |
US10091888B2 (en) * | 2016-02-02 | 2018-10-02 | Northrop Grumman Systems Corporation | Large-scale reconfigurable electronics using low cost nanoparticle ink printing method |
JP2018156990A (ja) * | 2017-03-15 | 2018-10-04 | 株式会社東芝 | モジュール、電子機器、及び配線板 |
US20190150296A1 (en) * | 2017-11-10 | 2019-05-16 | Raytheon Company | Additive manufacturing technology microwave vertical launch |
WO2019168996A1 (en) * | 2018-02-28 | 2019-09-06 | Raytheon Company | Additive manufacturing technology (amt) low profile signal divider |
US10631405B1 (en) * | 2019-09-20 | 2020-04-21 | Raytheon Company | Additive manufacturing technology (AMT) inverted pad interface |
-
2020
- 2020-06-11 US US16/898,930 patent/US11122692B1/en active Active
-
2021
- 2021-05-06 WO PCT/US2021/031134 patent/WO2021252111A1/en unknown
- 2021-05-06 KR KR1020227046265A patent/KR20230018480A/ko unknown
- 2021-05-06 JP JP2022575755A patent/JP2023529894A/ja active Pending
- 2021-05-06 CN CN202180041027.3A patent/CN115702603A/zh active Pending
- 2021-05-06 EP EP21729118.6A patent/EP4136942A1/en active Pending
- 2021-05-13 TW TW110117370A patent/TW202147937A/zh unknown
- 2021-09-02 US US17/465,292 patent/US20210400820A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2023529894A (ja) | 2023-07-12 |
KR20230018480A (ko) | 2023-02-07 |
US11122692B1 (en) | 2021-09-14 |
WO2021252111A1 (en) | 2021-12-16 |
US20210400820A1 (en) | 2021-12-23 |
CN115702603A (zh) | 2023-02-14 |
EP4136942A1 (en) | 2023-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9040837B2 (en) | Wiring board and method for manufacturing the same | |
KR101116712B1 (ko) | 적층 배선 기판 및 그 제조 방법 | |
JP4175351B2 (ja) | 凹凸多層回路板モジュール及びその製造方法 | |
US8299371B2 (en) | Circuitized substrate with dielectric interposer assembly and method | |
US20090241332A1 (en) | Circuitized substrate and method of making same | |
US20130194764A1 (en) | Wiring board and method for manufacturing the same | |
JP7151784B2 (ja) | 樹脂多層基板および電子機器 | |
US20140009899A1 (en) | Wiring substrate | |
JP7291292B2 (ja) | アディティブ製造技術(amt)反転パッドインタフェース | |
JP5958558B2 (ja) | 樹脂多層基板 | |
US11122692B1 (en) | Preparation of solder bump for compatibility with printed electronics and enhanced via reliability | |
US8493173B2 (en) | Method of cavity forming on a buried resistor layer using a fusion bonding process | |
US11171101B2 (en) | Process for removing bond film from cavities in printed circuit boards | |
JPH03120892A (ja) | 多層プリント配線板及びその製造方法 | |
CN215453372U (zh) | 树脂多层基板 | |
CN216531888U (zh) | 树脂多层基板 | |
US11564313B2 (en) | Wiring body and method for manufacturing same | |
JP2002319760A (ja) | 配線基板の製造方法 | |
KR200412591Y1 (ko) | 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판 | |
JP2003324277A (ja) | 配線基板およびその製造方法 | |
JP2003046252A (ja) | 配線基板の製造方法 | |
JP2003031942A (ja) | 配線基板の製造方法 | |
JP2015032817A (ja) | ビア付き配線基板の製造方法および多層配線基板 |