JP2003324277A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法

Info

Publication number
JP2003324277A
JP2003324277A JP2002129088A JP2002129088A JP2003324277A JP 2003324277 A JP2003324277 A JP 2003324277A JP 2002129088 A JP2002129088 A JP 2002129088A JP 2002129088 A JP2002129088 A JP 2002129088A JP 2003324277 A JP2003324277 A JP 2003324277A
Authority
JP
Japan
Prior art keywords
layer
wiring layer
wiring
core substrate
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002129088A
Other languages
English (en)
Other versions
JP3786894B2 (ja
Inventor
Sumio Ota
純雄 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2002129088A priority Critical patent/JP3786894B2/ja
Publication of JP2003324277A publication Critical patent/JP2003324277A/ja
Application granted granted Critical
Publication of JP3786894B2 publication Critical patent/JP3786894B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】コア基板の片面にのみビルドアップ層を有し且
つかかるビルドアップ層とファインパターンの配線層と
を含み全体が反ることなく平坦性および信頼性が確保さ
れた配線基板およびその製造方法を提供する。 【解決手段】表面2aおよび裏面2bを有し、かかる表
面2aに表面配線層8を有し且つ裏面2bに裏面配線層
9を有するコア基板2と、かかるコア基板2の表面2a
上方に絶縁層10,16および配線層14,20を含む
ビルドアップ層BUと、を備え、上記表面配線層8にお
ける上記コア基板2との接触面3aの表面粗さは、上記
裏面配線層9における上記コア基板2との接触面4aの
表面粗さよりも小さい、配線基板1。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コア基板の表面上
方のみ(片面)にビルドアップ層を有する配線基板および
その製造方法に関する。
【0002】
【従来の技術】近年、低コスト化の要請に応じ、コア基
板の表面(片面)上方にのみ複数の絶縁層および複数の配
線層を交互に積層したビルドアップ層を形成する配線基
板が提案されている。しかしながら、コア基板の表面上
のみ(片面)にビルドアップ層を形成した場合、かかるコ
ア基板の表面に形成した表面配線層と上記ビルドアップ
層を形成する複数の配線層および複数の絶縁層とからな
る表面側と、コア基板の裏面に形成した裏面配線層およ
びソルダーレジスト層からなる裏面側との間では、当該
コア基板を挟んで熱膨張率に差が生じる。
【0003】
【発明が解決すべき課題】この結果、得られる配線基板
全体が、上記ビルドアップ層寄りに反る、即ちビルドア
ップ層の中央付近が凹むため、かかるビルドアップ層の
平坦性が確保できなくなると共に、当該ビルドアップ層
の表面上に実装すべきICチップや半導体素子などの電
子部品が実装できなくなる、という問題があった。ま
た、ビルドアップ層が形成されないコア基板の裏面に形
成する配線層は、外気に触れ易くなり、電気的信頼性が
低下するおそれがある、という問題もあった。本発明
は、以上に説明した従来の技術における問題点を解決
し、コア基板の片面にのみビルドアップ層を有し且つか
かるビルドアップ層とファインパターンの配線層とを含
み全体が反ることなく平坦性および信頼性が確保された
配線基板およびその製造方法を提供する、ことを課題と
する。
【0004】
【課題を解決するための手段】本発明は、上記課題を解
決するため、コア基板の表面および裏面に個別に形成す
る表面配線層と裏面配線層との表面粗さを相違させる、
ことに着想して成されたものである。即ち、本発明の配
線基板(請求項1)は、表面および裏面を有し、かかる表
面に表面配線層を有し且つ裏面に裏面配線層を有するコ
ア基板と、かかるコア基板の表面上方に複数の絶縁層お
よび複数の配線層を含むビルドアップ層と、を備え、上
記表面配線層における上記コア基板との接触面の表面粗
さは、上記裏面配線層における上記コア基板との接触面
の表面粗さよりも小さい、ことを特徴とする。
【0005】これによれば、裏面配線層は、表面配線層
に比べてコア基板と強固に密着し、且つその中央部付近
に向けて収縮し易くなる。このため、裏面配線層の電気
的特性が安定する。また、コア基板の表面に形成した表
面配線層および上記ビルドアップ層を形成する複数の配
線層および複数の絶縁層からなる表面側と、コア基板の
裏面に形成した裏面配線層およびソルダーレジスト層か
らなる裏面側との熱膨張の差をなくすか、小さくするこ
とができる。従って、配線基板全体が、従来のようにビ
ルドアップ層寄りに反る、即ちビルドアップ層の中央付
近が凹む事態を防止または抑制できるため、当該ビルド
アップ層の平坦性が確保できると共に、複数の配線層も
ファインパターンとなる。しかも、配線基板の表面(第
1主面)上に実装すべきICチップや半導体素子などを
容易に実装することが可能となる。尚、上記コア基板に
は、単一の絶縁層からなる形態の他、複数の絶縁層とそ
の間に配置した配線層とを有する多層基板の形態も含ま
れる。また、配線基板には、上記コア基板の表面および
裏面の間を貫通する貫通孔内またはコア基板の裏面側に
開口する凹部内に電子部品(チップコンデンサ、ICチ
ップなど)を実装または内蔵する形態も含まれる。
【0006】付言すれば、本発明には、表面および裏面
を有し、かかる表面に表面配線層を有し且つ裏面に裏面
配線層を有するコア基板と、かかるコア基板の表面およ
び裏面間を貫通し且つ上記表面配線層と裏面配線層とを
接続するスルーホール導体と、上記コア基板の表面上方
に複数の絶縁層および複数の配線層を含むビルドアップ
層と、を備え、上記表面配線層における上記コア基板と
の接触面の表面粗さは、上記裏面配線層における上記コ
ア基板との接触面の表面粗さよりも小さい、配線基板も
含まれ得る。
【0007】また、本発明には、前記コア基板の表面に
接触する前記表面配線層の表面粗さ(Rz:十点平均粗
さ)は3〜7μmの範囲にあり、上記コア基板の裏面に
接触する前記裏面配線層の表面粗さ(Rz)は6〜10μ
mの範囲にある、配線基板(請求項2)も含まれる。これ
によれば、裏面配線層は、表面配線層に比べてコア基板
と高いピール強度をもって強固に密着するため、平坦な
ビルドアップ層およびその内部にファインパターンの配
線層を有する配線基板とすることが一層確実になる。
尚、表面配線層の表面粗さは、3μm未満にするとコア
基板との密着性が十分に得られず、一方、7μm超とす
るとビルドアップ配線をファインパターンとしにくくな
るため、上記範囲とした。また、裏面配線層の表面粗さ
は、6μm未満にするとコア基板との密着性が不足し始
め、一方、10μm超とするとコア基板の裏面付近にお
けるピール強度が低下し始める。しかも、裏面絶縁層の
パターン形成時の(例えば公知のサブトラクティブ法に
よる)エッチング残りの発生、およびパターン形成時の
平滑性の喪失、あるいはビルドアップ層側に発生する反
りの矯正力の低下が起こるため、上記範囲としたもので
ある。更に、表面配線層と裏面配線層との間における表
面粗さの差は、3μm以上とすることにより、上述した
効果を確保することができる。
【0008】一方、本発明の配線基板の製造方法(請求
項3)は、表面および裏面を有するコア基板において、
かかる表面に表面配線層を形成し且つ裏面に裏面配線層
を形成する工程と、上記コア基板の表面上方に複数の絶
縁層および複数の配線層を含むビルドアップ層を形成す
るビルドアップ工程と、を含む配線基板の製造方法であ
って、上記コア基板の表面および裏面に予め形成され且
つ上記表面配線層の一部または上記裏面配線層の一部と
なる一対の金属箔のうち、かかるコア基板の表面に形成
した金属箔の表面粗さは、かかるコア基板の裏面に形成
した金属箔の表面粗さよりも小さく設定されている、こ
とを特徴とする。これによれば、裏面配線層は表面配線
層に比べてコア基板と強固に密着し、その電気的信頼性
が確保できると共に、平坦なビルドアップ層およびファ
インパターンの配線層を有する配線基板を、確実に提供
することが可能となる。尚、上記金属箔には、銅箔のほ
か、純アルミニウム系のアルミ箔も含まれる。
【0009】また、本発明には、前記コア基板の表面の
金属箔の表面粗さ(Rz)は3〜7μmの範囲にあり、上
記コア基板の裏面の金属箔の表面粗さ(Rz)は6〜10
μmの範囲にある、配線基板の製造方法を含めることも
可能である。これによる場合、裏面配線層は表面配線層
に比べてコア基板に高いピール強度をもって強固に密着
し、平坦なビルドアップ層およびその内部にファインパ
ターンの配線層を有する配線基板を提供するすることが
一層確実にし得る。尚、表面の金属箔の表面粗さを、3
μm未満にするとコア基板2との密着性が不足し、一
方、7μm超とするとビルドアップ配線をファインパタ
ーンとしにくくなるため、上記範囲とした。また、裏面
の金属箔の表面粗さを、6μm未満にするとコア基板と
の密着性が不足し始め、一方、10μm超とするとコア
基板の裏面付近におけるピール強度が低下し始めるた
め、上記範囲としたものである。
【0010】更に、本発明には、前記コア基板は、複数
のコア基板を有するパネル内の製品単位であり、前記表
面の金属箔および前記裏面の金属箔は上記パネルの表面
と裏面における複数の製品単位にわたり形成されてい
る、配線基板の製造方法(請求項4)も含まれる。これに
よれば、前記配線基板を一層効率良く製造可能となる。
尚、前記ビルドアップ工程は、表面配線層および裏面配
線層を形成した一対のコア基板を、離型シートなどを介
して厚み方向に積層した状態で行うと、一層平坦なビル
ドアップ層を形成することができる。しかも、かかる工
程を、複数のコア基板をそれぞれ含む一対のパネル同士
を積層した状態で行うと、一層平坦なビルドアップ層を
形成することが確実且つ効率良く行える。
【0011】
【発明の実施の形態】以下において、本発明の実施に好
適な形態を図面と共に説明する。図1(A)は、本発明の
配線基板1における主要部の断面を示す。かかる配線基
板1は、図1(A)に示すように、表面2aおよび裏面2
bを有するコア基板2と、かかるコア基板2の表面2a
に形成した表面配線層8と、コア基板2の表面2aの上
方に形成されたビルトアップ層BUと、コア基板の裏面
2bに形成した裏面配線層9と、を備えている。コア基
板2は、厚さ約800μmのガラス−エポキシ樹脂から
なる単一の絶縁層である。図1(A)に示すように、コア
基板2には、その表面2aと裏面2bとの間を貫通する
複数のスルーホール5と、それらの内側に位置する銅メ
ッキ製のスルーホール導体6および充填樹脂7と、が形
成されている。尚、各スルーホール導体6は、上記表面
配線層10と裏面配線層11との間を接続する。また、
表面配線層8および裏面配線層9の厚みは、約25μm
である。
【0012】図1(B)に示すように、表面配線層8にお
いて、コア基板2の表面2aと接触する接触面3aの表
面粗さ(Rz:十点平均粗さ)は、3〜7μmと比較的平
滑で且つ緻密である。一方、図1(C)に示すように、裏
面配線層9において、コア基板2の裏面2bと接触する
接触面4aの表面粗さ(Rz)は、6〜10μmと比較的
粗とされている。表面配線層8の接触面3aと裏面配線
層9の接触面4aとの表面粗さ(Rz)の差は、3〜7μ
mである。かかる表面配線層8の接触面3aおよび裏面
配線層8の接触面4aの各表面粗さ(Rz)は、後述する
ように、予めコア基板2の表面2aおよび裏面2bに貼
り付けられる銅箔(金属箔)の表面粗さによるものであ
る。
【0013】図1(A)に示すように、コア基板2の表面
2aの上方には、絶縁層10,16および銅メッキ製の
配線層14,20(厚さ約15μm)を交互に積層したビ
ルトアップ層BUが形成されている。絶縁層10,16
は、厚さが約30μmの無機フィラを含むエポキシ系樹
脂からなり、これらの適所には、表面配線層8、配線層
14,20の相互間を接続するビア導体(フィルドビア
導体)12,18が形成されている。また、絶縁層16
および配線層20の上には、厚さが約25μmのソルダ
ーレジスト層(絶縁層)22が形成されている。
【0014】図1(A)に示すように、配線層20上の適
所には、第1主面23よりも高く突出するハンダバンプ
(IC接続端子)24が複数形成される。かかるハンダバ
ンプ24は、Sn−Ag系、Pb−Sn系、Sn−Ag
−Cu系、Sn−Cu系、Sn−Zn系など(本実施形
態ではSn−Ag系)の低融点合金からなり、第1主面
23上に実装されるICチップ(電子部品)25の接続端
子(図示せず)と個別に接続される。尚、複数のハンダバ
ンプ24とICチップ25の接続端子とは、図示しない
アンダーフィル材により埋設され且つ保護される。
【0015】図1(A)に示すように、コア基板2の裏面
2bおよび裏面配線層9の下には、厚さが約25μmの
ソルダーレジスト層(絶縁層)11が形成される。裏面配
線層9から延び且つソルダーレジスト層11に形成した
開口部15内から第2主面13側に露出する配線17
は、その表面にNiメッキ膜およびAuメッキ膜が被覆
され、当該配線基板1自体を搭載する図示しないマザー
ボードなどのプリント基板との接続端子として活用され
る。尚、配線17には、ハンダボールや銅系または鉄系
合金からなるピンなどを接合しても良い。
【0016】以上のような配線基板1によれば、コア基
板2の表面2aに形成した表面配線層8の接触面3aの
表面粗さが、裏面2bに形成した裏面配線層9の接触面
4aよりも小さく設定されている。このため、表面配線
層8と前記ビルドアップ層BUを形成する複数の配線層
14,20および複数の絶縁層10,16とからなる表
面側と、コア基板2の裏面2bに形成した裏面配線層9
およびソルダーレジスト層11からなる裏面側との熱膨
張の差をなくすか、小さくできる。この結果、配線基板
1全体が、表面側のビルドアップ層BU寄りに反る変形
を防止または抑制できるため、当該ビルドアップ層BU
の平坦性が確保できる。しかも、ビルドアップ層BUの
配線層14,20をファインパターンにできると共に、
当該配線基板1の第1主面23上にICチップ25や半
導体素子などを容易に実装することが可能となる。ま
た、裏面配線層9は、コア基板2の裏面2bに密着する
ため、電気的特性の信頼性を確保できる。従って、信頼
性の高い配線基板1となる。
【0017】ここで、前記配線基板1の製造方法につい
て説明する。図2(A)に示すように、コア基板2は、そ
の表面2aに厚さ約15μmの銅箔(金属箔)3が、その
裏面2bにはほぼ同じ厚さの銅箔(金属箔)4が予め貼り
付けられている。図2(α)に示すように、銅箔3の表面
粗さ(Rz)は、3〜7μmの範囲内と、比較的平滑で且
つ緻密である。このため、銅箔3は、コア基板2の表面
2aと接触する接触面3aにおいて、所要のピール強度
でコア基板2と密着している。一方、図2(β)に示すよ
うに、銅箔4の表面粗さ(Rz)は、6〜10μmの範囲
内と比較的粗であり、銅箔3,4間の表面粗さの差は、
3〜7μmである。このため、銅箔4は、コア基板2の
裏面2bと接触する接触面4aにおいて、高いピール強
度により、かかるコア基板2に強固に密着している。
尚、上記図2(α),図2(β)は、図2(A)中の一点鎖線
部分α,βの拡大図である。
【0018】上記コア基板2の所定の位置にレーザを照
射するか、細径のドリルにて穿孔する。その結果、図2
(B)に示すように、コア基板2における表面2aと裏面
2bとの間を貫通し且つ内径が約100μmのスルーホ
ール5が複数形成される。次に、複数のスルーホール5
を有するコア基板2の全面に対し、無電解銅メッキおよ
び電解銅メッキを施す。尚、各スルーホール5の内壁に
は、予めPdを含むメッキ触媒を塗布しておく。また、
上記スルーホール5の穿孔および銅メッキは、複数のコ
ア基板2(製品単位)を含むパネル(多数個取りの基板)の
状態で行っても良い。その結果、図2(C)に示すよう
に、各スルーホール5の内壁表面に沿って厚みが約15
μmのスルーホール導体6がそれぞれ形成される。ま
た、銅箔3,4は、厚めの銅メッキ層3c,4c(便宜
上厚みは銅箔3,4と同じとする)となる。この際、銅
メッキ層3c,4cには、前記接触面3a,4aが残る
が、これらと反対側の外側面3b,4bの表面粗さは、
上記メッキで平滑化される。
【0019】次いで、図3(A)に示すように、各スルー
ホール導体6の内側に、シリカフィラなどの無機フィラ
入りのエポキシ系樹脂からなる充填樹脂7を充填する。
尚、充填樹脂7に替え、多量の金属粉末を含む導電性樹
脂または金属粉末を含む非導電性樹脂を用いても良い。
更に、表面2aおよび裏面2bの前記銅メッキ層3c,
4cの上に、全面銅メッキを行い且つ充填樹脂7の表面
に蓋メッキを行う。そして、公知のフォトリソグラフィ
技術により、所定のパターンを有する図示しないエッチ
ングレジストを形成した後、かかるエッチングレジスト
のパターン間の隙間から露出する銅メッキ層3c,4c
をエッチング(公知のサブトラクティブ法)する。
【0020】その結果、図3(A)に示すように、コア基
板2の表面2aおよび裏面2bに、上記レジストのパタ
ーンに倣った表面配線層8または裏面配線層9が形成さ
れる。この表面配線層8や裏面配線層9の厚みは約15
μmである。尚、充填樹脂7の表面の真上にビア導体を
形成しない場合には、上記蓋メッキを省いても良い。次
に、図3(B)に示すように、表面配線層8および裏面配
線層9を形成したコア基板2における裏面2bおよび裏
面配線層9の下に、エポキシ樹脂を主成分とする厚みが
約25μmのソルダーレジスト層(絶縁層)11を形成す
る。そして、図3(C)に示すように、一対のコア基板
2,2を、それぞれのソルダーレジスト層11を対向さ
せ、離型シートrを挟んで積層し且つ固定する。かかる
離型シートrには、例えば一対のフィルム間に熱可塑性
樹脂からなるクッション材を挟み且つその周縁で上記フ
ィルムにより密封したシート状のものが用いられる。
尚、上記クッション材には、柔軟性(弱い弾性)を有する
熱可塑性樹脂(商品名:パコタンプラス)を用いる。ま
た、かかるクッション材には、PETフィルムや、フッ
素樹脂(テフロン:登録商標)シートなどを使用しても良
い。
【0021】次いで、図4(A)に示すように、何れかの
コア基板2の表面2aの上方に、絶縁層10を形成し且
つ表面配線層8上の所定の位置にフィルドビア導体12
を形成する。これ以降は、ビルドアップ層BUを絶縁層
10など共に形成する絶縁層16、配線層14,20、
フィルドビア導体18、ソルダーレジスト層22を公知
のビルドアップ工程(セミアディティブ法、フルアディ
ティブ法、サブトラクティブ法、フィルム状樹脂材料の
ラミネートによる絶縁層の形成、フォトリソグラフィ技
術など)により形成する(ビルドアップ工程)。また、配
線層20上には、第1主面23よりも高く突出するハン
ダバンプ24を複数形成する。尚、残りのコア基板2の
表面2aの上方にも、上記同様にしてビルドアップ層B
Uなどを形成する。また、以上のビルドアップ工程は、
複数のコア基板2を有する一対のパネル(多数個取り用
パネル)を互いに積層した状態で行っても良い。
【0022】そして、図4(B)に示すように、離型シー
トrを除去して個別に分離したビルドアップ層BUなど
を有するコア基板2の裏面2b下におけるソルダーレジ
スト層11に対しレーザ加工などを行って、かかるソル
ダーレジスト層11における所定の位置に開口部15を
形成する。裏面配線層9から延び且つ開口部15内から
第2主面13側に露出する配線17は、その表面にNi
メッキ膜およびAuメッキ膜が被覆され、当該配線基板
1自体を搭載する図示しないマザーボードなどのプリン
ト基板との接続端子となる。これにより、図4(B)に示
すように、前記ICチップ25を実装する直前の配線基
板1を得ることができる。
【0023】以上のような配線基板1の製造方法によれ
ば、表面配線層8におけるコア基板2との接触面3aの
表面粗さは、裏面配線層9におけるコア基板2との接触
面4aの表面粗さよりも小さくされている。このため、
裏面配線層9は、表面配線層8よりも高いピール強度に
よりコア基板2に密着し、その電気的特性が安定すると
共に、コア基板2の裏面2bの中央付近に向けて収縮し
ようとする応力を有する。これにより、コア基板2の表
面2a上方に、絶縁層10,16および配線層14,2
0からなるビルドアップ層BUを形成しても、第1主面
23側が凹む反りをなくすか、小さくできる。しかも、
一対のコア基板2,2を積層した状態でビルドアップ工
程を行うため、上記反りを抑えて平坦としたビルドアッ
プ層BUを一層確実に形成することができる。従って、
反り変形がなく、平坦なビルドアップ層BUを有すると
共に、ICチップ25などの実装も容易に行え且つ信頼
性の安定した配線基板1を確実に提供することができ
る。
【0024】図5(A)は、前記配線基板1の応用形態の
配線基板1aにおける断面を示す。配線基板1aは、図
5(A)に示すように、多層基板のコア基板Kと、かかる
コア基板Kの表面26aに形成した表面配線層8と、コ
ア基板Kの表面26aの上方に形成したビルトアップ層
BUと、コア基板Kの裏面27aに形成した裏面配線層
9と、を備えている。図5(A)に示すように、コア基板
Kは、絶縁層2と、その表面2aや裏面2b上に形成し
た配線層28,29と、これらの上に形成した絶縁層2
6,27と、からなる多層基板である。絶縁層2は、平
面視がほぼ正方形で且つ厚みが500μm未満のガラス
クロスまたはガラス繊維入りのエポキシ樹脂からなる。
また、配線層28,29は、厚さ10数μmの銅メッキ
層であり、絶縁層26,27は、ガラスフィラなどの無
機フィラを含む厚さ数10μmのエポキシ系樹脂からな
る。かかるコア基板K全体の厚みは、約600〜800
μmである。
【0025】図5(B)に示すように、配線層28および
表面配線層8は、絶縁層2,26の表面2a,26aと
の接触面28a,8aの表面粗さ(Rz)が3〜7μmと
比較的平滑である。一方、図5(C)に示すように、配線
層29および裏面配線層9は、絶縁層2,27の裏面2
b,27bとの接触面29a,9aの表面粗さ(Rz)が
6〜10μmと比較的粗である。表面配線層8などの接
触面28a,8aと裏面配線層9などの接触面29a,
9aとの表面粗さ(Rz)の差は3〜7μmである。この
結果、配線層29および裏面配線層9は、絶縁層2,2
7に高いピール強度をもって密着するため、コア基板K
を、その裏面27bの中央部付近に引っ張る収縮応力を
生じると共に、それらの電気的特性も安定し易くなる。
【0026】図5(A)に示すように、コア基板Kの表面
26a上方には、前記と同様の表面配線層8、ビルドア
ップ層BU、ソルダーレジスト層22、およびハンダバ
ンプ24が形成され、コア基板Kの裏面27a下方に
は、前記同様の裏面配線層9、ソルダーレジスト層1
1、開口部15、および配線17が形成されている。以
上のような配線基板1aを得るには、絶縁層2の表面2
aおよび裏面2bに予め貼り付けた異なる表面粗さの銅
箔に対し、フォトリソグラフィ技術を施し、配線層2
8,29を形成した後、これらの上にエポキシ系樹脂の
フイルムを貼り付けて絶縁層26,27を形成し、先ず
コア基板Kを形成する。
【0027】次に、図5(A)に示すように、コア基板K
の所定の位置に、前記同様のスルーホール5、スルーホ
ール導体6、および充填樹脂7を形成する。この際、ス
ルーホール導体6は、その中間で配線層28,29とそ
れぞれ接続される。上記コア基板Kの表面26aに、表
面粗さの小さい銅箔を貼り付けた後、この上に電解銅メ
ッキを施し且つフォトリソグラフィ技術により、前記同
様の厚みを有する表面配線層8を形成する。また、コア
基板Kの裏面27bにも、予め表面粗さの大きな銅箔を
貼り付け、且つ表面26aにメッキガード(例えばドラ
イフィルムなど)を施した後、電解銅メッキなどを施し
て、裏面配線層9を形成する。この後は、前記図4(A)
に示したビルドアップ工程などを施すことにより、図5
(A)に示す配線基板1aが得られる。以上のような配線
基板1aによれば、前記配線基板1と同様の平坦なビル
ドアップ層BUが得られると共に、コア基板Kにも配線
層28,29が内蔵されているため、内部の配線密度を
高くすることができる。
【0028】図6(A)は、異なる形態の配線基板30に
おける主要部の断面を示す。かかる配線基板30は、図
6(A)に示すように、多層基板のコア基板K、その表面
37に形成した表面配線層50、コア基板Kの表面37
の上方に形成したビルドアップ層BU、コア基板Kの裏
面34に形成され且つ表面配線層50よりも厚い裏面配
線層51、およびコア基板Kの裏面34側に開口する凹
部31、を含む。コア基板Kは、比較的厚肉の第1の絶
縁層32および比較的薄肉の第2の絶縁層36から形成
される。第1の絶縁層32は、表面33および裏面34
を有する厚さが約800μmのガラス−エポキシ樹脂か
らなり、その中央付近には、凹部31が穿設されてい
る。第2の絶縁層36は、表面37および裏面38を有
する厚さ約200μmのガラス−エポキシ樹脂からな
り、その中央付近には、直径約100μmのスルーホー
ル47が複数貫通する。スルーホール47の内側には、
銅メッキ製のスルーホール導体48と充填樹脂49とが
形成されている。
【0029】図6(A)に示すように、第1の絶縁層32
と第2の絶縁層36とは、厚みが約60μmの接着性を
有するプリプレグ(接着層)40を介して貼り合わされる
ことにより、積層されている。尚、凹部31は、予め第
1の絶縁層32をプレス加工して形成され、平面視で縦
・横それぞれ約14mmずつのほぼ正方形を呈する。図
6(A)の左右に示すように、上記凹部31の周囲におけ
る第1の絶縁層32および第2の絶縁層36には、直径
が約100μmの複数のスルーホール43が貫通すると
共に、各スルーホール43の内側には、銅メッキ製で長
いスルーホール導体44および充填樹脂45が形成され
ている。
【0030】また、図6(A)に示すように、第2の絶縁
層36の裏面38には、所定パターンを有して銅製で且
つ厚みが約15μmである銅メッキ製の配線層41,4
6が形成され、配線層(電子部品接続配線)46はスルー
ホール導体48の下端と、配線層41はスルーホール導
体44の中間と接続されている。第1の絶縁層32の表
面33にも、上記同様の所定パターンおよび厚みを有す
る銅メッキ製の配線層42が形成され、且つスルーホー
ル導体44の中間と接続されている。更に、図6(A)に
示すように、コア基板Kの表面37には、所定パターン
を有し銅メッキ製で厚みが約15〜25μm(本実施形
態では20μm)の表面配線層50が形成され、スルー
ホール導体44,48の上端と接続されている。かかる
表面配線層50は、図6(B)に示すように、第2の絶縁
層36の表面37に予め貼り付けた銅箔の上に銅メッキ
層を形成したもので、第2の絶縁層36に面接触する接
触面50aの表面粗さ(Rz)が3〜7μmと比較的平滑
である。
【0031】図6(A)に示すように、コア基板Kの表面
37と配線層50との上方には、エポキシ系樹脂の絶縁
層54,60および配線層58,64を交互に積層した
ビルドアップ層BUが形成される。絶縁層54,60に
は、表面配線層50、配線層58,64の間を相互に接
続するフィルドビア導体56,62が形成される。絶縁
層60および配線層64の上には、最上層のソルダーレ
ジスト層(絶縁層)66が形成される。尚、絶縁層54な
どの厚みは約30μmで、ソルダーレジスト層66の厚
みは約25μmである。 図6(A)に示すように、配線層64上の所定の位置に
は、第1主面(表面)67よりも高く突出する複数のハン
ダバンプ(ICチップ接続端子)68が個別に形成され
る。かかるハンダバンプ68は、第1主面67上に実装
する図示しないICチップ(半導体素子)の接続端子と個
別に接続される。上記バンプ68は、Sn−Ag系、P
b−Sn系、Sn−Ag−Cu系、Sn−Cu系、Sn
−Zn系など(本実施形態ではSn−Ag系)の低融点合
金からなる。
【0032】また、図6(A)に示すように、第1の絶縁
層32および第2の絶縁層36により形成される凹部3
1には、複数のチップコンデンサ(電子部品)70が実装
される。上記コンデンサ70は、両側面の上端および下
端に突出する電極72を図6(A)の前後方向に沿って複
数有し、例えばチタン酸バリウムを主成分とする誘電体
層および内部電極となるNi層を交互に積層したセラミ
ックスコンデンサで、3.2mm×1.6mm×0.7
mmのサイズである。かかるコンデンサ70の上端の電
極72は、図示しないハンダを介してスルーホール導体
48の下端に位置する配線層46と接続されている。一
方、コンデンサ70における下端の電極72は、裏面配
線層51とほぼ同じ高さに位置する。
【0033】図6(A)に示すように、コア基板Kの裏面
34には、厚さ約20μmの裏面配線層51がほぼ全面
に形成される。裏面配線層51は、第1の絶縁層32の
裏面34に予め貼り付けた銅箔上に銅メッキ層を形成し
たもので、図6(C)に示すように、第1の絶縁層32に
接触する接触面51aの表面粗さ(Rz)が6〜10μm
と比較的粗で且つ表面配線層50の接触面50aよりも
3〜7μm粗である。図6(A)に示すように、コア基板
Kの裏面34と裏面配線層51の下側には、前記同様の
厚みを有するソルダーレジスト層(絶縁層)52が形成さ
れ、裏面配線層51から延び且つ第2主面69側に開口
する開口部53の底部には配線51aが露出する。かか
る配線51aは、表面にNiおよびAuメッキ膜が被覆
され、当該配線基板30自体を搭載する図示しないマザ
ーボードなどのプリント基板との接続端子として活用さ
れる。尚、配線51aには、ハンダボールや銅系または
鉄系合金からなるピンなどを接合しても良い。また、前
記コンデンサ70の下端の電極72も、ハンダボールな
どを介してマザーボードなどと接続しても良い。
【0034】以上のような配線基板30によれば、前記
配線基板1,1aと同様に平坦なビルドアップ層BUが
得られ、且つ裏面配線層51の電気的特性が安定すると
共に、コア基板Kの凹部31にチップコンデンサ70が
実装されているため、第1主面67上に実装するICチ
ップなどとの配線経路を短くでき、クロストークノイズ
を低減し、安定した導通が取れる。また、上記チップコ
ンデンサ70を直にプリント基板などに接続することも
容易となる。尚、前記凹部31の面積は、平面視におい
てコア基板Kの約40%以下の面積比とすることが、表
面粗さが異なる表面配線層50および裏面配線層51に
よる前記効果を得る上で望ましい。また、凹部31内で
各チップコンデンサ70を、その下端の電極72を除い
て埋め込み樹脂によりモールドして内蔵しても良い。
【0035】本発明は以上において説明した形態に限定
されるものではない。前記コア基板Kは、単一の絶縁層
からなるものとし、その裏面側に開口する凹部31をル
ータ(座ぐり)加工により形成したものを用いても良い。
前記コア基板2やコア基板Kの絶縁層32,36の材質
は、前記ガラス−エポキシ樹脂系の複合材料の他、ビス
マレイミド・トリアジン(BT)樹脂、エポキシ樹脂、同
様の耐熱性、機械強度、可撓性、加工容易性などを有す
るガラス織布や、ガラス織布などのガラス繊維とエポキ
シ樹脂、ポリイミド樹脂、またはBT樹脂などの樹脂と
の複合材料であるガラス繊維−樹脂系の複合材料を用い
ても良い。あるいは、ポリイミド繊維などの有機繊維と
樹脂との複合材料や、連続気孔を有するPTFEなど3
次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂
を含浸させた樹脂−樹脂系の複合材料などを用いること
も可能である。
【0036】また、前記表面配線層8などや、スルーホ
ール導体6などの材質は、前記Cuの他、Ag、Ni、
Ni−Au系などにしても良く、あるいは、これら金属
のメッキ層を用いず、導電性樹脂を塗布するなどの方法
により形成しても良い。更に、前記絶縁層10,16な
どの材質は、前記エポキシ樹脂を主成分とするもののほ
か、同様の耐熱性、パターン成形性等を有するポリイミ
ド樹脂、BT樹脂、PPE樹脂、あるいは、連続気孔を
有するPTFEなど3次元網目構造のフッ素系樹脂にエ
ポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合
材料などを用いることもできる。尚、絶縁層の形成に
は、絶縁性の樹脂フィルムを熱圧着する方法のほか、液
状の樹脂をロールコータにより塗布する方法を用いるこ
ともできる。尚また、絶縁層に混入するガラス布または
ガラスフィラの組成は、Eガラス、Dガラス、Qガラ
ス、Sガラスの何れか、またはこれらのうちの2種類以
上を併用したものとしても良い。
【0037】また、ビア導体は、前記フィルドビア導体
12などでなく、内部が完全に導体で埋まってない逆円
錐形状のコンフォーマルビア導体とすることもできる。
あるいは、各ビア導体の軸心をずらしつつ積み重ねるス
タッガードの形態でも良いし、途中で平面方向に延びる
配線層が介在する形態としても良い。また、前記凹部3
1に実装または内蔵する電子部品は、1つのみでも良
い。逆に、多数の配線基板30を含む多数個取りの基板
(パネル)内における製品単位1個内に、複数の凹部31
を形成しても良い。更に、複数のチップ状電子部品を互
いの側面間で予め接着したユニットとし、これを凹部3
1内に実装することもできる。また、チップ状電子部品
には、前記チップコンデンサ70などの他、チップ状の
インダクタ、抵抗、フィルタなどの受動部品や、トラン
ジスタ、半導体素子、FET、ローノイズアンプ(LN
A)などの能動部品、あるいはSAWフィルタ、LCフ
ィルタ、アンテナスイッチモジュール、カプラ、ダイプ
レクサ、ICチップ、半導体集積回路なども含まれる。
しかも、互いに異種の電子部品同士を配線基板30の同
じ凹部31内に併せて実装することも可能である。
【0038】
【発明の効果】以上に説明した本発明の配線基板(請求
項1)によれば、裏面配線層は、表面配線層に比べてコ
ア基板と強固に密着し且つその中央部付近に向って収縮
し易くなる。この結果、裏面配線層の電気的特性が安定
する。また、コア基板の表面に形成した表面配線層およ
びビルドアップ層を形成する複数の配線層および複数の
絶縁層からなる表面側と、コア基板の裏面に形成した裏
面配線層およびソルダーレジスト層からなる裏面側との
熱膨張の差をなくすか、小さくできる。従って、配線基
板全体が、ビルドアップ層寄りに反って中央付近が凹む
事態を防止または抑制できるため、ビルドアップ層を平
坦にでき、且つその内部の複数の配線層もファインパタ
ーンとなる。しかも、配線基板の第1主面上に実装すべ
きICチップや半導体素子なども容易に実装可能とな
る。
【0039】一方、本発明の配線基板の製造方法(請求
項3)によれば、裏面配線層が表面配線層に比べてコア
基板と強固に密着し、裏面配線層の電気的特性が安定す
ると共に、平坦で且つファインパターンの配線層を含む
ビルドアップ層を有する配線基板を、確実に提供可能と
なる。更に、請求項4の配線基板の製造方法によれば、
前記配線基板を一層効率良く製造することが可能とな
る。
【図面の簡単な説明】
【図1】(A)は本発明の配線基板における主要部を示す
断面図、(B),(C)は(A)中の一点鎖線部分B,Cの拡
大図。
【図2】(A)〜(C)は図1(A)の配線基板の製造方法に
おける各工程を示す概略図、(α),(β)は(A)中の一点
鎖線部分α,βの拡大図。
【図3】(A)〜(C)は図2(C)に続く各製造工程を示す
概略図。
【図4】(A)は図3(C)に続く製造工程を示す概略図、
(B)は得られた配線基板を示す概略断面図。
【図5】(A)は図1(A)の配線基板の応用形態である配
線基板の主要部を示す断面図、(B),(C)は(A)中の一
点鎖線部分B,Cの拡大図。
【図6】(A)は異なる形態の配線基板における主要部を
示す断面図、(B),(C)は(A)中の一点鎖線部分B,C
の拡大図。
【符号の説明】
1,1a,30……………………………配線基板 2,K………………………………………コア基板 2a,26a,37………………………表面 2b,27b,34………………………裏面 3,4………………………………………銅箔(金属箔) 3a,4a,8a,9a,50a,51a…接触面 8,50……………………………………表面配線層 9,51……………………………………裏面配線層 10,16,54,60…………………絶縁層 14,20,58,64…………………配線層 BU…………………………………………ビルドアップ層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】表面および裏面を有し、かかる表面に表面
    配線層を有し且つ裏面に裏面配線層を有するコア基板
    と、 上記コア基板の表面上方に複数の絶縁層および複数の配
    線層を含むビルドアップ層と、を備え、 上記表面配線層における上記コア基板との接触面の表面
    粗さは、上記裏面配線層における上記コア基板との接触
    面の表面粗さよりも小さい、 ことを特徴とする配線基板。
  2. 【請求項2】前記コア基板の表面に接触する前記表面配
    線層の表面粗さ(Rz)は3〜7μmの範囲にあり、上記
    コア基板の裏面に接触する前記裏面配線層の表面粗さ
    (Rz)は6〜10μmの範囲にある、 ことを特徴とする請求項1に記載の配線基板。
  3. 【請求項3】表面および裏面を有するコア基板におい
    て、かかる表面に表面配線層を形成し且つ裏面に裏面配
    線層を形成する工程と、 上記コア基板の表面上方に複数の絶縁層および複数の配
    線層を含むビルドアップ層を形成するビルドアップ工程
    と、を含む配線基板の製造方法であって、 上記コア基板の表面および裏面に予め形成され且つ上記
    表面配線層の一部または上記裏面配線層の一部となる一
    対の金属箔のうち、かかるコア基板の表面に形成した金
    属箔の表面粗さは、かかるコア基板の裏面に形成した金
    属箔の表面粗さよりも小さく設定されている、ことを特
    徴とする配線基板の製造方法。
  4. 【請求項4】前記コア基板は、複数のコア基板を有する
    パネル内の製品単位であり、前記表面の金属箔および前
    記裏面の金属箔は上記パネルの表面と裏面における複数
    の製品単位にわたり形成されている、 ことを特徴とする請求項3に記載の配線基板の製造方
    法。
JP2002129088A 2002-04-30 2002-04-30 配線基板およびその製造方法 Expired - Fee Related JP3786894B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002129088A JP3786894B2 (ja) 2002-04-30 2002-04-30 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002129088A JP3786894B2 (ja) 2002-04-30 2002-04-30 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003324277A true JP2003324277A (ja) 2003-11-14
JP3786894B2 JP3786894B2 (ja) 2006-06-14

Family

ID=29542630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002129088A Expired - Fee Related JP3786894B2 (ja) 2002-04-30 2002-04-30 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP3786894B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111968A (zh) * 2009-12-28 2011-06-29 日本特殊陶业株式会社 多层布线基板的制造方法及多层布线基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111968A (zh) * 2009-12-28 2011-06-29 日本特殊陶业株式会社 多层布线基板的制造方法及多层布线基板
CN102111968B (zh) * 2009-12-28 2014-03-26 日本特殊陶业株式会社 多层布线基板的制造方法及多层布线基板

Also Published As

Publication number Publication date
JP3786894B2 (ja) 2006-06-14

Similar Documents

Publication Publication Date Title
US7102085B2 (en) Wiring substrate
US7198996B2 (en) Component built-in module and method for producing the same
JP4767269B2 (ja) 印刷回路基板の製造方法
US20150245474A1 (en) Wiring board and method for manufacturing the same
US20090241332A1 (en) Circuitized substrate and method of making same
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
JP4287733B2 (ja) 電子部品内蔵多層プリント配線板
KR20010075727A (ko) 국부적으로 향상된 배선밀도를 가진 인쇄회로어셈블리
JPH1154934A (ja) 多層プリント配線板およびその製造方法
JP3441368B2 (ja) 多層配線基板およびその製造方法
JPH07263828A (ja) プリント配線基板及びその製造方法
US20050011677A1 (en) Multi-layer flexible printed circuit board, and method for fabricating it
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP2004095854A (ja) 多層配線基板
JP4778148B2 (ja) 多層配線基板
JP2005038918A (ja) 多層フレキシブルプリント配線板及びその製造方法
JP2003229661A (ja) 配線基板およびその製造方法
JP3786894B2 (ja) 配線基板およびその製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
WO2023176063A1 (ja) 多層基板、多層基板の製造方法及び電子機器
JPH11289165A (ja) 多層配線基板およびその製造方法
JP2004228521A (ja) 配線基板およびその製造方法
JP2004031738A (ja) 配線基板およびその製造方法
JP2003008235A (ja) 配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20060127

Free format text: JAPANESE INTERMEDIATE CODE: A971007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060322

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees