TW202135033A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW202135033A
TW202135033A TW109113609A TW109113609A TW202135033A TW 202135033 A TW202135033 A TW 202135033A TW 109113609 A TW109113609 A TW 109113609A TW 109113609 A TW109113609 A TW 109113609A TW 202135033 A TW202135033 A TW 202135033A
Authority
TW
Taiwan
Prior art keywords
line
fan
display device
pixel
transistor
Prior art date
Application number
TW109113609A
Other languages
English (en)
Other versions
TWI741569B (zh
Inventor
林俊賢
謝朝樺
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Publication of TW202135033A publication Critical patent/TW202135033A/zh
Application granted granted Critical
Publication of TWI741569B publication Critical patent/TWI741569B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32112—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種顯示裝置，包括一基板，一第一信號線設置在該基板上，以及一第一畫素，其包括一第一電晶體，該第一電晶體包括一閘極、一源極以及一汲極，其中該源極電連接至該第一信號線。一扇出線路電連接至該第一信號線，其中該扇出線路與該第一畫素部分重疊，構成該扇出線路的層別與構成該第一電晶體的該閘極、該源極以及該汲極的層別不同。

Description

顯示裝置
本揭露涉及一種顯示裝置，特別涉及一種具有扇出線路的顯示裝置。
隨著大尺寸顯示器，例如公共資訊顯示器(Public Information Display, PID)、戶外顯示器或室內大型電影劇院顯示器，已越來越普及，將顯示面板與顯示面板拼接成更大尺寸顯示器的需求也越來越高，同時對於拼接處縫隙感的要求也更加嚴苛。
本揭露提供一種顯示裝置，特別是一種具有扇出(fanout)線路的顯示裝置，其中用來連接各信號線例如數據線(data line)與驅動元件的扇出線路是設置在不同於數據線的導電層中，可實現扇出線路與顯示區的畫素重疊的設計，減少了作為扇出區域的非顯示區的面積，提升了顯示區相對於基板面積的占比，改善由於非顯示區造成的接縫感。
根據本揭露一實施例的顯示裝置，包括一基板、一第一信號線設置在該基板上、一畫素，包括一第一電晶體，該第一電晶體包括一閘極、一源極以及一汲極，其中該源極電連接至該第一信號線。該顯示裝置還包括一扇出線路，電連接至該第一信號線，其中該扇出線路與該畫素部分重疊，構成該扇出線路的層別與構成該閘極、該源極以及該汲極的層別不同。
通過參考以下的詳細描述並同時結合附圖可以理解本揭露。須注意的是，為了使讀者能容易瞭解及圖式的簡潔，本揭露中的多張圖式只繪出顯示裝置的一部分，且圖式中的特定元件並非依照實際比例繪圖。此外，圖中各元件的數量及尺寸僅作為示意，並非用來限制本揭露的範圍。
本揭露通篇說明書與權利要求中會使用某些詞彙來指稱特定元件。本領域技術人員應理解，電子設備製造商可能會以不同的名稱來指稱相同的元件。本文並不意在區分那些功能相同但名稱不同的元件。在下文說明書與權利要求書中，「含有」、「包括」與「具有」等詞為開放式詞語，因此其應被解釋為「含有但不限定為…」之意。
應理解的是，當元件或膜層被稱為「在另一元件或膜層上」或「連接到另一元件或膜層」時，它可以直接在另一個元件或膜層上，或直接連接到另一個元件或膜層，或者兩者之間可存在有其他元件或膜層。相對的，當元件被稱為「直接在另一個元件或膜層上」，或「直接連接到另一個元件或膜層」時，兩者之間不存在有插入的元件或膜層。
雖然諸如「第一」、「第二」、「第三」等術語可用來描述或命名不同的構件，而此些構件並不以此些術語為限。此些術語僅用以區別說明書中的一構件與其他構件，無關於此些構件的製造順序。權利要求中可不使用相同術語，並可依照權利要求中元件宣告的順序，以「第一」、「第二」、「第三」等來取代。據此，在以下說明書中的第一構件在權利要求中可能為第二構件。
須知悉的是，以下所舉實施例可以在不脫離本揭露的精神下，將數個不同實施例中的特徵進行替換、重組、混合以完成其他實施例。
本揭露的顯示裝置可包括一般常見的顯示裝置形式、或是拼接顯示裝置、可彎折或可撓式顯示裝置等較為特殊的顯示裝置，但不限於此。顯示裝置可以是非自發光式的液晶顯示器（liquid Crystal Display，LCD）或者自發光式的有機發光二極體顯示器（Organic Light Emitting Diode Display，OLED Display）、無機發光二極體顯示器（Inorganic Light Emitting Diode Display，LED Display）、次毫米無機發光二極體顯示器（Mini-LED Display）、微型無機發光二極體（Micro-LED Display）、量子點二極體顯示器（Quantum-Dot LED Display，QLED Display）、或電泳顯示器（Electro-Phoretic Display，EPD）等各式可以呈現影像及畫面的顯示器，但不以此為限。
請參考第1A圖。第1A圖所繪示為本揭露一實施例之顯示裝置10的俯視示意圖。顯示裝置10可以是各式顯示器或任何搭載顯示屏幕的電子裝置，可包括一基板100，具有一上表面100a(位於圖面或者是方向X和方向Y構成之平面)、相對於上表面100a的一下表面100b(圖背面)，以及一側表面100c圍繞上表面100a的邊緣。在一些實施例中，基板100可例如是玻璃基板、石英基板或藍寶石基板等硬質基板，或可撓式基板例如包括聚亞醯胺材料(polyimide, PI)、聚碳酸酯(polycarbonate, PC)或聚對苯二甲酸乙二酯材料(polyethylene terephthalate, PET)或其他適合的材料，或上述材料的組合，但不限於此。基板100的上表面100a包括一顯示區DA，其包括複數個畫素PU構成的陣列。顯示區DA為顯示裝置10顯示畫面的區域。多條信號線102和信號線103分別沿著方向X或方向Y延伸在顯示區DA中，用來控制各畫素PU。需說明的是，在本揭露中，方向X可與方向Y垂直，但不限於此。信號線102和信號線103可以是任何設置於顯示區DA中並可傳送信號的線路，例如可分別是數據線(data line, DL)、掃描線(scan line, SL)、發光控制線(emission control line, EM)、電源線PVDD、接地電位線PVSS、時脈信號(clock signal)線等的其中一種，但不限於此。
如第1A圖所示，驅動元件106設置在顯示區DA的一側。驅動元件106可具有多個引腳(pin)106a，各引腳106a分別通過一扇出線路FL與顯示區DA內的對應的一信號線102電連接。驅動元件106的型式與輸出的驅動信號可根據不同的電路配置而有對應的設計。舉例來說，在一些實施例中，當信號線102為數據線DL時，驅動元件106可為數據驅動晶片(data driver)，用來提供數據信號至選定的信號線102以控制畫素PU的電壓。在其他實施例中，當信號線102為掃描線SL時，驅動元件106可為掃描驅動晶片(scan driver)，用來提供掃描信號至選定的信號線102以控制畫素PU的開關。
在另一實施例中，請參考第1B圖所示之顯示裝置10於方向Z(基板100的法線方向)的俯視示意圖，其與第1A圖的差異在於，第1B圖所示驅動元件106是以例如表面黏著、焊接等方式安置在一控制板108，再將控制板108設置在基板100的一側。控制板108可例如是軟性印刷電路板(flexible printed circuit board)或是印刷電路薄膜。此種設置方式可以稱作覆晶薄膜(chip-on-film, COF)。控制板108可利用(但不限於)例如異方向性導電膠(Anisotropic Conductive Film, ACF)電連接到扇出線路FL的引出區段b的端部。更多關於控制板108的設置位置的說明可參考下文第5圖至第8圖的內容。
需說明的是，驅動元件106及扇出線路FL的配置及數量是可依不同的產品規格(例如面板尺寸、驅動元件的種類及規格等)而有不同的設計。在一些實施例中，顯示裝置10還可包括多個不同功能的電路元件設置在顯示區DA的周邊，例如但不限於驅動元件、重置元件、補償元件、初始化元件、操作控制元件、發光控制元件、電容、電感、電源線路，或上述的組合。周邊電路元件可用以控制顯示區DA的畫素PU的操作，但不以此為限。
下文以信號線102為數據線DL為例進行說明，應可理解本揭露提供之扇出線路FL也可應用於電連接其他類型的信號線，例如掃描線SL、發光控制線EM、電源線PVDD、接地電位線PVSS、時脈信號線等，但不限於此。下文中，第一數據線DL1也可被稱為第一信號線，第二數據線DL2也可被稱為第二信號線，第二掃描線SL2也可被稱為第三信號線，與第一數據線DL1電連接之第一畫素PU12的數據寫入電晶體202也可被稱為第一電晶體，與第二數據線DL2電連接之第二畫素PU22的數據寫入電晶體202也可被稱為第二電晶體。
請參考第2圖。第2圖所繪示為根據本揭露一實施例之顯示裝置10於方向Z的部分放大俯視示意，特別是鄰近驅動元件106的顯示區DA的部分放大俯視示意。如第2圖所示，基板100的顯示區DA中包括用來控制各畫素PU的多條信號線。信號線例如包括數據線DL，其中包括控制第一畫素PU12和第四畫素PU11的第一數據線DL1、控制第二畫素PU22和第五畫素PU21的第二數據線DL2，以及控制第三畫素PU32和第六畫素PU31的第三數據線DL3。另外，顯示裝置10的信號線還可包括了多條掃描線SL和發光控制線EM，其中包括控制第四畫素PU11、第五畫素PU21和第六畫素PU12的第一掃描線SL1)和第一發光控制線EM1，以及控制第一畫素PU12、第二畫素PU22和第三畫素PU32的第二掃描線SL2和第二發光控制線EM2。
如第2圖所示，第一數據線DL1、第二數據線DL2和第三數據線DL3沿著方向Y延伸並在方向X上相鄰排列，第一掃描線SL1、第一發光控制線EM1、第二掃描線SL2和第二發光控制線EM2沿著方向X延伸並在方向Y上交替排列。需說明的是，第2圖所示的數據線DL、掃描線SL和發光控制線EM僅為舉例說明，本揭露中並不限於此。
在一些實施例中，第1A圖與第1B圖標示的畫素PU的區域可例如是第2圖中由數據線DL和掃描線SL劃分的矩形區域，例如包括第一畫素PU12、第二畫素PU22、第三畫素PU32、第四畫素PU11、第五畫素PU21、第六畫素PU31。各畫素PU的寬度大致上等於數據線DL之間距P1，各畫素PU的長度大致上等於掃描線SL之間距P3。更具體的說，各畫素PU的寬度可為兩相鄰數據線DL相對的兩側(例如在第2圖中數據線DL1的右側與數據線DL2的左側)之間在X方向所量得的最大距離，各畫素PU的長度可為兩相鄰掃描線SL相對的兩側(例如在第2圖中掃描線SL1的上側與掃描線SL2的下側)之間在Y方向所量得的最大距離。在其他實施例中，也可根據其他訊號線來劃分畫素的區域。
各畫素PU又包括有主要設置了驅動電路200的驅動電路區，驅動電路200用來驅動各畫素單元PU的發光元件LEU。例如請參考第2圖，第一畫素PU12包括驅動電路區R12、第二畫素PU22包括驅動電路區R22、第三畫素PU32包括驅動電路區R32、第四畫素PU11包括驅動電路區R11、第五畫素PU21包括驅動電路區R21，第六畫素PU31包括驅動電路區R31。各畫素PU的發光元件LEU主要設置在驅動電路區(例如第2圖中的驅動電路區R12、驅動電路區R22、驅動電路區R32、驅動電路區R11、驅動電路區R21、驅動電路區R31)以外的其他區域。更具體的說，於方向Z觀察時，發光元件LEU與驅動電路區R11~R31所包含的元件(例如數據寫入電晶體、驅動電晶體、儲存電容，以及發光電晶體等)不重疊。如第2圖所示，基板100上還設有多條電源線PVDD和多條接地電位線PVSS分別與各畫素單元PU的驅動電路200連接。應理解，驅動電路200與各電路間的電連接關係並不限於第2圖所示之方式。
請繼續參考第2圖。驅動元件106可包括多個引腳106a，各數據線DL(例如第一數據線DL1、第二數據線DL2、第三數據線DL3)分別通過一扇出線路FL(例如第一扇出線路FL1、第二扇出線路FL2、第三扇出線路FL3)電連接至驅動元件106的一引腳106a。在一些實施例中，驅動元件106的兩相鄰引腳106a的間距為間距P2。
在一些實施例中，扇出線路FL(例如第一扇出線路FL1、第二扇出線路FL2、第三扇出線路FL3)大致上位於顯示區DA內，並且可包括多個區段以能夠順利連接引腳106a和對應的信號線102。例如，如第2圖所示，第一扇出線路FL1、第二扇出線路FL2、第三扇出線路FL3分別可包括一扇出區段a、一引出區段b以及一彎折區段c連接在扇出區段a和引出區段b之間。扇出區段a的一端與一信號線(例如第一數據線DL1、第二數據線DL2、第三數據線DL3)連接，另一端與彎折區段c的一端連接。引出區段b連接在彎折區段c的另一端與驅動元件106的引腳106a之間。需特別說明的是，第2圖示出的扇出區段a、引出區段b和彎折區段c的形狀僅為便於說明的一實施例，本揭露還可根據設計需求而調整各扇出線路FL的扇出區段a、引出區段b及/或彎折區段c的設計。在一些實施例中，扇出區段a可以沿著不平行於方向X的方向延伸，引出區段b可沿著不平行於方向Y的方向延伸，但不限於此。
在一些實施例中，第一扇出線路FL1、第二扇出線路FL2和第三扇出線路FL3可具有不同的長度，以能夠順利連接各數據線DL和驅動元件106的引腳106a為主。如第2圖所示的實施例中，第一扇出線路FL1、第二扇出線路FL2和第三扇出線路FL3各自的扇出區段a可分別與畫素PU的驅動電路區R重疊。根據本揭露一實施例，第一扇出線路FL1、第二扇出線路FL2和第三扇出線路FL3各自的扇出區段a可跨過部分數據線。更具體的說，從方向Z上觀察，第一扇出線路FL1、第二扇出線路FL2和第三扇出線路FL3各自的扇出區段a與部分數據線相交，且這些扇出線路與數據線之間於各相交處在方向Z上至少存在一絕緣層。例如，在第2圖所示實施例中，連接第一數據線DL1的第一扇出線路FL1的扇出區段a可跨過其他數據線，例如第二數據線DL2。根據本揭露一實施例，第一扇出線路FL1、第二扇出線路FL2和第三扇出線路FL3均不經過發光單元LEU設置的區域，即與連接發光單元LEU的接墊410和接墊412(參考第4圖)在方向Z上不重疊。例如，在第2圖所示實施例中，連接第一數據線DL1的第一扇出線路FL1的扇出區段a沿著方向X延伸通過驅動電路區R12、驅動電路區R22和驅動電路區R32，引出區段b則沿著方向Y延伸通過相鄰畫素之間的區域。以上扇出線路FL連接數據線DL的方式僅為舉例，扇出線路FL連接數據線DL的方式可根據畫素PU的佈局設計而調整。
在一些實施例中，數據線DL(例如包括第一數據線DL1、第二數據線DL2和第三數據線DL3)、掃描線SL(例如包括第一掃描線SL1和第二掃描線SL2)、發光控制線EM(例如第一發光控制線EM1和第二發光控制線EM2)、扇出線路FL(例如第一扇出線路FL1、第二扇出線路FL2和第三扇出線路FL3)、電源線PVDD和接地電位線PVSS可形成在相同或不同的導電層中，只要能順利完成佈線與驅動電路200的電連接即可。
請參考第3圖。第3圖所繪示為本揭露一實施例之各畫素PU的部分驅動電路200與發光元件LEU的等效電路圖。根據本揭露一實施例，驅動電路200可包括一數據寫入電晶體202、一驅動電晶體204、一儲存電容206，以及一發光電晶體208。數據寫入電晶體202具有一閘極端202a連接一掃描線SL、一源極端202b連接一數據線DL，以及一汲極端202c。驅動電晶體204具有一閘極端204a連接數據寫入電晶體202的汲極端202c、一汲極端204b連接至一電源線PVDD，以及一源極端204c。儲存電容206連接驅動電晶體204的閘極端204a與汲極端204b。發光電晶體208具有一閘極端208a連接一發光控制線EM、一汲極端208b連接驅動電晶體204的源極端204c，以及一源極端208c連接設置在驅動電路200外的發光元件LEU。發光元件LEU的一陽極端(anode)LEUa連接至發光電晶體208的源極端208c，發光元件LEU的一陰極端(cathode)LEUb連接至一接地電位線PVSS。扇出線路FL連接至數據線DL，提供驅動元件106的數據信號至數據線DL。需特別說明的是，第3圖之各畫素PU的驅動電路200的數據寫入電晶體202、驅動電晶體204、儲存電容206、發光電晶體208以及發光元件LEU的電連接方式僅為本揭露一種實施樣態。在其他實施例中，驅動電路200可包括不同數量的電晶體及電容，只要另包括扇出線路FL連接至數據線DL，提供驅動元件106的數據信號至數據線DL，均屬本揭露涵蓋的範圍。舉例來說，當第3圖所示驅動電路對應至第2圖的第一畫素PU12的驅動電路200時，第3圖的數據線DL可對應到第2圖的第一數據線DL1，第3圖的掃描線SL對應到第2圖的第二掃描線SL2，第3圖的發光控制線EM對應到第2圖的第二發光控制線EM，第3圖的扇出線路FL對應到第2圖的第一扇出線路FL1。
需說明的是，第3圖僅顯示了驅動一個發光元件LEU與對應該發光元件LEU的驅動電路，但如第2圖所示，在本揭露中，一個畫素PU可包含三個或其他數量的發光元件LEU。另外，當一個畫素PU包含多個發光元件LEU時，各發光元件LEU可分別為發出不同波長光線的元件，例如紅色發光二極體、綠色發光二極體、藍色發光二極體，或是可發出紅外線或紫外線之發光二極體等光源，但本揭露並不限於此。
請參考第4圖，所繪示為根據本揭露一實施例之顯示裝置10的局部結構沿著方向Z的部分剖面示意圖。需說明的是，第4圖之剖面示意圖同時繪示出一畫素內的數據寫入電晶體202、驅動電晶體204、發光電晶體208、導電結構401、導電結構402、導電結構404、導電結構406、導電結構408、接墊410、接墊412和發光元件LEU是為了簡化圖示及便於說明，並非用於限制上述結構在方向Z上重疊或不重疊。例如，在本揭露一些實施例中，可通過調整導電結構401、導電結構404、導電結構406及/或導電結構408的佈線設計，使接墊410、412及發光單元LEU沿著方向Z觀察時，其位置與數據寫入電晶體202、驅動電晶體204及/或發光電晶體208不重疊，或者是使接墊410、412及發光單元LEU位於驅動電路區R之外的區域。藉此，可避免接合發光元件LEU時的高溫或應力對驅動電路區R內的元件造成影響。應理解，第4圖所示實施例以數據寫入電晶體202、驅動電晶體204、發光電晶體208為頂閘式薄膜電晶體(top gate-type TFT)進行說明僅為一示例。在本揭露其他實施例中，數據寫入電晶體202、驅動電晶體204、發光電晶體208可以是底閘式薄膜電晶體(bottom gate-type TFT)。
如第4圖所示，顯示裝置10可例如包括薄膜電晶體基板或電路板，但不以此為限。在一些實施例中，顯示裝置10可包括一基板100、一電路結構層30，以及位於電路結構層30上方的發光元件LEU。如前面所提到的，在第4圖所示的實施例中，基板100可包括硬性基板或可撓性基板，例如可包括玻璃、陶瓷、石英、藍寶石、聚醯亞胺(polyimide, PI)、聚碳酸(polycarbonate, PC)或聚對苯二甲酸乙二酯(polyethylene terephthalate, PET)，或前述材料的組合，但不限於此。
電路結構層30設置在基板100上，可包括多層結構。第2圖和第3圖說明的驅動電路200的數據寫入電晶體202、驅動電晶體204、發光電晶體208、電容206以及扇出線路FL、數據線DL、掃描線SL、發光控制線EM、電源線PVDD和接地電位線PVSS等結構可形成在電路結構層30中，用以控制接合在基板100上的發光元件LEU。如第4圖所示，數據寫入電晶體202、驅動電晶體204和發光電晶體208可包括但不限於頂閘式薄膜電晶體，分別包括一通道區N、一閘極GE設置在通道區N上並且由一閘極絕緣層302與通道區N區隔開、一源極S以及一汲極D分別設置在閘極GE兩側的通道區N上。詳細來說，數據寫入電晶體202的閘極GE對應至第3圖的閘極端202a，源極S對應至第3圖的源極端202b，汲極D對應至第3圖的源極端202c。驅動電晶體204的閘極GE對應至第3圖的閘極端204a，源極S對應至第3圖的源極端204c，汲極D對應至第3圖的汲極端204b。發光電晶體208的閘極GE對應至第3圖的閘極端208a，源極S對應至第3圖的源極端208c，汲極D對應至第3圖的汲極端208b。
數據寫入電晶體202、驅動電晶體204以及發光電晶體208的通道區N可通過圖案化一半導體層SE來形成。在一些實施例中，半導體層SE材料可例如包括金屬氧化物、非晶矽、低溫多晶矽LTPS)或低溫多晶氧化物(LTPO)，但不限於此。在其他實施例中，半導體層SE可包括但不限於以下至少一者金屬的金屬之氧化物:銦(In)、鎵(Ga)、錫(Sn)、鋯(Zr)、釩(V)、鉿(Hf)、鎘(Cd)、鍺(Ge)、鉻(Cr)、鈦(Ti)、鉭(Ta)或鋅(Zn)。在一些實施例中，數據寫入電晶體202、驅動電晶體204以及發光電晶體208可包括上述不同材料的半導體層SE。
閘極絕緣層302可包括介電材料。在一些實施例中，閘極絕緣層302可包括氮化矽(SiNx)、氧化矽(SiOx)、氮氧化矽(SiON)、氧化鋁(Al2 O3 )、氧化鈦(TiO2 )、氧化鉭(Ta2 O5 )、氧化鉿(HfO2 )或氧化鋯(ZrO2 )等介電材料，或上述材料之組合，但不限於此。在一些實施例中，閘極絕緣層302可包括單層或多層結構。在一些實施例中，數據寫入電晶體202、驅動電晶體204以及發光電晶體208的閘極GE與通道區N之間的閘極絕緣層302可包括不同的介電材料。
數據寫入電晶體202、驅動電晶體204以及發光電晶體208的通道區N的導通和關閉分別由各自上方的閘極GE來控制。數據寫入電晶體202、驅動電晶體204以及發光電晶體208的閘極GE可通過圖案化第一導電層CL1來形成。在一些實施例中，掃描線SL可通過圖案化第一導電層CL1而與數據寫入電晶體202的閘極GE同時形成。換句話說，掃描線SL與數據寫入電晶體202的閘極GE可以是形成在相同導電層中。在一些實施例中，發光控制線EM也可通過圖案化第一導電層CL1而與發光電晶體208的閘極GE同時形成，但本揭露並不限於此。
在一些實施例中，電路結構層30可包括一絕緣層304設置在數據寫入電晶體202、驅動電晶體204以及發光電晶體208的閘極GE上，以及一第二導電層CL2位於絕緣層304上。部分第二導電層CL2延伸穿過絕緣層304以及閘極絕緣層302而與半導體層SE接觸，以形成數據寫入電晶體202的源極S和汲極D、驅動電晶體204的源極S以及發光電晶體208的汲極D。在一些實施例中，數據線DL可通過圖案化第二導電層CL2而與數據寫入電晶體202的源極S同時形成。換句話說，數據線DL與數據寫入電晶體202的源極S可以是形成在相同導電層中，但本揭露並不限於此。
在一些實施例中，電路結構層30可包括一絕緣層306設置在絕緣層304以及第二導電層CL2上，以及一第三導電層CL3設置在絕緣層306上。部分第三導電層CL3延伸穿過絕緣層306、絕緣層304以及閘極絕緣層302而與半導體層SE接觸，以形成驅動電晶體204的汲極D和發光電晶體208的源極S。在一些實施例中，扇出線路FL可通過圖案化第三導電層CL3形成，並且與由第二導電層CL2構成的數據線DL接觸或電連接。在一些實施例中，第三導電層CL3還包括位於驅動電晶體204的汲極D上的導電結構401’以及位於發光電晶體208的源極S上的導電結構401。導電結構401’和導電結構401可用於走線及/或作為驅動電晶體204的汲極D和發光電晶體208的源極S與上層的導電結構(例如導電結構402和導電結構404)之間的接觸區。
在一些實施例中，電路結構層30可包括一絕緣層308設置在絕緣層306以及第三導電層CL3上，以及一第四導電層CL4設置在絕緣層308上。部分第四導電層CL4延伸穿過絕緣層308而與導電結構401’和導電結構401接觸或電連接。在一些實施例中，第四導電層CL4還包括導電結構402和導電結構404。在一些實施例中，導電結構402可以是電源線PVDD或者用於連接至電源線PVDD的走線，導電結構404可用於走線及/或作為與上層的導電結構(例如導電結構408)之間的接觸區。
在一些實施例中，電路結構層30可包括一絕緣層310設置在絕緣層308以及第四導電層CL4上，以及一第五導電層CL5設置在絕緣層310上。在一些實施例中，第五導電層CL5還包括導電結構406和導電結構408，如第4圖所示，導電結構408延伸穿過絕緣層310而與導電結構404接觸或電連接，但本揭露並不限於此。導電結構406及導電結構408可用於走線及/或作為與上層的導電結構(例如第六導電層CL6)之間的接觸區。在一些實施例中，導電結構406可以是接地電位線PVSS或者用於連接至接地電位線PVSS的走線。
在一些實施例中，電路結構層30可包括一絕緣層312設置在絕緣層310以及第五導電層CL5上，以及一第六導電層CL6置在絕緣層312上。在一些實施例中，第六導電層CL6包括有接墊410和接墊412，分別與導電結構406(接地電位線PVSS)和導電結構408電連接。應理解，電路結構層30中還可包括其他導電結構(圖未示)及或佈線(圖未示)用來電連接控制線路(例如扇出線路FL、掃描線SL、數據線DL、發光控制線EM、電源線PVDD及/或接地電位線PVSS)與用於與外部電路(例如驅動元件或電路板)電連接的接觸端。
請繼續參考第4圖。顯示裝置10發光元件LEU設置在絕緣層312上，發光元件LEU的陽極504與接墊412電連接，陰極502與接墊410電連接。在一些實施例中，顯示裝置10還可包括光學層及/或覆蓋層(圖未示)設置在絕緣層312以及發光元件LEU上。
在一些實施例中，絕緣層304、絕緣層306、絕緣層308、絕緣層310、絕緣層312可包括介電材料，例如分別可包括氮化矽(SiNx)、氧化矽(SiOx)、氮氧化矽(SiON)等無機介電材料，或者有機介電材料，例如丙烯酸類樹脂(acrylic resin)或其他適合的材料，或前述之組合，但不限於此。絕緣層304、絕緣層306、絕緣層308、絕緣層310、絕緣層312分別可以是單層或多層結構。在一些實施例中，絕緣層308可作為平坦層，材料可包括有機介電材料，但本揭露並不限於此。
在一些實施例中，第一導電層CL1、第二導電層CL2、第三導電層CL3、第四導電層CL4、第五導電層CL5和第六導電層CL6可包括導電材料，例如可包括鋁(Al)、銅(Cu)、銀(Ag)、鉻(Cr)、鈦(Ti)、鉬(Mo)、鎳(Ni)、鏌(Mc)等金屬或其他合適的金屬材料，或者是上述材料的組合，或者是上述金屬材料之合金，但不限於此。在一些實施例中，第一導電層CL1、第二導電層CL2、第三導電層CL3、第四導電層CL4、第五導電層CL5和第六導電層CL6分別可包括單層或多層結構。
綜合以上所述，由第4圖可知，該扇出線路FL與一畫素部分重疊，該畫素的數據寫入電晶體202與掃描線SL、數據線DL電連接，且構成扇出線路FL的層別與構成該數據寫入電晶體202的閘極GE、源極S以及汲極D的層別不同。
更具體的說，本揭露可以(但不限於)依據以下的順序形成上述如第4圖所示的結構: 通過圖案化一半導體層SE而構成數據寫入電晶體202、驅動電晶體204以及發光電晶體208的通道區N；通過將閘極絕緣層302上的第一導電層CL1圖案化而構成數據寫入電晶體202、驅動電晶體204以及發光電晶體208的閘極GE、掃描線SL及/或發光控制線EM；通過將絕緣層304上的第二導電層CL2圖案化而構成數據寫入電晶體202的源極S和汲極D、驅動電晶體204的源極S以及發光電晶體208的汲極D及/或數據線DL；通過將絕緣層306上的第三導電層CL3圖案化而構成扇出線路FL及/或導電結構401、401’；通過將絕緣層308上的第四導電層CL4圖案化而構成導電結構402和導電結構404；通過將絕緣層310上的第五導電層CL5圖案化而構成導電結構406及導電結構408；通過將絕緣層312上的第六導電層CL5圖案化而構成接墊410和接墊412，而發光元件LEU設置在絕緣層312上，並且與接墊412、接墊410電連接。
請參考第5圖、第6圖、第7圖至第8圖，所繪示為本揭露一些實施例的顯示裝置10的基板100與控制板608的結合樣態的部分剖面示意圖。首先請參考第5圖，顯示裝置10包括基板100，基板100包括上表面100a、側表面100c圍繞上表面100a(參考圖1)，以及一底表面100b相對於上表面100a。基板100的上表面100a上設置有發光單元LEU和導電結構414，以及一覆蓋層602設置在發光單元LEU和導電結構414上。其中，基板100的顯示區DA包含了發光單元LEU，而非顯示區NDA則包含了導電結構414。導電結構414可設置在發光單元LEU與側表面100c之間的上表面100a上。導電結構414可通過第4圖的電路結構層30而與扇出線路FL電連接，作為扇出線路FL與外部電路的接觸端。一第一導電膠604覆蓋住至少部分導電結構414的上表面以及側表面、基板100的部分上表面100a和側表面100c以及覆蓋層602的部分側表面，可略具有T型的剖面形狀。一第二導電膠606覆蓋在第一導電膠604上並且位於基板100的側表面100c和覆蓋層602的側表面上。控制板608設置在基板100的側表面100c上，並且控制板608的電路(圖未示)可通過第二導電膠606和第一導電膠604以及導電結構414與扇出線路FL電連接。在一些實施例中，第一導電膠604可例如是銀膠，第二導電膠606可例如是異方向性導電膠(ACF)，控制板608可例如是軟性印刷電路板(flexible printed circuit board, FPC board)，但不限於此。如第5圖所示，本揭露藉由將控制板608(例如軟性印刷電路板)設置在基板100的側表面100c上，可達到減少顯示裝置10的非顯示區NDA的面積或改善拼接處縫隙感的效果。
在另一實施例中，如第6圖所示，導電結構414的側面可與基板100的側表面100c大致切齊，而第一導電膠604並未覆蓋至導電結構414的上表面，而是僅覆蓋導電結構414的側表面、基板100的側表面100c和覆蓋層602的側表面，可略具有I型的剖面形狀。
在另一實施例中，如第7圖所示，第一導電膠604可覆蓋住至少部分導電結構414的上表面以及側表面、基板100的部分上表面100a、部分側表面100c以及部分下表面100b，可略具有C型的剖面形狀。第二導電膠606覆蓋第一導電膠604位於下表面100b的部份，控制板608則設置在基板100的下表面100b上，控制板608的電路(圖未示)可通過第二導電膠606和第一導電膠604以及導電結構414與扇出線路FL電連接。
在另一實施例中，如第8圖所示，導電結構414的側面可與基板100的側表面100c大致切齊，而第一導電膠604並未覆蓋至導電結構414的上表面，而是僅覆蓋導電結構414的側表面、基板100的側表面100c和下表面100b，可略具有倒L型的剖面形狀。類似於第7圖，第二導電膠606覆蓋第一導電膠604位於下表面100b的部份，控制板608則設置在基板100的下表面100b下，控制板608的電路(圖未示)可通過第二導電膠606和第一導電膠604以及導電結構414與扇出線路FL電連接。需注意的是，在某些實施例中，控制板608與扇出線路FL間可僅通過一層導電膠電連接，也就是說，在這些實施例中可以捨棄第一導電膠604和第二導電膠606的其中一層。
綜上所述，本揭露提供之顯示裝置藉由將扇出線路設置在不同於信號線的導電層中來連接各信號線以及驅動元件，可實現扇出線路與顯示區的畫素重疊的設計，進而減少了作為扇出線路區域的非顯示區的面積，換句話說，即提升了顯示區相對於基板面積的占比。藉此，當本揭露之顯示裝置用於構成拼接顯示裝置時，可改善由於非顯示區造成的接縫感而具有提升的顯示品質。 以上所述僅為本揭露之實施例，凡依本揭露申請專利範圍所做之均等變化與修飾，皆應屬本揭露之涵蓋範圍。
10:顯示裝置 100:基板 100a:上表面 100b:下表面 100c:側表面 102,103:信號線 106:驅動元件 106a:引腳 108,608:控制板 200:驅動電路 202:數據寫入電晶體 202a,204a,208a:閘極端 202b,204c,208c:源極端 202c,204b,208b:汲極端 204:驅動電晶體 206:儲存電容 208:發光電晶體 30:電路結構層 302:閘極絕緣層 304,306,308,310,312:絕緣層 401,401’,402,404,406,408,414:導電結構 410,412:接墊 502:陰極 504:陽極 602:覆蓋層 604:第一導電膠 606:第二導電膠 a:扇出區段 b:引出區段 c:彎折區段 CL1:第一導電層 CL2:第二導電層 CL3:第三導電層 CL4:第四導電層 CL5:第五導電層 CL6:第六導電層 N:通道區 DA:顯示區 D:汲極 DL:數據線 DL1:第一數據線 DL2:第二數據線 DL3:第三數據線 EM:發光控制線 EM1:第一發光控制線 EM2:第二發光控制線 FL:扇出線路 FL1:第一扇出線路 FL2:第二扇出線路 FL3:第三扇出線路 GE:閘極 LEU:發光元件 LEUa:陽極端 LEUb:陰極端 NDA:非顯示區 P1,P3,P2:間距 SE:半導體層 PU:畫素 PU11:第四畫素 PU12:第一畫素 PU21:第五畫素 PU22:第二畫素 PU31:第六畫素 PU32:第三畫素 PVDD:電源線 PVSS:接地電位線 R12,R22,R32,R11,R21,R31:驅動電路區 S:源極 SL:掃描線 SL1:第一掃描線 SL2:第二掃描線 Z,X,Y:方向
為了便於理解，在可能的情況下使用相同的附圖標記來指示圖中共有的相同元件，而可以預期的是，在一個實施例中所揭露的元件可不須特定敘述而將其利用於其他實施例。除非特別說明，否則本文的附圖不應被理解為按比例繪製，並且，為了清楚的表達與解釋，附圖通常被簡化且省略了細節或元件，而本文附圖與詳述用於解釋下文所討論的原理，並以相似的標號表示相同的元件。 第1A圖所繪示為本揭露一實施例之顯示裝置的俯視示意圖。 第1B圖所繪示為本揭露一實施例之顯示裝置的俯視示意圖。 第2圖所繪示為本揭露一實施例之顯示裝置的部分放大俯視示意圖。 第3圖所繪示為本揭露一實施例之顯示裝置一畫素內驅動電路與發光元件的等效電路圖。 第4圖所繪示為本揭露一實施例之顯示裝置的部分剖面示意圖。 第5圖至第8圖所繪示為本揭露一些實施例之顯示裝置的部分剖面示意圖。
100a:上表面
106:驅動元件
106a:引腳
200:驅動電路
a:扇出區段
b:引出區段
c:彎折區段
DA:顯示區
DL1:第一數據線
DL2:第二數據線
DL3:第三數據線
EM1:第一發光控制線
EM2:第二發光控制線
FL1:第一扇出線路
FL2:第二扇出線路
FL3:第三扇出線路
LEU:發光元件
P1,P3,P2:間距
PU11:第四畫素
PU12:第一畫素
PU21:第五畫素
PU22:第二畫素
PU31:第六畫素
PU32:第三畫素
PVDD:電源線
PVSS:接地電位線
R12,R22,R32,R11,R21,R31:驅動電路區
SL1:第一掃描線
SL2:第二掃描線
Z,X,Y:方向

Claims (10)

  1. 一種顯示裝置，包括: 一基板； 一第一信號線設置在該基板上； 一第一畫素，包括一第一電晶體，該第一電晶體包括一閘極、一源極以及一汲極，其中該源極電連接至該第一信號線；以及 一扇出線路，電連接至該第一信號線，其中該扇出線路與該第一畫素部分重疊，構成該扇出線路的層別與構成該第一電晶體的該閘極、該源極以及該汲極的層別不同。
  2. 根據申請專利範圍第1項所述的顯示裝置，其中該閘極由一第一導電層構成，該源極以及該汲極由一第二導電層構成，該扇出線路由一第三導電層構成，其中該第二導電層設置在該第一導電層以及該第三導電層之間。
  3. 根據申請專利範圍第1項所述的顯示裝置，其中該扇出線路直接接觸該第一信號線。
  4. 根據申請專利範圍第1項所述的顯示裝置，另包括一第二信號線以及一第二畫素，該第二畫素包括一第二電晶體電連接至該第二信號線，其中該扇出線路跨過該第二信號線。
  5. 根據申請專利範圍第1項所述的顯示裝置，其中該基板包括一上表面，其中該第一信號線設置在該上表面上。
  6. 根據申請專利範圍第5項所述的顯示裝置，其中該基板包括一側表面圍繞該上表面的邊緣，該顯示裝置另包括一軟性印刷電路板設置在該側表面上，其中該軟性印刷電路板電連接至該扇出線路。
  7. 根據申請專利範圍第6項所述的顯示裝置，另包括至少一導電膠設置於該軟性印刷電路板與該側表面之間。
  8. 根據申請專利範圍第5項所述的顯示裝置，其中該基板包括一下表面相對於該上表面，該顯示裝置另包括一軟性印刷電路板設置在該下表面上，其中該軟性印刷電路板電連接至該扇出線路。
  9. 根據申請專利範圍第1項所述的顯示裝置，其中該第一畫素另包括一接墊以及一發光元件接合在該接墊上，其中該扇出線路與該接墊不重疊。
  10. 根據申請專利範圍第9項所述的顯示裝置，其中該第一畫素包括一驅動電路，其中該發光元件設置在驅動電路之外。
TW109113609A 2020-03-05 2020-04-23 顯示裝置 TWI741569B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010145675.0A CN113363281A (zh) 2020-03-05 2020-03-05 显示装置
CN202010145675.0 2020-03-05

Publications (2)

Publication Number Publication Date
TW202135033A true TW202135033A (zh) 2021-09-16
TWI741569B TWI741569B (zh) 2021-10-01

Family

ID=73747940

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113609A TWI741569B (zh) 2020-03-05 2020-04-23 顯示裝置

Country Status (5)

Country Link
US (1) US11342319B2 (zh)
EP (1) EP3876278A1 (zh)
KR (1) KR20210113554A (zh)
CN (1) CN113363281A (zh)
TW (1) TWI741569B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830424B (zh) * 2022-03-15 2024-01-21 群創光電股份有限公司 電子裝置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115915845A (zh) * 2021-09-18 2023-04-04 北京小米移动软件有限公司 显示面板及显示装置
TWI820944B (zh) * 2022-09-30 2023-11-01 劉台徽 主動式微型發光二極體顯示器及其驅動方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070117268A (ko) * 2006-06-08 2007-12-12 삼성전자주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시판
KR101588897B1 (ko) * 2009-08-13 2016-01-26 엘지디스플레이 주식회사 액정표시장치
CN104112432B (zh) * 2013-04-17 2016-10-26 瀚宇彩晶股份有限公司 显示器
WO2016140281A1 (ja) * 2015-03-02 2016-09-09 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
KR20160142435A (ko) * 2015-06-02 2016-12-13 삼성디스플레이 주식회사 표시 장치
KR20180082688A (ko) * 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치
KR102427667B1 (ko) * 2017-09-26 2022-08-02 삼성디스플레이 주식회사 디스플레이 장치
KR102352312B1 (ko) * 2017-09-29 2022-01-19 삼성디스플레이 주식회사 표시 장치
US10847596B2 (en) 2017-11-10 2020-11-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Bendable display panel and fabricating method thereof
KR102515511B1 (ko) * 2018-01-24 2023-03-31 삼성디스플레이 주식회사 표시 장치
TWI674662B (zh) * 2018-06-19 2019-10-11 友達光電股份有限公司 陣列基板的製造方法
TWI675319B (zh) * 2018-08-10 2019-10-21 友達光電股份有限公司 觸控裝置
TWI697141B (zh) * 2018-12-11 2020-06-21 友達光電股份有限公司 元件基板
CN209461137U (zh) * 2018-12-24 2019-10-01 惠科股份有限公司 一种显示面板和显示装置
CN109754753B (zh) * 2019-01-25 2020-09-22 上海天马有机发光显示技术有限公司 一种显示面板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830424B (zh) * 2022-03-15 2024-01-21 群創光電股份有限公司 電子裝置

Also Published As

Publication number Publication date
KR20210113554A (ko) 2021-09-16
EP3876278A1 (en) 2021-09-08
CN113363281A (zh) 2021-09-07
US11342319B2 (en) 2022-05-24
TWI741569B (zh) 2021-10-01
US20210280567A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
WO2021147160A1 (zh) 显示基板和显示装置
TWI741569B (zh) 顯示裝置
KR102578423B1 (ko) 다중패널 유기발광 표시장치
US10903297B2 (en) Bidirectional organic light emitting display device
US10756143B2 (en) Transparent display panel and transparent display device including the same
US9529217B1 (en) Display device
KR20170079993A (ko) 유기 발광 표시 패널 및 유기 발광 표시 장치
CN111540779B (zh) 发光二极管显示设备
KR20200031738A (ko) 표시 장치
WO2020137213A1 (ja) 表示装置
CN113130575A (zh) 透明显示装置
WO2021111783A1 (ja) 表示装置
US20230025876A1 (en) Display device
US20230337511A1 (en) Display device having repair structure
KR20210027688A (ko) 표시 장치
EP2034469B1 (en) Organic electroluminescent display device
US11574592B2 (en) Display device
WO2022041281A1 (zh) 一种显示面板及显示装置
CN113097405A (zh) 发光显示面板
US20230354681A1 (en) Display device
US20230387374A1 (en) Display device
KR20240050990A (ko) 표시 장치
JP2023093367A (ja) 表示装置
KR20230099449A (ko) 표시 장치
KR20230103569A (ko) 표시 장치