TW202127299A - 製造半導體裝置的方法 - Google Patents

製造半導體裝置的方法 Download PDF

Info

Publication number
TW202127299A
TW202127299A TW109125925A TW109125925A TW202127299A TW 202127299 A TW202127299 A TW 202127299A TW 109125925 A TW109125925 A TW 109125925A TW 109125925 A TW109125925 A TW 109125925A TW 202127299 A TW202127299 A TW 202127299A
Authority
TW
Taiwan
Prior art keywords
layout
metal layer
vias
opc
virtual
Prior art date
Application number
TW109125925A
Other languages
English (en)
Inventor
林漢仲
林忠億
王彥森
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202127299A publication Critical patent/TW202127299A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3953—Routing detailed
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本揭露提供一種製造半導體裝置的方法，包括接收設計佈局；對設計佈局執行選路以獲得選路後佈局，選路後佈局包括互連結構，互連結構包括第一金屬層、第一金屬層上的第二金屬層、第二金屬層上的第三金屬層、以及複數功能性通孔；對選路後佈局執行光學鄰近校正(OPC)操作以獲得OPC後佈局；以及修改OPC後佈局以獲得修改後佈局。選路後佈局的修改包括在第一金屬層與第二金層間插入複數第一虛擬通孔，以避免第一金層中相鄰的兩個金屬線之間的水平橋接，以及在第二金屬層與第三金屬層之間插入複數第二虛擬通孔，以避免對複數第一虛擬通孔的垂直耦接。

Description

製造半導體裝置的方法
本揭露係有關於防止電漿產生之損傷的方法及結構，特別係有關於修改虛擬通孔防止電漿產生之損傷的方法及結構。
積體電路(integrated circuit, IC)工業已經歷了快速的成長。在IC發展的過程中，功能密度(functional density, 例如：每單位晶片面積之互連裝置的數量)通常會增加，而幾何尺寸(例如：使用製造製程所能產生的最小組件(或線路))則會縮小。這種微縮的過程通常會藉由提高生產效率及降低相關成本來提供益處。然而，這種微縮亦會伴隨著增加導入這些IC之裝置在設計和製造上的複雜性，且若要實現這些進步，需要在IC製造方面有著類似的發展。
IC晶片包括互連結構，以互連IC晶片中的各種主動(active)及被動(passive)元件。互連結構包括嵌入在複數金屬間介電(intermetallic dielectric, IMD)層中之導線的複數薄層，其中在不同薄層中的導線藉由形成在複數IMD層中之每一者的接觸通孔(contact via)連接。儘管這些導線及接觸通孔(統稱為導電圖案)滿足了互連需求，但它們可能不會均勻分佈。非均勻分佈的導電圖案可包括孤立區域(solated region, 或稱鬆散堆積區域)的區域，這些區域可能在化學機械研磨(chemical mechanical polishing, CMP)製程中被以不同的速率研磨，因而導致碟壓(dishing)或磨損(erosion)。虛擬(dummy)通孔(即：非功能性通孔)被插入孤立區域中，以彌補導電圖案的不均勻分佈。有時候，插入的虛擬通孔(dummy via)有助於形成電性浮接菊鍊塊(floating daisy chain block)，該電性浮接菊鍊塊會擴裝穿過複數IMD層。電荷可能會因為在製造製程中曝露於電漿而產生，並累積在電性浮接菊鍊塊中。隨著IC晶片中裝置尺寸的縮小，IMD層及層間介電(interlayer dielectric, ILD)層的厚度也會降低。累積的電荷可能會導致厚度降低的IMD或ILD層崩潰(breakdown)。因此，儘管常規積體電路足以滿足其預期目的，但它們並非在所有方面都是令人滿意的。
本揭露實施例提供一種製造半導體裝置的方法。上述方法包括接收設計佈局；對設計佈局執行選路以獲得選路後佈局，選路後佈局包括互連結構，互連結構包括第一金屬層、第一金屬層上的第二金屬層、第二金屬層上的第三金屬層、以及複數功能性通孔；對選路後佈局執行光學鄰近校正(OPC)操作，以獲得OPC後佈局，OPC後佈局包括複數密集區域及複數孤立區域；決定要插入複數孤立區域的第一數量的標稱虛擬通孔；將第一數量的標稱虛擬通孔降低到第二數量的標稱虛擬通孔；以及基於第二數量的標稱虛擬通孔修改OPC後佈局，以獲得修改後佈局。OPC後佈局的修改包括在OPC後佈局中插入第二數量的標稱虛擬通孔。
本揭露實施例提供一種製造半導體裝置的系統。上述插入虛擬通孔的系統包括計算裝置，被配置以執行下列操作：接收設計佈局；對設計佈局執行選路以獲得選路後佈局，選路後佈局包括互連結構，互連結構包括第一金屬層、第一金屬層上的第二金屬層、第二金屬層上的第三金屬層、以及複數功能性通孔；對選路後佈局執行光學鄰近校正(OPC)操作，以獲得OPC後佈局，OPC後佈局包括複數密集區域及複數孤立區域；決定要插入複數孤立區域中之第一數量的標稱虛擬通孔；將第一數量的標稱虛擬通孔降低到第二數量的標稱虛擬通孔；以及基於第二數量的標稱虛擬通孔修改OPC後佈局，以獲得修改後佈局。在此實施例中，OPC後佈局的修改包括在OPC後佈局中插入第二數量的標稱虛擬通孔。
本揭露實施例提供一種製造半導體裝置的方法。上述方法包括接收設計佈局；對設計佈局執行選路以獲得選路後佈局，選路後佈局包括互連結構，互連結構包括第一金屬層、第一金屬層上的第二金屬層、第二金屬層上的第三金屬層、以及複數功能性通孔；對選路後佈局執行光學鄰近校正(OPC)操作，以獲得OPC後佈局，OPC後佈局包括複數密集區域及複數孤立區域；決定要插入複數孤立區域之一數量的標稱虛擬通孔；以及基於上述數量的標稱虛擬通孔修改OPC後佈局，以獲得修改後佈局。OPC後佈局的修改包括在上述數量的標稱虛擬通孔中移除標稱虛擬通孔，以避免第一金屬層中兩個相鄰的金屬線之間的水平橋接。
應理解的是，以下之揭露提供許多不同實施例或範例，用以實施各種實施例之不同特徵。本揭露之各部件及排列方式，其特定範例敘述於下以簡化說明。理所當然的，這些範例並非用以限制本揭露。舉例來說，若敘述中有著第一特徵成形於第二特徵之上或上方，其可能包含第一特徵與第二特徵以直接接觸成形之實施例，亦可能包含有附加特徵被形成夾設於於第一特徵與第二特徵之間，而使第一特徵與第二特徵間並非直接接觸之實施例。此外，本揭露可在多種範例中重複參考數字及/或字母。該重複之目的係為簡化及清晰易懂，且本身並不規定所討論之多種實施例及/或配置間之關係。
除此之外，本揭露於下文所述之將一個特徵形成於另一個特徵上、連接至另一個特徵、及/或耦接至另一個特徵，可包括特徵的形成是直接接觸的實施例，以及亦可包括有額外特徵被插入形成於特徵之間，使得特徵並未直接接觸的實施例。此外，例如「較低」、「較高」、「水平」、「垂直」、「上方」、「上」、「下」、「下方」、「向上」、「向下」、「頂部」、「底部」等、及其衍生詞(例如：「水平地」、「向下地」、「向上地」等)之空間相對術語被使用，以使本揭露之一個特徵與另一個特徵之間的關係易於理解。空間相對術語旨於涵蓋包含特徵之裝置的不同方向。再進一步來說，而當一數字或一數字範圍以「大約」、「大概」或類似之用語描述，該用語旨在涵蓋包括所述數字在內之合理數字，例如所述數字之+/-10％或於本技術領域中具有通常知識者所理解之其他數值。舉例來說，用語「約5奈米(nm)」涵蓋自4.5nm至5.5nm的尺寸範圍。
本揭露係有關於防止電漿產生之損傷的方法及結構。在本揭露的一些實施例中，上述方法包括降低虛擬(非功能性)通孔(via)的數量，這些虛擬通孔垂直地對準耦接至上覆(overlying)通孔的另一個上覆或下覆(underlying)虛擬通孔、移除水平橋接(bridge)虛擬互連塊(dummy interconnect block)及動作互連塊(operational interconnect block)的虛擬通孔、以及減少耦接兩個垂直相鄰之薄層的虛擬通孔的數量。當遵循本揭露的方法插入虛擬通孔時，所獲得的結構不太可能包括可藉由曝露於電漿而帶有電荷的電性浮接菊鍊塊。當沒有電性浮接菊鍊塊時，IMD/ILD層起因於電荷累積的崩潰風險得以減輕。
首先參照第1圖，第1圖顯示了可得益於本揭露各種態樣之積體電路(IC)製造系統100及相關之IC製造流程的簡化方塊圖。IC製造系統100包括複數實體，例如設計工作室120(design house)、光罩工作室130(mask house)、以及IC製造商150(IC manufacturer, 即：製造區(fab))，這些實體在與製造積體電路(IC)裝置160有關之設計、研發與製造週期及/或服務中彼此互動。複數實體由通訊網路所連結，通訊網路可為單一網路或各種不同網路，例如內部網路(intranet)及網際網路，且可包括有線及/或無線通訊通道。每個實體可與其他實體互動，且可向其他實體提供服務及/或自其他實體接收服務。一或多個設計工作室120、光罩工作室130、以及IC製造廠150可具有相同的擁有者，且可共存於共用設施(common facility)中及使用共用資源。
在多種實施例中，可包括一或多個設計團隊的設計工作室120產生IC設計佈局122。IC設計佈局122可包括為IC裝置160的製造而設計的各種幾何圖案(geometrical pattern)。舉例來說，幾何圖案可對應金屬、氧化物或半導體薄層的圖案，這些金屬、氧化物或半導體薄層構成將被製造之IC裝置160的各種組件。各種薄層被組合以形成IC裝置160的各種特徵。舉例來說，IC設計佈局的各個部分可包括的特徵例如主動區(active region)、閘極電極、源極及汲極區、金屬互之金屬線或通孔、用於焊墊(bond pad)的開口、以及於本技術領域習知之形成於半導體基板(例如：矽晶圓)中的其他特徵和設置於半導體基板上的各種材料層。此外，根據本揭露實施例，IC設計佈局122可包括覆蓋測試圖案單元(overlay test pattern cell)。在多種範例中，設計工作室120執行設計程序以形成IC設計佈局122。設計程序可包括邏輯設計、實體設計(physical design)、及/或佈局和選路(placement and routing)。IC設計佈局122可呈現於一或多個資料檔案中，資料檔案具有與將用於製造IC裝置160之幾何圖案有關的資訊。在一些範例中，IC設計佈局122可表示為圖形資料庫系統Ⅱ(GDSⅡ)檔案格式，或是DFⅡ檔案格式。
在一些實施例中，設計工作室120可將IC設計佈局122傳送到光罩工作室130，舉例來說，經由上述網路連接進行傳送。接著，光罩工作室130可使用IC設計佈局122以製造一或多個光罩，這些光罩將被用於根據IC設計佈局122來製造IC裝置160的各種薄層。在各種範例中，光罩工作室130執行光罩資料準備132，其中IC設計佈局122被轉換為可被光罩寫入器(mask writer)實體地(physically)寫入的形式，光罩工作室130並執行光罩製造144，其中由光罩資料準備132所準備的資料被修改，以遵循特定之光罩寫入器及/或光罩製造廠，並接著進行製造。於第1圖的範例中，光罩資料準備132及光罩製造144被繪製為個別元件，然而，在其他實施例中，光罩資料準備132及光罩製造144可被統稱為光罩準備。
在一些範例中，光罩資料準備132包括應用一或多個解析度增強技術(resolution enhancement technology, RET)，以補償潛在的微影誤差(lithography error)，例如可能由繞射(diffraction)、干涉(interference)或其他製程效應引起的微影誤差。在一些範例中，可使用光學鄰近校正(optical proximity correction, OPC)以根據周圍幾何形狀的密度調整線寬(line width)、在線段的末端加入「犬骨(dog-bone)」端帽(end-cap)以防止線段末端縮短、校正電子束(electron beam, e-beam)鄰近效應、或用於本技術領域已知的其他目的。舉例來說，OPC技術可加入次解析度輔助特徵(sub-resolution assist feature, SRAF)，例如可包括根據光學模型或規則，將散射條(scattering bar)、襯線(serif)、及/或錘頭(hammerhead)加入IC設計佈局122，使得在微影製程後，晶圓上的最終圖案被改善，並具有增強之解析度及精密度(precision)。光罩資料準備132亦可包括其他解析度增強技術，例如偏軸照射(off-axis illumination, OAI)、相移光罩(phase shift mask, PMS)、其他合適之技術、或其組合。此外，光罩資料準備132亦可包括將虛擬金屬線及虛擬通孔插入到孤立(鬆散堆積)區域中，以提高圖案密度。舉例來說，光罩資料準備132可包括用於插入虛擬通孔的方法，例如將於下文描述的方法600。光罩資料準備132修改IC設計佈局122，以輸出修改後之IC設計佈局122，以用於進一步的處理。在第1圖所呈現的一些實施例中，光罩資料準備132由光罩工作室130執行。在其他實施例中，光罩資料準備132可由IC製造廠150部分地或全部地執行，IC製造廠150具有更好的裝備以評估與製程有關的特性(attribute)。
在光罩資料準備132之後以及光罩製造144期間，可基於修改後之IC設計佈局122製造光罩或光罩組。舉例來說，使用電子束(e-beam)寫入器或多重電子束機制，以基於修改後之IC設計佈局122在光罩(光罩或標線片(reticle))上形成圖案。可使用各種技術形成光罩。在一個實施例中，使用二元技術(binary technology)形成光罩。在一些實施例中，光罩圖案包括不透明(opaque)區及透明區。諸如紫外光(ultraviolet, UV)束之輻射束，被用於曝光塗佈於晶圓上的輻射敏感(radiation-sensitive)材料層(例如：光阻)，輻射束被不透明區阻擋並穿透透明區。在一個範例中，二元光罩包括透明基板(例如：熔融石英(fused quartz))，以及塗佈於光罩之不透明區的不透明材料(例如：鉻)。在一些範例中，使用相移技術形成光罩。在相移光罩中，形成於光罩上的圖案中的各種特徵，被配置為具有預先配置的相位差(phase difference)以增強影像解析度及成像品質。在各種實施例中，相移光罩可為衰減式(attenuated)PSM或交錯式(alternating)PSM。
在一些實施例中，IC製造廠150(例如：半導體晶圓廠(foundry))使用光罩工作室130所製造的光罩(或複數光罩)，以將一或多個光罩圖案轉移到生產晶圓152上，並因此在生產晶圓152上製造IC裝置160。IC製造廠150可包括IC製造設施，IC製造設施可包括用於製造各種不同IC產品的無數製造設施。舉例來說，IC製造廠150可包括用於複數IC產品之前端製造(front end fabrication)的第一製造設施(即前段製造(front-end-of-line, FEOL))，而第二製造設施可為IC產品的互連及封裝(packaging)提供後端製造(即後段製造(back-end-of-line, BEOL))，且第三製造設施可為晶圓代工業務提供其他服務(例如：研究及發展)。在各種實施例中，內部及/或上方製造有IC裝置160的半導體晶圓(即生產晶圓152)，可包括矽基板或其上形成有材料薄層的其他基板。其他基板材料可包括另一種合適之元素半導體，例如鑽石或鍺(germanium)、合適之化合物半導體，例如碳化矽(silicon carbide)、砷化銦(indium arsenide)或磷化銦(indium phosphide)、或是合適之合金半導體，例如碳化矽鍺(silicon germanium carbide)、磷化鎵砷(gallium arsenic phosphide)或磷化鎵銦(gallium indium phosphide)。在一些實施例中，半導體晶圓可進一步包括不同摻雜區域、介電特徵、以及多級互連(multilevel interconnect, 形成於後續之製造操作中)。
現在參照第2圖，第2圖顯示了包括電性浮接菊鍊塊250之半導體裝置200的截面圖。半導體裝置200包括基板202。基板202可包括各種被動及主動微電子裝置，例如電阻器、電容器、電感器、二極體(diode)、p型場效電晶體(PFET)、n型場效電晶體(NFET)、金屬氧化物半導體場效電晶體(MOSFET)、互補式金屬氧化物半導體(CMOS)電晶體、雙極性電晶體(bipolar junction transistor, BJT)、橫向擴散MOS(laterally diffused MOS, LDMOS)電晶體、高壓電晶體、高頻電晶體、其他合適之組件、或其組合。基板202可包括互連結構280，互連結構280互連基板202中的裝置，並將基板202中的裝置耦接到外部電路。
如第2圖所示，互連結構280包括形成在複數金屬間介電(ILD)層中的多條導線206-1、206-2、208-1、208-2、210-1、210-2、212-1、212-2、214-1、214-2、216-1、216-2、218-1、218-2、220-1、220-2、222-1及222-2。複數IMD層中的一者為IMD層224。複數IMD層被複數蝕刻停止層(etch stop layers, ESL)所分割。複數蝕刻停止層中的一者為蝕刻停止層226，蝕刻停止層226可由氮化矽形成。導線206-1及206-2被設置在相同的IMD層中。相似地，每一對的導線208-1及208-2、導線210-1及210-2、導線212-1及212-2、導線214-1及214-2、導線216-1及216-2、導線218-1及218-2、導線220-1及220-2、和導線222-1及222-2，被設置在相同的IMD層中。半導體裝置200包括第一接觸通孔204-1及第二接觸通孔204-2，電性耦接到形成於基板202中的裝置。藉由導線206-1、208-1、210-1、212-1、214-1、216-1、218-1、220-1和222-1以及第一系列接觸通孔230，第一接觸通孔204-1電性耦接到第一凸點(bump)260，第一凸點260用於連接到外部電路。相似地，藉由導線206-2、208-2、210-2、212-2、214-2、216-2、218-2、220-2和222-2以及第二系列接觸通孔240，第二接觸通孔204-2電連接至第二凸點270，第二凸點270用於連接至外部電路。第二接觸通孔204-2、導線、第一系列接觸通孔230、以及第二系列接觸通孔240為功能性導線及接觸通孔，它們將基板202中的裝置電性耦接到外部世界。
簡要地參照第1圖。當主要關注的部分是導電圖案密度均勻性時，可毫不吝惜地在光罩資料準備132中將虛擬通孔插入IC設計佈局122中，以使孤立區域中的低圖案密度變為密集區域中的高圖案密度。在那些案例中，插入的虛擬通孔可互連複數虛擬通孔及複數虛擬導線，以形成電性浮接菊鍊塊。回來參照第2圖，半導體裝置200亦包括一個這樣的電性浮接菊鍊塊，也就是電性浮接菊鍊塊250。電性浮接菊鍊塊250是電性浮接的，且並未耦接至任何功能性導線、功能性接觸通孔、形成於基板202中的裝置、或是凸點260或凸點270。如第2圖所示，電性浮接菊鍊塊250可在第一接近點252處接近導線206-1，並在第二接近點254處接近導線206-2。在第一接近點252及第二接近點254中的每一者處，電性浮接菊鍊塊250藉由IMD層224及蝕刻停止層226的厚度，與功能性導電圖案(導線206-1、206-2以及所有與其耦接的導線和接觸通孔)電性絕緣。在半導體裝置200的製造期間，可能會在半導體裝置200上方產生電漿20，以促進各種薄層的沉積或蝕刻。已經觀察到，電性浮接菊鍊塊250可被用作將由電漿20充電的「天線(antenna)」。由電漿20引起的電荷可能會在電性浮接菊鍊塊250中累積。在一些情況下，當電性浮接菊鍊塊250中累積足夠的電荷時，可能會在第一接近點252及第二接近點254處發生介電質崩潰。可能會導致第3圖中的短路迴路(short circuit loop)290。經由短路迴路290，第一凸點260短路到第二凸點270。
本揭露提供範例性的機制，用以防止形成電性浮接菊鍊塊。結合第4圖中的第一局部互連結構300，描述減少/避免垂直耦接的第一範例性機制。第一局部互連結構300包括複數蝕刻停止層(ESL)302、304、306、和308，以及包括複數IMD層312、314和316。IMD層312包括導線322； IMD層314包括導線341、342、343、以及344；而IMD層316包括導線361及362。導線341及導線343分別藉由接觸通孔331及332垂直耦接到導線322。當實行接觸通孔351時，因為接觸通孔351及接觸通孔331均耦接到導線341，因此導線361、341及322變為電性耦接。然而，當實行接觸通孔352作為代替時，導線361僅會耦接到浮接的導線342，而不會耦接到下方的導線322。也就是說，藉由避免將接觸通孔與上方的接觸通孔同時連接到相同的導線，變得互連的導線數量得以減少。因此，第一範例性機制可減少不同薄層中導線的垂直耦接。相似地，當實行接觸通孔353時，因為接觸通孔353及接觸通孔332均耦接到導線343，因此導線362、343、以及322變為電性耦接。然而，當實行接觸通孔354作為代替時，導線362僅會耦接到浮接的導線344，而不會耦接到下方的導線322。可以看出，即使形成了電性浮接菊鍊塊，應用第一範例性機制亦可減少電性浮接菊鍊塊的質量/體積，進而降低儲存在電性浮接菊鍊塊中的電荷量。
結合第5圖中的第二局部互連結構400，描述減少/避免水平橋接的第二範例性機制。第二局部互連結構400包括複數蝕刻停止層(ESL)402、404、406和408，以及包括複數IMD層412、414和416。IMD層412包括導線421及422；IMD層414包括導線441、442、443及444；IMD層316包括導線461及462。IMD層412中的導線421及422並未藉由IMD層412中的任何特徵而彼此電性耦接。當實行接觸通孔432及433時，可能會形成包括接觸通孔432、接觸通孔433、以及導線442的導電路徑470，而橋接導線421與422。然而，當實行接觸通孔431及434作為代替時，並不會形成導電路徑而橋接導線421與422。也就是說，藉由避免形成橋接兩個水平間隔之導線的導電路徑，能夠變成互連的導線數量會較少。因此，第二範例性機制得以減少設置於同一互連層內的導線的水平耦接。在一些實施例中，第二局部互連結構400被設置在區域I與區域II之間的邊界480處。在一些實施例中，區域I包括OPC特徵，例如散射條(scattering bar)、襯線(serif)、鎚頭(hammerhead)、OPC虛擬導線(即：OPC虛擬金屬線)，且可被稱作OPC區域。區域II並未包含任何OPC特徵，且可被稱為非OPC區域。區域I可與功能性特徵相鄰，其中這些功能性特徵可能受OPC校正影響。區域II可與任何功能性特徵彼此間隔，其中這些功能性特徵可能受OPC校正影響。一般而言，區域I中的導線的尺寸會傾向於小於區域II中的導線。在一些實施例中，第一範例性機制可不包括識別同一薄層內之兩條水平間隔的導線。在那些實施例中，電腦程式或演算法可由計算裝置執行，以識別(identify)邊界480並接著定義無虛擬通孔地帶(dummy-via-free zone)490。在一些情況下，無虛擬通孔地帶490由量測自邊界480的緩衝距離(buffer distance)D所定義。在一些實施例中，緩衝距離D介於約0.5μm與約2μm之間。在第5圖所示的實施例中，IMD層416中的接觸通孔452並未落入無虛擬通孔地帶490中。
結合第6圖中的第三局部互連結構500，描述降低虛擬通孔密度的第三範例性機制。第三局部互連結構500包括複數蝕刻停止層(ESL)502、504、506和508，以及包括複數IMD層512、514和516。IMD層512包括導線521、522、523、524、以及525；IMD層514包括導線541及542；而IMD層516包括導線461及462。當採用傳統的虛擬通孔插入方法時，虛擬通孔531、532、533、534、535以及536，會將IMD層512中的導線521、522、523、524以及525電性耦接到IMD層514中的導線541及542。此外，虛擬通孔451及452將IMD層514中的導線541和542電性耦接到IMD層516中的導線461及462。具體來說，虛擬通孔533及534幫助IMD層514中導線541與542的水平橋接，進而電性耦接第一菊鍊塊L與第二菊鍊塊R。第一菊鍊塊L及第二菊鍊塊R中的每一者，均包括複數互連的接觸通孔及導線。然而，當藉由移除(或不插入)虛擬通孔531、533、534及536來減少IMD層514中的虛擬通孔的數量時，第一菊鍊塊L與第二菊鍊塊R之間的電性耦接便被切斷。在一些範例中，IMD層內的虛擬通孔的密度或數量，可被減少約10％至約20％。虛擬通孔的減少不僅可減少第6圖所示的水平橋接，且亦可減少導線層之間的垂直耦接。
第7圖顯示用於插入虛擬通孔之方法600的流程圖。方法600利用上述三個範例性機制，且可藉由虛擬插入系統執行，該虛擬插入系統包括執行一或多個軟體程式的計算裝置。鑒於現代IC設計的複雜性及導電圖案的數量，方法600可能不是由人類執行的。方法600包括方塊602，佈局在方塊602中被接收。在一些實施例中，佈局可包括複數主動裝置及複數被動裝置。
仍舊參照第7圖，方法600包括方塊604，在方塊604中執行對佈局的選路(routing)。在方塊604中，可創建互連結構的設計，以在功能上互連佈局中的複數主動裝置與複數被動裝置。互連結構包括複數金屬層(即：導線層)。在一些實施例中，複數金屬層中的每一者，包括金屬間介電(IMD)層及複數導電圖案。在一些情況下，複數金屬層中的每一者，可包括蝕刻停止層(ESL)。方塊604中的選路操作可考慮後續操作。舉例來說，方塊604中的選路操作將為可在方塊606中插入的光學鄰近校正(OPC)特徵騰出空間。在一些情況下，若方塊604中的選路操作並未考慮OPC，則導線可能與OPC特徵接觸，並導致電性短路。
參照第7圖，方法600包括方塊606，在方塊606中執行對佈局的光學鄰近校正(OPC)。在一些實施例中，在方塊606中的OPC操作包括根據周圍的幾何形狀密度來調整線寬、在線的末端添加「犬骨」端蓋以防止線段末端縮短、校正電子束鄰近效應、或是插入虛擬金屬特徵(例如：虛擬導線)。舉例來說，方塊606中的OPC操作可添加次解析度輔助特徵(SRAF)，舉例來說，SRAF的添加可包括根據光學模型或準則，對接收自方塊602的佈局添加散射條、襯線及/或鎚頭，如此一來，在微影製程後，晶圓上的最終圖案得以改善並具有增強的解析度及精確度。由於OPC特徵僅在與主要特徵(例如：小尺寸的功能性金屬層或功能性導線)相距一定的距離內時才會影響微影圖案化，因此佈局可包括圍繞主要特徵的複數OPC區域及複數OPC區域之外的複數非OPC區域。為了便於參考，在對佈局執行方塊606的OPC操作之後，該佈局可被稱為OPC後(OPC’ed)佈局。
參照第7圖，方法600包括方塊608，在方塊608中基於OPC後佈局的圖案密度決定第一數量的標稱(nominal)虛擬通孔。在一些實施例中，OPC後佈局包括密集(即：密集堆積)區域及孤立(即：鬆散堆積)區域。為了防止孤立區域中起因於後續CMP製程的碟壓或磨損，可在方塊608中插入第一數量的標稱虛擬通孔，以使密集區域與孤立區域之間的圖案密度的差異得以接近。在一些實施例中，方塊608中的操作可代表插入虛擬通孔的常規方法。在方塊608中，尚未考慮水平橋接及垂直耦接。
參照第7圖，方法600包括方塊610，在方塊610中第一數量的標稱虛擬通孔被減少，以獲得第二數量的標稱虛擬通孔。如上文第6圖所示之第三範例性機制中所述，標稱虛擬通孔的第一數量減少了約10％至約20％之間，以獲得第二數量的虛擬通孔。也就是說，第二數量介於第一數量的約80％至約90％之間。對複數金屬層中的每一者給定相同的總面積，自第一數量到第二數量的減少還導致了圖案密度減少約10％至約20％。圖案密度的降低通常可減低水平間隔之導線的水平橋接的可能性，以及減少相鄰之金屬層中導線之間的垂直耦接的可能性。在一些實施例中，用於插入虛擬通孔的方法600可以在方塊610處結束，因為方塊610可充分避免大的電性浮接菊鍊結構。在那些實施例中，要插入的虛擬通孔包括第二數量的標稱虛擬通孔。在一些替代性實施例中，在執行方塊610的操作後，方法600進入到至方塊612及614。在其他替代性實施例中，方法600省略方塊610，並直接進行到方塊612及614。在一些實施例中，僅對非OPC區域執行方法600的方塊610，以減少非OPC區域中的第一標稱虛擬通孔。
參照第7圖，方法600包括方塊612，在方塊612中在第一金屬層與上覆之第二金屬層之間插入複數第一虛擬通孔，以減少水平橋接。在一些情況下，方塊612基於減少之第二數量的標稱虛擬通孔來實踐第5圖所示的第一範例性機制。在一些其他情況下，方塊612基於第一數量的標稱虛擬通孔實踐第一範例性機制。在一些實施例中，第一金屬層可為直接設置於基板上方的金屬層，其中基板包括已製造的主動裝置。在一些實施例中，第一金屬層可藉由諸如源極/汲極接點或閘極接點的MEOL接點特徵，電性連接到基板中之已製造的主動裝置。在一些實施例中，在第一金屬層上的第二金屬層被直接設置在第一金屬層上。在一些實施例中，方塊612包括識別第二金屬層中可能橋接的導線(或可能橋接的金屬線)。在此，第二金屬層中可能橋接的導線，是指垂直重疊於兩條緊接並水平隔開之導線的導線。一旦可能橋接的導線被識別出來，方塊612便可移除/取消任何電性耦接到可能橋接的導線的第二數量的標稱虛擬通孔，以防止可能橋接的導線著陸於第一金屬層中垂直重疊的導線上。藉由防止可能橋接的導線著陸，避免了透過可能橋接的導線的任何水平橋接。
在一些替代性實施例中，方塊612並未識別第二金屬層中可能橋接的導線。取而代之的是，方塊612包括識別OPC區域與非OPC區域之間的邊界以及緊鄰邊界之無虛擬通孔地帶的操作。在這些替代性實施例中，方塊612移除/取消無虛擬通孔地帶中的虛擬通孔。在這些替代性實施例中，僅針對OPC區域與非OPC區域之間的邊界執行方塊612。
參照第7圖，方法600包括方塊614，在方塊614中在第二金屬層與上覆之第三金屬層之間插入複數第二虛擬通孔，以減少水平橋接以及與第一複數虛擬通孔的垂直耦接。在一些實施例中，方塊614基於減少的第二數量來實踐第4圖所示的第一範例性機制及第5圖所示的第二範例性機制兩者。在一些其他實施例中，方塊614基於第一數量的標稱虛擬通孔來實踐第一範例性機制及第二範例性機制。方塊614中之用於防止水平橋接的操作，與上文關於方塊612所述的操作類似，且在此不再重複。方塊614與方塊612的不同之處在於，方塊614需要進一步考慮以避免垂直耦接到第一金屬層與第二金屬層之間的虛擬通孔，正如目前已決定的那樣。為了實踐第一範例性機制，方塊614識別第二金屬層中的經連接(connected)導線。在此，第二金屬層中的經連接導線是指與第一金屬層與第二金屬層之間的虛擬通孔中的至少一者電性耦接的導線。之後，方塊614移除/取消電性連接到經連接導線的第一或第二數量的標稱虛擬通孔(在第二金屬層與上覆之第三金屬層之間，取決於方塊614是基於第一數量的虛擬通孔還是第二數量的虛擬通孔)。藉由防止另外的虛擬通孔耦接到下方的經連接導線，避免了第三金屬層中的導線與第二金屬層中的導線之間的垂直耦接。
參照第7圖，方法600包括方塊616，在方塊616中方塊614的操作被重複，以在第三金屬層上之另外的金屬層之間插入虛擬通孔。在一些實施例中，用於佈局的互連結構可包括另外的金屬層。方塊616重複方塊614中的操作，以在第三金屬層與另外的金屬層之間插入虛擬通孔。舉例來說，佈局的互連結構可包括9個金屬層。在該範例中，方塊616可重複方塊614中的操作，以在第三金屬層與第四金屬層之間、第四金屬層與第五金屬層之間、第五金屬層與第六金屬層之間、第六金屬與第七金屬層之間、第七金屬層與第八金屬層之間、以及第八金屬層與第九金屬層之間插入虛擬通孔。對於每個金屬層間的虛擬通孔層而言，相同金屬層間的水平橋接是藉由實踐第5圖所示的第二範例性機制來避免，而兩個金屬層之間的垂直耦接則是藉由實踐第一範例性機制來避免。在一些實施例中，要插入的虛擬通孔的數量，包括第二數量的虛擬通孔減去在方塊612、614及616中移除/取消之虛擬通孔的數量。在一些替代性實施例中，要插入的虛擬通孔的數量，包括第一數量的虛擬通孔減去在方塊612、614及616中移除/取消之虛擬通孔的數量。
本揭露提供了防止電漿引起損害的方法及結構。本揭露的方法實踐複數機制，以降低虛擬通孔的數量、移除/取消可能橋接水平間隔之導線的虛擬通孔、以及移除/取消可能垂直耦接垂直相鄰之金屬層中的導線的虛擬通孔。與傳統的虛擬通孔插入製程相比，本揭露的方法可防止形成大的電性浮接菊鍊結構，電性浮接菊鍊結構可能會累積由電漿引起的過量電荷。
在一個實施例中提供一種製造半導體裝置的方法。上述方法包括接收設計佈局；對設計佈局執行選路以獲得選路後佈局，選路後佈局包括互連結構，互連結構包括第一金屬層、第一金屬層上的第二金屬層、第二金屬層上的第三金屬層、以及複數功能性通孔；對選路後佈局執行光學鄰近校正(OPC)操作，以獲得OPC後佈局，OPC後佈局包括複數密集區域及複數孤立區域；決定要插入複數孤立區域的第一數量的標稱虛擬通孔；將第一數量的標稱虛擬通孔降低到第二數量的標稱虛擬通孔；以及基於第二數量的標稱虛擬通孔修改OPC後佈局，以獲得修改後佈局。OPC後佈局的修改包括在OPC後佈局中插入第二數量的標稱虛擬通孔。
在一些實施例中，第二數量介於第一數量的約80％與約90％之間。在一些實施例中，OPC後佈局的修改包括在第二數量的標稱虛擬通孔中移除標稱虛擬通孔，以避免第一金屬層中相鄰的兩個金屬線之間的水平橋接。在一些實施例中，第二數量的標稱虛擬通孔中標稱虛擬通孔的移除包括：識別第二金屬層中的一橋接金屬線，其中上述橋接金屬線跨越於第一金屬層中兩個相鄰的金屬線之上；以及移除第二數量的標稱虛擬通孔中電性耦接至上述橋接金屬線的標稱虛擬通孔。在一些實施例中，第二數量的標稱虛擬通孔中標稱虛擬通孔的移除包括：識別OPC區域與非OPC區域之間的一邊界；識別緊鄰於上述邊界的無虛擬通孔地帶；以及移除第二數量的標稱虛擬通孔中完全位於無虛擬通孔地帶中的標稱虛擬通孔。在一些實施例中，OPC後佈局的修改包括在第二數量的標稱虛擬通孔中移除標稱虛擬通孔，以避免第一金屬層中之導線與第二金屬層中之導線之間的垂直耦接。在一些實施例中，第二數量的標稱虛擬通孔中標稱虛擬通孔的移除包括：識別第二金屬層中的一經連接金屬線，其中上述經連接金屬線電性耦接至第一金屬層中的一金屬線；以及移除第二數量的標稱虛擬通孔中電性耦接至上述經連接金屬線的標稱虛擬通孔。在一些實施例中，上述方法更包括基於修改後佈局製造微影光罩組。在一些實施例中，上述方法更包括使用微影光罩組製造半導體裝置。
在另一個實施例中提供一種製造半導體裝置的系統。上述系統包括計算裝置，被配置以執行下列操作：接收設計佈局；對設計佈局執行選路以獲得選路後佈局，選路後佈局包括互連結構，互連結構包括第一金屬層、第一金屬層上的第二金屬層、第二金屬層上的第三金屬層、以及複數功能性通孔；對選路後佈局執行光學鄰近校正(OPC)操作，以獲得OPC後佈局，OPC後佈局包括複數密集區域及複數孤立區域；決定要插入複數孤立區域中之第一數量的標稱虛擬通孔；將第一數量的標稱虛擬通孔降低到第二數量的標稱虛擬通孔；以及基於第二數量的標稱虛擬通孔修改OPC後佈局，以獲得修改後佈局。在此實施例中，OPC後佈局的修改包括在OPC後佈局中插入第二數量的標稱虛擬通孔。
在一些實施例中，第二數量介於第一數量的約80％與約90％之間。在一些實施例中，OPC後佈局的修改包括在第二數量的標稱虛擬通孔中移除標稱虛擬通孔，以避免第一金屬層中相鄰的兩個金屬線之間的水平橋接。在一些實施例中，第二數量的標稱虛擬通孔中標稱虛擬通孔的移除包括：識別第二金屬層中的一橋接金屬線，其中上述橋接金屬線跨越於第一金屬層中兩個相鄰的金屬線之上；以及移除第二數量的標稱虛擬通孔中電性耦接至上述橋接金屬線的標稱虛擬通孔。在一些實施例中，第二數量的標稱虛擬通孔中標稱虛擬通孔的移除包括：識別OPC區域與非OPC區域之間的一邊界；識別緊鄰於上述邊界的無虛擬通孔地帶；以及移除第二數量的標稱虛擬通孔中完全位於無虛擬通孔地帶中的標稱虛擬通孔。在一些實施例中，OPC後佈局的修改包括在第二數量的標稱虛擬通孔中移除標稱虛擬通孔，以避免第一金屬層中之導線與第二金屬層中之導線之間的垂直耦接。在一些實施例中，第二數量的標稱虛擬通孔中標稱虛擬通孔的移除包括：識別第二金屬層中的一經連接金屬線，其中上述經連接金屬線電性耦接至第一金屬層中的一金屬線；以及移除第二數量的標稱虛擬通孔中電性耦接至上述經連接金屬線的標稱虛擬通孔。在一些實施例中，上述製造半導體裝置的系統與電子束寫入器通訊，其中計算裝置更被配置以輸出修改後佈局至電子束寫入器，以基於修改後佈局製造微影光罩組。
在又一個實施例中提供一種製造半導體裝置的方法。上述方法包括接收設計佈局；對設計佈局執行選路以獲得選路後佈局，選路後佈局包括互連結構，互連結構包括第一金屬層、第一金屬層上的第二金屬層、第二金屬層上的第三金屬層、以及複數功能性通孔；對選路後佈局執行光學鄰近校正(OPC)操作，以獲得OPC後佈局，OPC後佈局包括複數密集區域及複數孤立區域；決定要插入複數孤立區域之一數量的標稱虛擬通孔；以及基於上述數量的標稱虛擬通孔修改OPC後佈局，以獲得修改後佈局。OPC後佈局的修改包括在上述數量的標稱虛擬通孔中移除標稱虛擬通孔，以避免第一金屬層中兩個相鄰的金屬線之間的水平橋接。
在一些實施例中，OPC後佈局的修改更包括在上述數量的標稱虛擬通孔中移除標稱虛擬通孔，以避免第一金屬層中之導線與第二金屬層中之導線之間的垂直耦接。在一些實施例中，OPC後佈局的修改更包括減少上述數量的標稱虛擬通孔以降低標稱虛擬通孔的數量。
前述內文已概述多項實施例。本技術領域中具有通常知識者應當理解，他們可輕易地以本揭露為基礎設計或修改其他製程及結構，以完成相同之目的及/或達到與本文介紹之實施例或範例相同之優點。本技術領域中具有通常知識者亦需理解，這些等效結構並未脫離本揭露之精神及範圍，且在不脫離本揭露之精神及範圍之情況下，可對本揭露進行各種改變、置換以及變更。
100:IC製造系統 120:設計工作室 122:IC設計佈局 130:光罩工作室 132:光罩資料準備 144:光罩製造 150:IC製造商 152:生產晶圓 160:IC裝置 20:電漿 200:半導體裝置 202:基板 204-1:第一接觸通孔 204-2:第二接觸通孔 206-1,206-2:導線 208-1,208-2:導線 210-1,210-2:導線 212-1,212-2:導線 214-1,214-2:導線 216-1,216-2:導線 218-1,218-2:導線 220-1,220-2:導線 222-1,222-2:導線 224:IMD層 226:蝕刻停止層 230:第一系列接觸通孔 240:第二系列接觸通孔 250:電性浮接菊鍊塊 252:第一接近點 254:第二接近點 260:第一凸點 270:第二凸點 280:互連結構 290:短路迴路 300:第一局部互連結構 302~308:蝕刻停止層 312~316:IMD層 322:導線 331,332:接觸通孔 341~344:導線 351~354:接觸通孔 361,362:導線 400:第二局部互連結構 402~408:蝕刻停止層 412~416:IMD層 421,422:導線 431~434:接觸通孔 441~444:導線 452:接觸通孔 461,462:導線 470:導電路徑 480:邊界 490:無虛擬通孔地帶 D:緩衝距離 I,II:區域 500:第三局部互連結構 502~508:蝕刻停止層 512~516:IMD層 521~525:導線 531~536:虛擬通孔 541,542:導線 L:第一菊鍊塊 R:第二菊鍊塊 600:方法 602~616:方塊
本揭露之態樣自後續實施方式及附圖可更佳理解。須強調的是，依據產業之標準作法，各種特徵並未按比例繪製。事實上，各種特徵之尺寸可能任意增加或減少以清楚論述。 第1圖係根據本揭露態樣所示，積體電路(IC)製造系統及相關之IC製造流程的簡化方塊圖。 第2圖係根據本揭露態樣所示，包括電性浮接菊鍊塊之半導體裝置的截面圖。 第3圖係根據本揭露態樣所示，第2圖之電性浮接菊鍊塊因電漿充電所導致的短路迴路。 第4圖至第6圖係根據本揭露態樣所示，避免第3圖之短路迴路的機制。 第7圖係根據本揭露態樣所示，用於插入虛擬通孔之方法的流程圖。
600:方法
602~616:方塊

Claims (1)

  1. 一種製造半導體裝置的方法，包括： 接收一設計佈局； 對上述設計佈局執行選路以獲得一選路後佈局，上述選路後佈局包括一互連結構，上述互連結構包括一第一金屬層、上述第一金屬層上的一第二金屬層、上述第二金屬層上的一第三金屬層、以及複數功能性通孔； 對上述選路後佈局執行光學鄰近校正(OPC)操作，以獲得一OPC後佈局，上述OPC後佈局包括複數密集區域及複數孤立區域； 決定要插入上述孤立區域的一第一數量的標稱虛擬通孔； 將上述第一數量的標稱虛擬通孔降低到一第二數量的標稱虛擬通孔；以及 基於上述第二數量的標稱虛擬通孔修改上述OPC後佈局，以獲得一修改後佈局， 其中上述OPC後佈局的修改包括在上述OPC後佈局中插入上述第二數量的標稱虛擬通孔。
TW109125925A 2019-09-26 2020-07-31 製造半導體裝置的方法 TW202127299A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962906155P 2019-09-26 2019-09-26
US62/906,155 2019-09-26
US16/730,406 2019-12-30
US16/730,406 US11036911B2 (en) 2019-09-26 2019-12-30 Charging prevention method and structure

Publications (1)

Publication Number Publication Date
TW202127299A true TW202127299A (zh) 2021-07-16

Family

ID=75163549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125925A TW202127299A (zh) 2019-09-26 2020-07-31 製造半導體裝置的方法

Country Status (2)

Country Link
US (1) US11036911B2 (zh)
TW (1) TW202127299A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688654B2 (en) * 2021-05-27 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Test line structure, semiconductor structure and method for forming test line structure
CN115933306B (zh) * 2023-03-09 2023-06-09 合肥晶合集成电路股份有限公司 光学临近修正方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608335B2 (en) * 2000-05-25 2003-08-19 Sun Microsystems, Inc. Grounded fill in a large scale integrated circuit
JP2003324149A (ja) * 2002-04-26 2003-11-14 Nec Electronics Corp ダミーパターンの自動発生方法
US7260803B2 (en) * 2003-10-10 2007-08-21 Lsi Corporation Incremental dummy metal insertions
US7157365B2 (en) * 2004-05-10 2007-01-02 Agere Systems Inc. Semiconductor device having a dummy conductive via and a method of manufacture therefor
US7240314B1 (en) * 2004-06-04 2007-07-03 Magma Design Automation, Inc. Redundantly tied metal fill for IR-drop and layout density optimization
US7443020B2 (en) * 2005-02-28 2008-10-28 Texas Instruments Incorporated Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit
US7445966B2 (en) * 2005-06-24 2008-11-04 International Business Machines Corporation Method and structure for charge dissipation during fabrication of integrated circuits and isolation thereof
JP2007067372A (ja) * 2005-08-03 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置
US7408206B2 (en) * 2005-11-21 2008-08-05 International Business Machines Corporation Method and structure for charge dissipation in integrated circuits
US7574685B1 (en) * 2006-04-24 2009-08-11 Cadence Design Systems, Inc. Method, system, and article of manufacture for reducing via failures in an integrated circuit design
US20090077506A1 (en) * 2007-05-16 2009-03-19 Eugene Anikin Simultaneous Multi-Layer Fill Generation
JP2007305713A (ja) * 2006-05-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置及び配線補助パターン生成方法
US7565638B2 (en) * 2006-11-21 2009-07-21 Sun Microsystems, Inc. Density-based layer filler for integrated circuit design
US20090087956A1 (en) * 2007-09-27 2009-04-02 Texas Instruments Incorporated Dummy Contact Fill to Improve Post Contact Chemical Mechanical Polish Topography
US7681166B2 (en) * 2007-09-28 2010-03-16 Synopsys, Inc. Method and apparatus for performing dummy-fill by using a set of dummy-fill cells
JP4642908B2 (ja) * 2008-03-11 2011-03-02 パナソニック株式会社 半導体集積回路装置
US7949981B2 (en) * 2008-07-31 2011-05-24 International Business Machines Corporation Via density change to improve wafer surface planarity
KR20100099573A (ko) * 2009-03-03 2010-09-13 삼성전자주식회사 반도체 장치 및 그 제조방법
US8307321B2 (en) * 2009-03-20 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for dummy metal and dummy via insertion
US9262568B2 (en) * 2009-07-16 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy pattern performance aware analysis and implementation
US8519444B2 (en) * 2010-09-10 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Modified design rules to improve device performance
US8847393B2 (en) * 2011-02-28 2014-09-30 Freescale Semiconductor, Inc. Vias between conductive layers to improve reliability
WO2012160736A1 (ja) * 2011-05-20 2012-11-29 パナソニック株式会社 半導体装置
US9029260B2 (en) 2011-06-16 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gap filling method for dual damascene process
US8779592B2 (en) 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
US9406608B2 (en) * 2014-10-16 2016-08-02 Globalfoundries Inc. Dummy metal structure and method of forming dummy metal structure
US9613856B1 (en) 2015-09-18 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
US9972529B2 (en) 2015-09-28 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
KR102512988B1 (ko) * 2016-05-11 2023-03-22 삼성전자주식회사 비아 플러그를 포함하는 반도체 소자
US9768061B1 (en) 2016-05-31 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k dielectric interconnect systems
US10777510B2 (en) * 2016-11-28 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including dummy via anchored to dummy metal layer
KR102344320B1 (ko) * 2017-08-11 2021-12-28 삼성전자주식회사 더미 콘택을 갖는 반도체 소자
US10170322B1 (en) 2017-11-16 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Atomic layer deposition based process for contact barrier layer
US10552567B2 (en) * 2018-01-17 2020-02-04 Globalfoundries Inc. Automated redesign of integrated circuits using relaxed spacing rules

Also Published As

Publication number Publication date
US11036911B2 (en) 2021-06-15
US20210097228A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
US12125781B2 (en) Cell having stacked pick-up region
US20170053056A1 (en) Method of Mask Data Synthesis and Mask Making
JP2003017390A (ja) パターン形成方法及びパターン形成に用いるマスク
TW202127299A (zh) 製造半導體裝置的方法
US11550986B2 (en) Inverted integrated circuit and method of forming the same
US20240194664A1 (en) Power cell for semiconductor devices
US20240363558A1 (en) Integrated circuit device
TWI849214B (zh) 積體電路結構
US20230402374A1 (en) Signal conducting line arrangements in integrated circuits
US8972912B1 (en) Structure for chip extension
CN112558407A (zh) 制造半导体装置的方法
US20230055721A1 (en) Semiconductor device and method of manufacturing the same
TWI830220B (zh) 半導體裝置及其製造方法
US11404553B2 (en) Semiconductor device and manufacturing method thereof
TWI839745B (zh) 積體電路裝置及其形成方法
US11837598B2 (en) Semiconductor device electrostatic discharge diode
US20230307386A1 (en) Boundary cells adjacent to keep-out zones
TWI858388B (zh) 積體電路裝置及製造方法
US11676958B2 (en) Semiconductor device including cumulative sealing structures and method and system for making of same
US11854973B2 (en) Semiconductor device with reduced resistance and method for manufacturing the same
US20230260984A1 (en) Semiconductor structure including boundary header cell and method for manufacturing the same
US20240363594A1 (en) Vertical interconnect structures with integrated circuits
US20240355707A1 (en) Power rail arrangements in integrated circuits having stacked transistors
US20240014202A1 (en) Semiconductor device and method for generating integrated circuit layout
US20240371942A1 (en) Cell placement optimization