TW202115698A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW202115698A
TW202115698A TW109127321A TW109127321A TW202115698A TW 202115698 A TW202115698 A TW 202115698A TW 109127321 A TW109127321 A TW 109127321A TW 109127321 A TW109127321 A TW 109127321A TW 202115698 A TW202115698 A TW 202115698A
Authority
TW
Taiwan
Prior art keywords
light
emitting element
emitting
pixel
display device
Prior art date
Application number
TW109127321A
Other languages
English (en)
Other versions
TWI778396B (zh
Inventor
池田雅延
青木義典
小川耀博
金谷康弘
Original Assignee
日商日本顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本顯示器股份有限公司 filed Critical 日商日本顯示器股份有限公司
Publication of TW202115698A publication Critical patent/TW202115698A/zh
Application granted granted Critical
Publication of TWI778396B publication Critical patent/TWI778396B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Vehicle Body Suspensions (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明之課題在於提供一種可實現較佳之顯示特性之顯示裝置。 本發明之顯示裝置具有：基板；複數個像素，其等設置於基板；及複數個發光元件，其等設置於複數個像素各者；複數個發光元件包含：出射紅色光之複數個第1發光元件、出射綠色光之複數個第2發光元件、及出射藍色光之複數個第3發光元件；複數個第1發光元件於基板上沿第1方向排列，且沿與第1方向交叉之第2方向排列，於第1方向觀察1個像素時，第3發光元件具有不與第1發光元件及第2發光元件重疊之部分，於第2方向觀察1個像素時，第3發光元件具有不與第1發光元件及第2發光元件重疊之部分。

Description

顯示裝置
本發明係關於一種顯示裝置。
近年來，將微小尺寸之發光二極體(微型LED(micro LED))用作顯示元件之顯示器受到關注(例如，參照專利文獻1)。複數個發光二極體安裝於陣列基板(專利文獻1中為驅動底板)之平坦之面上。複數個發光二極體中，排列有出射不同色(例如RGB)之光之發光二極體。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特表2017-529557號公報
[發明所欲解決之課題]
於使用微小尺寸之發光二極體之顯示器中，因發光二極體之排列構造、或觀察者之觀察方向，一部分色之發光二極體與其他色之發光二極體重疊，而有可能顯示特性降低。
本發明之目的在於提供一種可實現較佳之顯示特性之顯示裝置。 [解決課題之技術手段]
本發明之一態樣之顯示裝置具有：基板；複數個像素，其等設置於前述基板；及複數個發光元件，其等設置於複數個前述像素各者；複數個前述發光元件包含：出射紅色光之複數個第1發光元件、出射綠色光之複數個第2發光元件、及出射藍色光之複數個第3發光元件；複數個前述第1發光元件於前述基板上沿第1方向排列，且沿與前述第1方向交叉之第2方向上排列，於前述第1方向觀察1個前述像素時，前述第3發光元件具有不與前述第1發光元件及前述第2發光元件重疊之部分，於前述第2方向觀察1個前述像素時，前述第3發光元件具有不與前述第1發光元件及前述第2發光元件重疊之部分。
對於用於實施本發明之形態(實施形態)，一面參照圖式一面詳細地進行說明。本發明並不由以下之實施形態所記載之內容限定。又，在以下記載之構成要件中，亦包含本領域技術人員可易於想到之構成要件、及實質上相同之構成要件。進而，以下所記載之構成要件可適當組合。再者，揭示終極而言僅為一例，對於本領域技術人員針對保持發明之主旨之適當變更可容易地想到者，當然包含於本發明之範圍內。又，圖式為使說明更加明確，與實際態樣相比雖存在示意性地顯示各部分之寬度、厚度、形狀等之情形，但其終極而言僅為一例，並非限定本發明之解釋者。又，在本說明書及各圖中，存在針對與已出現之圖中所描述之要件同樣的要件、賦予相同之符號，且適當省略詳細說明之情形。
本說明書及申請專利範圍中，在表達在某構造體之上配置其他構造體之態樣時，在單純地表述為在「上」之情形下，如無特別說明，則視為包含：以與某構造體相接之方式，於正上方配置其他構造體之情形，及在某構造體之上方進一步介隔另外之構造體配置其他構造體之情形此二者。
(第1實施形態) 圖1係示意性地顯示第1實施形態之顯示裝置之平面圖。如圖1所示般，顯示裝置1包含：陣列基板2、像素Pix、驅動電路12、驅動IC(Integrated Circuit)210、及陰極配線60。陣列基板2係用於驅動各像素Pix之驅動電路基板，亦被稱為底板或主動矩陣狀基板。陣列基板2具有：基板21、複數個電晶體、複數個電容、及各種配線等。雖未特別圖示，於陣列基板2上，亦可連接有用於輸入控制信號及電力之撓性印刷基板(FPC)等，該控制信號及電力用於將驅動電路12及驅動IC 210予以驅動。
如圖1所示般，顯示裝置1具有顯示區域AA、及周邊區域GA。顯示區域AA與複數個像素Pix重疊地配置，係顯示圖像之區域。周邊區域GA係不與複數個像素Pix重疊之區域，配置於顯示區域AA之外側。
複數個像素Pix在基板21之顯示區域AA中，於第1方向Dx及第2方向Dy上排列。再者，第1方向Dx及第2方向Dy係相對於基板21之表面平行之方向。第1方向Dx與第2方向Dy正交。然而，第1方向Dx亦可不與第2方向Dy正交而是交叉。第3方向Dz係與第1方向Dx及第2方向Dy正交之方向。第3方向Dz例如與基板21之法線方向對應。再者，以下，所謂俯視，表示自第3方向Dz觀察時之位置關係。
顯示區域AA具有第1邊AAs1、第2邊AAs2、第3邊AAs3及第4邊AAs4。第1邊AAs1與第2邊AAs2於平行之方向上延伸。第3邊AAs3與第4邊AAs4於平行之方向上延伸，且設置於第1邊AAs1與第2邊AAs2之間。於本說明書中，第1方向Dx係沿著顯示區域AA之第1邊AAs1及第2邊AAs2之方向。又，第2方向Dy係沿著顯示區域AA之第3邊AAs3及第4邊AAs4之方向。
驅動電路12係基於來自驅動IC 210或外部之各種控制信號而驅動複數個閘極線之電路。驅動電路12依次或同時選擇複數條閘極線，對所選擇之閘極線供給閘極驅動信號。藉此，驅動電路12選擇連接於閘極線之複數個像素Pix。
驅動IC 210係控制顯示裝置1之顯示之電路。驅動IC 210於基板21之周邊區域GA以COG(Chip On Glass，玻璃上晶片)而安裝。並不限定於此，驅動IC 210亦可於連接於基板21之周邊區域GA之撓性印刷基板或硬性基板之上以COF(Chip On Film，薄膜上晶片)而安裝。
陰極配線60設置於基板21之周邊區域GA。陰極配線60包圍顯示區域AA之複數個像素Pix及周邊區域GA之驅動電路12而設置。複數個發光元件3之陰極電性連接於共通之陰極配線60，而被供給固定電位(例如，接地電位)。更具體而言，發光元件3之陰極端子32(參照圖3)經由陰極電極22連接於陰極配線60。
圖2係顯示複數個副像素之平面圖。如圖2所示般，1個像素Pix包含複數個副像素49。例如，像素Pix具有：第1副像素49R、第2副像素49G、及第3副像素49B。第1副像素49R顯示作為第1色之原色之紅色。第2副像素49G顯示作為第2色之原色之綠色。第3副像素49B顯示作為第3色之原色之藍色。如圖2所示般，於1個像素Pix中，第1副像素49R、第2副像素49G及第3副像素49B於與第1方向Dx及第2方向Dy交叉之斜向上排列。再者，第1色、第2色、第3色各者並不限於紅色、綠色、藍色，而可選擇補色等任意色。以下，在無需分別區別第1副像素49R、第2副像素49G、及第3副像素49B之情形下，稱為副像素49。
副像素49各自具有發光元件3、及陽極電極23。發光元件3設置於複數個副像素49各者。顯示裝置1藉由在第1副像素49R、第2副像素49G及第3副像素49B中，就第1發光元件3R、第2發光元件3G、第3發光元件3B而出射不同之光而顯示圖像。第1發光元件3R出射紅色之光。第2發光元件3G出射綠色之光。第3發光元件3B出射藍色之光。以下，在無需分別區別第1發光元件3R、第2發光元件3G及第3發光元件3B之情形下，稱為發光元件3。再者，複數個發光元件3可出射4色以上之不同之光。
發光元件3係在俯視下具有3 μ 以上、300 μ0以下左右之大小之發光二極體(LED：Light Emitting Diode)晶片。雖然不是嚴密之定義，但將晶片尺寸低於100 μ0者，稱為微型LED(micro LED)。亦將於各像素具備微型LED之顯示裝置1稱為微型LED顯示裝置。再者，微型LED之微型不限定發光元件3之大小。
其次，對於顯示裝置1之剖面構成進行說明。圖3係圖2之III-III'剖面圖。如圖3所示般，發光元件3設置於陣列基板2之上。陣列基板2具有：基板21、陽極電極23、安裝電極24、對向電極25、連接電極26a、各種電晶體、各種配線及各種絕緣膜。
基板21係絕緣基板，例如使用石英、無鹼玻璃等之玻璃基板、或聚醯亞胺等之樹脂基板。作為基板21，在使用具有可撓性之樹脂基板之情形下，可以片材顯示器構成顯示裝置1。又，基板21不限於聚醯亞胺，亦可使用其他樹脂材料。
再者，於本說明書中，於與基板21之表面垂直之方向上，將自基板21朝向發光元件3之方向設為「上側」或僅為「上」。又，將自發光元件3朝向基板21之方向設為「下側」或僅為「下」。
於基板21之上設置底塗層膜91。底塗層膜91例如為具有絕緣膜91a、91b、91c之3層積層構造。絕緣膜91a係矽氧化膜，絕緣膜91b係矽氮化膜，絕緣膜91c係矽氧化膜。下層之絕緣膜91a係為了提高基板21與底塗層膜91之密接性而設置。中層之絕緣膜91b作為阻擋來自外部之水分及雜質之阻擋膜而設置。上層之絕緣膜91c以不使絕緣膜91b之矽氮化膜中所含有之氫原子擴散至半導體層61側之方式作為阻擋膜而設置。
底塗層膜91之構成不限定於圖3所示者。例如，底塗層膜91亦可為單層膜或2層積層膜，還可積層4層以上。又，在基板21為玻璃基板之情形下，由於矽氮化膜相對而言密接性良好，故可於基板21上直接形成矽氮化膜。
遮光膜65設置於絕緣膜91a之上。遮光膜65設置於半導體層61與基板21之間。藉由遮光膜65，可抑制來自基板21側之光朝半導體層61之通道區域61a侵入。或者，將遮光膜65以導電性材料形成，而賦予特定之電位，藉此可對驅動電晶體DRT賦予背閘極效果。再者，亦可為遮光膜65設置於基板21上，覆蓋遮光膜65而設置絕緣膜91a。
驅動電晶體DRT設置於底塗層膜91之上。再者，於圖3中，與發光元件3對應而顯示1個驅動電晶體DRT，但亦可與1個發光元件3對應而設置構成像素電路之複數個電晶體。
驅動電晶體DRT具有：半導體層61、源極電極62、汲極電極63及閘極電極64。半導體層61設置於底塗層膜91之上。半導體層61例如使用多晶矽。然而，半導體層61不限定於此，亦可為微晶氧化物半導體、非晶氧化物半導體、低溫多晶矽等。作為驅動電晶體DRT，僅顯示n型TFT，但亦可同時形成p型TFT。於n型TFT中，半導體層61具有通道區域61a、源極區域61b、汲極區域61c及低濃度雜質區域61d。低濃度雜質區域61d設置於通道區域61a與源極區域61b之間，且設置於通道區域61a與汲極區域61c之間。
閘極絕緣膜92覆蓋半導體層61而設置於底塗層膜91之上。閘極絕緣膜92例如係矽氧化膜。閘極電極64設置於閘極絕緣膜92之上。又，於與閘極電極64同一層設置第1配線66。閘極電極64及第1配線66例如使用鉬鎢(MoW)。於圖3所示之例中，驅動電晶體DRT係閘極電極64設置於半導體層61之上側之頂閘極構造。然而，不限定於此，驅動電晶體DRT亦可為於半導體層61之下側設置閘極電極64之底閘極構造，還可為於半導體層61之上側及下側兩者設置閘極電極64之雙閘極構造。
層間絕緣膜93覆蓋閘極電極64而設置於閘極絕緣膜92之上。層間絕緣膜93例如具有矽氮化膜與矽氧化膜之積層構造。源極電極62及汲極電極63設置於層間絕緣膜93之上。源極電極62經由設置於閘極絕緣膜92及層間絕緣膜93之接觸孔而連接於源極區域61b。汲極電極63經由設置於閘極絕緣膜92及層間絕緣膜93之接觸孔而連接於汲極區域61c。於源極電極62連接有作為引繞配線之第2配線67。源極電極62、汲極電極63及第2配線67例如採用鈦(Ti)、鋁(Al)、鈦(Ti)之3層積層構造。
第2配線67之一部分形成於與第1配線66重疊之區域。於隔著層間絕緣膜93而對向之第1配線66與第2配線67中，形成電容Cs1。又，第1配線66形成於與半導體層61之一部分重疊之區域。電容Cs1亦包含在隔著閘極絕緣膜92而對向之半導體層61與第1配線66中形成之電容。
第1有機絕緣膜94覆蓋驅動電晶體DRT及第2配線67而設置於層間絕緣膜93之上。作為第1有機絕緣膜94使用感光性丙烯酸等有機材料。感光性丙烯酸等有機材料與藉由CVD等形成之無機絕緣材料相比，於配線階差之覆蓋性、或表面之平坦性上優異。
於第1有機絕緣膜94之上，依照對向電極25、電容絕緣膜95、陽極電極23之順序而積層。對向電極25由例如ITO(Indium Tin Oxide，氧化銦錫)等具有透光性之導電性材料構成。於與對向電極25同一層設置連接電極26a。連接電極26a覆蓋設置於第1有機絕緣膜94之接觸孔H1之內部而設置，於接觸孔H1之底部與第2配線67連接。
電容絕緣膜95覆蓋對向電極25及連接電極26a而設置，於與接觸孔H1重疊之區域具有開口。電容絕緣膜95例如係矽氮化膜。陽極電極23隔著電容絕緣膜95與對向電極25對向。陽極電極23經由接觸孔H1與連接電極26a及第2配線67電性連接。藉此，陽極電極23與驅動電晶體DRT電性連接。陽極電極23設為鈦(Ti)、鋁(Al)之積層構造。然而，不限定於此，陽極電極23亦可為包含鉬、鈦金屬中任一者以上之材料。或，陽極電極23亦可為包含鉬、鈦任一者以上之合金、或透光性導電材料。
於隔著電容絕緣膜95對向之陽極電極23與對向電極25之間形成電容Cs2。又，在形成陽極電極23之步驟中，以ITO形成之對向電極25亦具有作為用於保護第2配線67等之各種配線的障壁膜之功能。然而，於陽極電極23之圖案化時，會在其中一部分讓對向電極25暴露於蝕刻環境中，但藉由自對向電極25之形成至陽極電極23之形成之期間進行之退火處理，而使對向電極25對於陽極電極23之蝕刻具有充分之耐性。
第2有機絕緣膜97設置於陽極電極23之上。於第2有機絕緣膜97，設置到達陽極電極23之接觸孔H2。第2有機絕緣膜97使用與第1有機絕緣膜94相同之有機材料。安裝電極24設置於第2有機絕緣膜97之上，經由接觸孔H2與陽極電極23電性連接。安裝電極24與陽極電極23同樣地設為鈦、鋁之積層構造。惟，安裝電極24亦可使用與陽極電極23不同之導電材料。又，第2有機絕緣膜97亦可使用與第1有機絕緣膜94不同之有機材料。
發光元件3(第1發光元件3R、第2發光元件3G、第3發光元件3B)安裝於與各自對應之安裝電極24。各發光元件3以陽極端子33與安裝電極24相接之方式安裝。各發光元件3之陽極端子33與安裝電極24之間之接合，只要可確保兩者之間良好之導通、且不破損陣列基板2上之形成物者，則無特別限定。作為陽極端子33與安裝電極24之接合，例如可舉出使用低溫熔融之焊料材料之回流銲步驟、或在經由導電膏體將發光元件3載置於陣列基板2上之後進行燒結之方法。
此處，亦可不於陣列基板2設置第2有機絕緣膜97及安裝電極24，而於陽極電極23上直接安裝發光元件3。然而，藉由設置第2有機絕緣膜97及安裝電極24，可抑制電容絕緣膜95因安裝發光元件3時施加之力而破損。即，可抑制在形成電容Cs2之陽極電極23與對向電極25之間產生絕緣破壞。
發光元件3具有半導體層31、陰極端子32及陽極端子33。半導體層31可採用積層n型包層、活性層及p型包層之構成。半導體層31例如使用氮化鎵(GaN)、鋁銦燐(AlInP)、氮化銦鎵(InGaN)等之化合物半導體。半導體層31亦可就每一第1發光元件3R、第2發光元件3G及第3發光元件3B而使用不同之材料。又，作為活性層，亦可為了高效率化而採用使由數原子層構成之井層與障壁層週期性積層之多重量子井構造(MQW構造)。又，作為發光元件3，亦可為於半導體基板上形成有半導體層31之構成。或者，不限定於將發光元件3單體安裝於陣列基板2之構成，亦可為將包含發光元件3之LED晶片安裝於陣列基板2之構成。
第1發光元件3R之高度、第2發光元件3G之高度及第3發光元件3B之高度不同。具體而言，第1發光元件3R之高度高於第2發光元件3G之高度。第2發光元件3G之高度高於第3發光元件3B之高度。換言之，依照第3發光元件3B、第2發光元件3G、第1發光元件3R之順序漸高地形成。這是因為設置有用於抑制活性層之MQW構造變形之變形緩和層的緣故。藉由設置變形緩和層，而可謀求發光元件3之高效率化。由於變形緩和層之厚度依存於光之波長，故第1發光元件3R之變形緩和層較厚地形成，第3發光元件3B之變形緩和層較薄地形成。
前述之第1發光元件3R之高度、第2發光元件3G之高度及第3發光元件3B之高度、及在俯視下觀察到之晶片面積之關係根據構成半導體層31之材料而不同。例如，於具有InGan/GaN系之構造之情形下，第1發光元件3R之高度、第2發光元件3G之高度及第3發光元件3B之高度如前述般，第1發光元件3R之晶片面積大於第2發光元件3G之晶片面積，第2發光元件3G之晶片面積大於第3發光元件3B之晶片面積，於第1發光元件3R具有InAlGaP/GaAs系之構造之情形下，第2發光元件3G之高度與第3發光元件3B之高度相同，且第1發光元件3R之高度較其低，第1發光元件3R之晶片面積大於第2發光元件3G之晶片面積，第2發光元件3G之晶片面積大於第3發光元件3B之晶片面積。
於複數個發光元件3之間設置元件絕緣膜98。元件絕緣膜98係由樹脂材料形成。元件絕緣膜98覆蓋發光元件3之側面，於發光元件3之與陰極端子32重疊之部分，設置接觸孔H3。發光元件3之陰極端子32在接觸孔H3之底部自元件絕緣膜98露出。
陰極電極22覆蓋複數個發光元件3及元件絕緣膜98，電性連接於複數個發光元件3。更具體而言，陰極電極22遍及元件絕緣膜98之上表面、與露出於接觸孔H3之陰極端子32之上表面而設置。陰極電極22使用例如ITO等具有透光性之導電性材料。藉此，可將來自發光元件3之出射光效率良好地擷取於外部。陰極電極22與安裝於顯示區域AA之複數個發光元件3之陰極端子32電性連接。陰極電極22在設置於顯示區域AA之外側之陰極接觸部，與設置於陣列基板2側之陰極配線60連接。
如以上所述般，構成將發光元件3用作顯示元件之顯示裝置1。再者，顯示裝置1亦可根據需要而於陰極電極22之上側設置蓋板、圓偏光板或觸控面板等。又，於顯示裝置1中，不限定於在發光元件3之上部連接於陰極電極22之面朝上構造，亦可為發光元件3之下部連接於陽極電極23及陰極電極22之所謂面朝下構造。
其次，對於第1發光元件3R、第2發光元件3G及第3發光元件3B之配置詳細地進行說明。圖4係顯示複數個像素之排列之平面圖。再者，各圖所示之每一發光元件3之平面形狀(面積、長度Wx、Wy)、高度HR、HG、HB等為了易於理解而強調地顯示，將各部分之大小、比率或圖式之比例尺等適當變更而顯示。然而，如前述般，藉由選擇構成半導體層31之材料，而該關係會不同，故對於配置與色之關係並無限定。
如圖4所示般，於1個像素Pix中，第1發光元件3R、第2發光元件3G及第3發光元件3B於與第1方向Dx及第2方向Dy交叉之斜向Da上排列。
於複數個像素Pix之排列中，第1發光元件3R於第1方向Dx上排列，且於第2方向Dy上排列。於第1方向Dx中，第2發光元件3G位於在第1方向Dx上相鄰之第1發光元件3R之間，且位於在第1方向Dx上相鄰之第3發光元件3B之間。於第2方向Dy中，第2發光元件3G位於在第2方向Dy上相鄰之第1發光元件3R之間，且位於在第2方向Dy上相鄰之第3發光元件3B之間。
於第1方向Dx中，第3發光元件3B位於在第1方向Dx上相鄰之第1發光元件3R之間，且位於在第1方向Dx上相鄰之第2發光元件3G之間。於第2方向Dy中，第3發光元件3B位於在第2方向Dy上相鄰之第1發光元件3R之間，且位於在第2方向Dy上相鄰之第2發光元件3G之間。
亦即，於第1方向Dx觀察1個像素Pix，第3發光元件3B具有不與第1發光元件3R及第2發光元件3G重疊之部分。且，於第2方向Dy觀察1個像素Pix，第3發光元件3B具有不與第1發光元件3R及第2發光元件3G重疊之部分。又，於第1方向Dx觀察1個像素Pix，第2發光元件3G具有不與第1發光元件3R及第3發光元件3B重疊之部分。且，於第2方向Dy觀察1個像素Pix，第2發光元件3G具有不與第1發光元件3R及第3發光元件3B重疊之部分。
換言之，將1個像素Pix之、於第1方向Dx上對向之端部設為第1端、及第2端，將於第2方向Dy上對向之端部設為第3端、及第4端。於圖4中，第1端與像素Pix之-Dx方向上之端部對應，第2端與像素Pix之+Dx方向上之端部對應。第3端與像素Pix之+Dy方向上之端部對應，第4端與像素Pix之-Dy方向上之端部對應。1個像素Pix，在自第1端至位於第1方向Dx(+Dx方向)上之第2端之間，具有僅存在第3發光元件3B之區域，1個像素Pix在自第3端至位於第2方向Dy(-Dy方向)上之第4端之間，具有僅存在第3發光元件3B之區域。
在俯視下，第1發光元件3R之面積大於第2發光元件3G之面積。第2發光元件3G之面積大於第3發光元件3B之面積。具體而言，第1發光元件3R之第1方向Dx之長度WxR，長於第2發光元件3G之第1方向Dx之長度WxG。第2發光元件3G之第1方向Dx之長度WxG，長於第3發光元件3B之第1方向Dx之長度WxB。又，第1發光元件3R之第2方向Dy之長度WyR，長於第2發光元件3G之第2方向Dy之長度WyG。第2發光元件3G之第2方向Dy之長度WyG，長於第3發光元件3B之第2方向Dy之長度WyB。
一般而言，發光元件3之發光效率(內部量子效率)依照第1發光元件3R、第2發光元件3G、第3發光元件3B之順序變高。如上述般，藉由使第1發光元件3R、第2發光元件3G及第3發光元件3B之俯視下之面積不同，而可抑制自各發光元件3出射之各色之光束之不一致。
圖5係以自圖4之V-V'剖面觀察深度方向(圖4中之第2方向Dy)之方式而顯示之圖。圖5係以由第1方向Dx與第3方向Dz規定之平面切斷顯示裝置1時之剖面圖。再者，於圖5等所示之剖面圖中，除了顯現於切斷面之發光元件3以外，亦透過位於切斷面之深處側之發光元件3而顯示。如圖5所示般，在自第2方向Dy觀察之剖面觀察下，於第1方向Dx上，依照第1發光元件3R、第2發光元件3G、第3發光元件3B、第1發光元件3R、第2發光元件3G、第3發光元件3B之順序重複排列。在自第2方向Dy觀察之剖面觀察下，第3發光元件3B設置於第1發光元件3R與第2發光元件3G之間，自第1發光元件3R及第2發光元件3G露出。第2發光元件3G設置於第1發光元件3R與第3發光元件3B之間，自第1發光元件3R及第3發光元件3B露出。
如上述般，第1發光元件3R之高度HR高於第2發光元件3G之高度HG。第2發光元件3G之高度HG高於第3發光元件3B之高度HB。高度HR、HG、HB為各個陽極端子33之底面與陰極端子32之上表面之間之第3方向Dz上之長度。又，供發光元件3安裝之安裝電極24之高度位置形成為一定。因此，第1發光元件3R、第2發光元件3G及第3發光元件3B之各自之上表面(出射面)之高度位置不同。
圖6係以自圖4之VI-VI'剖面觀察深度方向(圖4中之第1方向Dx)之方式顯示之圖。圖6係以由第2方向Dy與第3方向Dz規定之平面切斷顯示裝置1時之剖面圖。如圖6所示般，在自第1方向Dx(-Dx方向)觀察之剖面觀察下，於第2方向Dy上，依照第3發光元件3B、第2發光元件3G、第1發光元件3R、第3發光元件3B、第2發光元件3G、第1發光元件3R之順序重複排列。於自第1方向Dx觀察之剖面觀察下，第3發光元件3B設置於第1發光元件3R與第2發光元件3G之間，自第1發光元件3R及第2發光元件3G露出。第2發光元件3G設置於第1發光元件3R與第3發光元件3B之間，自第1發光元件3R及第3發光元件3B露出。
根據如此之構成，即便在第2發光元件3G之高度HG及第3發光元件3B之高度HB低於第1發光元件3R之高度HR之情形下，自第1方向Dx及第2方向Dy觀察，第2發光元件3G及第3發光元件3B之至少一部分亦不與其他發光元件3重疊而露出。藉此，顯示裝置1可抑制自第2發光元件3G或第3發光元件3B出射之光被其他發光元件3遮蔽而顯示特性降低。又，顯示裝置1在觀察頻度高之第1方向Dx及第2方向Dy上，即便在以相對於第3方向Dz(極角0°)接近90°之視角觀察之情形下，亦可抑制第1發光元件3R、第2發光元件3G及第3發光元件3B完全隱藏於出射其他色之光之發光元件3。
再者，第1發光元件3R、第2發光元件3G及第3發光元件3B之配置可適當變更。例如，於斜向Da上之各發光元件3之配置之順序不限定於第1發光元件3R、第2發光元件3G、第3發光元件3B之順序，亦可為其他順序。又，於圖5及圖6中，第1發光元件3R、第2發光元件3G及第3發光元件3B相互分開，但不限定於此。自第1方向Dx及第2方向Dy觀察，各發光元件3只要具有不與出射其他色之光之發光元件重疊之部分即可，可以第1發光元件3R、第2發光元件3G及第3發光元件3B之一部分重疊之方式配置。
再者，由於各發光元件3之高度HR、HG、HB不同，故在將發光元件3安裝於陣列基板2上時，較佳的是依照第3發光元件3B、第2發光元件3G、第1發光元件3R之順序安裝。藉此，可抑制在之後之安裝時，先安裝之第3發光元件3B或第2發光元件3G與形成有發光元件3之半導體基板或轉印基板等之其他構件接觸。
(第2實施形態) 圖7係顯示第2實施形態之顯示裝置之、複數個像素之排列之平面圖。再者，於以下之說明中，對於與上述實施形態中所說明之構成要件相同之構成要件賦予同一符號並省略重複之說明。
如圖7所示般，第2實施形態之顯示裝置1A具有於第2方向Dy上交替地排列之第1像素PixA1及第2像素PixA2。又，複數個第1像素PixA1及複數個第2像素PixA2分別於第1方向Dx上排列。第1像素PixA1及第2像素PixA2以所謂之波形瓦排列而構成。
第1像素PixA1及第2像素PixA2各自包含：1個第1發光元件3R、2個第2發光元件3G、及1個第3發光元件3B。第1像素PixA1於第1方向Dx上，依照第2發光元件3G、第1發光元件3R、第2發光元件3G及第3發光元件3B之順序分開而排列。第2像素PixA2於第1方向Dx上依照第2發光元件3G、第3發光元件3B、第2發光元件3G及第1發光元件3R之順序分開而排列。
或者，將相鄰而配置之第1發光元件3R與第2發光元件3G設為第1發光元件組，將相鄰而配置之第3發光元件3B與第2發光元件3G設為第2發光元件組。第1像素PixA1及第2像素PixA2分別由在第1方向Dx上相鄰之第1發光元件組與第2發光元件組構成。然而，於第1像素PixA1與第2像素PixA2中，第1發光元件組及第2發光元件組之順序相反。
於第1像素PixA1中，2個第2發光元件3G於第1方向Dx上排列而配置，且第2方向Dy之位置相等。第1發光元件3R之第2方向Dy之位置與第2發光元件3G之第2方向Dy之位置偏移而配置。即，第1發光元件3R之第2方向Dy之第1側面3Rs1位於在第1方向Dx上相鄰之第2發光元件3G之間。第1發光元件3R之第2方向Dy之第2側面3Rs2位於較第2發光元件3G更靠第2方向Dy(+Dy方向)側。
又，於第1像素PixA1中，第3發光元件3B之第2方向Dy之位置，與第2發光元件3G及第1發光元件3R之第2方向Dy之位置偏移而配置。第3發光元件3B相對於第1發光元件3R配置於斜向Db。即，第3發光元件3B之第1側面3Bs1之第2方向Dy之位置位於較第2發光元件3G更靠第2方向Dy側(+Dy方向)，且與第1發光元件3R之第2方向Dy之位置重疊。又，第2側面3Bs2之第2方向Dy之位置位於較第1發光元件3R之第2側面3Rs2更靠第2方向Dy(+Dy方向)側。
亦即，於第1方向Dx觀察1個第1像素PixA1，第3發光元件3B具有不與第1發光元件3R及第2發光元件3G重疊之部分(第2側面3Bs2)。且，於第2方向Dy觀察1個第1像素PixA1，第3發光元件3B具有不與第1發光元件3R及第2發光元件3G重疊之部分。又，於第1方向Dx觀察1個第1像素PixA1，第2發光元件3G具有不與第1發光元件3R及第3發光元件3B重疊之部分(第1側面)。且，於第2方向Dy觀察1個像素Pix，第2發光元件3G具有不與第1發光元件3R及第3發光元件3B重疊之部分。
第2像素PixA2為於第1像素PixA1中調換第1發光元件3R與第3發光元件3B之構成。1個第2像素PixA2中之、第2方向Dy上之各發光元件3之位置關係，與第1像素PixA1同樣，而省略詳細之說明。於第2方向Dy上排列之複數個第1像素PixA1及複數個第2像素PixA2中，複數個第2發光元件3G於第2方向Dy上排列而配置，第1方向Dx之位置相等。又，於第2方向Dy上，交替地配置第1發光元件3R與第3發光元件3B。第1發光元件3R與第3發光元件3B，以第1方向Dx之位置偏移之方式配置。
以下，例示圖7所示之第3發光元件3B-1，對於複數個發光元件3之配置關係進行說明。於第1方向Dx中，第3發光元件3B-1之至少一部分(例如，-Dx方向上之側面)位於在第1方向Dx上相鄰之第1發光元件3R-1、3R-2之間，且位於在第1方向Dx上相鄰之第2發光元件3G-1、3G-2之間。
於第2方向Dy上，第3發光元件3B-1之至少一部分(例如，第2側面3Bs2)，位於在第2方向Dy上相鄰之第1發光元件3R-1、3R-2之間，且位於在第2方向Dy上相鄰之第2發光元件3G-1、3G-3之間。再者，所謂於第1方向Dx上相鄰之發光元件3，表示複數個發光元件3中之、第1方向Dx上之距離為最短之發光元件3。於第2方向Dy上相鄰之發光元件3亦同樣。
同樣地，例示第2發光元件3G-1而對複數個發光元件3之配置關係進行說明。於第1方向Dx上，第2發光元件3G-1之至少一部分，位於在第1方向Dx上相鄰之第1發光元件3R-1、3R-2之間，且位於在第1方向Dx上相鄰之第3發光元件3B-1、3B-2之間。
又，於第2方向Dy上，第2發光元件3G-1之至少一部分(例如，-Dy方向之側面)，位於在第2方向Dy上相鄰之第1發光元件3R-1、3R-2之間，且位於在第2方向Dy上相鄰之第3發光元件3B-1、3B-2之間。
再者，俯視下之第1發光元件3R、第2發光元件3G及第3發光元件3B之面積、形狀(長度Wx、Wy)等之關係與第1實施形態同樣，而省略詳細之說明。
圖8係以自圖7之VIII-VIII'剖面觀察深度方向(圖7中之第2方向Dy)之方式顯示之圖。圖8係在第1像素PixA1中沿著第1方向Dx切斷顯示裝置1A時之剖面圖。如圖8所示般，在自第2方向Dy之剖面觀察下，於第1方向Dx上，依照第2發光元件3G、第3發光元件3B、第1發光元件3R、第2發光元件3G、第1發光元件3R、第3發光元件3B之順序重複排列。
在自第2方向Dy之剖面觀察下，第3發光元件3B自第1發光元件3R及第2發光元件3G露出。更具體而言，第2像素PixA2之第3發光元件3B之一部分與第1像素PixA1之第1發光元件3R重疊而配置。又，第2像素PixA2之第3發光元件3B之一部分(-Dx方向上之側面)，露出於第1像素PixA1之第1發光元件3R與第2發光元件3G之間。第1像素PixA1之第3發光元件3B之一部分，露出於第2像素PixA2之第1發光元件3R與第1像素PixA1之第2發光元件3G之間。第2發光元件3G設置於相鄰之第1發光元件3R之間、或相鄰之第3發光元件3B之間，自第1發光元件3R及第3發光元件3B露出。
圖9係以自圖7之IX-IX'剖面觀察深度方向(圖7中之第1方向Dx)之方式顯示之圖。圖9係沿著第2方向Dy切斷顯示裝置1A時之剖面圖。如圖9所示般，在自第1方向Dx之剖面觀察下，於第2方向Dy上，依照第2發光元件3G、第1發光元件3R、第3發光元件3B、第2發光元件3G、第1發光元件3R、第3發光元件3B之順序重複排列。在自第1方向Dx之剖面觀察下，第3發光元件3B之至少一部分自第1發光元件3R及第2發光元件3G露出。第2發光元件3G之至少一部分自第1發光元件3R及第3發光元件3B露出。
更具體而言，第1像素PixA1之第2發光元件3G之一部分及第3發光元件3B之一部分，與第1像素PixA1之第1發光元件3R重疊而配置。第1像素PixA1之第2發光元件3G之一部分，露出於第1發光元件3R之第1側面3Rs1與第2像素PixA2之第3發光元件3B之間。第1像素PixA1之第3發光元件3B之一部分，露出於第1發光元件3R之第2側面3Rs2與第2像素PixA2之第2發光元件3G之間。
根據如此之構成，於具有所謂之波形瓦排列之像素構成之顯示裝置1A中亦然，自第1方向Dx及第2方向Dy觀察，第2發光元件3G及第3發光元件3B之至少一部分不與其他發光元件3重疊。藉此，可抑制顯示裝置1A之顯示特性降低。又，顯示裝置1A可維持顯示之解析度，且使第1發光元件3R及第3發光元件3B之數目相對於第2發光元件3G之數目減少。
(第3實施形態) 圖10係顯示第3實施形態之顯示裝置之、複數個像素之排列之平面圖。如圖10所示般，於1個像素PixB中，第1發光元件3R、第2發光元件3G及第3發光元件3B依照該順序在第1方向Dx上排列。
又，於複數個像素PixB之排列中，複數個第1發光元件3R於第2方向Dy上排列。同樣地，複數個第2發光元件3G於第2方向Dy上排列，複數個第3發光元件3B於第2方向Dy上排列。
第1發光元件3R之第1方向Dx之長度WxR，長於第2發光元件3G之第1方向Dx之長度WxG。第2發光元件3G之第1方向Dx之長度WxG長於第3發光元件3B之第1方向Dx之長度WxB。第1發光元件3R之第2方向Dy之長度WyR，短於第2發光元件3G之第2方向Dy之長度WyG。第2發光元件3G之第2方向Dy之長度WyG，短於第3發光元件3B之第2方向Dy之長度WyB。即，第1發光元件3R、第2發光元件3G及第3發光元件3B依照第2方向Dy之長度WyR、長度WyG、長度WyB之順序較長地形成。
根據如此之構成，於第1方向Dx中，第2發光元件3G位於在第1方向Dx上相鄰之第1發光元件3R與第3發光元件3B之間。於第2方向Dy中，第2發光元件3G和與第2發光元件3G在第1方向Dx上相鄰之第1發光元件3R及第3發光元件3B之第2方向Dy上之位置重疊。於第1方向Dx觀察1個像素PixB，第2發光元件3G具有不與第1發光元件3R及第3發光元件3B重疊之部分(於第2方向Dy上對向之第1側面及第2側面)。
於第1方向Dx中，第3發光元件3B位於在第1方向Dx上相鄰之第2發光元件3G與第1發光元件3R之間。於第2方向Dy中，第3發光元件3B與第1發光元件3R及第2發光元件3G之第2方向Dy之位置重疊。於第1方向Dx觀察1個像素PixB，第3發光元件3B具有不與第1發光元件3R及第2發光元件3G重疊之部分(於第2方向Dy上對向之第1側面3Bs1及第2側面3Bs2)。
圖11係以自圖10之XI-XI'剖面觀察深度方向(圖10中之第2方向Dy)之方式顯示之圖。圖11係沿著第1方向Dx切斷顯示裝置1B時之剖面圖。如圖11所示般，在自第2方向Dy之剖面觀察下，於第1方向Dx上，依照第1發光元件3R、第2發光元件3G、第3發光元件3B、第1發光元件3R、第2發光元件3G、第3發光元件3B之順序重複排列。於自第2方向Dy之剖面觀察下，第3發光元件3B設置於第1發光元件3R與第2發光元件3G之間，自第1發光元件3R及第2發光元件3G露出。第2發光元件3G設置於第1發光元件3R與第3發光元件3B之間，自第1發光元件3R及第3發光元件3B露出。
圖12係以自圖10之XII-XII'剖面觀察深度方向(圖10中之第1方向Dx)之方式顯示之圖。圖12係沿著第2方向Dy切斷顯示裝置1B時之剖面圖。如圖12所示般，在自第1方向Dx之剖面觀察下，各像素PixB之第1發光元件3R、第2發光元件3G及第3發光元件3B重疊而配置。第2發光元件3G之至少一部分(於第2方向Dy上對向之第1側面、第2側面)，自第1發光元件3R之第1側面3Rs1、第2側面3Rs2露出。第3發光元件3B之至少一部分(於第2方向Dy上對向之第1側面、第2側面)，自第2發光元件3G之第1側面、第2側面露出。
再者，即便在自與圖12相反方向(+Dx方向)之剖面觀察下，第1發光元件3R、第2發光元件3G及第3發光元件3B重疊地配置。即便於該情形下，第1發光元件3R之高度HR亦高於第2發光元件3G之高度HG。因此，第1發光元件3R之至少一部分(上表面側)，不與第2發光元件3G及第3發光元件3B重疊。又，第2發光元件3G之高度HG高於第3發光元件3B之高度HB。因此，第2發光元件3G之至少一部分(上表面側)，不與第3發光元件3B重疊。
根據如此之構成，即便為第1發光元件3R、第2發光元件3G及第3發光元件3B於第1方向Dx上排列之構成，亦藉由使各發光元件3之形狀(第2方向Dy之長度Wy、高度HR、HG、HB)不同，而自第1方向Dx及第2方向Dy觀察，第2發光元件3G及第3發光元件3B之至少一部分不與其他發光元件3重疊。再者，於第3實施形態中，第1發光元件3R、第2發光元件3G及第3發光元件3B以第2方向Dy之中點位置為一致之方式配置，但不限定於此。例如，第1發光元件3R、第2發光元件3G及第3發光元件3B，亦可以第2方向Dy之側面之位置對齊之方式配置。
(第4實施形態) 圖13係顯示第4實施形態之顯示裝置之、複數個像素之排列之平面圖。如圖13所示般，於1個像素PixC中，第1發光元件3R與第2發光元件3G在第2方向Dy上相鄰而設置。1個第3發光元件3B與2個發光元件3(第1發光元件3R及第2發光元件3G)在第1方向Dx上相鄰而設置。
又，於複數個像素PixC之排列中，複數個第1發光元件3R及複數個第2發光元件3G於第2方向Dy上交替地排列。複數個第3發光元件3B於第2方向Dy上排列。
第1發光元件3R之第1方向Dx之長度WxR，短於第2發光元件3G之第1方向Dx之長度WxG。第3發光元件3B之第1方向Dx之長度WxB，短於第1發光元件3R之第1方向Dx之長度WxR。第1發光元件3R之第2方向Dy之長度WyR，長於第2發光元件3G之第2方向Dy之長度WyG。第3發光元件3B之第2方向Dy之長度WyB，長於第1發光元件3R之第2方向Dy之長度WyR。於本實施形態中，第3發光元件3B之第2方向Dy之長度WyB，長於第1發光元件3R之第2方向Dy之長度WyR與第2發光元件3G之第2方向Dy之長度WyG之合計長度。
根據如此之構成，於第1方向Dx中，第2發光元件3G位於在第1方向Dx上相鄰之第3發光元件3B之間，且與第1發光元件3R之第1方向Dx上之位置重疊。於第2方向Dy觀察1個像素PixC，第2發光元件3G具有不與第1發光元件3R及第3發光元件3B重疊之部分(於第1方向Dx上對向之側面)。於第2方向Dy中，第2發光元件3G位於在第2方向Dy上相鄰之第1發光元件3R之間，且與第3發光元件3B之第2方向Dy上之位置重疊。
於第1方向Dx中，第3發光元件3B位於在第1方向Dx上相鄰之第2發光元件3G之間，且位於在第1方向Dx上相鄰之第1發光元件3R之間。於第2方向Dy中，第3發光元件3B與第1發光元件3R及第2發光元件3G之第2方向Dy之位置重疊。於第1方向Dx觀察1個像素PixC，第3發光元件3B具有不與第1發光元件3R及第2發光元件3G重疊之部分(於第2方向Dy上對向之第1側面、第2側面、及第1發光元件3R與第2發光元件3G之間之中央部)。
圖14係以自圖13之XIV-XIV'剖面觀察深度方向(圖13中之第2方向Dy)之方式顯示之圖。圖14係沿著第1方向Dx切斷顯示裝置1C時之剖面圖。如圖14所示般，在自第2方向Dy之剖面觀察下，第1發光元件3R與第2發光元件3G重疊而設置。第1發光元件3R及第2發光元件3G、與第3發光元件3B在第1方向Dx上重複排列。在自第2方向Dy之剖面觀察下，第3發光元件3B設置於第1發光元件3R之間及第2發光元件3G之間，自第1發光元件3R及第2發光元件3G露出。
第2發光元件3G設置於第3發光元件3B之間，自第1發光元件3R及第3發光元件3B露出。又，第1發光元件3R之至少一部分(上表面側)，自第2發光元件3G露出。然而，在自與圖14相反方向(+Dy方向)之剖面觀察下，第2發光元件3G雖然與第1發光元件3R重疊而設置，但至少一部分(於第1方向Dx上對向之側面)，自第1發光元件3R露出。
圖15係以自圖13之XV-XV'剖面觀察深度方向(圖13中之第1方向Dx)之方式顯示之圖。圖15係沿著第2方向Dy切斷顯示裝置1C時之剖面圖。如圖15所示般，在自第1方向Dx之剖面觀察下，各像素PixC之第1發光元件3R及第2發光元件3G，與第3發光元件3B重疊而配置。第3發光元件3B之至少一部分(於第2方向Dy上對向之第1側面、第2側面及中央部)，自第1發光元件3R及第2發光元件3G露出。
又，自與圖15相反方向(+Dx方向)觀察，第1發光元件3R及第2發光元件3G之一部分隱藏於第3發光元件3B之後側。即便於該情形下，第1發光元件3R之高度HR及第2發光元件3G之高度HG，亦高於第3發光元件3B之高度HB。因此，第1發光元件3R之至少一部分(上表面側)及第2發光元件3G之至少一部分(上表面側)，不與第3發光元件3B重疊。
根據如此之構成，即便為2個發光元件3(第1發光元件3R及第2發光元件3G)與1個第3發光元件3B在第1方向Dx上相鄰而配置之構成，在自第1方向Dx之剖面觀察及自第2方向Dy之剖面觀察下，第2發光元件3G及第3發光元件3B之至少一部分露出。
(第5實施形態) 圖16係顯示第5實施形態之顯示裝置之、複數個像素之排列之立體圖。圖17係顯示第5實施形態之顯示裝置之、陣列基板之立體圖。再者，圖16及圖17係為了說明複數個發光元件3及陣列基板2A之安裝電極24R、24G、24B之構成而示意性地顯示之圖。於上述之第1實施形態至第4實施形態中，對於將陣列基板2之安裝電極24之高度位置設定為一定之構成進行了說明，但不限定於此。於第5實施形態之顯示裝置1D中，安裝電極24R、24G、24B之厚度設置為不同。
具體而言，於像素PixD中，第1發光元件3R與第2發光元件3G在第2方向Dy上相鄰。第1發光元件3R與第3發光元件3B在第1方向Dx上相鄰。如上述般，第1發光元件3R之高度HR高於第2發光元件3G之高度HG。第2發光元件3G之高度HG高於第3發光元件3B之高度HB。第1發光元件3R、第2發光元件3G及第3發光元件3B各自安裝於安裝電極24R、24G、24B之上。
如圖17所示般，安裝電極24R之厚度薄於安裝電極24G之厚度。安裝電極24G之厚度薄於安裝電極24B之厚度。藉由安裝電極24R、24G、24B之厚度之不同，而吸收各發光元件3之高度之差。亦即，如圖16所示般，在安裝於安裝電極24R、24G、24B之上之情形下，以第1發光元件3R、第2發光元件3G及第3發光元件3B之上表面(出射面)之高度位置對齊，而複數個發光元件3之上表面(出射面)構成同一面之方式配置。
藉此，即便在自接近極角90°之高視角觀察之情形下，例如可抑制第3發光元件3B完全隱藏於其他發光元件3，而第1發光元件3R、第2發光元件3G及第3發光元件3B各者之、至少一部分露出。
(變化例) 圖18係示意性地顯示第5實施形態之變化例之顯示裝置之剖面圖。如圖18所示般，於變化例之顯示裝置1E中，第2有機絕緣膜97之厚度就供設置第1發光元件3R、第2發光元件3G及第3發光元件3B之每一區域而不同。又，安裝電極24R、24G、24B之厚度形成為一定。
具體而言，供設置第1發光元件3R之區域中之第2有機絕緣膜97之厚度，薄於供設置第2發光元件3G之區域中之第2有機絕緣膜97之厚度。供設置第2發光元件3G之區域中之第2有機絕緣膜97之厚度，薄於供設置第3發光元件3B之區域中之第2有機絕緣膜97之厚度。換言之，第2有機絕緣膜97之厚度依照第1發光元件3R、第2發光元件3G及第3發光元件3B之順序變厚。即便於如此之構成中，亦以複數個發光元件3之上表面(出射面)構成同一面之方式配置。
再者，變化例之像素PixE設為排列有第1發光元件3R、第2發光元件3G及第3發光元件3B之構成，但亦可適用於第5實施形態之像素PixD。又，於第5實施形態及變化例中，顯示使安裝電極24R、24G、24B或第2有機絕緣膜97之厚度就每一發光元件3而不同之構成，但不限定於此。可使安裝電極24R、24G、24B及第2有機絕緣膜97之厚度此兩者不同，亦可利用配置於安裝電極24與基板21之間之其他層。亦可於安裝電極24與基板21之間，追加高度調整用之層。又，可更換為第5實施形態之像素PixD及變化例之像素PixE，而與上述第1實施形態至第4實施形態之像素構成相組合。
以上，說明了本發明之較佳之實施形態，但本發明並不限定於如此之實施形態。實施形態中所揭示之內容終極而言僅為一例，在不脫離本發明之旨趣之範圍內可進行各種變更。在不脫離本發明之旨趣之範圍內進行之適宜之變更當然屬本發明之技術範圍內。在不脫離上述各實施形態及各變化例之要旨之範圍內，可進行構成要件之各種省略、置換及變更中之至少一者。
1,1A,1B,1C,1D,1E:顯示裝置 2,2A:陣列基板 3:發光元件 3B,3B-1,3B-2:第3發光元件 3G,3G-1,3G-2,3G-3:第2發光元件 3R,3R-1,3R-2:第1發光元件 12:驅動電路 21:基板 22:陰極電極 23:陽極電極 24,24B,24G,24R:安裝電極 25:對向電極 26a:連接電極 31:半導體層 32:陰極端子 33:陽極端子 49:副像素 49B:第3副像素 49G:第2副像素 49R:第1副像素 60:陰極配線 61:半導體層 61a:通道區域 61b:源極區域 61c:汲極區域 61d:低濃度雜質區域 62:源極電極 63:汲極電極 64:閘極電極 65:遮光膜 66:第1配線 67:第2配線 91:底塗層膜 91a,91b,91c:絕緣膜 92:閘極絕緣膜 93:層間絕緣膜 94:第1有機絕緣膜 95:電容絕緣膜 97:第2有機絕緣膜 98:元件絕緣膜 210:驅動IC AA:顯示區域 AAs1:第1邊 AAs2:第2邊 AAs3:第3邊 AAs4:第4邊 Cs1,Cs2:電容 Da,Db:斜向 DRT:驅動電晶體 Dx:第1方向 Dy:第2方向 Dz:第2方向 H1,H2,H3:接觸孔 HB,HG,HR:高度 Pix,PixB,PixC,PixD,PixE:像素 PixA1:第1像素 PixA2:第2像素 WxB,WxG,WxR,WyB,WyG,WyR:長度 III-III',IX-IX',V-V',VI-VI',VIII-VIII,XI-XI',XII-XII',XIV-XIV',XV-XV':剖面
圖1係示意性地顯示第1實施形態之顯示裝置之平面圖。 圖2係顯示複數個副像素之平面圖。 圖3係圖2之III-III'剖面圖。 圖4係顯示複數個像素之排列之平面圖。 圖5係以自圖4之V-V'剖面觀察深度方向(圖4中之第2方向Dy) 之方式顯示之圖。 圖6係以自圖4之VI-VI'剖面觀察深度方向(圖4中之第1方向Dx)之方式顯示之圖。 圖7係顯示第2實施形態之顯示裝置之、複數個像素之排列之平面圖。 圖8係以自圖7之VIII-VIII'剖面觀察深度方向(圖7中之第2方向Dy)之方式顯示之圖。 圖9係以自圖7之IX-IX'剖面圖觀察深度方向(圖7中之第1方向Dx)之方式顯示之圖。 圖10係顯示第3實施形態之顯示裝置之、複數個像素之排列之平面圖。 圖11係以自圖10之XI-XI'剖面觀察深度方向(圖10中之第2方向Dy)之方式顯示之圖。 圖12係以自圖10之XII-XII'剖面觀察深度方向(圖10中之第1方向Dx)之方式顯示之圖。 圖13係顯示第4實施形態之顯示裝置之、複數個像素之排列之平面圖。 圖14係以自圖13之XIV-XIV'剖面觀察深度方向(圖13中之第2方向Dy)之方式顯示之圖。 圖15係以自圖13之XV-XV'剖面觀察深度方向(圖13中之第1方向Dx)之方式顯示之圖。 圖16係顯示第5實施形態之顯示裝置之、複數個像素之排列之立體圖。 圖17係顯示第5實施形態之顯示裝置之、陣列基板之立體圖。 圖18係示意性地顯示第5實施形態之變化例之顯示裝置之剖面圖。
3B:第3發光元件
3G:第2發光元件
3R:第1發光元件
Da:斜向
Dx:第1方向
Dy:第2方向
Dz:第2方向
Pix:像素
V-V',VI-VI':剖面
WxB,WxG,WxR,WyB,WyG,WyR:長度

Claims (11)

  1. 一種顯示裝置，其具有： 基板； 複數個像素，其等設置於前述基板；及 複數個發光元件，其等設置於複數個前述像素各者； 複數個前述發光元件包含：出射紅色光之複數個第1發光元件、出射綠色光之複數個第2發光元件、出射藍色光之複數個第3發光元件；且 複數個前述第1發光元件於前述基板上沿第1方向排列，且沿與前述第1方向交叉之第2方向排列， 於前述第1方向觀察1個前述像素時，前述第3發光元件具有不與前述第1發光元件及前述第2發光元件重疊之部分， 於前述第2方向觀察1個前述像素時，前述第3發光元件具有不與前述第1發光元件及前述第2發光元件重疊之部分。
  2. 如請求項1之顯示裝置，其中 於前述第1方向觀察1個前述像素時，前述第2發光元件具有不與前述第1發光元件及前述第3發光元件重疊之部分， 於前述第2方向觀察1個前述像素時，前述第2發光元件具有不與前述第1發光元件及前述第3發光元件重疊之部分。
  3. 如請求項1之顯示裝置，其中 1個前述像素在自第1端至位於前述第1方向上之第2端之間，具有僅存在前述第3發光元件之區域， 1個前述像素在自第3端至位於前述第2方向上之第4端之間，具有僅存在前述第3發光元件之區域。
  4. 如請求項1之顯示裝置，其中 前述第1發光元件、前述第2發光元件及前述第3發光元件在與前述第1方向及前述第2方向交叉之方向排列。
  5. 如請求項1之顯示裝置，其中 複數個像素包含在前述第2方向上交替地排列之第1像素與第2像素， 前述第1像素於前述第1方向上，依照前述第2發光元件、前述第1發光元件、前述第2發光元件及前述第3發光元件之順序排列， 前述第2像素於前述第1方向上，依照前述第2發光元件、前述第3發光元件、前述第2發光元件及前述第1發光元件之順序排列。
  6. 如請求項1之顯示裝置，其中 前述第1發光元件、前述第2發光元件及前述第3發光元件於前述第1方向上排列， 前述第1發光元件之前述第2方向之長度，短於前述第2發光元件之前述第2方向之長度， 前述第2發光元件之前述第2方向之長度，短於前述第3發光元件之前述第2方向之長度。
  7. 如請求項1之顯示裝置，其中 前述第1發光元件與前述第2發光元件於前述第2方向上相鄰而設置， 前述第3發光元件與前述第1發光元件及前述第2發光元件在前述第1方向上相鄰而設置。
  8. 如請求項1之顯示裝置，其中 前述第1發光元件之高度，高於前述第2發光元件之高度， 前述第2發光元件之高度，高於前述第3發光元件之高度。
  9. 如請求項1之顯示裝置，其中 前述第1發光元件之面積，大於前述第2發光元件之面積， 前述第2發光元件之面積，大於前述第3發光元件之面積。
  10. 如請求項1之顯示裝置，其中 於前述第1方向上，前述第3發光元件之至少一部分位於在前述第1方向相鄰之前述第1發光元件之間，且位於在前述第1方向相鄰之前述第2發光元件之間， 於前述第2方向上，前述第3發光元件之至少一部分，位於在前述第2方向相鄰之前述第1發光元件之間，且位於在前述第2方向相鄰之前述第2發光元件之間。
  11. 如請求項1之顯示裝置，其中 於前述第1方向上，前述第2發光元件之至少一部分位於在前述第1方向相鄰之前述第1發光元件之間，且位於在前述第1方向相鄰之前述第3發光元件之間， 於前述第2方向上，前述第2發光元件之至少一部分，位於在前述第2方向相鄰之前述第1發光元件之間，且位於在前述第2方向相鄰之前述第3發光元件之間。
TW109127321A 2019-08-19 2020-08-12 顯示裝置 TWI778396B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019149927A JP7360272B2 (ja) 2019-08-19 2019-08-19 表示装置
JP2019-149927 2019-08-19

Publications (2)

Publication Number Publication Date
TW202115698A true TW202115698A (zh) 2021-04-16
TWI778396B TWI778396B (zh) 2022-09-21

Family

ID=74596237

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109127321A TWI778396B (zh) 2019-08-19 2020-08-12 顯示裝置

Country Status (4)

Country Link
US (1) US11437428B2 (zh)
JP (1) JP7360272B2 (zh)
CN (1) CN112396977B (zh)
TW (1) TWI778396B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023140003A1 (ja) * 2022-01-18 2023-07-27 株式会社ジャパンディスプレイ 表示装置、および表示装置の製造方法
WO2023189420A1 (ja) * 2022-03-29 2023-10-05 株式会社ジャパンディスプレイ 表示装置、及び表示装置の製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4260126B2 (ja) * 1999-02-26 2009-04-30 三洋電機株式会社 カラー有機ｅｌ表示装置
JP3670923B2 (ja) * 1999-02-26 2005-07-13 三洋電機株式会社 カラー有機ｅｌ表示装置
JP2002082635A (ja) * 2000-09-07 2002-03-22 Sharp Corp カラーｌｅｄディスプレイ装置
JP4491948B2 (ja) * 2000-10-06 2010-06-30 ソニー株式会社 素子実装方法および画像表示装置の製造方法
TW535137B (en) * 2000-11-09 2003-06-01 Toshiba Corp Self-illuminating display device
JP3870807B2 (ja) * 2001-12-20 2007-01-24 ソニー株式会社 画像表示装置及びその製造方法
EP1696404A1 (de) * 2005-02-25 2006-08-30 Electrovac, Fabrikation elektrotechnischer Spezialartikel Gesellschaft m.b.H. Leuchtdiodenanordnung
JP4706287B2 (ja) * 2005-03-11 2011-06-22 セイコーエプソン株式会社 有機ｅｌ装置および電子機器
JP4581759B2 (ja) * 2005-03-14 2010-11-17 セイコーエプソン株式会社 発光装置、画像形成装置および電子機器
CN2814577Y (zh) * 2005-08-04 2006-09-06 丁会杰 斜向均点排列led的显示装置
EP1770676B1 (en) * 2005-09-30 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP4702136B2 (ja) * 2006-03-28 2011-06-15 セイコーエプソン株式会社 発光装置および電子機器
US20080001525A1 (en) * 2006-06-30 2008-01-03 Au Optronics Corporation Arrangements of color pixels for full color OLED
CN201196856Y (zh) * 2007-02-15 2009-02-18 北京巨数数字技术开发有限公司 一种发光元件显示单元
US9013367B2 (en) * 2008-01-04 2015-04-21 Nanolumens Acquisition Inc. Flexible display
JP5223341B2 (ja) * 2008-01-09 2013-06-26 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4715906B2 (ja) * 2008-11-13 2011-07-06 ソニー株式会社 表示装置
JP5415618B2 (ja) * 2010-06-17 2014-02-12 パナソニック液晶ディスプレイ株式会社 液晶表示装置及びテレビ受像機
DE102010040510A1 (de) * 2010-09-09 2012-03-15 Robert Bosch Gmbh Lichtleitungssystem für eine Anzeigeeinrichtung und Anzeigeeinrichtung
CN102243827A (zh) * 2011-06-17 2011-11-16 深圳晶为华悦科技有限公司 一种彩色显示屏
KR101615332B1 (ko) * 2012-03-06 2016-04-26 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 배열 구조
TW201405785A (zh) * 2012-07-23 2014-02-01 Deosun Electronics Corp 影像感測裝置
CN103123927B (zh) * 2013-01-24 2015-05-06 昆山维信诺显示技术有限公司 用于oled显示屏的像素结构及其金属掩膜板
KR102096051B1 (ko) * 2013-03-27 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
CN105244364A (zh) * 2014-07-10 2016-01-13 上海和辉光电有限公司 一种有机发光器件及像素阵列
GB201413578D0 (en) 2014-07-31 2014-09-17 Infiniled Ltd A colour iled display on silicon
CA2872563A1 (en) * 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
JP6409818B2 (ja) * 2016-04-26 2018-10-24 日亜化学工業株式会社 発光装置およびその製造方法
JP6637594B2 (ja) * 2016-05-02 2020-01-29 シャープ株式会社 表示装置およびその製造方法
JP7011149B2 (ja) * 2016-11-22 2022-01-26 天馬微電子有限公司 表示装置及びその製造方法
CN107248378B (zh) * 2017-06-12 2019-07-23 Oppo广东移动通信有限公司 像素阵列及显示器
JP2019091807A (ja) * 2017-11-15 2019-06-13 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
US10886327B2 (en) * 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
KR20190114368A (ko) 2018-03-30 2019-10-10 (주)포인트엔지니어링 마이크로 led 반제품 모듈
CN109935617B (zh) * 2018-11-30 2024-04-05 京东方科技集团股份有限公司 像素排列结构、显示基板以及掩模板组

Also Published As

Publication number Publication date
US20210057483A1 (en) 2021-02-25
TWI778396B (zh) 2022-09-21
CN112396977B (zh) 2023-04-18
JP7360272B2 (ja) 2023-10-12
CN112396977A (zh) 2021-02-23
US11437428B2 (en) 2022-09-06
JP2021032939A (ja) 2021-03-01

Similar Documents

Publication Publication Date Title
US8907327B2 (en) Display device and organic light-emitting display device having connection part for electronically connecting different levels of conductors
KR102614612B1 (ko) 관통홀을 통해 기판의 앞면과 배면을 연결한 평판 표시장치
TWI738058B (zh) 顯示裝置及陣列基板
JP6756560B2 (ja) 表示装置
TWI697119B (zh) 雙面發光透明有機發光二極體顯示器
US11996437B2 (en) Display device
JP2019046175A (ja) 表示装置
TW201432900A (zh) 有機發光顯示器裝置
CN114746928B (zh) 显示装置
TWI778396B (zh) 顯示裝置
KR20180016711A (ko) 표시 장치 및 표시 장치의 제조 방법
TW201820604A (zh) 顯示裝置
KR102650144B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR102265610B1 (ko) 유기전계 발광소자
US20220158036A1 (en) Display device
US11456329B2 (en) Display device
JP7264669B2 (ja) 表示装置
US20230014363A1 (en) Display device
US20230422550A1 (en) Display device
WO2024004541A1 (ja) 発光装置
CN114207824A (zh) 显示装置及其制造方法
JP2021043373A (ja) 表示装置
KR20120011611A (ko) 다중시역 유기전계 발광소자
JP2022191068A (ja) 表示装置
KR20200081223A (ko) 표시 장치

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent