KR20200081223A

KR20200081223A - 표시 장치

Info

Publication number: KR20200081223A
Application number: KR1020190142593A
Authority: KR
Inventors: 손현호; 강한샘; 정보균; 배순근; 박형주; 신은정; 양진문
Original assignee: 엘지디스플레이 주식회사
Priority date: 2018-12-27
Filing date: 2019-11-08
Publication date: 2020-07-07

Abstract

표시 장치 및 표시 장치 제조 방법이 제공된다. 표시 장치는 복수의 발광 다이오를 포함하는 발광 다이오드 어레이가 배치된 기판, 기판에 배치되며 복수의 발광 다이오드의 발광을 제어하도록 복수의 발광 다이오드 어레이와 전기적으로 연결된 반도체 소자 어레이, 및 복수의 발광 다이오드의 오정렬로 인한 복수의 발광 다이오드에 포함된 n형층 및 p형층이 전기적으로 단락되는 문제를 방지하는 구조물을 포함한다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 발광 다이오드(Light Emitting Diode; LED)를 이용한 표시 장치에 관한 것이다.

액정 표시 장치와 유기 발광 표시 장치는 고해상도의 화면을 제공할 수 있고 경량 박형이 가능하다는 장점으로 인해 일상적인 전자기기, 예를 들어, 핸드폰, 노트북 등의 화면에 많이 적용되고 있고, 그 범위도 점차 확대되고 있다.

다만, 액정 표시 장치와 유기 발광 표시 장치는 표시 장치에서 영상이 표시되지 않는 영역으로 사용자에게 시인되는 베젤(bezel) 영역의 크기를 감소시키는데 한계가 있다. 예를 들어, 액정 표시 장치의 경우, 액정을 밀봉하고 상부 기판과 하부 기판을 합착하기 위해 씰런트(sealant)가 사용되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 또한, 유기 발광 표시 장치의 경우, 유기 발광 소자가 유기 물질로 이루어져 수분 또는 산소에 매우 취약하여 유기 발광 소자를 보호하기 위한 봉지부(encapsulation)가 배치되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 이에, 복수 개의 액정 표시 패널 또는 복수 개의 유기 발광 표시 패널을 타일(tile) 형태로 배치하여 초대형 화면을 구현하는 경우, 서로 인접하는 패널 간의 베젤 영역이 사용자에게 쉽게 시인되는 문제가 있다.

이에 대한 대안으로, 소형 LED를 발광소자로 사용하는 표시 장치가 연구되고 있다. LED는 유기 물질이 아닌 무기 물질로 이루어지므로, 신뢰성이 우수하여 액정 표시 장치나 유기 발광 표시 장치에 비해 수명이 길다. 또한, LED는 점등 속도가 빠를 뿐만 아니라, 발광 효율이 좋고, 내충격성이 강해 안정성이 뛰어나며, 고휘도의 영상을 표시할 수 있기 때문에 초대형 화면에 적용되기에 적합한 소자이다.

이러한 소형 LED를 포함하는 표시 장치에 대한 여러 방면의 탐색이 진행되고 있으며, 일각에서는 제조 공정에서 발생 가능한 불량을 감소시키기 위한 표시 장치 및 표시 장치 제조 방법의 연구가 이루어지고 있다.

복수의 발광 다이오드가 기판 위에 배치되는 과정에서 일부 발광 다이오드의 위치가 오정렬(mis-aligned)될 수 있다. 또한, 일부 발광 다이오드가 오정렬된 상태로 기판 상에 고정되어 오배치될 수 있다. 발광 다이오드가 오정렬 또는 오배치되는 경우, 후속 공정에 의해 전극간 쇼트 불량이 발생할 수 있다. 본 발명의 발명자들은 상기와 같은 불량을 최소화하기 위한 대안이 필요함을 인식하게 되었다.

본 발명은 발광 다이오드가 기판 상에 배치되는 과정에서 발생할 수 있는 불량을 최소화할 수 있는 표시 장치를 제안하는 것을 목적으로 한다.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는 반도체 소자 및 공통 전극이 배치된 기판, 기판 상에 배치되며 n형층, 발광층, 및 p형층이 포함된 발광 다이오드(LED), 기판 및 발광 다이오드 상에 배치된 절연층, 및 발광 다이오드 및 반도체 소자와 연결된 제1 연결 전극을 포함한다. 여기서, 제1 연결 전극은 절연층 상에 배치되며, 제1 연결 전극은 복수의 미세홀로 구성된 제1 연결부를 통해 p형층과 전기적으로 연결되는 것을 특징으로 한다

또한, 본 발명의 일 실시예에 따른 표시 장치는 복수의 발광 다이오드를 포함하는 발광 다이오드 어레이가 배치된 기판, 기판 상에 배치되며 발광 다이오드의 발광을 제어하도록 발광 다이오드 어레이와 전기적으로 연결된 박막 트랜지스터 어레이; 및 발광 다이오드의 오정렬로 인한 발광 다이오드에 포함된 n형층 및 p형층이 전기적으로 단락되는 문제를 방지하는 구조물을 포함한다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명은 발광 다이오드 주변부에 특정 구조를 갖는 구조물을 배치함으로써, 발광 다이오드가 기판 상에 오정렬됨에 따라 발광 다이오드의 전극들이 전기적으로 단락되는 문제를 해결할 수 있다.

또한, 본 발명은 절연층에 미세홀을 구비함으로써, 발광 다이오드가 쉬프트되어 배치되더라도 발광 다이오드와 화소 회로는 서로 안정적인 연결 관계를 유지할 수 있다.

또한, 본 발명은 절연층에 미세홀을 구비함으로써, 발광 다이오드가 쉬프트되어 배치되더라도 발광 다이오드의 n전극과 p전극이 전기적으로 단락되는 문제의 발생을 차단할 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타내는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타내는 단면도이다.
도 4a 내지 도 4d는 도 1 내지 도 3에 도시된 표시 장치의 다양한 실시예를 나타내는 평면 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 일부를 나타내는 단면도이다.
도 6a 내지 도 6c는 도 5에 도시된 표시 장치의 다양한 실시예를 나타내는 평면도이다.
도 7a 내지 도 7c는 도 5에 도시된 표시 장치의 다양한 실시예를 나타내는 평면도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~측면에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 또한, 예를 들어, '~상에' 등으로 두 부분의 위치 관계가 설명되는 경우, '~상부에', '~하부에', '~측면에' 등의 위치로 설명될 수 있다.

소자 또는 층이 다른 소자 또는 층 위 (on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.

또한 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이고, 도 2 및 도 3은 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.

도 1에 도시된 표시 장치(100)는 표시 영역(AA) 및 비표시 영역(NA)을 포함한다. 표시 영역(AA)에는 복수의 화소(PX)가 구비되고, 비표시 영역(NA)에는 화소(PX)와 화소 구동부를 연결하기 위한 패드부가 위치한다. 이 때, 비표시 영역(NA)은 발명의 설명을 위해 구분해 놓았을 뿐이며, 비표시 영역(NA)이 사용자의 눈에 시인되는 베젤 영역을 의미하는 것은 아니다. 예를 들어, 본 발명의 표시 장치(100)를 타일 형태로 복수 개 배치할 경우, 표시 장치(100) 간의 간격이 시인되지 않아 제로 베젤을 구현할 수 있고, 이에 따라 타일링된 복수의 표시 장치(100)는 하나의 대형 패널로 인지될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)는 표시 영역(AA)만을 포함하고 비표시 영역(NA)은 없는 것으로 정의될 수 있다.

화소(PX)는 빛이 발광되는 개별 단위로서, 복수의 발광 소자 및 복수의 발광 소자를 개별적으로 구동하기 위한 복수의 화소 회로를 포함할 수 있다.

하나의 화소(PX)는 각각 다른 색으로 발광되는 복수의 발광 소자로 구성된 단위 화소로 정의될 수 있다. 예를 들어, 화소(PX)는 적색, 녹색, 및 청색으로 각각 발광되는 발광 소자들을 포함할 수 있다. 하지만 반드시 이에 제한되는 것은 아니며, 예를 들어 화소(PX)는 하나의 발광 소자로 구성된 서브 화소로 정의될 수도 있다. 한편, 발광 소자로서 무기 물질로 구성된 발광 다이오드(140)가 사용될 수 있다. 일반적으로, 발광 다이오드(140)는 그 크기가 100 마이크로미터(μm) 이하이면 마이크로 엘이디(Micro LED)로 명명되고, 그 크기가 100 마이크로미터(μm) 이상이면 미니 엘이디(Mini LED)로 명명된다.

화소 회로는 복수의 반도체 소자(120)를 포함할 수 있다. 화소(PX)에 포함된 발광 다이오드(140) 및 반도체 소자(120)는 게이트 배선(GL) 및 데이터 배선(DL)과 같은 복수의 배선을 통해 게이트 제어 회로 및 데이터 제어 회로 등이 포함된 화소 구동부와 연결될 수 있다. 한편, 발광 다이오드(140), 화소 회로, 및 복수의 배선 등은 기판(110)의 상부에 배치되고, 화소 구동부는 기판(110)의 하부에 배치될 수 있다. 그리고 기판(110)의 측면에는 화소(PX) 및 화소 구동부를 연결하는 복수의 연결 배선이 배치될 수 있다.

도 2는 반도체 소자(120), 발광 다이오드(140), 및 이를 둘러싼 구조물을 나타낸 수직 단면도이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 기판(110), 반도체 소자(120), 게이트 절연층(131), 패시베이션층(132), 반사층(RF), 접착층(133), 발광 다이오드(140), 절연층(150) 및 연결 전극(161, 162)을 포함할 수 있다.

기판(110)은 다양한 기능 요소들을 지지하는 기판으로서, 절연 물질일 수 있다. 예를 들어, 기판(110)은 유리 또는 폴리이미드(polyimide)를 포함할 수 있다. 기판(110)이 가요성(flexibility)을 갖는 경우, 기판(110)은 기판(110)을 보강하기 위해 기판(110)의 후면에 결합된 백 플레이트를 더 포함할 수 있다. 백 플레이트는 플라스틱 재질, 예를 들어, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 재질을 포함할 수 있다.

기판(110) 상에는 반도체 소자(120)가 배치된다. 반도체 소자(120)는 표시 장치(100)의 구동 소자로 사용될 수 있다. 반도체 소자(120)는 예를 들어, 박막 트랜지스터(Thin Film Transistor; TFT), N형 금속 산화막 반도체(N-channel Metal Oxide Semiconductor; NMOS), P형 금속 산화막 반도체(P-channel Metal Oxide Semiconductor; PMOS), 상보성 금속 산화막 반도체(Complementary Metal Oxide Semiconductor; CMOS), 전계 효과 트랜지스터(Field Effect Transistor; FET) 등일 수 있으나, 이에 제한되지 않는다. 이하에서는, 복수의 반도체 소자(120)가 박막 트랜지스터인 것으로 가정하여 설명하기로 하나, 이에 제한되지 않는다.

반도체 소자(120)는 게이트 전극(121), 액티브층(122), 소스 전극(123) 및 드레인 전극(124)을 포함한다.

기판(110) 상에 게이트 전극(121)이 배치된다. 게이트 전극(121)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 또는 이들의 합금으로 구성될 수 있으나, 이에 제한되지 않는다.

게이트 전극(121) 상에 게이트 절연층(131)이 배치된다. 게이트 절연층(131)은 게이트 전극(121)과 액티브층(122)을 절연시키기 위한 층으로, 절연 물질로 이루어질 수 있다. 예를 들어, 게이트 절연층(131)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.

게이트 절연층(131) 상에 액티브층(122)이 배치된다. 예를 들어, 액티브층(122)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등으로 이루어질 수 있으나, 이에 제한되지 않는다.

액티브층(122) 상에 소스 전극(123) 및 드레인 전극(124)이 서로 이격되어 배치된다. 소스 전극(123) 및 드레인 전극(124)은 액티브층(122)과 전기적으로 연결될 수 있다. 소스 전극(123) 및 드레인 전극(124)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 또는 이들의 합금으로 구성될 수 있으나, 이에 제한되는 것은 아니다.

반도체 소자(120) 상에 패시베이션층(132)이 배치된다. 패시베이션층(132)을 구비함으로써 패시베이션층(132) 하부에 배치되는 요소, 예를 들어 반도체 소자(120)를 보호할 수 있다. 패시베이션층(132)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 패시베이션층(132)은 반도체 소자(120)와 제1 연결 전극(161)을 전기적으로 연결하기 위한 제1 홀(H1) 및 공통 배선(CL)과 제2 연결 전극(162)을 전기적으로 연결하기 위한 제2 홀(H2)을 포함할 수 있다.

기판(110)과 반도체 소자(120) 사이에는 버퍼층이 배치될 수 있다. 버퍼층은 기판(110)으로부터 수분 또는 불순물이 기판(110) 상부로 확산되는 것을 최소화할 수 있다. 버퍼층은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.

게이트 절연층(131) 상에 게이트 배선(GL)이 배치된다. 게이트 배선(GL)은 게이트 전극(121)과 동일 층 상에 배치될 수 있으며, 게이트 배선(GL)은 게이트 전극(121)과 동일한 물질로 이루어질 수 있다. 게이트 배선(GL)은 표시 영역(AA) 및 비표시 영역(NA)과 중첩하도록 일 방향으로 연장될 수 있다. 데이터 배선(DL) 또한 게이트 배선(GL)과 동일한 취지로 형성될 수 있으며, 데이터 배선(DL)은 게이트 배선(GL)과는 다른 방향으로 연장될 수 있다.

게이트 절연층(131) 상에 공통 배선(CL)이 배치된다. 공통 배선(CL)은 발광 다이오드(140)에 공통 전압을 인가하기 위한 배선으로, 게이트 배선(GL) 또는 데이터 배선(DL)과 이격되어 배치될 수 있다. 공통 배선(CL)은 게이트 배선(GL) 또는 데이터 배선(DL)과 동일한 방향으로 연장될 수 있다. 공통 배선(CL)은 소스 전극(123) 및 드레인 전극(124)과 동일한 물질로 이루어지거나, 게이트 전극(121)과 동일한 물질로 이루어질 수 있다.

패시베이션층(132) 상에 반사층(RF)이 배치된다. 반사층(RF)은 발광 다이오드(140)의 발광 효율을 향상시키기 위한 층이다. 반사층(RF)은 발광 다이오드(140)에서 발광된 광 중 기판(110) 측으로 향한 광을 표시 장치(100)의 상부로 반사시켜 표시 장치(100) 외부로 출광시킨다. 반사층(RF)은 높은 반사율을 갖는 금속 물질로 이루어질 수 있으며, 예를 들어 은(Ag), 알루미늄(Al) 등을 포함할 수 있다. 한편, 순수한 은(Ag)은 산소 또는 질소와 반응하여 반사도가 저하될 수 있으므로, 반사층(RF)은 ITO/Ag/ITO의 다중층으로 형성되거나, 팔라듐(Pd)이나 구리(Cu)의 불순물을 첨가하여 형성될 수 있다.

반사층(RF) 상에 접착층(133)이 배치된다. 접착층(133)은 기판(110) 상에 발광 다이오드(140)를 고정시키기 위한 층으로, 금속 물질로 이루어진 반사층(RF)과 발광 다이오드(140)를 절연시킬 수 있다. 하지만, 반드시 이에 제한되는 것은 아니며, 발광 다이오드가 하부의 일 전극이 노출된 구조인 버티컬 타입일 경우 접착층(133)은 발광 다이오드의 일 전극과 반사층(RF)이 전기적으로 연결될 수 있도록 접착층(133)은 전도성 물질을 포함할 수도 있다. 접착층(133)은 열 경화 물질 또는 광 경화 물질로 이루어질 수 있으며, 접착층(133)은 Adhesive polymer, epoxy resist, UV resin, polyimide 계열, acrylate 계열, 우레탄 계열, Polydimethylsiloxane(PDMS) 중 어느 하나로 선택될 수 있으나, 이에 한정되는 것은 아니다.

접착층(133)은 반도체 소자(120)와 제1 연결 전극(161)을 전기적으로 연결하기 위한 제1 홀(H1) 및 공통 배선(CL)과 제2 연결 전극(162)을 전기적으로 연결하기 위한 제2 홀(H2)을 포함할 수 있다. 이 때, 접착층(133)에 포함된 제1 홀(H1) 및 제2 홀(H2)은 패시베이션층(132)에 포함된 제1 홀(H1) 및 제2 홀(H2)보다 큰 직경을 가질 수 있다. 한편, 접착층(133)은 도 2에 도시된 바와 같이 기판(110) 전면 상에 배치될 수 있지만, 반드시 이에 제한되는 것은 아니다. 몇몇 실시예에서 접착층(133)은 발광 다이오드(140)와 중첩되도록 아일랜드 모양으로 패터닝될 수 있다.

발광 다이오드(140)가 접착층(133) 상에 반사층(RF)과 중첩하도록 배치된다. 발광 다이오드(140)는 n형층(141), 활성층(142), p형층(143), n전극(145), p전극(144) 및 봉지막(146)을 포함한다. 이하에서는, 발광 다이오드(140)가 래터럴(lateral) 구조의 LED인 것으로 설명하지만, 반드시 이에 제한되는 것은 아니다. 예를 들어, 몇몇 실시예에서의 발광 다이오드(140)는 버티컬(vertical) 구조의 LED인 것으로 설명될 수도 있다.

n형층(141)은 음의 전하를 가지는 자유 전자가 캐리어로서 이동하여 전류가 생기는 반도체층으로서, n-GaN계 물질로 이루어질 수 있다. n-GaN계 물질은 GaN, AlGaN, InGaN, AlInGaN 등일 수 있고, n형층(141)의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te, C 등이 사용될 수 있다. 그리고, 경우에 따라 성장 기판과 n형층(141) 사이에는 도핑되지 않은 GaN계 반도체층과 같은 버퍼층이 추가로 형성될 수 있다.

활성층(142)은 n형층(141) 상에 배치되고, 우물층과 우물층보다 밴드 갭이 높은 장벽층을 갖는 다중 양자 우물(MQW; Multi Quantum Well) 구조를 가질 수 있다. 예를 들어, 활성층(142)은 InGaN/GaN 등의 다중 양자 우물 구조를 가질 수 있다.

p형층(143)은 양의 전하를 가지는 정공이 캐리어로서 이동하여 전류가 생기는 반도체층으로서, p-GaN계 물질로 이루어질 수 있다. p-GaN계 물질은 GaN, AlGaN, InGaN, AlInGaN 등일 수 있고, p형층(143)의 도핑에 사용되는 불순물로는 Mg, Zn, Be 등이 사용될 수 있다.

p형층(143) 상에는 오믹 접촉(ohmic contact)을 형성하기 위하여 p전극(144)이 배치된다. p전극(144)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전 물질일 수 있지만, 이에 한정되지는 않는다. 그리고 n형층(141) 상에는 오믹 접촉을 위한 n전극(145)이 배치된다. n전극(145)은 p전극(144)과 동일한 물질로 이루어질 수 있다.

n형층(141) 및 p형층(143) 상에는 n형층(141) 및 p형층(143)을 보호하기 위한 봉지막(146)이 배치된다. 봉지막(146)은 보호층(146)으로도 지칭될 수 있으며, SiO2, Si3N4 또는 레진(Resin)으로 이루어질 수 있다. 봉지막(146)은 발광 다이오드(140)의 하부를 제외한 발광 다이오드(140)의 전면에 배치될 수 있다. 다만, 봉지막(146)에 의해 p전극(144) 및 n전극(145)의 일부가 노출되며, 상기 노출된 영역을 통해 p전극(144) 및 n전극(145)은 제1 연결 전극(161) 및 제2 연결 전극(162)과 각각 오믹 접촉된다. 몇몇 실시예에서, 발광 다이오드(140)의 측면 중 적어도 일부에는 봉지막(146)이 형성되지 않을 수 있다. 특히, p형층(143) 없이 n형층(141)만 위치하는 발광 다이오드(140)의 일 측면에는 봉지막(146)이 형성되지 않을 수 있고, 상기와 같은 발광 다이오드(140)는 n형층(141)이 노출된 채로 기판(110) 상에 배치될 수 있다.

절연층(150)이 반도체 소자(120) 상에 배치된다. 절연층(150)은 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기 물질로 이루어질 수 있으나, 이에 한정되는 것은 아니다.

절연층(150)은 기판(110)의 전면을 덮도록 배치될 수 있다. 또한, 절연층(150)은 발광 다이오드(140)의 측면에 인접하여 배치됨으로써 발광 다이오드(140)를 기판(110) 상에 더욱 강하게 고정시킬 수 있다. 절연층(150)은 반도체 소자(120)와 제1 연결 전극(161)을 전기적으로 연결하기 위한 제1 홀(H1), 및 공통 배선(CL)과 제2 연결 전극(162)을 전기적으로 연결하기 위한 제2 홀(H2)을 포함할 수 있다. 이 때, 절연층(150)에 포함된 제1 홀(H1) 및 제2 홀(H2)은 접착층(133)에 포함된 제1 홀(H1) 및 제2 홀(H2)보다 큰 직경을 가질 수 있다.

절연층(150)은 복수의 발광 다이오드(150) 사이를 평탄화시킬 수 있다. 절연층(150)은 반도체 소자(120) 및 반사층(RF) 등으로 인한 기판(110) 상의 단차를 보상하여 연결 전극(161, 162)이 반도체 소자(120) 및 공통 배선(CL)과 원활하게 연결될 수 있도록 한다.

절연층(150)은 발광 다이오드(140)의 측부뿐만 아니라 상부를 둘러싸도록 배치된다. 따라서, 절연층(150)은 기판(110) 상에 정렬된 발광 다이오드(140)를 기판(110) 상에 더욱 견고히 고정시킬 수 있다. 이를 위해, 절연층(150)의 높이는 발광 다이오드(140)의 최대 높이보다 클 수 있다. 도 2에 도시된 발광 다이오드(140)는 n형층(141) 상에 p형층(143)이 위치하는 버티컬 타입의 LED이며, 이때, 절연층(150)의 높이는 p형층(143), p전극(144), 또는 봉지막(146)보다 높을 수 있다.

절연층(150)은 제1 연결부(155)와 제2 연결부(156)를 포함한다. 제1 연결부(155)는 제1 미세홀(155A) 및 제2 미세홀(155B)을 포함하며, 제2 연결부(156)는 제1 미세홀(156A) 및 제2 미세홀(156B)를 포함한다. 도 2는 발광 다이오드(140) 및 발광 다이오드(140) 주변의 구조물의 X-Z 평면을 보여주는 수직 단면도이다. 한편, 제1 연결부(155)에 포함된 미세홀들(155A, 155B)은 p전극(144)을 노출시키며, 제2 연결부(156)에 포함된 미세홀들(156A, 156B)은 n전극(145)을 노출시킨다. 몇몇 실시예에서, p전극(144) 및 n전극(145)은 생략될 수 있으며, 이 경우 제1 연결부(155)에 포함된 미세홀들(155A, 155B)은 p형층(143)의 일부를 노출시키며, 제2 연결부(156)에 포함된 미세홀들(156A, 156B)은 n형층(141)의 일부를 노출시킨다. p전극(144)이 n전극(145)보다 높은 곳에 위치하므로, 제1 연결부(155)에 포함된 미세홀들(155A, 155B)의 깊이는 제2 연결부(156)에 포함된 미세홀들(156A, 156B)의 깊이보다 작을 수 있다. 그리고, 제1 연결부(155)에 포함된 미세홀들(155A, 155B)에 의해 노출된 p전극(144)의 영역은 제2 연결부(156)에 포함된 미세홀들(156A, 156B)에 의해 노출된 n전극(145)의 영역보다 클 수 있다.

제1 연결 전극(161)이 절연층(150) 및 발광 다이오드(140) 상에 배치된다. 제1 연결 전극(161)은 제1 연결부(155)를 통해 발광 다이오드(140)의 p전극(144)과 박막 트랜지스터(120)를 전기적으로 연결시킨다. 즉, 제1 연결 전극(161)은 제1 홀(H1)을 통해 소스 전극(123)과 전기적으로 연결되고, 제1 연결부(155)를 통해 p형층(143)과 전기적으로 연결된다. 제1 연결 전극(161)은 표시 장치(100)가 전면 발광 타입일 경우에는 투명 도전 물질로 이루어지고, 표시 장치(100)가 배면 발광 타입을 경우에는 반사성 도전 물질로 이루어질 수 있다. 투명 도전 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 반드시 이에 한정되지는 않는다. 반사성 도전 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 반드시 이에 한정되지는 않는다.

제2 연결 전극(162)이 절연층(150) 및 발광 다이오드(140) 상에 배치된다. 제2 연결 전극(162)은 제1 연결 전극(161)과 이격되어 배치되고, 발광 다이오드(140)의 n전극(145)과 공통 배선(CL)을 전기적으로 연결시킨다. 즉, 제2 연결 전극(162)은 제2 홀(H2)을 통해 공통 배선(CL)과 전기적으로 연결되고, 제2 연결부(156)를 통해 n형층(141)과 전기적으로 연결된다. 제2 연결 전극(162)은 반사성 도전 물질로 이루어지거나, 제1 연결 전극(161)과 동일한 물질로 이루어질 수 있다. 반사성 도전 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 반드시 이에 한정되지는 않는다.

한편, 발광 다이오드(140)는 기판(110) 상으로 이동된 후 일정 압력이 가해짐으로써 접착층(133) 상에 1차적으로 접착된다. 이 과정에서 몇몇 발광 다이오드(140)의 위치가 비뚤어지거나 옆으로 이동되어 오정렬될 수 있다. 또한, 발광 다이오드(140)는 전사 장비에 의해 기판(110) 상으로 이동되는데, 전사 장비의 얼라인 오류 등의 이유로 기판(110) 상에 오배치될 수 있다. 상기와 같이, 몇몇 발광 다이오드(140)는 기판(110) 상에 오정렬되거나 오배치되어 그대로 고정될 수 있으며, 이 경우 여러 가지 문제가 발생할 수 있다.

도 2에 도시된 발광 다이오드(140)는 끝단이 정위치(L1)에 배치된 실시예이며, 도 3에 도시된 발광 다이오드(140')는 끝단이 정위치(L1)로부터 제1 이동거리(S1)만큼 떨어진 위치(L2)에 오배치된 실시예를 나타내는 도면이다. 발광 다이오드(140')가 정위치(L1)로부터 이격된 거리인 제1 이동거리(S1)는 수 마이크로미터이거나, 또는 그보다 작을 수 있다. 본 발명의 발명자들은, 이처럼 미세한 수준인 제1 이동거리(S1)가 발광 다이오드(140')의 크기에 따라 매우 민감한 불량 요인이 될 수 있음을 발견하고, 이를 해결하기 위한 다양한 실시예들을 고안하였다. 도 3에 도시된 표시 장치(100)는 도 1 내지 도 2에 도시된 표시 장치(100)와 비교하여, 발광 다이오드(140, 140')의 위치만 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다. 한편, 본 발명의 일 실시예에 따른 표시 장치(100)는 도 2에 도시된 발광 다이오드(140) 또는 도 3에 도시된 발광 다이오드(140'')를 포함할 수 있다. 도 3에 도시된 발광 다이오드(140')는 도 2에 도시된 발광 다이오드(140)와 비교하여 기판(110) 상에 배치된 위치가 다를 뿐 그 구조는 동일하며, 설명의 편의를 위해 부호를 다르게 표시하였다.

복수의 발광 다이오드(140)는 별도의 성장 기판 상에서 형성된 뒤 기판 분리 공정을 통해 성장 기판으로부터 분리되어 기판(110) 상으로 이동될 수 있다. 기판(110) 상에 배치된 복수의 발광 다이오드(140)는 발광 다이오드 어레이로 지칭될 수 있다. 복수의 발광 다이오드(140)를 성장 기판과 분리하는 기판 분리 공정에는 레이저 리프트 오프(Laser Lift Off; LLO) 또는 케미컬 리프트 오프(Chemical Lift Off; CLO) 공정 등이 적용될 수 있다. 이 때, 발광 다이오드(140, 140')는 성장 기판으로부터 분리되면서 성장 기판과 인접한 봉지막(146)의 일부가 성장 기판과 함께 제거될 수 있다. 이에 따라, 성장 기판으로부터 분리된 발광 다이오드(140, 140')는 측면에 위치하고 n형층(141)의 일부가 노출된 노출부(UC)를 포함할 수 있다. 그리고 발광 다이오드(140, 140')는 노출부(UC)를 통해 n형층(141)의 일부가 노출된 채로 기판(110) 상에 배치될 수 있다. 본 발명의 일 실시예에 따른 절연층(150)은 노출부(UC)를 완전히 덮도록 배치되어, n형층(141)에 불필요한 신호가 인가되는 것을 막아준다. 즉, 노출부(UC)는 절연층(150)에 의해 전기적으로 절연될 수 있다.

발광 다이오드(140')가 정위치(L1)로부터 제1 이동거리(S1) 쉬프트되어 발광 다이오드(140')의 일단이 L2 위치에 오배치 또는 오정렬됨에 따라, 제1 연결부(155)의 적어도 일부는 p전극(144)과 미중첩될 수 있다. 도 3을 참조하여 자세히 설명하면, 발광 다이오드(140')가 제1 이동거리(S1)만큼 쉬프트되어 발광 다이오드(140')의 일단이 L2 위치에 배치됨에 따라, 제1 연결부(155)에 포함된 제1 미세홀(155A)은 발광 다이오드(140')와 미중첩된다. 그리고, 제1 미세홀(155A)은 절연층(150)의 중간 깊이(D2)까지 형성된다. 절연층(150)의 상부 표면에 형성된 제1 미세홀(155A)의 직경은 충분히 작기 때문에, 제1 미세홀(155A)에 채워진 제1 연결 전극(161)은 노출부(UC)와 접촉하지 않는다. 즉, 절연층(150) 상부로부터 형성된 제1 미세홀(155A)의 최대 깊이인 제2 깊이(D2)는, 절연층(150) 상부로부터 형성된 발광 다이오드(140')의 노출부(UC)까지의 최소 거리인 제1 깊이(D1)보다 작을 수 있다. 이에 따라, 오정렬 또는 오배치된 발광 다이오드(140')의 노출부(UC)는 절연층(150)에 의해 전기적으로 절연된 상태로 유지될 수 있고, n형층(141) 및 p형층(143) 역시 전기적으로 서로 절연 상태로 유지될 수 있다. 또한, 발광 다이오드(140')의 노출부(UC)는 제1 미세홀(155A) 상에 배치된 제1 연결 전극(161)과 접촉하지 않음으로써 소스 전극(123)과 n형층(141)은 전기적으로 서로 절연 상태로 유지될 수 있다.

제1 연결부(155)에 포함된 제2 미세홀(155B)은 p전극(144)과 중첩하며, 제2 미세홀(155B)에 채워진 제1 연결 전극(161)에 의해 p전극(144) 및 박막 트랜지스터(120)는 전기적으로 접속된다. 한편, 제1 연결부(155)에 포함된 미세홀들(155A, 155B) 각각의 최대 직경은 같을 수 있고, 제1 연결 전극(161)과 p전극(144) 간의 접촉 저항에 따라 제1 미세홀(155A)의 최대 직경 및 개수가 정해질 수 있다. 다시 말해서, 제1 연결부(155)에 포함된 미세홀들(155A, 155B)은 제1 홀(H1)과 비교하면 그 크기가 작기 때문에, 미세홀(155A, 155B)을 통해 접속되는 연결 전극(161)과 박막 트랜지스터(120) 간의 접촉 저항 역시 클 수 있다. 따라서, 제1 홀(H1)을 통해 접속되는 연결 전극(161)과 박막 트랜지스터(120)와 동등한 수준의 접촉 저항을 구현하기 위해 적어도 둘 이상의 미세홀(155A, 155B)을 구비할 수 있다. 예를 들어, 절연층(150) 상부 표면에 형성되는 제1 홀(H1)의 최대 크기는 8 내지 10 마이크로미터일 수 있고, 미세홀들(155A, 155B, 156A, 156B)의 최대 크기는 3 내지 5 마이크로미터일 수 있으나, 이에 제한되지는 않는다.

이어서 도 3을 참조하면, 발광 다이오드(140')가 제1 이동거리(S1) 쉬프트되어 발광 다이오드(140')의 일단이 L2 위치에 오배치 또는 오정렬됨에 따라, 제2 연결부(156)의 적어도 일부는 n전극(145)과 미중첩될 수 있다. 이에 따라, 제2 연결부(156)에 포함된 제1 미세홀(156A)은 p전극(144)과 n전극(145) 사이의 봉지막(146)과 중첩될 수 있다. 이 경우, 절연층(150)은 제1 미세홀(156A)에 의해 봉지막(146)의 일부를 노출시킬 수 있고, 제1 미세홀(156A)에 채워진 제2 연결 전극(162)은 봉지막(146)과 접촉된다. 반면, 제1 미세홀(156A)은 p전극(144)과는 중첩되지 않기 때문에, p전극(144)과 n전극(145)은 전기적으로 절연 상태로 유지될 수 있다.

제2 연결부(156)에 포함된 제2 미세홀(156B)은 n전극(145)과 중첩하며, 제2 미세홀(156B)에 채워진 제2 연결 전극(162)에 의해 n전극(145) 및 공통 배선(CL)은 전기적으로 접속된다. 몇몇 실시예에서, 발광 다이오드(140')의 오정렬 또는 오배치에 따라, 제2 연결부(156)에 포함된 적어도 일부 미세홀(156B), 예를 들어, 제2 미세홀(156B)은 발광 다이오드(140)와 미중첩될 수 있다.

몇몇 실시예에서, 제2 연결부(156)에 포함된 미세홀들(156A, 156B)의 최대 직경이 제1 연결부(155)에 포함된 미세홀들(155A, 155B)의 최대 직경보다 크게 형성될 수 있다. 또는, 복수의 미세홀들(156B, 156B) 없이 제2 연결부(156)는 하나의 단일 연결부 모양으로 형성될 수 있다. 만일, 발광 다이오드(140')가 도 3에 도시된 제1 이동거리(S1)와 반대 방향, 즉, X축의 마이너스 방향으로 이동한 경우, 절연층(150) 상부로부터 형성된 제2 연결부(156)의 최대 깊이는 도 3에 도시된 제1 깊이(D1)보다 클 수 있다. 이에 따라, 제2 연결부(156)를 통해 제2 연결 전극(162)이 노출부(UC)와 전기적으로 연결될 수 있다. 하지만, 이 경우에도 공통 배선(CL)은 제2 연결 전극(162)을 통해 n형층(141)과 정상적으로 연결되기 때문에 발광 다이오드(140')는 정상적으로 동작할 수 있다.

몇몇 실시예에서, n전극(145)과 가깝고 p전극(144)과는 먼 곳에 위치한 발광 다이오드의 측면 상에는 봉지막(146)이 없을 수 있다. 이와 같이, 봉지막(146)이 형성되지 않은 발광 다이오드의 일 측면 전체가 노출부(UC)인 경우에, 제2 연결부(156)에 포함된 제2 미세홀(156B) 및 제2 미세홀(156B)에 채워진 제2 연결 전극(162)이 노출부(UC)에 접촉할 수 있다. 하지만, n형층(141)과 공통 배선(CL)은 제2 연결 전극(162)에 의해 전기적으로 접속되기 때문에 발광 다이오드는 정상적으로 동작할 수 있다.

제2 연결부(156)에 포함된 미세홀들(156A, 156B)의 직경은 서로 동일할 수 있다. 또한, 제2 연결 전극(162)과 n전극(145) 간의 접촉 저항에 따라 제2 미세홀(156A)의 최대 직경 및 개수가 정해질 수 있다. 제1 미세홀(155A, 155B) 또는 제2 미세홀(156A, 156B)의 최대 직경은 2~4 마이크로미터일 수 있으며, 제1 미세홀(155A, 155B)의 크기는 제2 미세홀(156A, 156B)의 크기와 같을 수 있다. 하지만, 미세홀들(155A, 155B, 156A, 156B)의 크기가 반드시 이에 제한되는 것은 아니다.

본 발명의 일 실시예에 따른 표시 장치(100)는, 미세홀들(155A, 155B, 156A, 156B)을 포함하는 구조물을 발광 다이오드(140, 140') 주변에 배치함으로써, 발광 다이오드(140')가 기판(110) 상에 오배치되거나 오정렬되더라도 p전극(144)이 노출부(UC)와 전기적으로 단락되는 불량을 원천적으로 차단할 수 있다.

또한, 본 발명의 일 실시예에 따른 표시 장치(100)는, 발광 다이오드(140, 140')가 기판(110) 상에 오배치되거나 오정렬되어 절연층(150)에 형성된 미세홀들(155A, 155B)의 일부가 발광 다이오드(140')와 미중첩되더라도, 제1 연결 전극(161) 및 p전극(144)이 안정적으로 접속될 수 있는 구조를 포함한다.

또한, 본 발명의 일 실시예에 따른 표시 장치(100)는, 발광 다이오드(140, 140')가 기판(110) 상에 오배치되거나 오정렬되어 절연층(150)에 형성된 미세홀들(156A, 156B)의 일부가 n전극(145)과 미중첩되더라도, 제2 연결 전극(162) 및 n전극(145)이 안정적으로 접속될 수 있는 구조를 포함한다.

반사층(RF)은 화소(PX)마다 동일한 형상 및 동일한 크기일 수 있다. 도 2 및 도 3을 참조하면, 발광 다이오드(140, 140')가 일단이 정위치(L1)에 배치되거나, 정위치(L1)가 아닌 다른 위치(L2)에 배치되더라도, 반사층(RF)은 발광 다이오드(140, 140')와 중첩되도록 발광 다이오드(140, 140')보다 큰 단면적을 갖도록 배치될 수 있다.

도 4a 내지 도 4d는 도 1 내지 도 3에 도시된 표시 장치의 다양한 실시예를 나타낸 평면 단면도이다. 도 4a 내지 도 4d에서는 제1 연결부(155) 및 제2 연결부(156)의 다양한 실시예에 대한 이해를 돕기 위하여, 발광 다이오드(140, 140')와 절연층(150)의 일부만을 도시하고 그 외 구성요소들은 생략하였다. 도 4a 및 도 4b를 참조하면, 제1 연결부(155) 및 제2 연결부(156)은 앞서 설명한 미세홀들(155A, 155B, 156A, 156B)과 인접하여 배치된 미세홀들(155A', 155B', 156A', 156B')을 더 포함할 수 있다. 즉, 제1 연결부(155)는 제1 미세홀(155A, 155A') 및 제2 미세홀(155B, 155B')을 포함하고, 제2 연결부(156)는 제1 미세홀(156A, 156A') 및 제2 미세홀(156B, 156B')을 포함할 수 있다.

도 4a는 도 2에 도시된 표시 장치(100)에서 정위치(L1)에 그 일단이 배치된 발광 다이오드(140) 및 제1 연결부(155)와 제2 연결부(156)를 나타낸다. 발광 다이오드(140, 140')의 위치와는 상관없이 제1 연결부(155) 및 제2 연결부(156)가 형성되는 위치는 항상 동일하므로, 발광 다이오드(140, 140')가 배치되는 위치에 따라 제1 연결부(155) 및 제2 연결부(156)와 p전극(144) 및 n전극(145) 간의 상대적인 위치 관계가 결정된다. 즉, 발광 다이오드(140)가 그 일단이 정위치(L1)에 배치된 경우, 제1 연결부(155)에 포함된 미세홀들(155A, 155A', 155B, 155B')은 발광 다이오드(140)의 p전극(144)과 중첩된다. 또한, 제2 연결부(156)에 포함된 미세홀들(156A, 156A', 156B, 156B')은 발광 다이오드(140)의 n전극(145)과 중첩된다. 이 때, 도 4a에 도시된 것처럼, 제1 연결부(155)에 포함된 모든 미세홀들(155A, 155A', 155B, 155B')이 p전극(144)과 중첩하고, 제2 연결부(156)에 포함된 모든 미세홀들(156A, 156A', 156B, 156B')이 n전극(145)과 중첩해야 할 필요는 없다. 즉, 발광 다이오드(140)가 정위치(L1)에 배치된 경우라 할지라도 미세홀들 중 일부는 p전극(144) 또는 n전극(145)과 중첩되지 않을 수 있다. 다만, p전극(144) 및 n전극(145)과 중첩하는 미세홀들의 개수는 발광 다이오드(140)가 정위치(L1)가 아닌 위치(L2)에 배치된 경우에서보다 발광 다이오드(140)가 정위치(L1)에 배치된 경우에서 더 많도록, 미세홀들의 크기, 위치, 및 개수를 설계하는 것이 바람직하다.

도 4b는 도 3에 도시된 표시 장치(100)에 포함된 발광 다이오드(140, 140') 중 그 일단이 정위치(L1)가 아닌 위치(L2)에 배치된 발광 다이오드(140') 및 제1 연결부(155)와 제2 연결부(156)를 나타낸다. 발광 다이오드(140')가 L2 위치에 배치됨에 따라, 제1 연결부(155)의 일부 미세홀들(155A, 155A')은 p전극(144)을 벗어나 위치하게 된다. 도 4b에서는 제1 연결부(155)에 포함된 제1 미세홀(155A, 155A')이 발광 다이오드(140)와는 중첩되는 것으로 도시되었지만, 도 3에 도시된 제1 미세홀(155A)과 같이 발광 다이오드(140')와도 미중첩될 수 있다. 이와 같은 경우, 제1 미세홀(155A, 155A')은 발광 다이오드(140) 하부의 노출부(UC)까지 닿지 않으므로 p전극(144)과 n형층(141)은 서로 절연 상태로 유지될 수 있다. 한편, 제2 연결부(156)에 포함된 제1 미세홀(156A, 156A')은 n전극(145)에서 벗어나도록 배치되지만, p전극(144)과는 미중첩되므로 p전극(144) 및 n전극(145)은 전기적으로 절연 상태로 유지될 수 있다. 이로써, 발광 다이오드(140, 140')의 오배치 또는 오정렬과 상관없이 표시 장치(100)는 정상적으로 동작할 수 있다.

본 발명의 다른 실시예에 따르면, 발광 다이오드(140)의 일단이 정위치(L1)에 배치된 경우에도 제1 연결부(155) 또는 제2 연결부(156)에 포함된 미세홀들의 일부는 발광 다이오드(140)와 미중첩될 수 있다. 이 경우, 발광 다이오드(140)와 미중첩된 미세홀들의 깊이는 노출부(UC)와 닿지 않도록 형성되기 때문에, n형층(141)과 p형층(143)은 전기적인 절연 상태가 유지될 수 있다. 또한, 제1 연결부(155) 또는 제2 연결부(156)에 포함된 미세홀들의 일부는 항상 p전극(144) 또는 n전극(145)과 중첩하도록 배치되기 때문에, 발광 다이오드(140)는 정상적으로 동작할 수 있다.

본 명세서의 도면에서는 각 연결부에 포함된 미세홀들이 매트릭스 형태로 배열되는 것으로 도시되었지만, 반드시 이에 제한하는 것은 아니다. 예를 들어, 미세홀은 원형으로 배열되거나, p전극(144) 또는 n전극(145)의 모양과 대응되는 모양으로 배열되거나, 또는 봉지막(146)의 개구부와 대응하는 모양으로 배열될 수 있다.

도 4c 및 도 4d는 제1 연결부(155) 및 제2 연결부(156)에 포함된 미세홀들(155A, 155B, 156A, 156B)의 다양한 실시예를 나타낸다. 도 4a 및 도 4b에 도시된 미세홀들(155A, 155A', 155B, 155B', 156A, 156A', 156B, 156B') 각각은 평면상으로 원형 모양이지만, 도 4c 및 도 4d에 도시된 바와 같이 미세홀들(155A, 155B, 156A, 156B)은 직사각형 모양이거나 또는 일 방향으로 연장된 슬릿 형태일 수 있다. 미세홀들(155A, 155B, 156A, 156B)은, 도 4c를 참조하면 p전극(144) 또는 n전극(145) 내에 포함된 형상일 수 있고, 도 4d를 참조하면 p전극(144) 또는 n전극(145)을 벗어나도록 길게 연장된 형상일 수 있다. 도 4c 및 도 4d에 도시된 바와 같이 미세홀들(155A, 155B, 156A, 156B)이 슬릿 형태로 형성될 경우, 연결 전극(161, 162)과 p전극(144) 및 n전극(145) 간의 접촉 저항이, 미세홀들(155A, 155B, 156A, 156B)이 원형 형태인 경우보다 커져 보다 안정적인 접속이 가능하다. 또한, 발광 다이오드(140, 140')가 X축 방향 뿐만 아니라 Y축 방향으로 쉬프트되어 배치되더라도 보다 안정적인 접촉 저항으로 전극간 접속이 가능하다. 또한, 발광 다이오드(140, 140')가 Y축 방향으로 쉬프트되어 오배치되더라도, 도 4d에 도시된 미세홀들(155A, 155B, 156A, 156B)의 깊이는 노출부(UC)와 접촉하도록 형성되지 않는다. 따라서, 발광 다이오드(140, 140')가 X축 방향 또는 Y축 방향으로 쉬프트되어 배치되더라도, 제1 연결 전극(161)과 n형층(141)은 전기적으로 절연 상태로 유지될 수 있다.

도 5는 본 발명의 다른 실시예에 따른 표시 장치의 일부를 나타내는 단면도이다.

도 5에 도시된 표시 장치(500)는 도 2 및 도 3에 도시된 표시 장치(100)와 비교하여 절연층(550)이 상이할 뿐 다른 구성은 실질적으로 동일하므로, 중복 설명은 생략한다.

표시 장치(500)는 기판(110) 및 발광 다이오드(140') 상에 배치된 절연층(550)을 포함한다. 절연층(550)은 제1 연결부(555) 및 제2 연결부(556)를 포함한다. 제1 연결부(555) 및 제2 연결부(556) 각각은, 도 2에 도시된 제1 연결부(155) 및 제2 연결부(156)와 같이 복수 개의 홀을 포함하는 것이 아니라, 하나의 홀을 포함하도록 구성될 수 있다. 제1 연결부(555)를 포함하는 절연층(550) 상에 제1 연결 전극(561)이 배치된다. 제1 연결 전극(561)은 제1 홀(H1) 및 제1 연결부(555)를 통해, 박막 트랜지스터(120)의 소스 전극(123)과 p형층(143)을 전기적으로 연결시킨다. 제2 연결부(556)를 포함하는 절연층(550) 상에 제2 연결 전극(562)이 배치된다. 제2 연결 전극(562)은 제2 홀(H2) 및 제2 연결부(556)을 통해, 공통 배선(CL)과 n형층(141)을 전기적으로 연결시킨다.

도 2에 도시된 표시 장치(100) 및 도 5에 도시된 표시 장치(500)를 참조하여 설명하면, 도 5에 도시된 바와 같이, 발광 다이오드(140')는 정위치(L1)에 배치된 발광 다이오드(140)를 기준으로 X축 방향으로 제1 이동거리(S1)만큼 이격되어 배치될 수 있다. 즉, 기판(110) 상에 발광 다이오드(140')가 배치되는 과정에서, 발광 다이오드(140')의 일측이 정위치(L1)로부터 제1 이동거리(S1)만큼 쉬프트될 수 있고, 이에 따라 발광 다이오드(140')는 L2 위치에 오배치될 수 있다. 이에 따라, 제1 연결부(555)의 적어도 일부는 발광 다이오드(140')와 미중첩될 수 있고, 발광 다이오드(140')와 미중첩된 제1 연결부(555)는 절연층(550)의 상부로부터 제2 깊이(D2)만큼 에칭될 수 있다. 발광 다이오드(140')가 정상적으로 동작하기 위해서는 n형층(141)과 p형층(143)이 전기적으로 절연 상태로 유지되어야 한다. 따라서, 제1 연결부(555)의 제2 깊이(D2)는 n형층(141)의 일부가 노출된 노출부(UC)까지의 깊이인 제1 깊이(D1)보다 작게 형성되어야 한다.

도 6a 내지 도 6c는 도 5에 도시된 표시 장치의 다양한 실시예를 나타내는 평면도이다. 도 6a 내지 도 6c는 표시 장치(500)를 상면에서 바라본 평면도로서, 도 6a는 정위치(L1)에 배치된 발광 다이오드(140)이고, 도 6b는 정위치(L1)에서 제1 이동거리(S1)만큼 이격되어 배치된 발광 다이오드(140')이고, 도 6c는 정위치(L1)에서 제2 이동거리(S2)만큼 이격되어 배치된 발광 다이오드(140')이다. 그리고, 도 6a 내지 도 6c에 도시된 제1 연결부(555) 및 제2 연결부(556)는 발광 다이오드(140, 140')의 n전극(145) 및 p전극(144)보다 크게 설계된 실시예이다. 즉, 도 6a 내지 도 6c에 도시된 발광 다이오드(140, 140')는 제1 연결부(555)의 너비(W2)가 p전극(144)의 너비(W1)보다 크고, 제2 연결부(556)의 너비(W6)가 n전극(145)의 너비(W5)보다 크게 설계된 경우를 나타낸다.

한편, 몇몇 실시예에서 발광 다이오드(140, 140')의 p전극(144) 및 n전극(145)은 생략될 수 있다. 이 경우, 본 명세서에서 설명된 p전극(144)은 봉지막(146)에 의해 p형층(143)의 일부가 노출된 제2 노출부로, n전극(145)은 봉지막(146)에 의해 n형층(141)의 일부가 노출된 제1 노출부로 설명될 수 있다. 도 6b 및 도 6c에 도시된 발광 다이오드(140')는 도 6a에 도시된 발광 다이오드(140)와 비교하여 정위치(L1)를 벗어나서 배치된 것일 뿐 그 구조는 실질적으로 동일하므로, 중복 설명은 생략한다.

도 6b에 도시된 발광 다이오드(140')는 정위치(L1)로부터 제1 이동거리(S1)만큼 이격되어 그 일단이 L2 위치에 배치된다. 이에 따라, 발광 다이오드(140')는 제1 연결부(555)와 미중첩되는 영역이 발생하게 된다. 하지만, 제1 연결부(555)의 일부 영역은 p전극(144)과 중첩되므로, 제1 연결 전극(561)은 p형층(143)과 전기적으로 연결될 수 있다. 따라서, 발광 다이오드(140')는 정상적으로 동작할 수 있다. 이 경우, 발광 다이오드(140') 가장자리로부터 제1 연결부(555) 가장자리까지의 거리(T1)는 제1 이동거리(S1)와, 발광 다이오드(140') 가장자리로부터 제1 연결부(555) 가장자리까지의 거리와의 차이와 같다. 다시 정리하면, 발광 다이오드(140') 가장자리로부터 p전극(144) 가장자리까지의 거리(W3)가 a2 이고, 제1 연결부(555) 가장자리로부터 p전극(144) 기장자리까지의 거리(W4)가 a3 라면, 발광 다이오드(140') 가장자리로부터 제1 연결부(555) 가장자리까지의 거리(T1)는 “제1 이동거리(S1) - (a2 - a3)”로 표현될 수 있다.

도 6c에 도시된 발광 다이오드(140')는 정위치(L1)로부터 제2 이동거리(S2)만큼 이격되어 그 일단이 L3 위치에 배치된다. 이 때, 제1 연결부(555)는 p전극(144)와 중첩하지 않으므로, 제1 연결 전극(561)은 p형층(143)과 전기적으로 절연되어 발광 다이오드(140')가 정상적으로 동작하지 않을 수 있다. 이 때, 제1 연결부(555)의 너비(W2)가 a1 이면, 발광 다이오드(140') 가장자리로부터 제1 연결부(555) 가장자리까지의 거리(T2)는 “a1 - a2” 로 표현될 수 있다.

발광 다이오드(140, 140')가 정상적으로 동작하기 위해서는, 도 6b에 도시된 발광 다이오드(140') 가장자리로부터 제1 연결부(555) 가장자리까지의 거리(T1)는 도 6c에 도시된 발광 다이오드(140') 가장자리로부터 제1 연결부(555) 가장자리까지의 거리(T2)보다 작아야 한다. 즉, 제1 연결 전극(561)과 p형층(143)이 전기적으로 절연되는 오픈 불량을 방지하기 위해서는, “(제1 이동거리(S1) - a2 + a3) < (a1 - a2)”수식을 만족해야 한다. 따라서, 발광 다이오드(140, 140')의 오픈 불량을 방지하기 위해서는 제1 이동거리(S1)가 “a1 - a3” 보다 작은 값이어야 한다. 이와 같이, 각 화소(PX)에 포함된 발광 다이오드(140, 140')가 정위치(L1)로부터 쉬프트되어 배치되는 제1 이동거리(S1)를 효율적으로 관리하면 불량률을 현저히 감소시킬 수 있다.

몇몇 실시예의 발광 다이오드(140, 140')는 p전극(144)과 n전극(145) 사이의 거리(W8)가 제2 연결부(556)의 너비(W6)보다 작을 수 있고, 발광 다이오드(140')의 제2 이동거리(S2)는 p전극(144)과 n전극(145) 사이의 거리(W8)와 제2 연결부(556) 가장자리로부터 n전극(145) 가장자리까지의 거리(W7)와의 차이보다 클 수 있다. 다시 말해서, p전극(144)과 n전극(145) 사이의 거리(W8)가 b 이고, 제2 연결부(556) 가장자리로부터 n전극(145) 가장자리까지의 거리(W7)가 c2 일 때, 발광 다이오드(140')의 제2 이동거리(S2)는 “b - c2” 보다 큰 경우를 가정해 볼 수 있다. 이 경우, p전극(144)은 제1 연결부(555) 및 제2 연결부(556)와 동시에 중첩하게 되고, 이에 따라, p형층(143)과 n형층(141)은 전기적으로 연결되어, 발광 다이오드(140')는 정상적으로 동작할 수 없게 된다. 이와 같은 발광 다이오드(140, 140')의 쇼트 불량을 방지하기 위해서, 제2 이동거리(S2)는 “b - c2” 보다 작은 값으로 제어되는 것이 바람직하다. 한편, p전극(144)과 n전극(145) 사이의 거리(W8)가 제2 연결부(556)의 너비(W6)보다 큰 경우에는 상기와 같은 수평 쇼트 불량이 발생할 가능성은 낮아질 수 있다. 하지만, 상대적으로 p전극(144)의 너비(W1) 및 n전극(145)의 너비(W5)가 작아지게 되어, 이에 따라, p전극(144) 및 n전극(145)의 오픈 불량이 발생할 가능성이 높아지게 된다. 이와 같이, 각 화소(PX)에 포함된 발광 다이오드(140, 140')가 배치되는 위치를 효율적으로 제어하면 불량률을 현저히 감소시킬 수 있다.

도 7a 내지 도 7c는 도 5에 도시된 표시 장치의 다양한 실시예를 나타내는 평면도이다. 도 7a 내지 도 7c는 표시 장치(500)를 상면에서 바라본 평면도로서, 도 7a는 정위치(L1)에 배치된 발광 다이오드(140)이고, 도 7b는 정위치(L1)에서 제1 이동거리(S1)만큼 이격되어 배치된 발광 다이오드(140')이고, 도 7c는 정위치(L1)에서 제2 이동거리(S2)만큼 이격되어 배치된 발광 다이오드(140')이다. 그리고, 도 7a 내지 도 7c에 도시된 제1 연결부(555') 및 제2 연결부(556')는 발광 다이오드(140, 140')의 n전극(145) 및 p전극(144)보다 작게 설계된 실시예이다. 즉, 도 7a 내지 도 7c에 도시된 발광 다이오드(140, 140')는 제1 연결부(555')의 너비(W2')가 p전극(144)의 너비(W1)보다 작고, 제2 연결부(556')의 너비(W6')가 n전극(145)의 너비(W5)보다 작게 설계된 경우를 나타낸다. 도 7b 및 도 7c에 도시된 발광 다이오드(140')는 도 7a에 도시된 발광 다이오드(140)와 비교하여 정위치(L1)를 벗어나서 배치된 것일 뿐 그 구조는 실질적으로 동일하므로, 중복 설명은 생략한다.

도 7b에 도시된 발광 다이오드(140')는 정위치(L1)로부터 제1 이동거리(S1)만큼 이격되어 그 일단이 L2 위치에 배치된다. 이 때, 제1 연결부(555)는 p전극(144)과 일부 중첩되어, 제1 연결 전극(561)은 p형층(143)과 전기적으로 연결되므로, 발광 다이오드(140')는 정상적으로 동작할 수 있다. 이 경우, 발광 다이오드(140') 가장자리로부터 제1 연결부(555) 가장자리까지의 거리(T1)는 제1 이동거리(S1)와, 발광 다이오드(140') 가장자리로부터 제1 연결부(555') 가장자리까지의 거리와의 차이와 같다. 다시 정리하면, 발광 다이오드(140') 가장자리로부터 p전극(144) 가장자리까지의 거리(W3)가 a2 이고, 제1 연결부(555') 가장자리로부터 p전극(144) 가장자리까지의 거리(W4')가 a3 라면, 발광 다이오드(140') 가장자리로부터 제1 연결부(555') 가장자리까지의 거리(T1)는 “제1 이동거리(S1) - (a2 + a3)” 로 표현될 수 있다.

도 7c에 도시된 발광 다이오드(140')는 정위치(L1)로부터 제2 이동거리(S2)만큼 이격되어 그 일단이 L3 위치에 배치된다. 이 때, 제1 연결부(555')는 p전극(144)과 중첩하지 않으므로, 제1 연결 전극(561)은 p형층(143)과 전기적으로 절연되어 발광 다이오드(140')가 정상적으로 동작하지 않을 수 있다. 이 때, 제1 연결부(555')의 너비(W2')가 a1 이면, 발광 다이오드(140') 가장자리로부터 제1 연결부(555') 가장자리까지의 거리(T2)는 “a1 - a2” 로 표현될 수 있다.

발광 다이오드(140, 140')가 정상적으로 동작하기 위해서는, 도 7b에 도시된 발광 다이오드(140') 가장자리로부터 제1 연결부(555') 가장자리까지의 거리(T1)는 도 7c에 도시된 발광 다이오드(140') 가장자리로부터 제1 연결부(555') 가장자리까지의 거리(T2)보다 작아야 한다. 즉, 제1 연결 전극(561)과 p형층(143)이 전기적으로 절연되는 오픈 불량을 방지하기 위해서는, “{제1 이동거리(S1) - (a2 + a3)} < (a1 - a2)”수식을 만족해야 한다. 따라서, 발광 다이오드(140, 140')의 오픈 불량을 방지하기 위해서는 제1 이동거리(S1)가 “a1 + a3” 보다 작은 값이어야 한다. 이와 같이, 각 화소(PX)에 포함된 발광 다이오드(140, 140')가 정위치(l1)로부터 쉬프트되어 배치되는 제1 이동거리(s1)를 효율적으로 관리하면 불량률을 현저히 감소시킬 수 있다.

본 발명의 예시적인 실시예는 다음과 같이 설명될 수 있다.

본 발명의 일 실시예에 따른 표시 장치는 반도체 소자 및 공통 전극이 배치된 기판, 기판 상에 배치되며 n형층, 발광층, 및 p형층이 포함된 발광 다이오드(LED), 기판 및 발광 다이오드 상에 배치된 절연층, 및 발광 다이오드 및 반도체 소자와 연결된 제1 연결 전극을 포함한다. 여기서, 제1 연결 전극은 절연층 상에 배치되며, 제1 연결 전극은 복수의 미세홀로 구성된 제1 연결부를 통해 p형층과 전기적으로 연결된다..

본 발명의 다른 특징에 따르면, 발광 다이오드 및 공통 전극과 연결된 제2 연결 전극을 더 포함한다. 여기서, 제2 연결 전극은 절연층 상에 배치되며, 제2 연결 전극은 복수의 미세홀로 구성된 제2 연결부를 통해 n형층과 전기적으로 연결된다.

본 발명의 또 다른 특징에 따르면, 제1 연결부 또는 제2 연결부는 타원형의 미세홀을 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 연결부 또는 제2 연결부는 일 방향으로 연장된 슬릿형의 미세홀을 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 발광 다이오드는 무기 물질로 이루어진 보호층을 더 포함하며, 보호층은 발광 다이오드의 측부에 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 발광 다이오드는 보호층에 의해 n형층의 적어도 일부가 노출된 노출부를 더 포함하며, 노출부는 발광 다이오드의 측부에 위치할 수 있다.

본 발명의 또 다른 특징에 따르면, 절연층은 노출부를 완전히 덮을 수 있다.

본 발명의 또 다른 특징에 따르면, 발광 다이오드는 발광 다이오드 상부에 제1 전극 및 제2 전극을 더 포함할 수 있다. 여기서, 제1 전극은 보호층에 의해 노출된 p형층 상에 배치되고, 제2 전극은 보호층에 의해 노출된 n형층 상에 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 연결부는 제1 전극과 평면상 미중첩된 미세홀을 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 전극과 평면상 미중첩된 미세홀은 노출부와 미연결될 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 연결부에 포함된 미세홀의 깊이는 제2 연결부에 포함된 미세홀의 깊이보다 작을 수 있다 .

본 발명의 또 다른 특징에 따르면, 절연층은 유기 물질로 이루어질 수 있다.

본 발명의 다른 실시예에 따른 표시 장치는 복수의 발광 다이오드를 포함하는 발광 다이오드 어레이가 배치된 기판, 기판 상에 배치되며 복수의 발광 다이오드의 발광을 제어하도록 발광 다이오드 어레이와 전기적으로 연결된 반도체 소자 어레이, 및 복수의 발광 다이오드의 오정렬로 인한 복수의 발광 다이오드에 포함된 n형층 및 p형층이 전기적으로 단락되는 문제를 방지하는 구조물을 포함한다.

본 발명의 다른 특징에 따르면, 구조물은 복수의 발광 다이오드의 측부에서 n형층이 노출되지 않도록 복수의 발광 다이오드의 측부와 직접 접촉되는 절연층일 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 발광 다이오드는 n형층 및 p형층을 보호하기 위해 n형층 및 p형층 상에 형성된 보호층, 발광 다이오드의 측부에서 보호층의 미형성에 의해 n형층과 전기적으로 연결될 수 있는 제1 노출부, 및 발광 다이오드의 상부에서 보호층의 미형성에 의해 p형층과 전기적으로 연결될 수 있는 제2 노출부를 더 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 제2 노출부와 반도체 소자를 연결하는 연결 전극을 더 포함하며, 연결 전극은 구조물 상에 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 구조물은 복수의 홀로 구성된 연결부를 포함하며, 연결 전극은 연결부를 통해 p형층과 전기적으로 연결될 수 있다.

본 발명의 또 다른 특징에 따르면, 구조물은 제2 노출부와 중첩된 미세홀과 제2 노출부와 미중첩된 미세홀을 포함하고, 제2 노출부와 미중첩된 미세홀의 깊이는 구조물의 최대 두께보다 작을 수 있다.

본 발명의 또 다른 특징에 따르면, 구조물은 절연 특성을 가진 유기 물질로 이루어질 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100, 200, 300, 500: 표시 장치
110: 기판
131: 게이트 절연층
132: 패시베이션층
133: 접착층
150, 550: 절연층
120: 박막 트랜지스터
121: 게이트 전극
122: 액티브층
123: 소스 전극
124: 드레인 전극
140, 140': 발광 다이오드
141: n형층
142: 활성층
143: p형층
144: p전극
145: n전극
146: 봉지막
161, 561: 제1 연결 전극
162, 562: 제2 연결 전극
RF: 반사층
PX: 화소
GL: 게이트 배선
CL: 공통 배선
UC: 노출부
AA: 표시 영역
NA: 비표시 영역

Claims

반도체 소자 및 공통 전극이 배치된 기판;
상기 기판 상에 배치되며 n형층, 발광층, 및 p형층이 포함된 발광 다이오드(LED);
상기 기판 및 상기 발광 다이오드 상에 배치된 절연층; 및
상기 발광 다이오드 및 상기 반도체 소자와 연결된 제1 연결 전극을 포함하고,
상기 제1 연결 전극은 상기 절연층 상에 배치되며,
상기 제1 연결 전극은 복수의 미세홀로 구성된 제1 연결부를 통해 상기 p형층과 전기적으로 연결된 표시 장치.
제1 항에 있어서,
상기 발광 다이오드 및 상기 공통 전극과 연결된 제2 연결 전극을 더 포함하고,
상기 제2 연결 전극은 상기 절연층 상에 배치되며, 상기 제2 연결 전극은 복수의 미세홀로 구성된 제2 연결부를 통해 상기 n형층과 전기적으로 연결된 표시 장치.
제2 항에 있어서,
상기 제1 연결부 또는 상기 제2 연결부는 타원형의 미세홀을 포함하는 표시 장치.
제2 항에 있어서,
상기 제1 연결부 또는 상기 제2 연결부는 일 방향으로 연장된 슬릿형의 미세홀을 포함하는 표시 장치.
제2 항에 있어서,
상기 발광 다이오드는 무기 물질로 이루어진 보호층을 더 포함하며,
상기 보호층은 상기 발광 다이오드의 측부에 배치된 표시 장치.
제5 항에 있어서,
상기 발광 다이오드는 상기 보호층에 의해 상기 n형층의 적어도 일부가 노출된 노출부를 더 포함하며,
상기 노출부는 상기 발광 다이오드의 측부에 있는 표시 장치.
제6 항에 있어서,
상기 절연층은 상기 노출부를 완전히 덮는 표시 장치.
제7 항에 있어서,
상기 발광 다이오드는 상기 발광 다이오드 상부에 제1 전극 및 제2 전극을 더 포함하고,
상기 제1 전극은 상기 보호층에 의해 노출된 상기 p형층 상에 배치되고,
상기 제2 전극은 상기 보호층에 의해 노출된 상기 n형층 상에 배치된 표시 장치.
제8 항에 있어서,
상기 제1 연결부는 상기 제1 전극과 평면상 미중첩된 미세홀을 포함하는 표시 장치.
제9 항에 있어서,
상기 제1 전극과 평면상 미중첩된 미세홀은 상기 노출부와 미연결된 표시 장치.
제2 항에 있어서,
상기 제1 연결부에 포함된 미세홀의 깊이는 상기 제2 연결부에 포함된 미세홀의 깊이보다 작은 표시 장치.
제1 항에 있어서,
상기 절연층은 유기 물질인 표시 장치.
복수의 발광 다이오드를 포함하는 발광 다이오드 어레이가 배치된 기판;
상기 기판에 배치되며 상기 복수의 발광 다이오드의 발광을 제어하도록 상기 발광 다이오드 어레이와 전기적으로 연결된 반도체 소자 어레이; 및
상기 복수의 발광 다이오드의 오정렬로 인한 상기 복수의 발광 다이오드에 포함된 n형층 및 p형층이 전기적으로 단락되는 문제를 방지하는 구조물을 포함하는 표시 장치.
제13 항에 있어서,
상기 구조물은 상기 복수의 발광 다이오드의 측부에서 상기 n형층이 노출되지 않도록 상기 복수의 발광 다이오드의 측부와 직접 접촉되는 절연층인 표시 장치.
제14 항에 있어서,
상기 복수의 발광 다이오드는 상기 n형층 및 상기 p형층 상에 형성된 보호층, 상기 발광 다이오드의 측부에 위치하며 상기 보호층에 의해 상기 n형층이 적어도 일부 노출된 제1 노출부, 및 상기 발광 다이오드의 상부에 위치하며 상기 보호층에 의해 상기 p형층이 적어도 일부 노출된 제2 노출부를 더 포함하는 표시 장치.
제15 항에 있어서,상기 제2 노출부와 상기 반도체 소자를 연결하는 연결 전극을 더 포함하며,
상기 연결 전극은 상기 구조물 상에 배치된 표시 장치.
제16 항에 있어서,
상기 구조물은 복수의 홀로 구성된 연결부를 포함하며,
상기 연결 전극은 상기 연결부를 통해 상기 p형층과 전기적으로 연결된 표시 장치.
제17 항에 있어서,
상기 구조물은 상기 제2 노출부와 중첩된 미세홀과 상기 제2 노출부와 미중첩된 미세홀을 포함하고,
상기 제2 노출부와 미중첩된 미세홀의 깊이는 상기 구조물의 최대 두께보다 작은 표시 장치.
제14 항에 있어서,
상기 구조물은 절연 특성을 가진 유기 물질로 이루어진 표시 장치.