TW202113788A - 適用於低更新頻率的畫素電路與相關的顯示裝置 - Google Patents

適用於低更新頻率的畫素電路與相關的顯示裝置 Download PDF

Info

Publication number
TW202113788A
TW202113788A TW108134116A TW108134116A TW202113788A TW 202113788 A TW202113788 A TW 202113788A TW 108134116 A TW108134116 A TW 108134116A TW 108134116 A TW108134116 A TW 108134116A TW 202113788 A TW202113788 A TW 202113788A
Authority
TW
Taiwan
Prior art keywords
node
terminal
switch
control signal
coupled
Prior art date
Application number
TW108134116A
Other languages
English (en)
Other versions
TWI708233B (zh
Inventor
林志隆
陳柏澍
邱文慶
鄭貿薰
陳勇志
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108134116A priority Critical patent/TWI708233B/zh
Priority to CN202010193780.1A priority patent/CN111354297B/zh
Application granted granted Critical
Publication of TWI708233B publication Critical patent/TWI708233B/zh
Publication of TW202113788A publication Critical patent/TW202113788A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一種畫素電路包含發光單元、驅動電晶體、第一電容、補償電路、發光控制電路與重置電路。驅動電晶體的第一端、第二端與控制端分別耦接於第一節點、第二節點與第三節點。第一電容耦接於第三節點。補償電路耦接於第一節點、第二節點與第三節點，用於將資料電壓依序經由第一節點、驅動電晶體與第二節點提供至第三節點。發光控制電路用於選擇性地導通第一節點與第一電源端，且用於選擇性地導通發光單元與第二節點。重置電路耦接於第四節點。第四節點透過補償電路耦接於第一節點、第二節點與第三節點。重置電路用於透過第四節點將第一節點、第二節點與第三節點設置為具有相同的電壓。

Description

適用於低更新頻率的畫素電路與相關的 顯示裝置
本揭示文件有關一種畫素電路與相關的顯示裝置，尤指一種適用於低更新頻率的畫素電路。
現代人注重個人的健康管理，經常使用穿戴式裝置(例如，智慧型手環和手錶)量測各種生理指數。穿戴式裝置通常會長時間在沒有外部電源供應的情況下，執行資料蒐集、儲存與無線通訊等等功能。因此，穿戴式裝置的設計要求之一，是在電力總量受限的情況下盡可能降低電力消耗。降低顯示模組的更新頻率為省電的有效手段之一，但畫素電路的亮度在低更新頻率下會因漏電而逐漸改變，因而降低顯示品質。
本揭示文件提供一種畫素電路，其包含發光單元、驅動電晶體、第一電容、補償電路、發光控制電路與重置電路。驅動電晶體包含第一端、第二端與控制端。驅 動電晶體的第一端、第二端與控制端分別耦接於第一節點、第二節點與第三節點。第一電容耦接於第三節點。補償電路耦接於第一節點、第二節點與第三節點，用於將資料電壓依序經由第一節點、驅動電晶體與第二節點提供至第三節點。發光控制電路用於選擇性地導通第一節點與第一電源端，且用於選擇性地導通發光單元與第二節點。重置電路耦接於第四節點。第四節點透過補償電路耦接於第一節點、第二節點與第三節點。重置電路用於透過第四節點將第一節點、第二節點與第三節點設置為具有相同的電壓。
本揭示文件提供一種顯示裝置，其包含源極驅動器、閘極驅動器與多個畫素電路。源極驅動器用於提供資料電壓。閘極驅動器用於提供第一控制訊號、第二控制訊號、第三控制訊號與第四控制訊號。每個畫素電路包含發光單元、驅動電晶體、第一電容、補償電路、發光控制電路與重置電路。驅動電晶體包含第一端、第二端與控制端。驅動電晶體的第一端、第二端與控制端分別耦接於第一節點、第二節點與第三節點。第一電容耦接於第三節點。補償電路耦接於第一節點、第二節點與第三節點，用於依據第二控制訊號與第三控制訊號將資料電壓依序經由第一節點、驅動電晶體與第二節點提供至第三節點。發光控制電路用於依據第四控制訊號選擇性地導通第一節點與第一電源端，且用於選擇性地導通發光單元與第二節點。重置電路耦接於第四節點。第四節點透過補償電路耦接於第一 節點、第二節點與第三節點。重置電路用於依據第一控制訊號透過第四節點將第一節點、第二節點與第三節點設置為具有相同的電壓。多個畫素電路包含分別位於第i-1列、第i列與第i+1列的第一畫素電路、第二畫素電路與第三畫素電路。第二畫素電路的第一控制訊號相同於第一畫素電路的第二控制訊號。第二畫素電路的第三控制訊號相同於第三畫素電路的第二控制訊號，且i為正整數。
上述的畫素電路與顯示裝置能減輕驅動電晶體的控制端漏電現象，因而適用於低畫面更新頻率的電子產品。
100、400、500、630‧‧‧畫素電路
110、510‧‧‧驅動電晶體
120、420‧‧‧重置電路
130‧‧‧補償電路
140‧‧‧發光控制電路
150、520‧‧‧發光單元
C1‧‧‧第一電容
C2‧‧‧第二電容
M1‧‧‧第一開關
M2‧‧‧第二開關
M3‧‧‧第三開關
M4‧‧‧第四開關
M5‧‧‧第五開關
M6‧‧‧第六開關
M7‧‧‧第七開關
S1‧‧‧第一控制訊號
S2‧‧‧第二控制訊號
S3‧‧‧第三控制訊號
S4‧‧‧第四控制訊號
OVDD‧‧‧系統高電壓
OVSS‧‧‧系統低電壓
Pw1‧‧‧第一電源端
Pw2‧‧‧第二電源端
Pw3‧‧‧第三電源端
Idr‧‧‧驅動電流
N1‧‧‧第一節點
N2‧‧‧第二節點
N3‧‧‧第三節點
N4‧‧‧第四節點
Vdata‧‧‧資料電壓
CT[0]~CT[n]、D1~D4、EM[0]~EM[n]‧‧‧控制訊號
600‧‧‧顯示裝置
610‧‧‧源極驅動器
620‧‧‧閘極驅動器
R[1]~R[n-1]‧‧‧畫素列
Vref‧‧‧參考電壓
第1圖為根據本揭示文件一實施例的畫素電路的功能方塊圖。
第2圖為提供至第1圖的畫素電路的多個控制訊號簡化後的波形示意圖。
第3A圖為第1圖的畫素電路於重置階段的等效電路操作示意圖。
第3B圖為第1圖的畫素電路於補償階段的等效電路操作示意圖。
第3C圖為第1圖的畫素電路於發光階段的等效電路操作示意圖。
第4圖為依據本揭示文件另一實施例的畫素電路的功 能方塊圖。
第5圖為依據本揭示文件又一實施例的畫素電路的示意圖。
第6圖為依據本揭示文件一實施例的顯示裝置簡化後的功能方塊圖。
以下將配合相關圖式來說明本揭示文件的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。
第1圖為根據本揭示文件一實施例的畫素電路100的功能方塊圖。畫素電路100包含驅動電晶體110、重置電路120、補償電路130、發光控制電路140、發光單元150、第一電容C1與第二電容C2。其中驅動電晶體110的第一端、第二端與控制端分別耦接於第一節點N1、第二節點N2與第三節點N3，且驅動電晶體110用於決定提供至發光單元150的驅動電流Idr的大小，以使發光單元150產生對應的亮度。
補償電路130耦接於第一節點N1、第二節點N2與第三節點N3，用於將資料電壓Vdata依序經由第一節點N1、驅動電晶體110與第二節點N2而提供至第三節點N3，以偵測驅動電晶體110的臨界電壓。驅動電晶體110則會依據其控制端接收到的資料電壓Vdata決定驅動電流Idr的大小。其中第一電容C1的第一端耦接於第三節點N3，第二端 用於接收系統高電壓OVDD，且第一電容C1用於儲存偵測到的驅動電晶體110的臨界電壓。
重置電路120耦接於第四節點N4，且第四節點N4透過補償電路130耦接於第一節點N1、第二節點N2與第三節點N3。重置電路120用於透過第四節點N4，將第一節點N1、第二節點N2與第三節點N3設置為具有相同電壓。如此一來，當第三節點N3在每個圖框期間(frame period)接收到資料電壓Vdata時，驅動電晶體110的閘極端電壓皆會具有相同的變化趨勢(例如，上升或下降)，進而改善因驅動電晶體110的磁滯效應而造成的驅動電流Idr大小變異。其中第二電容C2的第一端耦接於第四節點N4，第二端用於接收系統高電壓OVDD。
發光控制電路140用於自第一電源端Pw1接收系統高電壓OVDD，並耦接於第一節點N1和第一電源端Pw1之間，且耦接於第二節點N2和發光單元150之間。其中發光單元150的第一端耦接於發光控制電路140，第二端則用於自第二電源端Pw2接收系統低電壓OVSS。發光控制電路140用於選擇性地導通第一節點N1與第一電源端Pw1，以使驅動電晶體110產生驅動電流Idr。發光控制電路140還用於選擇性地導通發光單元150與第二節點N2，以使發光單元150接收驅動電流Idr。
在一實施例中，重置電路120包含第一開關M1和第二開關M2。第一開關M1的第一端耦接於第一節點N1。第一開關的M1的第二端耦接於第三節點N3。第一開 關M1的控制端用於接收第一控制訊號S1。第二開關M2的第一端耦接於第四節點N4。第二開關M2的第二端用於自第三電源端Pw3接收系統低電壓OVSS。第二開關M2的控制端用於接收第一控制訊號S1。
在一實施例中，補償電路130包含第三開關M3、第四開關M4與第五開關M5。第三開關M3的第一端耦接於第三節點N3。第三開關M3的第二端耦接於第四節點N4。第三開關M3的控制端用於接收第二控制訊號S2。第四開關M4的第一端耦接於第二節點N2。第四開關M4的第二端耦接於第四節點N4。第四開關M4的控制端用於接收第二控制訊號S2。第五開關M5的第一端耦接於第一節點N1。第五開關M5的第二端用於接收資料電壓Vdata。第五開關M5的控制端用於接收第三控制訊號S3。
在一實施例中，發光控制電路140包含第六開關M6和第七開關M7。第六開關M6的第一端耦接於第一電源端Pw1。第六開關M6的第二端耦接於第一節點N1。第六開關M6的控制端用於接收第四控制訊號S4。第七開關M7的第一端耦接於第二節點N2。第七開關M7的第二端耦接於發光單元150的第一端。第七開關M7的控制端用於接收第四控制訊號S4。
實作上，上述畫素電路100中的多個開關與驅動電晶體110可以用各種合適種類的P型電晶體來實現，例如薄膜電晶體(Thin-Film Transistor，簡稱TFT)、場效電晶體(Field Effect Transistor，簡稱FET)或雙載子接 面電晶體(Biopolar Junction Transistor，簡稱BJT)等等。發光單元150可以用有機發光二極體(Organic Light-Emitting Diode，簡稱OLED)或是微發光二極體(Micro LED)來實現。
第2圖為提供至畫素電路100的多個控制訊號簡化後的波形示意圖。第3A圖為畫素電路100於重置階段的等效電路操作示意圖。第3B圖為畫素電路100於補償階段的等效電路操作示意圖。第3C圖為畫素電路100於發光階段的等效電路操作示意圖。
請參考第2圖與第3A圖，在補償階段中，第一控制訊號S1和第二控制訊號S2具有邏輯高準位(Logic High Level，例如可使P型電晶體導通的低電壓準位)；第三控制訊號S3和第四控制訊號S4具有邏輯低準位(Logic Low Level，例如可使P型電晶體截止的高電壓準位)。
因此，第一開關M1、第二開關M2、第三開關M3與第四開關M4會導通，而畫素電路100中其餘的開關則會關斷。系統低電壓OVSS會經由第四節點N4傳遞至第一節點N1、第二節點N2與第三節點N3。
由於第一電源端Pw1和第二電源端Pw2在補償階段中與第三電源端Pw3斷開，畫素電路100不會產生大電流，進而可以降低電力消耗。
請參考第2圖與第3B圖，在補償階段中，第一控制訊號S1和第四控制訊號S4具有邏輯低準位；第二控制訊號S2和第三控制訊號S3具有邏輯高準位。
因此，第三開關M3、第四開關M4與第五開關M5會導通，而畫素電路100中其餘的開關則會關斷。資料電壓Vdata會經由第五開關M5、驅動電晶體110、第四開關M4與第三開關M3傳遞至第三節點N3，以將第三節點N3設置為如《公式1》所示的電壓。
V3=Vdata-|Vth| 《公式1》
《公式1》中的標號V3代表第三節點N3的電壓；標號Vth代表驅動電晶體110的臨界電壓。
請參考第2圖與第3C圖，在發光階段中，第一控制訊號S1、第二控制訊號S2與第三控制訊號S3具有邏輯低準位；第四控制訊號S4具有邏輯高準位。
因此，第六開關M6和第七開關M7會導通，而畫素電路100中其餘的開關則會關斷。驅動電晶體110會因為第三節點N3具有《公式1》所示的電壓而工作於飽和區，並提供如《公式2》所示的驅動電流Idr至發光單元150，以使發光單元150產生對應的亮度。
Figure 108134116-A0101-12-0008-1
《公式2》中的標號Vsg代表驅動電晶體110的第一端與控制端之電壓差；標號k代表驅動電晶體110的載子遷移率(Carrier Mobility)、閘極氧化層的單位電容大小與閘極寬長比三者的乘積。
由《公式2》可知，驅動電流Idr的大小與驅動 電晶體110的臨界電壓無關。因此，即使畫素電路100的元件特性產生變異，畫素電路100仍可準確提供設計上所預期的灰階值。
請再參考第3C圖，於發光階段中，第一漏電流L1會自第一節點N1經由第一開關M1流至第三節點N3；第二漏電流L2會自第三節點N3經由第三開關M3、第四節點N4與第二開關M2流至第三電源端Pw3；第三漏電流L3會自第四節點N4經由第四開關M4流至第二節點N2。雖然第三節點N3原本儲存的電荷會因為第二漏電流L2與第三漏電流L3而流失，但第一漏電流L1能補充新的電荷至第三節點N3，進而減輕第三節點N3電壓的變異程度。
另外，藉由將第二開關M2與第四開關M4分別串聯於第三開關M3，能降低第二漏電流L2與第三漏電流L3的大小。
此外，第二電容C2還可進一步減緩第三節點N3的漏電現象。綜上所述，畫素電路100適用於低更新頻率的顯示裝置。
在一些實施例中，藉由調整第一開關M1、第二開關M2、第三開關M3與第四開關M4的參數(例如，通道寬度與摻雜濃度等等)，第一漏電流L1的大小被設計為相同於第二漏電流L2與第三漏電流L3的總和。如此一來，第三節點N3的電壓於發光階段中便會處於動態平衡狀態。
在畫素電路100的第一電容C1的電容值較大的一實施例中，畫素電路100的第二電容C2被省略。
第4圖為依據本揭示文件一實施例的畫素電路400的功能方塊圖。畫素電路400包含驅動電晶體110、重置電路420、補償電路130、發光控制電路140、發光單元150、第一電容C1與第二電容C2。
重置電路420耦接於第四節點N4，且耦接於發光單元150的第一端，其中第四節點N4透過補償電路130耦接於第一節點N1、第二節點N2與第三節點N3。重置電路420用於透過第四節點N4，將第一節點N1、第二節點N2、第三節點N3與發光單元150的第一端設置為具有相同電壓。如此一來，能確保發光單元150產生的亮度不受前一圖框期間的殘存電荷影響。
重置電路420包含第一開關M1、第二開關M2與第八開關M8。第一開關M1的第一端耦接於第一節點N1。第一開關M1的第二端耦接於第三節點N3。第一開關M1的控制端用於接收第一控制訊號S1。第二開關M2的第一端耦接於第四節點N4，第二開關M2的第二端用於接收系統低電壓OVSS。第二開關M2的控制端用於接收第一控制訊號S1。第八開關M8的第一端耦接於發光單元150的第一端。第八開關M8的第二端耦接於第二開關M2的第二端。第八開關M8的控制端用於接收第二控制訊號S2。
輸入至畫素電路400的第一控制訊號S1、第二控制訊號S2、第三控制訊號S3與第四控制訊號S4可具有如第2圖所示的波形。請同時參考第2圖與第4圖，第八開關M8在重置階段與補償階段中會導通，以提供系統低電壓 OVSS至發光單元150的第一端，進而防止發光單元150誤發光。另外，第八開關M8於發光階段中會關斷。第1圖的畫素電路100的其餘連接方式、元件、實施方式以及優點，皆適用於第4圖的畫素電路400，為簡潔起見，在此不重複贅述。
在畫素電路400的第一電容C1的電容值較大的一實施例中，畫素電路400的第二電容C2可以省略。
第5圖為依據本揭示文件一實施例的畫素電路500的示意圖。畫素電路500包含驅動電晶體510、發光單元520與多個以電晶體實現的開關，且畫素電路500用於依據控制訊號D1~D4、系統高電壓OVDD、系統低電壓OVSS與參考電壓Vref進行運作。當發光單元520發光時，驅動電晶體510的控制端電荷會因為第三漏電流L3與第四漏電流L4而減少，且無法獲得補充。
表一為畫素電路400的驅動電晶體110與畫素電路500的驅動電晶體510兩者的控制端電壓在長度為66.7微秒(ms)的一圖框期間(frame period)的變化量。如表一所示，相較於畫素電路500，畫素電路400的驅動電晶體110的控制端電壓在低、中與高灰階的情況下，分別減少了78.7%、96.4%與83.1%的變化量。因此，畫素電路400適用於低更新頻率的顯示裝置。
Figure 108134116-A0101-12-0011-2
Figure 108134116-A0101-12-0012-3
第6圖為依據本揭示文件一實施例的顯示裝置600簡化後的功能方塊圖。顯示裝置600包含源極驅動器610、閘極驅動器620與多個畫素電路630。多個畫素電路630形成多個平行設置的畫素列R[1]~R[n-1]，其中n為正整數。畫素電路630用於透過多條資料線自源極驅動器610接收資料電壓，且用於透過多條閘極線自閘極驅動器620接收控制訊號CT[0]~CT[n]與控制訊號EM[0]~EM[n]。每個畫素電路630設置於資料線與閘極線的交叉處，且可以用前述的畫素電路100或畫素電路400來實現。為使圖面簡潔而易於說明，顯示裝置600中的其他元件與連接關係並未繪示於第6圖中。
在畫素電路630是以畫素電路100或畫素電路400實現的實施例中，位於畫素列R[i]的畫素電路630會以控制訊號CT[i-1]、控制訊號CT[i]、控制訊號CT[i+1]與控制訊號EM[i]分別做為第一控制訊號S1、第二控制訊號S2、第三控制訊號S3與第四控制訊號S4，其中i為正整數且小於或等於n。相似地，位於畫素列R[i-1]的畫素電路630 會以控制訊號CT[i-2]、控制訊號CT[i-1]、控制訊號CT[i]與控制訊號EM[i-1]分別做為第一控制訊號S1、第二控制訊號S2、第三控制訊號S3與第四控制訊號S4。相似地，位於畫素列R[i+1]的畫素電路630會以控制訊號CT[i]、控制訊號CT[i+1]、控制訊號CT[i+2]與控制訊號EM[i+1]分別做為第一控制訊號S1、第二控制訊號S2、第三控制訊號S3與第四控制訊號S4，依此類推。
換言之，位於第i列的畫素電路630的第一控制訊號S1，會相同於為於第i-1列的畫素電路630的第二控制訊號S2(亦即，控制訊號CT[i-1])。位於第i列的畫素電路630的第三控制訊號S3，會相同於為於第i+1列的畫素電路630的第二控制訊號S2(亦即，控制訊號CT[i+1])。
由上述可知，由於控制訊號CT[0]~CT[n]可以具有相似的波形，閘極驅動器620能以簡單的電路架構來實現，進而降低顯示裝置600的設計難度。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無 線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。
另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的涵義。
以上僅為本揭示文件的較佳實施例，凡依本揭示文件請求項所做的均等變化與修飾，皆應屬本揭示文件的涵蓋範圍。
100‧‧‧畫素電路
110‧‧‧驅動電晶體
120‧‧‧重置電路
130‧‧‧補償電路
140‧‧‧發光控制電路
150‧‧‧發光單元
C1‧‧‧第一電容
C2‧‧‧第二電容
M1‧‧‧第一開關
M2‧‧‧第二開關
M3‧‧‧第三開關
M4‧‧‧第四開關
M5‧‧‧第五開關
M6‧‧‧第六開關
M7‧‧‧第七開關
S1‧‧‧第一控制訊號
S2‧‧‧第二控制訊號
S3‧‧‧第三控制訊號
S4‧‧‧第四控制訊號
OVDD‧‧‧系統高電壓
OVSS‧‧‧系統低電壓
Pw1‧‧‧第一電源端
Pw2‧‧‧第二電源端
Pw3‧‧‧第三電源端
Idr‧‧‧驅動電流
N1‧‧‧第一節點
N2‧‧‧第二節點
N3‧‧‧第三節點
N4‧‧‧第四節點
Vdata‧‧‧資料電壓

Claims (10)

  1. 一種畫素電路，包含：一發光單元；一驅動電晶體，包含一第一端、一第二端與一控制端，其中該驅動電晶體的該第一端、該第二端與該控制端分別耦接於一第一節點、一第二節點與一第三節點；一第一電容，耦接於該第三節點；一補償電路，耦接於該第一節點、該第二節點與該第三節點，用於將一資料電壓依序經由該第一節點、該驅動電晶體與該第二節點提供至該第三節點；一發光控制電路，用於選擇性地導通該第一節點與一第一電源端，且用於選擇性地導通該發光單元與該第二節點；以及一重置電路，耦接於一第四節點，其中該第四節點透過該補償電路耦接於該第一節點、該第二節點與該第三節點，該重置電路用於透過該第四節點將該第一節點、該第二節點與該第三節點設置為具有相同的電壓。
  2. 如請求項1所述之畫素電路，其中，該重置電路包含：一第一開關，包含一第一端、一第二端與一控制端，其中該第一開關的該第一端耦接於該第一節點，該第一開關的該第二端耦接於該第三節點，該第一開關的該控制端用於接收一第一控制訊號；以及 一第二開關，包含一第一端、一第二端與一控制端，其中該第二開關的該第一端耦接於該第四節點，該第二開關的該第二端用於接收該參考電壓，該第二開關的該控制端用於接收該第一控制訊號。
  3. 如請求項1所述之畫素電路，其中，該補償電路包含：一第三開關，包含一第一端、一第二端與一控制端，其中該第三開關的該第一端耦接於該第三節點，該第三開關的該第二端耦接於該第四節點，該第三開關的該控制端用於接收一第二控制訊號；一第四開關，包含一第一端、一第二端與一控制端，其中該第四開關的該第一端耦接於該第二節點，該第四開關的該第二端耦接於該第四節點，該第四開關的該控制端用於接收該第二控制訊號；以及一第五開關，包含一第一端、一第二端與一控制端，其中該第五開關的該第一端耦接於該第一節點，該第五開關的該第二端用於接收該資料電壓，該第五開關的該控制端用於接收一第三控制訊號。
  4. 如請求項1所述之畫素電路，其中，該發光控制電路包含：一第六開關，包含一第一端、一第二端與一控制端，其中該第六開關的該第一端耦接於該第一電源端，該第六 開關的該第二端耦接於該第一節點，該第六開關的該控制端用於接收一第四控制訊號；以及一第七開關，包含一第一端、一第二端與一控制端，其中該第七開關的該第一端耦接於該第二節點，該第七開關的該第二端耦接於該發光單元，該第七開關的該控制端用於接收該第四控制訊號。
  5. 如請求項1所述之畫素電路，其中，該重置電路包含：一第一開關，包含一第一端、一第二端與一控制端，其中該第一開關的該第一端耦接於該第一節點，該第一開關的該第二端耦接於該第三節點，該第一開關的該控制端用於接收一第一控制訊號；一第二開關，包含一第一端、一第二端與一控制端，其中該第二開關的該第一端耦接於該第四節點，該第二開關的該第二端用於接收該參考電壓，該第二開關的該控制端用於接收該第一控制訊號；以及一第八開關，包含一第一端、一第二端與一控制端，其中該第八開關的該第一端耦接於該發光單元，該第八開關的該第二端耦接於該第二開關的該第二端，該第八開關的該控制端用於接收一第二控制訊號。
  6. 如請求項1所述之畫素電路，另包含一第二電容，其中該第二電容耦接於該第四節點。
  7. 如請求項1所述之畫素電路，其中，該重置電路用於接收一第一控制訊號，該補償電路用於接收一第二控制訊號與一第三控制訊號，其中該第一控制訊號、該第二控制訊號與該第三控制訊號分別用於提供具有邏輯高準位的一第一脈波、一第二脈波與一第三脈波，且該第一脈波、該第二脈波與該第三脈波具有相同的脈波寬度。
  8. 如請求項7所述之畫素電路，其中，該發光控制電路用於接收一第四控制訊號，其中，當該第四控制訊號具有一邏輯低準位時，該第一控制訊號、該第二控制訊號與該第三控制訊號依序提供該第一脈波、該第二脈波與該第三脈波，當該第四控制訊號具有該邏輯高準位時，該第一控制訊號、該第二控制訊號與該第三控制訊號具有該邏輯低準位。
  9. 如請求項1所述之畫素電路，其中，當該發光單元發光時，一第一漏電流自該第一節點經由該重置電路流至該第三節點，一第二漏電流自該第三節點經由該補償電路流至該第四節點，且該第三節點的電壓處於一動態平衡狀態。
  10. 一種顯示裝置，包含：一源極驅動器，用於提供一資料電壓；一閘極驅動器，用於提供一第一控制訊號、一第二控制訊號、一第三控制訊號與一第四控制訊號；以及多個畫素電路，其中每個畫素電路包含：一發光單元；一驅動電晶體，包含一第一端、一第二端與一控制端，其中該驅動電晶體的該第一端、該第二端與該控制端分別耦接於一第一節點、一第二節點與一第三節點；一第一電容，耦接於該第三節點；一補償電路，耦接於該第一節點、該第二節點與該第三節點，用於依據該第二控制訊號與該第三控制訊號將該資料電壓依序經由該第一節點、該驅動電晶體與該第二節點提供至該第三節點；一發光控制電路，用於依據該第四控制訊號選擇性地導通該第一節點與一第一電源端，且用於選擇性地導通該發光單元與該第二節點；以及一重置電路，耦接於一第四節點，其中該第四節點透過該補償電路耦接於該第一節點、該第二節點與該第三節點，該重置電路用於依據該第一控制訊號透過該第四節點將該第一節點、該第二節點與該第三節點設置為具有相同的電壓；其中該多個畫素電路包含分別位於第i-1列、第i列 與第i+1列的一第一畫素電路、一第二畫素電路與一第三畫素電路，該第二畫素電路的該第一控制訊號相同於該第一畫素電路的該第二控制訊號，該第二畫素電路的該第三控制訊號相同於該第三畫素電路的該第二控制訊號，且i為正整數。
TW108134116A 2019-09-20 2019-09-20 適用於低更新頻率的畫素電路與相關的顯示裝置 TWI708233B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108134116A TWI708233B (zh) 2019-09-20 2019-09-20 適用於低更新頻率的畫素電路與相關的顯示裝置
CN202010193780.1A CN111354297B (zh) 2019-09-20 2020-03-19 适用于低更新频率的像素电路与相关的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108134116A TWI708233B (zh) 2019-09-20 2019-09-20 適用於低更新頻率的畫素電路與相關的顯示裝置

Publications (2)

Publication Number Publication Date
TWI708233B TWI708233B (zh) 2020-10-21
TW202113788A true TW202113788A (zh) 2021-04-01

Family

ID=71197544

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108134116A TWI708233B (zh) 2019-09-20 2019-09-20 適用於低更新頻率的畫素電路與相關的顯示裝置

Country Status (2)

Country Link
CN (1) CN111354297B (zh)
TW (1) TWI708233B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773294B (zh) * 2021-04-30 2022-08-01 友達光電股份有限公司 驅動電路及其驅動方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI747495B (zh) * 2020-09-15 2021-11-21 友達光電股份有限公司 畫素電路
CN112233616A (zh) * 2020-10-12 2021-01-15 Oppo广东移动通信有限公司 像素驱动电路及显示设备、驱动方法
CN112397025A (zh) * 2020-11-24 2021-02-23 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI462080B (zh) * 2012-08-14 2014-11-21 Au Optronics Corp 主動式有機發光二極體電路及其操作方法
CN203616972U (zh) * 2013-10-28 2014-05-28 宸鸿光电科技股份有限公司 像素电路
CN104465715B (zh) * 2014-12-30 2017-11-07 上海天马有机发光显示技术有限公司 像素电路、驱动方法、显示面板及显示装置
TWI560665B (en) * 2015-04-22 2016-12-01 Au Optronics Corp Pixel circuit
TWI556211B (zh) * 2015-05-15 2016-11-01 友達光電股份有限公司 畫素電路及其驅動方法
CN106448526B (zh) * 2015-08-13 2019-11-05 群创光电股份有限公司 驱动电路
JP2018036290A (ja) * 2016-08-29 2018-03-08 株式会社ジャパンディスプレイ 表示装置
KR20180098442A (ko) * 2017-02-24 2018-09-04 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치
TWI634540B (zh) * 2017-12-13 2018-09-01 友達光電股份有限公司 畫素電路
CN109754757B (zh) * 2019-03-28 2020-11-06 京东方科技集团股份有限公司 像素驱动电路、显示装置及像素驱动方法
CN110197644A (zh) * 2019-06-10 2019-09-03 武汉华星光电半导体显示技术有限公司 像素驱动电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI773294B (zh) * 2021-04-30 2022-08-01 友達光電股份有限公司 驅動電路及其驅動方法

Also Published As

Publication number Publication date
CN111354297A (zh) 2020-06-30
CN111354297B (zh) 2023-03-24
TWI708233B (zh) 2020-10-21

Similar Documents

Publication Publication Date Title
US11574588B2 (en) Pixel driving circuit and driving method thereof and display device
TWI708233B (zh) 適用於低更新頻率的畫素電路與相關的顯示裝置
US9514683B2 (en) Gate driving circuit, gate driving method, gate on array (GOA) circuit and display device
WO2018129932A1 (zh) 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置
TWI712021B (zh) 可調變驅動電流脈波寬度的畫素電路和相關的顯示面板
TWI699742B (zh) 畫素電路
CN104485066B (zh) 有机发光二极管像素电路
US9472135B2 (en) AMOLED (active matrix organic light emitting diode) panel driving circuit and driving method
TWI685831B (zh) 畫素電路及其驅動方法
US11289013B2 (en) Pixel circuit and display device having the same
TW202117689A (zh) 畫素電路及其驅動方法
TWI717855B (zh) 畫素電路及顯示裝置
WO2023216323A1 (zh) 一种显示面板的显示控制方法、显示模组及显示装置
CN112542130B (zh) 低功耗的像素电路与显示器
CN109493789B (zh) 像素电路
CN108987453B (zh) 像素结构、驱动方法、像素电路和显示面板
TW201939468A (zh) 畫素電路
TWI722479B (zh) 畫素電路與畫素驅動方法
TWI694431B (zh) 畫素電路與顯示裝置
TWI780635B (zh) 顯示面板以及畫素電路
TW202036510A (zh) 畫素電路
TWI714071B (zh) 畫素電路和顯示裝置
TWI742956B (zh) 畫素電路以及顯示面板
US9536471B2 (en) Display device and power consumption reduction method
TWI747495B (zh) 畫素電路