TW201939468A - 畫素電路 - Google Patents

畫素電路 Download PDF

Info

Publication number
TW201939468A
TW201939468A TW107107486A TW107107486A TW201939468A TW 201939468 A TW201939468 A TW 201939468A TW 107107486 A TW107107486 A TW 107107486A TW 107107486 A TW107107486 A TW 107107486A TW 201939468 A TW201939468 A TW 201939468A
Authority
TW
Taiwan
Prior art keywords
terminal
control
driving transistor
switch
coupled
Prior art date
Application number
TW107107486A
Other languages
English (en)
Other versions
TWI653616B (zh
Inventor
鄭貿薰
洪嘉澤
張瑋軒
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107107486A priority Critical patent/TWI653616B/zh
Priority to CN201810387705.1A priority patent/CN108550346B/zh
Application granted granted Critical
Publication of TWI653616B publication Critical patent/TWI653616B/zh
Publication of TW201939468A publication Critical patent/TW201939468A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

畫素電路包含驅動電晶體、發光控制電路、第一開關、第二開關、補償電路和有機發光二極體。驅動電晶體具有一第一端、一第二端與一控制端。發光控制電路耦接驅動電晶體的第一端，用於接收一系統高電壓。第一開關具有一第一端、一第二端與一控制端，其中控制端用於接收一第一控制信號，第一端用於接收一資料電壓，第二端耦接於發光控制電路。第二開關具有一第一端、一第二端與一控制端，其中控制端用於接收第一控制信號，第一端用於接收一第一參考電壓，第二端耦接於驅動電晶體的第一端。補償電路耦接於發光控制電路、驅動電晶體的控制端和第二端，且用於接收一第二控制信號和一第二參考電壓。有機發光二極體耦接於驅動電晶體。

Description

畫素電路
本揭示文件有關一種畫素電路，尤指一種能補償臨界電壓和電源電壓變異的有機發光二極體畫素電路。
相較於傳統的液晶顯示器，有機發光二極體(organic light-emitting diode)顯示器具有自發光、廣視角、高對比度、低功率消耗以及高反應速率等眾多優點。
有機發光二極體畫素電路通常具有一個驅動電晶體，用於提供有機發光二極體發光所需的驅動電流。然而，若驅動電晶體屬於低溫多晶矽薄膜電晶體(low temperature poly-silicon thin-film transistor)，驅動電晶體經常會因為製程而產生變異。例如，使用準分子雷射退火(Excimer-Laser Annealing，ELA)法製作低溫多晶矽薄膜電晶體時，會因雷射功率不一致而導致不同畫素間的驅動電晶體的臨界電壓(threshold voltage)不盡相同。此外，若驅動電晶體屬於非晶矽薄膜電晶體(amorphous silicon thin-film transistor)，經過長時間使用後，驅動電晶體會因為材質老化而導致臨界電壓上升。基於上述各種相關原因，在接收相同資料電壓的情況 下，位於不同畫素之驅動電晶體所提供給有機發光二極體的驅動電流就會有所差異，進而使得有機發光二極體顯示器的發光亮度不均勻。
另外，傳統的有機發光二極體顯示器會發生電源電壓下降的情形，且不同位置的電源電壓下降的程度也會不同。因此，電源電壓的不一致亦為導致有機發光二極體顯示器之發光亮度不均勻的因素之一。
畫素電路包含驅動電晶體、第一發光開關、第二發光開關、第一開關、第二開關、第一補償開關、第二補償開關、儲存電容和有機發光二極體。該驅動電晶體具有一第一端、一第二端與一控制端。該第一發光開關具有一第一端、一第二端與一控制端，其中該控制端用於接收一發光控制信號，該第一端用於接收一系統高電壓，該第二端耦接於一寫入節點。該第二發光開關具有一第一端、一第二端與一控制端，其中該控制端用於接收該發光控制信號，該第一端用於接收該系統高電壓，該第二端耦接於該驅動電晶體之該第一端。該第一開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收一第一控制信號，該第一端用於接收一資料電壓，該第二端耦接於該寫入節點。該第二開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該第一控制信號，該第一端用於接收一第一參考電壓，該第二端耦接於該驅動電晶體之該第一端。該第一補償開關具有 一第一端、一第二端與一控制端，其中該控制端用於接收該第一控制信號，該第一端耦接於該驅動電晶體之該第二端，該第二端耦接於該驅動電晶體之該控制端。該第二補償開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該第二控制信號，該第一端耦接於該驅動電晶體之該控制端，該第二端用於接收一第二參考電壓。該儲存電容具有一第一端與一第二端，其中該第一端耦接於該寫入節點，該第二端耦接於該驅動電晶體之該控制端。該有機發光二極體耦接於該驅動電晶體。
畫素電路包含驅動電晶體、第一發光開關、第二發光開關、第一開關、第二開關、第一補償開關、第二補償開關、儲存電容和有機發光二極體。該驅動電晶體具有一第一端、一第二端與一控制端。該第一發光開關具有一第一端、一第二端與一控制端，其中該控制端用於接收一發光控制信號，該第一端用於接收一系統高電壓，該第二端耦接於一寫入節點。該第二發光開關具有一第一端、一第二端與一控制端，其中該控制端用於接收該發光控制信號，該第一端用於接收該系統高電壓，該第二端耦接於該驅動電晶體的該第一端。該第一開關具有一第一端、一第二端與一控制端，其中該控制端用於接收一第一控制信號，該第一端用於接收一資料電壓，該第二端耦接於該寫入節點。該第二開關具有一第一端、一第二端與一控制端，其中該控制端用於接收該第一控制信號，該第一端用於接收一第一參考電壓，該第二端耦接於該驅動電晶體的該第一端。該第一補償開關具有一 第一端、一第二端與一控制端，其中該控制端用於接收該第一控制信號，該第一端耦接於該驅動電晶體的該第二端，該第二端耦接於該驅動電晶體的該控制端。該第二補償開關具有一第一端、一第二端與一控制端，其中該控制端用於接收該第二控制信號，該第一端耦接於該驅動電晶體的該第二端，該第二端用於接收一第二參考電壓。該儲存電容具有一第一端和一第二端，其中該第一端耦接於該寫入節點，該第二端耦接於該驅動電晶體的該控制端。該有機發光二極體耦接於該驅動電晶體。
畫素電路包含驅動電晶體、發光控制電路、第一開關、第二開關、補償電路和有機發光二極體。該驅動電晶體具有一第一端、一第二端與一控制端。該發光控制電路耦接該驅動電晶體的該第一端，用於接收一系統高電壓。該第一開關具有一第一端、一第二端與一控制端，其中該控制端用於接收一第一控制信號，該第一端用於接收一資料電壓，該第二端耦接於該發光控制電路。該第二開關具有一第一端、一第二端與一控制端，其中該控制端用於接收該第一控制信號，該第一端用於接收一第一參考電壓，該第二端耦接於該驅動電晶體的該第一端。該補償電路耦接於該發光控制電路、該驅動電晶體的該控制端和該驅動電晶體的該第二端，且用於接收一第二控制信號和一第二參考電壓。該有機發光二極體耦接於該驅動電晶體。
畫素電路包含驅動電晶體、發光控制電路、第一開關、第二開關、補償電路和有機發光二極體。該驅動電 晶體具有一第一端、一第二端與一控制端。該發光控制電路耦接該驅動電晶體的該第一端，用於接收一系統高電壓。該第一開關具有一第一端、一第二端與一控制端，其中該控制端用於接收一第一控制信號，該第一端用於接收一資料電壓，該第二端耦接於該發光控制電路。該第二開關具有一第一端、一第二端與一控制端，其中該第一端用於接收一第一參考電壓，該第二端耦接於該驅動電晶體的該第一端。該補償電路耦接於該發光控制電路、該驅動電晶體的該控制端和該驅動電晶體的該第二端，且用於接收一第二控制信號和一第二參考電壓。該有機發光二極體耦接於該驅動電晶體。其中該第二開關的該控制端用於接收一第三控制信號。
100、700、800、1000‧‧‧畫素電路
110‧‧‧驅動電晶體
120、820‧‧‧發光控制電路
130‧‧‧第一開關
140‧‧‧第二開關
150、750‧‧‧補償電路
160‧‧‧有機發光二極體
222、822‧‧‧第一發光開關
224、824‧‧‧第二發光開關
252、752‧‧‧第一補償開關
254、754‧‧‧第二補償開關
256、756‧‧‧儲存電容
Idri‧‧‧驅動電流
Nw‧‧‧寫入節點
EM‧‧‧發光控制信號
OVDD‧‧‧系統高電壓
OVSS‧‧‧系統低電壓
S1‧‧‧第一控制信號
S2‧‧‧第二控制信號
Vdata‧‧‧資料電壓
Vg‧‧‧閘極信號
Vref1‧‧‧第一參考電壓
Vref2‧‧‧第二參考電壓
Vth‧‧‧臨界電壓
VL‧‧‧預設低電壓
VH‧‧‧預設高電壓
T1‧‧‧重置階段
T2‧‧‧補償階段
T3‧‧‧發光階段
為讓揭示文件之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本揭示文件一實施例的畫素電路簡化後的功能方塊圖。
第2圖為根據第1圖的畫素電路的一實施例簡化後的電路示意圖。
第3圖為根據第2圖的畫素電路的一運作實施例簡化後的時序變化圖。
第4圖為第1圖的畫素電路於重置階段的等效電路圖。
第5圖為第1圖的畫素電路於補償階段的等效電路圖。
第6圖為第1圖的畫素電路於發光階段的等效電路圖。
第7圖為根據本揭示文件另一實施例的畫素電路簡化後的功能方塊圖。
第8圖為根據本揭示文件又一實施例的畫素電路簡化後的功能方塊圖。
第9圖為根據第8圖的畫素電路的一運作實施例簡化後的時序變化圖。
第10圖為根據本揭示文件再一實施例的畫素電路簡化後的功能方塊圖。
以下將配合相關圖式來說明本發明的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。
第1圖為根據本揭示文件一實施例的畫素電路100簡化後的功能方塊圖。畫素電路100包含驅動電晶體110、發光控制電路120、第一開關130、第二開關140、補償電路150和有機發光二極體160。畫素電路100用於依據接收到的資料電壓Vdata來控制有機發光二極體160的發光亮度。
於本實施例中，驅動電晶體110具有一第一端、一第二端與一控制端，其中第一端耦接於發光控制電路120，控制端和第二端則耦接於補償電路150。第一開關130具有第一端、第二端與控制端，其中第一端用於接收資料電壓Vdata，第二端耦接於寫入節點Nw，控制端則用於接收第一控制信號S1。第二開關140具有第一端、第二端與 控制端，其中第一端用於接收第一參考電壓Vref1，第二端耦接於驅動電晶體110的第一端，控制端則用於接收第一控制信號S1。有機發光二極體160的陽極端耦接於補償電路150，陰極端則用於接收系統低電壓OVSS。
於第1圖中，發光控制電路120用於接收系統高電壓OVDD，並用於依據發光控制信號EM提供系統高電壓OVDD至驅動電晶體110的第一端和寫入節點Nw。補償電路150用於接收第二參考電壓Vref2，並用於依據第一控制信號S1、第二控制信號S2、第一參考電壓Vref1、第二參考電壓Vref2以及資料電壓Vdata，提供閘極信號Vg至驅動電晶體110的控制端。
於本實施例中，當發光控制電路120提供系統高電壓OVDD至驅動電晶體110的第一端時，驅動電晶體110會依據閘極信號Vg和系統高電壓OVDD產生驅動電流Idri。此時，有機發光二極體160的陽極端會透過補償電路150接收驅動電流Idri，進而產生特定的發光亮度。
實作上，驅動電晶體110可以用各種合適的P型電晶體來實現。例如，P型的低溫多晶矽薄膜電晶體。
於第1圖之實施例中，補償電路150會依據驅動電晶體110的臨界電壓Vth和系統高電壓OVDD的變化，適應性地調整閘極信號Vg的電壓準位。因此，即使不同畫素間驅動電晶體110的臨界電壓Vth因製程因素而產生變異，或是系統高電壓OVDD發生擾動或下降，畫素電路100的驅動電流Idri和資料電壓Vdata之間仍會維持相同的對應關 係，進而使有機發光二極體160的發光亮度和資料電壓Vdata之間維持相同的對應關係。
以下將配合第2圖和第3圖進一步說明畫素電路100的運作方式。請參照第2圖，發光控制電路120包含第一發光開關222和第二發光開關224。第一發光開關222具有第一端、第二端與控制端，其中控制端用於接收發光控制信號EM，第一端用於接收系統高電壓OVDD，第二端則耦接於寫入節點Nw。第二發光開關224具有第一端、第二端與控制端，其中控制端用於接收發光控制信號EM，第一端用於接收系統高電壓OVDD，第二端則耦接於驅動電晶體110的第一端。
補償電路150包含第一補償開關252、第二補償開關254和儲存電容256。第一補償開關252具有第一端、第二端與控制端，其中控制端用於接收第一控制信號S1，第一端耦接於驅動電晶體110的第二端，第二端則耦接於驅動電晶體110的控制端。第二補償開關254具有第一端、第二端與控制端，其中控制端用於接收第二控制信號S2，第一端耦接於驅動電晶體110的控制端，第二端則用於接收第二參考電壓Vref2。儲存電容256具有第一端和第二端，其中第一端耦接於寫入節點Nw，第二端耦接於驅動電晶體110的控制端。
實作上，第一開關130、第二開關140第一發光開關222、第二發光開關224、第一補償開關252和第二補償開關254可以用各種合適的P型電晶體來實現。例如，P 型的低溫多晶矽薄膜電晶體。
第3圖為根據第2圖的畫素電路100的一運作實施例簡化後的時序變化圖。請同時參照第2圖和第3圖，畫素電路100的一個運作週期依序包含重置階段T1、補償階段T2和發光階段T3。
在重置階段T1中，第一控制信號S1和第二控制信號S2處於預設低電壓VL，發光控制信號EM則處於預設高電壓VH。因此，第一開關130、第二開關140、第一補償開關252和第二補償開關254處於導通狀態，第一發光開關222和第二發光開關224則處於關斷狀態。
請參考第4圖所示之畫素電路100於重置階段T1的等效電路圖。資料電壓Vdata會透過第一開關130傳遞至寫入節點Nw，第一參考電壓Vref1會透過第二開關140傳遞至驅動電晶體110的第一端。第二參考電壓Vref2則會透過第二補償開關254傳遞至儲存電容256的第二端，使得補償電路150提供的閘極信號Vg的電壓準位近似於第二參考電壓Vref2。
於本實施例中，系統低電壓OVSS大於第一參考電壓Vref1，第一參考電壓Vref1又大於第二參考電壓Vref2。詳細來說，第一參考電壓Vref1可設定為小於系統低電壓OVSS與有機發光二極體160的一導通電壓的總和。第二參考電壓Vref2可設定為小於第一參考電壓Vref1和驅動電晶體110的臨界電壓Vth的絕對值的差值。因此，於重置階段T1中，驅動電晶體110會處於導通狀態，而有機 發光二極體160則處於關斷狀態。
如此一來，於重置階段T1中，畫素電路100不但可以重置驅動電晶體的第一端、第二端和控制端的電壓準位，還可以避免有機發光二極體160誤發光。
於補償階段T2中，第一控制信號S1處於預設低電壓VL，第二控制信號S2和發光控制信號EM處於預設高電壓VH。因此，第一開關130、第二開關140和第一補償開關252處於導通狀態，第一發光開關222、第二發光開關224和第二補償開關254則處於關斷狀態。
請參考第5圖所示之畫素電路100於補償階段T2的等效電路圖。由於第一開關130導通，寫入節點Nw會維持於資料電壓Vdata。第一參考電壓Vref1則會經由第二開關140、驅動電晶體110和第一補償開關252傳遞至儲存電容256的第二端。因此，補償電路150提供的閘極信號Vg的電壓準位會由近似於第二參考電壓Vref2逐漸上升，直到閘極信號Vg的電壓準位趨近於第一參考電壓Vref1和驅動電晶體110的臨界電壓Vth的絕對值的差值，而使驅動電晶體110切換至關斷狀態。
換言之，於補償階段T2結束時，閘極信號Vg的電壓準位可由下列《公式1》表示：Vg=Vref1-｜Vth｜ 《公式1》
在本實施例中，第一參考電壓Vref1小於系統低電壓OVSS和有機發光二極體160的導通電壓的總和。因此，在整個補償階段中，驅動電晶體110的第二端(亦即， 有機發光二極體160的陽極端)的電壓，皆會小於系統低電壓OVSS和有機發光二極體160的導通電壓的總和，使得有機發光二極體160維持於關斷狀態以避免誤發光。
另外，由上述《公式1》可知，於每次的補償階段結束時，有機發光二極體160的陽極端皆會被重置為不受不同資料電壓Vdata影響的固定電壓(亦即，第一參考電壓Vref1和臨界電壓Vth的絕對值的差值)。
於發光階段T3中，第一控制信號S1和第二控制信號S2處於預設高電壓VH，發光控制信號EM處於預設低電壓VL。因此，第一開關130、第二開關140、第一補償開關252和第二補償開關254處於關斷狀態，第一發光開關222和第二發光開關224則處於導通狀態。
請參考第6圖所示之畫素電路100於發光階段T3的等效電路圖。系統高電壓OVDD會經由第一發光開關222傳遞至寫入節點Nw，使得寫入節點Nw的電壓由資料電壓Vdata變化為系統高電壓OVDD。因此，寫入節點Nw的電壓變化量△Vnw可由下列的《公式2》表示：△Vnw=OVDD-Vdata 《公式2》
由於驅動電晶體110的控制端處於浮接(floating)狀態，所以寫入節點Nw的電壓變化量△Vnw會藉由儲存電容256的電容耦合效應(capacity coupling effect)傳遞至驅動電晶體110的控制端。
亦即，於發光階段T3中，閘極信號Vg的電壓變化量△Vg，會近似且正相關於寫入節點Nw的電壓變化量 △Vnw。因此，閘極信號Vg的電壓準位可由下列的《公式3》表示：Vg=Vref1-｜Vth｜+△Vg=Vref1-｜Vth｜+△Vnw=Vref1-｜Vth｜+OVDD-Vdata 《公式3》
另外，系統高電壓OVDD還會經由第二發光開關224傳遞至驅動電晶體110的第一端，使得驅動電晶體110運作於飽和區。因此，驅動電晶體110會依據驅動電晶體110的第一端和控制端的電壓差產生驅動電流Idri，且驅動電流Idri可由下列的《公式4》表示：
在《公式4》中，k表示驅動電晶體110的載子遷移率(carrier mobility)、閘極氧化層的單位電容大小以及閘極寬長比三者的乘積。
由上述的《公式3》和《公式4》可知，在資料電壓Vdata相同的情況下，驅動電流Idri的值與驅動電晶體110的臨界電壓Vth以及系統高電壓OVDD無關。因此，畫素電路100能夠有效地消除因臨界電壓變異或電源電壓下降所造成的有機發光二極體面板亮度不均勻的問題。
另外，於發光階段T3，當驅動電晶體110的控制端處於浮接狀態時，若系統高電壓OVDD有電壓擾動的 情況，其電壓變化量會藉由儲存電容256的電容耦合效應傳遞至驅動電晶體110的控制端，使得閘極信號Vg的電壓變化量正相關於系統高電壓OVDD的電壓變化量。因此，驅動電晶體110的第一端和控制端的電壓差仍會維持於固定值，使得驅動電流Idri的大小維持不變，進而於發光階段T3中維持有機發光二極體的發光亮度的穩定性。
綜合上述，即使每個畫素電路之驅動電晶體110彼此的臨界電壓Vth不相同，或者受到電源電壓擾動或下降的影響，每個畫素電路彼此的驅動電流Idri和資料電壓Vdata的對應關係仍會保持一致。
第7圖為根據本揭示文件一實施例的畫素電路700簡化後的功能方塊圖。畫素電路700相似於畫素電路100，差異在於畫素電路700以補償電路750取代畫素電路100的補償電路150。補償電路750包含第一補償開關752、第二補償開關754、和儲存電容756。
於本實施例中，第一補償開關752具有第一端、第二端與控制端，其中控制端用於接收第一控制信號S1，第一端耦接於驅動電晶體110的第二端，第二端則耦接於驅動電晶體110的該控制端。第二補償開關754具有第一端、第二端與控制端，其中控制端用於接收第二控制信號S2，第一端耦接於驅動電晶體110的第二端，第二端則用於接收第二參考電壓Vref2。儲存電容756具有第一端和第二端，其中第一端耦接於第一開關130的第二端，第二端則耦接於驅動電晶體110的控制端。
實作上，第一補償開關752和第二補償開關754可以用各種合適的P型電晶體來實現。例如，P型的低溫多晶矽薄膜電晶體。第7圖中的其他開關亦可以用各種合適的P型電晶體來實現。
於重置階段T1，第二參考電壓Vref2會透過第一補償開關752和第二補償開關754傳遞至儲存電容756的第二端，使得補償電路750提供電壓準位近似於第二參考電壓Vref2的閘極信號Vg至驅動電晶體110的控制端。
於補償階段T2，第一補償開關752處於導通狀態且第二補償開關754處於關斷狀態。因此，閘極信號Vg的電壓準位如上述《公式1》所示，會由近似於第二參考電壓Vref2上升至第一參考電壓Vref1和臨界電壓Vth的絕對值的差值。
於發光階段T3，第一補償開關752和第二補償開關754皆處於關斷狀態。因此，閘極信號Vg的電壓準位如上述《公式3》所示。並且，驅動電晶體110會產生如上述《公式4》所示的驅動電流Idri。
畫素電路700的許多功能方塊的電路結構、運作方式以及優點，相似於畫素電路100，為簡潔起見，在此不重複贅述。
第8圖為根據本揭示文件一實施例的畫素電路800簡化後的功能方塊圖。畫素電路800相似於畫素電路100，差異在於畫素電路800以發光控制電路820取代畫素電路100的發光控制電路120。發光控制電路820包含第一發光 開關822和第二發光開關824。
於本實施例中，第一發光開關822具有第一端、第二端與控制端，其中控制端用於接收第一控制信號S1，第一端用於接收系統高電壓OVDD，第二端耦接於第一開關130的第二端。第二發光開關824具有第一端、第二端與控制端，其中控制端用於接收第一控制信號S1，第一端用於接收系統高電壓OVDD，第二端耦接於驅動電晶體110的第一端。
實作上，第一發光開關822和第二發光開關824可以用各種合適的N型電晶體來實現。例如，N型的低溫多晶矽薄膜電晶體。第8圖中的其他開關則可以用各種合適的P型電晶體來實現。
第9圖為依據畫素電路800的一運作實施例簡化後的時序變化圖。以下將配合第8圖和第9圖來進一步說明畫素電路800的運作方式。於重置階段T1和補償階段T2中，第一控制信號S1處於預設低電壓VL，使得第一發光開關822和第二發光開關824處於關斷狀態。因此，於重置階段T1和補償階段T2中，系統高電壓OVDD不會傳遞至寫入節點Nw和驅動電晶體110的第一端。
於發光階段T3中，第一控制信號S1處於預設高電壓VH，使得第一發光開關822和第二發光開關824處於導通狀態。因此，系統高電壓OVDD會傳遞至寫入節點Nw和驅動電晶體110的第一端，使得驅動電晶體110產生如上述《公式4》所示的驅動電流Idri。
相較於畫素電路100，畫素電路800無需使用發光控制信號EM，所以具有較簡單的電路架構和較小的電路面積。畫素電路800的許多功能方塊的電路結構、運作方式以及優點，相似於畫素電路100，為簡潔起見，在此不重複贅述。
第10圖為根據本揭示文件一實施例的畫素電路1000簡化後的功能方塊圖。畫素電路1000相似於畫素電路800，差異在於畫素電路1000以補償電路750取代畫素電路800的補償電路150。
畫素電路1000的許多功能方塊的電路結構、運作方式以及優點，相似於畫素電路800，為簡潔起見，在此不重複贅述。
由上述《公式4》可知，即使驅動電晶體110存在臨界電壓Vth變異且系統高電壓OVDD因導線內阻而下降，畫素電路100、700、800和1000仍可以維持驅動電流Idri和資料電壓Vdata的對應關係不變，進而維持有機發光二極體160的發光亮度和資料電壓Vdata的對應關係不變。
另外，同樣由上述《公式4》可知，於每一次進入發光階段T3前，有機發光二極體160的陽極端皆會被重置至不會受不同資料電壓Vdata影響的固定電壓(亦即，第一參考電壓Vref1和臨界電壓Vth的絕對值的差值)。而在發光階段T3時，系統高電壓OVDD的任何擾動皆可藉由儲存電容256和756的電容耦合效應傳遞至驅動電晶體110的閘極端，以固定驅動電晶體110的第一端與控制端的電壓差值， 並穩定有機發光二極體160的發光亮度。
在某些實施例中，畫素電路100、700、800或1000的第二開關140的控制端可改為接收第三控制信號(未繪示於圖中)，而不是接收第一控制信號S1。第三控制信號於重置階段T1和發光階段T3處於預設高電壓VH，且於補償階段T2處於預設低電壓VL。因此，第二開關140於重置階段T1和發光階段T3處於關斷狀態，且於補償階段T2處於導通狀態。
第二開關140的控制端改為接收第三控制信號的畫素電路100、700、800和1000的運作方式，分別相似於前述第二開關140的控制端接收第一控制信號S1的畫素電路100、700、800和1000的運作方式。
亦即，在畫素電路100、700、800或1000的第二開關140的控制端改為接收第三控制信號的該某些實施例中，於重置階段T1，補償電路150和750提供的閘極信號Vg的電壓準位等於第二參考電壓Vref2，而不是近似於第二參考電壓Vref2。於補償階段T2，補償電路150和750提供的閘極信號Vg的電壓準位如上述《公式1》所示，會由第二參考電壓Vref2上升至趨近於第一參考電壓Vref1和臨界電壓Vth的絕對值的差值。於發光階段T3，補償電路150和750提供的閘極信號Vg的電壓準位如上述《公式3》所示，且閘極信號Vg的電壓變化量會正相關於寫入節點Nw的電壓變化量。
值得一提的是，由於第二開關140於重置階段 T1處於關閉狀態，所以電流不會由第二開關140的第一端流至第二補償開關254或754的第二端。因此，將第二開關140的控制端改為接收第三控制信號的該某些實施例，可以進一步節省功率消耗。
在另外一些實施例中，除了可將畫素電路100和700的第二開關的控制端改為接收第三控制信號，還可將第一開關以及第一補償開關和改為以N型電晶體實現，並將第一開關以及第一補償開關和的控制端改為接收發光控制信號EM。
如此一來，除了可防止電流於重置階段T1由第二開關140的第一端流至第二補償開關254或754的第二端，還可進一步省略第一控制信號S1，以縮小電路面積。
在又一些實施例中，可以將畫素電路100和700的第一開關、第二開關以及第一補償開關和改為以N型電晶體實現，並將第一開關、第二開關以及第一補償開關和的控制端改為接收發光控制信號EM。如此一來，可以省略第一控制信號S1，以縮小電路面積。
在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包 含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。
以上僅為本發明的較佳實施例，凡依本發明請求項所做的均等變化與修飾，皆應屬本發明的涵蓋範圍。

Claims (14)

  1. 一種畫素電路，包含：一驅動電晶體，具有一第一端、一第二端與一控制端；一第一發光開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收一發光控制信號，該第一端用於接收一系統高電壓，該第二端耦接於一寫入節點；一第二發光開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該發光控制信號，該第一端用於接收該系統高電壓，該第二端耦接於該驅動電晶體之該第一端；一第一開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收一第一控制信號，該第一端用於接收一資料電壓，該第二端耦接於該寫入節點；一第二開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該第一控制信號，該第一端用於接收一第一參考電壓，該第二端耦接於該驅動電晶體之該第一端；一第一補償開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該第一控制信號，該第一端耦接於該驅動電晶體之該第二端，該第二端耦接於該驅動電晶體之該控制端；一第二補償開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收一第二控制信號，該第一端耦接於該驅動電晶體之該控制端，該第二端用於接收一第二 參考電壓；一儲存電容，具有一第一端與一第二端，其中該第一端耦接於該寫入節點，該第二端耦接於該驅動電晶體之該控制端；以及一有機發光二極體，耦接於該驅動電晶體。
  2. 一種畫素電路，包含：一驅動電晶體，具有一第一端、一第二端與一控制端；一第一發光開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收一發光控制信號，該第一端用於接收一系統高電壓，該第二端耦接於一寫入節點；一第二發光開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該發光控制信號，該第一端用於接收該系統高電壓，該第二端耦接於該驅動電晶體的該第一端；一第一開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收一第一控制信號，該第一端用於接收一資料電壓，該第二端耦接於該寫入節點；一第二開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該第一控制信號，該第一端用於接收一第一參考電壓，該第二端耦接於該驅動電晶體的該第一端；一第一補償開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該第一控制信號，該第一端耦 接於該驅動電晶體的該第二端，該第二端耦接於該驅動電晶體的該控制端；一第二補償開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收一第二控制信號，該第一端耦接於該驅動電晶體的該第二端，該第二端用於接收一第二參考電壓；一儲存電容，具有一第一端和一第二端，其中該第一端耦接於該寫入節點，該第二端耦接於該驅動電晶體的該控制端；以及一有機發光二極體，耦接於該驅動電晶體。
  3. 一種畫素電路，包含：一驅動電晶體，具有一第一端、一第二端與一控制端；一發光控制電路，耦接該驅動電晶體的該第一端，用於接收一系統高電壓；一第一開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收一第一控制信號，該第一端用於接收一資料電壓，該第二端耦接於該發光控制電路；一第二開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該第一控制信號，該第一端用於接收一第一參考電壓，該第二端耦接於該驅動電晶體的該第一端；一補償電路，耦接於該發光控制電路、該驅動電晶體的該控制端和該驅動電晶體的該第二端，且用於接收一第 二控制信號和一第二參考電壓；以及一有機發光二極體，耦接於該驅動電晶體。
  4. 如請求項3的畫素電路，其中，於一重置階段，該第一控制信號和該第二控制信號處於一預設低電壓。
  5. 如請求項3的畫素電路，其中，於一補償接段，該第一控制信號處於一預設低電壓且該第二控制信號處於一預設高電壓。
  6. 如請求項3的畫素電路，其中，於一發光階段，該第一控制信號和該第二控制信號處於一預設高電壓。
  7. 如請求項3的畫素電路，其中，該發光控制電路包含：一第一發光開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收一發光控制信號，該第一端用於接收該系統高電壓，該第二端耦接於該第一開關的該第二端；以及一第二發光開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該發光控制信號，該第一端用於接收該系統高電壓，該第二端耦接於該驅動電晶體的該 第一端。
  8. 如請求項3的畫素電路，其中，該發光控制電路包含：一第一發光開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該第一控制信號，該第一端用於接收該系統高電壓，該第二端耦接於該第一開關的該第二端；以及一第二發光開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該第一控制信號，該第一端用於接收該系統高電壓，該第二端耦接於該驅動電晶體的該第一端。
  9. 如請求項3的畫素電路，其中，該補償電路包含：一第一補償開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該第一控制信號，該第一端耦接於該驅動電晶體的該第二端，該第二端耦接於該驅動電晶體的該控制端；一第二補償開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該第二控制信號，該第一端耦接於該驅動電晶體的該控制端，該第二端用於接收一第二參考電壓；以及一儲存電容，具有一第一端與一第二端，其中該第一 端耦接於該第一開關的該第二端，該第二端耦接於該驅動電晶體的該控制端。
  10. 如請求項3的畫素電路，其中，該補償電路包含：一第一補償開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該第一控制信號，該第一端耦接於該驅動電晶體的該第二端，該第二端耦接於該驅動電晶體的該控制端；一第二補償開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收該第二控制信號，該第一端耦接於該驅動電晶體的該第二端，該第二端用於接收該第二參考電壓；以及一儲存電容，具有一第一端與一第二端，其中該第一端耦接於該第一開關的該第二端，該第二端耦接於該驅動電晶體的該控制端。
  11. 一種畫素電路，包含：一驅動電晶體，具有一第一端、一第二端與一控制端；一發光控制電路，耦接該驅動電晶體的該第一端，用於接收一系統高電壓；一第一開關，具有一第一端、一第二端與一控制端，其中該控制端用於接收一第一控制信號，該第一端用於接收一資料電壓，該第二端耦接於該發光控制電路； 一第二開關，具有一第一端、一第二端與一控制端，該第一端用於接收一第一參考電壓，該第二端耦接於該驅動電晶體的該第一端；一補償電路，耦接於該發光控制電路、該驅動電晶體的該控制端和該驅動電晶體的該第二端，且用於接收一第二控制信號和一第二參考電壓；以及一有機發光二極體，耦接於該驅動電晶體；其中，該第二開關的該控制端用於接收一第三控制信號。
  12. 如請求項11的畫素電路，其中，於一重置階段，該第一控制信號和該第二控制信號處於一預設低電壓，且該第三控制信號處於一預設高電壓。
  13. 如請求項11的畫素電路，其中，於一補償階段，該第一控制信號和該第三控制信號處於一預設低電壓，且該第二控制信號處於一預設高電壓。
  14. 如請求項11的畫素電路，其中，於一發光階段，該第一控制信號、該第二控制信號和該第三控制信號處於一預設高電壓。
TW107107486A 2018-03-06 2018-03-06 畫素電路 TWI653616B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107107486A TWI653616B (zh) 2018-03-06 2018-03-06 畫素電路
CN201810387705.1A CN108550346B (zh) 2018-03-06 2018-04-26 像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107107486A TWI653616B (zh) 2018-03-06 2018-03-06 畫素電路

Publications (2)

Publication Number Publication Date
TWI653616B TWI653616B (zh) 2019-03-11
TW201939468A true TW201939468A (zh) 2019-10-01

Family

ID=63512654

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107107486A TWI653616B (zh) 2018-03-06 2018-03-06 畫素電路

Country Status (2)

Country Link
CN (1) CN108550346B (zh)
TW (1) TWI653616B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508289B2 (en) * 2019-11-29 2022-11-22 Beijing Boe Technology Development Co., Ltd. Pixel driving circuit, method of driving the same and display device
CN115956265A (zh) * 2021-06-23 2023-04-11 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
TWI796723B (zh) * 2021-07-06 2023-03-21 友達光電股份有限公司 顯示裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449994B2 (en) * 2014-02-25 2016-09-20 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
CN104078005B (zh) * 2014-06-25 2017-06-09 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
TWI543143B (zh) * 2015-04-16 2016-07-21 友達光電股份有限公司 像素控制電路及像素陣列控制電路
KR102345665B1 (ko) * 2015-09-07 2022-01-03 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
CN107591124B (zh) * 2017-09-29 2019-10-01 上海天马微电子有限公司 像素补偿电路、有机发光显示面板及有机发光显示装置

Also Published As

Publication number Publication date
CN108550346B (zh) 2020-10-30
CN108550346A (zh) 2018-09-18
TWI653616B (zh) 2019-03-11

Similar Documents

Publication Publication Date Title
CN108711398B (zh) 像素电路及其驱动方法、阵列基板、显示面板
US10490136B2 (en) Pixel circuit and display device
WO2018166172A1 (zh) 像素驱动电路及其驱动方法、显示装置
WO2017031909A1 (zh) 像素电路及其驱动方法、阵列基板、显示面板及显示装置
WO2016070477A1 (zh) 有机发光显示器像素驱动电路
US20190304368A1 (en) Pixel circuitry, driving method thereof and display device
TWI417843B (zh) 對偶畫素單元及對偶驅動電路
US8125416B2 (en) Pixel drive circuit for organic EL display
TW201351378A (zh) 顯示器
US10803794B2 (en) Pixel circuit and high-brightness display device
WO2021184893A1 (zh) 像素电路及其驱动方法、显示基板、显示装置
JP2019516118A (ja) 画素回路及び駆動方法、アレイ基板、表示パネル及び表示装置
JP2019527844A (ja) 電子回路及び駆動方法、表示パネル、並びに表示装置
CN105632408B (zh) 一种oled像素驱动电路及显示装置
TWI653616B (zh) 畫素電路
US11244624B2 (en) Pixel circuit and driving method therefor, display substrate and display device
CN112634833A (zh) 像素电路及其驱动方法、显示面板
WO2021249164A1 (zh) 像素电路及其驱动方法、显示面板和显示装置
WO2020211686A1 (zh) 像素驱动电路、其驱动方法、显示面板及显示装置
TW202113788A (zh) 適用於低更新頻率的畫素電路與相關的顯示裝置
WO2023103038A1 (zh) 像素电路及显示面板
TW201303829A (zh) 維持二極體發光亮度之補償電路
US11651735B2 (en) Pixel circuit and drive method thereof, and display panel
KR101157265B1 (ko) 유기전계 발광표시장치
TWI708230B (zh) 顯示面板