TW202111889A - 半導體封裝 - Google Patents

半導體封裝 Download PDF

Info

Publication number
TW202111889A
TW202111889A TW109129570A TW109129570A TW202111889A TW 202111889 A TW202111889 A TW 202111889A TW 109129570 A TW109129570 A TW 109129570A TW 109129570 A TW109129570 A TW 109129570A TW 202111889 A TW202111889 A TW 202111889A
Authority
TW
Taiwan
Prior art keywords
semiconductor package
die
cover
cover plate
substrate
Prior art date
Application number
TW109129570A
Other languages
English (en)
Other versions
TWI742825B (zh
Inventor
許家豪
陳泰宇
郭聖良
楊柏俊
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202111889A publication Critical patent/TW202111889A/zh
Application granted granted Critical
Publication of TWI742825B publication Critical patent/TWI742825B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明公開一種基板；晶粒，以倒裝晶片方式安裝在該基板的上表面上；蓋子，安裝在該晶粒上和該基板的周邊上，其中，該蓋子包括蓋板和與該蓋板一體形成的四個壁；以及液體冷卻通道，位於該蓋子的該蓋板和該晶粒的後表面之間，用於使冷卻劑相對於該半導體封裝體循環。

Description

半導體封裝
本發明涉及半導體技術領域，尤其涉及一種半導體封裝。
管理由工作中的半導體晶片產生的熱量已經成為重要的技術問題。隨著溫度升高，晶片故障率會增加，並且熱量可能會對半導體晶片造成永久性損壞。因此，有效的散熱成為半導體封裝的關鍵問題。
常規地，將散熱器附接到半導體封裝的表面以改善散熱。例如，在具有封裝半導體晶片的樹脂模塑料的半導體封裝的情況下，散熱器直接附接到模塑料的表面。熱量透過模塑料傳遞到散熱器，並且散熱器透過對流散熱。然而，模塑料具有相對低的導熱率，並且透過附接到模塑料表面的散熱器的散熱效率相對較低。
隨著高性能CPU和其他半導體設備中功率等級（power level）和熱量產生的增加，常用封裝組件的熱性能正成為限制因素。許多這樣的設備安裝在倒裝晶片封裝中，在該封裝中，晶粒的主動側（active side）上被底部填充，並與熱界面材料（TIM，thermal interface material）（也稱為“TIM 1”）直接接觸，而金屬蓋或陶瓷蓋（lid）則在相對側。蓋子可為晶粒和封裝加強件提供物理保護，而TIM則有助於散熱。在某些情況下，散熱器可以與另一個TIM層（也稱為“TIM 2”）一起安裝在蓋子上。然而，上述構造的熱性能和散熱效率仍然不令人滿意。
隨著新興設備設計中功率等級的不斷提高，該行業一直需要提供改進的半導體封裝熱性能以確保性能和可靠性。
本發明的目的是提供一種具有液體冷卻蓋的改進的半導體封裝，以解決上述現有技術的問題或缺點；本發明的另一個目的是提供一種具有改進的熱性能而又不影響翹曲和表面安裝技術（surface mount technique，SMT）控制能力的改進的半導體封裝。
根據本發明的第一方面，公開一種半導體封裝，包括：
基板；
晶粒，以倒裝晶片方式安裝在該基板的上表面上；
蓋子，安裝在該晶粒上和該基板的周邊上，其中，該蓋子包括蓋板和與該蓋板一體形成的四個壁；以及
液體冷卻通道，位於該蓋子的該蓋板和該晶粒的後表面之間，用於使冷卻劑相對於該半導體封裝體循環。
根據本發明的第二方面，公開一種半導體封裝，包括：
基板；
晶粒，以倒裝晶片方式安裝在該基板的上表面上；
虛設層，安裝在該晶粒的後表面上；
蓋子，安裝在該虛設層上和該基板的周邊上，其中，該蓋子包括蓋板和與該蓋板一體形成的四個壁；以及
液體冷卻通道，位於該蓋子的該蓋板和該虛設層之間，用於使冷卻劑相對於該半導體封裝體循環。
本發明的半導體封裝由於包括液體冷卻通道，並且位於該蓋子的該蓋板和該晶粒的後表面之間，用於使冷卻劑相對於該半導體封裝體循環。這樣就可以透過液體冷卻來對晶粒進行散熱，從而確定半導體封裝的性能穩定和可靠性；並且本發明中的蓋子可以提高半導體封裝的機械強度，減小翹曲，從而可以方便安裝。
在下面對本發明的實施例的詳細描述中，參考了附圖，這些附圖構成了本發明的一部分，並且在附圖中透過圖示的方式示出了可以實踐本發明的特定的優選實施例。
對這些實施例進行了足夠詳細的描述，以使所屬技術領域具有通常知識者能夠實踐它們，並且應當理解，可以利用其他實施例，並且可以在不脫離本發明的精神和範圍的情況下進行機械、化學、電氣和程式上的改變。本發明的範圍。因此，以下詳細描述不應被理解為限制性的，並且本發明的實施例的範圍僅由所附申請專利範圍限定。
將理解的是，當元件或層稱為在另一元件或層“上”，“連接至”或“耦接至”另一元件或層時，其可以直接在另一元件或層之上，連接或耦接至另一元件或層或介於兩者中間。相反，當元件稱為“直接在”另一元件或層“上”，“直接連接至”或“直接耦接至”另一元件或層時，則不存在中間元件或層。貫穿全文，相似的數字表示相似的元素。如本文所使用的，術語“和/或”包括一個或複數個相關聯的所列專案的任何和所有組合。
積體電路（integrated circuit，IC）晶片的封裝可以包括將IC晶片附接到基板（封裝基板），該基板尤其在晶片與設備的其他電子部件之間提供機械支撐和電連接。基板類型包括：例如包括薄芯、厚芯（層壓BT（雙馬來醯亞胺-三嗪樹脂，bismaleimide-triazine resin）或FR-4型纖維板材料）的帶芯基板（cored substrate），和層壓芯以及無芯基板。例如，帶芯封裝基板可以圍繞中心芯層一層一層地構建，導電材料層（通常是銅層）由絕緣電介質層隔開，層間連接形成有通孔或微孔（導通孔）。
對於電子封裝，尤其是對於倒裝晶片球柵陣列封裝（flip chip ball grid array package，FCBGA），熱設計和材料選擇仍然是一個關注的問題。由於矽和層壓材料之間的熱膨脹係數不同，較大尺寸的晶粒會出現較大的封裝翹曲。因此，大型晶粒封裝更難以焊接安裝，並且可能在晶粒與外部散熱器之間的接合線厚度上產生更大的變化。
本發明涉及倒裝晶片覆蓋球柵陣列（flip chip lidded ball grid array，FCLBGA）封裝，其中蓋子（例如銅蓋）安裝到晶粒背面（back-side），而無需在蓋子和晶粒之間使用熱界面材料（也稱為“ TIM 1”）。蓋子與至少一個液體冷卻路徑或通道整合在一起。因此，可以省去常規的散熱器。
請參考圖1和圖2。圖1是根據本發明一個實施例的帶蓋半導體封裝的俯視立體圖。圖2是沿著圖1的虛線I-I’截取的截面圖。如圖1和圖2所示，半導體封裝1包括基板10，諸如封裝基板等。基板10包括上表面（或晶片安裝表面）10a和底表面10b。為了簡單起見，基板10中的跡線和互連未在圖中示出。應該理解的是，基板10包括跡線和互連元件，它們在晶片和諸如系統板之類的外部電子部件之間提供電連接。
根據一個實施例，複數個焊料球102設置在基板10的底表面10b上。根據一個實施例，半導體晶片或晶粒20以倒裝晶片的形式安裝在基板10的上表面10a上。晶粒20具有向下面對基板10的主動表面20a。在主動表面20a上提供複數個連接元件202，例如導電凸塊、微凸塊、支柱等。連接元件202接合到設置在基板10的上表面10a上的各個焊盤104。晶粒20由本領域已知的密封劑材料210底部填充。例如，將熱膨脹係數（coefficient of thermal expansion，CTE）接近凸塊（連接元件202）的底部填充樹脂沉積並固化在晶粒20和基板10之間的間隙中。使用底部填充樹脂能夠實現晶片和基板的結構耦接，有效地降低了剪切應力，從而降低了焊點（solder joint）上的應變（例如連接元件202與焊盤104之間的焊點的應變）。
根據一個實施例，利用黏合劑層302將蓋子30固定到基板10的上表面10a的周邊上。根據一個實施例，蓋子30可以包括鋁、銅或其合金。在蓋子30和基板10之間形成密封的（hermetic）空腔300。晶粒20設置在空腔300內，並由蓋子30容納。蓋子30用作晶粒20的物理保護以及用於減輕封裝翹曲的封裝加強件。根據一個實施例，蓋子30包括四個壁310和與四個壁310一體形成的蓋板312。四個壁310與晶粒20間隔開，而蓋板312直接使用黏合劑層302固定到晶粒20的後表面（rear surface）20b。可以理解的是，在某些情況下，蓋板312可以透過其他方式例如焊接錫塗層直接固定到晶粒20的後表面20b。在一些實施例中，黏合劑層302可以包括熱界面材料120，其包括為黏合劑的聚合物、矽酮黏合劑或陶瓷材料，例如，來自Dow-Corning（道康寧）的SE4450環氧樹脂、結晶氧化物、氮化物或碳化物材料。在一些其他實施例中，黏合層302可以包括導電材料，諸如焊料（Si）、銅（Cu）或鋁（Al）等、或其組合。黏合劑層302包括熱界面材料120和/或導電材料可以提高散熱效率，進一步幫助晶粒散熱。
根據一個實施例，如在圖1中可以看到的，蓋子30包括溝槽特徵314，例如凹進蓋板312的下表面312a中的蛇形半蝕刻溝槽，也即是未貫穿的凹槽（如淺凹槽等），呈蜿蜒的曲形狀。當蓋子30黏附到晶粒20和基板10上時，在蓋子30的蓋板312和晶粒20的後表面20b之間形成有用於使冷卻劑40相對於半導體封裝1循環的液體冷卻路徑或通道320。如圖1所示，當從上方觀察時，液體冷卻路徑或通道320僅位於晶粒20的正上方。冷卻劑40可以是水或者其他合適的液體。
根據一個實施例，在運行期間，液體冷卻路徑或通道320中的冷卻劑40與晶粒20的後表面20b直接接觸。因此，透過使冷卻劑40通過蓋子30內的液體冷卻路徑或通道320，可以有效地散發從晶粒20產生的熱量。由於省去了散熱器，所以可以提供非常薄的半導體封裝。改進的半導體封裝能夠在不損害翹曲和表面貼裝技術（SMT）控制能力的情況下提高熱性能。
根據一個實施例，可以在蓋子30的蓋板312的上表面312b中提供液體入口322和液體出口324。液體入口322和液體出口324與液體冷卻路徑或通道320連通，並且液體入口322和液體出口324可分別位於液體冷卻路徑或通道320的遠端。根據一個實施例，如圖2所示，液體入口322和液體出口324是具有帶螺紋的內表面的通孔。可以提供具有端部接頭或適配器512的導管或管子50，以與液體入口322或液體出口324連接，以使冷卻劑流入或流出蓋板312的上表面312b。適配器512可具有帶螺紋的外表面，該帶螺紋的外表面構造成用於將管子50聯接到具有帶螺紋的內表面的液體入口322或液體出口324中。應當理解，導管或管道50可以進一步連接至泵（未示出）。
在圖3和圖4中示出了用於液體冷卻路徑或通道320的一些示例性圖案。例如，在圖3中，液體冷卻路徑或通道320由複數個歧管（manifold）321組成。在圖4中，液體冷卻路徑或通道320具有網狀（mesh-like）圖案。
圖5是示出根據本發明的另一實施例的帶蓋的半導體封裝的示意性截面圖。如圖5所示，圖5中的半導體封裝2與圖2中的半導體封裝1之間的區別在於，圖5中的半導體封裝2的液體入口322和液體出口324透過壁310和蓋板314形成，以提供更薄的半導體封裝。應當理解，圖5中的液體入口322和液體出口324的佈置僅用於說明目的。應該理解，液體入口322和液體出口324可以設置在蓋子30的相同壁310上或不同壁310上。
請參考圖6和圖7。圖6是根據本發明另一實施例的帶蓋半導體封裝的俯視立體圖。圖7是沿圖6的虛線II-II’截取的截面圖。相似的層，元件或區域由相似的數字或標記表示。如圖6和圖7所示，半導體封裝3同樣包括基板10，例如封裝基板等。基板10包括上表面10a和底表面10b。根據一個實施例，複數個焊料球102設置在基板10的底表面10b上。根據一個實施例，晶粒20以倒裝晶片的方式安裝在基板10的上表面10a上。晶粒20具有向下面對基板10的主動表面20a。在主動表面20a上提供複數個連接元件202，例如導電凸塊、微凸塊、支柱等。連接元件202結合到設置在基板10的上表面10a上的各個焊盤104。晶粒20由本領域已知的密封劑材料210底部填充。例如，在晶粒20和基板10之間的間隙中沉積並固化具有接近凸塊CTE的底部填充樹脂。
根據一個實施例，利用黏合劑層302將蓋子30固定到基板10的上表面10a的周邊上。根據一個實施例，蓋子30可以包括鋁、銅或其合金。在蓋子30和基板10之間具有空腔300，並且將晶粒20設置在空腔300內。根據一個實施例，蓋子30包括四個壁310和與四個壁310一體形成的蓋板312。四個壁310與晶粒20隔開，而蓋板312透過熱界面材料（TIM）層303直接固定到晶粒20的後表面20b。例如，TIM層303可以包括低模量（low-modulus）、填充有Ag或Al的凝膠或油脂類型TIM，但不限於此。
根據一個實施例，如圖6所示，蓋子30包括用於使冷卻劑40相對於半導體封裝3循環的液體冷卻路徑或通道320。根據一個實施例，將液體冷卻路徑或通道設320為正弦，液體冷卻路徑或通道設320掩埋在蓋子30中，也即液體冷卻路徑或通道設320未從蓋板312的下表面312a直接露出。當從上方觀察時，液體冷卻路徑或通道320的某些部分可以位元於晶粒20的投影區域之外。根據一個實施例，在運行期間，液體冷卻路徑或通道320中的冷卻劑40不與晶粒20的後表面20b直接接觸。在另一個實施例中，液體冷卻路徑或通道設320可以有部分從蓋板312的下表面312a直接露出，而有一部分未從蓋板312的下表面312a直接露出，因此液體冷卻路徑或通道320中的冷卻劑40可以有時與晶粒20的後表面20b直接接觸，有時不與晶粒20的後表面20b直接接觸。
根據一個實施例，可以在蓋子30的蓋板312的上表面312b中設置液體入口322和液體出口324。根據一個實施例，如圖7所示，液體入口322和液體出口324是具有帶螺紋的內表面的通孔，液體入口322和液體出口324位於蓋子30的上表面。可以提供具有端部接頭或適配器512的導管或管子50，以與液體入口322或液體出口324連接，以使冷卻劑流入或流出蓋板312的上表面312b。適配器512可具有帶螺紋的外表面，該帶螺紋的外表面構造成用於將管50聯接到具有帶螺紋的內表面的液體入口322或液體出口324中。
在圖8和圖9中示出了用於液體冷卻路徑或通道320的一些示例性圖案。例如，在圖8中，液體冷卻路徑或通道320由複數個歧管321組成。液體冷卻路徑或通道320具有網狀圖案。在圖8和圖9中，當從上方觀察時，液體冷卻路徑或通道320的一些部分位元於晶粒20的投影區域的外部。
圖10是示出根據本發明的另一實施例的帶蓋的半導體封裝的示意性截面圖。如圖10所示，圖10中的半導體封裝4與圖7中的半導體封裝3之間的差異包括：圖10中的半導體封裝4的液體入口322和液體出口324穿過壁310形成以提供更薄的半導體封裝。應當理解，圖10中的液體入口322和液體出口324的佈置僅出於說明的目的。應該理解，液體入口322和液體出口324可以設置在蓋子30的相同壁310上或不同壁310上。圖10中液體入口322和液體出口324位於蓋子30的側面。當然，也可以液體入口322和液體出口324其中一個位於蓋子30的側面，另一個位於蓋子30的上表面。例如液體入口322位於蓋子30的上表面，液體出口324位於蓋子30的側面，這樣可以方便液體的流動。
請參考圖11和圖12。圖11是根據本發明又一實施例的帶蓋半導體封裝的俯視立體圖。圖12是沿圖11的虛線III-III’截取的截面圖。相似的層，元件或區域由相似的數字或標記表示。如圖11和圖12所示，半導體封裝5同樣包括基板10，例如封裝基板等。基板10包括上表面10a和底表面10b。為了簡單起見，基板10中的跡線和互連未在圖中示出。根據一個實施例，複數個焊料球102設置在基板10的底表面10b上。根據一個實施例，半導體晶片或晶粒20以倒裝晶片的形式安裝在基板10的上表面10a上。晶粒20具有向下面對基板10的主動表面20a。在主動表面20a上提供複數個連接元件202，例如導電凸塊、微凸塊、支柱等。連接元件202結合到設置在基板10的上表面10a上的各個焊盤104。晶粒20由本領域已知的密封劑材料210底部填充。密封材料210圍繞複數個連接元件202。
根據一個實施例，利用黏合劑層302將蓋子30固定到基板10的上表面10a的周邊（或周圍）上。根據一個實施例，蓋子30可以包括鋁、銅或其合金。在蓋子30和基板10之間產生空腔300，並且將晶粒20設置在空腔300內。根據一個實施例，蓋子30包括四個壁310和與四個壁310一體形成的蓋板312。四個壁310與晶粒20間隔開。本實施例中蓋子30可以採用銅，這樣散熱效率更高；也可以採用鋁，這樣更容易加工；或者採用銅合金或鋁合金；或者採用不鏽鋼，這樣具有更高的機械強度，幫忙提高半導體封裝的結構穩定性。
根據一個實施例，如在圖12中可以看到的，在蓋子30和晶粒20之間提供諸如虛設晶粒（dummy die）或金屬層的虛設層60。虛設層60具有上表面60a，上表面60a透過黏合劑層602黏附到蓋子30的蓋板312的下表面312a。在一些實施例中，黏合劑層602可以包括熱界面材料120，其包括為黏合劑的聚合物、矽酮黏合劑或陶瓷材料，例如，來自Dow-Corning（道康寧）的SE4450環氧樹脂、結晶氧化物、氮化物或碳化物材料。在一些其他實施例中，黏合層302可以包括導電材料，諸如焊料（Si）、銅（Cu）或鋁（Al）等、或其組合。黏合劑層602包括熱界面材料120和/或導電材料可以提高散熱效率，進一步幫助晶粒散熱。虛設層60具有下表面60b，該下表面60b透過黏合劑層604黏附至晶粒20的後表面20b，黏合劑層604可以採用與黏合劑層602相同或相似的材料。虛設層60包括溝槽特徵614，例如凹陷進虛設層60的上表面60a的蛇形半蝕刻溝槽。根據一個實施例，例如，蓋子30可以具有約300W/（m·K）的導熱率，並且虛設層60可以具有至少約180W /（m·K）的熱導率。
如圖11和圖12所示，當將蓋子30黏附到虛設層60和基板10上時，在蓋板之間形成用於使冷卻劑40相對於半導體封裝5循環的液體冷卻路徑或通道620。如圖11所示，根據本發明的實施例，蓋子30和虛設層60的厚度為312mm。根據一個實施例，當從上方觀察時，液體冷卻路徑或通道620僅位於晶粒20的正上方，如圖11所示。在運行期間，液體冷卻路徑或通道320中的冷卻液40不與晶粒20的後表面20b直接接觸。根據一個實施例，可以在蓋子30的蓋板312的上表面312b中設置液體入口322和液體出口324。根據一個實施例，如圖12所示，液體入口322和324液體出口324是具有帶螺紋的內表面的通孔。本實施例中在蓋板312與晶粒20之間設置虛設層60，並且在虛設層60上設置液體冷卻路徑或通道，這樣可以便於在虛設層60上製造出間距更窄的液體冷卻路徑或通道620，因此虛設層60上液體冷卻路徑或通道總長度更長，散熱面積更大，從而進一步提高散熱效率。虛設層60的加工相較於蓋子的加工會更加容易。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的是，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1:半導體裝置 10:基板 10a,312b,60a:上表面 10b:底表面 20:晶粒 20a:主動表面 20b:後表面 30:蓋子 40:冷卻劑 50:導管 512:適配器 202:連接元件 104:焊盤 300:空腔 210:密封劑材料 302,602,604:黏合劑層 303:熱界面材料層 310:壁 312:蓋板 312a,60b:下表面 314:溝槽特徵 320,620:液體冷卻通道 321:歧管 322:液體入口 324:液體出口 60:虛設層
透過閱讀後續的詳細描述和實施例可以更全面地理解本發明，本實施例參照附圖給出，其中： 圖1是根據本發明的一個實施例的帶蓋的半導體封裝的透視頂視圖。 圖2是沿圖1的虛線I-I’的剖視圖。 圖3和圖4示出了根據本發明的各種實施方式的蓋子中的溝槽特徵的一些示例性圖案； 圖5是示出根據本發明另一實施例的帶蓋半導體封裝的示意性截面圖。 圖6是根據本發明另一實施例的帶蓋半導體封裝的俯視透視圖。 圖7是沿圖6的虛線II-II’的剖視圖。 圖8和圖9示出了根據本發明的各種實施方式的蓋子中的溝槽特徵的一些示例性圖案； 圖10是示出根據本發明又一實施例的帶蓋半導體封裝的示意性截面圖。 圖11是根據本發明又一實施例的帶蓋半導體封裝的俯視透視圖。和 圖12是沿圖11的虛線III-III’截取的截面圖。
1:半導體裝置
20:晶粒
30:蓋子
40:冷卻劑
310:壁
312:蓋板
314:溝槽特徵
322:液體入口
324:液體出口

Claims (19)

  1. 一種半導體封裝，包括： 基板； 晶粒，以倒裝晶片方式安裝在該基板的上表面上； 蓋子，安裝在該晶粒上和該基板的周邊上，其中，該蓋子包括蓋板和與該蓋板一體形成的四個壁；以及 液體冷卻通道，位於該蓋子的該蓋板和該晶粒的後表面之間，用於使冷卻劑相對於該半導體封裝體循環。
  2. 如請求項1之半導體封裝，其中，該蓋板透過黏合劑層直接固定到該晶粒的後表面。
  3. 如請求項1之半導體封裝，其中，該蓋子包括凹陷到該蓋板的下表面中的溝槽特徵。
  4. 如請求項3之半導體封裝，其中，該溝槽特徵包括半蝕刻溝槽。
  5. 如請求項3之半導體封裝，其中，該液體冷卻通道是透過接合該溝槽特徵和該晶粒的後表面而構造的。
  6. 如請求項3之半導體封裝，其中，該液體冷卻通道中的冷卻劑在運行期間與該晶粒的後表面直接接觸。
  7. 如請求項1之半導體封裝，其中，該液體冷卻通道掩埋在該蓋子的該蓋板內。
  8. 如請求項7之半導體封裝，其中，該液體冷卻通道中的冷卻劑在運行期間不與該晶粒的後表面直接接觸。
  9. 如請求項1之半導體封裝，其中，在該蓋子中設置有與該液體冷卻通道連通的液體入口和液體出口。
  10. 如請求項9之半導體封裝，其中，該液體入口和該液體出口佈置在該蓋板的上表面。
  11. 如請求項9之半導體封裝，其中，該液體入口和該液體出口設置在該四個壁中的至少一個中。
  12. 如請求項9之半導體封裝，其中，該液體入口和該液體出口是具有帶螺紋的內表面的通孔。
  13. 如請求項1之半導體封裝，其中，該晶粒由密封劑材料底部填充。
  14. 如請求項1之半導體封裝，其中，該蓋子包括鋁、銅或其合金。
  15. 一種半導體封裝，包括： 基板； 晶粒，以倒裝晶片方式安裝在該基板的上表面上； 虛設層，安裝在該晶粒的後表面上； 蓋子，安裝在該虛設層上和該基板的周邊上，其中，該蓋子包括蓋板和與該蓋板一體形成的四個壁；以及 液體冷卻通道，位於該蓋子的該蓋板和該虛設層之間，用於使冷卻劑相對於該半導體封裝體循環。
  16. 如請求項15之半導體封裝，其中，該虛設層包括虛設晶粒或金屬層。
  17. 如請求項15之半導體封裝，其中，該虛設層的上表面透過第一黏接劑層黏接於該蓋子的該蓋板的下表面。
  18. 如請求項17之半導體封裝，其中，該虛設層具有下表面，該下表面透過第二黏合劑層黏附至該晶粒的後表面。
  19. 如請求項17之半導體封裝，其中，該虛設層包括凹入該虛設層的上表面中的溝槽特徵。
TW109129570A 2019-09-05 2020-08-28 半導體封裝 TWI742825B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201962896028P 2019-09-05 2019-09-05
US62/896,028 2019-09-05
US202062991618P 2020-03-19 2020-03-19
US62/991,618 2020-03-19
US16/989,919 2020-08-11
US16/989,919 US11640930B2 (en) 2019-09-05 2020-08-11 Semiconductor package having liquid-cooling lid

Publications (2)

Publication Number Publication Date
TW202111889A true TW202111889A (zh) 2021-03-16
TWI742825B TWI742825B (zh) 2021-10-11

Family

ID=72193259

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129570A TWI742825B (zh) 2019-09-05 2020-08-28 半導體封裝

Country Status (4)

Country Link
US (2) US11640930B2 (zh)
EP (1) EP3792969B1 (zh)
CN (1) CN112447638A (zh)
TW (1) TWI742825B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230163040A1 (en) * 2021-11-23 2023-05-25 Bae Systems Information And Electronic Systems Integration Inc. Die level cavity heat sink
WO2023235342A1 (en) * 2022-06-02 2023-12-07 Ic Chip Cooling Technologies Llc Lid with self sealing plug allowing for a thermal interface material with fluidity in a lidded flip chip package
CN117855172B (zh) * 2024-03-07 2024-05-17 江苏中科智芯集成科技有限公司 一种一体式芯片散热通道及其散热通道的加工工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04122054A (ja) 1990-09-13 1992-04-22 Hitachi Ltd 半導体装置
EP0516478A2 (en) 1991-05-30 1992-12-02 Nec Corporation Cooling structure for integrated circuits
US6140141A (en) 1998-12-23 2000-10-31 Sun Microsystems, Inc. Method for cooling backside optically probed integrated circuits
US7032392B2 (en) 2001-12-19 2006-04-25 Intel Corporation Method and apparatus for cooling an integrated circuit package using a cooling fluid
US7633752B2 (en) * 2004-03-29 2009-12-15 Intel Corporation Cooling an integrated circuit die with coolant flow in a microchannel and a thin film thermoelectric cooling device in the microchannel
US7394659B2 (en) 2004-11-19 2008-07-01 International Business Machines Corporation Apparatus and methods for cooling semiconductor integrated circuit package structures
US7365981B2 (en) 2005-06-28 2008-04-29 Delphi Technologies, Inc. Fluid-cooled electronic system
US7675163B2 (en) 2007-03-21 2010-03-09 Sun Microsystems, Inc. Carbon nanotubes for active direct and indirect cooling of electronics device
US7731079B2 (en) 2008-06-20 2010-06-08 International Business Machines Corporation Cooling apparatus and method of fabrication thereof with a cold plate formed in situ on a surface to be cooled
US9184108B2 (en) 2011-12-08 2015-11-10 Oracle International Corporation Heat dissipation structure for an integrated circuit (IC) chip
US20170186667A1 (en) 2015-12-26 2017-06-29 Intel Corporation Cooling of electronics using folded foil microchannels
US11508645B2 (en) 2017-09-29 2022-11-22 Intel Corporation Modular technique for die-level liquid cooling

Also Published As

Publication number Publication date
US11640930B2 (en) 2023-05-02
TWI742825B (zh) 2021-10-11
CN112447638A (zh) 2021-03-05
US20230238302A1 (en) 2023-07-27
EP3792969B1 (en) 2023-01-11
US20210074608A1 (en) 2021-03-11
EP3792969A1 (en) 2021-03-17

Similar Documents

Publication Publication Date Title
TWI742825B (zh) 半導體封裝
JP3895880B2 (ja) サーマルビアを備えたキャビティダウンｉｃパッケージ構造
TWI613774B (zh) 功率覆蓋結構及其製造方法
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
US20100308453A1 (en) Integrated circuit package including a thermally and electrically conductive package lid
TWI234860B (en) Chip package and process thereof
TW201501248A (zh) 功率覆蓋結構及其製造方法
TW201411788A (zh) 集成電路封裝件及其裝配方法
TWI508255B (zh) 散熱型覆晶封裝構造
WO1997020347A1 (en) Semiconductor device, process for producing the same, and packaged substrate
TWM593647U (zh) 具有熱管理之堆疊矽封裝組件
JP2008060172A (ja) 半導体装置
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
CN113410144B (zh) 半导体器件及其形成方法
JP2019071412A (ja) チップパッケージ
US11101191B2 (en) Laminated circuitry cooling for inter-chip bridges
KR20180002913A (ko) 반도체 패키지 및 그 제조방법
CN113035786A (zh) 半导体结构及其制造方法
US20220130734A1 (en) Lidded semiconductor package
KR20230120966A (ko) 패키지 구조 및 그 제조 방법
JP2012015225A (ja) 半導体装置
TW578282B (en) Thermal- enhance MCM package
US11075186B2 (en) Semiconductor package
TWI660471B (zh) 晶片封裝
US20060278975A1 (en) Ball grid array package with thermally-enhanced heat spreader