CN112447638A - 半导体封装 - Google Patents
半导体封装 Download PDFInfo
- Publication number
- CN112447638A CN112447638A CN202010871074.8A CN202010871074A CN112447638A CN 112447638 A CN112447638 A CN 112447638A CN 202010871074 A CN202010871074 A CN 202010871074A CN 112447638 A CN112447638 A CN 112447638A
- Authority
- CN
- China
- Prior art keywords
- semiconductor package
- die
- lid
- substrate
- package according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 239000007788 liquid Substances 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000001816 cooling Methods 0.000 claims abstract description 39
- 239000002826 coolant Substances 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 16
- 239000012790 adhesive layer Substances 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 239000008393 encapsulating agent Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000004891 communication Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 2
- 238000009434 installation Methods 0.000 abstract description 2
- 230000017525 heat dissipation Effects 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000013464 silicone adhesive Substances 0.000 description 2
- 239000003351 stiffener Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 101710174876 Probable triosephosphate isomerase 2 Proteins 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012809 cooling fluid Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开一种半导体封装，包括：基板；晶粒，以倒装芯片方式安装在该基板的上表面上；盖子，安装在该晶粒上和该基板的周边上，其中，该盖子包括盖板和与该盖板一体形成的四个壁；以及液体冷却通道，位于该盖子的该盖板和该晶粒的后表面之间，用于使冷却剂相对于该半导体封装体循环。这样就可以通过液体冷却来对晶粒进行散热，从而确定半导体封装的性能稳定和可靠性；并且本发明中的盖子可以提高半导体封装的机械强度，减小翘曲，从而可以方便安装。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体封装。
背景技术
管理由工作中的半导体芯片产生的热量已经成为重要的技术问题。随着温度升高，芯片故障率会增加，并且热量可能会对半导体芯片造成永久性损坏。因此，有效的散热成为半导体封装的关键问题。
常规地，将散热器附接到半导体封装的表面以改善散热。例如，在具有封装半导体芯片的树脂模塑料的半导体封装的情况下，散热器直接附接到模塑料的表面。热量通过模塑料传递到散热器，并且散热器通过对流散热。然而，模塑料具有相对低的导热率，并且通过附接到模塑料表面的散热器的散热效率相对较低。
随着高性能CPU和其他半导体设备中功率等级(power level)和热量产生的增加，常用封装组件的热性能正成为限制因素。许多这样的设备安装在倒装芯片封装中，在该封装中，晶粒的有源侧(active side)上被底部填充，并与热界面材料(TIM，thermalinterface material)(也称为“TIM I”)直接接触，而金属盖或陶瓷盖(lid)则在相对侧。盖子可为晶粒和封装加强件提供物理保护，而TIM则有助于散热。在某些情况下，散热器可以与另一个TIM层(也称为“TIM 2”)一起安装在盖子上。然而，上述构造的热性能和散热效率仍然不令人满意。
随着新兴设备设计中功率等级的不断提高，该行业一直需要提供改进的半导体封装热性能以确保性能和可靠性。
发明内容
本发明的目的是提供一种具有液体冷却盖的改进的半导体封装，以解决上述现有技术的问题或缺点；本发明的另一个目的是提供一种具有改进的热性能而又不影响翘曲和表面安装技术(surface mount technique，SMT)控制能力的改进的半导体封装。
根据本发明的第一方面，公开一种半导体封装，包括：
基板；
晶粒，以倒装芯片方式安装在该基板的上表面上；
盖子，安装在该晶粒上和该基板的周边上，其中，该盖子包括盖板和与该盖板一体形成的四个壁；以及
液体冷却通道，位于该盖子的该盖板和该晶粒的后表面之间，用于使冷却剂相对于该半导体封装体循环。
根据本发明的第二方面，公开一种半导体封装，包括：
基板；
晶粒，以倒装芯片方式安装在该基板的上表面上；
虚设层，安装在该晶粒的后表面上；
盖子，安装在该虚设层上和该基板的周边上，其中，该盖子包括盖板和与该盖板一体形成的四个壁；以及
液体冷却通道，位于该盖子的该盖板和该虚设层之间，用于使冷却剂相对于该半导体封装体循环。
本发明的半导体封装由于包括液体冷却通道，并且位于该盖子的该盖板和该晶粒的后表面之间，用于使冷却剂相对于该半导体封装体循环。这样就可以通过液体冷却来对晶粒进行散热，从而确定半导体封装的性能稳定和可靠性；并且本发明中的盖子可以提高半导体封装的机械强度，减小翘曲，从而可以方便安装。
附图说明
图1是根据本发明的一个实施例的带盖的半导体封装的透视顶视图。
图2是沿图1的虚线I-I’的剖视图。
图3和图4示出了根据本发明的各种实施方式的盖子中的沟槽特征的一些示例性图案；
图5是示出根据本发明另一实施例的带盖半导体封装的示意性截面图。
图6是根据本发明另一实施例的带盖半导体封装的俯视透视图。
图7是沿图6的虚线II-II’的剖视图。
图8和图9示出了根据本发明的各种实施方式的盖子中的沟槽特征的一些示例性图案；
图10是示出根据本发明又一实施例的带盖半导体封装的示意性截面图。
图11是根据本发明又一实施例的带盖半导体封装的俯视透视图。和
图12是沿图11的虚线III-III’截取的截面图。
具体实施方式
在下面对本发明的实施例的详细描述中，参考了附图，这些附图构成了本发明的一部分，并且在附图中通过图示的方式示出了可以实践本发明的特定的优选实施例。
对这些实施例进行了足够详细的描述，以使本领域技术人员能够实践它们，并且应当理解，可以利用其他实施例，并且可以在不脱离本发明的精神和范围的情况下进行机械、化学、电气和程序上的改变。本发明的范围。因此，以下详细描述不应被理解为限制性的，并且本发明的实施例的范围仅由所附权利要求限定。
将理解的是，当元件或层称为在另一元件或层“上”，“连接至”或“耦接至”另一元件或层时，其可以直接在另一元件或层之上，连接或耦接至另一元件或层或介于两者中间。相反，当元件称为“直接在”另一元件或层“上”，“直接连接至”或“直接耦接至”另一元件或层时，则不存在中间元件或层。贯穿全文，相似的数字表示相似的元素。如本文所使用的，术语“和/或”包括一个或多个相关联的所列项目的任何和所有组合。
集成电路(integrated circuit，IC)芯片的封装可以包括将IC芯片附接到基板(封装基板)，该基板尤其在芯片与设备的其他电子部件之间提供机械支撑和电连接。基板类型包括：例如包括薄芯、厚芯(层压BT(双马来酰亚胺-三嗪树脂，bismaleimide-triazineresin)或FR-4型纤维板材料)的带芯基板(cored substrate)，和层压芯以及无芯基板。例如，带芯封装基板可以围绕中心芯层一层一层地构建，导电材料层(通常是铜层)由绝缘电介质层隔开，层间连接形成有通孔或微孔(导通孔)。
对于电子封装，尤其是对于倒装芯片球栅阵列封装(flip chip ball grid arraypackage，FCBGA)，热设计和材料选择仍然是一个关注的问题。由于硅和层压材料之间的热膨胀系数不同，较大尺寸的晶粒会出现较大的封装翘曲。因此，大型晶粒封装更难以焊接安装，并且可能在晶粒与外部散热器之间的接合线厚度上产生更大的变化。
本发明涉及倒装芯片覆盖球栅阵列(flip chip lidded ball grid array，FCLBGA)封装，其中盖子(例如铜盖)安装到晶粒背面(back-side)，而无需在盖子和晶粒之间使用热界面材料(也称为“TIM I”)。盖子与至少一个液体冷却路径或通道集成在一起。因此，可以省去常规的散热器。
请参考图1和图2。图1是根据本发明一个实施例的带盖半导体封装的俯视立体图。图2是沿着图1的虚线I-I’截取的截面图。如图1和图2所示，半导体封装1包括基板10，诸如封装基板等。基板10包括上表面(或芯片安装表面)10a和底表面10b。为了简单起见，基板10中的迹线和互连未在图中示出。应该理解的是，基板10包括迹线和互连元件，它们在芯片和诸如系统板之类的外部电子部件之间提供电连接。
根据一个实施例，多个焊料球102设置在基板10的底表面10b上。根据一个实施例，半导体芯片或晶粒20以倒装芯片的形式安装在基板10的上表面10a上。晶粒20具有向下面对基板10的有源表面20a。在有源表面20a上提供多个连接元件202，例如导电凸块、微凸块、支柱等。连接元件202接合到设置在基板10的上表面10a上的各个焊盘104。晶粒20由本领域已知的密封剂材料210底部填充。例如，将热膨胀系数(coefficient of thermalexpansion，CTE)接近凸块(连接元件202)的底部填充树脂沉积并固化在晶粒20和基板10之间的间隙中。使用底部填充树脂能够实现芯片和基板的结构耦接，有效地降低了剪切应力，从而降低了焊点(solder joint)上的应变(例如连接元件202与焊盘104之间的焊点的应变)。
根据一个实施例，利用粘合剂层302将盖子30固定到基板10的上表面10a的周边(或周围)上。根据一个实施例，盖子30可以包括铝、铜或其合金。在盖子30和基板10之间形成密封的(hermetic)空腔300。晶粒20设置在空腔300内，并由盖子30容纳。盖子30用作晶粒20的物理保护以及用于减轻封装翘曲的封装加强件。根据一个实施例，盖子30包括四个壁310和与四个壁310一体形成的盖板312。四个壁310与晶粒20间隔开，而盖板312直接使用粘合剂层302固定到晶粒20的后表面(rear surface)20b。可以理解的是，在某些情况下，盖板312可以通过其他方式例如焊接锡涂层直接固定到晶粒20的后表面20b。在一些实施例中，粘合剂层302可以包括热界面材料120，其包括为粘合剂的聚合物、硅酮粘合剂或陶瓷材料，例如，来自Dow-Corning(道康宁)的SE4450环氧树脂、结晶氧化物、氮化物或碳化物材料。在一些其他实施例中，粘合层302可以包括导电材料，诸如焊料(Si)、铜(Cu)或铝(Al)等、或其组合。粘合剂层302包括热界面材料120和/或导电材料可以提高散热效率，进一步帮助晶粒散热。
根据一个实施例，如在图1中可以看到的，盖子30包括沟槽特征314，例如凹进盖板312的下表面312a中的蛇形半蚀刻沟槽，也即是未贯穿的凹槽(如浅凹槽等)，呈蜿蜒的曲形状。当盖子30粘附到晶粒20和基板10上时，在盖子30的盖板312和晶粒20的后表面20b之间形成有用于使冷却剂40相对于半导体封装1循环的液体冷却路径或通道320。如图1所示，当从上方观察时，液体冷却路径或通道320仅位于晶粒20的正上方。冷却剂40可以是水或者其他合适的液体。
根据一个实施例，在运行期间，液体冷却路径或通道320中的冷却剂40与晶粒20的后表面20b直接接触。因此，通过使冷却剂40通过盖子30内的液体冷却路径或通道320，可以有效地散发从晶粒20产生的热量。由于省去了散热器，所以可以提供非常薄的半导体封装。改进的半导体封装能够在不损害翘曲和表面贴装技术(SMT)控制能力的情况下提高热性能。
根据一个实施例，可以在盖子30的盖板312的上表面312b中提供液体入口322和液体出口324。液体入口322和液体出口324与液体冷却路径或通道320连通，并且液体入口322和液体出口324可分别位于液体冷却路径或通道320的远程。根据一个实施例，如图2所示，液体入口322和液体出口324是具有带螺纹的内表面的通孔。可以提供具有端部接头或适配器512的导管或管子50，以与液体入口322或液体出口324连接，以使冷却剂流入或流出盖板312的上表面312b。适配器512可具有带螺纹的外表面，该带螺纹的外表面构造成用于将管子50联接到具有带螺纹的内表面的液体入口322或液体出口324中。应当理解，导管或管道50可以进一步连接至泵(未示出)。
在图3和图4中示出了用于液体冷却路径或通道320的一些示例性图案。例如，在图3中，液体冷却路径或通道320由多个歧管(manifold)321组成。在图4中，液体冷却路径或通道320具有网状(mesh-like)图案。
图5是示出根据本发明的另一实施例的带盖的半导体封装的示意性截面图。如图5所示，图5中的半导体封装2与图2中的半导体封装1之间的区别在于，图5中的半导体封装2的液体入口322和液体出口324通过壁310和盖板314形成，以提供更薄的半导体封装。应当理解，图5中的液体入口322和液体出口324的布置仅用于说明目的。应该理解，液体入口322和液体出口324可以设置在盖子30的相同壁310上或不同壁310上。
请参考图6和图7。图6是根据本发明另一实施例的带盖半导体封装的俯视立体图。图7是沿图6的虚线II-II’截取的截面图。相似的层，元件或区域由相似的数字或标记表示。如图6和图7所示，半导体封装3同样包括基板10，例如封装基板等。基板10包括上表面10a和底表面10b。根据一个实施例，多个焊料球102设置在基板10的底表面10b上。根据一个实施例，晶粒20以倒装芯片的方式安装在基板10的上表面10a上。晶粒20具有向下面对基板10的有源表面20a。在有源表面20a上提供多个连接元件202，例如导电凸块、微凸块、支柱等。连接元件202结合到设置在基板10的上表面10a上的各个焊盘104。晶粒20由本领域已知的密封剂材料210底部填充。例如，在晶粒20和基板10之间的间隙中沉积并固化具有接近凸块CTE的底部填充树脂。
根据一个实施例，利用粘合剂层302将盖子30固定到基板10的上表面10a的周边上。根据一个实施例，盖子30可以包括铝、铜或其合金。在盖子30和基板10之间具有空腔300，并且将晶粒20设置在空腔300内。根据一个实施例，盖子30包括四个壁310和与四个壁310一体形成的盖板312。四个壁310与晶粒20隔开，而盖板312通过热界面材料(TIM)层303直接固定到晶粒20的后表面20b。例如，TIM层303可以包括低模量(low-modulus)、填充有Ag或Al的凝胶或油脂类型TIM，但不限于此。
根据一个实施例，如图6所示，盖子30包括用于使冷却剂40相对于半导体封装3循环的液体冷却路径或通道320。根据一个实施例，将液体冷却路径或通道设320为正弦，液体冷却路径或通道设320掩埋在盖子30中，也即液体冷却路径或通道设320未从盖板312的下表面312a直接露出。当从上方观察时，液体冷却路径或通道320的某些部分可以比特于晶粒20的投影区域之外。根据一个实施例，在运行期间，液体冷却路径或通道320中的冷却剂40不与晶粒20的后表面20b直接接触。在另一个实施例中，液体冷却路径或通道设320可以有部分从盖板312的下表面312a直接露出，而有一部分未从盖板312的下表面312a直接露出，因此液体冷却路径或通道320中的冷却剂40可以有时与晶粒20的后表面20b直接接触，有时不与晶粒20的后表面20b直接接触。
根据一个实施例，可以在盖子30的盖板312的上表面312b中设置液体入口322和液体出口324。根据一个实施例，如图7所示，液体入口322和液体出口324是具有带螺纹的内表面的通孔，液体入口322和液体出口324位于盖子30的上表面。可以提供具有端部接头或适配器512的导管或管子50，以与液体入口322或液体出口324连接，以使冷却剂流入或流出盖板312的上表面312b。适配器512可具有带螺纹的外表面，该带螺纹的外表面构造成用于将管50联接到具有带螺纹的内表面的液体入口322或液体出口324中。
在图8和图9中示出了用于液体冷却路径或通道320的一些示例性图案。例如，在图8中，液体冷却路径或通道320由多个歧管321组成。液体冷却路径或通道320具有网状图案。在图8和图9中，当从上方观察时，液体冷却路径或通道320的一些部分比特于晶粒20的投影区域的外部。
图10是示出根据本发明的另一实施例的带盖的半导体封装的示意性截面图。如图10所示，图10中的半导体封装4与图7中的半导体封装3之间的差异包括：图10中的半导体封装4的液体入口322和液体出口324穿过壁310形成以提供更薄的半导体封装。应当理解，图10中的液体入口322和液体出口324的布置仅出于说明的目的。应该理解，液体入口322和液体出口324可以设置在盖子30的相同壁310上或不同壁310上。图10中液体入口322和液体出口324位于盖子30的侧面。当然，也可以液体入口322和液体出口324其中一个位于盖子30的侧面，另一个位于盖子30的上表面。例如液体入口322位于盖子30的上表面，液体出口324位于盖子30的侧面，这样可以方便液体的流动。
请参考图11和图12。图11是根据本发明又一实施例的带盖半导体封装的俯视立体图。图12是沿图11的虚线III-III’截取的截面图。相似的层，元件或区域由相似的数字或标记表示。如图11和图12所示，半导体封装5同样包括基板10，例如封装基板等。基板10包括上表面10a和底表面10b。为了简单起见，基板10中的迹线和互连未在图中示出。根据一个实施例，多个焊料球102设置在基板10的底表面10b上。根据一个实施例，半导体芯片或晶粒20以倒装芯片的形式安装在基板10的上表面10a上。晶粒20具有向下面对基板10的有源表面20a。在有源表面20a上提供多个连接元件202，例如导电凸块、微凸块、支柱等。连接元件202结合到设置在基板10的上表面10a上的各个焊盘104。晶粒20由本领域已知的密封剂材料210底部填充。密封材料210围绕多个连接元件202。
根据一个实施例，利用粘合剂层302将盖子30固定到基板10的上表面10a的周边上。根据一个实施例，盖子30可以包括铝、铜或其合金。在盖子30和基板10之间产生空腔300，并且将晶粒20设置在空腔300内。根据一个实施例，盖子30包括四个壁310和与四个壁310一体形成的盖板312。四个壁310与晶粒20间隔开。本实施例中盖子30可以采用铜，这样散热效率更高；也可以采用铝，这样更容易加工；或者采用铜合金或铝合金；或者采用不锈钢，这样具有更高的机械强度，帮忙提高半导体封装的结构稳定性。
根据一个实施例，如在图12中可以看到的，在盖子30和晶粒20之间提供诸如虚设晶粒(dummy die)或金属层的虚设层60。虚设层60具有上表面60a，上表面60a通过粘合剂层602粘附到盖子30的盖板312的下表面312a。在一些实施例中，粘合剂层602可以包括热界面材料120，其包括为粘合剂的聚合物、硅酮粘合剂或陶瓷材料，例如，来自Dow-Corning(道康宁)的SE4450环氧树脂、结晶氧化物、氮化物或碳化物材料。在一些其他实施例中，粘合层302可以包括导电材料，诸如焊料(Si)、铜(Cu)或铝(Al)等、或其组合。粘合剂层602包括热界面材料120和/或导电材料可以提高散热效率，进一步帮助晶粒散热。虚设层60具有下表面60b，该下表面60b通过粘合剂层604粘附至晶粒20的后表面20b，粘合剂层604可以采用与粘合剂层602相同或相似的材料。虚设层60包括沟槽特征614，例如凹陷进虚设层60的上表面60a的蛇形半蚀刻沟槽。根据一个实施例，例如，盖子30可以具有约300W/(m·K)的导热率，并且虚设层60可以具有至少约180W/(m·K)的热导率。
如图11和图12所示，当将盖子30粘附到虚设层60和基板10上时，在盖板之间形成用于使冷却剂40相对于半导体封装5循环的液体冷却路径或通道620。如图11所示，根据本发明的实施例，盖子30和虚设层60的厚度为312mm。根据一个实施例，当从上方观察时，液体冷却路径或通道620仅位于晶粒20的正上方，如图11所示。在运行期间，液体冷却路径或通道320中的冷却液40不与晶粒20的后表面20b直接接触。根据一个实施例，可以在盖子30的盖板312的上表面312b中设置液体入口322和液体出口324。根据一个实施例，如图12所示，液体入口322和324液体出口324是具有带螺纹的内表面的通孔。本实施例中在盖板312与晶粒20之间设置虚设层60，并且在虚设层60上设置液体冷却路径或通道，这样可以便于在虚设层60上制造出间距更窄的液体冷却路径或通道620，因此虚设层60上液体冷却路径或通道总长度更长，散热面积更大，从而进一步提高散热效率。虚设层60的加工相较于盖子的加工会更加容易。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。
Claims (19)
1.一种半导体封装，其特征在于，包括：
基板；
晶粒，以倒装芯片方式安装在该基板的上表面上；
盖子，安装在该晶粒上和该基板的周边上，其中，该盖子包括盖板和与该盖板一体形成的四个壁；以及
液体冷却通道，位于该盖子的该盖板和该晶粒的后表面之间，用于使冷却剂相对于该半导体封装体循环。
2.如权利要求1所述的半导体封装，其特征在于，该盖板通过粘合剂层直接固定到该晶粒的后表面。
3.如权利要求1所述的半导体封装，其特征在于，该盖子包括凹陷到该盖板的下表面中的沟槽特征。
4.如权利要求3所述的半导体封装，其特征在于，该沟槽特征包括半蚀刻沟槽。
5.如权利要求3所述的半导体封装，其特征在于，该液体冷却通道是通过接合该沟槽特征和该晶粒的后表面而构造的。
6.如权利要求3所述的半导体封装，其特征在于，该液体冷却通道中的冷却剂在运行期间与该晶粒的后表面直接接触。
7.如权利要求1所述的半导体封装，其特征在于，该液体冷却通道掩埋在该盖子的该盖板内。
8.如权利要求7所述的半导体封装，其特征在于，该液体冷却通道中的冷却剂在运行期间不与该晶粒的后表面直接接触。
9.如权利要求1所述的半导体封装，其特征在于，在该盖子中设置有与该液体冷却通道连通的液体入口和液体出口。
10.如权利要求9所述的半导体封装，其特征在于，该液体入口和该液体出口布置在该盖板的上表面。
11.如权利要求9所述的半导体封装，其特征在于，该液体入口和该液体出口设置在该四个壁中的至少一个中。
12.如权利要求9所述的半导体封装，其特征在于，该液体入口和该液体出口是具有带螺纹的内表面的通孔。
13.如权利要求1所述的半导体封装，其特征在于，该晶粒由密封剂材料底部填充。
14.如权利要求1所述的半导体封装，其特征在于，该盖子包括铝、铜或其合金。
15.一种半导体封装，其特征在于，包括：
基板；
晶粒，以倒装芯片方式安装在该基板的上表面上；
虚设层，安装在该晶粒的后表面上；
盖子，安装在该虚设层上和该基板的周边上，其中，该盖子包括盖板和与该盖板一体形成的四个壁；以及
液体冷却通道，位于该盖子的该盖板和该虚设层之间，用于使冷却剂相对于该半导体封装体循环。
16.如权利要求15所述的半导体封装，其特征在于，该虚设层包括虚设晶粒或金属层。
17.如权利要求15所述的半导体封装，其特征在于，该虚设层的上表面通过第一粘接剂层粘接于该盖子的该盖板的下表面。
18.如权利要求17所述的半导体封装，其特征在于，该虚设层具有下表面，该下表面通过第二粘合剂层粘附至该晶粒的后表面。
19.如权利要求17所述的半导体封装，其特征在于，该虚设层包括凹入该虚设层的上表面中的沟槽特征。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962896028P | 2019-09-05 | 2019-09-05 | |
| US62/896,028 | 2019-09-05 | ||
| US202062991618P | 2020-03-19 | 2020-03-19 | |
| US62/991,618 | 2020-03-19 | ||
| US16/989,919 | 2020-08-11 | ||
| US16/989,919 US11640930B2 (en) | 2019-09-05 | 2020-08-11 | Semiconductor package having liquid-cooling lid |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112447638A true CN112447638A (zh) | 2021-03-05 |
Family
ID=72193259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010871074.8A Pending CN112447638A (zh) | 2019-09-05 | 2020-08-26 | 半导体封装 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11640930B2 (zh) |
| EP (1) | EP3792969B1 (zh) |
| CN (1) | CN112447638A (zh) |
| TW (1) | TWI742825B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117855172A (zh) * | 2024-03-07 | 2024-04-09 | 江苏中科智芯集成科技有限公司 | 一种一体式芯片散热通道及其散热通道的加工工艺 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230163040A1 (en) * | 2021-11-23 | 2023-05-25 | Bae Systems Information And Electronic Systems Integration Inc. | Die level cavity heat sink |
| WO2023235342A1 (en) * | 2022-06-02 | 2023-12-07 | Ic Chip Cooling Technologies Llc | Lid with self sealing plug allowing for a thermal interface material with fluidity in a lidded flip chip package |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04122054A (ja) * | 1990-09-13 | 1992-04-22 | Hitachi Ltd | 半導体装置 |
| US20050213301A1 (en) * | 2004-03-29 | 2005-09-29 | Ravi Prasher | Cooling an integrated circuit die with coolant flow in a microchannel and a thin film thermoelectric cooling device in the microchannel |
| US20080230894A1 (en) * | 2007-03-21 | 2008-09-25 | Sun Microsystems, Inc. | Carbon nanotubes for active direct and indirect cooling of electronics device |
| US20090316360A1 (en) * | 2008-06-20 | 2009-12-24 | International Business Machines Corporation | Cooling apparatus and method of fabrication thereof with a cold plate formed in situ on a surface to be cooled |
| US20130148305A1 (en) * | 2011-12-08 | 2013-06-13 | Oracle International Corporation | Design of a heat dissipation structure for an integrated circuit (ic) chip |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0516478A2 (en) | 1991-05-30 | 1992-12-02 | Nec Corporation | Cooling structure for integrated circuits |
| US6140141A (en) | 1998-12-23 | 2000-10-31 | Sun Microsystems, Inc. | Method for cooling backside optically probed integrated circuits |
| US7032392B2 (en) | 2001-12-19 | 2006-04-25 | Intel Corporation | Method and apparatus for cooling an integrated circuit package using a cooling fluid |
| US7394659B2 (en) | 2004-11-19 | 2008-07-01 | International Business Machines Corporation | Apparatus and methods for cooling semiconductor integrated circuit package structures |
| US7365981B2 (en) | 2005-06-28 | 2008-04-29 | Delphi Technologies, Inc. | Fluid-cooled electronic system |
| US20170186667A1 (en) | 2015-12-26 | 2017-06-29 | Intel Corporation | Cooling of electronics using folded foil microchannels |
| US11508645B2 (en) | 2017-09-29 | 2022-11-22 | Intel Corporation | Modular technique for die-level liquid cooling |
-
2020
- 2020-08-11 US US16/989,919 patent/US11640930B2/en active Active
- 2020-08-20 EP EP20191938.8A patent/EP3792969B1/en active Active
- 2020-08-26 CN CN202010871074.8A patent/CN112447638A/zh active Pending
- 2020-08-28 TW TW109129570A patent/TWI742825B/zh active
-
2023
- 2023-03-30 US US18/129,061 patent/US20230238302A1/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04122054A (ja) * | 1990-09-13 | 1992-04-22 | Hitachi Ltd | 半導体装置 |
| US20050213301A1 (en) * | 2004-03-29 | 2005-09-29 | Ravi Prasher | Cooling an integrated circuit die with coolant flow in a microchannel and a thin film thermoelectric cooling device in the microchannel |
| US20080230894A1 (en) * | 2007-03-21 | 2008-09-25 | Sun Microsystems, Inc. | Carbon nanotubes for active direct and indirect cooling of electronics device |
| US20090316360A1 (en) * | 2008-06-20 | 2009-12-24 | International Business Machines Corporation | Cooling apparatus and method of fabrication thereof with a cold plate formed in situ on a surface to be cooled |
| US20130148305A1 (en) * | 2011-12-08 | 2013-06-13 | Oracle International Corporation | Design of a heat dissipation structure for an integrated circuit (ic) chip |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117855172A (zh) * | 2024-03-07 | 2024-04-09 | 江苏中科智芯集成科技有限公司 | 一种一体式芯片散热通道及其散热通道的加工工艺 |
| CN117855172B (zh) * | 2024-03-07 | 2024-05-17 | 江苏中科智芯集成科技有限公司 | 一种一体式芯片散热通道及其散热通道的加工工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11640930B2 (en) | 2023-05-02 |
| TWI742825B (zh) | 2021-10-11 |
| TW202111889A (zh) | 2021-03-16 |
| US20230238302A1 (en) | 2023-07-27 |
| EP3792969B1 (en) | 2023-01-11 |
| US20210074608A1 (en) | 2021-03-11 |
| EP3792969A1 (en) | 2021-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11862528B2 (en) | Method for forming semiconductor package | |
| US10867835B2 (en) | Semiconductor packaging structure and process | |
| US6317326B1 (en) | Integrated circuit device package and heat dissipation device | |
| TWI613774B (zh) | 功率覆蓋結構及其製造方法 | |
| US6952050B2 (en) | Semiconductor package | |
| US7671466B2 (en) | Semiconductor package having heat dissipating device with cooling fluid | |
| US6617682B1 (en) | Structure for reducing die corner and edge stresses in microelectronic packages | |
| US7135769B2 (en) | Semiconductor packages and methods of manufacturing thereof | |
| US7112882B2 (en) | Structures and methods for heat dissipation of semiconductor integrated circuits | |
| TWI742825B (zh) | 半導體封裝 | |
| US20040095727A1 (en) | Thermal heat spreaders designed for lower cost manufacturability, lower mass and increased thermal performance | |
| CA2676495C (en) | Mechanical barrier element for improved thermal reliability of electronic components | |
| TW201411788A (zh) | 集成電路封裝件及其裝配方法 | |
| WO1997020347A1 (en) | Semiconductor device, process for producing the same, and packaged substrate | |
| CN213752684U (zh) | 具有竖直热管理的堆叠式硅封装组件 | |
| TWM593647U (zh) | 具有熱管理之堆疊矽封裝組件 | |
| US20220130734A1 (en) | Lidded semiconductor package | |
| JP2009071004A (ja) | 半導体装置とその製造方法 | |
| US20220102288A1 (en) | Semiconductor device and manufacturing method thereof | |
| US11587887B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20220384281A1 (en) | Semiconductor package and method for making the same | |
| JP2024039113A (ja) | 電子機器および電子機器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |