TW202111784A - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TW202111784A
TW202111784A TW109128016A TW109128016A TW202111784A TW 202111784 A TW202111784 A TW 202111784A TW 109128016 A TW109128016 A TW 109128016A TW 109128016 A TW109128016 A TW 109128016A TW 202111784 A TW202111784 A TW 202111784A
Authority
TW
Taiwan
Prior art keywords
layer
metal oxide
oxide layer
field effect
effect transistor
Prior art date
Application number
TW109128016A
Other languages
English (en)
Inventor
敏 曹
王培宇
世海 楊
蔡慶威
程冠倫
王志豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202111784A publication Critical patent/TW202111784A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露提供一種半導體裝置的形成方法，此種半導體裝置包括n型鰭式場效電晶體結構及p型鰭式場效電晶體結構，其中n型鰭式場效電晶體及p型鰭式場效電晶體結構的每一個皆包括半導體基板及閘極溝槽。所述方法包括：沉積界面層於每一個閘極溝槽中；沉積第一金屬氧化物層於界面層上；從p型鰭式場效電晶體結構移除第一金屬氧化物層；沉積鐵電層於每一個閘極溝槽中；沉積第二金屬氧化物層於鐵電層上；從n型鰭式場效電晶體結構移除第二金屬氧化物層；以及沉積閘極電極於每一個閘極溝槽中。

Description

半導體裝置的形成方法
本發明實施例是關於半導體裝置，特別是關於一種包含金屬氧化物層間結構的半導體裝置及其形成方法。
半導體積體電路產業經歷了指數型的成長。積體電路材料和設計上的技術進展已造就了數個世代的積體電路，其中每一世代都比前一世代具有較小且更複雜的電路。在積體電路演進期間，功能密度（亦即，單位晶片面積的互連裝置數目）通常會增加而幾何尺寸（亦即，即可使用製程生產的最小元件（或線））卻減少。此微縮化的製程通常會提供增加生產效率及降低相關成本的助益。但此微縮化也增加了積體電路結構的製程及製造上的複雜性。
隨著技術節點縮小，在一些積體電路設計（例如場效電晶體（FET）設計）中實現的一項進展是有關於引入及利用負電容（NC）電晶體。負電容電晶體是將鐵電材料層添加到慣用的電晶體中，以降低所需的供應電壓（supply voltage）並降低功率消耗（power consumption）。負電容場效電晶體可能存在的問題是閘極電流密度洩漏，其可能會破壞負電容特性（NC behavior）。可用較厚的界面層來處理閘極電流洩漏的問題，但可能會因為較大的有效氧化物厚度/反轉厚度（inversion thickness），反而降低裝置性能。此外，鐵電界面問題可能會導致負電容場效電晶體在p型鰭式場效電晶體上的增益較低（例如，底部界面是鐵電與介電質的界面，且頂部界面是鐵電與金屬的界面）。閘極電流洩漏及界面問題可能對負電容匹配造成不利的影響且劣化裝置性能。因此，如何改善負電容電晶體的性能是半導體工業面臨的挑戰。本揭露旨在解決以上問題以及其他相關問題。
本發明實施例提供一種半導體裝置的形成方法，包括：提供n型鰭式場效電晶體結構及p型鰭式場效電晶體結構，所述n型鰭式場效電晶體及p型鰭式場效電晶體結構的每一個皆包括半導體基板及閘極溝槽；沉積界面層於每一個閘極溝槽中；沉積第一金屬氧化物層於界面層上；從p型鰭式場效電晶體結構移除第一金屬氧化物層；沉積鐵電層於每一個閘極溝槽中；沉積第二金屬氧化物層於鐵電層上；從n型鰭式場效電晶體結構移除第二金屬氧化物層；以及沉積閘極電極於每一個閘極溝槽中。
本發明實施例提供一種半導體裝置的形成方法，包括：提供半導體基板，具有第一及第二閘極溝槽形成於其上；沉積界面層於所述第一閘極溝槽及第二閘極溝槽的每一個中；沉積第一金屬氧化物層於所述第一閘極溝槽及第二閘極溝槽的每一個中的界面層上；從所述第一閘極溝槽移除第一金屬氧化物層，露出所述第一閘極溝槽中的界面層；沉積鐵電層於所述第一閘極溝槽中的界面層上及所述第二閘極溝槽中的第一金屬氧化物層上；沉積第二金屬氧化物層於所述第一閘極溝槽及第二閘極溝槽的每一個中的鐵電層上；從所述第二閘極溝槽移除第二金屬氧化物層，露出所述第二閘極溝槽中的鐵電層；以及沉積閘極電極於所述第一閘極溝槽中的第二金屬氧化物層上及所述第二閘極溝槽中的鐵電層上。
本發明實施例提供一種半導體結構，包括：n型鰭式場效電晶體結構，具有一第一通道區及一第一閘極結構，第一閘極結構包括：第一界面層，在第一通道區上；第一金屬氧化物層，在第一界面層上，第一金屬氧化物層具有一第一化學組成（chemical composition）；第一鐵電層，在第一金屬氧化物層上，第一鐵電層具有不同於第一化學組成的一第二化學組成；及第一閘極電極，在第一鐵電層上；以及p型鰭式場效電晶體結構，具有第二通道區及第二閘極結構，第二閘極結構包括：第二界面層，在第二通道區上；第二鐵電層，在第二界面層上，第二鐵電層具有第二化學組成；第二金屬氧化物層，在第二鐵電層上，第二金屬氧化物層具有第一化學組成；及第二閘極電極，在第二金屬氧化物層上。
以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數值以及/或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及/或配置之間的關係。
此外，其中可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。再者，當以「大約」、「近似」等用語描述數量或數量的範圍時，除非另有說明，否則此用語涵蓋所述數量的+/-10％以內的數量。舉例而言，用語「約5nm」涵蓋從4.5nm至5.5nm的尺寸範圍。
本發明實施例大致上關於半導體裝置結構及製造方法。具體而言，本發明實施例是關於提供金屬氧化物層間結構，以處理負電容場效電晶體中的閘極電流洩漏及界面問題。在各種實施例中，界面層的厚度大約為5-8Å。在一些實施例中，界面層的厚度可高達約10Å。
參照第1A及1B圖，根據一些實施例，分別繪示了n型鰭式場效電晶體半導體裝置結構100A及p型鰭式場效電晶體半導體裝置結構100B。半導體結構100A、100B的每一個皆包括具有通道區104的半導體基板102。半導體結構100A、100B的每一個皆包括設置在通道區104之兩側的半導體基板102中的源極/汲極區106。半導體結構100A、100B的每一個還包括閘極結構120。閘極結構120包括設置於半導體基板102上的界面層122。特別參照第1A圖，n型鰭式場效電晶體半導體結構100A包括設置在界面層122上的第一金屬氧化物層124及設置在第一金屬氧化物層124上的鐵電層126。參照第1B圖，p型鰭式場效電晶體半導體結構100B包括不同順序的相似材料層。具體而言，p型鰭式場效電晶體半導體結構100B包括設置於界面層122上的鐵電層126及設置於鐵電層126上的第二金屬氧化物層134。再同時參照第1A及1B圖，半導體結構100A、100B的每一個皆包括設置於閘極結構120之前述層上的金屬電極128。半導體結構100A、100B的每一個還包括設置在閘極結構120之側壁上的閘極間隔物130。半導體結構100A、100B的每一個還包括設置在通道區104外的源極/汲極區106上的層間介電（ILD）層108。層間介電層108鄰近閘極結構120之兩側的閘極間隔物130。
可透過不同的方法200、300來形成半導體結構100A、100B。將在以下進一步詳細描述半導體結構100A、100B，特別是金屬氧化物層間結構及方法200、300。透過實施半導體結構100A、100B及其製造方法200、300，排除或減少閘極洩漏電流及界面問題。在一些實施例中，金屬氧化物層間結構可減少有效氧化物厚度/反轉厚度。在一些實施例中，改善了負電容匹配及裝置性能。在一些實施例中，n型鰭式場效電晶體及p型鰭式場效電晶體的負電容匹配都得到改善。
參照第2、3A、及3B圖，方法200起始於操作202，提供n型鰭式場效電晶體半導體結構100A及p型鰭式場效電晶體半導體結構100B，其中半導體結構100的每一個皆包括：具有通道區104的半導體基板102、源極/汲極區106、層間介電層108、閘極間隔物130、以及閘極溝槽132。操作202可包含第1A及1B圖的類似結構之詳細描述，且不被限制。在一些實施例中，半導體基板102包括一或多個沿著x方向縱向延伸的鰭片，每個鰭片都具有矩形輪廓並且在z方向上突出遠離基板102。
在一些實施例中，基板102為矽基板。替代地，基板102可包括另一元素半導體，例如鍺。基板102還可包括化合物半導體，其包含：碳化矽、氮化鎵、砷化鎵、磷化鎵、磷化銦、砷化銦、及銻化銦。基板102還可包括合金半導體，其包含：矽鍺、磷砷化鎵（gallium arsenide phosphide）、磷化鋁銦（aluminum indium phosphide）、砷化鋁鎵（aluminum gallium arsenide）、砷化鎵銦（gallium indium arsenide）、磷化鎵銦（gallium indium phosphide）、及磷砷化鎵銦（gallium indium arsenide phosphide）。在一些實施例中，基板102可包括磊晶層。舉例而言，基板102可具有在塊體半導體上方的磊晶層。基板102可為晶圓，例如矽晶圓，且基板102可包括在其上方部分中磊晶成長的一或多個半導體層。此外，基板102可包括絕緣體上覆半導體（semiconductor-on-insulator，SOI）結構。舉例而言，基板102可包括埋入式氧化物（buried oxide，BOX）層，其形成是透過例如分離植入氧氣（separation by implanted oxygen，SIMOX）製程或其他適合的技術，例如晶圓接合（bonding）或研磨。在一些其他實施例中，基板102可包括銦錫氧化物（indium tin oxide，ITO）玻璃。
源極/汲極區106形成於通道區104之兩側的半導體基板102中。換言之，通道區104被定義為設置在源極/汲極區106之間的部分基板102。可透過一或多道離子佈植製程來形成源極/汲極區106，其中在基板102中佈植n型或p型摻質離子是取決於所欲的基板102的類型及電晶體的類型（例如n型鰭式場效電晶體或p型鰭式場效電晶體）。可分別形成用於n型鰭式場效電晶體結構100A及p型鰭式場效電晶體結構100B的源極/汲極區106。舉例而言，用於n型鰭式場效電晶體結構100A的源極/汲極區106可由n型摻雜的矽形成，或用於p型鰭式場效電晶體結構100B的源極/汲極區106可由p型摻雜的矽鍺形成。在一些實施例中，透過電隔離區域（例如淺溝槽隔離部件）將源極/汲極區106與相鄰的摻雜部件（例如附近電晶體的其他源極/汲極區）分隔。
層間介電層108包括介電材料，例如：低介電常數（low-k）介電材料（介電材料的介電常數小於二氧化矽的介電常數）。作為非限制性的示例，低介電常數介電材料可包括：摻氟的二氧化矽、摻碳的二氧化矽、多孔的（porous）二氧化矽、多孔的摻碳二氧化矽、旋塗（spin-on）有機聚合介電質（polymeric dielectric）、旋塗矽為主的聚合介電質、或前述之組合。替代地，層間介電層108可包括：氧化矽或氮化矽、或前述之組合。在一些其他實施例中，層間介電層108可包括：四乙氧基矽烷（tetraethylorthosilicate，TEOS）、未摻雜的矽酸鹽玻璃、或摻雜的氧化矽，例如：硼磷矽酸鹽玻璃（borophosphosilicate glass，BPSG）、石英玻璃（fused silica glass，FSG）、磷矽酸鹽玻璃（phosphosilicate glass ，PSG）、硼摻雜的矽玻璃（boron doped silicon glass，BSG）、或其他適合的介電材料。可透過電漿輔助化學氣相沉積（PECVD）、流動式化學氣相沉積（FCVD）、或其他適合的方法來形成層間介電層108。
在一些實施例中，半導體結構100A、100B的每一個皆包括在源極/汲極區106及層間介電層108之間的接觸蝕刻停止層（未示出）。接觸蝕刻停止層可包括：氮化矽、氮氧化矽、帶有氧或碳元素的氮化矽、或其他適合的材料，且可透過化學氣相沉積、物理氣相沉積、原子層沉積、或其他適合的方法來形成。
閘極間隔物130可包括介電材料，例如：氧化矽、氮化矽、氮氧化矽、碳化矽、其他介電材料、或前述之組合，且可包括一或多層材料。可在虛設閘極（未示出）上沉積間隔物材料來形成閘極間隔物130。可透過非等向性蝕刻製程來蝕刻間隔物材料。在蝕刻後，留在虛設閘極之側壁上的部分間隔物材料可成為閘極間隔物130。
參照第2、4A、及4B圖，方法200進行至操作204，在閘極溝槽132中沉積界面層122。界面層122在通道區104及閘極結構120之間提供界面。界面層122可包括二氧化矽或氮氧化矽。可使用化學氧化、熱氧化、原子層沉積、化學氣相沉積、或其他適合的方法來形成界面層122。在一些實施例中，界面層122的厚度可為約5-8 Å。在一些其他實施例中，界面層122的厚度可為約5至15Å。厚度低於5Å的界面層增加閘極電流洩漏，然而厚度大於15Å的界面層因為較大的有效氧化物厚度/反轉厚度而降低裝置性能。在一些實施例中，界面層122的厚度可小於或約等於第一金屬氧化物層124、第二金屬氧化物層134、及鐵電層126中的每一個的厚度。在一些其他實施例中，界面層122的厚度可大於第一金屬氧化物層124、第二金屬氧化物層134、及鐵電層126中的每一個的厚度。
參照第2、5A、及5B圖，方法200進行至操作206，在界面層122上沉積第一金屬氧化物層124。在一些實施例中，可將第一金屬氧化物層124沉積在n型鰭式場效電晶體半導體結構100A及p型鰭式場效電晶體半導體結構100B上。在一些實施例中，第一金屬氧化物層124可包括具有化學式M1 O的材料，其中M1 為金屬。在一些實施例中，第一金屬氧化物層124可包括：Al2 O3 、Ta2 O5 、La2 O3 、Y2 O3 、HfO2 、ZrO2 、或前述之組合。在一些實施例中，第一金屬氧化物層124可為非晶的，可促進後續步驟中的移除。在一些實施例中，第一金屬氧化物層124的厚度為約2-10Å。在一些實施例中，第一金屬氧化物層124具有約10或更大的有效介電常數。在一些實施例中，透過化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、或其他適合的方法來沉積第一金屬氧化物層124。
參照第2、6A、及6B圖，方法200進行至操作208，從p型鰭式場效電晶體半導體結構100B移除第一金屬氧化物層124。第一金屬氧化物層124的移除可包括：在半導體結構100A、100B的每一個上形成硬遮罩層。在一些實施例中，硬遮罩層可包括SiO2。移除製程可進一步包括：在n型鰭式場效電晶體半導體結構100A上形成光阻圖案。移除製程還可包括：使用光阻圖案作為蝕刻遮罩，移除覆蓋p型鰭式場效電晶體半導體結構100B的部分硬遮罩層，從而形成圖案化的硬遮罩層。隨後可移除光阻，例如透過灰化來移除光阻。移除製程可進一步包括：使用圖案化的硬遮罩層作為蝕刻遮罩，從p型鰭式場效電晶體半導體結構100B選擇性地移除第一金屬氧化物層124。在一些其他實施例中，光阻圖案可代替硬遮罩層，將光阻圖案直接形成在n型鰭式場效電晶體半導體結構100A上，並作為第一金屬氧化物層124的蝕刻遮罩。在一些實施例中，可透過濕清潔來移除第一金屬氧化物層124，其中使用包含H2 O2 的濕溶液。在一些實施例中，在實質上移除第一金屬氧化物層124之後，濕清潔製程還可移除界面層122的至少一部分。在一些實施例中，在濕清潔前，界面層122的第一厚度可大於15Å，而在濕清潔後，界面層122的第二厚度可為約5-8Å。在一些其他實施例中，第二厚度可高達10 Å。在一些實施例中，在第一厚度與第二厚度之比例為約3：2至3：1之間的情況下，可使界面層122薄化。在一些實施例中，可進一步使界面層122更薄，使所述比例可大於3：1。由於較大有效氧化物厚度/反轉厚度，小於3：2的第一厚度與第二厚度之比例降低了裝置性能。在一些實施例中，大於3∶1的比例增加了閘極電流洩漏。在一些實施例中，可根據濕清潔製程時間來調整界面層122的厚度，使較長的製程時間可產生較薄的界面層122。在一些實施例中，可透過等向性蝕刻來移除第一金屬氧化物層124，例如透過濕蝕刻，其中使用氟化氫的溶液、低氟化銨液體（low ammonium fluoride liquid）、或其他適合的溶液。在一些實施例中，可透過非等向性蝕刻來移除第一金屬氧化物層124，例如透過反應性離子蝕刻。在一些實施例中，蝕刻可選擇性地移除第一金屬氧化物層124而不會影響界面層122。
參照第2、7A、及7B圖，方法200進行至操作210，在閘極溝槽132中沉積鐵電層126。在一些實施例中，可將鐵電層126沉積在n型鰭式場效電晶體半導體結構100A及p型鰭式場效電晶體半導體結構100B上。在一些實施例中，鐵電層126可包括具有化學式M2 M3 O的材料，其中M2 為金屬，且其中M3可包括：元素、不同於M2 的金屬、或矽。在一些實施例中，鐵電層126可包括；HfZrOx、HfSiOx、HfAlOx、HfLaOx、或前述之組合。在一些實施例中，由於非晶結構可能會降低負電容性能，因此鐵電層126應為結晶結構以改善性能。在一些實施例中，鐵電層126包括具有斜方相晶體結構的上述鐵電材料。在一些實施例中，處於斜方相可賦予鐵電層126適當的鐵電性質。在一些實施例中，鐵電層126的厚度為約10-50Å。此厚度降低了所需的供應電壓並降低功率消耗。一些實施例中，在前述的整個範圍內，負電容電晶體中的鐵電層126的性能可實質上不變。在一些實施例中，鐵電層126具有約20或更大的有效介電常數。在一些實施例中，高介電常數（例如約20或更大的介電常數）可減少有效氧化物厚度。在一些實施例中，透過原子層沉積來沉積鐵電層126，可有助於控制鐵電層126的厚度及均勻性。在一些實施例中，鐵電層126是在約200℃至約400℃的溫度範圍沉積。在其他實施例中，鐵電層126是透過化學氣相沉積、電漿輔助化學氣相沉積、金屬有機化學氣相沉積、或物理氣相沉積、或其他適合的方法來沉積。在一些其他實施例中，鐵電層126可包括：PbZrTiOx、BaTiOx、或前述之組合。在一些其他實施例中，可使用佈植製程或擴散製程，以摻質摻雜鐵電層126。摻質可包括：鋯、矽、鋁、鉛、鋇、鈦、用於有機鐵電材料的聚合物、或前述之組合。
參照第2、8A及8B圖，方法200進行至操作212，在鐵電層126上沉積第二金屬氧化物層134。在一些實施例中，可將第二金屬氧化物層134沉積在n型鰭式場效電晶體半導體結構100A及p型鰭式場效電晶體半導體結構100B上。在一些實施例中，第二金屬氧化物層134可包括具有化學式M1 O的材料，其中M1 為金屬。在一些實施例中，第二金屬氧化物層134可包括：Al2 O3 、Ta2 O5 、La2 O3 、Y2 O3 、HfO2 、ZrO2 、或前述之組合。在一些實施例中，第二金屬氧化物層134的厚度為約2-10Å。在一些實施例中，第二金屬氧化物層134具有約10或更大的有效介電常數。在一些實施例中，可透過化學氣相沉積、物理氣相沉積、電漿輔助化學氣相沉積、原子層沉積、或其他適合的方法來沉積第二金屬氧化物層134。
參照第2、9A及9B圖，方法200進行至操作214，從n型鰭式場效電晶體半導體結構100A移除第二金屬氧化物層134。第二金屬氧化物層134的移除可包括：在半導體結構100A、100B的每一個上形成硬遮罩層。在一些實施例中，硬遮罩層可包括SiO2。移除製程可進一步包括：在p型鰭式場效電晶體半導體結構100B上形成光阻圖案。移除製程還可包括：使用光阻圖案作為蝕刻遮罩，移除覆蓋n型鰭式場效電晶體半導體結構100A的部分硬遮罩層，從而形成圖案化的硬遮罩層。隨後可移除光阻，例如透過灰化來移除光阻。移除製程可進一步包括：使用圖案化的硬遮罩層作為蝕刻遮罩，從n型鰭式場效電晶體半導體結構100A選擇性地移除第二金屬氧化物層134。在一些其他實施例中，光阻圖案可代替硬遮罩層，將光阻圖案直接形成在p型鰭式場效電晶體半導體結構100B上，並作為第二金屬氧化物層134的蝕刻遮罩。在一些實施例中，可透過等向性蝕刻來移除第二金屬氧化物層134，例如透過濕蝕刻，其中使用氟化氫的溶液、低氟化銨液體、或其他適合的溶液。在一些實施例中，可透過非等向性蝕刻來移除第二金屬氧化物層134，例如透過反應性離子蝕刻。在一些實施例中，蝕刻可選擇性地移除第二金屬氧化物層134而不會影響鐵電層122。
參照第2、10A、10B圖，方法200進行至操作216，在閘極溝槽132中沉積閘極電極128。閘極電極128可包括一或多個金屬層，例如：功函數金屬層、導電阻障層（conductive barrier layer）、及金屬填充層。取決於裝置的類型（p型鰭式場效電晶體或n型鰭式場效電晶體），功函數金屬層可為p型或n型功函數層。p型功函數層可包括具有足夠高的有效功函數之金屬，其包括（但不限於）： TiN、TaN、Ru、Mo、W、Pt、或前述之組合。n型功函數層可包括具有足夠低的有效功函數之金屬，其包括（但不限於）： Ti、Al、TaC、TaCN、TaSiN、TiSiN、或前述之組合。金屬填充層可包括：Al、W、Cu、Co、或前述之組合。可透過化學氣相沉積、物理氣相沉積、原子層沉積、電鍍、或其他適合的製程來沉積閘極電極128。閘極電極128的形成也可包括一或多道退火製程。舉例而言，在一些實施例中，功函數金屬層及/或金屬填充層可包括複數個金屬層。在這些實施例中，可在沉積閘極電極128的每個金屬層後執行相應的退火製程。
在一些其他實施例中，可以替代的方法300取代方法200，用來形成半導體結構100A、100B。如上所述，部分的方法200包括：沉積第一金屬氧化物層124，然後從p型鰭式場效電晶體半導體結構100B上方移除部分第一金屬氧化物層124。在沉積鐵電層126之後，方法200包括：沉積第二金屬氧化物層134，然後從n型鰭式場效電晶體半導體結構100A上方移除部分第二金屬氧化物層134。與方法200相比，方法300包括移除一或多個鐵電層的步驟，而非移除第一金屬氧化物層124及第二金屬氧化物層134。第11圖是根據一些實施例，示出形成半導體結構100A、100B的方法300之流程圖。
參照第11圖，方法300起始於操作302，提供n型鰭式場效電晶體及p型鰭式場效電晶體半導體結構，提供n型鰭式場效電晶體及p型鰭式場效電晶體半導體結構，每個半導體結構皆包括：半導體基板、通道區、源極/汲極區、層間介電層、閘極間隔物、及閘極溝槽。方法300繼續進行至操作304，沉積界面層於閘極溝槽中。方法300進行至操作306，沉積第一鐵電層於界面層上。方法300進行至操作308，從n型鰭式場效電晶體移除第一鐵電層。方法300進行至操作310，沉積金屬氧化物層於閘極溝槽中。方法300進行至操作312，沉積第二鐵電層於金屬氧化物層上。方法300進行至操作314，從p型鰭式場效電晶體移除第二鐵電層。在一些實施例中，可透過使用H2 O2 的濕清潔來移除第一及第二鐵電層。在一些實施例中，可透過等向性蝕刻來移除第一及第二鐵電層，例如透過濕蝕刻，其中使用氟化氫的溶液、低氟化銨液體、或其他適合的溶液。在一些實施例中，可透過非等向性蝕刻來移除第一及第二鐵電層，例如透過反應性離子蝕刻。方法300進行至操作316，沉積閘極電極於閘極溝槽中。應理解的是，方法300類似於結合前述各種製程及材料的方法200。如此，方法300可包含方法200中的類似結構、材料、及製程之詳細描述，且不被限制。
在一些其他的實施例中，可形成半導體結構100A、100B而不移除一或多個金屬氧化物層或鐵電層的其中之一。可依據需求使用任何適合的製程，將各種層選擇性地僅形成於n型鰭式場效電晶體半導體結構100A或p型鰭式場效電晶體半導體結構100B上，而不是將一個或多個金屬氧化物層或鐵電層沉積在整個工件上，其中需要選擇性的移除。
並非限制性的，本發明的一或多個實施例為半導體裝置及其形成提供了許多益處。舉例而言，本發明實施例提供金屬氧化物層間結構，以處理負電容場效電晶體中的閘極電流洩漏及界面問題。
在一示例方面，本發明實施例針對一種半導體裝置的形成方法。此方法包括：提供n型鰭式場效電晶體結構及p型鰭式場效電晶體結構，n型鰭式場效電晶體及p型鰭式場效電晶體結構中的每一個均包括半導體基板及閘極溝槽；在每個閘極溝槽中沉積界面層；在界面層上沉積第一金屬氧化物層；從p型鰭式場效電晶體結構中移除第一金屬氧化物層；在每個閘極溝槽中沉積鐵電層；在鐵電層上沉積第二金屬氧化物層；從n型鰭式場效電晶體結構中移除第二金屬氧化物層；在每個閘極溝槽中沉積閘極電極。
在另一示例方面，本發明實施例針對一種半導體結構。此半導體結構包括：具有通道區的半導體基板；設置在通道區之兩側的半導體基板中的第一及第二源極/汲極區；以及閘極結構，包括：通道區上的界面層；界面層上的金屬氧化物層；以及界面層上的鐵電層，其中金屬氧化物層與鐵電層具有不同的材料組成。
在另一個示例方面，本發明實施例針對一種半導體結構。此半導體結構包括：n型鰭式場效電晶體結構，具有第一通道區及第一閘極結構，第一閘極結構包括：第一界面層，在第一通道區上；第一金屬氧化物層，在第一界面層上，第一金屬氧化物層具有第一化學組成；第一鐵電層，在第一金屬氧化物層上，第一鐵電層具有不同於第一化學組成的第二化學組成；及第一閘極電極，在第一鐵電層上；以及p型鰭式場效電晶體結構，具有第二通道區及第二閘極結構，第二閘極結構包括：第二界面層，在第二通道區上；第二鐵電層，在第二界面層上，第二鐵電層具有第二化學組成；第二金屬氧化物層，在第二鐵電層上，第二金屬氧化物層具有第一化學組成；及一第二閘極電極，在第二金屬氧化物層上。
在另一個示例方面，本發明實施例針對一種n型鰭式場效電晶體半導體結構。此半導體結構包括：具有通道區的半導體基板；設置在通道區之兩側的半導體基板中的第一及第二源極/汲極區；以及閘極結構，包括：通道區上的界面層；界面層上的金屬氧化物層；金屬氧化物層上的鐵電層；及鐵電層上的閘極電極。
在又一示例方面，本發明實施例針對一種p型鰭式場效電晶體半導體結構。此半導體結構包括：具有通道區的半導體基板；設置在通道區之兩側的半導體基板中的第一及第二源極/汲極區；以及閘極結構，包括：通道區上的界面層；界面層上的鐵電層；鐵電層上的金屬氧化物層；及金屬氧化物層上的閘極電極。
一些實施例中，將界面層沉積至第一厚度，且所述方法更包括：移除界面層的至少一部分，以形成薄化的界面層，其具有小於第一厚度的第二厚度。一些實施例中，界面層的至少一部分之移除是透過使用H2 O2 的濕清潔製程。一些實施例中，第一厚度大於15 Å且其中第二厚度為10 Å或更小。一些實施例中，將第一金屬氧化物層及第二金屬氧化物層的每一個皆沉積至大2-10Å的厚度。一些實施例中，將鐵電層沉積至大約10-50Å的厚度。
一些實施例中，將所述第一閘極溝槽形成於半導體裝置的p型鰭式場效電晶體區域中，且其中將所述第二閘極溝槽形成於半導體裝置的n型鰭式場效電晶體區域中。一些實施例中，在所述第一閘極溝槽及第二閘極溝槽的每一個中，將界面層沉積至第一厚度，且所述方法更包括：移除所述第一閘極溝槽及第二閘極溝槽的每一個中的界面層的至少一部分，以形成薄化的界面層，其具有小於第一厚度的一第二厚度。一些實施例中，界面層的至少一部分之移除包括：執行使用H2 O2 的一濕清潔製程。一些實施例中，第一厚度大於約15 Å且其中第二厚度大約為10 Å或更小。一些實施例中，將第一金屬氧化物層及第二金屬氧化物層的每一個皆沉積至大約2-10Å的厚度。一些實施例中，將鐵電層沉積至大約10-50Å的厚度。
一些實施例中，第一金屬氧化物層及第二金屬氧化物層的每一個皆包括選自由Al2 O3 、Ta2 O5 、La2 O3 、Y2 O3 、HfO2 、及ZrO2 所組成之群組的材料。一些實施例中，第一金屬氧化物層及第二金屬氧化物層的每一個皆為非晶的（amorphous）。一些實施例中，第一金屬氧化物層及第二金屬氧化物層的每一個的厚度皆為約2-10Å。一些實施例中，第一金屬氧化物層及第二金屬氧化物層的每一個的介電常數皆為約10或更大。一些實施例中，第一鐵電層及第二鐵電層的每一個皆包括選自由HfZrOx、HfSiOx、HfAlOx、及HfLaOx所組成之群組的材料。一些實施例中，第一金屬氧化物層及第二金屬氧化物層的每一個皆包括具有化學式M1 O的第一材料，且其中第一鐵電層及第二鐵電層的每一個皆包括不同於第一材料的第二材料，第二材料具有化學式M2 M3 O，其中M1 為第一金屬、M2 為第二金屬、M3 為元素、且O代表氧。
以上概述數個實施例之特點，以便在本發明所屬技術領域中具有通常知識者可更好地了解本發明的各個方面。在本發明所屬技術領域中具有通常知識者，應理解其可輕易地利用本發明實為基礎，設計或修改其他製程及結構，以達到和此中介紹的實施例之相同的目的及/或優點。在本發明所屬技術領域中具有通常知識者，也應理解此類等效的結構並無背離本發明的精神與範圍，且其可於此作各種的改變、取代、和替換而不背離本發明的精神與範圍。
100A、100B:半導體結構 102:半導體基板 104:通道區 106:源極/汲極區 108:層間介電層 120:閘極結構 122:界面層 124:第一金屬氧化物層 126:鐵電層 128:金屬電極 130:閘極間隔物 132:閘極溝槽 134:第二金屬氧化物層 200,300:方法 202,204,206,208,210,212,214,216:操作 302,304,306,308,310,312,314,316:操作
由以下的詳細敘述配合所附圖式，可最好地理解本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製。事實上，可任意地放大或縮小各種元件的尺寸，以清楚地表現出本發明實施例之特徵。 第1A圖是根據一些實施例建構的n型鰭式場效電晶體半導體結構的截面圖。 第1B圖是根據一些實施例建構的p型鰭式場效電晶體半導體結構的截面圖。 第2圖是根據一些實施例，示出形成第1A及1B圖的半導體結構的方法之流程圖。 第3A-10A圖是根據一些實施例，示出第1A圖的n型鰭式場效電晶體半導體結構在各種製造階段的截面圖。 第3B-10B圖是根據一些實施例，示出第1B圖的p型鰭式場效電晶體半導體結構在各種製造階段的截面圖。 第11圖是根據一些實施例，示出形成第1A及1B圖的半導體結構的另一方法之流程圖。
100A:半導體結構
102:半導體基板
104:通道區
106:源極/汲極區
108:層間介電層
120:閘極結構
122:界面層
124:第一金屬氧化物層
126:鐵電層
128:金屬電極
130:閘極間隔物

Claims (1)

  1. 一種半導體裝置的形成方法，包括： 提供一n型鰭式場效電晶體結構及一p型鰭式場效電晶體結構，所述n型鰭式場效電晶體及p型鰭式場效電晶體結構的每一個皆包括一半導體基板及一閘極溝槽； 沉積一界面層於每一個閘極溝槽中； 沉積一第一金屬氧化物層於該界面層上； 從該p型鰭式場效電晶體結構移除該第一金屬氧化物層； 沉積一鐵電層於每一個閘極溝槽中； 沉積一第二金屬氧化物層於該鐵電層上； 從該n型鰭式場效電晶體結構移除該第二金屬氧化物層；以及 沉積一閘極電極於每一個閘極溝槽中。
TW109128016A 2019-08-30 2020-08-18 半導體裝置的形成方法 TW202111784A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962894200P 2019-08-30 2019-08-30
US62/894,200 2019-08-30
US16/895,436 US11158721B2 (en) 2019-08-30 2020-06-08 Metal oxide interlayer structure for nFET and pFET
US16/895,436 2020-06-08

Publications (1)

Publication Number Publication Date
TW202111784A true TW202111784A (zh) 2021-03-16

Family

ID=74679588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109128016A TW202111784A (zh) 2019-08-30 2020-08-18 半導體裝置的形成方法

Country Status (3)

Country Link
US (4) US11158721B2 (zh)
CN (1) CN112447524A (zh)
TW (1) TW202111784A (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
US8101485B2 (en) * 2005-12-16 2012-01-24 Intel Corporation Replacement gates to enhance transistor strain
US7563730B2 (en) * 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films
US8592922B2 (en) * 2008-06-09 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor device and a method of manufacturing the same
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
KR20130047054A (ko) * 2011-10-31 2013-05-08 에스케이하이닉스 주식회사 고유전층 및 금속게이트전극을 갖는 반도체장치 및 그 제조 방법
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9567814B2 (en) 2014-06-13 2017-02-14 Cameron Sense AS Hoisting systems with heave compensation
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10643904B2 (en) * 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US11031490B2 (en) * 2019-06-27 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd Fabrication of field effect transistors with ferroelectric materials

Also Published As

Publication number Publication date
US11916128B2 (en) 2024-02-27
CN112447524A (zh) 2021-03-05
US11594612B2 (en) 2023-02-28
US20220045192A1 (en) 2022-02-10
US20230223459A1 (en) 2023-07-13
US20210066469A1 (en) 2021-03-04
US11158721B2 (en) 2021-10-26
US20240194762A1 (en) 2024-06-13

Similar Documents

Publication Publication Date Title
TWI662627B (zh) 半導體裝置及其形成方法
TWI711075B (zh) 半導體結構及其製造方法
US10749014B2 (en) Method and structure for FinFET comprising patterned oxide and dielectric layer under spacer features
TWI698938B (zh) 半導體結構及其製造方法
US20220399227A1 (en) Semiconductor Device Structures
TWI654671B (zh) 半導體裝置與其製作方法
TW202147615A (zh) 半導體裝置
CN111223816A (zh) 半导体装置的形成方法
US11923430B2 (en) Gate structure and patterning method for multiple threshold voltages
TW201705238A (zh) 半導體結構形成方法
TW201711198A (zh) 半導體裝置以及製造鰭式場效電晶體裝置的方法
TW202018821A (zh) 積體電路的製造方法
TWI721325B (zh) 半導體裝置及其製造方法
TW201735177A (zh) 半導體元件及其製造方法
TWI734228B (zh) 積體電路裝置及其製造方法
KR20130091625A (ko) 반도체 장치 및 반도체 장치를 형성하는 방법
TW202209575A (zh) 半導體裝置及其形成方法
US11488874B2 (en) Semiconductor device with funnel shape spacer and methods of forming the same
TW202017014A (zh) 半導體元件的形成方法
US20220238661A1 (en) Semiconductor device having contact feature and method of fabricating the same
TW202139263A (zh) 半導體裝置及其製造方法
TWI685920B (zh) 半導體結構及形成積體電路結構的方法
TW202111784A (zh) 半導體裝置的形成方法
KR20220002028A (ko) 반도체 디바이스 및 방법
TWI756018B (zh) 半導體元件及半導體方法