TW202107547A - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TW202107547A
TW202107547A TW109122002A TW109122002A TW202107547A TW 202107547 A TW202107547 A TW 202107547A TW 109122002 A TW109122002 A TW 109122002A TW 109122002 A TW109122002 A TW 109122002A TW 202107547 A TW202107547 A TW 202107547A
Authority
TW
Taiwan
Prior art keywords
work function
function layer
fin
layer
gate
Prior art date
Application number
TW109122002A
Other languages
English (en)
Other versions
TWI783240B (zh
Inventor
林群能
葉明熙
鍾鴻欽
許馨云
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202107547A publication Critical patent/TW202107547A/zh
Application granted granted Critical
Publication of TWI783240B publication Critical patent/TWI783240B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種半導體裝置，包含突出高於基底的第一鰭片、第二鰭片和第三鰭片，其中第三鰭片在第一鰭片和第二鰭片之間；在第一鰭片、第二鰭片和第三鰭片上方的閘極介電層；在閘極介電層上方並接觸閘極介電層的第一功函數層，其中第一功函數層沿著第一鰭片的第一側壁和第一上表面延伸；在閘極介電層上方並接觸閘極介電層的第二功函數層，其中第二功函數層沿著第二鰭片的第二側壁和第二上表面延伸，其中第一功函數層和第二功函數層包含不同的材料；以及在第一鰭片上方的第一閘極電極、在第二鰭片上方的第二閘極電極、和在第三鰭片上方的第三閘極電極。

Description

半導體裝置及其形成方法
本發明實施例是關於半導體製造技術，特別是有關於半導體裝置及其形成方法。
由於持續提升各種電子組件（例如電晶體、二極體、電阻器、電容器等）的整合密度，半導體產業已經歷快速的增長。大部分情況下，整合密度的提升來自最小部件尺寸的不斷縮減，這允許更多的組件可以被整合到給定區域中。
鰭式場效電晶體（Fin Field-Effect Transistor，FinFET）裝置正變得普遍用於積體電路中。鰭式場效電晶體裝置具有三維結構，三維結構包含從基底突出的半導體鰭片。配置以控制鰭式場效電晶體裝置的導電通道內的電荷載子流動的閘極結構環繞半導體鰭片。舉例來說，在三閘極鰭式場效電晶體裝置中，閘極結構環繞半導體鰭片的三個側面，藉此在半導體鰭片的三個側面上形成導電通道。
根據本發明實施例中的一些實施例，提供半導體裝置的形成方法。此方法包含：在第一鰭片、第二鰭片和第三鰭片上方形成虛設閘極結構，第三鰭片在第一鰭片和第二鰭片之間；在虛設閘極結構周圍形成介電層；移除虛設閘極結構以在介電層中形成凹槽，其中凹槽暴露出第一鰭片、第二鰭片和第三鰭片；在凹槽中形成第一功函數層和第二功函數層，其中第一功函數層沿著第一鰭片的第一側壁和第一上表面延伸，且第二功函數層沿著第二鰭片的第二側壁和第二上表面延伸，其中第一功函數層沿著第三鰭片的第三側壁且沿著第三鰭片的第三上表面的第一部分延伸，且第二功函數層沿著第三鰭片的第四側壁且沿著第三鰭片的第三上表面的第二部分延伸；以及藉由在第一功函數層上方和第二功函數層上方形成導電材料來填充凹槽。
根據本發明實施例中的另一些實施例，提供半導體裝置的形成方法。此方法包含：形成突出高於基底的鰭片；在鰭片上方形成虛設閘極結構；以介電層環繞虛設閘極結構；以及以金屬閘極取代虛設閘極結構，其中取代包含：移除虛設閘極結構以在介電層中形成第一閘極溝槽、第二閘極溝槽和第三閘極溝槽，其中第三閘極溝槽在第一閘極溝槽和第二閘極溝槽之間；沿著第一閘極溝槽的側壁和底部且沿著第三閘極溝槽的第一側壁和底部的第一區形成第一功函數層；沿著第二閘極溝槽的側壁和底部且沿著第三閘極溝槽的第二側壁和底部的第二區形成第二功函數層，其中第一功函數層和第二功函數層是相同類型的功函數層；在第一閘極溝槽、第二閘極溝槽和第三閘極溝槽中形成第三功函數層，其中第三功函數層沿著第一功函數層和第二功函數層延伸；以及以導電材料填充第一閘極溝槽、第二閘極溝槽和第三閘極溝槽。
根據本發明實施例中的又另一些實施例，提供半導體裝置。此半導體裝置包含：突出高於基底的第一鰭片、第二鰭片和第三鰭片，其中第三鰭片在第一鰭片和第二鰭片之間；在第一鰭片、第二鰭片和第三鰭片上方的閘極介電層；在閘極介電層上方並接觸閘極介電層的第一功函數層，其中第一功函數層沿著第一鰭片的第一側壁和第一上表面延伸；在閘極介電層上方並接觸閘極介電層的第二功函數層，其中第二功函數層沿著第二鰭片的第二側壁和第二上表面延伸，其中第一功函數層和第二功函數層包含不同的材料；以及在第一鰭片上方的第一閘極電極、在第二鰭片上方的第二閘極電極、和在第三鰭片上方的第三閘極電極。
以下內容提供許多不同實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用於限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件上或上方，可能包含形成第一部件和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實施例。
此外，本文可能使用空間相對用語，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」及類似的用詞，這些空間相對用語係為了便於描述如圖所示之一個（些）元件或部件與另一個（些）元件或部件之間的關係。這些空間相對用語包含使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），在此所使用的空間相對形容詞也將依轉向後的方位來解釋。在本文的整個討論中，除非另有說明，否則不同圖式中的相同或相似參考數字表示使用相同或相似材料藉由相同或相似形成方法所形成之相同或相似組件。
在形成鰭式場效電晶體裝置的內文中，特別是在形成鰭式場效電晶體裝置的功函數層的內文中，討論本發明實施例。雖然使用鰭式場效電晶體裝置作為範例來討論所揭示之實施例，但是所揭示之方法也可以用於其他類型的裝置中，例如平面裝置。
本發明實施例包含在鰭式場效電晶體裝置的不同電晶體中形成不同功函數層堆疊的方法。選擇性的濕式蝕刻製程用於移除目標材料（例如功函數金屬）而不會侵蝕其他材料。選擇性濕式蝕刻製程和所揭示之沉積製程允許在形成和調整鰭式場效電晶體裝置中的每個單獨電晶體的功函數層時具有很大的彈性。另外，混合功函數層堆疊允許增加電晶體的功函數層的結構的彈性。舉例來說，所揭示之方法允許使用兩種不同的功函數材料形成三個不同的功函數層。
第1圖以透視圖繪示鰭式場效電晶體30的範例。鰭式場效電晶體30包含基底50和突出高於基底50的鰭片64。在鰭片64的兩側上形成隔離區62，鰭片64突出高於隔離區62。閘極介電質66沿著鰭片64的側壁且在鰭片64的頂表面上方，以及閘極68在閘極介電質66上方。源極/汲極區80在鰭片64中且在閘極介電質66和閘極68的兩側上。第1圖進一步繪示在後續圖式中使用的參考剖面。剖面B-B沿著鰭式場效電晶體30的閘極68的縱軸延伸。剖面A-A垂直於剖面B-B，並沿著鰭片64的縱軸，並在例如源極/汲極區80之間的電流的方向上。剖面C-C平行於剖面B-B，並跨過源極/汲極區80。為了清楚說明，後續圖式參考這些參考剖面。
第2～6、7A和7B圖根據一實施例繪示鰭式場效電晶體裝置100在製造過程的不同階段的各種示意圖（例如剖面示意圖、上視圖）。鰭式場效電晶體裝置100類似於第1圖中的鰭式場效電晶體30，但具有多個鰭片和多個閘極結構。第2～5圖繪示沿著剖面B-B的鰭式場效電晶體裝置100的剖面示意圖。第6、7A、8和9圖繪示沿著剖面A-A的鰭式場效電晶體裝置100的剖面示意圖。第7B圖繪示第7A圖之鰭式場效電晶體裝置100的上視圖，而第7C和7D圖繪示第7A圖之鰭式場效電晶體裝置100的各種實施例剖面示意圖，但沿著剖面C-C。第10～18圖繪示沿著剖面B-B（見第7B圖）的鰭式場效電晶體裝置100的剖面示意圖。第19、20和21圖分別繪示沿著剖面D-D、E-E和F-F（見第7B圖）之鰭式場效電晶體裝置100的剖面示意圖。第22、23和24圖分別繪示沿著剖面D-D、E-E和F-F之鰭式場效電晶體裝置100的剖面示意圖。
第2圖繪示基底50的剖面示意圖。基底50可以是半導體基底，例如塊體（bulk）半導體、絕緣體上覆半導體（semiconductor-on-insulator，SOI）基底或類似的基底，其可以被摻雜（例如以P型或N型摻質）或不摻雜。基底50可以是晶圓，例如矽晶圓。通常而言，絕緣體上覆半導體基底包含形成於絕緣層上的半導體材料層的一層。舉例來說，絕緣層可以是埋層氧化物（buried oxide，BOX）層、氧化矽層或類似的膜層。在通常是矽基底或玻璃基底的基底上提供絕緣層。也可以使用其他基底，例如多層基底或漸變基底。在一些實施例中，基底50的半導體材料可以包含矽；鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或前述之組合。
參照第3圖，使用例如光學微影和蝕刻技術來將第2圖所示之基底50圖案化。舉例來說，在基底50上方形成遮罩層，例如墊氧化物層52和上覆的墊氮化物層56。墊氧化物層52可以是包含例如使用熱氧化製程所形成之氧化矽的薄膜。墊氧化物層52可以作為基底50與上覆的墊氮化物層56之間的黏著層。在一些實施例中，作為範例，墊氮化物層56由氮化矽、氮氧化矽、氮碳化矽、類似的材料或前述之組合形成，並且可以使用低壓化學氣相沉積（low-pressure chemical vapor deposition，LPCVD）或電漿輔助化學氣相沉積（plasma enhanced chemical vapor deposition，PECVD）形成。
可以使用光學微影技術將遮罩層圖案化。通常而言，光學微影技術利用光阻材料，光阻材料被沉積、照射（曝光）並顯影以移除光阻材料的一部分。剩餘的光阻材料保護下方的材料（在此範例中例如為遮罩層）不受到例如蝕刻的後續製程步驟的影響。在此範例中，光阻材料用於將墊氧化物層52和墊氮化物層56圖案化以形成圖案化的遮罩58，如第3圖所示。
圖案化的遮罩58隨後用於將基底50的露出部分圖案化以形成溝槽61，藉此在相鄰溝槽61之間界定半導體鰭片64（例如64A、64B和64C），如第3圖所示。為了簡化，半導體鰭片64A、64B和64C可以統稱為半導體鰭片64，並且半導體鰭片64A、64B和64C中的每一個可以稱為半導體鰭片64。在一些實施例中，藉由使用例如反應離子蝕刻（reactive ion etch，RIE）、中性束蝕刻（neutral beam etch，NBE）、類似的製程或前述之組合，在基底50中蝕刻出溝槽來形成半導體鰭片64。蝕刻可以是非等向性的。在一些實施例中，溝槽61可以是彼此平行且相對於彼此緊密間隔的條狀物（從頂部看）。在一些實施例中，溝槽61可以是連續的且環繞半導體鰭片64。半導體鰭片64在下文中也可以被稱為鰭片64。
可以藉由任何合適的方法將鰭片64圖案化。舉例來說，鰭片64的圖案化可以使用一或多種光學微影製程，包含雙重圖案化或多重圖案化製程。通常而言，雙重圖案化或多重圖案化製程結合光學微影和自對準製程，藉此允許產生的圖案的例如節距（pitches）小於使用單一、直接光學微影製程可獲得的圖案的節距。舉例來說，在一實施例中，在基底上方形成犧牲層，並使用光學微影製程將犧牲層圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔物。然後移除犧牲層，接著可以使用剩餘的間隔物或心軸（mandrels）將鰭片圖案化。
第4圖繪示在相鄰鰭片64之間形成絕緣材料以形成隔離區62。絕緣材料可以是氧化物（例如氧化矽）、氮化物、類似的材料或前述之組合，並且絕緣材料的形成可以藉由高密度電漿化學氣相沉積（high density plasma chemical vapor deposition，HDP-CVD）、可流動式化學氣相沉積（flowable chemical vapor deposition，FCVD）（例如在遠距電漿系統中的以化學氣相沉積（chemical vapor deposition，CVD）為主的材料沉積，以及後固化以使其轉化為另一種材料，例如氧化物）、類似的方法或前述之組合。可以使用其他絕緣材料及/或其他形成製程。在繪示的實施例中，絕緣材料是由可流動式化學氣相沉積製程所形成的氧化矽。一旦形成絕緣材料，就可以進行退火製程。例如化學機械研磨（chemical mechanical polish，CMP）的平坦化製程可以移除任何多餘的絕緣材料並形成隔離區62的頂表面與半導體鰭片64的頂表面共平面（未繪示）。也可以藉由平坦化製程移除圖案化的遮罩58（見第3圖）。
在一些實施例中，隔離區62包含襯層（liner），例如襯氧化物（未繪示），位於隔離區62與基底50/半導體鰭片64之間的界面上。在一些實施例中，形成襯氧化物以降低基底50與隔離區62之間的界面處的晶體缺陷。類似地，襯氧化物也可用於降低半導體鰭片64與隔離區62之間的界面處的晶體缺陷。襯氧化物（例如氧化矽）可以是經由熱氧化基底50的表面層所形成之熱氧化物，但也可以使用其他合適的方法來形成襯氧化物。
接下來，凹蝕隔離區62以形成淺溝槽隔離（shallow trench isolation，STI）區62。凹蝕隔離區62使得半導體鰭片64的上部從相鄰的淺溝槽隔離區62之間突出。淺溝槽隔離區62的頂表面可以具有平坦表面（如圖所示）、凸表面、凹表面（例如碟狀（dishing））或前述之組合。可以藉由適當的蝕刻將淺溝槽隔離區62的頂表面形成為平坦的、凸的及/或凹的。淺溝槽隔離區62的凹蝕可以使用合適的蝕刻製程，例如對隔離區62的材料具有選擇性的蝕刻製程。舉例來說，可以進行使用稀釋的氫氟酸（dilute hydrofluoric，dHF）的濕式蝕刻或乾式蝕刻以凹蝕隔離區62。
第2圖至第4圖繪示形成鰭片64的實施例，但可以用各種不同的製程形成鰭片。舉例來說，基底50的頂部可以由合適的材料取代，例如適合於要形成的半導體裝置的預期類型（例如N型或P型）的磊晶材料。之後，將在頂部具有磊晶材料的基底50圖案化，以形成包含磊晶材料的半導體鰭片64。
作為另一範例，可以在基底的頂表面上方形成介電層；可以蝕刻出穿過介電層的溝槽；可以在溝槽中磊晶成長同質磊晶（homoepitaxial）結構；以及可以凹蝕介電層，使得同質磊晶結構從介電層突出以形成鰭片。
作為又另一範例，可以在基底的頂表面上方形成介電層；可以蝕刻出穿過介電層的溝槽；可以使用不同於基底的材料，在溝槽中磊晶成長異質磊晶（heteroepitaxial）結構；以及可以凹蝕介電層，使得異質磊晶結構從介電層突出以形成鰭片。
在成長磊晶材料或磊晶結構（例如異質磊晶結構或同質磊晶結構）的實施例中，可以在成長期間原位（in situ）摻雜成長的材料，其可以免除先前和後續的佈植，但可以一起使用原位和佈植摻雜。更進一步，在N型金屬氧化物半導體場效電晶體（NMOS）區中磊晶成長的材料不同於P型金屬氧化物半導體場效電晶體（PMOS）區中的材料可以是有利的。在不同實施例中，鰭片64可以包含矽鍺（Six Ge1-x ，其中x可以介於0至1）、碳化矽、純或大致上純的鍺、III-V族化合物半導體、II-VI化合物半導體或類似的材料。舉例來說，用於形成III-V族化合物半導體的可用材料包含但不限於InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP和類似的材料。
第5圖繪示在半導體鰭片64上方形成虛設閘極結構75。在一些實施例中，虛設閘極結構75包含閘極介電質66和閘極68。可以在虛設閘極結構75上方形成遮罩70。為了形成虛設閘極結構75，在半導體鰭片64上形成介電層。介電層可以是例如氧化矽、氮化矽、前述之多層結構或類似的材料，並且可以被沉積或熱成長。
在介電層上方形成閘極層，並且在閘極層上方形成遮罩層。可以在介電層上方沉積閘極層，然後例如藉由化學機械研磨將閘極層平坦化。可以在閘極層上方沉積遮罩層。閘極層可以由例如多晶矽形成，但也可以使用其他材料。遮罩層可以由例如氮化矽或類似的材料形成。
在形成層（例如介電層、閘極層和遮罩層）之後，可以使用合適的光學微影和蝕刻技術來將遮罩層圖案化以形成遮罩70。然後，可以藉由合適的蝕刻技術來將遮罩70的圖案轉移到閘極層和介電層，以分別形成閘極68和閘極介電質66。閘極68和閘極介電質66覆蓋半導體鰭片64的相應的通道區。閘極68的長度方向也可以大致垂直於相應的半導體鰭片64的長度方向。
在第5圖的範例中，閘極介電質66顯示為形成於鰭片64上方（例如鰭片64的頂表面和側壁上方）和淺溝槽隔離區62上方。在其他實施例中，閘極介電質66的形成可以藉由例如鰭片64的材料的熱氧化，因此可以形成於鰭片64上方而非形成於淺溝槽隔離區62上方。這些和其他變化完全意圖包含在本發明實施例的範圍內。
第6、7A、8和9圖繪示沿著剖面A-A（沿著鰭片64的縱軸）之鰭式場效電晶體裝置100的進一步製程的剖面示意圖。第7B圖繪示第7A圖之鰭式場效電晶體裝置100的上視圖。第7C和7D圖繪示第7A圖之鰭式場效電晶體裝置100的各種實施例剖面示意圖，但沿著剖面C-C。注意，在第6、7A、7B和8圖中，在鰭片64上方形成三個虛設閘極結構75（例如75A、75B和75C）。本技術領域中具有通常知識者將理解可以在鰭片64上方形成多於或少於三個虛設閘極結構，這些和其他變化完全意圖包含在本發明實施例的範圍內。
如第6圖所示，在鰭片64中形成輕摻雜汲極（lightly doped drain，LDD）區65。輕摻雜汲極區65的形成可以藉由電漿摻雜製程。電漿摻雜製程可以包含形成並圖案化例如光阻的遮罩，以覆蓋鰭式場效電晶體的區域，這些區域受到保護而不被電漿摻雜製程影響。電漿摻雜製程可以在鰭片64中佈植N型或P型雜質以形成輕摻雜汲極區65。舉例來說，可以在鰭片64中佈植例如硼的P型雜質以形成用於P型裝置的輕摻雜汲極區65。作為另一範例，可以在鰭片64中佈植例如磷的N型雜質以形成用於N型裝置的輕摻雜汲極區65。在一些實施例中，輕摻雜汲極區65抵接（abut）鰭式場效電晶體裝置100的通道區。輕摻雜汲極區65的一部分可以在閘極68下方延伸並進入鰭式場效電晶體裝置100的通道區。第6圖繪示輕摻雜汲極區65的非限制性範例。輕摻雜汲極區65的其他配置、形狀和形成方法也是可能的，並且完全意圖包含在本發明實施例的範圍內。舉例來說，可以在形成閘極間隔物76之後形成輕摻雜汲極區65。在一些實施例中，省略輕摻雜汲極區65。
繼續參照第6圖，在形成輕摻雜汲極區65之後，在閘極結構上形成閘極間隔物76。閘極間隔物76可以包含第一閘極間隔物72和第二閘極間隔物74。舉例來說，第一閘極間隔物72可以是閘極密封間隔物並形成於閘極68的兩側壁上以及閘極介電質66的兩側壁上。第二閘極間隔物74形成於第一閘極間隔物72上。第一閘極間隔物72可以由氮化矽、氮氧化矽、碳化矽、氮碳化矽、類似的材料或前述之組合形成，並且可以使用例如熱氧化、化學氣相沉積（CVD）或其他合適的沉積製程來形成。第二閘極間隔物74可以使用適當的沉積方法由氮化矽、氮碳化矽、前述之組合或類似的材料形成。
在例示性實施例中，閘極間隔物76的形成藉由先在鰭式場效電晶體裝置100上方順應性地沉積第一閘極間隔層，然後在沉積的第一閘極間隔層上方順應性地沉積第二閘極間隔層。接下來，進行非等向性蝕刻製程（例如乾式蝕刻製程）以移除設置在鰭式場效電晶體裝置100的上表面（例如遮罩70的上表面）上的第二閘極間隔層的第一部分，同時保留沿著虛設閘極結構75的側壁設置的第二閘極間隔層的第二部分。在非等向性蝕刻製程之後留下的第二閘極間隔層的第二部分形成第二閘極間隔物74。非等向性蝕刻製程也移除設置於第二閘極間隔物74的側壁的外側的第一閘極間隔層，並且第一閘極間隔層的剩餘部分形成第一閘極間隔物72。
如第6圖所示之閘極間隔物76的形狀和形成方法僅是非限制性範例，並且其他形狀和形成方法也是可能的。這些和其他變化完全意圖包含在本發明實施例的範圍內。
接下來，如第7A圖所示，形成源極/汲極區80。源極/汲極區80的形成藉由蝕刻鰭片64（例如在輕摻雜汲極區65中）以形成凹槽，並使用合適的方法在凹槽中磊晶成長材料，例如金屬有機化學氣相沉積（metal-organic CVD，MOCVD）、分子束磊晶（molecular beam epitaxy，MBE）、液相磊晶（liquid phase epitaxy，LPE）、氣相磊晶（vapor phase epitaxy，VPE）、選擇性磊晶成長（selective epitaxial growth，SEG）、類似的方法或前述之組合。
如第7A圖所示，磊晶源極/汲極區80可以具有從鰭片64的相應表面突起的表面（例如突出高於鰭片64的非凹陷部分），並且可以具有刻面（facets）。相鄰鰭片64的源極/汲極區80可以合併以形成連續的磊晶源極/汲極區80（見第7C圖）。在一些實施例中，用於相鄰鰭片64的源極/汲極區80不合併在一起，而是保持分開的源極/汲極區80（見第7D圖）。第7C和7D圖也繪示沿著鰭片64的兩側壁的間隔物76’，間隔物76’可以具有與閘極間隔物76相同或相似的結構，並且可以在與閘極間隔物76相同的製程步驟中形成。
可以用摻質佈植磊晶源極/汲極區80以形成源極/汲極區80，隨後進行退火製程。佈植製程可以包含形成並圖案化例如光阻的遮罩，以覆蓋鰭式場效電晶體的區域，這些區域受到保護而不被佈植製程影響。源極/汲極區80可以具有在約1E19 cm-3 至約1E21 cm-3 的範圍的雜質（例如摻質）濃度。可以將例如硼或銦的P型雜質佈植到P型電晶體的源極/汲極區80中。可以將例如磷或砷化物的N型雜質佈植到N型電晶體的源極/汲極區80中。在一些實施例中，可以在成長期間原位摻雜磊晶源極/汲極區。
第7B圖繪示第7A圖之鰭式場效電晶體裝置100的上視圖。在第7B圖中繪示三個鰭片64（例如64A、64B和64C），在鰭片64上方形成三個虛設閘極結構75（例如75A、75B和75C）。為了簡化，第7B圖並未繪示鰭式場效電晶體裝置100的所有部件。舉例來說，未繪示閘極間隔物76和源極/汲極區80。第7B圖也繪示與剖面A-A平行的剖面D-D、E-E和F-F，並分別沿著鰭片64A、64B和64C切割虛設閘極結構75C。第7B圖進一步繪示與剖面A-A平行的剖面D2-D2和D3-D3，並分別沿著鰭片64A切割虛設閘極結構75B和75A。
接下來，在第8圖中，在基底50上方和虛設閘極結構75（例如75A、75B、75C）上方形成第一層間介電質（interlayer dielectric，ILD）90。在一些實施例中，第一層間介電質90由介電材料形成，例如氧化矽、磷矽酸鹽玻璃（phosphosilicate glass，PSG）、硼矽酸鹽玻璃（borosilicate glass，BSG）、摻雜硼的磷矽酸鹽玻璃（boron-doped phosphosilicate Glass，BPSG）、未摻雜的矽酸鹽玻璃（undoped silicate glass，USG）或類似的材料，並且可以藉由任何合適的方法沉積，例如化學氣相沉積、電漿輔助化學氣相沉積或可流動式化學氣相沉積。可以進行例如化學機械研磨製程的平坦化製程以移除遮罩70（見第7A圖）。在平坦化製程之後，第一層間介電質90的頂表面與閘極68的頂表面齊平，如第8圖所示。
隨後進行實施例的閘極後製（gate-last）製程（有時稱為取代閘極製程），以用主動閘極結構（也可以稱為取代閘極或金屬閘極）取代每個虛設閘極結構75。因此，在閘極後製製程中，閘極68和閘極介電質66被認為是虛設閘極結構。
參照第9圖，在第一層間介電質90中移除虛設閘極結構75A、75B和75C以分別形成凹槽69A、69B和69C。為了簡化，凹槽69A、69B和69C可以統稱為凹槽69，並且凹槽69A、69B和69C中的每一個可以被稱為凹槽69。根據一些實施例，在蝕刻步驟中移除閘極68和在閘極68的正下方的閘極介電質66，使得在閘極間隔物76之間形成凹槽69（例如69A、69B和69C）。每個凹槽69暴露出相應鰭片64的通道區。在虛設閘極移除期間，當蝕刻虛設閘極68時，虛設閘極介電質66可以作為蝕刻停止層。然後可以在移除虛設閘極68之後移除虛設閘極介電質66。由於隨後在凹槽69中形成取代閘極，凹槽69也稱為閘極溝槽69。
接下來，在第10圖中，閘極介電層82順應性地沉積於凹槽69中，例如在鰭片64的頂表面和側壁上以及在閘極間隔物76的側壁上。閘極介電層82也可以形成於第一層間介電質90的頂表面上。根據一些實施例，閘極介電層82包含氧化矽、氮化矽或前述之多層結構。在其他實施例中，閘極介電層82包含高介電常數介電材料，並且在這些實施例中，閘極介電層82可以具有大於約7.0的介電常數值，並且可以包含金屬氧化物或Hf、Al、Zr、La、Mg、Ba、Ti、Pb及前述之組合的矽化物。閘極介電層82的形成方法可以包含分子束沉積（molecular beam deposition，MBD）、原子層沉積（atomic layer deposition，ALD）、電漿輔助化學氣相沉積和類似的方法。
在形成閘極介電層82之後，在閘極介電層82上方形成（例如順應性地）P型功函數層84。例示性P型功函數金屬包含TiN、TaN、Ru、Mo、Al、WN、ZrSi2 、MoSi2 、TaSi2 、NiSi2 、WN、其他合適的P型功函數材料或前述之組合。在所示之實施例中，P型功函數層84由含鈦材料形成，例如氮化鈦（TiN）或鈦（Ti）。P型功函數層84的厚度為約10埃至約30埃。功函數值與功函數層的材料組成有關，因此選擇功函數層的材料以調節其功函數值，使得在要形成的裝置中實現目標臨界電壓Vt。可以藉由化學氣相沉積、物理氣相沉積（physical vapor deposition，PVD）、原子層沉積或其他合適的製程來沉積功函數層。
接下來，在第11圖中，在第10圖的鰭式場效電晶體裝置100上方形成包含底部抗反射塗（bottom anti-reflective coating，BARC）層86和頂部光阻88的光阻。光阻可以另外包含中間層（未繪示）。如第11圖所示，在形成光阻之後，光阻填充鰭片64之間的空間。接著，將頂部光阻88圖案化以形成開口71，開口71位於鰭片64B的一部分（例如右側部分）上方（例如正上方）和鰭片64C上方。在一實施例中，藉由使頂部光阻88經由例如光罩（reticle）暴露於圖案化的能量源（例如光）來圖案化頂部光阻88。能量的衝擊會在受圖案化能量源影響的感光材料的那些部分中引起化學反應，藉此改變光阻的曝光部分的物理性質，使得頂部光阻88的曝光部分的物理性質與頂部光阻88的未曝光部分的物理性質不同。然後，可以用例如顯影劑使頂部光阻88顯影，以將頂部光阻88的曝光部分與頂部光阻88的未曝光部分分離。
接下來，在第12圖中，使用例如等向性蝕刻製程（例如電漿蝕刻製程）將頂部光阻88的圖案向基底50延伸並轉移到底部抗反射塗層86，使得在開口71下方的P型功函數層84的一部分暴露出來。也可以藉由非等向性蝕刻製程移除頂部光阻88。
接下來，進行濕式蝕刻製程81以選擇性地移除P型功函數層84的露出部分。濕式蝕刻製程81使用對P型功函數層84具有選擇性（例如具有較高的蝕刻速率）的第一蝕刻化學物質W1。在一些實施例中，第一蝕刻化學物質W1包含蝕刻劑和氧化劑。在一實施例中，蝕刻劑是酸，例如氯化氫（HCl）、磷酸（H3 PO4 ）或類似的材料。在另一實施例中，蝕刻劑是鹼，例如氫氧化銨（NH4 OH）。在第一蝕刻化學物質W1中使用的氧化劑可以是例如過氧化氫（H2 O2 ）。在一些實施例中，將蝕刻劑（例如鹼或酸）和氧化劑在水溶液中（例如在去離子水（DIW）中）混合，以形成第一蝕刻化學物質W1。第一蝕刻化學物質W1中的蝕刻劑和氧化劑的濃度（例如體積濃度）高於約1%，例如在約1%和約10%之間。濕式蝕刻製程81可以在約40°C至約70°C的溫度下進行，並且持續時間為約1分鐘至約5分鐘。由於濕式蝕刻製程81的蝕刻選擇性，P型功函數層84的露出部分被移除（見第13圖），而大致上不侵蝕下方的閘極介電層82。
接下來，在第13圖中，使用例如灰化（ashing）的合適移除方法來移除底部抗反射塗層86。暴露出P型功函數層84的剩餘部分，這些剩餘部分設置於鰭片64A上方和鰭片64B的一部分（例如左側部分）上方。也暴露出在鰭片64B的右側部分上方和鰭片64C上方的閘極介電層82的一部分。
接下來，在第14圖中，在第13圖的鰭式場效電晶體裝置100上方順應性地形成P型功函數層83。在第14圖的範例中，P型功函數層83在P型功函數層84（的剩餘部分）和閘極介電層82的露出部分上方並與其接觸。P型功函數層83由與P型功函數層84的P型功函數材料不同的P型功函數材料形成。在所示之實施例中，P型功函數層83由含鎢材料形成，例如鎢、氮化鎢、碳化鎢或氧化鎢，並且可以藉由合適的沉積方法形成，例如化學氣相沉積、物理氣相沉積、原子層沉積或類似的方法。P型功函數層83的厚度可以為約10埃至約30埃。
接下來，在第13圖的鰭式場效電晶體裝置100上方形成包含底部抗反射塗（BARC）層86和頂部光阻88的光阻。光阻可以另外包含中間層（未繪示）。在形成光阻之後，光阻填充鰭片64之間的空間，如第14圖所示。接著，將頂部光阻88圖案化以形成開口73，開口73位於鰭片64B的一部分（例如右側部分）上方（例如正上方）和鰭片64A上方。
接下來，在第15圖中，使用例如等向性蝕刻製程（例如電漿蝕刻製程）將頂部光阻88的圖案向基底50延伸並轉移到底部抗反射塗層86，使得在開口73下方的P型功函數層83暴露出來。也可以藉由非等向性蝕刻製程移除頂部光阻88。
接下來，在第16圖中，進行濕式蝕刻製程111以選擇性地移除P型功函數層83的露出部分。濕式蝕刻製程使用對P型功函數層83具有選擇性的第二蝕刻化學物質W2。在一些實施例中，第二蝕刻化學物質W2包含蝕刻劑和氧化劑。在一實施例中，蝕刻劑是酸，例如氯化氫（HCl）、磷酸（H3 PO4 ）、碳酸氫鹽或類似的材料。在第二蝕刻化學物質W2中使用的氧化劑可以是例如臭氧（O3 ）。在一些實施例中，將蝕刻劑（例如酸）和氧化劑在水溶液中（例如在去離子水（DIW）中）混合，以形成第二蝕刻化學物質W2。第二蝕刻化學物質W2中的蝕刻劑和氧化劑的濃度（例如體積濃度）高於約1%，例如在約1%和約10%之間。濕式蝕刻製程111可以在室溫下進行，並且持續時間為約1分鐘至約5分鐘。由於濕式蝕刻製程111的蝕刻選擇性，P型功函數層83的露出部分被移除，而大致上不侵蝕下方的閘極介電層82。
接下來，在第17圖中，使用例如灰化的合適移除方法移除底部抗反射塗層86。P型功函數層84和83（的剩餘部分）沿著閘極介電層82延伸並接​​觸閘極介電層82。在第17圖的範例中，P型功函數層84沿著鰭片64A的側壁和上表面、沿著鰭片64B的左側壁、以及沿著鰭片68B的上表面的左側部分延伸。P型功函數層83沿著鰭片64C的側壁和上表面、沿著鰭片64B的右側壁、以及沿著鰭片68B的上表面的右側部分延伸。
接下來，在第18圖中，N型功函數層85順應性地形成於P型功函數層84和83上方並與其接觸（例如物理接觸）。例示性N型功函數金屬包含Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他合適的N型功函數材料或前述之組合。在所示之實施例中，N型功函數層85由含鋁材料形成，例如鋁、碳化鋁或氮化鋁，並由合適的形成方法形成，例如物理氣相沉積、化學氣相沉積、原子層沉積或類似的方法。舉例來說，N型功函數層85的厚度可以為約10埃至約30埃。
接下來，在N型功函數層85上方順應性地形成膠層87。膠層87可以用作N型功函數層85與隨後形成的導電材料93之間的黏著層。膠層87可以使用任何合適的形成方法由例如鈦、氮化鈦或氮化鉭的合適材料形成。在一些實施例中，省略膠層87。
接下來，在N型功函數層85上方以及如果形成的膠層87上方形成導電材料93。導電材料93（也可以稱為填充金屬）填充凹槽69（例如見第9圖中的69A、69B和69C）並形成金屬閘極的閘極電極。在一實施例中，導電材料93是鎢，但也可以使用其他合適的導電材料，例如鈷、金、銅、鋁、前述之組合或類似的材料。可以使用例如鍍覆、化學氣相沉積、物理氣相沉積、原子層沉積或類似的製程之合適的形成方法來形成導電材料93。
在一些實施例中，進行切割金屬閘極製程以切割導電材料93和各種下層（例如87、85、84、83和82），以分別在鰭片64A、64B和64C上方形成分開的金屬閘極97A、97B和97C。為了簡化，金屬閘極97A、97B和97C可以統稱為金屬閘極97，並且金屬閘極97A、97B和97C中的每一個可以被稱為金屬閘極97。在例示性切割金屬閘極製程中，在相鄰的鰭片64之間形成開口（例如通孔），這些開口切割跨過導電材料93（例如在上視圖中），並在第18圖的剖面示意圖中從導電材料93延伸至淺溝槽隔離區62。在開口中形成介電材料（例如氮化矽、氧化矽或類似的材料），以形成介電質切割圖案107，其切割導電材料93和各種下層（例如87、85、84、83和82）以形成分開的金屬閘極97A、97B和97C。
在第18圖的範例中，金屬閘極97A具有沿著鰭片64A的側壁和上表面延伸的P型功函數層84，以及在P型功函數層84上方的N型功函數層85。金屬閘極97C具有沿著鰭片64C的側壁和上表面延伸的P型功函數層83，以及在P型功函數層83上方的N型功函數層85。金屬閘極97B具有沿著閘極介電層82延伸並與其接觸的P型功函數層84/83，並且在P型功函數層84/83上方具有N型功函數層85。具體而言，金屬閘極97B具有沿著鰭片64B的第一側壁（例如第18圖中的左側壁）並沿著鰭片64B的上表面的第一部分（例如第18圖中的左側部分）延伸的P型功函數層84。另外，金屬閘極97B具有沿著鰭片64B的第二側壁（例如第18圖中的右側壁）並沿著鰭片64B的上表面的第二部分（例如第18圖中的右側部分）延伸的P型功函數層83。金屬閘極中的各種功函數層統稱為功函數層堆疊。由於P型功函數層84/83的混合，金屬閘極97B被稱為具有混合功函數層堆疊。
本文揭示之實施例允許不同的金屬閘極（例如97A、97B和97C）具有功函數層的不同組合。所揭示之濕式蝕刻製程是高度選擇性的，其允許移除特定的功函數層而不侵蝕金屬閘極中的其他層。這允許對不同金屬閘極中的功函數層進行靈活選擇，進而允許不同金屬閘極具有不同的臨界電壓和效能。
第19圖繪示沿著剖面D-D（見第7B圖）之第18圖的金屬閘極97A的剖面示意圖。第20圖繪示沿著剖面E-E（見第7B圖）之第18圖的金屬閘極97B的剖面示意圖。第21圖繪示沿著剖面F-F（見第7B圖）之第18圖的金屬閘極97C的剖面示意圖。
第19圖繪示金屬閘極97A的各個層（例如82、84、85、87和93）設置於閘極溝槽（例如見第9圖中的69A、69B、69C）中並位於第一層間介電質90的上表面上方。導電材料93填充第19圖中的閘極溝槽的剩餘部分。在一些實施例中，當閘極溝槽太窄時，膠層87在形成之後完全填充閘極溝槽，因此在膠層87的上表面上形成導電材料93。換句話說，在閘極溝槽太窄的一些實施例中，不形成在第19圖中的虛線87A（沿著膠層87的上表面）下方繪示之導電材料93的一部分，而是膠層87填充閘極溝槽的中心部分。對於其他金屬閘極（例如97B、97C），由於閘極溝槽窄而對金屬閘極進行類似的修改是可能的，下文不再贅述。
第20圖繪示在閘極溝槽（例如見第9圖中的69A、69B、69C）中和第一層間介電質90的上表面上方設置金屬閘極97B的各種層（例如82、83、84、85、87和93）。注意，金屬閘極97B具有兩個不同的P型功函數層84和83，P型功函數層84和83沿著閘極介電層82延伸並與其接​​觸。
第21圖繪示在閘極溝槽（例如見第9圖中的69A、69B、69C）中和第一層間介電質90的上表面上方設置金屬閘極97C的各種層（例如82、83、85、87和93）。金屬閘極97C的P型功函數層83不同於金屬閘極97A的P型功函數層84。
第22圖、第23圖和第24圖分別繪示在額外製程之後的第19圖、第20圖和第21圖中繪示的鰭式場效電晶體裝置100的剖面示意圖。具體而言，進行例如化學機械研磨的平坦化製程以移除設置在第一層間介電質90的上表面上方的金屬閘極97的多餘部分。接下來，在第一層間介電質90上方形成第二層間介電質92，並形成接觸件102（也稱為接觸插塞），其電耦合至下方的導電部件（例如源極/汲極區80或金屬閘極97）。下文討論細節。
參照第22圖、第23圖和第24圖，在第一層間介電質90上方形成第二層間介電質92。在一實施例中，第二層間介電質92是藉由可流動式化學氣相沉積方法所形成的可流動膜。在一些實施例中，第二層間介電質92由介電材料形成，例如磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃或類似的材料，並可以藉由任何合適的方法來沉積，例如化學氣相沉積和電漿輔助化學氣相沉積。
接下來，形成穿過第二層間介電質92的接觸開口以暴露出金屬閘極97（例如97A、97B、97C）。也形成穿過第一層間介電質90和第二層間介電質92以暴露出源極/汲極區80的接觸開口。可以使用光學微影和蝕刻來形成接觸開口。
在形成接觸開口之後，在源極/汲極區80上方形成矽化物區95。在一些實施例中，矽化物區95的形成藉由先在源極/汲極區80的露出部分上方沉積能夠與半導體材料（例如矽、鍺）反應的金屬以形成矽化物或鍺化物區，例如鎳、鈷、鈦、鉭、鉑、鎢、其他貴金屬、其他難熔金屬、稀土金屬或前述之合金，然後進行熱退火製程以形成矽化物區95。然後，例如藉由蝕刻製程移除沉積的金屬的未反應部分。雖然區域95被稱為矽化物區，但是區域95也可以是鍺化物區或矽鍺化物區（例如包含矽化物和鍺化物的區域）。
接下來，在接觸開口中形成接觸件102（例如102A或102B）。在所示之實施例中，每個接觸件102包含阻障層101、晶種層103和導電材料105，並電耦合到下方的導電部件（例如金屬閘極97或矽化物區95）。電耦合到金屬閘極97的接觸件102A可以被稱為閘極接觸件，而電耦合到矽化物區95的接觸件102B可以被稱為源極/汲極接觸件。
在一些實施例中，沿著接觸開口的側壁和底部順應性地形成阻障層101。阻障層101可以包含導電材料，例如氮化鈦，但可以替代地使用其他材料，例如氮化鉭、鈦、鉭或類似的材料。阻障層101的形成可以使用化學氣相沉積製程，例如電漿輔助化學氣相沉積。然而，可以替代地使用其他替代方法，例如濺鍍（sputtering）、金屬有機化學氣相沉積（MOCVD）或原子層沉積。
接下來，在阻障層101上方順應性地形成晶種層103。晶種層103可以包含銅、鈦、鉭、氮化鈦、氮化鉭、類似的材料或前述之組合，並且可以藉由原子層沉積、濺鍍、物理氣相沉積或類似的製程來沉積。在一些實施例中，晶種層是金屬層，其可以是單層或包含由不同材料形成的多個子層的複合層。舉例來說，晶種層103可以包含鈦層及在鈦層上方的銅層。
接下來，導電材料105沉積於晶種層103上方並填充接觸開口的剩餘部分。導電材料105可以由含金屬材料製成，例如金、鋁、鎢、鈷、前述之組合或前述之多層結構，並且可以藉由例如電鍍、無電電鍍或其他合適的方法來形成。在形成導電材料105之後，可以進行例如化學機械研磨的平坦化製程以移除阻障層101、晶種層103和導電材料105的多餘部分，這些多餘部分在第二層間介電質92的頂表面上方。因此，阻障層101、晶種層103和導電材料105的所得到的剩餘部分形成所得到的鰭式場效電晶體裝置100的接觸件102。
對所揭示之實施例的變化是可能的，並且完全意圖包含在本發明實施例的範圍內。舉例來說，在第18圖的範例中，P型功函數層84的側壁84S在鰭片64B的上表面處鄰接（例如物理接觸或連接）P型功函數層83的側壁83S。然而，由於製程變異及/或光學微影製程的不準確性（例如用於形成圖案化的頂部光阻88），P型功函數層84/83連接的位置及/或在P型功函數層84/83連接的位置處的P型功函數層84/83的形狀可以不同於第18圖（和第20圖）的範例。下文討論各種替代實施例。
在一實施例中，第28A和28B圖沿著不同剖面繪示鰭式場效電晶體裝置100A在製造階段的剖面示意圖。為了簡化，僅繪示在鰭片64周圍的鰭式場效電晶體裝置100A的部分。另外，可以簡化某些部件的細節，例如閘極間隔物76。第25A圖所示之鰭式場效電晶體裝置100A類似於第18圖所示之鰭式場效電晶體裝置100。第25B圖繪示第25A圖所示之金屬閘極97A、97B和97C的閘極溝槽的相應剖面示意圖。
在第25A和25B圖的實施例中，在P型功函數層84和83鄰接的位置處，P型功函數層83的一部分在P型功函數層84的上表面84U上方延伸。結果，P型功函數層83的第一側壁83S1與P型功函數層84的側壁物理接觸，並且P型功函數層83的第二側壁83S2設置於P型功函數層84的上表面84U之上。
在一實施例中，第26A和26B圖沿著不同剖面繪示鰭式場效電晶體裝置100B在製造階段的剖面示意圖。第26A和26B圖的實施例類似於第25A和25B圖的實施例。然而，P型功函數層83和84在鰭片64B的上表面上方不互相連接，並且P型功函數層83和84之間存在間隙。結果，N型功函數層85的一部分填充間隙，並與閘極介電層82和P型功函數層83/84的各個側壁物理接觸。
在一實施例中，第27A和27B圖沿著不同剖面繪示鰭式場效電晶體裝置100C在製造階段的剖面示意圖。第27A和27B圖的實施例類似於第25A和25B圖的實施例。然而，如第27A圖所示，P型功函數層83沿著鰭片64B的第一側壁（例如右側壁）和上表面延伸，而P型功函數層84沿著鰭片64B的第二側壁（例如左側壁）延伸但不沿著鰭片64B的上表面。
在一實施例中，第28A和28B圖沿著不同剖面繪示鰭式場效電晶體裝置100D在製造階段的剖面示意圖。第28A和28B圖的實施例類似於第25A和25B圖的實施例。然而，如第28A圖所示，P型功函數層83沿著鰭片64B的第一側壁（例如右側壁）、上表面和第二側壁（例如左側壁）的上部延伸，而P型功函數層84沿著鰭片64B的第二側壁的下部延伸但不沿著鰭片64B的上表面。因此，在靠近鰭片64B的第二側壁的位置處，P型功函數層84鄰接P型功函數層83。
在一實施例中，第29A和29B圖沿著不同剖面繪示鰭式場效電晶體裝置100E在製造階段的剖面示意圖。第29A和29B圖的實施例類似於第28A和28B圖的實施例。然而，與第28A和28B圖的實施例不同，在靠近鰭片64B的第二側壁的位置處，P型功函數層84不鄰接P型功函數層83。取而代之，P型功函數層83和84之間存在間隙，結果，N型功函數層85在靠近鰭片64B的第二側壁（例如第29A圖中的左側壁）的位置處填充間隙。
在一實施例中，第30A和30B圖沿著不同剖面繪示鰭式場效電晶體裝置100F在製造階段的剖面示意圖。第30A圖的實施例類似於第18圖的實施例。第30B圖繪示第30A圖的鰭式場效電晶體裝置的閘極溝槽的實施例剖面示意圖。在第30A和30B圖中，在形成P型功函數層84/83之前，在閘極介電層82上順應性地形成膜層89。在一些實施例中，膜層89是P功函數層或阻障層，並且由含鉭材料（例如鉭或氮化鉭）或含鈦材料（例如氮化鈦）形成。在一些實施例中，膜層89是蝕刻停止層，並且由以矽為主的材料形成，例如氮化矽或氧化矽。膜層89的厚度可以為約10埃至約30埃。可以使用例如化學氣相沉積、物理氣相沉積、原子層沉積或類似的製程之合適的形成方法來形成膜層89。
在一實施例中，第31A和31B圖沿著不同剖面繪示鰭式場效電晶體裝置100G在製造階段的剖面示意圖。第31A圖的實施例類似於第18圖的實施例。第31B圖繪示第31A圖的鰭式場效電晶體裝置的閘極溝槽的實施例剖面示意圖。在第31A和31B圖中，蓋層91直接形成在P型功函數層83上方並與其接觸。蓋層91的側壁分別與P型功函數層83的側壁垂直對準。蓋層91的第一側壁（例如左側壁）和P型功函數層83的第一側壁（例如左側壁）接觸P型功函數層84的相應側壁。蓋層91可以由含矽材料形成，例如氮化矽或矽，並且可以藉由例如原子層沉積之合適方法來形成。蓋層91的厚度為約10埃或更小。
在一實施例中，第32A和32B圖沿著不同剖面繪示鰭式場效電晶體裝置100H在製造階段的剖面示意圖。第32A圖的實施例類似於第18圖的實施例。第32B圖繪示第32A圖的鰭式場效電晶體裝置的閘極溝槽的實施例剖面示意圖。在第32A和32B圖中，在形成N型功函數層85之前，在P型功函數層83/84上方順應性地形成P型功函數層99。在一些實施例中，P型功函數層99由含鈦材料形成，例如鈦或氮化鈦，藉由例如化學氣相沉積或原子層沉積的合適形成方法。P型功函數層99的厚度為約10埃至約30埃。
第33～46圖根據一實施例繪示鰭式場效電晶體裝置200在製造過程的不同階段的各種示意圖。第33圖至第45圖中的每一個繪示三個剖面示意圖，顯示三個閘極溝槽69（例如69A、69B和69C）及/或形成在閘極溝槽中的金屬閘極97（例如97A、97B和97C）。其中，三個剖面示意圖對應同一鰭片中的閘極溝槽的剖面，例如在一實施例中沿著第7B圖中的剖面D3-D3、D2-D2和D-D。然而，取決於鰭式場效電晶體裝置200的設計，第33～45圖中的每一個中的三個剖面示意圖可替代地對應不同鰭片（例如64A、64B和64C）中的閘極溝槽的剖面，例如沿著第7B圖中的剖面D-D、E-E和F-F。以下討論使用的範例是三個剖面圖對應沿著剖面D3-D3、D2-D2和D-D的同一鰭片（例如64A）中的閘極溝槽的剖面。注意，為了簡化，僅繪示鰭式場效電晶體裝置200的閘極溝槽周圍的部分，並且在圖式中簡化某些部件（例如閘極間隔物76）。第46圖繪示第45圖中的金屬閘極97的剖面示意圖，但沿著剖面B-B。
現在參照第33圖，在相應的閘極間隔物76之間的鰭片64中形成閘極溝槽69A、69B和69C。閘極溝槽69A、69B和69C可以依照與例如第2～6、7A、8和9圖中所示之相同或相似的製程形成。接下來，在閘極溝槽69A、69B和69C中、閘極間隔物76的上表面上方以及第一層間介電質90（未繪示於第33圖，例如見第9圖）的上表面上方依序形成（例如順應性地形成）閘極介電層82、膜層89、P型功函數層83和蓋層91。各個層（例如82、89、83和91）的材料和形成方法與以上討論的那些相同或相似，因此不再贅述。
接下來，在第34圖中，在第33圖的鰭式場效電晶體裝置200上方形成包含底部抗反射塗層86和頂部光阻88的光阻。在形成光阻之後，將頂部光阻88圖案化，並藉由例如電漿蝕刻製程的非等向性蝕刻製程將頂部光阻88的圖案轉移到底部抗反射塗層86。在非等向性蝕刻製程之後，蓋層91的一部分（例如閘極溝槽69A中的部分以及沿著閘極溝槽69B的左側壁和左底部的部分）被暴露出來。
接下來，在第35圖中，進行濕式蝕刻製程113以選擇性地移除蓋層91的露出部分以及位於蓋層91的暴露部分正下方的P型功函數層83的部分。在一些實施例中，濕式蝕刻製程113使用蝕刻化學物質W2，其細節討論如上，在此不再贅述。由於蝕刻製程的蝕刻選擇性，濕式蝕刻製程113移除蓋層91的一部分和P型功函數層83的一部分，而大致上不侵蝕下方的膜層89。
接下來，在第36圖中，移除光阻（例如86、88），並且在閘極溝槽69A、69B和69C中順應性地形成P型功函數層84。如第36圖所示，P型功函數層84與膜層89的上表面和蓋層91的上表面物理接觸。
接下來，在第37圖中，在第36圖的鰭式場效電晶體裝置200上方形成包含底部抗反射塗層86和頂部光阻88的圖案化光阻。可以使用光學微影和蝕刻技術將頂部光阻88圖案化。接著，藉由例如電漿蝕刻製程的非等向性蝕刻製程，將頂部光阻88的圖案轉移至底部抗反射塗層86。在非等向性蝕刻製程之後，暴露出在蓋層91上方的P型功函數層84的一部分。
接下來，在第38圖中，進行濕式蝕刻製程115以選擇性地移除P型功函數層84的露出部分。在一些實施例中，濕式蝕刻製程115使用蝕刻化學物質W1，其細節討論如上，在此不再贅述。由於蝕刻製程的蝕刻選擇性，濕式蝕刻製程115移除P型功函數層84的露出部分，而大致上不侵蝕下方的蓋層91。
接下來，在第39圖中，使用合適的方法來移除光阻（例如86、88），例如灰化、蝕刻、化學機械研磨、類似的方法或前述之組合。在移除光阻之後，暴露出P型功函數層84和蓋層91。
接下來，在第40圖中，在蓋層91上方和P型功函數層84上方（例如與其物理接觸）在閘極溝槽69中依序（例如順應性地）形成P型功函數層99和N型功函數層94。在一些實施例中，N型功函數層94由含鋁材料形成，例如鋁、碳化鋁或氮化鋁，並藉由合適的方法形成，例如化學氣相沉積、物理氣相沉積、原子層沉積、類似的製程或前述之組合。注意，相較於N型功函數層85，N型功函數層94中的鋁（Al）的比例（例如原子比）不同於N型功函數層85的鋁（Al）的比例，允許調整所形成的鰭式場效電晶體裝置200的不同電晶體的臨界電壓。
在形成N型功函數層94之後，在N型功函數層94上方形成包含底部抗反射塗層86和頂部光阻88的圖案化光阻。接下來，藉由例如電漿蝕刻製程的非等向性蝕刻製程，將頂部光阻88轉移到底部抗反射塗層86上。在非等向性蝕刻製程之後，N型功函數層94的一部分（例如閘極溝槽69A中的部分以及沿著閘極溝槽69B的左側壁和左底部的部分）被暴露出來。
接下來，在第41圖中，進行濕式蝕刻製程117以選擇性地移除N型功函數層94的露出部分。在一些實施例中，濕式蝕刻製程117使用對N型功函數層94具有選擇性的第四蝕刻化學物質W4。在一些實施例中，第四蝕刻化學物質W4包含蝕刻劑和氧化劑。在一實施例中，蝕刻劑是酸，例如氯化氫（HCl）、磷酸（H3 PO4 ）、碳酸氫鹽或類似的材料。第四蝕刻化學物質W4中使用的氧化劑可以是例如臭氧（O3 ）。在一些實施例中，將蝕刻劑（例如酸）和氧化劑在水溶液中（例如在去離子水中）混合，以形成第四蝕刻化學物質W4。第四蝕刻化學物質W4中的蝕刻劑和氧化劑的濃度（例如體積濃度）高於約1%，例如在約1%和約10%之間。濕式蝕刻製程117可以在室溫下進行，並且持續時間為約1分鐘至約5分鐘。由於濕式蝕刻製程117的蝕刻選擇性，N型功函數層94的露出部分被移除，而大致上不侵蝕下方的P型功函數層99。
接下來，在第42圖中，使用合適的方法移除光阻（例如86、88），例如灰化、蝕刻、化學機械研磨、類似的方法或前述之組合。在移除光阻之後，暴露出P型功函數層99和N型功函數層94。
接下來，在第43圖中，在閘極溝槽69中順應性地形成N型功函數層85，例如在P型功函數層99和N型功函數層94上方並與其接觸。然後，在N型功函數層85上方形成包含底部抗反射塗層86和頂部光阻88的圖案化光阻。可以使用光學微影和蝕刻技術將頂部光阻88圖案化。然後，藉由例如電漿蝕刻製程的非等向性蝕刻製程將頂部光阻88的圖案轉移至底部抗反射塗層86。在非等向性蝕刻製程之後，暴露出設置在N型功函數層94上方的N型功函數層85的部分。
接下來，在第44圖中，進行濕式蝕刻製程119以選擇性地移除N型功函數層85的露出部分。在一些實施例中，濕式蝕刻製程119使用對N型功函數層85具有選擇性的第三蝕刻化學劑W3。在第三實施例中，第三蝕刻化學物質W3包含蝕刻劑和氧化劑。在一實施例中，蝕刻劑是酸，例如氯化氫（HCl）、磷酸（H3 PO4 ）或類似的材料。在另一實施例中，蝕刻劑是鹼，例如氫氧化銨（NH4 OH）。在第三蝕刻化學物質W3中使用的氧化劑可以是例如過氧化氫（H2 O2 ）。在一些實施例中，將蝕刻劑（例如鹼或酸）和氧化劑在水溶液中（例如在去離子水中）混合，以形成第三蝕刻化學物質W3。第三蝕刻化學物質W3中的蝕刻劑和氧化劑的濃度（例如體積濃度）高於約1%，例如在約1%和約10%之間。濕式蝕刻製程119可以在約40°C至約70°C的溫度下進行，並且持續時間為約1分鐘至約5分鐘。由於濕式蝕刻製程119的蝕刻選擇性，N型功函數層85的露出部分被移除，而大致上不侵蝕下方的N型功函數層94。
接下來，在第45圖中，移除光阻（例如86、88）。在閘極溝槽69中順應性地形成膠層87。接著，形成導電材料93以填充閘極溝槽69的剩餘部分。閘極溝槽69A、69B和69C中的各個層分別形成金屬閘極97A、97B和97C。
第46圖繪示第45圖中的金屬閘極97A、97B和97C的剖面示意圖，但沿著剖面B-B。如第45和46圖所示，金屬閘極97A、97B和97C具有不同的結構（例如不同的功函數層）。舉例來說，金屬閘極97A具有第一功函數層堆疊，其包含P型功函數層89、P型功函數層84、P型功函數層99和N型功函數層85。金屬閘極97C具有第二功函數層堆疊，其包含P型功函數層89、P型功函數層83（頂部具有蓋層91）、P型功函數層99和N型功函數層94。金屬閘極97B具有第三功函數層堆疊，其是第一功函數層堆疊和第二功函數層堆疊的混合物。具體而言，第三功函數層堆疊的第一半部（例如左半部）與第一功函數層堆疊相同，並且第三功函數層堆疊的第二半部（例如右半部）是與第二功函數層堆疊相同。因此，金屬閘極97B也稱為具有混合功函數層堆疊。在第45圖和第46圖所示的製程之後，可以進行額外製程，例如形成第二層間介電質92和形成接觸插塞102。在此不討論細節。
對所揭示之實施例的變化是可能的，並且完全一圖包含在本發明實施例的範圍內。舉例來說，鰭式場效電晶體裝置中的鰭片的數量及/或閘極結構的數量可以與繪示的範例不同，而不背離本發明實施例的精神。作為另一範例，雖然閘極溝槽69（例如69A、69B、69C）被繪示為沿著相同的剖面設置於相同的鰭片中，但每個閘極溝槽69可以沿著不同的剖面設置於不同的鰭片中，取決於鰭式場效電晶體裝置的設計。作為又另一範例，可以將不同實施例的鰭式場效電晶體裝置中的P型功函數層改變為N型功函數層，反之亦然，以形成具有不同功函數層堆疊的鰭式場效電晶體裝置。
第47圖根據一些實施例繪示製造半導體結構的方法的流程圖。應理解的是，第47圖所示之實施例方法僅是許多可能的實施例方法的一範例。本技術領域中具有通常知識者將能理解許多改變、取代或修改。舉例來說，可以添加、刪除、替換、重新排列和重複第47圖中所示之各個步驟
參照第47圖，在步驟1010，在第一鰭片、第二鰭片及位於第一鰭片和第二鰭片之間的第三鰭片上方形成虛設閘極結構。在步驟1020，在虛設閘極結構周圍形成介電層。在步驟1030，移除虛設閘極結構以在介電層中形成凹槽，其中凹槽暴露出第一鰭片、第二鰭片和第三鰭片。在步驟1040，在凹槽中形成第一功函數層和第二功函數層，其中第一功函數層沿著第一鰭片的第一側壁和第一上表面延伸，而第二功函數層沿著第二鰭片的第二側壁和第二鰭片的第二上表面延伸，其中第一功函數層沿著第三鰭片的第三側壁和沿著第三鰭片的第三上表面的第一部分延伸，而第二功函數層沿著第三鰭片的第四側壁且沿著第三鰭片的第三上表面的第二部分延伸。在步驟1050，藉由在第一功函數層上方和第二功函數層上方形成導電材料來填充凹槽。
實施例可以達到一些優點。本文揭示之各種濕式蝕刻製程和蝕刻化學物質（例如W1、W2、W3和W4）實現對蝕刻製程的精確控制和優異的蝕刻選擇性。舉例來說，濕式​​蝕刻製程81（見第12圖）選擇性地移除露出的P型功函數層84而不侵蝕下方的閘極介電層82，並且濕式蝕刻製程111（見第16圖）選擇性地移除露出的P型功函數層83而不侵蝕下方的P型功函數層84。這允許獨立地形成和調整每個金屬閘極的功函數金屬。選擇功函數層的材料所增加的彈性，以及​​對於不同層的不同厚度的選擇，允許形成具有不同臨界電壓（對於不同電晶體）的半導體裝置。所揭示之方法還允許移除和沉積不同層於窄的閘極溝槽中，這對於先進的製程節點是重要的，因為閘極溝槽的尺寸在先進的製程節點中正在縮減。此外，所揭示之方法允許使用兩種功函數金屬形成三個不同的功函數層，這例如由第17圖所示，其中鰭片68B具有兩種不同的功函數金屬（例如84、83）以形成混合功函數金屬。
在一實施例中，半導體裝置的形成方法包含在第一鰭片、第二鰭片和第三鰭片上方形成虛設閘極結構，第三鰭片在第一鰭片和第二鰭片之間；在虛設閘極結構周圍形成介電層；移除虛設閘極結構以在介電層中形成凹槽，其中凹槽暴露出第一鰭片、第二鰭片和第三鰭片；在凹槽中形成第一功函數層和第二功函數層，其中第一功函數層沿著第一鰭片的第一側壁和第一上表面延伸，且第二功函數層沿著第二鰭片的第二側壁和第二上表面延伸，其中第一功函數層沿著第三鰭片的第三側壁且沿著第三鰭片的第三上表面的第一部分延伸，且第二功函數層沿著第三鰭片的第四側壁且沿著第三鰭片的第三上表面的第二部分延伸；以及藉由在第一功函數層上方和第二功函數層上方形成導電材料來填充凹槽。在一實施例中，第一功函數層和第二功函數層是N型功函數層或P型功函數層，其中第一功函數層和第二功函數層由不同的材料形成。在一實施例中，此方法更包含在填充凹槽之前，在第一功函數層上方和第二功函數層上方的凹槽中形成第三功函數層。在一實施例中，第三功函數層是與第一功函數層和第二功函數層不同類型的功函數層。在一實施例中，第一功函數層、第二功函數層和第三功函數層具有相同類型的功函數層。在一實施例中，此方法更包含在形成第一功函數層和第二功函數層之前，在第一鰭片、第二鰭片和第三鰭片上方的凹槽中順應性地形成膜層，其中第一功函數層沿著膜層的上表面延伸並接觸膜層的上表面，其中第二功函數層沿著膜層的上表面延伸並接觸膜層的上表面。在一實施例中，膜層是閘極介電層。在一實施例中，膜層是第三功函數層。在一實施例中，第一功函數層、第二功函數層和第三功函數層具有相同的N型或P型功函數層，其中至少第一功函數層和第二功函數層由不同的材料形成。在一實施例中，其中形成第一功函數層和第二功函數層包含：在第一鰭片、第二鰭片和第三鰭片上方的凹槽中形成第一功函數層；在第一功函數層上方形成第一圖案化遮罩層，第一圖案化遮罩層暴露出第一功函數層的第一部分，第一功函數層的第一部分設置於第二鰭片上方和第三鰭片的第三上表面的第二部分上方；使用第一蝕刻製程選擇性地移除第一功函數層的露出的第一部分；以及在第一蝕刻製程之後，移除第一圖案化遮罩層。在一實施例中，第一蝕刻製程是第一濕式蝕刻製程。在一實施例中，形成第一功函數層和第二功函數層更包含：在移除第一圖案化遮罩層之後，在第一鰭片、第二鰭片和第三鰭片上方的凹槽中形成第二功函數層；在第二功函數層上方形成第二圖案化遮罩層，第二圖案化遮罩層暴露出第二功函數層的第二部分，第二功函數層的第二部分設置於第一鰭片上方和第三鰭片的第三上表面的第一部分上方；使用第二蝕刻製程選擇性地移除第二功函數層的露出的第二部分；以及在第二蝕刻製程之後，移除第二圖案化遮罩層。在一實施例中，第二蝕刻製程是第二濕式蝕刻製程。
在一實施例中，半導體裝置的形成方法包含形成突出高於基底的鰭片；在鰭片上方形成虛設閘極結構；以介電層環繞虛設閘極結構；以及以金屬閘極取代虛設閘極結構，其中取代包含：移除虛設閘極結構以在介電層中形成第一閘極溝槽、第二閘極溝槽和第三閘極溝槽，其中第三閘極溝槽位於第一閘極溝槽和第二閘極溝槽之間；沿著第一閘極溝槽的側壁和底部且沿著第三閘極溝槽的第一側壁和底部的第一區形成第一功函數層；沿著第二閘極溝槽的側壁和底部且沿著第三閘極溝槽的第二側壁和底部的第二區形成第二功函數層，其中第一功函數層和第二功函數層是相同類型的功函數層；在第一閘極溝槽、第二閘極溝槽和第三閘極溝槽中形成第三功函數層，其中第三功函數層沿著第一功函數層和第二功函數層延伸；以及以導電材料填充第一閘極溝槽、第二閘極溝槽和第三閘極溝槽。在一實施例中，取代更包含在形成第一功函數層和第二功函數層之前，在第一閘極溝槽、第二閘極溝槽和第三閘極溝槽中形成另一層，其中第一功函數層和第二功函數層沿著另一層延伸並接觸另一層。在一實施例中，取代更包含在第一功函數層上而不在第二功函數層上形成蓋層，其中蓋層形成於第一功函數層和第三功函數層之間。在一實施例中，此方法更包含：在第三功函數層上方形成第四功函數層和第五功函數層，其中第三功函數層位於第一功函數層和第四功函數層之間以及第二功函數層和第五功函數層之間。
在一實施例中，半導體裝置包含：突出高於基底的第一鰭片、第二鰭片和第三鰭片，其中第三鰭片在第一鰭片和第二鰭片之間；在第一鰭片、第二鰭片和第三鰭片上方的閘極介電層；在閘極介電層上方並接觸閘極介電層的第一功函數層，其中第一功函數層沿著第一鰭片的第一側壁和第一上表面延伸；在閘極介電層上方並接觸閘極介電層的第二功函數層，其中第二功函數層沿著第二鰭片的第二側壁和第二上表面延伸，其中第一功函數層和第二功函數層包含不同的材料；以及在第一鰭片上方的第一閘極電極、在第二鰭片上方的第二閘極電極、和在第三鰭片上方的第三閘極電極。在一實施例中，第一功函數層沿著第三鰭片的第一側壁延伸，且第二功函數層沿著第三鰭片的第二側壁延伸，第三鰭片的第二側壁與第三鰭片的第一側壁相反。在一實施例中，第一功函數層沿著第三鰭片的上表面的第一部分延伸，且第二功函數層沿著第三鰭片的上表面的第二部分延伸。
以上概述數個實施例之部件，使得本技術領域中具有通常知識者可以更加理解本發明實施例的面向。本技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。本技術領域中具有通常知識者也應該理解，此類等效的結構並未悖離本發明實施例的精神與範圍，且他們能在不違背本發明實施例的精神與範圍下，做各式各樣的改變、置換或修改。
30:鰭式場效電晶體 50:基底 52:墊氧化物層 56:墊氮化物層 58:圖案化的遮罩 61:溝槽 62:隔離區 64:鰭片 64A,64B,64C:半導體鰭片 65:輕摻雜汲極區 66:閘極介電質 68:閘極 69,69A,69B,69C:凹槽 70:遮罩 71,73:開口 72:第一閘極間隔物 74:第二閘極間隔物 75,75A,75B,75C:虛設閘極結構 76:閘極間隔物 76’:間隔物 80:源極/汲極區 81,111,113,115,117,119:濕式蝕刻製程 82:閘極介電層 83,84,99:P型功函數層 83S,84S:側壁 83S1:第一側壁 83S2:第二側壁 84U:上表面 85,94:N型功函數層 86:底部抗反射塗層 87:膠層 87A:虛線 88:頂部光阻 89:膜層 90:第一層間介電質 91:蓋層 92:第二層間介電質 93,105:導電材料 95:矽化物區 97,97A,97B,97C:金屬閘極 100,100A,100B,100C,100D,100E,100F,100G,100H,200:鰭式場效電晶體裝置 101:阻障層 102,102A,102B:接觸件 103:晶種層 107:介電質切割圖案 1010,1020,1030,1040,1050:步驟 A-A,B-B,C-C,D-D, D2-D2,D3-D3,E-E,F-F:剖面 W1:第一蝕刻化學物質 W2:第二蝕刻化學物質 W3:第三蝕刻化學物質 W4:第四蝕刻化學物質
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。 第1圖根據一些實施例繪示鰭式場效電晶體（FinFET）裝置的透視圖。 第2～6、7A和7B圖根據一實施例繪示鰭式場效電晶體裝置在製造過程的不同階段的各種示意圖。 第7C和7D圖根據一些實施例繪示第7A圖所示之鰭式場效電晶體裝置的各種剖面示意圖。 第8～24圖根據一實施例繪示第7A圖所示之鰭式場效電晶體裝置在額外的製造階段的各種剖面示意圖。 第25A和25B圖繪示在一實施例中的半導體裝置在製造階段的剖面示意圖。 第26A和26B圖繪示在一實施例中的半導體裝置在製造階段的剖面示意圖。 第27A和27B圖繪示在一實施例中的半導體裝置在製造階段的剖面示意圖。 第28A和28B圖繪示在一實施例中的半導體裝置在製造階段的剖面示意圖。 第29A和29B圖繪示在一實施例中的半導體裝置在製造階段的剖面示意圖。 第30A和30B圖繪示在一實施例中的半導體裝置在製造階段的剖面示意圖。 第31A和31B圖繪示在一實施例中的半導體裝置在製造階段的剖面示意圖。 第32A和32B圖繪示在一實施例中的半導體裝置在製造階段的剖面示意圖。 第33～46圖根據一實施例繪示鰭式場效電晶體裝置在製造過程的不同階段的各種示意圖。 第47圖根據一些實施例繪示製造半導體裝置的方法的流程圖。
50:基底
62:隔離區
64A,64B,64C:半導體鰭片
82:閘極介電層
83,84:P型功函數層
83S,84S:側壁
85:N型功函數層
87:膠層
93:導電材料
97A,97B,97C:金屬閘極
100:鰭式場效電晶體裝置
107:介電質切割圖案

Claims (20)

  1. 一種半導體裝置的形成方法，包括： 在一第一鰭片、一第二鰭片和一第三鰭片上方形成一虛設閘極結構，該第三鰭片在該第一鰭片和該第二鰭片之間； 在該虛設閘極結構周圍形成一介電層； 移除該虛設閘極結構以在該介電層中形成一凹槽，其中該凹槽暴露出該第一鰭片、該第二鰭片和該第三鰭片； 在該凹槽中形成一第一功函數層和一第二功函數層，其中該第一功函數層沿著該第一鰭片的複數個第一側壁和一第一上表面延伸，並且該第二功函數層沿著該第二鰭片的複數個第二側壁和一第二上表面延伸，其中該第一功函數層沿著該第三鰭片的一第三側壁且沿著該第三鰭片的一第三上表面的一第一部分延伸，並且該第二功函數層沿著該第三鰭片的一第四側壁且沿著該第三鰭片的該第三上表面的一第二部分延伸；以及 藉由在該第一功函數層上方和該第二功函數層上方形成一導電材料來填充該凹槽。
  2. 如請求項1之半導體裝置的形成方法，其中該第一功函數層和該第二功函數層是N型功函數層或P型功函數層，其中該第一功函數層和該第二功函數層由不同的材料形成。
  3. 如請求項2之半導體裝置的形成方法，更包括在填充該凹槽之前，在該第一功函數層上方和該第二功函數層上方的該凹槽中形成一第三功函數層。
  4. 如請求項3之半導體裝置的形成方法，其中該第三功函數層是與該第一功函數層和該第二功函數層不同類型的功函數層。
  5. 如請求項3之半導體裝置的形成方法，其中該第一功函數層、該第二功函數層和該第三功函數層具有相同類型的功函數層。
  6. 如請求項1之半導體裝置的形成方法，更包括在形成該第一功函數層和該第二功函數層之前，在該第一鰭片、該第二鰭片和該第三鰭片上方的該凹槽中順應性地形成一膜層，其中該第一功函數層沿著該膜層的一上表面延伸並接觸該膜層的該上表面，其中該第二功函數層沿著該膜層的該上表面延伸並接觸該膜層的該上表面。
  7. 如請求項6之半導體裝置的形成方法，其中該膜層是一閘極介電層。
  8. 如請求項6之半導體裝置的形成方法，其中該膜層是一第三功函數層。
  9. 如請求項8之半導體裝置的形成方法，其中該第一功函數層、該第二功函數層和該第三功函數層具有相同的N型或P型功函數層，其中至少該第一功函數層和該第二功函數層由不同的材料形成。
  10. 如請求項1之半導體裝置的形成方法，其中形成該第一功函數層和該第二功函數層包括： 在該第一鰭片、該第二鰭片和該第三鰭片上方的該凹槽中形成該第一功函數層； 在該第一功函數層上方形成一第一圖案化遮罩層，該第一圖案化遮罩層暴露出該第一功函數層的複數個第一部分，該第一功函數層的該些第一部分設置於該第二鰭片上方和該第三鰭片的該第三上表面的該第二部分上方； 使用一第一蝕刻製程選擇性地移除該第一功函數層的露出的該些第一部分；以及 在該第一蝕刻製程之後，移除該第一圖案化遮罩層。
  11. 如請求項10之半導體裝置的形成方法，其中該第一蝕刻製程是一第一濕式蝕刻製程。
  12. 如請求項11之半導體裝置的形成方法，其中該第一功函數層和該第二功函數層的形成更包括： 在移除該第一圖案化遮罩層之後，在該第一鰭片、該第二鰭片和該第三鰭片上方的該凹槽中形成該第二功函數層； 在該第二功函數層上方形成一第二圖案化遮罩層，該第二圖案化遮罩層暴露出該第二功函數層的複數個第二部分，該第二功函數層的該些第二部分設置於該第一鰭片上方和該第三鰭片的該第三上表面的該第一部分上方； 使用一第二蝕刻製程選擇性地移除該第二功函數層的露出的該些第二部分；以及 在該第二蝕刻製程之後，移除該第二圖案化遮罩層。
  13. 如請求項12之半導體裝置的形成方法，其中該第二蝕刻製程是一第二濕式蝕刻製程。
  14. 一種半導體裝置的形成方法，包括： 形成突出高於一基底的一鰭片； 在該鰭片上方形成複數個虛設閘極結構； 以一介電層環繞該些虛設閘極結構；以及 以複數個金屬閘極取代該些虛設閘極結構，其中該取代包括： 移除該些虛設閘極結構以在該介電層中形成一第一閘極溝槽、一第二閘極溝槽和一第三閘極溝槽，其中該第三閘極溝槽位於該第一閘極溝槽和該第二閘極溝槽之間； 沿著該第一閘極溝槽的複數個側壁和一底部且沿著該第三閘極溝槽的一第一側壁和一底部的一第一區形成一第一功函數層； 沿著該第二閘極溝槽的複數個側壁和一底部且沿著該第三閘極溝槽的一第二側壁和該底部的一第二區形成一第二功函數層，其中該第一功函數層和該第二功函數層是相同類型的功函數層； 在該第一閘極溝槽、該第二閘極溝槽和該第三閘極溝槽中形成一第三功函數層，其中該第三功函數層沿著該第一功函數層和該第二功函數層延伸；以及 以一導電材料填充該第一閘極溝槽、該第二閘極溝槽和該第三閘極溝槽。
  15. 如請求項14之半導體裝置的形成方法，其中該取代更包括在形成該第一功函數層和該第二功函數層之前，在該第一閘極溝槽、該第二閘極溝槽和該第三閘極溝槽中形成另一層，其中該第一功函數層和該第二功函數層沿著該另一層延伸並接觸該另一層。
  16. 如請求項14之半導體裝置的形成方法，其中該取代更包括在該第一功函數層上而不在該第二功函數層上形成一蓋層，其中該蓋層形成於該第一功函數層和該第三功函數層之間。
  17. 如請求項14之半導體裝置的形成方法，更包括： 在該第三功函數層上方形成一第四功函數層和一第五功函數層，其中該第三功函數層位於該第一功函數層和該第四功函數層之間以及該第二功函數層和該第五功函數層之間。
  18. 一種半導體裝置，包括： 一第一鰭片、一第二鰭片和一第三鰭片，突出高於一基底，其中該第三鰭片在該第一鰭片和該第二鰭片之間； 一閘極介電層，在該第一鰭片、該第二鰭片和該第三鰭片上方； 一第一功函數層，在該閘極介電層上方並接觸該閘極介電層，其中該第一功函數層沿著該第一鰭片的複數個第一側壁和一第一上表面延伸； 一第二功函數層，在該閘極介電層上方並接觸該閘極介電層，其中該第二功函數層沿著該第二鰭片的複數個第二側壁和一第二上表面延伸，其中該第一功函數層和該第二功函數層包括不同的材料；以及 一第一閘極電極、一第二閘極電極和一第三閘極電極，該第一閘極電極在該第一鰭片上方，該第二閘極電極在該第二鰭片上方，且該第三閘極電極在該第三鰭片上方。
  19. 如請求項18之半導體裝置，其中該第一功函數層沿著該第三鰭片的一第一側壁延伸，且該第二功函數層沿著該第三鰭片的一第二側壁延伸，該第三鰭片的該第二側壁與該第三鰭片的該第一側壁相反。
  20. 如請求項19之半導體裝置，其中該第一功函數層沿著該第三鰭片的一上表面的一第一部分延伸，且該第二功函數層沿著該第三鰭片的該上表面的一第二部分延伸。
TW109122002A 2019-07-31 2020-06-30 半導體裝置及其形成方法 TWI783240B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/528,031 US11380793B2 (en) 2019-07-31 2019-07-31 Fin field-effect transistor device having hybrid work function layer stack
US16/528,031 2019-07-31

Publications (2)

Publication Number Publication Date
TW202107547A true TW202107547A (zh) 2021-02-16
TWI783240B TWI783240B (zh) 2022-11-11

Family

ID=74165573

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109122002A TWI783240B (zh) 2019-07-31 2020-06-30 半導體裝置及其形成方法

Country Status (5)

Country Link
US (4) US11380793B2 (zh)
KR (2) KR102301290B1 (zh)
CN (1) CN112309980A (zh)
DE (1) DE102019121282B4 (zh)
TW (1) TWI783240B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817313B (zh) * 2021-05-27 2023-10-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495293B2 (en) 2020-02-04 2022-11-08 Micron Technology, Inc. Configurable resistivity for lines in a memory device
CN114256347A (zh) * 2020-09-21 2022-03-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8420476B2 (en) * 2010-05-27 2013-04-16 International Business Machines Corporation Integrated circuit with finFETs and MIM fin capacitor
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
US9159626B2 (en) 2012-03-13 2015-10-13 United Microelectronics Corp. FinFET and fabricating method thereof
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US9276114B2 (en) 2013-02-01 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with dual workfunction gate structure
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
US9024392B2 (en) * 2013-07-03 2015-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-port SRAM manufacturing
US9012319B1 (en) * 2013-11-01 2015-04-21 Globalfoundries Inc. Methods of forming gate structures with multiple work functions and the resulting products
WO2015094305A1 (en) 2013-12-19 2015-06-25 Intel Corporation Self-aligned gate edge and local interconnect and method to fabricate same
US9553090B2 (en) 2015-05-29 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
CN107516649B (zh) * 2016-06-15 2020-05-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10163899B2 (en) 2016-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature compensation circuits
KR102664033B1 (ko) * 2017-02-06 2024-05-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10177041B2 (en) 2017-03-10 2019-01-08 Globalfoundries Inc. Fin-type field effect transistors (FINFETS) with replacement metal gates and methods
US10256150B2 (en) 2017-04-03 2019-04-09 International Business Machines Corporation Fabricating Fin-based split-gate high-drain-voltage transistor by work function tuning
KR102417179B1 (ko) 2017-12-19 2022-07-05 삼성전자주식회사 다치형 문턱 전압을 갖는 반도체 소자
US10985075B2 (en) * 2018-10-11 2021-04-20 International Business Machines Corporation Gate formation scheme for n-type and p-type transistors having separately tuned threshold voltages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817313B (zh) * 2021-05-27 2023-10-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
US12021145B2 (en) 2024-06-25
KR102400370B1 (ko) 2022-05-23
KR20210110548A (ko) 2021-09-08
US20240313114A1 (en) 2024-09-19
KR102301290B1 (ko) 2021-09-13
US12051753B2 (en) 2024-07-30
US11380793B2 (en) 2022-07-05
DE102019121282A1 (de) 2021-02-04
DE102019121282B4 (de) 2023-03-02
US20240021729A1 (en) 2024-01-18
CN112309980A (zh) 2021-02-02
KR20210016249A (ko) 2021-02-15
US20220328683A1 (en) 2022-10-13
US20210036145A1 (en) 2021-02-04
TWI783240B (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
TWI765321B (zh) 半導體裝置及其形成方法
US11594618B2 (en) FinFET devices and methods of forming
US11171220B2 (en) Structure and method for high-K metal gate
TW202002282A (zh) 半導體裝置之製造方法
TWI739178B (zh) 半導體裝置及其形成方法
KR102400370B1 (ko) 핀 전계효과 트랜지스터 디바이스 및 그 형성 방법
US11640977B2 (en) Non-conformal oxide liner and manufacturing methods thereof
KR20200037088A (ko) 핀 전계 효과 트랜지스터 디바이스 및 이의 형성 방법
US20240145597A1 (en) Fin Field-Effect Transistor Device Having Contact Plugs with Re-Entrant Profile
US10665513B2 (en) Fin field-effect transistor device and method
TWI785401B (zh) 半導體裝置及其形成方法
TWI806103B (zh) 形成半導體裝置的方法
US12087861B2 (en) FinFETs and methods of forming FinFETs
KR20220127121A (ko) 핀 전계 효과 트랜지스터 디바이스 및 방법